JP2021093439A - 半導体装置 - Google Patents

Abstract

【課題】高い耐湿性を有しつつ、沿面放電の発生を効果的に抑制し得る半導体装置を提供する。【解決手段】第１主面および第２主面を有する半導体基板と、第１主面上に設けられた誘電体層と、誘電体層上に設けられた第１電極層と、半導体基板に設けられた第２電極層と、少なくとも、誘電体層のうち、第１電極層および第１主面から露出した部分を被覆するように、第１主面上に設けられた保護膜とを含み、誘電体層が第１電極層と第２電極層との間に電気的に配置され、第１および第２電極層の一部または引き出し部が第１および第２コンタクトとして機能する半導体装置であって、保護膜が、保護膜の最外面に位置する第１保護層およびこれより内側に位置する第２保護層を含み、第１保護層が、第２保護層より低い比誘電率を有し、かつ、半導体装置の表面に沿って第１および第２コンタクト間に配置され、第２保護層が、第１保護層および誘電体層より高い耐湿性を有する、半導体装置。【選択図】図１Ａ

Description

本発明は、半導体装置に関する。

従来、２つの電極層間に誘電体層が配置されたキャパシタ構造を含む半導体装置が知られている。例えば特許文献１には、半導体基板上（より詳細には絶縁膜上）に下部電極層、誘電体層としての層間絶縁膜、上部電極層が積層されて成るキャパシタ構造を含む半導体装置が開示されている。かかる半導体装置においては、大気中の水分（水蒸気等）がキャパシタ構造に侵入するのを抑制する、即ち、耐湿性を付与する目的で、キャパシタ構造は（電極引き出し用の開口部を除いて）保護絶縁膜で保護されている。

特開２０１９−３３１５４号公報

近年、車載用などの半導体装置において、より高い電圧が印加されるようになってきている。キャパシタ構造を成す２つの電極層間に高電圧が印加されると、半導体装置の表面に配置された電圧印加用の２つのコンタクト（電極層そのものの露出部であっても、電極層から引き出された導電性部材の露出部であってもよい）の間で沿面放電が発生し易くなるという問題がある。沿面放電が生じると、大電流が流れて半導体装置が高温に曝され得、ひいては半導体装置の電気特性や製品寿命に悪影響を及ぼし得るため好ましくない。

本発明の目的は、高い耐湿性を有しつつ、高電圧が印加されても沿面放電の発生を効果的に抑制することができる半導体装置を提供することにある。

本発明者らは、従来の半導体装置ではキャパシタ構造に耐湿性を付与する目的で設けられる保護膜が単層のみから成っていることに問題点を見出して、更なる鋭意研究の結果、本発明を完成するに至った。

本発明の１つの要旨によれば、
互いに対向する第１主面および第２主面を有する半導体基板と、
前記第１主面上に設けられた誘電体層と、
前記誘電体層上に設けられた第１電極層と、
前記半導体基板に設けられた第２電極層と、
少なくとも、前記誘電体層のうち、前記第１電極層および前記第１主面から露出した部分を被覆するように、前記第１主面上に設けられた保護膜と
を含み、前記誘電体層が前記第１電極層と前記第２電極層との間に電気的に配置され、前記第１電極層の一部または前記第１電極層から引き出された第１導電性部材の一部が第１コンタクトとして機能し、前記第２電極層の一部または前記第２電極層から引き出された第２導電性部材の一部が第２コンタクトとして機能する、半導体装置であって、
前記保護膜が、前記保護膜の最外面に位置する第１保護層と、前記第１保護層より内側に位置する第２保護層とを含み、前記第１保護層が、前記第２保護層より低い比誘電率を有し、かつ、前記半導体装置の表面に沿って前記第１コンタクトと前記第２コンタクトとの間に配置され、前記第２保護層が、前記第１保護層および前記誘電体層より高い耐湿性を有する、半導体装置が提供される。

なお、本願発明において、ある部材がある面の「上に」設けられるとは、特に断りのない限り、当該物体が当該面の上に直接接触して設けられている場合および当該面の上に他の部材を介して間接的に設けられている場合のいずれか一方および双方を含み得る。また、誘電体層が第１電極層と第２電極層との間に「電気的に配置され」るとは、半導体装置の構造を電気回路図で表現した場合に、誘電体層が第１電極層と第２電極層との間に位置していることを意味し、より詳細には、これらがキャパシタ構造を形成していることを意味する。また、「コンタクト」とは、半導体装置のうち、（例えば半導体装置に対して電圧を印加するための）外部装置等と接続される部分を意味し、通常、半導体装置から露出した表面部分であり得る。また、「耐湿性」は、透湿性と反対の意味であり、ある部材（より詳細には当該部材を構成している材料）が他の部材（より詳細には当該他の部材を構成している材料）より耐湿性が高いことは、当該ある部材が当該他の部材より透湿性（より詳細には水蒸気透過度）が低いこと、および／または、当該ある部材が透湿性を実質的に示さない（より詳細には水蒸気透過度を測定できない）のに対して、当該他の部材が透湿性を示す（より詳細には水蒸気透過度を測定できる）こととして理解され得る。

かかる本発明の半導体装置によれば、第２保護層より低い比誘電率を有する第１保護層が、保護膜の最外面に位置し、かつ、半導体装置の表面に沿って第１コンタクトと第２コンタクトとの間に配置されることによって、これらコンタクト間に高電圧が印加されても沿面放電の発生を効果的に抑制することができる。更に、本発明の半導体装置によれば、第１保護層および誘電体層より高い耐湿性を有する第２保護層が、少なくとも誘電体層の露出部分を被覆する保護膜の内部に存在することで、比較的透湿性の高い誘電体層への水分の侵入を効果的に抑制して、半導体装置の耐湿性を確保することができる。

本発明によれば、高い耐湿性を有しつつ、高電圧が印加されても沿面放電の発生を効果的に抑制することができる半導体装置が提供される。

本発明の第１実施形態における半導体装置を示す概略模式断面図である。 図１Ａの半導体装置の概略模式上面図である。 図１Ａの半導体装置の製造方法を説明する概略模式断面工程図である。 図１Ａの半導体装置の製造方法を説明する概略模式断面工程図である。 図１Ａの半導体装置の製造方法を説明する概略模式断面工程図である。 本発明の第２実施形態における半導体装置を示す概略模式断面図である。 図３Ａの半導体装置の概略模式上面図である。 本発明の第３実施形態における半導体装置を示す概略模式断面図である。 図４の領域Ａを拡大して示す図である。 図４の半導体装置の製造方法を説明する概略模式断面工程図である。 本発明の第４実施形態における半導体装置を示す概略模式断面図である。 図７Ａの半導体装置の概略模式上面図である。 図７Ａの半導体装置の製造方法を説明する概略模式断面工程図である。 図７Ａの半導体装置の製造方法を説明する概略模式断面工程図である。 図７Ａの半導体装置の製造方法を説明する概略模式断面工程図である。

以下、本発明の半導体装置の４つの実施形態について、図面を参照しつつ詳述するが、本発明はこれら実施形態に限定されない。なお、これら実施形態において同様の部材には同様の符号を付し、特に断りのない限り、第１実施形態における説明が他の実施形態においても同様に当て嵌まるものとする。

＜第１実施形態＞
本実施形態は、半導体装置の第１コンタクトおよび第２コンタクトが、半導体装置の対向する２つの主面のそれぞれの側に配置（縦型配置）されている態様に関する。

図１Ａ〜１Ｂを参照して、本実施形態の半導体装置１は、互いに対向する第１主面１１および第２主面１２を有する半導体基板１０と、第１主面１１上に（直接的に）設けられた誘電体層２０と、誘電体層２０上に設けられた第１電極層３０と、半導体基板１０に設けられた第２電極層４０と、少なくとも、誘電体層２０のうち、第１電極層３０および第１主面１１から露出した部分（換言すれば、第１電極層３０および第１主面１１のいずれによっても被覆されていない部分であり、本明細書において単に「露出部分」とも言い、図示する態様では、誘電体層２０の外縁２３に対応する）を被覆するように、第１主面１１上に設けられた保護膜９０とを含む。

なお、図中、半導体装置１の高さ方向（または半導体基板１０の厚さ方向）に平行な方向をＺ方向とし、順Ｚ方向および逆Ｚ方向をそれぞれ上方向および下方向とし、Ｚ方向に直交する平面（即ち、紙面に垂直な平面）において、紙面に平行な方向をＸ方向とし、紙面に垂直な方向をＹ方向とする。本明細書において「平面視」とは、半導体装置１を、Ｚ方向の上方位置から下方向に向かってＸＹ平面において視ることを意味する（上面図に相当する）。図面は、実際の寸法や比率を反映していない場合があることに留意されたい。以下の説明において、半導体装置における各構成要素の寸法は、走査型電子顕微鏡にて撮影したＳＥＭ画像に基づいて測定可能である。（これらの説明は、後述する実施形態についても同様とする。）

半導体基板１０は、互いに対向する第１主面１１および第２主面１２を有する限り、任意の適切な形状を有し得る。代表的には、図１Ａに示すように、第１主面１１および第２主面１２は互いに平行であり得るが、これに限定されない。半導体基板１０の厚さは、例えば１００〜１０００μｍ、特に１５０〜５００μｍであり得る。半導体基板１０は、半導体材料から成る基板であればよい。例えば、シリコン基板（より詳細には単結晶シリコン基板）、ＳｉＣ基板、またはＧａＮ基板などであってよい。これらは、それぞれシリコン、ＳｉＣまたはＧａＮなどの物質のみからなっていても、場合により、任意の適切な他の物質（例えばリン（Ｐ）、ボロン（Ｂ）およびヒ素（Ａｓ）等の任意の適切なドーパント、および／または、不可避的に混入する不純物等）を比較的少量で含んでいてもよい。ドーパントは、後述する半導体基板１０の導電性部分を形成するために、半導体基板１０の所望の領域（一部であっても全部であってもよい）にドープされ得る。半導体基板１０は、その全部にドーパントがドープされた低抵抗半導体基板であってよい。このような半導体基板１０は、誘電体層２０より高い耐湿性を有する。

誘電体層２０は、図示する態様では、平面視にて半導体基板１０の外縁１５に対して誘電体層２０の外縁２３が離隔するように、第１主面１１上の中央部に配置され得る。誘電体層２０の厚さおよび表面積（図示する態様では電極面積に一致する）は、誘電体層２０の比誘電率および半導体装置１に所望されるキャパシタ特性（静電容量）に応じて適宜選択され得る。誘電体層２０の厚さは、例えば０．１〜１００μｍ、特に１〜５μｍであり得る。誘電体層２０は、任意の適切な誘電体材料から成り得、例えば酸化シリコン（ＳｉＯ_２）などのシリコン系材料（比誘電率が比較的低いもの）や、酸化ハフニウム（ＨｆＯ_２）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、チタン酸バリウム（ＢａＴｉＯ_３）などの比誘電率が比較的高いものからなる群より選択される少なくとも１つを含み得る。このような誘電体層２０は透湿性であり、もし仮に大気中に露出した場合には、その露出部から大気中の水分が侵入し得、キャパシタ特性に影響を及ぼし得る。

第１電極層３０は、図示する態様では、平面視にて誘電体層２０の外縁２３と第１電極層３０の外縁３３とが一致するように、誘電体層２０上に配置され得る。換言すれば、誘電体層２０および第１電極層３０が平面視にて同一の領域に積層して設けられている。かかる構成は、誘電体層２０および第１電極層３０を、同一のマスクを利用して形成できるので、半導体装置の製造工程を簡素化でき、製造コストを削減できる。しかしながらこれに限定されず、例えば、第１電極層３０は、平面視にて誘電体層２０の外縁２３に対して第１電極層３０の外縁３３が離隔するように、誘電体層２０上に配置されてもよい。第１電極層３０の表面積は、半導体装置１に所望される容量に応じて適宜選択され得る。

第１電極層３０は、任意の適切な導電性材料から成り得るが、通常、金属から成り得る。例えば、第１電極層３０は、金属元素１つの単体金属から成っていても、任意の適切な２つ以上の金属元素の合金から成っていても、単体金属および／または合金の積層体であってもよい。金属元素は、特に限定されないが、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｔｉ（チタン）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等であってよい。第１電極層３０の厚さは、特に限定されないが、例えば０．１〜２０μｍ、特に１〜１０μｍであり得る。このような第１電極層３０は、誘電体層２０より高い耐湿性を有する。しかしながら、第１電極層３０が誘電体層２０より高い耐湿性を有する限り、例えば多結晶シリコンなどの他の導電性材料も利用可能であることに留意されたい。

第２電極層４０は、半導体装置１の構造に応じて、半導体基板１０に対して様々な位置に設けられ得る。第２電極層４０の表面積は、平面視にて、第２電極層４０と対向する第１電極層３０の表面積と同等以上とされ得るが、これに限定されない。

第２電極層４０は、任意の適切な導電性材料から成り得るが、通常、金属から成り得る。第２電極層４０の厚さは、特に限定されないが、例えば０．１〜２μｍ、特に０．２〜１μｍであり得る。このような第２電極層４０も、誘電体層２０より高い耐湿性を有するが、このことは本実施形態では必要でない。第２電極層４０を構成する金属の詳細および利用可能な他の導電性材料については、第１電極層３０に関して上述した説明が同様に当て嵌まり得る。

本実施形態においては、第２電極層４０は、半導体基板１０の第２主面１２上に（図示する態様では第２主面１２の全面に）設けられ、半導体基板１０は、第２電極層４０と電気的に結合した導電性部分を含み、誘電体層２０は、第１電極層３０と半導体基板１０の導電性部分との間に配置される。半導体基板１０の導電性部分は、図示する態様では半導体基板１０の全部であり得るが、半導体基板１０の一部であってもよい。本明細書において、半導体基板の導電性部分が、第２電極層と「電気的に結合」するとは、第２電極層に印加された電圧が、半導体基板の導電性部分に印加されることを意味する。導電性部分が十分に高い導電性を有する場合には、導電性部分は第２電極層の拡張部として理解され得る。しかしながら、導電性部分は、導電性であれば特に限定されず、導電性が比較的高い領域や、例えば「抵抗」に相当し得るような導電性が比較的低い領域を含んでいてもよい。導電性部分のうち、誘電体層２０に隣接する半導体基板１０の領域は、十分に高い導電性を有することが好ましく、これにより、第２電極層４０に印加された電圧を、導電性部分を介して、誘電体層２０に亘って効果的に印加することができる。半導体基板１０の導電性部分は、第１電極層３０とは電気的に隔離され（誘電体層２０を介さずに第１電極層３０に直接接触しない）、かかる観点からは、平面視にて誘電体層２０の外縁２３に対して第１電極層３０の外縁３３が内側に離隔していることが好ましい。

以上のようにして、誘電体層２０が、第１電極層３０と第２電極層４０との間に（本実施形態では半導体基板１０の導電性部分を介して）電気的に配置される。これにより、キャパシタ構造が形成される。

第１電極層３０の一部（図示する態様では、第１電極層３０の誘電体層２０と反対側の表面部分、より詳細には、第１電極層３０の中央部３１に対応する露出した表面部分）が第１コンタクトとして機能し、第２電極層４０の一部（図示する態様では、第２電極層４０の半導体基板１０と反対側の露出した表面部分）が第２コンタクトとして機能する。しかしながら、第１コンタクトおよび第２コンタクトはこれらに限定されず、例えば、第１コンタクトは、第１電極層３０から引き出された第１導電性部材の一部（より詳細には、第１導電性部材の露出した表面部分）であってよく、および／または、第２コンタクトは、第２電極層４０から引き出された第２導電性部材の一部（より詳細には、第２導電性部材の露出した表面部分）であってよい。第１および／または第２電極層から引き出された導電性部材は、例えば、電極層が任意の適切な層（後述する保護層を含む）で被覆されている場合には、電極層上の被覆層にビアを設け、ビアの内表面または内部空間を導電性材料（ビア電極）で被覆または充填し、被覆層の表面に導電性材料（外部電極）をビアの上に位置するように設けることにより、上記導電性部材が形成され得る。

保護膜９０は、少なくとも、誘電体層２０のうち、第１電極層３０および第１主面１１から露出した部分（図示する態様では、誘電体層２０の外縁２３）を被覆するものである。保護膜９０は、電気的保護の観点からは絶縁性材料から成ることが好ましいが、これに限定されず、保護機能を有する限り、その一部が絶縁性材料以外の材料から成っていてもよい。

保護膜９０は、保護膜９０の最外面に位置する第１保護層７０と、第１保護層７０より内側に（換言すれば、誘電体層２０に近接して）位置する第２保護層５０とを含む。

第１保護層７０は、第２保護層５０より低い比誘電率を有し、かつ、半導体装置１の表面に沿って（本明細書にて単に「沿面」とも言う）、上述した第１コンタクトと第２コンタクトとの間に配置される。より詳細には、半導体基板１０の導電性部分が、例えば半導体基板１０の外縁１５および／または第１主面１１において、半導体装置１の表面に露出した部分を有し、当該露出した表面部分が、第２コンタクトよりも第１コンタクトに対する沿面距離が短い場合には、第１保護層７０は、半導体装置１の表面に沿って、上述した第１コンタクトと、導電性部分の露出した表面部分（図示する態様では、半導体基板１０の外縁）との間に配置される。沿面放電は、その面を構成する物質の比誘電率が高いほど放電電圧が低くなる。換言すれば、当該物質の比誘電率が低いほど、放電電圧が高くなり、沿面放電が起こり難くなると考えられる。沿面放電は、発生する場合には、半導体装置１の表面に沿って第１コンタクトと第２コンタクト（より詳細には、上述のように半導体基板１０の導電性部分が露出している場合には、導電性部分の露出した表面部分、以下同様）との間で発生することとなる。よって、第２保護層５０より低い比誘電率を有する第１保護層７０が、保護膜９０の最外面に位置し、かつ、半導体装置１の表面に沿って第１コンタクトと第２コンタクトとの間に配置されることによって、これらコンタクト間に高電圧が印加されても沿面放電の発生を効果的に抑制することができる。第１保護層７０は、沿面放電の発生を効果的に抑制し得るように、半導体装置１の表面に沿って、上述した第１コンタクトと第２コンタクトとの間の任意の適切な領域で存在していればよく、好ましくは、第１コンタクトと第２コンタクトとを互いに隔離するように連続した領域で（図示する態様では、平面視にて、第１電極層３０の中央部３１を連続的に取り囲んだ領域で）存在し得る。第１保護層７０は、保護膜９０の最外面の全部を占める必要はなく、保護膜９０の最外面の一部を第２保護層５０が占めていても（換言すれば、第２保護層５０が第１保護層７０から露出していても）よい。

他方、第２保護層５０は、第１保護層７０および誘電体層２０より高い耐湿性を有する。第１保護層７０および誘電体層２０より高い耐湿性を有する第２保護層５０が、少なくとも誘電体層２０の露出部分（図示する態様では、誘電体層２０の外縁２３）を被覆する保護膜７０の内部に存在することで、比較的透湿性の高い誘電体層２０への水分の侵入を効果的に抑制して、半導体装置１の耐湿性を確保することができる。第２保護層５０は、透湿性である誘電体層２０を、耐湿性が高い第１電極層３０および半導体基板１０と共に封止するように、保護膜９０において配置されることが好ましく、誘電体層２０のうち、第１電極層３０および半導体基板１０から露出した部分を直接または間接に被覆するように設けられ得る。しかしながら、これに限定されず、誘電体層２０の露出部分（外縁２３）に達する水分の侵入経路長を延ばすこと／侵入障壁を大きくすることができる限り、第２保護層５０は、保護膜９０において任意の適切な態様で配置され得る。

かかる本実施形態の効果は、保護膜９０を、その最外面に位置する第１保護層７０と、第１保護層７０より内側に位置する第２保護層５０とを含むように構成し（換言すれば多層構造、図示する態様では二層構造とし）、第１保護層７０と第２保護層５０とで異なる材料を適用可能とした（材料設計を容易にした）ことによって実現される。これに反して、もし仮に保護膜９０が単層のみから構成したとすると、耐湿性が高い材料（特に絶縁性材料）は一般に比誘電率が高いため、かかる材料のみから保護膜９０を形成した場合、第１および第２コンタクト間に高電圧が印加されると、第１コンタクトと第２コンタクト（半導体基板１０の導電性部分が、例えば半導体基板１０の外縁１５および／または第１主面１１において、露出している表面部分を有する場合には、該導電性部分の露出した表面部分）との間で半導体装置１の表面に沿って沿面放電が発生し得る。あるいは、比誘電率が低いが、耐湿性も低い材料（特に絶縁性材料）のみから保護膜９０を形成した場合、かかる沿面放電の発生を抑制することができるが、耐湿性を犠牲にすることとなる。絶縁性材料であって、耐湿性が高く、かつ比誘電率が低い材料を、実用化レベルで利用可能な範囲で見出すことは極めて困難である。

本実施形態において、第１保護層７０は、第２保護層５０より低い比誘電率を有する。比誘電率は、ＪＩＳ Ｃ２１３８に準拠して測定可能である。高電圧印加時にも沿面放電を効果的に抑制するためには、第１保護層７０の比誘電率は、例えば６以下、好ましくは５以下、より好ましくは４．５以下であり得る。最大印加電圧は、半導体装置１の用途に応じて様々であり得るが、例えば５００Ｖ以上、特に１０００Ｖ以上、更には１５００Ｖ以上であり得る。

第１保護層７０は、第２保護層５０より低い比誘電率を有する絶縁性材料から成り得る。例えば、第１保護層７０は、酸化シリコン（ＳｉＯ_２）、フッ素ドープ酸化シリコン（ＳｉＯＦ）、炭素ドープ酸化シリコン（ＳｉＯＣ）、水素シルセスキオキサン（ＨＳＱ）、炭化水素ドープ酸化シリコン（ＳｉＯＣＨ）およびポリイミドからなる群より選択される少なくとも１つを含み得る。これらおよび参考までに窒化シリコン（Ｓｉ_３Ｎ_４）の比誘電率を表１に示す。

本実施形態において、第２保護層５０は、第１保護層７０および誘電体層２０より高い耐湿性を有する。耐湿性は、さまざまな測定方法が知られているが、第２保護層５０、第１保護層７０および誘電体層２０を同一の測定方法により同一条件下で評価することにより、これらの耐湿性を相対的に評価することができる。

第２保護層５０は、第１保護層７０および誘電体層２０より高い耐湿性を有する絶縁性材料から成り得る。例えば、第２保護層５０は、絶縁性無機化合物を含み得る。一般的に、有機化合物よりも無機化合物のほうが緻密で耐湿性が高い。かかる絶縁性無機化合物は、窒化シリコン（Ｓｉ_３Ｎ_４）、リンドープシリケートガラスなどであり得、好ましくは窒化シリコンである。

とりわけ、半導体基板１０がシリコン基板であり、第１保護層７０が酸化シリコンから成り、第２保護層５０が窒化シリコンから成ることが好ましい。このような組み合わせによれば、これらの任意の２つの間の密着性が高く、半導体基板１０と保護膜９０との間の密着性を確保することができる。また、半導体基板１０、第１保護層７０および第２保護層５０をこのように全てシリコン系材料とすると、第１保護層７０および第２保護層５０を形成し易いという利点もある。

第１保護層７０の厚さは、沿面放電の発生を効果的に抑制し得るように、第１保護層７０の材料および半導体装置１における配置等に応じて適宜選択され得るが、例えば０．５〜４μｍ、特に１〜２μｍであり得る。第２保護層５０の厚さは、耐湿性を効果的に向上させ得るように、第２保護層５０の材料および保護膜９０における配置等に応じて適宜選択され得るが、例えば０．５〜４μｍ、特に１〜２μｍであり得る。

保護膜９０は、少なくとも誘電体層２０の露出部分（図示する態様では、誘電体層２０の外縁２３）を被覆するように、第１主面１１上に設けられていればよいが、図示する態様のように、第１電極層３０の誘電体層２０と反対側の表面上に延在し、かつ、半導体基板１０の第１主面１１上に延在するように設けられ得る。より詳細には、保護膜９０は、平面視にて、第１電極層３０の端部３２の上面に対応する内側周状領域（図１Ｂ中、ハッチングを付した領域のうち、点線にて囲まれた矩形領域）に存在する部分９０ａと、第１主面１１上にて誘電体層２０に隣接する外側周状領域（図１Ｂ中、ハッチングを付した領域から点線にて囲まれた矩形領域を除いた領域）に存在する部分９０ｂとを有する。かかる構成によれば、第１コンタクトと第２コンタクト（より詳細には、上述のように半導体基板１０の導電性部分が露出している表面部分を有する場合には、導電性部分の露出した表面部分）との間の沿面距離を大きくすることができ、沿面放電の発生をより一層効果的に抑制することができる。更に、かかる構成によれば、誘電体層２０の露出部分（外縁２３）に達する水分の侵入経路長を延ばすこと／侵入障壁を大きくすることができ、耐湿性を一層向上させることができる。

保護膜９０において第１保護層７０および第２保護層５０は、図示する態様では、平面視にて第１保護層７０の内縁７４および外縁７２と第２保護層５０の内縁５４および外縁５２とがそれぞれ一致するように配置され得る。換言すれば、第１保護層７０および第２保護層５０が平面視にて同一の領域に積層して設けられている。かかる構成は、第１保護層７０および第２保護層５０を、同一のマスクを利用して形成できるので、半導体装置の製造工程を簡素化でき、製造コストを削減できる。しかしながらこれに限定されず、例えば、第１保護層７０の内縁７４および／または外縁７２と、第２保護層５０の内縁５４および／または外縁５２とが、平面視にて離隔していてもよい。

本実施形態を限定するものではないが、平面視にて、保護膜９０のうち、半導体基板１０の第１主面１１上にて延在する部分９０ｂ（外側周状領域）の面積が、第１電極層３０の誘電体層２０と反対側の表面上にて延在する部分９０ａ（内側周状領域）の面積より、小さいことが好ましい。これにより、半導体装置１の単位面積あたりの静電容量を向上させることができる。

以上、本実施形態の半導体装置１について詳述したが、かかる半導体装置１は任意の適切な製造方法により製造され得る。

図２Ａ〜２Ｃを参照して、半導体装置１の製造方法の一例を説明する。なお、この例においては、１つの半導体基板を使用しながら、複数の半導体装置を集積して作製し、最終的に個々の半導体装置に個片化するものであるが、図２Ａ〜２Ｃにおいては、１個の半導体装置１に着目して工程図を示す。

図２Ａに示すように、半導体基板１０の第１主面１１上に誘電体層２０および第１電極層３０を形成する。かかる誘電体層２０および第１電極層３０は、フォトリソグラフィー法により形成可能である。例えば、半導体基板１０の第１主面１１の全面に誘電体層および第１電極層をそれぞれ任意の適切な方法（例えば、誘電体層については熱酸化、熱窒化、熱化学蒸着（ＣＶＤ）法、物理蒸着（ＰＶＤ）法等、第１電極層についてはＰＶＤ法（真空蒸着法、スパッタリング法）等）で順次形成し、誘電体層２０の外縁２３および第１電極層３０の外縁３３に対応する開口部が形成されたフォトマスクを使用して、上記で全面形成した第１電極層の上に、該開口部に対応するレジストマスク（レジストパターン）を形成し、レジストマスクが形成されていない領域にある第１電極層および誘電体層を任意の適切な方法（例えばドライエッチング（ＲＩＥ等）やウェットエッチング等）で除去し（これにより、第１電極層３０の中央部３１が露出する）、そして、レジストマスクを除去することにより形成され得る。なお、フォトマスクは、使用するレジストの材料に応じてポジ型またはネガ型であり得る。

次に、図２Ｂに示すように、上記のようにして誘電体層２０および第１電極層３０を形成した半導体基板１０の上に（より詳細には、半導体基板１０の第１主面１１の露出した領域および第１電極層３０の端部３２の上に）、第２保護層５０および第１保護層７０を形成する。かかる第２保護層５０および第１保護層７０も、フォトリソグラフィー法により形成可能である。例えば、誘電体層２０および第１電極層３０を形成した半導体基板１０の全面に第２保護層および第１保護層をそれぞれ任意の適切な方法（例えばＣＶＤ法やＰＶＤ法等）で順次形成し、第２保護層５０の内縁５４および第１保護層７０の内縁７４に対応する開口部が形成されたフォトマスクを使用して、上記で全面形成した第１保護層の上に、該開口部に対応するレジストマスク（レジストパターン）を形成し、レジストマスクが形成されていない領域にある第１保護層および第２保護層を任意の適切な方法（例えばドライエッチング（ＲＩＥ等）やウェットエッチング等）で除去し、そして、レジストマスクを除去することにより形成され得る。なお、フォトマスクは、使用するレジストの材料に応じてポジ型またはネガ型であり得る。

次に、図２Ｃに示すように、上記のようにして第２保護層５０および第１保護層７０を形成した半導体基板１０の第２主面１２上に、第２電極層４０を形成する。かかる第２電極層４０は、例えば、半導体基板１０の第２主面１２の所定の領域（図示する態様では全面であるが、これに限定されず、任意の適切な一部の領域であってもよい）に、任意の適切な方法（例えばＰＶＤ法（真空蒸着法、スパッタリング法）等）で形成され得る。なお、第２電極層４０の形成は、第２保護層５０および第１保護層７０を形成した後でなく、誘電体層２０および第１電極層３０を形成する前、または、誘電体層２０および第１電極層３０を形成した後かつ第２保護層５０および第１保護層７０を形成前に実施してもよい。

その後、図２Ｃにおいて矢印にて示す位置（ダイシングライン）にて、複数の半導体装置を切断（ダイシング）して、図１Ａに示す個々の半導体装置１を得る。

これにより、図１Ａに示す半導体装置１が製造される。しかしながら、本実施形態の半導体装置１の製造方法は、上述したものに限定されない。例えば、キャパシタ構造に加えて他の電気構造も組み込まれた半導体装置として製造されてもよい。

本実施形態の半導体装置１は、第１コンタクトおよび第２コンタクトを利用して、コンデンサを含む電子部品として電子回路基板に実装され得る。本実施形態の半導体装置１の用途は、特に限定されず、高い電圧が印加され得る用途において好ましく利用され得る。

＜第２実施形態＞
本実施形態は、第１実施形態の１つの改変例である。図３Ａ〜３Ｂを参照して、本実施形態の半導体装置１Ａにおいては、平面視にて、保護膜９０Ａの外縁（より詳細には、第１保護層７０の外縁７２および第２保護層５０の外縁５２）が、半導体基板１０の外縁１５より内側に位置する。換言すれば、半導体基板１０の第１主面１１のうち、半導体基板１０の外縁１５に隣接する領域（第１主面１１の最も外側の周状領域）が、保護膜９０Ａから露出している。

本実施形態の半導体装置１Ａは、任意の適切な製造方法で製造され得る。例えば、実施形態１にて図２Ａ〜２Ｃを参照して説明した製造方法の一例を、第２保護層５０の内縁５４および第１保護層７０の内縁７４に対応する開口部が形成されたフォトマスクに代えて、第２保護層５０の内縁５４および第１保護層７０の内縁７４ならびに第２保護層５０の外縁５２および第１保護層７０の外縁７２に対応する開口部が形成されたフォトマスクを使用するように改変すればよい。

本実施形態の半導体装置１Ａによれば、複数の半導体装置を切断（ダイシング）して、個々の半導体装置１Ａを得る際に、切断位置（ダイシングライン、図２Ｃにて矢印にて示す位置に対応する）に保護膜９０Ａ（より詳細には、第１保護層７０Ａおよび第２保護層５０Ａ、以下同様）が存在しないので、切断の際に保護膜９０Ａにダメージが導入されることを回避でき、膜品質の高い保護膜９０Ａを得ることができる。

＜第３実施形態＞
本実施形態は、第２実施形態の１つの改変例である。図４を参照して、本実施形態の半導体装置１Ｂにおいては、半導体基板１０Ｂが、第１主面１１Ｂに設けられた１つ以上のトレンチ（溝）１３を有し、誘電体層２０Ｂおよび第１電極層３０Ｂが、上記１つ以上のトレンチ１３に沿って設けられている。

より詳細には、図５を参照して、半導体基板１０Ｂが１つ以上のトレンチ１３を有し、誘電体層２０Ｂは、１つ以上のトレンチ１３に対応する１つ以上の凹部２５を有し、トレンチ１３および凹部２５がトレンチ構造１４を構成する。誘電体層２０Ｂは、トレンチ構造１４を構成しない両端部２１（図５中、右側の端部２１のみを示す）と、トレンチ構造１４を構成する中央部２２とに分けて理解され得る。第１電極層３０Ｂは、断面視にて概略櫛歯状の形状を有し、誘電体層２０Ｂの１つ以上の凹部２５を充填する１つ以上の凸部（櫛歯に相当する）３６と、１つ以上の凸部３６が共通して繋がっている本体部３５とに分けて理解され得る。

本実施形態によれば、凹部２５を有する誘電体層２０Ｂが、第１電極層３０Ｂと第２電極層４０との間に（本実施形態では半導体基板１０Ｂの導電性部分を介して）電気的に配置される。これにより、トレンチ型のキャパシタ構造が形成される。トレンチ型のキャパシタ構造は、誘電体層２０Ｂの表面積を凹部２５により増大させることができ、これにより、半導体装置１の単位面積あたりの静電容量を一層向上させることができる。

半導体基板１０Ｂのトレンチ１３の形状および寸法、複数の場合はそれらトレンチ１３の配置、密度および総数、ならびに、誘電体層２０Ｂの端部２１の長さおよび厚さ等は、特に限定されず、所望されるキャパシタ特性（静電容量）に応じて適宜選択され得る。例えば、次の通りであり得るが、これらに限定されない。トレンチ１３について、深さＤは１０〜１００μｍであり得、最小幅寸法Ｗ２は０．５〜１０μｍであり得、アスペクト比（＝Ｗ２／Ｄ）は０．００５〜１であり得る。平面視におけるトレンチ１３の内縁の形状は、円形、楕円形、矩形、その他の多角形などであり得る。複数のトレンチ１３が存在する場合、同じ形状であっても、異なる形状が混在していてもよい。隣接する２つのトレンチ１３間の最短距離Ｗ３は０．５〜１０μｍであり得る。複数のトレンチ１３の配置は、規則的であっても不規則的であってもよく、例えば、平面視にてマトリクス状、スタガ状（千鳥状）、ハニカム状、ストライプ状などであってよい。複数のトレンチ１３の密度は、例えば２，９００〜１，１５５，０４０個／ｍｍ^２であり得る。誘電体層２０Ｂの端部２１の長さＷ１（誘電体層２０Ｂの外縁２３から最も近いトレンチ１３までの距離）は適宜設定され得、場合により、外縁２３の外側にトレンチ１３が存在していてもよい。誘電体層２０Ｂの厚さは０．１〜１００μｍであり得る。半導体基板１０Ｂは、トレンチ１３を有するに適した寸法であればよく、例えば、厚さは１００〜１０００μｍであり得る。

第１電極層３０Ｂの凸部３６の外側寸法は、誘電体層２０Ｂの凹部２５の内側寸法に対応する。第１電極層３０Ｂの凸部３６の最小幅寸法は０．４〜９μｍであり得る。第１電極層３０Ｂの本体部３５の厚さは、例えば０．１〜２０μｍ、特に１〜１０μｍであり得る。

本実施形態において、第１保護層７０Ａの厚さは、例えば０．５〜４μｍ、特に１〜２μｍであり得る。第２保護層５０Ａの厚さは、例えば０．５〜４μｍ、特に１〜２μｍであり得る。

本実施形態の半導体装置１Ｂは、任意の適切な製造方法で製造され得る。例えば、実施形態１にて図２Ａ〜２Ｃを参照して説明した製造方法の一例を、半導体基板１０に代えて、１つ以上のトレンチ１３が形成された半導体基板１０Ｂ（図６）を使用し、更に、誘電体層２０Ｂの所望の厚さになる条件を選択するように改変すればよい。

図６を参照して、１つ以上のトレンチ１３が形成された半導体基板１０Ｂは、フォトリソグラフィー法により形成可能である。例えば、トレンチ１３の内縁に対応する開口部が形成されたフォトマスクを使用して、半導体基板１０の第１主面１１の上に、該開口部に対応するレジストマスク（レジストパターン）を形成し、レジストマスクが形成されていない領域にある半導体材料を任意の適切な方法（例えばドライエッチング（ＲＩＥ等）やウェットエッチング等）で除去し、そして、レジストマスクを除去することにより形成され得る。なお、フォトマスクは、使用するレジストの材料に応じてポジ型またはネガ型であり得る。高いアスペクト比を有するトレンチは、ＲＩＥ（反応性イオンエッチング）、特に深掘ＲＩＥ、例えばボッシュ・プロセスにより形成可能である。

トレンチ１３を形成した後、追加で任意の適切な処理を実施してもよい。例えば、ＣＭＰ（Chemical Mechanical Polishing）などの表面平坦化処理を施してよく、これにより、表面が平坦で、均一な厚みを有し、好ましくは不要な物質（トレンチ１３の形成時に導入されたものであり得る）が除去された半導体基板１０Ｂを得ることができる。

本実施形態の半導体装置１Ｂによれば、第１実施形態の半導体装置１および第２実施形態の半導体装置１Ａに比べて、単位面積あたりの静電容量をより大きくすることができる。

＜第４実施形態＞
本実施形態は、半導体装置の第１コンタクトおよび第２コンタクトが、半導体装置の対向する２つの主面の同じ側に配置（横型配置）されている態様に関する。

図７Ａ〜７Ｂを参照して、本実施形態の半導体装置１Ｃは、互いに対向する第１主面１１および第２主面１２を有する半導体基板１０Ｃと、第１主面１１上に（第２電極層４０Ｃを介して間接的に）設けられた誘電体層２０Ｃと、誘電体層２０Ｃ上に設けられた第１電極層３０Ｃと、半導体基板１０Ｃに設けられた第２電極層４０Ｃと、少なくとも、誘電体層２０Ｃのうち、第１電極層３０Ｃおよび第１主面１１（より詳細には、本実施形態では第２電極層４０Ｃ）から露出した部分（本明細書において「露出部分」とも言い、図示する態様では、誘電体層２０Ｃの外縁２３および内縁２７）を被覆するように、第１主面１１上に設けられた保護膜９０Ｃとを含む。

本実施形態においては、第２電極層４０Ｃは、半導体基板１０Ｃの第１主面１１上に設けられ、誘電体層４０Ｃは、第１主面１１上にて第２電極層４０Ｃと第１電極層３０Ｃとの間に配置される。半導体基板１０Ｃは、第２電極層４０Ｃと電気的に結合した導電性部分を含まないことが好ましい。例えば、半導体基板１０Ｃと第２電極層４０Ｃとの間に絶縁性層が配置されていてもよい。

第１電極層３０Ｃは、図示する態様では、平面視にて誘電体層２０Ｃの外縁２３および内縁２７と第１電極層３０Ｃの外縁３３および内縁３７とが一致するように、誘電体層２０Ｃ上に配置され得る。換言すれば、誘電体層２０Ｃおよび第１電極層３０Ｃが平面視にて同一の領域に積層して設けられている。また、第１電極層３０Ｃおよび誘電体層２０Ｃは、図示する態様では、平面視にて第２電極層４０Ｃの外縁４３と誘電体層２０Ｃの外縁２３と第１電極層３０Ｃの外縁３３とが一致するように、第２電極層４０Ｃ上に配置され得る。換言すれば、第２電極層４０Ｃ、誘電体層２０Ｃおよび第１電極層３０Ｃが平面視にて同一の外側輪郭を有する領域に積層して設けられている。かかる構成は、第２電極層４０Ｃ、誘電体層２０Ｃおよび第１電極層３０Ｃを、同一のマスクを利用して形成できるので、半導体装置の製造工程を簡素化でき、製造コストを削減できる。しかしながらこれに限定されず、第１電極層３０Ｃおよび第２電極層４０Ｃの対向する表面積や、第１電極層３０Ｃの外縁３３および／または第２電極層４０Ｃの外縁４３に対する誘電体層２０Ｃの外縁２３の位置等は、半導体装置１Ｃに所望される容量等に応じて適宜選択され得る。例えば、平面視にて、第１電極層３０Ｃの外縁３３および／または第２電極層４０Ｃの外縁４３に対して、誘電体層２０Ｃの外縁２３が、外側または内側に位置していてもよい。

以上のようにして、誘電体層２０Ｃが、第１電極層３０Ｃと第２電極層４０Ｃとの間に電気的に配置される。これにより、キャパシタ構造が形成される。

第１電極層３０Ｃから引き出された第１導電性部材８０の一部（図示する態様では、第１導電性部材８０の露出した表面部分、より詳細には、第１外部電極８４の露出した表面部分）が第１コンタクトとして機能し、第２電極層４０Ｃから引き出された第２導電性部材８１の一部（図示する態様では、第１導電性部材８０の露出した表面部分、より詳細には、第１外部電極８４の露出した表面部分）が第２コンタクトとして機能する。第１導電性部材８０は、第１電極層３０Ｃの拡張部として理解され得、第２導電性部材８０は、第２電極層４０Ｃの拡張部として理解され得る。より詳細には、図示する態様では、第１導電性部材８０は、保護膜９０Ｃの表面に設けられた第１外部電極８４と、第１外部電極８４および第１電極層３０Ｃの間を接続する第１ビア電極８２とを含み、第２導電性部材８１は、保護膜９０Ｃの表面に設けられた第２外部電極８５と、第２外部電極８５および第２電極層４０Ｃの間を接続する第２ビア電極８３とを含む。第１ビア電極８２は、保護膜９０Ｃの第１ビア（第１保護層７０Ｃの第１内縁７７および第２保護層５０Ｃの第１内縁５７によって形成される）の内表面を被覆または内部空間を充填した導電性材料から成り得、第２ビア電極８３は、保護膜９０Ｃの第２ビア（第１保護層７０Ｃの第２内縁７８および第２保護層５０Ｃの第２内縁５８によって形成される）の内表面を被覆または内部空間を充填した導電性材料から成り得る。更に、図示する態様では、第１電極層３０Ｃおよび誘電体層２０Ｃがそれぞれ内縁３７および内縁２７を有し、第１保護層７０Ｃの第２内縁７８および第２保護層５０Ｃの第２内縁５８が、平面視にて、第１電極層３０Ｃの内縁３７および誘電体層２０Ｃの内縁２７より内側に位置し、誘電体層２０Ｃの内縁および第１電極層３０Ｃの内縁３７が第２保護層５０Ｃで被覆されて保護されているが、これに限定されない。例えば、第１電極層３０Ｃの外縁３３および誘電体層２０Ｃの外縁２３が、平面視にて、第２電極層４０Ｃの外縁２３より内側に位置する領域が存在する場合、第１保護層７０Ｃの第２内縁７８および第２保護層５０Ｃの第２内縁５８を該領域に配置することにより、第１保護層７０Ｃの第２内縁７８および第１保護層５０Ｃの第２内縁５８なしに、第２電極層４０Ｃから第２導電性部材８１（図示する態様では、第２ビア電極８３および第２外部電極８５）を引き出し得る。しかしながら、第１コンタクトおよび第２コンタクトはこれらに限定されず、例えば、第１導電性部材８０および第２導電性部材８１が存在しない場合、第１コンタクトは、第１電極層３０Ｃの一部（第１電極層３０Ｃの誘電体層２０Ｃと反対側にて露出した表面部分）であってよく、第２コンタクトは、第２電極層４０Ｃの一部（第２電極層４０Ｃの半導体基板１０Ｃと反対側にて露出した表面部分）であってよい。

保護膜９０Ｃは、少なくとも、誘電体層２０Ｃのうち、第１電極層３０Ｃおよび第１主面１１（より詳細には、本実施形態では第２電極層４０Ｃ）から露出した部分（図示する態様では、誘電体層２０Ｃの外縁２３および内縁２７）を被覆するものである。

保護膜９０Ｃは、保護膜９０Ｃの最外面に位置する第１保護層７０Ｃと、第１保護層７０Ｃより内側に（換言すれば、誘電体層２０Ｃに近接して）位置する第２保護層５０Ｃとを含む。

保護膜９０Ｃは、少なくとも誘電体層２０Ｃの露出部分（図示する態様では、誘電体層２０Ｃの外縁２３および内縁２７）を被覆するように、第１主面１１上に設けられていればよいが、図示する態様のように、第１電極層３０Ｃの誘電体層２０Ｃと反対側の表面上に延在し、かつ、半導体基板１０Ｃの第１主面１１上に延在するように設けられ得る。より詳細には、保護膜９０Ｃは、平面視にて、第１電極層３０Ｃの上面に対応する領域から第１ビア電極８２および第２ビア電極８３に対応する領域を除いた内側領域（図７Ｂ中、右下がりおよび左下がりのハッチングを付した領域のうち、点線にて囲まれた矩形領域から、点線（一点鎖線でない）にて囲まれた２つの円形領域を除いた領域）に存在する部分と、第１主面１１上にて第２電極層４０Ｃに隣接する外側周状領域（図７Ｂ中、右下がりおよび左下がりのハッチングを付した領域から点線にて囲まれた矩形領域を除いた領域）に存在する部分とを有する。

保護膜９０Ｃにおいて第１保護層７０Ｃおよび第２保護層５０Ｃは、図示する態様では、平面視にて第１保護層７０Ｃの第１内縁７７、第２内縁７８および外縁７２と第２保護層５０Ｃの第１内縁２７、第２内縁５８および外縁５２とがそれぞれ一致するように配置され得る。換言すれば、第１保護層７０Ｃおよび第２保護層５０Ｃが平面視にて同一の領域に積層して設けられている。かかる構成は、第１保護層７０Ｃおよび第２保護層５０Ｃを、同一のマスクを利用して形成できるので、半導体装置の製造工程を簡素化でき、製造コストを削減できる。しかしながらこれに限定されず、例えば、第１保護層７０Ｃの第１内縁７７７、第２内縁７８および／または外縁７２と、第２保護層５０Ｃの第１内縁５７、第２内縁５８および／または外縁５２とが、平面視にて離隔していてもよい。

本実施形態によれば、第２保護層５０Ｃより低い比誘電率を有する第１保護層７０Ｃが、保護膜９０Ｃの最外面に位置し、かつ、半導体装置１Ｃの表面に沿って第１コンタクトと第２コンタクトと（図示する態様では、第１外部電極８４の露出した表面部分と第２外部電極８５の露出した表面部分と）の間に配置されることによって、これらコンタクト間に高電圧が印加されても沿面放電の発生を効果的に抑制することができる。第１保護層７０Ｃは、沿面放電の発生を効果的に抑制し得るように、半導体装置１の表面に沿って、上述した第１コンタクトと第２コンタクトとの間の任意の適切な領域で存在していればよく、好ましくは、第１コンタクトと第２コンタクトとを互いに隔離するように連続した領域で（図示する態様では、平面視にて、第１外部電極８４と第２外部電極８５との間の領域および該間の領域の周辺の領域、好ましくは、第１外部電極８４および第２外部電極８５の周囲を連続的に取り囲んだ領域で）存在し得る。第１保護層７０Ｃは、保護膜９０Ｃの最外面の全部を占める必要はなく、保護膜９０Ｃの最外面の一部を第２保護層５０Ｃが占めていても（換言すれば、第２保護層５０Ｃが第１保護層７０Ｃから露出していても）よい。

更に、本実施形態によれば、第１保護層７０Ｃおよび誘電体層２０Ｃより高い耐湿性を有する第２保護層５０Ｃが、少なくとも誘電体層２０Ｃの露出部分（図示する態様では、誘電体層２０Ｃの外縁２３および内縁２７）を被覆する保護膜７０Ｃの内部に存在することで、比較的透湿性の高い誘電体層２０Ｃへの水分の侵入を効果的に抑制して、半導体装置１Ｃの耐湿性を確保することができる。第２保護層５０Ｃは、透湿性である誘電体層２０Ｃを、耐湿性が高い第１電極層３０Ｃおよび半導体基板１０Ｃ（より詳細には、本実施形態では第２電極層４０Ｃ）と共に封止するように、保護膜９０Ｃにおいて配置されることが好ましく、誘電体層２０Ｃのうち、第１電極層３０Ｃおよび半導体基板１０Ｃ（より詳細には、本実施形態では第２電極層４０Ｃ）から露出した部分を直接または間接に被覆するように設けられ得る。しかしながら、これに限定されず、誘電体層２０Ｃの露出部分（外縁２３および内縁２７）に達する水分の侵入経路長を延ばすこと／侵入障壁を大きくすることができる限り、第２保護層５０Ｃは、保護膜９０Ｃにおいて任意の適切な態様で配置され得る。

加えて、本実施形態に必須ではないが、平面視にて、保護膜９０Ｃの外縁（より詳細には、第１保護層７０Ｃの外縁７２および第２保護層５０Ｃの外縁５２）が、半導体基板１０Ｃの外縁１５より内側に位置する。換言すれば、半導体基板１０Ｃの第１主面１１のうち、半導体基板１０Ｃの外縁１５に隣接する領域が、保護膜９０Ｃから露出している。これにより、第２実施形態２にて上述したものと同様の効果を奏することができる。

以上、本実施形態の半導体装置１Ｃについて詳述したが、かかる半導体装置１Ｃは任意の適切な製造方法により製造され得る。

図８Ａ〜８Ｄを参照して、半導体装置１Ｃの製造方法の一例を説明する。なお、この例においては、１つの半導体基板を使用しながら、複数の半導体装置を集積して作製し、最終的に個々の半導体装置に個片化するものであるが、図８Ａ〜８Ｄにおいては、１個の半導体装置１Ｃに着目して工程図を示す。

図８Ａに示すように、半導体基板１０Ｃの第１主面１１上に第２電極層４０Ｃ、誘電体層２０Ｃおよび第１電極層３０Ｃを形成する。かかる第２電極層４０Ｃ、誘電体層２０Ｃおよび第１電極層３０Ｃは、フォトリソグラフィー法により形成可能である。例えば、半導体基板１０Ｃの第１主面１１の全面に第２電極層、誘電体層および第１電極層をそれぞれ任意の適切な方法（例えば、第２電極層および第１電極層についてはＰＶＤ法（真空蒸着法、スパッタリング法）等、誘電体層については熱化学蒸着（ＣＶＤ）法、物理蒸着（ＰＶＤ）法等）で順次形成し、第２電極層４０Ｃの外縁４３、誘電体層２０Ｃの外縁２３および第１電極層３０Ｃの外縁３３に対応する開口部および誘電体層２０Ｃの内縁２７および第１電極層３０Ｃの内縁３７に対応する開口部が形成されたフォトマスクを使用して、上記で全面形成した第１電極層の上に、これら開口部に対応する第１レジストマスク（レジストパターン）を形成し、第１レジストマスクが形成されていない領域にある第１電極層および誘電体層を任意の適切な方法（例えばドライエッチング（ＲＩＥ等）やウェットエッチング等）で除去し、次いで、誘電体層２０Ｃの内縁２７および第１電極層３０Ｃの内縁３７に対応する開口部が形成されたフォトマスクを使用して、上記で露出させた第２電極層の第２ビアに対応する領域上に、該開口部に対応する第２レジストマスク（レジストパターン）を形成し、第１および第２レジストマスクが形成されていない領域にある第２電極層を任意の適切な方法（例えばドライエッチング（ＲＩＥ等）やウェットエッチング等）で除去し、そして、第１および第２レジストマスクを除去することにより形成され得る。なお、フォトマスクは、使用するレジストの材料に応じてポジ型またはネガ型であり得る。

次に、図８Ｂに示すように、上記のようにして第２電極層４０Ｃ、誘電体層２０Ｃおよび第１電極層３０Ｃを形成した半導体基板１０Ｃの上に、第２保護層５０Ｃおよび第１保護層７０Ｃを形成する。かかる第２保護層５０Ｃおよび第１保護層７０Ｃも、フォトリソグラフィー法により形成可能である。例えば、第２電極層４０Ｃ、誘電体層２０Ｃおよび第１電極層３０Ｃを形成した半導体基板１０Ｃの全面に第２保護層および第１保護層をそれぞれ任意の適切な方法（例えばＣＶＤ法やＰＶＤ法）で順次形成し、第２保護層５０Ｃの内縁５７および第１保護層７０Ｃの内縁７７（第１ビアに対応する）、第２保護層５０Ｃの内縁５８および第１保護層７０Ｃの内縁７８（第２ビアに対応する）、ならびに第２保護層５０Ｃの外縁５２および第１保護層７０Ｃの外縁７２に対応する開口部が形成されたフォトマスクを使用して、上記で全面形成した第１保護層の上に、該開口部に対応するレジストマスク（レジストパターン）を形成し、レジストマスクが形成されていない領域にある第１保護層および第２保護層を任意の適切な方法（例えばドライエッチング（ＲＩＥ等）やウェットエッチング等）で除去し、そして、レジストマスクを除去することにより形成され得る。なお、フォトマスクは、使用するレジストの材料に応じてポジ型またはネガ型であり得る。

次に、図８Ｃに示すように、上記のようにして第２保護層５０Ｃおよび第１保護層７０Ｃを形成した半導体基板１０Ｃに対して、第１ビア電極８２および第１外部電極８４から構成される第１導電性部材８０と、第２ビア電極８３および第２外部電極８５から構成される第２導電性部材８１とを形成する。かかる第１導電性部材８０および第２導電性部材８１も、フォトリソグラフィー法により形成可能である。例えば、第１ビアの上方に位置する第１外部電極８４の外縁と第２ビアの上方に位置する第２外部電極８５の外縁に対応する開口部が形成されたフォトマスクを使用して、該開口部に対応するレジストマスク（レジストパターン）を形成し、レジストマスクが形成されていない領域に、第１ビア電極８２および第１外部電極８４と第２ビア電極８３および第２外部電極８５に対応する導電性材料から成る層を任意の適切な方法（例えばＰＶＤ法（真空蒸着法、スパッタリング法）等）で形成し、そして、レジストマスクを除去することにより形成され得る。なお、フォトマスクは、使用するレジストの材料に応じてポジ型またはネガ型であり得る。

その後、図８Ｃにおいて矢印にて示す位置（ダイシングライン）にて、複数の半導体装置を切断（ダイシング）して、図７Ａに示す個々の半導体装置１を得る。

これにより、図７Ａに示す半導体装置１Ｃが製造される。しかしながら、本実施形態の半導体装置１Ｃの製造方法は、上述したものに限定されない。例えば、キャパシタ構造に加えて他の電気構造も組み込まれた半導体装置として製造されてもよい。

以上、本発明の半導体装置の４つの実施形態について説明したが、本発明はこれら実施形態に限定されず、種々の改変がなされ得る。例えば、第１実施形態を改変して第３実施形態とした（トレンチ構造を設けた）のと同様に、第４実施形態を改変してよい。この場合、半導体基板は、第１主面に設けられた１つ以上のトレンチ（溝）を有し、第２電極層、誘電体層および第１電極層が、上記１つ以上のトレンチに沿って設けられる。また、第１実施形態を改変して第２実施形態とした（トレンチ構造を設けた）のと反対に、第４実施形態を改変してよい。この場合、平面視にて、保護膜の外縁と、半導体基板の外縁とが一致することとなる。

本発明の半導体装置は、キャパシタ構造を有し、換言すれば、コンデンサとしての機能を有する。本発明の半導体装置は、幅広く種々の用途に利用可能であり、例えば、第１コンタクトおよび第２コンタクトを利用して、コンデンサを含む電子部品として種々の電子回路基板に実装され得る。

１、１Ａ、１Ｂ、１Ｃ 半導体装置
１０、１０Ｂ、１０Ｃ 半導体基板
１１、１１Ｂ 第１主面
１２ 第２主面
１３ トレンチ
１４ トレンチ構造
１５ 半導体基板の外縁
２０、２０Ｂ、２０Ｃ 誘電体層
２３ 誘電体層の外縁
２５ 誘電体層の凹部
２７ 誘電体層の内縁
３０、３０Ｂ、３０Ｃ 第１電極層
３１ 第１電極層の中央部
３２ 第１電極層の端部
３３ 第１電極層の外縁
３６ 第１電極層の凸部
３７ 第１電極層の内縁
４０、４０Ｃ 第２電極層
４３ 第２電極層の外縁
５０、５０Ａ、５０Ｃ 第２保護層
５２ 第２保護層の外縁
５４ 第２保護層の内縁
５７ 第２保護層の第１内縁
５８ 第２保護層の第２内縁
７０、７０Ａ、７０Ｃ 第１保護層
７２ 第１保護層の外縁
７４ 第１保護層の内縁
７７ 第１保護層の第１内縁
７８ 第１保護層の第２内縁
８０ 第１導電性部材
８１ 第２導電性部材
８２ 第１ビア電極
８３ 第２ビア電極
８４ 第１外部電極
８５ 第２外部電極
９０、９０Ａ、９０Ｃ 保護膜

Claims (15)

1. 互いに対向する第１主面および第２主面を有する半導体基板と、
   前記第１主面上に設けられた誘電体層と、
   前記誘電体層上に設けられた第１電極層と、
   前記半導体基板に設けられた第２電極層と、
   少なくとも、前記誘電体層のうち、前記第１電極層および前記第１主面から露出した部分を被覆するように、前記第１主面上に設けられた保護膜と
   を含み、前記誘電体層が前記第１電極層と前記第２電極層との間に電気的に配置され、前記第１電極層の一部または前記第１電極層から引き出された第１導電性部材の一部が第１コンタクトとして機能し、前記第２電極層の一部または前記第２電極層から引き出された第２導電性部材の一部が第２コンタクトとして機能する、半導体装置であって、
   前記保護膜が、前記保護膜の最外面に位置する第１保護層と、前記第１保護層より内側に位置する第２保護層とを含み、前記第１保護層が、前記第２保護層より低い比誘電率を有し、かつ、前記半導体装置の表面に沿って前記第１コンタクトと前記第２コンタクトとの間に配置され、前記第２保護層が、前記第１保護層および前記誘電体層より高い耐湿性を有する、半導体装置。
2. 前記第２電極層が、前記半導体基板の前記第２主面上に設けられ、
   前記半導体基板が、前記第２電極層と電気的に結合した導電性部分を含み、
   前記誘電体層が、前記第１電極層と前記半導体基板の前記導電性部分との間に配置される、請求項１に記載の半導体装置。
3. 前記半導体基板の前記導電性部分が、前記半導体装置の表面に露出した部分を有し、
   前記第１保護層が、前記半導体装置の表面に沿って前記第１コンタクトと前記導電性部分の前記露出した部分との間に配置される、請求項２に記載の半導体装置。
4. 前記第２電極層が、前記半導体基板の前記第１主面上に設けられ、
   前記誘電体層が、前記第１主面上にて前記第２電極層と前記第１電極層との間に配置される、請求項１に記載の半導体装置。
5. 前記保護膜が、前記第１電極層の前記誘電体層と反対側の表面上および前記半導体基板の前記第１主面上に延在して設けられ、前記第１保護層および前記第２保護層が、平面視にて、同一の領域に積層して設けられている、請求項１〜４のいずれかに記載の半導体装置。
6. 平面視にて、前記保護膜のうち、前記半導体基板の前記第１主面上にて延在する部分の面積が、前記第１電極層の前記誘電体層と反対側の表面上にて延在する部分の面積より小さい、請求項５に記載の半導体装置。
7. 平面視にて、前記保護膜の外縁が、前記半導体基板の外縁より内側に位置する、請求項１〜６のいずれかに記載の半導体装置。
8. 前記第１保護層が、６以下の比誘電率を有する、請求項１〜７のいずれかに記載の半導体装置。
9. 前記第１保護層が、酸化シリコン、フッ素ドープ酸化シリコン、炭素ドープ酸化シリコン、水素シルセスキオキサン、炭化水素ドープ酸化シリコンおよびポリイミドからなる群より選択される少なくとも１つを含む、請求項８に記載の半導体装置。
10. 前記第２保護層が、絶縁性無機化合物を含む、請求項１〜９のいずれかに記載の半導体装置。
11. 前記絶縁性無機化合物が、窒化シリコンである、請求項１０に記載の半導体装置。
12. 前記半導体基板がシリコン基板であり、前記第１保護層が酸化シリコンから成り、前記第２保護層が窒化シリコンから成る、請求項１〜１１のいずれかに記載の半導体装置。
13. 前記第１電極層が金属から成る、請求項１〜１２のいずれかに記載の半導体装置。
14. 前記第２電極層が金属から成る、請求項４〜１３のいずれかに記載の半導体装置。
15. 前記半導体基板が、前記第１主面に設けられた１つ以上のトレンチを有し、前記誘電体層および前記第１電極層、ならびに前記第１主面上に存在する場合には前記第２電極層が、前記１つ以上のトレンチに沿って設けられている、請求項１〜１４のいずれかに記載の半導体装置。

Images