JP7183625B2 - 半導体素子の製造方法 - Google Patents

Description

本発明は、半導体素子の製造方法に関する。

特許文献１には、ウェハの略中央を通る第１の方向の分割予定ラインとウェハの略中央を通る第２の方向の分割予定ラインとを切断して、扇状の１／４ウェハ片を生成する１／４ウェハ片生成工程と、１／４ウェハ片の表面に形成された全ての第１の方向の分割予定ラインと全ての第２の方向の分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、１／４ウェハ片の表面に保護部材を配設する保護部材配設工程と、該保護部材側を研削装置のチャックテーブルで保持し１／４ウェハ片の裏面を研削してデバイスの仕上がり厚みに１／４ウェハ片を加工して該溝を表出させて、１／４ウェハ片を個々のデバイスに分割する１／４ウェハ片分割工程と、を備えたウェハの加工方法が開示されている。

特開２０１４－０９３４４２号公報

本発明は、未分割の状態で搬送等を行う場合と比較し基板割れが抑制され、かつ分割された個片基板ごとに熱処理等を行う場合と比較し工程数が低減された半導体素子の製造方法を提供することを目的とする。

上記の目的を達成するために、第１の態様の半導体素子の製造方法は、複数の半導体素子が形成されたおもて面を接触させてウェハを支持部材に固定し、前記複数の半導体素子の一部が含まれる複数の個片ウェハに分割する工程と、前記複数の半導体素子が形成されていない裏面が搬送部材側となるように前記複数の個片ウェハを当該搬送部材に配置し、前記複数の個片ウェハから前記支持部材を除去する工程と、前記支持部材が除去された前記複数の個片ウェハを前記搬送部材に配置した状態で熱処理する工程と、を含む半ものである。

第２の態様の半導体素子の製造方法は第１の態様の半導体素子の製造方法において、前記支持部材の耐熱温度が前記搬送部材の耐熱温度より低いものである。

第３の態様の半導体素子の製造方法は第１の態様または第２の態様の半導体素子の製造方法において、前記搬送部材の前記個片ウェハを配置する面には複数の貫通孔が形成されており、前記複数の個片ウェハから前記支持部材を除去する工程は、前記複数の貫通孔を介して前記複数の個片ウェハを配置した前記搬送部材を吸着し吸着台に固定した状態で前記複数の個片ウェハから前記支持部材を除去する工程であるものである。

第４の態様の半導体素子の製造方法は第３の態様の半導体素子の製造方法において、前記複数の貫通孔は、分割された前記個片ウェハの形状に対応して設けられているものである。

第５の態様の半導体素子の製造方法は第１の態様から第４の態様のいずれかの半導体素子の製造方法において、前記複数の個片ウェハに分割する工程は、前記ウェハの分割予定線に沿って前記おもて面側から前記裏面に至らない分割溝を形成した後、前記裏面を研削して前記複数の個片ウェハに分割する工程であるものである。

第６の態様の半導体素子の製造方法は第１の態様から第５の態様のいずれかの半導体素子の製造方法において、前記支持部材に固定された前記複数の個片ウェハの裏面に金属層を形成する工程をさらに含むものである。

第７の態様の半導体素子の製造方法は第１の態様から第６の態様のいずれかの半導体素子の製造方法において、前記個片ウェハが前記複数の半導体素子の複数個を含むものである。

第１の態様の半導体素子の製造方法によれば、未分割の状態で搬送等を行う場合と比較し基板割れが抑制され、かつ分割された個片基板ごとに熱処理等を行う場合と比較し工程数が低減された半導体素子の製造方法が提供される、という効果を奏する。

第２の態様の半導体素子の製造方法によれば、搬送部材の耐熱温度が支持部材の耐熱温度程度である場合と比較して、該搬送部材に個片ウェハを配置したままの状態で個片ウェハに熱処理が施される、という効果を奏する。

第３の態様の半導体素子の製造方法によれば、複数の貫通孔を介して複数の個片ウェハを配置した搬送部材を用いないで複数の個片ウェハから支持部材を除去する場合と比較して、搬送部材に配置した状態で支持部材が除去される、という効果を奏する。

第４の態様の半導体素子の製造方法によれば、複数の貫通孔が搬送部材に一様に設けられている場合と比較して、個片ウェハがより効率よく吸着台に固定される、という効果を奏する。

第５の態様の半導体素子の製造方法によれば、ウェハの分割予定線に沿って直接複数の個片ウェハに分割する場合と比較して、ウェハの分割から搬送部材に移し替える工程まで、同一の支持部材で支持したまま処理される、という効果を奏する。

第６の態様の半導体素子の製造方法によれば、支持部材に固定しないで複数の個片ウェハの裏面に金属層を形成する場合と比較して、複数の個片ウェハへの金属層の形成が一度に行われる、という効果を奏する。

第７の態様の半導体素子の製造方法によれば、個片ウェハが１個の半導体素子を含む場合と比較して、支持部材を除去する際に半導体素子のずれや倒れが発生しにくい、という効果を奏する。

実施の形態に係る半導体素子の製造工程の一例を示す断面図である。 （ａ）はグラインドフレーム（グラインド用のテープフレーム）に配置された個片ウェハを示す平面図、（ｂ）は実施の形態に係るトレイを示す斜視図、（ｃ）はトレイに配置された個片ウェハを示す斜視図である。

以下、図１および図２を参照して、本発明を実施するための形態について詳細に説明する。

図１を参照して、本実施の形態に係る半導体素子の製造方法について説明する。

まず、図１（ａ）に示すように、半導体基板１１上に素子パターン１２が形成された半導体ウェハ１０を準備する。

次に、図１（ｂ）に示すように、半導体ウェハ１０をダイシング（分割）用の部材に搭載する。ダイシング用部材はダイシングテープ１３とダイシングフレーム１４を含み、リング状のダイシングフレーム１４にダイシングテープ１３が貼られた構造となっている。
ダイシングフレーム１４は例えばＳＵＳ（Ｓｔｅｅｌ Ｕｓｅ Ｓｔａｉｎｌｅｓｓ：ステンレス鋼）によって作製する。半導体ウェハ１０の搭載は、半導体ウェハ１０の裏面をダイシングテープに貼り付けて行う。なお、この際の半導体ウェハ１０の厚さは一例として約５００μｍとされている。

次に、半導体ウェハ１０を個片ウェハ２０に分割するためのハーフダイシングを行う。
個片ウェハ２０とは後述するように、半導体ウェハ１０の取り扱いの容易化のために半導体ウェハ１０を複数に分割したものである。ハーフダイシングは、図１（ｃ）に示すように半導体ウェハ１０のおもて（素子）面側から溝１５を形成して行う。溝１５の深さは、例えば最終的な半導体ウェハ１０の厚さに２０μｍ程度加えた深さとする。なお、本実施の形態における半導体ウェハ１０の最終的な厚さは、一例として約１２０μｍとされている。

次に、図１（ｄ）に示すように、半導体ウェハ１０のグラインド部材への転写を行う。
グラインドとは半導体ウェハ１０の厚さを最終的な厚さとするための裏面研削をいう。図１（ｄ）に示すように、グラインド部材はリング状のフレームであるグラインドフレーム１７にグラインドテープ１６が貼られた構成となっている。グラインドフレーム１７は例えばＳＵＳによって作製する。グラインド部材への転写は半導体ウェハ１０のおもて面をグラインドテープ１６に埋設させて行う。

次に、図１（ｅ）に示すように裏面をグラインド（研削）して半導体ウェハ１０を個片ウェハ２０に分割する。個片ウェハ２０の分割数に制限はないが、本実施の形態では４分割としている。本裏面研削は例えば砥石等を用いて行う。

次に、図１（ｆ）に示すように、裏面電極１８を蒸着する。

次に、図１（ｇ）に示すように、トレイ２５に個片ウェハ２０を配置し、個片ウェハ２０を配置したトレイ２５をさらに支持部材２６に搭載した状態で、グラインドテープ１６を剥がす。本実施の形態に係るトレイ２５はガラス（石英）、セラミック（例えば、窒化アルミニウム：ＡｌＮ）等を用いて作製されたものであり、図１（ｇ）に示すように多数の貫通孔３０が設けられている。また、本実施の形態に係る支持部材２６は例えばポーラス真空ステージであり、該ステージには多数の開口部（図示省略）が設けられている。そして、該開口部を介して真空に引くことによってステージ上に搭載された半導体ウェハ等が固定されるように構成されている。つまり、トレイ２５に配置された個片ウェハ２０はポーラス真空ステージの図示しない真空ポンプで真空に引くことによって支持部材２６上に固定される。そして、個片ウェハ２０が配置されたトレイ２５を支持部材２６上に固定した状態でグラインドテープ１６を剥がす。

ここで、本実施の形態でトレイ２５に個片ウェハ２０を配置（転写）した状態でグラインドテープ１６を剥がすのは、グラインドテープ１６が一般に樹脂等の耐熱温度が低い材料から作製されているためである。つまり、図１（ｆ）に示す裏面電極１８を蒸着した後に、裏面電極１８のオーミック性確保のための熱処理を行う必要があるが、グラインドテープ１６は当該熱処理の温度に耐えられない。そこで、個片ウェハ２０をトレイ２５等の耐熱性のある搬送用部材に移動（転写）する必要がある。図１（ｇ）に示す工程は、このグラインドテープ１６を剥がす工程と、トレイ２５への移動（転写）を一度に行う工程である。

次に、図１（ｈ）に示すように、個片ウェハ２０を配置したトレイ２５を支持部材２６から恒温槽２７内に移動し、熱処理（アニール）を行う。本熱処理は裏面電極１８のオーミック性を確保するために行われるものであり、熱処理温度は一例として約３７０℃とする。

次に、図１（ｉ）に示すように、個片ウェハ２０をトレイ２５から取り出し、個別に搬送する。図１（ｉ）に示す表記「×Ｎ」は個片ウェハ２０の個数を示しており、上述したように本実施の形態ではＮ＝４である。

次に、図１（ｊ）に示すように、個片ウェハ２０ごとに真空ステージ２８に搭載して電気検査を行う。当該電気検査は探針（プローブ）２９を個片ウェハ２０上の半導体素子のパッド等に接触させて行う。また、真空ステージ２８は裏面電極１８と電気的な接続がなされるように導電体、例えば金属で構成されている。

次に、図１（ｋ）に示すように、個々の個片ウェハ２０をダイシング部材に搭載する。
本工程におけるダイシングは個片ウェハ２０をさらに半導体素子２１に個片化するためのダイシングである。本ダイシング部材はリング状のダイシングフレーム２３およびダイシングテープ２２を含み、ダイシングテープ２２はダイシングフレーム２３に貼られている。本工程は個片ウェハ２０の個数分行う。

次に、図１（ｌ）に示すように溝１９を形成してフルダイシングを行う。フルダイシングとは個片ウェハ２０をさらに個々の半導体素子２１に分割（個片化）することをいう。
ダイシングは例えばダイシングブレード等を用いて行う。

次に、図１（ｍ）に示すように、半導体素子２１の外観検査を行う。該外観検査は、例えばカメラ２４を用いた画像処理によって行う。その後半導体素子２１の裏面からダイシングテープ２２を剥がし、個々の半導体素子２１に分離する。

ここで、薄型の半導体ウェハを未分割の状態で取り扱うと熱処理等で必要となる、製造工程中の搬送等の取り扱いにおいてウェハ割れ等の事故を発生させる場合がある。そのため、未分割ウェハを複数の個片ウェハに分割して処理する方法が知られている。つまり、個片ウェハ単位で上述したグラインド部材への転写、裏面研削、熱処理等の工程を行う方法である。しかしながら、この場合複数の個片ウェハについて１枚ずつ熱処理等を行うので工程数が増加してしまうという問題がある。

そこで本実施の形態では、複数の半導体素子が形成されたウェハのおもて面側を支持部材に固定して複数の個片ウェハに分割し、ウェハの裏面側が搬送部材側となるように複数の個片ウェハを当該搬送部材に配置して複数の個片ウェハから支持部材を除去し、支持部材が除去された複数の個片ウェハを搬送部材に配置した状態で熱処理することとした。つまり、本実施の形態では、支持部材（グラインドテープ１６）に固定した状態で図１（ｅ）に示す個片ウェハ２０への分割処理、図１（ｆ）に示す裏面電極の蒸着処理、および図１（ｇ）に示す支持部材（グラインドテープ１６）の除去処理を行った後、図１（ｈ）に示す熱処理を行っている。このことにより、未分割の状態で搬送等を行う場合と比較し基板割れが抑制され、かつ分割された個片基板ごとに熱処理等を行う場合と比較し工程数が低減された半導体素子の製造方法が提供される。

図２（ａ）は、図１（ｆ）に示す状態を半導体ウェハ１０の裏面側から見た図である。
図２（ａ）に示すように、グラインドテープ１６およびグラインドフレーム１７を含むグラインド部材に、溝１５によって４個の個片ウェハ２０に分割された半導体ウェハ１０が搭載されている。

一方図２（ｂ）は本実施の形態に係るトレイ２５を示している。図２（ｂ）に示すように、トレイ２５は底面に多数の貫通孔３０を有している。オリフラ位置合わせ部３２は、半導体ウェハ１０のオリエンテーションフラット（「オリフラ」という場合がある）の位置を合わせるための直線部である。オリエンテーションフラットとは、半導体ウェハの結晶方位を示すために半導体ウェハの外周の一部に設けられる平面、溝等をいう。凹部３１は、配置された半導体ウェハ１０(個片ウェハ２０）を離脱させる際に離脱作業用のピンセット等を差し込む部位である。本実施の形態に係る凹部３１は、配置される個片ウェハ２０の位置に対応させて設けられている。

図２（ｃ）は、図１（ｇ）の状態を半導体ウェハ１０（個片ウェハ２０）のおもて面側から見た図である。図２（ｃ）に示すように個片ウェハ２０はオリエンテーションフラットＯＦをオリフラ位置合わせ部３２に合わせてトレイ２５上に配置される。個片ウェハ２０のトレイ２５への配置は図１（ｇ）に示すように個片ウェハ２０の裏面側をトレイ２５の底部に向けて配置する。

上述したように、個片ウェハ２０が配置されたトレイ２５はポーラス真空ステージ上に搭載され、真空引きされてステージ上に固定される。貫通孔３０はこの真空引きの際に使用される通気口であり、本実施の形態では直径が約１ｍｍ、あるいはそれ以下の直径の貫通孔とされている。個片ウェハ２０を配置したトレイ２５をポーラス真空ステージ上に固定した後、個片ウェハ２０の表面側からグラインドテープ１６を剥がす。この際、個片ウェハ２０はトレイ２５を介してポーラス真空ステージ上に強固に固定されているので、グラインドテープ１６の剥がしは容易に行われる。

個片ウェハ２０を配置したトレイ２５は、図２（ｃ）の状態のまま恒温槽に搬送され、図１（ｈ）に示す熱処理（アニール）が個片ウェハ２０に施される。上述したように、トレイ２５は、ガラス（石英）、セラミック（例えば、窒化アルミニウム：ＡｌＮ）等の、グラインドテープ１６と比較して十分に耐熱温度の高い材料を用いて作製されている。本実施の形態に係る熱処理は、一例として約３７０℃の温度で行われるが、この時点で支持部材が耐熱性の低いグラインドテープ１６から耐熱性の高いトレイ２５に変更（転写）されているので、耐熱性的には問題なく行われる。

なお、本実施の形態では、底面に一様に貫通孔３０が設けられたトレイ２５を例示して説明したが、これに限られない。例えば、半導体ウェハ１０が分割された個片ウェハ２０の形状（上記実施の形態では４個の扇形）に合わせて貫通孔３０を設けるようにしてもよい。

１０ 半導体ウェハ
１１ 半導体基板
１２ 素子パターン
１３ ダイシングテープ
１４ ダイシングフレーム
１５ 溝
１６ グラインドテープ
１７ グラインドフレーム
１８ 裏面電極
１９ 溝
２０ 個片ウェハ
２１ 半導体素子
２２ ダイシングテープ
２３ ダイシングフレーム
２４ カメラ
２５ トレイ
２６ 支持部材
２７ 恒温槽
２８ 真空ステージ
２９ 探針
３０ 貫通孔
３１ 凹部
３２ オリフラ位置合わせ部
ＯＦ オリエンテーションフラット

Claims (6)

1. 複数の半導体素子が形成されたおもて面を接触させてウェハを支持部材に固定し、前記複数の半導体素子の一部が含まれる複数の個片ウェハに分割する工程と、
   前記複数の半導体素子が形成されていない裏面が搬送部材側となるように前記複数の個片ウェハを当該搬送部材に配置し、前記複数の個片ウェハから前記支持部材を除去する工程と、
   前記支持部材が除去された前記複数の個片ウェハを前記搬送部材に配置した状態で熱処理する工程と、
   を含み、
   前記搬送部材の前記個片ウェハを配置する面には複数の貫通孔が形成されており、
   前記複数の個片ウェハから前記支持部材を除去する工程は、前記複数の貫通孔を介して前記複数の個片ウェハを配置した前記搬送部材を吸着し吸着台に固定した状態で前記複数の個片ウェハから前記支持部材を除去する工程である
   半導体素子の製造方法。
2. 前記支持部材の耐熱温度が前記搬送部材の耐熱温度より低い
   請求項１に記載の半導体素子の製造方法。
3. 前記複数の貫通孔は、分割された前記個片ウェハの形状に対応して設けられている
   請求項１又は請求項２に記載の半導体素子の製造方法。
4. 前記複数の個片ウェハに分割する工程は、前記ウェハの分割予定線に沿って前記おもて面側から前記裏面に至らない分割溝を形成した後、前記裏面を研削して前記複数の個片ウェハに分割する工程である
   請求項１から請求項３いずれか１項に記載の半導体素子の製造方法。
5. 前記支持部材に固定された前記複数の個片ウェハの裏面に金属層を形成する工程をさらに含む
   請求項１から請求項４のいずれか１項に記載の半導体素子の製造方法。
6. 前記個片ウェハが前記複数の半導体素子の複数個を含む
   請求項１から請求項５のいずれか１項に記載の半導体素子の製造方法。

Images