JP7110888B2 - センサー用パッケージ基板及びこれを備えるセンサーモジュール - Google Patents

センサー用パッケージ基板及びこれを備えるセンサーモジュール Download PDF

Info

Publication number
JP7110888B2
JP7110888B2 JP2018188045A JP2018188045A JP7110888B2 JP 7110888 B2 JP7110888 B2 JP 7110888B2 JP 2018188045 A JP2018188045 A JP 2018188045A JP 2018188045 A JP2018188045 A JP 2018188045A JP 7110888 B2 JP7110888 B2 JP 7110888B2
Authority
JP
Japan
Prior art keywords
section
hole
sensor
package substrate
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018188045A
Other languages
English (en)
Other versions
JP2020056711A (ja
Inventor
和俊 露谷
義弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018188045A priority Critical patent/JP7110888B2/ja
Priority to US16/587,794 priority patent/US11053118B2/en
Publication of JP2020056711A publication Critical patent/JP2020056711A/ja
Application granted granted Critical
Publication of JP7110888B2 publication Critical patent/JP7110888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/10—Microfilters, e.g. for gas or fluids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明はセンサー用パッケージ基板及びこれを備えるセンサーモジュールに関し、特に、空気の振動、圧力、温度又は組成を検出するセンサーを搭載するためのセンサー用パッケージ基板及びこれを備えるセンサーモジュールに関する。
マイクロフォンなどのセンサーチップを備えるセンサーモジュールとしては、特許文献１及び２に記載されたセンサーモジュールが知られている。特許文献１及び２に記載されたセンサーモジュールは、貫通孔を有する基板と、貫通孔と重なるよう基板に搭載されたセンサーチップを有しており、貫通孔を介して進入する空気の振動（音）がセンサーチップによって検出される。
基板に設けられた貫通孔は、ゴミや埃などの異物の侵入経路となる恐れがあるが、特許文献１の図１７には、貫通孔の内部にポーラス膜を配置することによって異物の混入を防止した構成が記載されている。
特開２０１０－２６８４１２号公報 特開２０１０－２４５６４５号公報
しかしながら、貫通孔の内部にポーラス膜などの防塵フィルターを安定的に固定することは容易ではなく、単に接着剤などを用いて固定する方法では、防塵フィルターを取り付ける位置の制御が困難であるばかりでなく、防塵フィルターが貫通孔から脱落する恐れがあった。
したがって、本発明は、貫通孔を有するセンサー用パッケージ基板及びこれを備えるセンサーモジュールにおいて、貫通孔の内部に防塵フィルターを安定して配置することを目的とする。
本発明によるセンサー用パッケージ基板は、センサーチップを搭載するための第１の搭載領域と、平面視で第１の搭載領域と重なる位置に設けられ、一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、貫通孔は、第１の径を有する第１の区間と、第１の径よりも小さい第２の径を有する第２の区間とを含み、第１の区間と第２の区間の境界に位置する貫通孔内の段差部は、防塵フィルターを搭載するための第２の搭載領域を構成することを特徴とする。
また、本発明によるセンサーモジュールは、上記のセンサー用パッケージ基板と、第１の搭載領域に搭載されたセンサーチップと、第２の搭載領域に搭載された防塵フィルターとを備えることを特徴とする。
本発明によれば、貫通孔内に段差部が設けられていることから、この段差部に防塵フィルターを搭載することができる。これにより、防塵フィルターが段差部によって位置決めされるとともに、防塵フィルターの脱落が防止されることから、防塵フィルターを貫通孔の内部に安定して配置することが可能となる。
本発明において、貫通孔の第１の区間は一方の表面に開口し、第１の搭載領域は一方の表面に位置するものであっても構わない。これによれば、センサーチップと対向する部分における貫通孔の径を十分に確保することが可能となる。この場合、貫通孔の第２の区間は、他方の表面に開口するものであっても構わない。これによれば、貫通孔の形状が比較的シンプルとなることから、複雑な工程を用いることなく貫通孔を形成することが可能となる。
本発明において、貫通孔の第１及び第２の区間の少なくとも一方は、深さ位置によって径が連続的に変化するテーパー形状を有するものであっても構わない。これによれば、例えばセンサーチップの検出特性をテーパー形状によって調整することが可能となる。
本発明において、貫通孔の第１の区間は他方の表面に開口し、第１の搭載領域は一方の表面に位置するものであっても構わない。これによれば、他方の表面側における貫通孔の径が十分に確保されることから、例えば集音特性を高めることが可能となる。
本発明において、貫通孔は、第２の径よりも大きい第３の径を有する第３の区間をさらに含み、第２の区間は、第１の区間と第２の区間の間に位置するものであっても構わない。これによれば、貫通孔内に段差を設けつつ、一方の表面及び他方の表面における貫通孔の開口面積を拡大することが可能となる。この場合、第２の区間と第３の区間の境界に位置する貫通孔内の段差部は、第１の搭載領域を構成するものであっても構わない。これによれば、防塵フィルター及びセンサーチップの両方を貫通孔内に配置することが可能となる。
本発明において、貫通孔は、第１の径よりも大きい第３の径を有する第３の区間をさらに含み、第１の区間は、第２の区間と第３の区間の間に位置し、第１の区間と第３の区間の境界に位置する貫通孔内の段差部は、第１の搭載領域を構成するものであっても構わない。この場合も、防塵フィルター及びセンサーチップの両方を貫通孔内に配置することが可能となる。
本発明によるセンサー用パッケージ基板は、センサーチップに接続される電子部品をさらに備え、第１の搭載領域と電子部品は、平面視で重なりを有していても構わない。これによれば、センサーチップと電子部品が互いに重なるようにレイアウトされることから、センサーチップと電子部品の間に介在する絶縁層の厚みを薄くすることにより、センサーチップと電子部品を接続する配線の配線距離を短縮することが可能となるだけでなく、基板の面積を縮小することも可能となる。
本発明において、センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであっても構わない。これによれば、貫通孔を介して空気の振動、圧力、温度又は組成を検出することが可能となる。
このように、本発明によれば、センサー用パッケージ基板及びこれを備えるセンサーモジュールにおいて、貫通孔の内部に防塵フィルターを安定して配置することが可能となる。
図１は、本発明の一実施形態によるセンサー用パッケージ基板１００の構造を説明するための略断面図である。 図２は、第１の実施形態によるセンサーモジュール１００Ａの構造を説明するための略断面図である。 図３は、第１の実施形態によるセンサーモジュール１００Ａの略平面図である。 図４は、第１の実施形態によるセンサーモジュール１００Ａをマザーボード２００に搭載した状態を示す略断面図である。 図５は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図６は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図７は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図８は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図９は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１０は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１１は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１２は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１３は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１４は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１５は、一方向からレーザー加工又はブラスト加工する方法を説明するための工程図である。 図１６は、第１の変形例によるセンサー用パッケージ基板１００ａの構造を説明するための略断面図である。 図１７は、第２の変形例によるセンサー用パッケージ基板１００ｂの構造を説明するための略断面図である。 図１８は、第３の変形例によるセンサー用パッケージ基板１００ｃの構造を説明するための略断面図である。 図１９は、第４の変形例によるセンサー用パッケージ基板１００ｄの構造を説明するための略断面図である。 図２０は、第５の変形例によるセンサー用パッケージ基板１００ｅの構造を説明するための略平面図である。 図２１は、第６の変形例によるセンサー用パッケージ基板１００ｆの構造を説明するための略平面図である。 図２２は、第７の変形例によるセンサー用パッケージ基板１００ｇの構造を説明するための略平面図である。 図２３は、第２の実施形態によるセンサーモジュール１００Ｂの構造を説明するための略断面図である。 図２４は、第３の実施形態によるセンサーモジュール１００Ｃの構造を説明するための略断面図である。 図２５は、第４の実施形態によるセンサーモジュール１００Ｄの構造を説明するための略断面図である。 図２６は、第５の実施形態によるセンサーモジュール１００Ｅの構造を説明するための略断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図１は、本発明の一実施形態によるセンサー用パッケージ基板１００の構造を説明するための略断面図である。
図１に示すように、本実施形態によるセンサー用パッケージ基板１００は、４層の絶縁層１１１～１１４と、絶縁層１１１～１１４の各表面に位置する配線層Ｌ１～Ｌ４を有している。特に限定されるものではないが、最下層に位置する絶縁層１１１及び最上層に位置する絶縁層１１４は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１１２，１１３は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１１，１１４の熱膨張係数は、絶縁層１１２，１１３の熱膨張係数よりも小さいことが好ましい。
最上層に位置する絶縁層１１４及びその表面に形成された配線層Ｌ４の一部は、ソルダーレジスト１２１によって覆われている。一方、最下層に位置する絶縁層１１１及びその表面に形成された配線層Ｌ１の一部は、ソルダーレジスト１２２によって覆われている。ソルダーレジスト１２１はセンサー用パッケージ基板１００の一方の表面１０１を構成し、ソルダーレジスト１２２はセンサー用パッケージ基板１００の他方の表面１０２を構成する。
配線層Ｌ１～Ｌ４には、それぞれ配線パターン１３１～１３４が形成されている。配線パターン１３１のうち、ソルダーレジスト１２２によって覆われていない部分には、外部端子１３０が形成されている。外部端子１３０は、後述するマザーボードへの接続端子である。また、配線パターン１３４のうち、ソルダーレジスト１２１によって覆われていない部分は、ボンディングパッドとして用いられる。配線パターン１３１～１３４は、絶縁層１１１～１１４を貫通するスルーホール導体１４１～１４４を介して相互に接続されている。
本実施形態においては、センサー用パッケージ基板の一方の表面１０１にセンサーチップの搭載領域Ａが設けられている。さらに、平面視で搭載領域Ａと重なる位置には、センサー用パッケージ基板１００を一方の表面１０１から他方の表面１０２に亘って貫通する貫通孔Ｖ１が設けられている。貫通孔Ｖ１は閉塞されることなく、一方の表面１０１及び他方の表面１０２の両方に開口しており、このため、貫通孔Ｖ１を介した空気の流通が可能である。
貫通孔Ｖ１は、一方の表面１０１に開口する第１の区間Ｖ１ａと、他方の表面１０２に開口する第２の区間Ｖ１ｂを有しており、第１の区間Ｖ１ａの径φ１１の方が第２の区間Ｖ１ｂの径φ１２よりも大きい。本実施形態においては、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの中心軸はほぼ一致しており、このため、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの境界部分には段差部Ｓ１が形成される。この段差部Ｓ１は、後述する防塵フィルターの搭載領域Ｂとして用いられる。
また、本実施形態によるセンサー用パッケージ基板１００は、絶縁層１１２と絶縁層１１３の間にコントローラチップ１５０が埋め込まれている。コントローラチップ１５０は、搭載領域Ａに搭載されるセンサーチップに接続される電子部品である。当然ながら、コントローラチップ１５０は貫通孔Ｖ１を避けて配置される。しかしながら、コントローラチップ１５０と搭載領域Ａは、平面視で一部重なりを有していても構わない。本発明において、コントローラチップ１５０などの電子部品の種類は特に制限されず、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）、ＡＳＩＣ（Application Specific Integrated Circuit）のように動作周波数が非常に高いデジタルＩＣであっても構わないし、Ｆ－ＲｏｍやＳＤＲＡＭ等のメモリ系ＩＣであっても構わないし、増幅器、アンテナスイッチ、高周波発振回路といったアナログＩＣ等の能動素子であっても構わないし、バリスタ、抵抗、コンデンサ等の受動素子であっても構わない。
なお、本明細書において、「センサー用パッケージ基板」とは、電子部品が内蔵又は搭載された単位基板である個別基板（個片、個品）のみを指すのではなく、その個別基板を複数有する集合基板（ワークボード、ワークシート）であっても構わない。
図２は、センサー用パッケージ基板１００を用いた第１の実施形態によるセンサーモジュール１００Ａの構造を説明するための略断面図である。また、図３は、第１の実施形態によるセンサーモジュール１００Ａの略平面図である。図２に示す断面は、図３のＣ－Ｃ線に沿った断面である。
図２及び図３に示すように、第１の実施形態によるセンサーモジュール１００Ａは、センサー用パッケージ基板１００の搭載領域Ａにセンサーチップ１６０が搭載され、搭載領域Ｂに防塵フィルター１８０が搭載された構成を有している。
センサーチップ１６０は、例えば空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであり、センサー用パッケージ基板１００に形成される貫通孔Ｖ１と対向する位置に検出部１６１が設けられている。センサーチップ１６０が例えばイクロフォンである場合、検出部１６１はメンブレン構造を有する振動板を含む。センサーチップ１６０内における検出部１６１の位置は特に限定されないが、検出部１６１の少なくとも一部は、貫通孔Ｖ１に露出している。これにより、センサーチップ１６０の検出部１６１が貫通孔Ｖ１を介して雰囲気中に晒されることから、空気の振動、圧力、温度又は組成を検出することが可能となる。センサーチップ１６０の出力信号は、ボンディングワイヤ１６２を介して配線パターン１３４に接続される。但し、センサー用パッケージ基板１００とセンサーチップ１６０の接続方法がこれに限定されるものではなく、フリップチップ接続を用いても構わない。図２に示す例では、センサーチップ１６０がダイアタッチフィルム１６３によってセンサー用パッケージ基板１００の表面１０１に接着されている。また、図３に示すように、センサーチップ１６０は、平面視でコントローラチップ１５０と重なりを有している。
防塵フィルター１８０は、ＰＴＦＥ（ポリテトラフルオロエチレン）などの多孔質材料からなり、ダイアタッチフィルム１８１によって、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの境界に位置する段差部Ｓ１に固定される。これにより、貫通孔Ｖ１を流通する空気にゴミや埃などの異物が混入している場合であっても、これがセンサーチップ１６０に達することなく、防塵フィルター１８０によって除去される。しかも、防塵フィルター１８０は、貫通孔Ｖ１の内部に形成された段差部Ｓ１に固定されていることから、貫通孔Ｖ１内における防塵フィルター１８０の深さ位置が段差部Ｓ１によって規定されるとともに、貫通孔Ｖ１内において防塵フィルター１８０がより安定的に固定され、貫通孔Ｖ１からの脱落などが防止される。
さらに、センサー用パッケージ基板１００の表面１０１は、キャップ１９０で覆われている。キャップ１９０は、センサーチップ１６０を保護するとともに、センサーチップ１６０による検出特性を高める役割を果たす。特に、センサーチップ１６０がマイクロフォンである場合、キャップ１９０によって形成される空間１９１の体積は、音響特性に大きな影響を与える。このため、防塵フィルター１８０とセンサーチップ１６０をセンサー用パッケージ基板１００の表面１０１に重ねて搭載すると、キャップ１９０によって形成される空間１９１の体積が減少し、音響特性が低下するが、本実施形態においては、防塵フィルター１８０が貫通孔Ｖ１の内部に配置されていることから、空間１９１の体積をより大きく確保することが可能となる。
図４は、第１の実施形態によるセンサーモジュール１００Ａをマザーボード２００に搭載した状態を示す略断面図である。
図４に示すように、マザーボード２００には貫通孔Ｖ２が形成されており、平面視で貫通孔Ｖ１と貫通孔Ｖ２が重なるよう、マザーボード２００にセンサーモジュール１００Ａが搭載される。これにより、センサーチップ１６０の検出部１６１は、貫通孔Ｖ１，Ｖ２及び防塵フィルター１８０を介して雰囲気中に晒される。その結果、矢印Ｄで示すように、空気の振動、圧力、温度又は組成がセンサーチップ１６０に伝わることから、これらの物理量を検出することが可能となる。また、本実施形態においては、センサーモジュール１００Ａの裏面に電子部品などが搭載されていないことから、センサーモジュール１００Ａとマザーボード２００の隙間を非常に小さくすることができる。これにより、センサーの感度を高めることが可能となる。尚、センサーモジュール１００Ａとマザーボード２００の隙間をアンダーフィルなどで埋めても構わない。図４に示す例では、貫通孔Ｖ１の第２の区間Ｖ１ｂの径φ１２よりも貫通孔Ｖ２の径φ２の方がやや大きいが、本発明においてこの点は必須でない。したがって、第２の区間Ｖ１ｂの径φ１２よりも貫通孔Ｖ２の径φ２の方が小さくても構わないし、第２の区間Ｖ１ｂの径φ１２と貫通孔Ｖ２の径φ２がほぼ同じであっても構わない。
次に、本実施形態によるセンサー用パッケージ基板１００の製造方法について説明する。
図５～図１４は、本実施形態によるセンサー用パッケージ基板１００の製造方法を説明するための工程図である。
まず、図５に示すように、ガラス繊維などの芯材を含む絶縁層１１１の両面にＣｕ箔等の金属膜１３１ａ，１３２ａが貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。その後の工程における貫通孔Ｖ１の形成を容易にするとともに、ハンドリングを容易にするための適度な剛性を確保するため、絶縁層１１１に含まれる芯材の厚みは４０μｍ以下であることが望ましい。なお、金属膜１３１ａ，１３２ａの材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の金属膜についても同様である。
また、絶縁層１１１に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層１１１に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。
次に、図６に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３２ａをパターニングすることにより、配線パターン１３２を形成する。このとき、最終的に貫通孔Ｖ１が形成される位置においては、金属膜１３２ａが全て削除される。さらに、配線パターン１３２を埋め込むよう、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。
次に、図７に示すように、絶縁層１１２上にコントローラチップ１５０を載置する。コントローラチップ１５０は、例えば、ベアチップ状態の半導体ＩＣであり、略矩形板状をなす主面１５１が上側を向くよう、フェースアップ方式で搭載される。コントローラチップ１５０の主面１５１には、図示しない多数の外部端子が設けられている。コントローラチップ１５０は、裏面を研磨する事により通常の半導体ＩＣに比して薄くされている。具体的には、コントローラチップ１５０の厚さは、例えば２００μｍ以下、より好ましくは５０～１００μｍ程度とされる。この場合、コスト的にはウエハーの状態で多数のコントローラチップ１５０に対して一括して加工する事が望ましく、加工順序は裏面を研削し、その後ダイシングにより個別のコントローラチップ１５０に分離することができる。その他の方法として、研磨処理によって薄くする前にダイシングによって個別のコントローラチップ１５０に裁断分離又はハーフカット等する場合には、熱硬化性樹脂等によってコントローラチップ１５０の主面１５１を覆った状態で裏面を研磨することもできる。従って、絶縁膜研削、電子部品裏面研削、ダイシングの順序は多岐に亘る。さらに、コントローラチップ１５０の裏面の研削方法としては、エッチング、プラズマ処理、レーザー処理、ブラスト加工、グラインダーによる研磨、バフ研磨、薬品処理等による粗面化方法が挙げられる。これらの方法によれば、コントローラチップ１５０を薄型化することができるだけでなく、絶縁層１１２に対する密着性を向上させることも可能となる。
ある。
次に、図８に示すように、コントローラチップ１５０を覆うように絶縁層１１３及び金属膜１３３ａを形成する。絶縁層１１３の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜１３３ａとともに硬化成形することが好ましい。絶縁層１１３は、コントローラチップ１５０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層１１３と、金属膜１３３ａ、絶縁層１１２及びコントローラチップ１５０との密着性が向上する。
次に、図９に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３３ａの一部をエッチングにより除去した後に、金属膜１３３ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、絶縁層１１２，１１３にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施し、さらに、金属膜１３３ａを公知の手法によってパターニングすることにより、配線パターン１３３、スルーホール導体１４２，１４３を形成する。このとき、最終的に貫通孔Ｖ１が形成される位置においては、第２の区間Ｖ１ｂの径φ１２に相当する開口１３３ｂを金属膜１３３ａに設けておく。スルーホール導体１４２は、絶縁層１１３，１１２を貫通することによって配線パターン１３２と配線パターン１３３を接続するものであり、スルーホール導体１４３は、絶縁層１１３を貫通することによって配線パターン１３３とコントローラチップ１５０を接続するものである。
次に、図１０に示すように、配線パターン１３３を埋め込むよう、絶縁層１１４と金属膜１３４ａが積層されたシートを真空熱プレスする。絶縁層１１４に用いる材料及び厚みは、絶縁層１１１と同じであっても構わない。
次に、図１１に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３１ａ，１３４ａの一部をエッチングにより除去した後に、金属膜１３１ａ，１３４ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、絶縁層１１１，１１４にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施すことにより、スルーホール導体１４１，１４４を形成する。スルーホール導体１４１は、絶縁層１１１を貫通することによって配線パターン１３１と配線パターン１３２を接続するものであり、スルーホール導体１４４は、絶縁層１１４を貫通することによって配線パターン１３３と配線パターン１３４を接続するものである。その後、金属膜１３１ａ，１３４ａの表面に感光性のドライフィルム１７１，１７２を形成する。
次に、図１２に示すように、フォトリソグラフィー法により、貫通孔Ｖ１を形成すべき平面位置のドライフィルム１７１，１７２を除去するとともに、ドライフィルム１７１，１７２から露出する金属膜１３１ａ，１３４ａを除去する。このとき、上面側に位置するドライフィルム１７２の開口径をφ１１（＞φ１２）とし、下面側に位置するドライフィルム１７１の開口径をφ１３とする。これにより、金属膜１３４ａに形成される開口径はφ１１となり、金属膜１３１ａに形成される開口径はφ１３となる。ドライフィルム１７１の開口径φ１３は、φ１２と同一であっても構わないし、積層ずれなどの工程ばらつきを配慮してφ１２よりも大きく設計しても構わない。また、ドライフィルム１７１の開口径φ１３は、後述するレーザー加工又はブラスト加工を経ることによって拡大することから、レーザー加工又はブラスト加工を行う前の初期状態においてはφ１２よりもやや小さくしておき、レーザー加工又はブラスト加工を経ることによってφ１２よりも大きくなるよう、設計しても構わない。
この状態で、図１３に示すように、表裏からレーザー加工又はブラスト加工を施すことにより、絶縁層１１１～１１４を貫通する貫通孔Ｖ１を形成する。レーザー加工又はブラスト加工においては、開口１３３ｂの周囲に位置する配線パターン１３３がストッパーとして機能することから、配線パターン１３３の上側においては貫通孔Ｖ１の径はφ１１となり、配線パターン１３３の下においては貫通孔Ｖ１の径はφ１２となる。つまり、深さ方向で内径が段階的に変化する貫通孔Ｖ１が形成される。
次に、図１４に示すように、ドライフィルム１７１，１７２を除去した後、公知のフォトリソグラフィー法等によって金属膜１３１ａ，１３４ａをパターニングすることにより、配線パターン１３１，１３４を形成する。このとき、配線パターン１３３の露出部分、つまり、ストッパーとして機能していた部分も除去される。これにより、第１の区間Ｖ１ａと第２の区間Ｖ１ｂからなる貫通孔Ｖ１が形成され、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの境界部分には段差部Ｓ１が形成される。但し、配線パターン１３３の露出部分を除去することは必須ではなく、配線パターン１３３の露出部分を段差部Ｓ１としても用いても構わない。
そして、図１に示すように、絶縁層１１４，１１１の表面にそれぞれソルダーレジスト１２１，１２２を形成し、ソルダーレジスト１２１，１２２から露出する配線パターン１３４，１３１に対して部品実装用の表面処理を行う。表面処理は、例えばＣｕ－ＯＳＰ処理、Ｎｉ／Ａｕめっき処理、ＥＮＥＰＩＧ処理、はんだレベラー処理等が挙げられ、配線パターンの酸化膜防止及び後工程の部品実装への品質を目的としたものであれば、これに限らない表面処理方法でも可能である。
以上により、本実施形態によるセンサー用パッケージ基板１００が完成する。
このように、本実施形態においては、配線パターン１３３の露出部分をストッパーとしてレーザー加工又はブラスト加工を行っていることから、深さ方向で内径が段階的に変化する貫通孔Ｖ１を形成することが可能となる。但し、本発明において、貫通孔Ｖ１をレーザー加工又はブラスト加工によって行うことは必須でなく、径の異なる２つのドリルを用いて表裏からドリル加工することにより、貫通孔Ｖ１を形成しても構わない。しかしながら、ドリル加工においては、バリの発生や基板の割れなどが生じ得ることから、レーザー加工又はブラスト加工を用いた方が製品の信頼性が高められる。また、レーザー加工又はブラスト加工を用いた場合、貫通孔Ｖ１の位置精度はドライフィルム１７１，１７２及び配線パターン１３３のフォトリソグラフィー工程のアライメントによって決まるため、ドリル加工で採用されるピンアライメント方式に比べ、位置精度を一桁以上改善することが可能である。特に、ブラスト加工によって貫通孔Ｖ１を形成すれば、集合基板の状態で多数の貫通孔Ｖ１を同時に形成することができるため、製造コストを削減することが可能となる。さらには、レーザー加工と異なり、スミア除去やガラス繊維の残留及び脱落等による特性面、品質面での向上を図ることが可能となる。
また、図１２～図１４に示した例では、表裏からレーザー加工又はブラスト加工を施しているが、一方の表面１０１側からのみ、レーザー加工又はブラスト加工を施しても構わない。例えば、図１５に示すように、ドライフィルム１７１を除去することなく、貫通孔Ｖ１を形成すべき平面位置のドライフィルム１７２を除去するとともに、ドライフィルム１７２から露出する金属膜１３４ａを除去した後、一方の表面１０１側からレーザー加工又はブラスト加工を施すことにより、絶縁層１１１～１１４を貫通する貫通孔Ｖ１を形成しても構わない。この場合であっても、配線パターン１３３がストッパーとして機能することから、深さ方向で内径が変化する貫通孔Ｖ１を形成することが可能となる。貫通孔Ｖ１の底部に残存する金属膜１３１ａは、エッチングなどによって除去すれば良い。
さらに、レーザーの照射条件やブラスト条件の設定により、貫通孔Ｖ１の径が深さ位置によって連続的に変化するテーパー形状とすることが可能である。レーザー加工やブラスト加工は、加工面側から深さ方向に向かって加工量が減少する特性を有しているからである。例えば、図１６に示す第１の変形例によるセンサー用パッケージ基板１００ａでは、他方の表面１０２から一方の表面１０１に向かって、第１の区間Ｖ１ａの径が連続的に拡大している。第２の区間Ｖ１ｂの径はほぼ一定である。また、図１７に示す第２の変形例によるセンサー用パッケージ基板１００ｂでは、一方の表面１０１から他方の表面１０２に向かって、第２の区間Ｖ１ｂの径が連続的に拡大している。第１の区間Ｖ１ａの径はほぼ一定である。さらに、図１８に示す第３の変形例によるセンサー用パッケージ基板１００ｃでは、他方の表面１０２から一方の表面１０１に向かって、第１の区間Ｖ１ａの径が連続的に拡大しているとともに、一方の表面１０１から他方の表面１０２に向かって、第２の区間Ｖ１ｂの径が連続的に拡大している。貫通孔Ｖ１がこのような形状を有している場合、貫通孔Ｖ１がいわゆるメガホン構造となるため、センサーチップ１６０がマイクロフォンである場合、音波の伝達特性も改善される。
また、第２の区間Ｖ１ｂをテーパー状とする代わりに、或いは、テーパー状とするのに加え、図１９に示す第４の変形例によるセンサー用パッケージ基板１００ｄのように、他方の表面１０２側に開口する第３の区間Ｖ１ｃを設けても構わない。この場合、第２の区間Ｖ１ｂは、第１の区間Ｖ１ａと第３の区間Ｖ１ｃの間に位置することになる。このような形状は、配線パターン１３２，１３３をストッパーとして表裏からレーザー加工又はブラスト加工することによって得ることができる。この場合も、他方の表面１０２側における貫通孔Ｖ１の開口径が拡大されることから、外部雰囲気が貫通孔Ｖ１の内部に進入しやすくなる。これにより、センサーチップ１６０による検出特性を高めることが可能となる。
また、貫通孔Ｖ１の数についても特に限定されず、図２０に示す第５の変形例によるセンサー用パッケージ基板１００ｅのように、平面視で第１の区間Ｖ１ａと重なる位置に複数（図２０では４個）の第２の区間Ｖ１ｂを設けても構わない。また、貫通孔Ｖ１の平面形状についても円形であることは必須でなく、目的に応じ、非円形であっても構わない。例えば、図２１に示す第６の変形例によるセンサー用パッケージ基板１００のように、第１の区間Ｖ１ａの平面形状を長円形とし、第１の区間Ｖ１ａと重なる位置に複数（図２１では３個）の第２の区間Ｖ１ｂを設けても構わない。
さらに、図２２に示す第７の変形例によるセンサー用パッケージ基板１００ｇのように、第１の区間Ｖ１ａ及び第２の区間Ｖ１ｂの平面形状を矩形とし、第２の区間Ｖ１ｂのｘ方向における幅を第１の区間Ｖ１ａのｘ方向における幅よりも狭くしても構わない。図２２に示す例では、第１の区間Ｖ１ａのｙ方向における幅と第２の区間Ｖ１ｂのｙ方向における幅はほぼ同じであり、これにより段差部Ｓ１が２箇所に分離されている。
以上説明したように、本実施形態によるセンサーモジュール１００Ａは、貫通孔Ｖ１の内部に段差部Ｓ１を有しており、この段差部Ｓ１に防塵フィルター１８０が搭載されることから、防塵フィルター１８０の深さ位置が段差部Ｓ１によって規定されるとともに、貫通孔Ｖ１内において防塵フィルター１８０がより安定的に固定され、貫通孔Ｖ１からの脱落などを防止することができる。しかも、防塵フィルター１８０が貫通孔Ｖ１の内部に設けられることから、キャップ１９０によって形成される空間１９１の体積を拡大することが可能となる。さらに、絶縁層１１１，１１４の熱膨張係数を絶縁層１１２，１１３の熱膨張係数よりも小さくすれば、温度変化に起因する貫通孔Ｖ１の歪みや、部品との接続部に発生する応力などを低減することも可能となる。
以下、本発明の他の実施形態について説明する。
図２３は、第２の実施形態によるセンサーモジュール１００Ｂの構造を説明するための略断面図である。
第２の実施形態によるセンサーモジュール１００Ｂは、センサー用パッケージ基板の一方の表面１０１側に第２の区間Ｖ１ｂが開口し、センサー用パッケージ基板の他方の表面１０２側に第１の区間Ｖ１ａが開口している点において、第１の実施形態によるセンサーモジュール１００Ａと相違している。防塵フィルター１８０については、第１の実施形態と同様、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの境界に位置する段差部Ｓ１に搭載されている。その他の構成は、第１の実施形態によるセンサーモジュール１００Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、径の大きい第１の区間Ｖ１ａが他方の表面１０２側に位置していることから、段差部Ｓ１は他方の表面１０２側を向くことになる。このような構成であっても、防塵フィルター１８０を貫通孔Ｖ１の内部に安定して配置することができる。また、他方の表面１０２側における貫通孔Ｖ１の開口径が拡大されることから、外部雰囲気が貫通孔Ｖ１の内部に進入しやすくなるという効果も得られる。
図２４は、第３の実施形態によるセンサーモジュール１００Ｃの構造を説明するための略断面図である。
第３の実施形態によるセンサーモジュール１００Ｃは、一方の表面１０１側に開口する第３の区間Ｖ１ｃを有するとともに、第２の区間Ｖ１ｂと第３の区間Ｖ１ｃの境界に位置する段差部Ｓ２にセンサーチップ１６０が搭載されている点において、第２の実施形態によるセンサーモジュール１００Ｂと相違している。その他の構成は、第２の実施形態によるセンサーモジュール１００Ｂと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
防塵フィルター１８０については、第１及び第２の実施形態と同様、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの境界に位置する段差部Ｓ１に搭載されている。第３の区間Ｖ１ｃの径φ１３は、少なくとも第２の区間Ｖ１ｂの径φ１２よりも大きく、これにより、第２の区間Ｖ１ｂと第３の区間Ｖ１ｃの境界には段差部Ｓ２が形成される。この段差部Ｓ２には、配線パターン１３３が露出しており、半田ボール１６４などを介して、センサーチップ１６０に設けられた端子電極と配線パターン１３３が電気的に接続される。
このように、本実施形態においては、センサーチップ１６０及び防塵フィルター１８０の両方が貫通孔Ｖ１の内部に位置するため、キャップ１９０によって形成される空間１９１の体積をより拡大することが可能となる。尚、本実施形態においては、配線層Ｌ４を構成する配線パターン１３４を省略しても構わない。
図２５は、第４の実施形態によるセンサーモジュール１００Ｄの構造を説明するための略断面図である。
第４の実施形態によるセンサーモジュール１００Ｄは、第１の区間Ｖ１ａと第２の区間Ｖ１ｂの位置関係が逆である点において、第３の実施形態によるセンサーモジュール１００Ｃと相違している。つまり、本実施形態においては、第２の区間Ｖ１ｂと第３の区間Ｖ１ｃの間に第１の区間Ｖ１ａが位置することになる。その他の構成は、第３の実施形態によるセンサーモジュール１００Ｃと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構成であっても、センサーチップ１６０及び防塵フィルター１８０の両方が貫通孔Ｖ１の内部に位置するため、キャップ１９０によって形成される空間１９１の体積をより拡大することが可能となる。尚、本実施形態においても、配線層Ｌ４を構成する配線パターン１３４を省略しても構わない。
図２６は、第５の実施形態によるセンサーモジュール１００Ｅの構造を説明するための略断面図である。
第５の実施形態によるセンサーモジュール１００Ｅは、コントローラチップ１５０が内部に埋め込まれているのではなく、最下層に位置する絶縁層１１１の表面に搭載されている点において、第１の実施形態によるセンサーモジュール１００Ａと相違している。その他の構成は、第１の実施形態によるセンサーモジュール１００Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。本実施形態においても、コントローラチップ１５０とセンサーチップ１６０は平面視で重なりを有している。
本実施形態が例示するように、本発明においてコントローラチップ１５０が基板の内部に埋め込まれていることは必須でなく、基板の表面に搭載されていても構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１００，１００ａ～１００ｇ センサー用パッケージ基板
１００Ａ～１００Ｅ センサーモジュール
１０１ センサー用パッケージ基板の一方の表面
１０２ センサー用パッケージ基板の他方の表面
１１１～１１４ 絶縁層
１２１，１２２ ソルダーレジスト
１３０ 外部端子
１３１～１３４ 配線パターン
１３１ａ～１３４ａ 金属膜
１３３ｂ 開口
１４１～１４４ スルーホール導体
１５０ コントローラチップ
１５１ コントローラチップの主面
１６０ センサーチップ
１６１ 検出部
１６２ ボンディングワイヤ
１６３ ダイアタッチフィルム
１６４ 半田ボール
１７１，１７２ ドライフィルム
１８０ 防塵フィルター
１８１ ダイアタッチフィルム
１９０ キャップ
１９１ 空間
２００ マザーボード
Ａ 第１の搭載領域
Ｂ 第２の搭載領域
Ｌ１～Ｌ４ 配線層
Ｓ１，Ｓ２ 段差部
Ｖ１，Ｖ２ 貫通孔
Ｖ１ａ 第１の区間
Ｖ１ｂ 第２の区間
Ｖ１ｃ 第３の区間

Claims (6)

  1. センサーチップを搭載するための第１の搭載領域と、平面視で前記第１の搭載領域と重なる位置に設けられ、一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    前記貫通孔は、第１の径を有する第１の区間と、前記第１の径よりも小さい第２の径を有する第２の区間とを含み、
    前記貫通孔の前記第１の区間は、前記一方の表面に開口し、
    前記貫通孔の前記第２の区間は、前記他方の表面に開口し、
    前記第１の搭載領域は、前記一方の表面に位置し、
    前記第１の区間と前記第２の区間の境界に位置する前記貫通孔内の段差部は、防塵フィルターを搭載するための第２の搭載領域を構成することを特徴とするセンサー用パッケージ基板。
  2. 前記貫通孔の前記第１及び第２の区間の少なくとも一方は、深さ位置によって径が連続的に変化するテーパー形状を有することを特徴とする請求項１に記載のセンサー用パッケージ基板。
  3. センサーチップを搭載するための第１の搭載領域と、平面視で前記第１の搭載領域と重なる位置に設けられ、一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    前記貫通孔は、第１の径を有する第１の区間と、前記第１の径よりも小さい第２の径を有する第２の区間と、前記第１の径よりも大きい第３の径を有する第３の区間とを含み、
    前記第１の区間は、前記第２の区間と前記第３の区間の間に位置し、
    前記第１の区間と前記第３の区間の境界に位置する前記貫通孔内の段差部は、前記第１の搭載領域を構成し、
    前記第１の区間と前記第２の区間の境界に位置する前記貫通孔内の段差部は、防塵フィルターを搭載するための第２の搭載領域を構成することを特徴とするセンサー用パッケージ基板。
  4. 前記センサーチップに接続される電子部品をさらに備え、
    前記第１の搭載領域と前記電子部品は、平面視で重なりを有していることを特徴とする請求項１乃至３のいずれか一項に記載のセンサー用パッケージ基板。
  5. 請求項１乃至４のいずれか一項に記載のセンサー用パッケージ基板と、前記第１の搭載領域に搭載されたセンサーチップと、前記第２の搭載領域に搭載された防塵フィルターとを備えることを特徴とするセンサーモジュール。
  6. 前記センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであることを特徴とする請求項５に記載のセンサーモジュール。
JP2018188045A 2018-10-03 2018-10-03 センサー用パッケージ基板及びこれを備えるセンサーモジュール Active JP7110888B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018188045A JP7110888B2 (ja) 2018-10-03 2018-10-03 センサー用パッケージ基板及びこれを備えるセンサーモジュール
US16/587,794 US11053118B2 (en) 2018-10-03 2019-09-30 Sensor package substrate and sensor module having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018188045A JP7110888B2 (ja) 2018-10-03 2018-10-03 センサー用パッケージ基板及びこれを備えるセンサーモジュール

Publications (2)

Publication Number Publication Date
JP2020056711A JP2020056711A (ja) 2020-04-09
JP7110888B2 true JP7110888B2 (ja) 2022-08-02

Family

ID=70052111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018188045A Active JP7110888B2 (ja) 2018-10-03 2018-10-03 センサー用パッケージ基板及びこれを備えるセンサーモジュール

Country Status (2)

Country Link
US (1) US11053118B2 (ja)
JP (1) JP7110888B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法
CN113418562A (zh) * 2020-12-31 2021-09-21 杭州三花研究院有限公司 传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245645A (ja) 2009-04-01 2010-10-28 Panasonic Corp 半導体装置とその製造方法
JP2010268412A (ja) 2009-05-18 2010-11-25 Panasonic Corp Ｍｅｍｓマイクロフォン半導体装置及びその製造方法
JP2017083323A (ja) 2015-10-29 2017-05-18 三菱電機株式会社 流量測定装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470281B (zh) * 2013-09-25 2019-04-26 中兴通讯股份有限公司 可拆卸式防尘网组件及采用其的电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245645A (ja) 2009-04-01 2010-10-28 Panasonic Corp 半導体装置とその製造方法
JP2010268412A (ja) 2009-05-18 2010-11-25 Panasonic Corp Ｍｅｍｓマイクロフォン半導体装置及びその製造方法
JP2017083323A (ja) 2015-10-29 2017-05-18 三菱電機株式会社 流量測定装置

Also Published As

Publication number Publication date
US11053118B2 (en) 2021-07-06
JP2020056711A (ja) 2020-04-09
US20200109047A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
JP7110888B2 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール
CN100536128C (zh) 半导体模块及其制造方法
TW202324648A (zh) 指紋感測器裝置
JP2007060672A (ja) イメージセンサモジュール及びその製造方法、並びにこれを利用したカメラモジュール
JP2012212818A (ja) 電子部品内蔵基板及びその製造方法
US11462447B2 (en) Sensor package substrate, sensor module including the same, and electronic component embedded substrate
US20170057808A1 (en) Mems chip package and method for manufacturing the same
US10978417B2 (en) Wiring structure and method for manufacturing the same
JP7207192B2 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
US11445617B2 (en) Package structure and manufacturing method thereof
JP5427476B2 (ja) 半導体センサ装置
US12125754B2 (en) Sensor package substrate, sensor module including the same, and electronic component embedded substrate
JP7384205B2 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
CN112447653B (zh) 传感器用封装基板及具备其的传感器模块以及电子部件内置基板
JP7342445B2 (ja) 電子部品内蔵基板及びその製造方法
JP5299106B2 (ja) 撮像素子モジュール
JP2005268669A (ja) 半導体装置の製造方法
CN111385971B (zh) 电路基板及其制造方法
JP7546351B2 (ja) 電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
TWI741354B (zh) 感測器用封裝基板及具備其之感測器模組暨內藏電子零件之基板
TWI789781B (zh) 具有腔部之電路基板及其製造方法
CN111148347B (en) Printed circuit board and packaging structure
JP2006310821A (ja) 半導体モジュールおよびその製造方法
KR101578109B1 (ko) 전자소자용 리드 프레임 이를 이용한 전자소자용 패키지 및 이들의 제조방법
JP2008010208A (ja) 多方向スイッチ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7110888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150