JP7384205B2 - センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 - Google Patents

センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 Download PDF

Info

Publication number
JP7384205B2
JP7384205B2 JP2021542993A JP2021542993A JP7384205B2 JP 7384205 B2 JP7384205 B2 JP 7384205B2 JP 2021542993 A JP2021542993 A JP 2021542993A JP 2021542993 A JP2021542993 A JP 2021542993A JP 7384205 B2 JP7384205 B2 JP 7384205B2
Authority
JP
Japan
Prior art keywords
section
sensor
hole
package substrate
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021542993A
Other languages
English (en)
Other versions
JPWO2021039888A1 (ja
Inventor
和俊 露谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2021039888A1 publication Critical patent/JPWO2021039888A1/ja
Application granted granted Critical
Publication of JP7384205B2 publication Critical patent/JP7384205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14Housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Description

本発明はセンサー用パッケージ基板及びこれを備えるセンサーモジュールに関し、特に、空気の振動、圧力、温度又は組成を検出するセンサーを搭載するためのセンサー用パッケージ基板及びこれを備えるセンサーモジュールに関する。また、本発明は、このようなセンサー用パッケージ基板の製造方法に関する。
マイクロフォンなどのセンサーチップを備えるセンサーモジュールとしては、特許文献1に記載されたセンサーモジュールが知られている。特許文献1に記載されたセンサーモジュールは、貫通孔を有する基板と、貫通孔と重なるよう基板に搭載されたセンサーチップを有しており、貫通孔を介して進入する空気の振動(音)がセンサーチップによって検出される。
特開2010-187277号公報
しかしながら、特許文献1に記載されたセンサーモジュールにおいては、1つのセンサーチップに対して径の大きな単一の貫通孔が割り当てられていることから、貫通孔を介してゴミや埃などの異物が侵入しやすいという問題があった。
したがって、本発明は、貫通孔を有するセンサー用パッケージ基板及びこれを備えるセンサーモジュールにおいて、貫通孔を介した異物の侵入を抑制することを目的とする。また、本発明は、このようなセンサー用パッケージ基板の製造方法を提供することを目的とする。
本発明によるセンサー用パッケージ基板は、一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視でセンサーチップ搭載領域と重なる位置に設けられ、一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、貫通孔は、一方の表面側に位置する第1の区間と、他方の表面側に位置する第2の区間と、第1の区間と第2の区間を繋ぐ第3の区間とを有し、第1の区間と第2の区間は平面視で少なくとも一部が重なりを有しておらず、第3の区間は平面視で第1及び第2の区間の全体と重なることを特徴とする。
また、本発明によるセンサーモジュールは、上記のセンサー用パッケージ基板と、センサーチップ搭載領域に搭載されたセンサーチップとを備えることを特徴とする。
本発明によれば、センサーチップ搭載領域と重なる位置に設けられた貫通孔が第1~第3の区間に分割されていることから、貫通孔に侵入した異物がセンサーチップ搭載領域に到達しにくくなる。
本発明において、第1の区間と第2の区間は、平面視で全体が重ならなくても構わない。これによれば、第1の区間と第2の区間が直接繋がる部分が存在しないため、第3の区間が異物のストッパーとしてより効果的に機能する。これにより、貫通孔に侵入した異物がセンサーチップ搭載領域により到達しにくくなる。
本発明において、第2の区間は他方の表面側に露出し、第1の区間よりも第2の区間の方が径が大きくても構わない。これによれば、第2の区間を入り口とする貫通孔の開口部のサイズが十分に確保されるとともに、第2の区間に侵入した異物が第1の区間を通過しにくくなる。
本発明において、貫通孔は、第1及び第2の区間を複数有していても構わない。これによれば、第1及び第2の区間の個々の径を小さくすることができるため、異物の侵入がより効果的に抑制される。この場合、第2の区間は他方の表面側に露出し、第1の区間の数よりも第2の区間の数の方が多くても構わない。これによれば、第2の区間を入り口とする貫通孔の開口部の合計サイズが十分に確保されるとともに、第2の区間に侵入した異物が第1の区間を通過しにくくなる。
本発明において、第1の区間と重なる深さ位置に電子部品が埋め込まれていても構わない。ここで、第1の区間よりも第2の区間の方が径が大きいか、或いは、第1の区間の数よりも第2の区間の数の方が多い場合、第2の区間と重なる深さ位置に電子部品を埋め込むよりも、第1の区間と重なる深さ位置に電子部品を埋め込む方が、電子部品をより貫通孔の近傍に配置することができ、高密度実装が可能となる。
本発明において、第3の区間の深さ方向における空間高さは、第1の区間の径及び第2の区間の径よりも小さくても構わない。これによれば、貫通孔に侵入した異物がセンサーチップ搭載領域によりいっそう到達しにくくなる。
本発明によるセンサー用パッケージ基板は、第3の区間と同じ深さ位置に設けられた配線層を備え、第3の区間の深さ方向における空間高さは、配線層の厚みと等しくても構わない。このような構造は、配線層の一部を除去することにより第3の区間を形成することによって得られ、第3の区間の空間高さを配線層の厚みによって制御することが可能となる。
本発明において、貫通孔は、第1の区間よりも一方の表面側に位置する第4の区間と、第1の区間と第4の区間を繋ぐ第5の区間とをさらに有し、第1の区間と第4の区間は平面視で少なくとも一部が重なりを有しておらず、第5の区間は平面視で第1及び第4の区間の全体と重なっていても構わない。これによれば、センサーチップ搭載領域と重なる位置に設けられた貫通孔が第1~第5の区間に分割されていることから、貫通孔に侵入した異物がセンサーチップ搭載領域に到達しにくくなる。この場合、第4の区間はセンサーチップ搭載領域に露出し、第2の区間は他方の表面側に露出しても構わない。これによれば、第2の区間から侵入した異物がセンサーチップ搭載領域に到達しにくくなる。
本発明において、センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであっても構わない。これによれば、複数の貫通孔を介して空気の振動、圧力、温度又は組成を検出することが可能となる。
本発明の一側面によるセンサー用パッケージ基板の製造方法は、第1の絶縁層と第2の絶縁層の間に犠牲パターンを含む配線層を形成する工程と、第1の絶縁層を貫通し、犠牲パターンの所定の平面位置を露出させる貫通孔の第1の区間と、第2の絶縁層を貫通し、犠牲パターンの所定の平面位置とは少なくとも一部が異なる平面位置を露出させる貫通孔の第2の区間を形成する工程と、第1又は第2の区間を介してエッチング液を浸入させることによって犠牲パターンを除去し、これにより、第1の区間と第2の区間を繋ぐ貫通孔の第3の区間を形成する工程とを備えることを特徴とする。
本発明によれば、配線層の厚みによって第3の区間の空間高さを制御することができることから、レーザー加工やドリル加工では形成困難な狭い区間を貫通孔の一部に持たせることが可能となる。しかも、第3の区間は、通常の貫通孔とは異なり、平面方向に延在することから、貫通孔に侵入した異物が第3の区間を通過しにくくなる。
このように、本発明によれば、センサー用パッケージ基板及びこれを備えるセンサーモジュールにおいて、貫通孔を介した異物の侵入を抑制することができる。また、本発明によれば、このようなセンサー用パッケージ基板の製造方法を提供することが可能となる。
図1は、本発明の第1の実施形態によるセンサー用パッケージ基板100の構造を説明するための略断面図である。 図2は、センサーチップ搭載領域Aの平面図である。 図2は、センサー用パッケージ基板100を用いたセンサーモジュール100Aの構造を説明するための略断面図である。 図4は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図5は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図6は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図7は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図8は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図9は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図10は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図11は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図12は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図13は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図14は、センサー用パッケージ基板100の製造方法を説明するための工程図である。 図15は、本発明の第2の実施形態によるセンサー用パッケージ基板300の構造を説明するための略断面図である。 図16は、センサー用パッケージ基板300の製造方法を説明するための工程図である。 図17は、センサー用パッケージ基板300の製造方法を説明するための工程図である。 図18は、センサー用パッケージ基板300の製造方法を説明するための工程図である。 図19は、センサー用パッケージ基板300の製造方法を説明するための工程図である。 図20は、第1の変形例による貫通孔Vの形状を説明するための模式図である。 図21は、第2の変形例による貫通孔Vの形状を説明するための模式図である。 図22は、第3の変形例による貫通孔Vの形状を説明するための模式図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図1は、本発明の第1の実施形態によるセンサー用パッケージ基板100の構造を説明するための略断面図である。
図1に示すように、本実施形態によるセンサー用パッケージ基板100は、4層の絶縁層111~114と、絶縁層111~114の各表面に位置する配線層L4~L1を有している。特に限定されるものではないが、最下層に位置する絶縁層111及び最上層に位置する絶縁層114は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層112,113は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層111,114の熱膨張係数は、絶縁層112,113の熱膨張係数よりも小さいことが好ましい。
最上層に位置する絶縁層114及びその表面に形成された配線層L1の一部は、ソルダーレジスト121によって覆われている。一方、最下層に位置する絶縁層111及びその表面に形成された配線層L4の一部は、ソルダーレジスト122によって覆われている。ソルダーレジスト121はセンサー用パッケージ基板100の一方の表面101を構成し、ソルダーレジスト122はセンサー用パッケージ基板100の他方の表面102を構成する。
配線層L1~L4には、それぞれ配線パターン131~134が形成されている。配線パターン134のうち、ソルダーレジスト122によって覆われていない部分には、外部端子130が形成されている。外部端子130は、後述するマザーボードへの接続端子である。また、配線パターン131のうち、ソルダーレジスト121によって覆われていない部分は、ボンディングパッドとして用いられる。配線パターン131~134は、絶縁層111~114を貫通するスルーホール導体141~144を介して相互に接続されている。
本実施形態においては、センサー用パッケージ基板100の一方の表面101にセンサーチップ搭載領域A及びBが定義されている。さらに、平面視でセンサーチップ搭載領域Aと重なる位置には、センサー用パッケージ基板100を一方の表面101から他方の表面102に亘って貫通する貫通孔Vが設けられている。貫通孔Vは、絶縁層112~114を貫通する第1の区間V1と、絶縁層111を貫通する第2の区間V2と、第1の区間V1と第2の区間V2を繋ぐ第3の区間V3を有している。第3の区間V3は、配線層L3と同じ深さ位置に設けられており、その空間高さHは5~35μm程度であり、配線層L3の厚みTと同じである。
図2は、センサーチップ搭載領域Aの平面図である。尚、図1に示す断面は、図2に示すC-C線に沿った断面に対応している。
図2に示すように、本実施形態においては、貫通孔Vの第1の区間V1及び第2の区間V2がそれぞれ複数個設けられている。図2に示す例では、第1の区間V1が9個、第2の区間V2が12個設けられ、平面視で両者が重ならないよう、千鳥状に配列されている。また、図2に示す例では、第1の区間V1の径φ1と第2の区間V2の径φ2が同じであり、いずれも50~500μm程度である。第3の区間V3は、平面視で第1及び第2の区間V1,V2の全てと重なっている。これにより、第1の区間V1と第2の区間V2は、平面方向に広がる第3の区間V3を介して接続され、貫通孔Vを介した空気の流通が可能となる。特に限定されるものではないが、本実施形態においては、第3の区間V3の深さ方向における空間高さHが第1及び第2の区間V1,V2の径φ1,φ2よりも小さい。これにより、第2の区間V2から侵入した異物の多くが第3の区間V3を通過できないことから、異物がセンサーチップ搭載領域Aに到達しにくくなる。
本実施形態によるセンサー用パッケージ基板100は、絶縁層112と絶縁層113の間にコントローラチップ150が埋め込まれている。コントローラチップ150は、センサーチップ搭載領域A,Bに搭載されるセンサーチップに接続される電子部品である。当然ながら、コントローラチップ150は貫通孔Vを避けて配置される。しかしながら、コントローラチップ150とセンサーチップ搭載領域A,Bは、平面視で一部重なりを有していても構わない。本発明において、コントローラチップ150などの電子部品の種類は特に制限されず、例えば、MEMS(Micro Electro Mechanical Systems)、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、GPU(Graphics Processing Unit)、ASIC(Application Specific Integrated Circuit)のように動作周波数が非常に高いデジタルICであっても構わないし、F-RomやSDRAM等のメモリ系ICであっても構わないし、増幅器、アンテナスイッチ、高周波発振回路といったアナログIC等の能動素子であっても構わないし、バリスタ、抵抗、コンデンサ等の受動素子であっても構わない。
なお、本明細書において、「センサー用パッケージ基板」とは、電子部品が内蔵又は搭載された単位基板である個別基板(個片、個品)のみを指すのではなく、その個別基板を複数有する集合基板(ワークボード、ワークシート)であっても構わない。
図3は、センサー用パッケージ基板100を用いたセンサーモジュール100Aの構造を説明するための略断面図である。
図3に示すセンサーモジュール100Aは、センサー用パッケージ基板100のセンサーチップ搭載領域Aにセンサーチップ160が搭載され、センサーチップ搭載領域Bにセンサーチップ170が搭載された構成を有している。
センサーチップ160は、例えば空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであり、センサー用パッケージ基板100に形成される貫通孔Vと対向する位置に検出部161が設けられている。センサーチップ160が例えばマイクロフォンである場合、検出部161はメンブレン構造を有する振動板を含む。センサーチップ160内における検出部161の位置は特に限定されないが、検出部161の少なくとも一部は、貫通孔Vに露出している。これにより、センサーチップ160の検出部161が貫通孔Vを介して雰囲気中に晒されることから、空気の振動、圧力、温度又は組成を検出することが可能となる。
センサーチップ170も空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであり、センサーチップ160とは異なる物理量を測定するセンサーを選択することができる。
センサーチップ160,170の出力信号は、ボンディングワイヤ181を介して配線パターン131に接続される。また、センサーチップ160とセンサーチップ170は、ボンディングワイヤ182を介して直接接続されていても構わない。但し、センサー用パッケージ基板100とセンサーチップ160,170の接続方法がこれに限定されるものではなく、フリップチップ接続を用いても構わない。図3に示す例では、センサーチップ160,170がダイアタッチフィルム183によってセンサー用パッケージ基板100の表面101に接着されている。また、センサーチップ160,170は、平面視でコントローラチップ150と重なりを有している。
さらに、センサー用パッケージ基板100の表面101は、キャップ190で覆われている。キャップ190は、センサーチップ160,170を保護するとともに、センサーチップ160,170による検出特性を高める役割を果たす。特に、センサーチップ160,170の少なくとも一方がマイクロフォンである場合、キャップ190によって形成される空間191の体積は、音響特性に大きな影響を与える。
図3に示すように、本実施形態によるセンサーモジュール100Aは、マザーボード200に搭載することができる。図3に示すように、マザーボード200には貫通孔V0が形成されており、平面視で貫通孔Vと貫通孔V0が重なるよう、マザーボード200にセンサーモジュール100Aが搭載される。これにより、センサーチップ160の検出部161は、貫通孔Vの第1~第3の区間V1~V3を介して雰囲気中に晒される。その結果、矢印Sで示すように、空気の振動、圧力、温度又は組成がセンサーチップ160に伝わることから、これらの物理量を検出することが可能となる。また、本実施形態においては、センサーモジュール100Aの裏面に電子部品などが搭載されていないことから、センサーモジュール100Aとマザーボード200の隙間を非常に小さくすることができる。これにより、センサーの感度を高めることが可能となる。尚、センサーモジュール100Aとマザーボード200の隙間をアンダーフィルなどで埋めても構わない。
そして、本実施形態においては、貫通孔Vが単なる筒状構造ではなく、第1~第3の区間V1~V3の組み合わせによって構成されていることから、仮に、第2の区間V2から異物が侵入した場合であっても、異物がセンサーチップ160に到達しにくくなる。特に、本実施形態においては、第1の区間V1と第2の区間V2が平面視で重なっておらず、且つ、第3の区間V3が平面方向に広がる薄い空間であることから、第3の区間V3が異物のストッパーとして機能する。しかも、本実施形態においては第1及び第2の区間V1,V2を複数に分割していることから、個々の区間V1,V2の径を小さくすることができ、これにより異物の侵入自体が生じにくくなる。
また、本実施形態においては、第1の区間V1の数よりも第2の区間V2の数の方が多いことから、第2の区間V2を入り口とする貫通孔Vの開口部の合計サイズが十分に確保されるとともに、第2の区間V2に侵入した異物が第1の区間V1を通過しにくくなる。また、本実施形態においては、コントローラチップ150が第1の区間V1と重なる深さ位置に埋め込まれている。上述の通り、第1の区間V1の数は第2の区間V2の数よりも少ないため、コントローラチップ150を第1の区間V1と重なる深さ位置に埋め込むことにより、コントローラチップ150をより貫通孔Vの近傍に配置することが可能となる。これにより、いっそうの高密度実装が可能となる。
次に、本実施形態によるセンサー用パッケージ基板100の製造方法について説明する。
図4~図14は、本実施形態によるセンサー用パッケージ基板100の製造方法を説明するための工程図である。
まず、図4に示すように、ガラス繊維などの芯材を含む絶縁層111の両面にCu箔等の金属膜133a,134aが貼合されてなる基材(ワークボード)、すなわち両面CCL(Copper Clad Laminate)を準備する。その後の工程における貫通孔Vの第2の区間V2の形成を容易にするとともに、ハンドリングを容易にするための適度な剛性を確保するため、絶縁層111に含まれる芯材の厚みは40μm以下であることが望ましい。なお、金属膜133a,134aの材質については特に制限されず、上述したCuの他、例えば、Au、Ag、Ni、Pd、Sn、Cr、Al、W、Fe、Ti、SUS材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からCuを用いることが好ましい。後述する他の金属膜についても同様である。
また、絶縁層111に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、ポリフェニレエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネートエステル樹脂、エポキシ+活性エステル硬化樹脂、ポリフェニレンエーテル樹脂(ポリフェニレンオキサオド樹脂)、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも1種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層111に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。
次に、図5に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜133aをパターニングすることにより、配線パターン133を形成する。このとき、最終的に貫通孔Vの第3の区間V3となる位置には、犠牲パターン133Vを形成しておく。さらに、配線パターン133を埋め込むよう、絶縁層111の表面に例えば未硬化(Bステージ状態)の樹脂シート等を真空圧着等によって積層することにより、絶縁層112を形成する。
次に、図6に示すように、絶縁層112上にコントローラチップ150を載置する。コントローラチップ150は、例えば、ベアチップ状態の半導体ICであり、略矩形板状をなす主面151が上側を向くよう、フェースアップ方式で搭載される。コントローラチップ150の主面151には、図示しない多数の外部端子が設けられている。コントローラチップ150は、裏面を研磨する事により通常の半導体ICに比して薄くされている。具体的には、コントローラチップ150の厚さは、例えば200μm以下、より好ましくは50~100μm程度とされる。この場合、コスト的にはウエハーの状態で多数のコントローラチップ150に対して一括して加工する事が望ましく、加工順序は裏面を研削し、その後ダイシングにより個別のコントローラチップ150に分離することができる。その他の方法として、研磨処理によって薄くする前にダイシングによって個別のコントローラチップ150に裁断分離又はハーフカット等する場合には、熱硬化性樹脂等によってコントローラチップ150の主面151を覆った状態で裏面を研磨することもできる。従って、絶縁膜研削、電子部品裏面研削、ダイシングの順序は多岐に亘る。さらに、コントローラチップ150の裏面の研削方法としては、エッチング、プラズマ処理、レーザー処理、ブラスト加工、グラインダーによる研磨、バフ研磨、薬品処理等による粗面化方法が挙げられる。これらの方法によれば、コントローラチップ150を薄型化することができるだけでなく、絶縁層112に対する密着性を向上させることも可能となる。
ある。
次に、図7に示すように、コントローラチップ150を覆うように絶縁層113及び金属膜132aを形成する。絶縁層113の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜132aとともに硬化成形することが好ましい。絶縁層113は、コントローラチップ150の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層113と、金属膜132a、絶縁層112及びコントローラチップ150との密着性が向上する。
次に、図8に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜132aの一部をエッチングにより除去した後に、金属膜132aが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層112,113にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施し、さらに、金属膜132aを公知の手法によってパターニングすることにより、配線パターン132、スルーホール導体142,143を形成する。スルーホール導体142は、絶縁層113を貫通することによって配線パターン132とコントローラチップ150を接続するものであり、スルーホール導体143は、絶縁層113,112を貫通することによって配線パターン132と配線パターン133を接続するものである。
次に、図9に示すように、配線パターン132を埋め込むよう、絶縁層114と金属膜131aが積層されたシートを真空熱プレスする。絶縁層114に用いる材料及び厚みは、絶縁層111と同じであっても構わない。
次に、図10に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜131a,134aの一部をエッチングにより除去した後に、金属膜131a,134aが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層111,114にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施すことにより、スルーホール導体141,144を形成する。スルーホール導体141は、絶縁層114を貫通することによって金属膜131aと配線パターン132を接続するものであり、スルーホール導体144は、絶縁層111を貫通することによって金属膜134aと配線パターン133を接続するものである。その後、金属膜131a,134aの表面に感光性のドライフィルム171,172を形成する。
次に、図11に示すように、フォトリソグラフィー法により、貫通孔Vの第1の区間V1を形成すべき平面位置のドライフィルム171と、貫通孔Vの第2の区間V2を形成すべき平面位置のドライフィルム172を除去した後、ドライフィルム171,172から露出する金属膜131a,134aを除去することによって開口部A1,A2を形成する。開口部A1の平面位置は、図2に示す第1の区間V1を形成すべき平面位置であり、開口部A2の平面位置は、図2に示す第2の区間V2を形成すべき平面位置である。開口部A1,A2が形成されたドライフィルム171,172及び金属膜131a,134aは、メタルマスクを構成する。
この状態で、図12に示すように、表裏からレーザー加工、ブラスト加工又はその両方を施すことにより、絶縁層112~114を貫通する第1の区間V1と、絶縁層111を貫通する第2の区間V2を形成する。上述の通り、第1の区間V1の径φ1と第2の区間V2の径φ2は50~500μm程度であり、加工条件の設定によってこれらの径φ1、φ2を範囲に調整することができる。レーザー加工又はブラスト加においては、犠牲パターン133Vがストッパーとして機能する。これにより、第1及び第2の区間V1,V2は、犠牲パターン133Vの互いに異なる平面位置を露出させる。
次に、図13に示すように、ドライフィルム171,172を除去した後、配線パターン131,134を形成すべき箇所を選択的に覆うレジスト膜173,174を形成する。この時、貫通孔Vの第1の区間V1がレジスト膜173で覆われず、且つ、貫通孔Vの第2の区間V2がレジスト膜174で覆われないよう、レジスト膜173,174をパターニングする。
この状態で、図14に示すように、酸などのエッチング液を用いて金属膜131a,134aをパターニングすることによって配線パターン131,134を形成する。この時、エッチング液が第1及び第2の区間V1,V2に浸入し、犠牲パターン133Vを浸食する。これにより、配線パターン131,134のパターニングと同時に犠牲パターン133Vが除去され、犠牲パターン133Vが除去されることによって形成された空間が貫通孔Vの第3の区間V3となる。上述の通り、第3の区間V3の深さ方向における空間高さHは、配線層L3の厚みTと同じであり、5~35μm程度である。
そして、図1に示すように、絶縁層114,111の表面にそれぞれソルダーレジスト121,122を形成し、ソルダーレジスト121,122から露出する配線パターン134,131に対して部品実装用の表面処理を行う。表面処理は、例えばCu-OSP処理、Ni/Auめっき処理、ENEPIG処理、はんだレベラー処理等が挙げられ、配線パターンの酸化膜防止及び後工程の部品実装への品質を目的としたものであれば、これに限らない表面処理方法でも可能である。
以上により、本実施形態によるセンサー用パッケージ基板100が完成する。
このように、本実施形態においては、配線層L3に犠牲パターン133Vを設け、エッチング液によって犠牲パターン133Vを除去することによって貫通孔Vの第3の区間V3を形成していることから、配線層L3の材料である金属膜133aの厚みによって第3の区間V3の空間高さHを制御することができる。金属膜133aの厚みは、レーザー加工やドリル加工における最小加工径よりも大幅に小さくできることから、このようにして形成される第3の区間V3によって第1の区間V1と第2の区間V2を繋ぐことにより、異物の通過を効果的に防止することが可能となる。
図15は、本発明の第2の実施形態によるセンサー用パッケージ基板300の構造を説明するための略断面図である。
図15に示すように、第2の実施形態によるセンサー用パッケージ基板300は、貫通孔Vが第1~第5の区間V1~V5によって構成されている点において、第1の実施形態によるセンサー用パッケージ基板100と相違している。その他の基本的な構成は、第1の実施形態によるセンサー用パッケージ基板100と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、第1の区間V1が絶縁層112,113を貫通し、第4の区間V4が絶縁層114を貫通し、第5の区間V5によって第1の区間V1と第4の区間V4が接続されている。第5の区間V5は、配線層L2と同じ深さ位置に設けられており、その空間高さHは5~35μm程度であり、配線層L2の厚みTと同じである。第5の区間V5は、平面視で第1及び第4の区間V1,V4の全てと重なっている。これにより、第1の区間V1と第4の区間V4は、平面方向に広がる第5の区間V5を介して接続され、貫通孔Vを介した空気の流通が可能となる。特に限定されるものではないが、本実施形態においては、第5の区間V5の深さ方向における空間高さHが第1及び第4の区間V1,V4の径よりも小さい。これにより、第2の区間V2から侵入した異物の多くが第5の区間V5を通過できないことから、異物がセンサーチップ搭載領域Aに到達しにくくなる。
このように、本実施形態によるセンサー用パッケージ基板200は、貫通孔Vが第1~第5の区間V1~V5からなり、第1の区間V1と第2の区間V2が重なることなく、平面方向に広がる第3の区間V3を介して接続されるとともに、第1の区間V1と第4の区間V4が重なることなく、平面方向に広がる第5の区間V5を介して接続される。これにより、第1の実施形態によるセンサー用パッケージ基板100と比べ、貫通孔Vに侵入した異物がセンサーチップ搭載領域Aにより到達しにくくなる。
次に、本実施形態によるセンサー用パッケージ基板300の製造方法について説明する。
図16~図19は、本実施形態によるセンサー用パッケージ基板300の製造方法を説明するための工程図である。
まず、図4~図10を用いて説明した工程を経た後、図16に示すように、フォトリソグラフィー法により、貫通孔Vの第4の区間V4を形成すべき平面位置のドライフィルム171と、貫通孔Vの第2の区間V2を形成すべき平面位置のドライフィルム172を除去した後、ドライフィルム171,172から露出する金属膜131a,134aを除去することによって開口部A4,A2を形成する。開口部A4の平面位置は、貫通孔Vの第4の区間V4を形成すべき平面位置であり、開口部A2の平面位置は、貫通孔Vの第2の区間V2を形成すべき平面位置である。図16に示すように、最終的に貫通孔Vの第5の区間V5となる位置には、犠牲パターン132Vを形成しておく。さらに、最終的に貫通孔Vの第1の区間V1となる位置には、犠牲パターン132V,133Vを繋ぐ複数のスルーホール導体145を形成しておく。
この状態で、図17に示すように、表裏からレーザー加工、ブラスト加工又はその両方を施すことにより、絶縁層111,114にスルーホールを形成する。レーザー加工又はブラスト加工においては、犠牲パターン132V,133Vがストッパーとして機能する。
次に、図18に示すように、ドライフィルム171,172を除去した後、配線パターン131,134を形成すべき箇所を選択的に覆うレジスト膜173,174を形成する。この時、貫通孔Vの第4の区間V4がレジスト膜173で覆われず、且つ、貫通孔Vの第2の区間V2がレジスト膜174で覆われないよう、レジスト膜173,174をパターニングする。
この状態で、図19に示すように、酸などのエッチング液を用いて金属膜131a,134aをパターニングすることによって配線パターン131,134を形成する。この時、エッチング液の浸入により、犠牲パターン132V,133V及びスルーホール導体145が浸食される。これにより、配線パターン131,134のパターニングと同時に犠牲パターン132V,133V及びスルーホール導体145が除去され、犠牲パターン132V,133Vが除去されることによって形成された空間がそれぞれ貫通孔Vの第5及び第3の区間V5,V3となり、スルーホール導体145除去されることによって形成された空間が貫通孔Vの第1の区間V1となる。上述の通り、第5の区間V5の深さ方向における空間高さHは、配線層L2の厚みTと同じであり、5~35μm程度である。
そして、図15に示すように、絶縁層114,111の表面にそれぞれソルダーレジスト121,122を形成し、ソルダーレジスト121,122から露出する配線パターン134,131に対して部品実装用の表面処理を行えば、本実施形態によるセンサー用パッケージ基板300が完成する。
このように、本実施形態においては、配線層L2,L3にそれぞれ犠牲パターン132V,133Vを設け、エッチング液によって犠牲パターン132V,133Vを除去することによって貫通孔Vの第5及び第3の区間V5,V3を形成していることから、配線層L2,L3の材料である金属膜132a,133aの厚みによって第5及び第3の区間V5,V3の空間高さHを制御することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、第1及び第2の区間V1,V2をそれぞれ複数設けているが、本発明においてこの点は必須でなく、図20に示す第1の変形例による貫通孔Vのように、第1の区間V1と第2の区間V2の数がそれぞれ1個であっても構わない。尚、図20~図22において、(a)は略断面図、(b)は略平面図である。
また、上記実施形態においては、第1の区間V1と第2の区間V2が平面視で重なりを有していないが、本発明においてこの点は必須でなく、図21に示す第2の変形例による貫通孔Vのように、第1の区間V1と第2の区間V2が平面視で部分的な重なりを有していても構わない。つまり、第1の区間V1と第2の区間V2は、平面視で少なくとも一部が重なりを有していなければ足りる。
さらに、上記実施形態においては、第1の区間V1の径φ1と第2の区間V2の径φ2同じであるが、本発明においてこの点は必須でなく、図22に示す第3の変形例による貫通孔Vのように、第1の区間V1の径φ1と第2の区間V2の径φ2が互いに異なっていても構わない。この場合、図22に示すように、第1の区間V1の径φ1よりも第2の区間V2の径φ2の方が大きいことが好ましい。これによれば、第2の区間V2を入り口とする貫通孔の開口部のサイズが十分に確保されることから、貫通孔Vを介した空気の流通が促進されるとともに、第2の区間V2に侵入した異物が第1の区間V1を通過しにくくなる。
100,300 センサー用パッケージ基板
100A センサーモジュール
101 一方の表面
102 他方の表面
111~114 絶縁層
121,122 ソルダーレジスト
130 外部端子
131~134 配線パターン
131a~134a 金属膜
132V,133V 犠牲パターン
141~145 スルーホール導体
150 コントローラチップ
151 コントローラチップの主面
160,170 センサーチップ
161 検出部
171,172 ドライフィルム
173,174 レジスト膜
181,182 ボンディングワイヤ
183 ダイアタッチフィルム
190 キャップ
191 空間
200 マザーボード
A,B センサーチップ搭載領域
A1,A2,A4 開口部
L1~L4 配線層
V,V0 貫通孔
V1 第1の区間
V2 第2の区間
V3 第3の区間
V4 第4の区間
V5 第5の区間

Claims (10)

  1. 一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視で前記センサーチップ搭載領域と重なる位置に設けられ、前記一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    前記貫通孔は、前記一方の表面側に位置する第1の区間と、前記他方の表面側に位置する第2の区間と、前記第1の区間と前記第2の区間を繋ぐ第3の区間とを有し、
    前記第1の区間と前記第2の区間は、平面視で少なくとも一部が重なりを有しておらず、
    前記第3の区間は、平面視で前記第1及び第2の区間の全体と重なり、
    前記第2の区間は、前記他方の表面側に露出し、
    前記第1の区間よりも前記第2の区間の方が径が大きく、
    前記第1の区間と重なる深さ位置に電子部品が埋め込まれていることを特徴とするセンサー用パッケージ基板。
  2. 一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視で前記センサーチップ搭載領域と重なる位置に設けられ、前記一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    前記貫通孔は、前記一方の表面側に位置する第1の区間と、前記他方の表面側に位置する第2の区間と、前記第1の区間と前記第2の区間を繋ぐ第3の区間とを有し、
    前記第1の区間と前記第2の区間は、平面視で少なくとも一部が重なりを有しておらず、
    前記第3の区間は、平面視で前記第1及び第2の区間の全体と重なり、
    前記貫通孔は、前記第1及び第2の区間を複数有し、
    前記第2の区間は、前記他方の表面側に露出し、
    前記第1の区間の数よりも前記第2の区間の数の方が多く、
    前記第1の区間と重なる深さ位置に電子部品が埋め込まれていることを特徴とするセンサー用パッケージ基板。
  3. 一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視で前記センサーチップ搭載領域と重なる位置に設けられ、前記一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    前記貫通孔は、前記一方の表面側に位置する第1の区間と、前記他方の表面側に位置する第2の区間と、前記第1の区間と前記第2の区間を繋ぐ第3の区間とを有し、
    前記第1の区間と前記第2の区間は、平面視で少なくとも一部が重なりを有しておらず、
    前記第3の区間は、平面視で前記第1及び第2の区間の全体と重なり、
    前記第3の区間と同じ深さ位置に設けられた配線層を備え、
    前記第3の区間の深さ方向における空間高さは、前記配線層の厚みと等しいことを特徴とするセンサー用パッケージ基板。
  4. 一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視で前記センサーチップ搭載領域と重なる位置に設けられ、前記一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    前記貫通孔は、前記一方の表面側に位置する第1の区間と、前記他方の表面側に位置する第2の区間と、前記第1の区間と前記第2の区間を繋ぐ第3の区間と、前記第1の区間よりも前記一方の表面側に位置する第4の区間と、前記第1の区間と前記第4の区間を繋ぐ第5の区間とを有し、
    前記第1の区間と前記第2の区間は、平面視で少なくとも一部が重なりを有しておらず、
    前記第1の区間と前記第4の区間は、平面視で少なくとも一部が重なりを有しておらず、
    前記第3の区間は、平面視で前記第1及び第2の区間の全体と重なり、
    前記第5の区間は、平面視で前記第1及び第4の区間の全体と重なることを特徴とするセンサー用パッケージ基板。
  5. 前記第4の区間は、前記センサーチップ搭載領域に露出し、
    前記第2の区間は、前記他方の表面側に露出することを特徴とする請求項に記載のセンサー用パッケージ基板。
  6. 前記第1の区間と前記第2の区間は、平面視で全体が重ならないことを特徴とする請求項1乃至5のいずれか一項に記載のセンサー用パッケージ基板。
  7. 前記第3の区間の深さ方向における空間高さは、前記第1の区間の径及び前記第2の区間の径よりも小さいことを特徴とする請求項1乃至6のいずれか一項に記載のセンサー用パッケージ基板。
  8. 請求項1乃至のいずれか一項に記載のセンサー用パッケージ基板と、前記センサーチップ搭載領域に搭載されたセンサーチップとを備えることを特徴とするセンサーモジュール。
  9. 前記センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであることを特徴とする請求項に記載のセンサーモジュール。
  10. 第1の絶縁層と第2の絶縁層の間に犠牲パターンを含む配線層を形成する工程と、
    前記第1の絶縁層を貫通し、前記犠牲パターンの所定の平面位置を露出させる貫通孔の第1の区間と、前記第2の絶縁層を貫通し、前記犠牲パターンの前記所定の平面位置とは少なくとも一部が異なる平面位置を露出させる貫通孔の第2の区間を形成する工程と、
    前記第1又は第2の区間を介してエッチング液を浸入させることによって前記犠牲パターンを除去し、これにより、前記第1の区間と前記第2の区間を繋ぎ、深さ方向における空間高さが前記配線層の厚みと等しい、貫通孔の第3の区間を形成する工程と、を備えることを特徴とするセンサー用パッケージ基板の製造方法。
JP2021542993A 2019-08-30 2020-08-27 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 Active JP7384205B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019158046 2019-08-30
JP2019158046 2019-08-30
PCT/JP2020/032313 WO2021039888A1 (ja) 2019-08-30 2020-08-27 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021039888A1 JPWO2021039888A1 (ja) 2021-03-04
JP7384205B2 true JP7384205B2 (ja) 2023-11-21

Family

ID=74685039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021542993A Active JP7384205B2 (ja) 2019-08-30 2020-08-27 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Country Status (2)

Country Link
JP (1) JP7384205B2 (ja)
WO (1) WO2021039888A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206348098U (zh) 2016-12-21 2017-07-21 李玉贤 一种传感器
CN110049419A (zh) 2019-04-12 2019-07-23 苏州敏芯微电子技术股份有限公司 硅麦克风
CN110113687A (zh) 2019-04-12 2019-08-09 苏州敏芯微电子技术股份有限公司 硅麦克风

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206348098U (zh) 2016-12-21 2017-07-21 李玉贤 一种传感器
CN110049419A (zh) 2019-04-12 2019-07-23 苏州敏芯微电子技术股份有限公司 硅麦克风
CN110113687A (zh) 2019-04-12 2019-08-09 苏州敏芯微电子技术股份有限公司 硅麦克风

Also Published As

Publication number Publication date
WO2021039888A1 (ja) 2021-03-04
JPWO2021039888A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
KR101319808B1 (ko) 경연성 인쇄회로기판 제조 방법
US11053118B2 (en) Sensor package substrate and sensor module having the same
US20110018123A1 (en) Semiconductor package and method of manufacturing the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US11462447B2 (en) Sensor package substrate, sensor module including the same, and electronic component embedded substrate
US20170057808A1 (en) Mems chip package and method for manufacturing the same
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
KR20140103787A (ko) 칩 내장형 임베디드 인쇄회로기판 및 그 제조방법
JP7384205B2 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
JP7207192B2 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
JP7342445B2 (ja) 電子部品内蔵基板及びその製造方法
US11393761B2 (en) Circuit board and its manufacturing method
JP7486934B2 (ja) 回路基板
JP7546351B2 (ja) 電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
US12125754B2 (en) Sensor package substrate, sensor module including the same, and electronic component embedded substrate
TWI789781B (zh) 具有腔部之電路基板及其製造方法
TWI741354B (zh) 感測器用封裝基板及具備其之感測器模組暨內藏電子零件之基板
CN112447653B (zh) 传感器用封装基板及具备其的传感器模块以及电子部件内置基板
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
TWI767597B (zh) 電子零件內藏式電路基板及其製造方法
KR20150134699A (ko) 회로기판의 제조방법
KR20120048842A (ko) 임베디드 패키지 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R150 Certificate of patent or registration of utility model

Ref document number: 7384205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150