WO2021039888A1 - センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 - Google Patents

センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 Download PDF

Info

Publication number
WO2021039888A1
WO2021039888A1 PCT/JP2020/032313 JP2020032313W WO2021039888A1 WO 2021039888 A1 WO2021039888 A1 WO 2021039888A1 JP 2020032313 W JP2020032313 W JP 2020032313W WO 2021039888 A1 WO2021039888 A1 WO 2021039888A1
Authority
WO
WIPO (PCT)
Prior art keywords
section
sensor
package substrate
hole
plan
Prior art date
Application number
PCT/JP2020/032313
Other languages
English (en)
French (fr)
Inventor
和俊 露谷
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2021542993A priority Critical patent/JP7384205B2/ja
Publication of WO2021039888A1 publication Critical patent/WO2021039888A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a sensor package substrate and a sensor module including the same, and more particularly to a sensor package substrate for mounting a sensor for detecting air vibration, pressure, temperature or composition, and a sensor module including the same.
  • the present invention also relates to a method for manufacturing such a sensor package substrate.
  • the sensor module described in Patent Document 1 As a sensor module provided with a sensor chip such as a microphone, the sensor module described in Patent Document 1 is known.
  • the sensor module described in Patent Document 1 has a substrate having a through hole and a sensor chip mounted on the substrate so as to overlap the through hole, and vibration (sound) of air entering through the through hole is generated. Detected by the sensor chip.
  • the sensor package substrate according to the present invention is provided on one surface and is provided at a position where it overlaps the sensor chip mounting area for mounting the sensor chip and the sensor chip mounting area in a plan view, and is provided from one surface to the other surface.
  • a package substrate for a sensor having a through hole penetrating over the same, wherein the through hole is a first section located on one surface side, a second section located on the other surface side, and a first. It has a third section connecting the section and the second section, the first section and the second section have at least a partial overlap in plan view, and the third section is in plan view. It is characterized in that it overlaps with the entire first and second sections.
  • the sensor module according to the present invention is characterized by including the above-mentioned sensor package substrate and a sensor chip mounted in the sensor chip mounting area.
  • the through hole provided at the position overlapping the sensor chip mounting area is divided into the first to third sections, it is difficult for foreign matter that has entered the through hole to reach the sensor chip mounting area. Become.
  • the first section and the second section do not have to overlap as a whole in a plan view. According to this, since there is no portion where the first section and the second section are directly connected, the third section functions more effectively as a stopper for foreign matter. As a result, foreign matter that has entered the through hole is less likely to reach the sensor chip mounting area.
  • the second section is exposed on the other surface side, and the diameter of the second section may be larger than that of the first section. According to this, the size of the opening of the through hole having the second section as the entrance is sufficiently secured, and the foreign matter that has entered the second section is less likely to pass through the first section.
  • the through hole may have a plurality of first and second sections. According to this, since the individual diameters of the first and second sections can be reduced, the invasion of foreign matter can be suppressed more effectively.
  • the second section is exposed on the other surface side, and the number of the second section may be larger than the number of the first section. According to this, the total size of the openings of the through holes having the second section as the entrance is sufficiently secured, and the foreign matter that has entered the second section is less likely to pass through the first section.
  • the electronic component may be embedded at a depth position overlapping the first section.
  • the diameter of the second section is larger than that of the first section, or if the number of the second section is larger than the number of the first section, the depth that overlaps with the second section.
  • the spatial height in the depth direction of the third section may be smaller than the diameter of the first section and the diameter of the second section. According to this, it becomes more difficult for foreign matter that has entered the through hole to reach the sensor chip mounting area.
  • the sensor package substrate according to the present invention includes a wiring layer provided at the same depth position as the third section, and the spatial height in the depth direction of the third section may be equal to the thickness of the wiring layer. Absent. Such a structure is obtained by forming a third section by removing a part of the wiring layer, and the spatial height of the third section can be controlled by the thickness of the wiring layer.
  • the through hole further has a fourth section located on one surface side of the first section, and a fifth section connecting the first section and the fourth section, and the first
  • the section and the fourth section may overlap at least a part of the first and fourth sections in a plan view
  • the fifth section may overlap with the whole of the first and fourth sections in a plan view.
  • the sensor chip may be a sensor that detects vibration, pressure, temperature or composition of air. According to this, it becomes possible to detect the vibration, pressure, temperature or composition of air through a plurality of through holes.
  • the method for manufacturing a package substrate for a sensor includes a step of forming a wiring layer including a sacrificial pattern between a first insulating layer and a second insulating layer, and penetrating the first insulating layer.
  • the step of forming the second section and the sacrificial pattern are removed by infiltrating the etching solution through the first or second section, whereby the through hole connecting the first section and the second section It is characterized by including a step of forming a third section.
  • the spatial height of the third section can be controlled by the thickness of the wiring layer, it is possible to provide a narrow section that is difficult to form by laser machining or drilling as a part of the through hole. It becomes.
  • the third section extends in the plane direction, so that it becomes difficult for foreign matter that has entered the through hole to pass through the third section.
  • the present invention it is possible to suppress the invasion of foreign matter through the through hole in the sensor package substrate and the sensor module including the sensor package substrate. Further, according to the present invention, it is possible to provide a method for manufacturing such a package substrate for a sensor.
  • FIG. 1 is a schematic cross-sectional view for explaining the structure of the sensor package substrate 100 according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the sensor chip mounting area A.
  • FIG. 2 is a schematic cross-sectional view for explaining the structure of the sensor module 100A using the sensor package substrate 100.
  • FIG. 4 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 5 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 6 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 7 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 8 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 1 is a schematic cross-sectional view for explaining the structure of the sensor package substrate 100 according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the sensor chip mounting area A.
  • FIG. 2 is
  • FIG. 9 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 10 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 11 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 12 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 13 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 14 is a process diagram for explaining a method of manufacturing the sensor package substrate 100.
  • FIG. 15 is a schematic cross-sectional view for explaining the structure of the sensor package substrate 300 according to the second embodiment of the present invention.
  • FIG. 16 is a process diagram for explaining a method of manufacturing the sensor package substrate 300.
  • FIG. 16 is a process diagram for explaining a method of manufacturing the sensor package substrate 300.
  • FIG. 17 is a process diagram for explaining a method of manufacturing the sensor package substrate 300.
  • FIG. 18 is a process diagram for explaining a method of manufacturing the sensor package substrate 300.
  • FIG. 19 is a process diagram for explaining a method of manufacturing the sensor package substrate 300.
  • FIG. 20 is a schematic view for explaining the shape of the through hole V according to the first modification.
  • FIG. 21 is a schematic view for explaining the shape of the through hole V according to the second modification.
  • FIG. 22 is a schematic view for explaining the shape of the through hole V according to the third modification.
  • FIG. 1 is a schematic cross-sectional view for explaining the structure of the sensor package substrate 100 according to the first embodiment of the present invention.
  • the sensor package substrate 100 has four insulating layers 111 to 114 and wiring layers L4 to L1 located on each surface of the insulating layers 111 to 114.
  • the insulating layer 111 located at the bottom layer and the insulating layer 114 located at the top layer are core layers in which a core material such as glass fiber is impregnated with a resin material such as glass epoxy. It doesn't matter.
  • the insulating layers 112 and 113 may be made of a resin material that does not contain a core material such as glass cloth.
  • the coefficient of thermal expansion of the insulating layers 111 and 114 is preferably smaller than the coefficient of thermal expansion of the insulating layers 112 and 113.
  • the insulating layer 114 located on the uppermost layer and a part of the wiring layer L1 formed on the surface thereof are covered with the solder resist 121.
  • the insulating layer 111 located at the bottom layer and a part of the wiring layer L4 formed on the surface thereof are covered with the solder resist 122.
  • the solder resist 121 constitutes one surface 101 of the sensor package substrate 100
  • the solder resist 122 constitutes the other surface 102 of the sensor package substrate 100.
  • Wiring patterns 131 to 134 are formed in the wiring layers L1 to L4, respectively.
  • An external terminal 130 is formed in a portion of the wiring pattern 134 that is not covered by the solder resist 122.
  • the external terminal 130 is a connection terminal to the motherboard, which will be described later. Further, the portion of the wiring pattern 131 that is not covered by the solder resist 121 is used as a bonding pad.
  • the wiring patterns 131 to 134 are connected to each other via through-hole conductors 141 to 144 penetrating the insulating layers 111 to 114.
  • the sensor chip mounting areas A and B are defined on one surface 101 of the sensor package substrate 100.
  • a through hole V that penetrates the sensor package substrate 100 from one surface 101 to the other surface 102 is provided at a position overlapping the sensor chip mounting region A in a plan view.
  • the through hole V is a third section connecting the first section V1 penetrating the insulating layers 112 to 114, the second section V2 penetrating the insulating layer 111, and the first section V1 and the second section V2. It has V3.
  • the third section V3 is provided at the same depth position as the wiring layer L3, and its space height H is about 5 to 35 ⁇ m, which is the same as the thickness T of the wiring layer L3.
  • FIG. 2 is a plan view of the sensor chip mounting area A.
  • the cross section shown in FIG. 1 corresponds to the cross section taken along the line CC shown in FIG.
  • first section V1 and second section V2 of the through hole V are provided.
  • nine first sections V1 and twelve second sections V2 are provided, and they are arranged in a staggered pattern so that they do not overlap in a plan view.
  • the diameter ⁇ 1 of the first section V1 and the diameter ⁇ 2 of the second section V2 are the same, and both are about 50 to 500 ⁇ m.
  • the third section V3 overlaps all of the first and second sections V1 and V2 in a plan view.
  • the first section V1 and the second section V2 are connected via the third section V3 extending in the plane direction, and air can flow through the through hole V.
  • the space height H in the depth direction of the third section V3 is smaller than the diameters ⁇ 1 and ⁇ 2 of the first and second sections V1 and V2.
  • the controller chip 150 is embedded between the insulating layer 112 and the insulating layer 113.
  • the controller chip 150 is an electronic component connected to the sensor chip mounted in the sensor chip mounting areas A and B.
  • the controller chip 150 is arranged so as to avoid the through hole V.
  • the controller chip 150 and the sensor chip mounting areas A and B may partially overlap in a plan view.
  • the types of electronic components such as the controller chip 150 are not particularly limited, and for example, MEMS (Micro Electro Mechanical Systems), CPU (Central Processing Unit), DSP (Digital Signal Processor), GPU (Graphics Processing Unit), It may be a digital IC with a very high operating frequency such as ASIC (Application Specific Integrated Circuit), or a memory IC such as F-Rom or SDRAM, an amplifier, an antenna switch, and a high-frequency oscillation circuit. It may be an active element such as an analog IC such as, or a passive element such as a varistor, a resistor, or a capacitor.
  • the "sensor package substrate” does not mean only an individual substrate (individual piece, individual product) which is a unit substrate in which an electronic component is built or mounted, but has a plurality of individual substrates thereof. It may be an assembly board (workboard, worksheet).
  • FIG. 3 is a schematic cross-sectional view for explaining the structure of the sensor module 100A using the sensor package substrate 100.
  • the sensor module 100A shown in FIG. 3 has a configuration in which the sensor chip 160 is mounted in the sensor chip mounting area A of the sensor package substrate 100 and the sensor chip 170 is mounted in the sensor chip mounting area B.
  • the sensor chip 160 is, for example, a sensor that detects vibration, pressure, temperature, or composition of air, that is, a microphone, a pressure sensor, a temperature sensor, a gas sensor, or the like, and faces a through hole V formed in the sensor package substrate 100.
  • a detection unit 161 is provided at the position.
  • the detection unit 161 includes a diaphragm having a membrane structure.
  • the position of the detection unit 161 in the sensor chip 160 is not particularly limited, but at least a part of the detection unit 161 is exposed to the through hole V. As a result, the detection unit 161 of the sensor chip 160 is exposed to the atmosphere through the through hole V, so that it is possible to detect the vibration, pressure, temperature or composition of air.
  • the sensor chip 170 is also a sensor that detects air vibration, pressure, temperature or composition, that is, a microphone, a pressure sensor, a temperature sensor, a gas sensor, or the like, and a sensor that measures a physical quantity different from the sensor chip 160 can be selected. ..
  • the output signals of the sensor chips 160 and 170 are connected to the wiring pattern 131 via the bonding wire 181. Further, the sensor chip 160 and the sensor chip 170 may be directly connected via the bonding wire 182. However, the connection method between the sensor package substrate 100 and the sensor chips 160 and 170 is not limited to this, and a flip chip connection may be used. In the example shown in FIG. 3, the sensor chips 160 and 170 are adhered to the surface 101 of the sensor package substrate 100 by the die attach film 183. Further, the sensor chips 160 and 170 overlap with the controller chip 150 in a plan view.
  • the surface 101 of the sensor package substrate 100 is covered with a cap 190.
  • the cap 190 protects the sensor chips 160 and 170 and plays a role of enhancing the detection characteristics of the sensor chips 160 and 170.
  • the volume of the space 191 formed by the cap 190 has a great influence on the acoustic characteristics.
  • the sensor module 100A can be mounted on the motherboard 200.
  • a through hole V0 is formed in the motherboard 200, and the sensor module 100A is mounted on the motherboard 200 so that the through hole V and the through hole V0 overlap in a plan view.
  • the detection unit 161 of the sensor chip 160 is exposed to the atmosphere through the first to third sections V1 to V3 of the through hole V.
  • the vibration, pressure, temperature or composition of air is transmitted to the sensor chip 160, so that these physical quantities can be detected.
  • the gap between the sensor module 100A and the motherboard 200 can be made very small. This makes it possible to increase the sensitivity of the sensor.
  • the gap between the sensor module 100A and the motherboard 200 may be filled with underfill or the like.
  • the through hole V is not a mere tubular structure but is composed of a combination of the first to third sections V1 to V3, a foreign substance tentatively enters from the second section V2. Even if this is the case, it becomes difficult for foreign matter to reach the sensor chip 160.
  • the first section V1 and the second section V2 do not overlap in a plan view
  • the third section V3 is a thin space extending in the plane direction.
  • the section V3 functions as a stopper for foreign matter.
  • the diameters of the individual sections V1 and V2 can be reduced, which causes foreign matter to invade. It becomes difficult.
  • the controller chip 150 is embedded at a depth position overlapping with the first section V1. As described above, since the number of the first section V1 is smaller than the number of the second section V2, by embedding the controller chip 150 at a depth position overlapping with the first section V1, the controller chip 150 can be made more through hole. It is possible to arrange it in the vicinity of V. This enables even higher density mounting.
  • 4 to 14 are process diagrams for explaining the manufacturing method of the sensor package substrate 100 according to the present embodiment.
  • a base material formed by laminating metal films 133a and 134a such as Cu foil on both sides of an insulating layer 111 containing a core material such as glass fiber, that is, double-sided CCL (Copper). Clad Laminate) is prepared.
  • the thickness of the core material contained in the insulating layer 111 is 40 ⁇ m or less in order to facilitate the formation of the second section V2 of the through hole V in the subsequent steps and to secure an appropriate rigidity for facilitating handling. It is desirable to have.
  • the material of the metal films 133a and 134a is not particularly limited, and in addition to the above-mentioned Cu, for example, metal conductivity of Au, Ag, Ni, Pd, Sn, Cr, Al, W, Fe, Ti, SUS material and the like.
  • the material include, and among these, it is preferable to use Cu from the viewpoint of conductivity and cost. The same applies to other metal films described later.
  • the resin material used for the insulating layer 111 is not particularly limited as long as it can be molded into a sheet or film, and can be used in addition to glass epoxy, for example, vinyl benzyl resin, polyvinyl benzyl ether compound resin, and the like.
  • Bismaleimide triazine resin (BT resin), polyphenylene ether (polyphenylene ether oxide) resin (PPE, PPO), cyanate ester resin, epoxy + active ester cured resin, polyphenylene ether resin (polyphenylene oxaode resin), curable polyolefin resin, Benzocyclobutene resin, polyimide resin, aromatic polyester resin, aromatic liquid crystal polyester resin, polyphenylene sulfide resin, polyetherimide resin, polyacrylate resin, polyether ether ketone resin, fluororesin, epoxy resin, phenol resin, or benzoxazine Silica, talc, calcium carbonate, magnesium carbonate, aluminum hydroxide, magnesium hydroxide, aluminum borate whisker, potassium titanate fiber, alumina, glass flakes, glass fiber, tantalum nitride, etc.
  • Materials to which aluminum nitride or the like is added and at least one of magnesium, silicon, titanium, zinc, calcium, strontium, zirconium, tin, neodium, samarium, aluminum, bismuth, lead, lantern, lithium and tantalum to these resins.
  • a material to which a metal oxide powder containing a seed metal is added can be used, and can be appropriately selected and used from the viewpoints of electrical properties, mechanical properties, water absorption, reflow resistance and the like.
  • a material containing resin fibers such as glass fiber and aramid fiber can be mentioned.
  • the wiring pattern 133 is formed by patterning the metal film 133a using a known method such as a photolithography method. At this time, a sacrifice pattern 133V is formed at a position that finally becomes the third section V3 of the through hole V. Further, the insulating layer 112 is formed by laminating, for example, an uncured (B stage state) resin sheet or the like on the surface of the insulating layer 111 so as to embed the wiring pattern 133 by vacuum pressure bonding or the like.
  • the controller chip 150 is placed on the insulating layer 112.
  • the controller chip 150 is, for example, a semiconductor IC in a bare chip state, and is mounted in a face-up manner so that the main surface 151 having a substantially rectangular plate shape faces upward.
  • the main surface 151 of the controller chip 150 is provided with a large number of external terminals (not shown).
  • the controller chip 150 is made thinner than a normal semiconductor IC by polishing the back surface. Specifically, the thickness of the controller chip 150 is, for example, 200 ⁇ m or less, more preferably about 50 to 100 ⁇ m.
  • the processing order is that the back surface can be ground and then separated into individual controller chips 150 by dicing. ..
  • the back surface of the controller chips 150 is covered with a thermosetting resin or the like. Can also be polished. Therefore, the order of insulating film grinding, backside grinding of electronic components, and dicing is diverse.
  • examples of the method for grinding the back surface of the controller chip 150 include a roughening method by etching, plasma treatment, laser treatment, blasting, polishing with a grinder, buffing, chemical treatment and the like. According to these methods, not only the controller chip 150 can be made thinner, but also the adhesion to the insulating layer 112 can be improved. is there.
  • the insulating layer 113 and the metal film 132a are formed so as to cover the controller chip 150.
  • the insulating layer 113 is formed, for example, by applying a thermosetting resin in an uncured or semi-cured state, heating the uncured resin to semi-cure it, and further using a pressing means together with the metal film 132a. Hardened molding is preferable.
  • the insulating layer 113 is preferably a resin sheet that does not contain fibers that hinder the embedding of the controller chip 150. As a result, the adhesion between the insulating layer 113 and the metal film 132a, the insulating layer 112, and the controller chip 150 is improved.
  • a known laser is applied to a predetermined portion from which the metal film 132a has been removed. Through holes are formed in the insulating layers 112 and 113 by processing or blasting. After that, electroless plating and electrolytic plating are applied, and the metal film 132a is patterned by a known method to form wiring patterns 132 and through-hole conductors 142 and 143.
  • the through-hole conductor 142 connects the wiring pattern 132 and the controller chip 150 by penetrating the insulating layer 113, and the through-hole conductor 143 penetrates the insulating layers 113 and 112 to connect the wiring pattern 132 and the wiring pattern. It connects 133.
  • a sheet in which the insulating layer 114 and the metal film 131a are laminated is vacuum heat pressed so as to embed the wiring pattern 132.
  • the material and thickness used for the insulating layer 114 may be the same as that of the insulating layer 111.
  • the metal films 131a and 134a are removed from the predetermined portion.
  • a known method such as a photolithography method
  • through known laser processing and blasting are performed to form through holes in the insulating layers 111 and 114.
  • through-hole conductors 141 and 144 are formed by performing electroless plating and electrolytic plating.
  • the through-hole conductor 141 connects the metal film 131a and the wiring pattern 132 by penetrating the insulating layer 114, and the through-hole conductor 144 connects the metal film 134a and the wiring pattern 133 by penetrating the insulating layer 111. It is for connecting.
  • photosensitive dry films 171 and 172 are formed on the surfaces of the metal films 131a and 134a.
  • the dry film 171 at the plane position where the first section V1 of the through hole V should be formed and the plane where the second section V2 of the through hole V should be formed by the photolithography method After removing the dry film 172 at the position, the openings A1 and A2 are formed by removing the metal films 131a and 134a exposed from the dry films 171 and 172.
  • the plane position of the opening A1 is the plane position where the first section V1 shown in FIG. 2 should be formed
  • the plane position of the opening A2 is the plane position where the second section V2 shown in FIG. 2 should be formed. is there.
  • the dry films 171 and 172 and the metal films 131a and 134a on which the openings A1 and A2 are formed form a metal mask.
  • the section V2 is formed.
  • the diameter ⁇ 1 of the first section V1 and the diameter ⁇ 2 of the second section V2 are about 50 to 500 ⁇ m, and these diameters ⁇ 1 and ⁇ 2 can be adjusted in the range by setting the processing conditions.
  • the sacrificial pattern 133V functions as a stopper.
  • the first and second sections V1 and V2 expose different plane positions of the sacrifice pattern 133V.
  • resist films 173 and 174 that selectively cover the locations where the wiring patterns 131 and 134 should be formed are formed. At this time, the resist films 173 and 174 are patterned so that the first section V1 of the through hole V is not covered with the resist film 173 and the second section V2 of the through hole V is not covered with the resist film 174. ..
  • the wiring patterns 131 and 134 are formed by patterning the metal films 131a and 134a with an etching solution such as acid.
  • the etching solution infiltrates the first and second sections V1 and V2 and erodes the sacrificial pattern 133V.
  • the sacrificial pattern 133V is removed at the same time as the patterning of the wiring patterns 131 and 134, and the space formed by removing the sacrificial pattern 133V becomes the third section V3 of the through hole V.
  • the space height H in the depth direction of the third section V3 is the same as the thickness T of the wiring layer L3, and is about 5 to 35 ⁇ m.
  • solder resists 121 and 122 are formed on the surfaces of the insulating layers 114 and 111, respectively, and surface treatment for component mounting is applied to the wiring patterns 134 and 131 exposed from the solder resists 121 and 122, respectively.
  • Examples of the surface treatment include Cu-OSP treatment, Ni / Au plating treatment, ENEPG treatment, solder leveler treatment, etc., as long as the purpose is to prevent the oxide film of the wiring pattern and to improve the quality of the component mounting in the subsequent process. , A surface treatment method not limited to this is also possible.
  • the sensor package substrate 100 according to this embodiment is completed.
  • the sacrificial pattern 133V is provided in the wiring layer L3, and the sacrificial pattern 133V is removed by the etching solution to form the third section V3 of the through hole V.
  • the space height H of the third section V3 can be controlled by the thickness of the metal film 133a which is the material of L3. Since the thickness of the metal film 133a can be significantly smaller than the minimum machining diameter in laser machining or drilling, the third section V3 formed in this way connects the first section V1 and the second section V2. This makes it possible to effectively prevent the passage of foreign matter.
  • FIG. 15 is a schematic cross-sectional view for explaining the structure of the sensor package substrate 300 according to the second embodiment of the present invention.
  • the sensor package substrate 300 according to the second embodiment is for the sensor according to the first embodiment in that the through hole V is composed of the first to fifth sections V1 to V5. It is different from the package substrate 100. Since the other basic configurations are the same as those of the sensor package substrate 100 according to the first embodiment, the same elements are designated by the same reference numerals, and duplicate description will be omitted.
  • the first section V1 penetrates the insulating layers 112 and 113
  • the fourth section V4 penetrates the insulating layer 114
  • the fifth section V5 allows the first section V1 and the fourth section. V4 is connected.
  • the fifth section V5 is provided at the same depth position as the wiring layer L2, and the space height H thereof is about 5 to 35 ⁇ m, which is the same as the thickness T of the wiring layer L2.
  • the fifth section V5 overlaps all of the first and fourth sections V1 and V4 in a plan view. As a result, the first section V1 and the fourth section V4 are connected via the fifth section V5 extending in the plane direction, and air can flow through the through hole V.
  • the space height H in the depth direction of the fifth section V5 is smaller than the diameters of the first and fourth sections V1 and V4. As a result, most of the foreign matter that has entered from the second section V2 cannot pass through the fifth section V5, so that it becomes difficult for the foreign matter to reach the sensor chip mounting area A.
  • the through hole V is composed of the first to fifth sections V1 to V5, and the first section V1 and the second section V2 do not overlap in the plane direction.
  • the first section V1 and the fourth section V4 are connected via a third section V3 extending in the plane direction without overlapping.
  • 16 to 19 are process diagrams for explaining the manufacturing method of the sensor package substrate 300 according to the present embodiment.
  • the plane position of the opening A4 is the plane position where the fourth section V4 of the through hole V should be formed
  • the plane position of the opening A2 is the plane position where the second section V2 of the through hole V should be formed. is there. As shown in FIG.
  • a sacrifice pattern 132V is formed at a position that finally becomes the fifth section V5 of the through hole V. Further, a plurality of through-hole conductors 145 connecting the sacrificial patterns 132V and 133V are formed at the position where the through hole V finally becomes the first section V1.
  • through holes are formed in the insulating layers 111 and 114 by performing laser processing, blasting, or both from the front and back surfaces.
  • the sacrificial patterns 132V and 133V function as stoppers.
  • resist films 173 and 174 that selectively cover the locations where the wiring patterns 131 and 134 should be formed are formed.
  • the resist films 173 and 174 are patterned so that the fourth section V4 of the through hole V is not covered with the resist film 173 and the second section V2 of the through hole V is not covered with the resist film 174. ..
  • the wiring patterns 131 and 134 are formed by patterning the metal films 131a and 134a with an etching solution such as acid.
  • the sacrificial patterns 132V and 133V and the through-hole conductor 145 are eroded by the infiltration of the etching solution.
  • the sacrificial patterns 132V, 133V and the through-hole conductor 145 are removed at the same time as the patterning of the wiring patterns 131 and 134, and the space formed by removing the sacrificial patterns 132V and 133V is the fifth through hole V and the through hole V, respectively.
  • the third sections V5 and V3 are formed, and the space formed by removing the through-hole conductor 145 becomes the first section V1 of the through hole V.
  • the space height H in the depth direction of the fifth section V5 is the same as the thickness T of the wiring layer L2, and is about 5 to 35 ⁇ m.
  • solder resists 121 and 122 are formed on the surfaces of the insulating layers 114 and 111, respectively, and the wiring patterns 134 and 131 exposed from the solder resists 121 and 122 are surface-treated for component mounting. If this is done, the sensor package substrate 300 according to this embodiment is completed.
  • the sacrificial patterns 132V and 133V are provided in the wiring layers L2 and L3, respectively, and the sacrificial patterns 132V and 133V are removed by the etching solution to remove the sacrificial patterns 132V and 133V, whereby the fifth and third sections V5 of the through hole V are provided.
  • V3 is formed, so that the spatial height H of the fifth and third sections V5 and V3 can be controlled by the thickness of the metal films 132a and 133a which are the materials of the wiring layers L2 and L3.
  • first and second sections V1 and V2 are provided, but this point is not essential in the present invention, and the through hole V according to the first modification shown in FIG. 20 is provided.
  • the number of the first section V1 and the number of the second section V2 may be one each. 20 to 22, (a) is a schematic cross-sectional view, and (b) is a schematic plan view.
  • first section V1 and the second section V2 do not overlap in a plan view, but this point is not essential in the present invention, and the second modification shown in FIG. 21
  • the first section V1 and the second section V2 may have a partial overlap in a plan view, as in the through hole V by. That is, it is sufficient that the first section V1 and the second section V2 do not have at least a partial overlap in a plan view.
  • the diameter ⁇ 1 of the first section V1 and the diameter ⁇ 2 of the second section V2 are the same, but this point is not essential in the present invention, and it depends on the third modification shown in FIG.
  • the diameter ⁇ 1 of the first section V1 and the diameter ⁇ 2 of the second section V2 may be different from each other.
  • it is preferable that the diameter ⁇ 2 of the second section V2 is larger than the diameter ⁇ 1 of the first section V1. According to this, since the size of the opening of the through hole having the second section V2 as the entrance is sufficiently secured, the air flow through the through hole V is promoted and the second section V2 It becomes difficult for foreign matter that has entered the market to pass through the first section V1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】貫通孔を有するセンサー用パッケージ基板において貫通孔を介した異物の侵入を抑制する。 【解決手段】センサー用パッケージ基板１００は、平面視でセンサーチップ搭載領域Ａと重なる位置に設けられ、一方の表面１０１から他方の表面１０２に亘って貫通する貫通孔Ｖを有する。貫通孔Ｖは、一方の表面１０１側に露出する第１の区間Ｖ１と、他方の表面１０２側に露出する第２の区間Ｖ２と、第１の区間Ｖ１と第２の区間Ｖ２を繋ぐ第３の区間Ｖ３とを有する。第１の区間Ｖ１と第２の区間Ｖ２は平面視で少なくとも一部が重なりを有しておらず、第３の区間Ｖ３は平面視で第１及び第２の区間Ｖ１，Ｖ２の全体と重なる。このように、貫通孔Ｖが第１～第３の区間Ｖ１～Ｖ３に分割されていることから、貫通孔Ｖに侵入した異物がセンサーチップ搭載領域Ａに到達しにくくなる。

Description

センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
　本発明はセンサー用パッケージ基板及びこれを備えるセンサーモジュールに関し、特に、空気の振動、圧力、温度又は組成を検出するセンサーを搭載するためのセンサー用パッケージ基板及びこれを備えるセンサーモジュールに関する。また、本発明は、このようなセンサー用パッケージ基板の製造方法に関する。
　マイクロフォンなどのセンサーチップを備えるセンサーモジュールとしては、特許文献１に記載されたセンサーモジュールが知られている。特許文献１に記載されたセンサーモジュールは、貫通孔を有する基板と、貫通孔と重なるよう基板に搭載されたセンサーチップを有しており、貫通孔を介して進入する空気の振動（音）がセンサーチップによって検出される。
特開２０１０－１８７２７７号公報
　しかしながら、特許文献１に記載されたセンサーモジュールにおいては、１つのセンサーチップに対して径の大きな単一の貫通孔が割り当てられていることから、貫通孔を介してゴミや埃などの異物が侵入しやすいという問題があった。
　したがって、本発明は、貫通孔を有するセンサー用パッケージ基板及びこれを備えるセンサーモジュールにおいて、貫通孔を介した異物の侵入を抑制することを目的とする。また、本発明は、このようなセンサー用パッケージ基板の製造方法を提供することを目的とする。
　本発明によるセンサー用パッケージ基板は、一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視でセンサーチップ搭載領域と重なる位置に設けられ、一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、貫通孔は、一方の表面側に位置する第１の区間と、他方の表面側に位置する第２の区間と、第１の区間と第２の区間を繋ぐ第３の区間とを有し、第１の区間と第２の区間は平面視で少なくとも一部が重なりを有しておらず、第３の区間は平面視で第１及び第２の区間の全体と重なることを特徴とする。
　また、本発明によるセンサーモジュールは、上記のセンサー用パッケージ基板と、センサーチップ搭載領域に搭載されたセンサーチップとを備えることを特徴とする。
　本発明によれば、センサーチップ搭載領域と重なる位置に設けられた貫通孔が第１～第３の区間に分割されていることから、貫通孔に侵入した異物がセンサーチップ搭載領域に到達しにくくなる。
　本発明において、第１の区間と第２の区間は、平面視で全体が重ならなくても構わない。これによれば、第１の区間と第２の区間が直接繋がる部分が存在しないため、第３の区間が異物のストッパーとしてより効果的に機能する。これにより、貫通孔に侵入した異物がセンサーチップ搭載領域により到達しにくくなる。
　本発明において、第２の区間は他方の表面側に露出し、第１の区間よりも第２の区間の方が径が大きくても構わない。これによれば、第２の区間を入り口とする貫通孔の開口部のサイズが十分に確保されるとともに、第２の区間に侵入した異物が第１の区間を通過しにくくなる。
　本発明において、貫通孔は、第１及び第２の区間を複数有していても構わない。これによれば、第１及び第２の区間の個々の径を小さくすることができるため、異物の侵入がより効果的に抑制される。この場合、第２の区間は他方の表面側に露出し、第１の区間の数よりも第２の区間の数の方が多くても構わない。これによれば、第２の区間を入り口とする貫通孔の開口部の合計サイズが十分に確保されるとともに、第２の区間に侵入した異物が第１の区間を通過しにくくなる。
　本発明において、第１の区間と重なる深さ位置に電子部品が埋め込まれていても構わない。ここで、第１の区間よりも第２の区間の方が径が大きいか、或いは、第１の区間の数よりも第２の区間の数の方が多い場合、第２の区間と重なる深さ位置に電子部品を埋め込むよりも、第１の区間と重なる深さ位置に電子部品を埋め込む方が、電子部品をより貫通孔の近傍に配置することができ、高密度実装が可能となる。
　本発明において、第３の区間の深さ方向における空間高さは、第１の区間の径及び第２の区間の径よりも小さくても構わない。これによれば、貫通孔に侵入した異物がセンサーチップ搭載領域によりいっそう到達しにくくなる。
　本発明によるセンサー用パッケージ基板は、第３の区間と同じ深さ位置に設けられた配線層を備え、第３の区間の深さ方向における空間高さは、配線層の厚みと等しくても構わない。このような構造は、配線層の一部を除去することにより第３の区間を形成することによって得られ、第３の区間の空間高さを配線層の厚みによって制御することが可能となる。
　本発明において、貫通孔は、第１の区間よりも一方の表面側に位置する第４の区間と、第１の区間と第４の区間を繋ぐ第５の区間とをさらに有し、第１の区間と第４の区間は平面視で少なくとも一部が重なりを有しておらず、第５の区間は平面視で第１及び第４の区間の全体と重なっていても構わない。これによれば、センサーチップ搭載領域と重なる位置に設けられた貫通孔が第１～第５の区間に分割されていることから、貫通孔に侵入した異物がセンサーチップ搭載領域に到達しにくくなる。この場合、第４の区間はセンサーチップ搭載領域に露出し、第２の区間は他方の表面側に露出しても構わない。これによれば、第２の区間から侵入した異物がセンサーチップ搭載領域に到達しにくくなる。
　本発明において、センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであっても構わない。これによれば、複数の貫通孔を介して空気の振動、圧力、温度又は組成を検出することが可能となる。
　本発明の一側面によるセンサー用パッケージ基板の製造方法は、第１の絶縁層と第２の絶縁層の間に犠牲パターンを含む配線層を形成する工程と、第１の絶縁層を貫通し、犠牲パターンの所定の平面位置を露出させる貫通孔の第１の区間と、第２の絶縁層を貫通し、犠牲パターンの所定の平面位置とは少なくとも一部が異なる平面位置を露出させる貫通孔の第２の区間を形成する工程と、第１又は第２の区間を介してエッチング液を浸入させることによって犠牲パターンを除去し、これにより、第１の区間と第２の区間を繋ぐ貫通孔の第３の区間を形成する工程とを備えることを特徴とする。
　本発明によれば、配線層の厚みによって第３の区間の空間高さを制御することができることから、レーザー加工やドリル加工では形成困難な狭い区間を貫通孔の一部に持たせることが可能となる。しかも、第３の区間は、通常の貫通孔とは異なり、平面方向に延在することから、貫通孔に侵入した異物が第３の区間を通過しにくくなる。
　このように、本発明によれば、センサー用パッケージ基板及びこれを備えるセンサーモジュールにおいて、貫通孔を介した異物の侵入を抑制することができる。また、本発明によれば、このようなセンサー用パッケージ基板の製造方法を提供することが可能となる。
図１は、本発明の第１の実施形態によるセンサー用パッケージ基板１００の構造を説明するための略断面図である。 図２は、センサーチップ搭載領域Ａの平面図である。 図２は、センサー用パッケージ基板１００を用いたセンサーモジュール１００Ａの構造を説明するための略断面図である。 図４は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図５は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図６は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図７は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図８は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図９は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１０は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１１は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１２は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１３は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１４は、センサー用パッケージ基板１００の製造方法を説明するための工程図である。 図１５は、本発明の第２の実施形態によるセンサー用パッケージ基板３００の構造を説明するための略断面図である。 図１６は、センサー用パッケージ基板３００の製造方法を説明するための工程図である。 図１７は、センサー用パッケージ基板３００の製造方法を説明するための工程図である。 図１８は、センサー用パッケージ基板３００の製造方法を説明するための工程図である。 図１９は、センサー用パッケージ基板３００の製造方法を説明するための工程図である。 図２０は、第１の変形例による貫通孔Ｖの形状を説明するための模式図である。 図２１は、第２の変形例による貫通孔Ｖの形状を説明するための模式図である。 図２２は、第３の変形例による貫通孔Ｖの形状を説明するための模式図である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
　図１は、本発明の第１の実施形態によるセンサー用パッケージ基板１００の構造を説明するための略断面図である。
　図１に示すように、本実施形態によるセンサー用パッケージ基板１００は、４層の絶縁層１１１～１１４と、絶縁層１１１～１１４の各表面に位置する配線層Ｌ４～Ｌ１を有している。特に限定されるものではないが、最下層に位置する絶縁層１１１及び最上層に位置する絶縁層１１４は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１１２，１１３は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１１，１１４の熱膨張係数は、絶縁層１１２，１１３の熱膨張係数よりも小さいことが好ましい。
　最上層に位置する絶縁層１１４及びその表面に形成された配線層Ｌ１の一部は、ソルダーレジスト１２１によって覆われている。一方、最下層に位置する絶縁層１１１及びその表面に形成された配線層Ｌ４の一部は、ソルダーレジスト１２２によって覆われている。ソルダーレジスト１２１はセンサー用パッケージ基板１００の一方の表面１０１を構成し、ソルダーレジスト１２２はセンサー用パッケージ基板１００の他方の表面１０２を構成する。
　配線層Ｌ１～Ｌ４には、それぞれ配線パターン１３１～１３４が形成されている。配線パターン１３４のうち、ソルダーレジスト１２２によって覆われていない部分には、外部端子１３０が形成されている。外部端子１３０は、後述するマザーボードへの接続端子である。また、配線パターン１３１のうち、ソルダーレジスト１２１によって覆われていない部分は、ボンディングパッドとして用いられる。配線パターン１３１～１３４は、絶縁層１１１～１１４を貫通するスルーホール導体１４１～１４４を介して相互に接続されている。
　本実施形態においては、センサー用パッケージ基板１００の一方の表面１０１にセンサーチップ搭載領域Ａ及びＢが定義されている。さらに、平面視でセンサーチップ搭載領域Ａと重なる位置には、センサー用パッケージ基板１００を一方の表面１０１から他方の表面１０２に亘って貫通する貫通孔Ｖが設けられている。貫通孔Ｖは、絶縁層１１２～１１４を貫通する第１の区間Ｖ１と、絶縁層１１１を貫通する第２の区間Ｖ２と、第１の区間Ｖ１と第２の区間Ｖ２を繋ぐ第３の区間Ｖ３を有している。第３の区間Ｖ３は、配線層Ｌ３と同じ深さ位置に設けられており、その空間高さＨは５～３５μｍ程度であり、配線層Ｌ３の厚みＴと同じである。
　図２は、センサーチップ搭載領域Ａの平面図である。尚、図１に示す断面は、図２に示すＣ－Ｃ線に沿った断面に対応している。
　図２に示すように、本実施形態においては、貫通孔Ｖの第１の区間Ｖ１及び第２の区間Ｖ２がそれぞれ複数個設けられている。図２に示す例では、第１の区間Ｖ１が９個、第２の区間Ｖ２が１２個設けられ、平面視で両者が重ならないよう、千鳥状に配列されている。また、図２に示す例では、第１の区間Ｖ１の径φ１と第２の区間Ｖ２の径φ２が同じであり、いずれも５０～５００μｍ程度である。第３の区間Ｖ３は、平面視で第１及び第２の区間Ｖ１，Ｖ２の全てと重なっている。これにより、第１の区間Ｖ１と第２の区間Ｖ２は、平面方向に広がる第３の区間Ｖ３を介して接続され、貫通孔Ｖを介した空気の流通が可能となる。特に限定されるものではないが、本実施形態においては、第３の区間Ｖ３の深さ方向における空間高さＨが第１及び第２の区間Ｖ１，Ｖ２の径φ１，φ２よりも小さい。これにより、第２の区間Ｖ２から侵入した異物の多くが第３の区間Ｖ３を通過できないことから、異物がセンサーチップ搭載領域Ａに到達しにくくなる。
　本実施形態によるセンサー用パッケージ基板１００は、絶縁層１１２と絶縁層１１３の間にコントローラチップ１５０が埋め込まれている。コントローラチップ１５０は、センサーチップ搭載領域Ａ，Ｂに搭載されるセンサーチップに接続される電子部品である。当然ながら、コントローラチップ１５０は貫通孔Ｖを避けて配置される。しかしながら、コントローラチップ１５０とセンサーチップ搭載領域Ａ，Ｂは、平面視で一部重なりを有していても構わない。本発明において、コントローラチップ１５０などの電子部品の種類は特に制限されず、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）、ＡＳＩＣ（Application Specific Integrated Circuit）のように動作周波数が非常に高いデジタルＩＣであっても構わないし、Ｆ－ＲｏｍやＳＤＲＡＭ等のメモリ系ＩＣであっても構わないし、増幅器、アンテナスイッチ、高周波発振回路といったアナログＩＣ等の能動素子であっても構わないし、バリスタ、抵抗、コンデンサ等の受動素子であっても構わない。
　なお、本明細書において、「センサー用パッケージ基板」とは、電子部品が内蔵又は搭載された単位基板である個別基板（個片、個品）のみを指すのではなく、その個別基板を複数有する集合基板（ワークボード、ワークシート）であっても構わない。
　図３は、センサー用パッケージ基板１００を用いたセンサーモジュール１００Ａの構造を説明するための略断面図である。
　図３に示すセンサーモジュール１００Ａは、センサー用パッケージ基板１００のセンサーチップ搭載領域Ａにセンサーチップ１６０が搭載され、センサーチップ搭載領域Ｂにセンサーチップ１７０が搭載された構成を有している。
　センサーチップ１６０は、例えば空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであり、センサー用パッケージ基板１００に形成される貫通孔Ｖと対向する位置に検出部１６１が設けられている。センサーチップ１６０が例えばマイクロフォンである場合、検出部１６１はメンブレン構造を有する振動板を含む。センサーチップ１６０内における検出部１６１の位置は特に限定されないが、検出部１６１の少なくとも一部は、貫通孔Ｖに露出している。これにより、センサーチップ１６０の検出部１６１が貫通孔Ｖを介して雰囲気中に晒されることから、空気の振動、圧力、温度又は組成を検出することが可能となる。
　センサーチップ１７０も空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであり、センサーチップ１６０とは異なる物理量を測定するセンサーを選択することができる。
　センサーチップ１６０，１７０の出力信号は、ボンディングワイヤ１８１を介して配線パターン１３１に接続される。また、センサーチップ１６０とセンサーチップ１７０は、ボンディングワイヤ１８２を介して直接接続されていても構わない。但し、センサー用パッケージ基板１００とセンサーチップ１６０，１７０の接続方法がこれに限定されるものではなく、フリップチップ接続を用いても構わない。図３に示す例では、センサーチップ１６０，１７０がダイアタッチフィルム１８３によってセンサー用パッケージ基板１００の表面１０１に接着されている。また、センサーチップ１６０，１７０は、平面視でコントローラチップ１５０と重なりを有している。
　さらに、センサー用パッケージ基板１００の表面１０１は、キャップ１９０で覆われている。キャップ１９０は、センサーチップ１６０，１７０を保護するとともに、センサーチップ１６０，１７０による検出特性を高める役割を果たす。特に、センサーチップ１６０，１７０の少なくとも一方がマイクロフォンである場合、キャップ１９０によって形成される空間１９１の体積は、音響特性に大きな影響を与える。
　図３に示すように、本実施形態によるセンサーモジュール１００Ａは、マザーボード２００に搭載することができる。図３に示すように、マザーボード２００には貫通孔Ｖ０が形成されており、平面視で貫通孔Ｖと貫通孔Ｖ０が重なるよう、マザーボード２００にセンサーモジュール１００Ａが搭載される。これにより、センサーチップ１６０の検出部１６１は、貫通孔Ｖの第１～第３の区間Ｖ１～Ｖ３を介して雰囲気中に晒される。その結果、矢印Ｓで示すように、空気の振動、圧力、温度又は組成がセンサーチップ１６０に伝わることから、これらの物理量を検出することが可能となる。また、本実施形態においては、センサーモジュール１００Ａの裏面に電子部品などが搭載されていないことから、センサーモジュール１００Ａとマザーボード２００の隙間を非常に小さくすることができる。これにより、センサーの感度を高めることが可能となる。尚、センサーモジュール１００Ａとマザーボード２００の隙間をアンダーフィルなどで埋めても構わない。
　そして、本実施形態においては、貫通孔Ｖが単なる筒状構造ではなく、第１～第３の区間Ｖ１～Ｖ３の組み合わせによって構成されていることから、仮に、第２の区間Ｖ２から異物が侵入した場合であっても、異物がセンサーチップ１６０に到達しにくくなる。特に、本実施形態においては、第１の区間Ｖ１と第２の区間Ｖ２が平面視で重なっておらず、且つ、第３の区間Ｖ３が平面方向に広がる薄い空間であることから、第３の区間Ｖ３が異物のストッパーとして機能する。しかも、本実施形態においては第１及び第２の区間Ｖ１，Ｖ２を複数に分割していることから、個々の区間Ｖ１，Ｖ２の径を小さくすることができ、これにより異物の侵入自体が生じにくくなる。
　また、本実施形態においては、第１の区間Ｖ１の数よりも第２の区間Ｖ２の数の方が多いことから、第２の区間Ｖ２を入り口とする貫通孔Ｖの開口部の合計サイズが十分に確保されるとともに、第２の区間Ｖ２に侵入した異物が第１の区間Ｖ１を通過しにくくなる。また、本実施形態においては、コントローラチップ１５０が第１の区間Ｖ１と重なる深さ位置に埋め込まれている。上述の通り、第１の区間Ｖ１の数は第２の区間Ｖ２の数よりも少ないため、コントローラチップ１５０を第１の区間Ｖ１と重なる深さ位置に埋め込むことにより、コントローラチップ１５０をより貫通孔Ｖの近傍に配置することが可能となる。これにより、いっそうの高密度実装が可能となる。
　次に、本実施形態によるセンサー用パッケージ基板１００の製造方法について説明する。
　図４～図１４は、本実施形態によるセンサー用パッケージ基板１００の製造方法を説明するための工程図である。
　まず、図４に示すように、ガラス繊維などの芯材を含む絶縁層１１１の両面にＣｕ箔等の金属膜１３３ａ，１３４ａが貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。その後の工程における貫通孔Ｖの第２の区間Ｖ２の形成を容易にするとともに、ハンドリングを容易にするための適度な剛性を確保するため、絶縁層１１１に含まれる芯材の厚みは４０μｍ以下であることが望ましい。なお、金属膜１３３ａ，１３４ａの材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の金属膜についても同様である。
　また、絶縁層１１１に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層１１１に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。
　次に、図５に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３３ａをパターニングすることにより、配線パターン１３３を形成する。このとき、最終的に貫通孔Ｖの第３の区間Ｖ３となる位置には、犠牲パターン１３３Ｖを形成しておく。さらに、配線パターン１３３を埋め込むよう、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。
　次に、図６に示すように、絶縁層１１２上にコントローラチップ１５０を載置する。コントローラチップ１５０は、例えば、ベアチップ状態の半導体ＩＣであり、略矩形板状をなす主面１５１が上側を向くよう、フェースアップ方式で搭載される。コントローラチップ１５０の主面１５１には、図示しない多数の外部端子が設けられている。コントローラチップ１５０は、裏面を研磨する事により通常の半導体ＩＣに比して薄くされている。具体的には、コントローラチップ１５０の厚さは、例えば２００μｍ以下、より好ましくは５０～１００μｍ程度とされる。この場合、コスト的にはウエハーの状態で多数のコントローラチップ１５０に対して一括して加工する事が望ましく、加工順序は裏面を研削し、その後ダイシングにより個別のコントローラチップ１５０に分離することができる。その他の方法として、研磨処理によって薄くする前にダイシングによって個別のコントローラチップ１５０に裁断分離又はハーフカット等する場合には、熱硬化性樹脂等によってコントローラチップ１５０の主面１５１を覆った状態で裏面を研磨することもできる。従って、絶縁膜研削、電子部品裏面研削、ダイシングの順序は多岐に亘る。さらに、コントローラチップ１５０の裏面の研削方法としては、エッチング、プラズマ処理、レーザー処理、ブラスト加工、グラインダーによる研磨、バフ研磨、薬品処理等による粗面化方法が挙げられる。これらの方法によれば、コントローラチップ１５０を薄型化することができるだけでなく、絶縁層１１２に対する密着性を向上させることも可能となる。
ある。
　次に、図７に示すように、コントローラチップ１５０を覆うように絶縁層１１３及び金属膜１３２ａを形成する。絶縁層１１３の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜１３２ａとともに硬化成形することが好ましい。絶縁層１１３は、コントローラチップ１５０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層１１３と、金属膜１３２ａ、絶縁層１１２及びコントローラチップ１５０との密着性が向上する。
　次に、図８に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３２ａの一部をエッチングにより除去した後に、金属膜１３２ａが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層１１２，１１３にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施し、さらに、金属膜１３２ａを公知の手法によってパターニングすることにより、配線パターン１３２、スルーホール導体１４２，１４３を形成する。スルーホール導体１４２は、絶縁層１１３を貫通することによって配線パターン１３２とコントローラチップ１５０を接続するものであり、スルーホール導体１４３は、絶縁層１１３，１１２を貫通することによって配線パターン１３２と配線パターン１３３を接続するものである。
　次に、図９に示すように、配線パターン１３２を埋め込むよう、絶縁層１１４と金属膜１３１ａが積層されたシートを真空熱プレスする。絶縁層１１４に用いる材料及び厚みは、絶縁層１１１と同じであっても構わない。
　次に、図１０に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３１ａ，１３４ａの一部をエッチングにより除去した後に、金属膜１３１ａ，１３４ａが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層１１１，１１４にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施すことにより、スルーホール導体１４１，１４４を形成する。スルーホール導体１４１は、絶縁層１１４を貫通することによって金属膜１３１ａと配線パターン１３２を接続するものであり、スルーホール導体１４４は、絶縁層１１１を貫通することによって金属膜１３４ａと配線パターン１３３を接続するものである。その後、金属膜１３１ａ，１３４ａの表面に感光性のドライフィルム１７１，１７２を形成する。
　次に、図１１に示すように、フォトリソグラフィー法により、貫通孔Ｖの第１の区間Ｖ１を形成すべき平面位置のドライフィルム１７１と、貫通孔Ｖの第２の区間Ｖ２を形成すべき平面位置のドライフィルム１７２を除去した後、ドライフィルム１７１，１７２から露出する金属膜１３１ａ，１３４ａを除去することによって開口部Ａ１，Ａ２を形成する。開口部Ａ１の平面位置は、図２に示す第１の区間Ｖ１を形成すべき平面位置であり、開口部Ａ２の平面位置は、図２に示す第２の区間Ｖ２を形成すべき平面位置である。開口部Ａ１，Ａ２が形成されたドライフィルム１７１，１７２及び金属膜１３１ａ，１３４ａは、メタルマスクを構成する。
　この状態で、図１２に示すように、表裏からレーザー加工、ブラスト加工又はその両方を施すことにより、絶縁層１１２～１１４を貫通する第１の区間Ｖ１と、絶縁層１１１を貫通する第２の区間Ｖ２を形成する。上述の通り、第１の区間Ｖ１の径φ１と第２の区間Ｖ２の径φ２は５０～５００μｍ程度であり、加工条件の設定によってこれらの径φ１、φ２を範囲に調整することができる。レーザー加工又はブラスト加においては、犠牲パターン１３３Ｖがストッパーとして機能する。これにより、第１及び第２の区間Ｖ１，Ｖ２は、犠牲パターン１３３Ｖの互いに異なる平面位置を露出させる。
　次に、図１３に示すように、ドライフィルム１７１，１７２を除去した後、配線パターン１３１，１３４を形成すべき箇所を選択的に覆うレジスト膜１７３，１７４を形成する。この時、貫通孔Ｖの第１の区間Ｖ１がレジスト膜１７３で覆われず、且つ、貫通孔Ｖの第２の区間Ｖ２がレジスト膜１７４で覆われないよう、レジスト膜１７３，１７４をパターニングする。
　この状態で、図１４に示すように、酸などのエッチング液を用いて金属膜１３１ａ，１３４ａをパターニングすることによって配線パターン１３１，１３４を形成する。この時、エッチング液が第１及び第２の区間Ｖ１，Ｖ２に浸入し、犠牲パターン１３３Ｖを浸食する。これにより、配線パターン１３１，１３４のパターニングと同時に犠牲パターン１３３Ｖが除去され、犠牲パターン１３３Ｖが除去されることによって形成された空間が貫通孔Ｖの第３の区間Ｖ３となる。上述の通り、第３の区間Ｖ３の深さ方向における空間高さＨは、配線層Ｌ３の厚みＴと同じであり、５～３５μｍ程度である。
　そして、図１に示すように、絶縁層１１４，１１１の表面にそれぞれソルダーレジスト１２１，１２２を形成し、ソルダーレジスト１２１，１２２から露出する配線パターン１３４，１３１に対して部品実装用の表面処理を行う。表面処理は、例えばＣｕ－ＯＳＰ処理、Ｎｉ／Ａｕめっき処理、ＥＮＥＰＩＧ処理、はんだレベラー処理等が挙げられ、配線パターンの酸化膜防止及び後工程の部品実装への品質を目的としたものであれば、これに限らない表面処理方法でも可能である。
　以上により、本実施形態によるセンサー用パッケージ基板１００が完成する。
　このように、本実施形態においては、配線層Ｌ３に犠牲パターン１３３Ｖを設け、エッチング液によって犠牲パターン１３３Ｖを除去することによって貫通孔Ｖの第３の区間Ｖ３を形成していることから、配線層Ｌ３の材料である金属膜１３３ａの厚みによって第３の区間Ｖ３の空間高さＨを制御することができる。金属膜１３３ａの厚みは、レーザー加工やドリル加工における最小加工径よりも大幅に小さくできることから、このようにして形成される第３の区間Ｖ３によって第１の区間Ｖ１と第２の区間Ｖ２を繋ぐことにより、異物の通過を効果的に防止することが可能となる。
　図１５は、本発明の第２の実施形態によるセンサー用パッケージ基板３００の構造を説明するための略断面図である。
　図１５に示すように、第２の実施形態によるセンサー用パッケージ基板３００は、貫通孔Ｖが第１～第５の区間Ｖ１～Ｖ５によって構成されている点において、第１の実施形態によるセンサー用パッケージ基板１００と相違している。その他の基本的な構成は、第１の実施形態によるセンサー用パッケージ基板１００と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態においては、第１の区間Ｖ１が絶縁層１１２，１１３を貫通し、第４の区間Ｖ４が絶縁層１１４を貫通し、第５の区間Ｖ５によって第１の区間Ｖ１と第４の区間Ｖ４が接続されている。第５の区間Ｖ５は、配線層Ｌ２と同じ深さ位置に設けられており、その空間高さＨは５～３５μｍ程度であり、配線層Ｌ２の厚みＴと同じである。第５の区間Ｖ５は、平面視で第１及び第４の区間Ｖ１，Ｖ４の全てと重なっている。これにより、第１の区間Ｖ１と第４の区間Ｖ４は、平面方向に広がる第５の区間Ｖ５を介して接続され、貫通孔Ｖを介した空気の流通が可能となる。特に限定されるものではないが、本実施形態においては、第５の区間Ｖ５の深さ方向における空間高さＨが第１及び第４の区間Ｖ１，Ｖ４の径よりも小さい。これにより、第２の区間Ｖ２から侵入した異物の多くが第５の区間Ｖ５を通過できないことから、異物がセンサーチップ搭載領域Ａに到達しにくくなる。
　このように、本実施形態によるセンサー用パッケージ基板２００は、貫通孔Ｖが第１～第５の区間Ｖ１～Ｖ５からなり、第１の区間Ｖ１と第２の区間Ｖ２が重なることなく、平面方向に広がる第３の区間Ｖ３を介して接続されるとともに、第１の区間Ｖ１と第４の区間Ｖ４が重なることなく、平面方向に広がる第５の区間Ｖ５を介して接続される。これにより、第１の実施形態によるセンサー用パッケージ基板１００と比べ、貫通孔Ｖに侵入した異物がセンサーチップ搭載領域Ａにより到達しにくくなる。
　次に、本実施形態によるセンサー用パッケージ基板３００の製造方法について説明する。
　図１６～図１９は、本実施形態によるセンサー用パッケージ基板３００の製造方法を説明するための工程図である。
　まず、図４～図１０を用いて説明した工程を経た後、図１６に示すように、フォトリソグラフィー法により、貫通孔Ｖの第４の区間Ｖ４を形成すべき平面位置のドライフィルム１７１と、貫通孔Ｖの第２の区間Ｖ２を形成すべき平面位置のドライフィルム１７２を除去した後、ドライフィルム１７１，１７２から露出する金属膜１３１ａ，１３４ａを除去することによって開口部Ａ４，Ａ２を形成する。開口部Ａ４の平面位置は、貫通孔Ｖの第４の区間Ｖ４を形成すべき平面位置であり、開口部Ａ２の平面位置は、貫通孔Ｖの第２の区間Ｖ２を形成すべき平面位置である。図１６に示すように、最終的に貫通孔Ｖの第５の区間Ｖ５となる位置には、犠牲パターン１３２Ｖを形成しておく。さらに、最終的に貫通孔Ｖの第１の区間Ｖ１となる位置には、犠牲パターン１３２Ｖ，１３３Ｖを繋ぐ複数のスルーホール導体１４５を形成しておく。
　この状態で、図１７に示すように、表裏からレーザー加工、ブラスト加工又はその両方を施すことにより、絶縁層１１１，１１４にスルーホールを形成する。レーザー加工又はブラスト加工においては、犠牲パターン１３２Ｖ，１３３Ｖがストッパーとして機能する。
　次に、図１８に示すように、ドライフィルム１７１，１７２を除去した後、配線パターン１３１，１３４を形成すべき箇所を選択的に覆うレジスト膜１７３，１７４を形成する。この時、貫通孔Ｖの第４の区間Ｖ４がレジスト膜１７３で覆われず、且つ、貫通孔Ｖの第２の区間Ｖ２がレジスト膜１７４で覆われないよう、レジスト膜１７３，１７４をパターニングする。
　この状態で、図１９に示すように、酸などのエッチング液を用いて金属膜１３１ａ，１３４ａをパターニングすることによって配線パターン１３１，１３４を形成する。この時、エッチング液の浸入により、犠牲パターン１３２Ｖ，１３３Ｖ及びスルーホール導体１４５が浸食される。これにより、配線パターン１３１，１３４のパターニングと同時に犠牲パターン１３２Ｖ，１３３Ｖ及びスルーホール導体１４５が除去され、犠牲パターン１３２Ｖ，１３３Ｖが除去されることによって形成された空間がそれぞれ貫通孔Ｖの第５及び第３の区間Ｖ５，Ｖ３となり、スルーホール導体１４５除去されることによって形成された空間が貫通孔Ｖの第１の区間Ｖ１となる。上述の通り、第５の区間Ｖ５の深さ方向における空間高さＨは、配線層Ｌ２の厚みＴと同じであり、５～３５μｍ程度である。
　そして、図１５に示すように、絶縁層１１４，１１１の表面にそれぞれソルダーレジスト１２１，１２２を形成し、ソルダーレジスト１２１，１２２から露出する配線パターン１３４，１３１に対して部品実装用の表面処理を行えば、本実施形態によるセンサー用パッケージ基板３００が完成する。
　このように、本実施形態においては、配線層Ｌ２，Ｌ３にそれぞれ犠牲パターン１３２Ｖ，１３３Ｖを設け、エッチング液によって犠牲パターン１３２Ｖ，１３３Ｖを除去することによって貫通孔Ｖの第５及び第３の区間Ｖ５，Ｖ３を形成していることから、配線層Ｌ２，Ｌ３の材料である金属膜１３２ａ，１３３ａの厚みによって第５及び第３の区間Ｖ５，Ｖ３の空間高さＨを制御することができる。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
　例えば、上記実施形態においては、第１及び第２の区間Ｖ１，Ｖ２をそれぞれ複数設けているが、本発明においてこの点は必須でなく、図２０に示す第１の変形例による貫通孔Ｖのように、第１の区間Ｖ１と第２の区間Ｖ２の数がそれぞれ１個であっても構わない。尚、図２０～図２２において、（ａ）は略断面図、（ｂ）は略平面図である。
　また、上記実施形態においては、第１の区間Ｖ１と第２の区間Ｖ２が平面視で重なりを有していないが、本発明においてこの点は必須でなく、図２１に示す第２の変形例による貫通孔Ｖのように、第１の区間Ｖ１と第２の区間Ｖ２が平面視で部分的な重なりを有していても構わない。つまり、第１の区間Ｖ１と第２の区間Ｖ２は、平面視で少なくとも一部が重なりを有していなければ足りる。
　さらに、上記実施形態においては、第１の区間Ｖ１の径φ１と第２の区間Ｖ２の径φ２同じであるが、本発明においてこの点は必須でなく、図２２に示す第３の変形例による貫通孔Ｖのように、第１の区間Ｖ１の径φ１と第２の区間Ｖ２の径φ２が互いに異なっていても構わない。この場合、図２２に示すように、第１の区間Ｖ１の径φ１よりも第２の区間Ｖ２の径φ２の方が大きいことが好ましい。これによれば、第２の区間Ｖ２を入り口とする貫通孔の開口部のサイズが十分に確保されることから、貫通孔Ｖを介した空気の流通が促進されるとともに、第２の区間Ｖ２に侵入した異物が第１の区間Ｖ１を通過しにくくなる。
１００，３００　　センサー用パッケージ基板
１００Ａ　　センサーモジュール
１０１　　一方の表面
１０２　　他方の表面
１１１～１１４　　絶縁層
１２１，１２２　　ソルダーレジスト
１３０　　外部端子
１３１～１３４　　配線パターン
１３１ａ～１３４ａ　　金属膜
１３２Ｖ，１３３Ｖ　　犠牲パターン
１４１～１４５　　スルーホール導体
１５０　　コントローラチップ
１５１　　コントローラチップの主面
１６０，１７０　　センサーチップ
１６１　　検出部
１７１，１７２　　ドライフィルム
１７３，１７４　　レジスト膜
１８１，１８２　　ボンディングワイヤ
１８３　　ダイアタッチフィルム
１９０　　キャップ
１９１　　空間
２００　　マザーボード
Ａ，Ｂ　　センサーチップ搭載領域
Ａ１，Ａ２，Ａ４　　開口部
Ｌ１～Ｌ４　　配線層
Ｖ，Ｖ０　　貫通孔
Ｖ１　　第１の区間
Ｖ２　　第２の区間
Ｖ３　　第３の区間
Ｖ４　　第４の区間
Ｖ５　　第５の区間

Claims (13)

  1. 　一方の表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視で前記センサーチップ搭載領域と重なる位置に設けられ、前記一方の表面から他方の表面に亘って貫通する貫通孔を有するセンサー用パッケージ基板であって、
    　前記貫通孔は、前記一方の表面側に位置する第１の区間と、前記他方の表面側に位置する第２の区間と、前記第１の区間と前記第２の区間を繋ぐ第３の区間とを有し、
    　前記第１の区間と前記第２の区間は、平面視で少なくとも一部が重なりを有しておらず、
    　前記第３の区間は、平面視で前記第１及び第２の区間の全体と重なることを特徴とするセンサー用パッケージ基板。
  2. 　前記第１の区間と前記第２の区間は、平面視で全体が重ならないことを特徴とする請求項１に記載のセンサー用パッケージ基板。
  3. 　前記第２の区間は、前記他方の表面側に露出し、
    　前記第１の区間よりも前記第２の区間の方が径が大きいことを特徴とする請求項１又は２に記載のセンサー用パッケージ基板。
  4. 　前記貫通孔は、前記第１及び第２の区間を複数有することを特徴とする請求項１乃至３のいずれか一項に記載のセンサー用パッケージ基板。
  5. 　前記第２の区間は、前記他方の表面側に露出し、
    　前記第１の区間の数よりも前記第２の区間の数の方が多いことを特徴とする請求項４に記載のセンサー用パッケージ基板。
  6. 　前記第１の区間と重なる深さ位置に電子部品が埋め込まれていることを特徴とする請求項３又は５に記載のセンサー用パッケージ基板。
  7. 　前記第３の区間の深さ方向における空間高さは、前記第１の区間の径及び前記第２の区間の径よりも小さいことを特徴とする請求項１乃至６のいずれか一項に記載のセンサー用パッケージ基板。
  8. 　前記第３の区間と同じ深さ位置に設けられた配線層を備え、
    　前記第３の区間の深さ方向における空間高さは、前記配線層の厚みと等しいことを特徴とする請求項１乃至７のいずれか一項に記載のセンサー用パッケージ基板。
  9. 　前記貫通孔は、前記第１の区間よりも前記一方の表面側に位置する第４の区間と、前記第１の区間と前記第４の区間を繋ぐ第５の区間とをさらに有し、
    　前記第１の区間と前記第４の区間は、平面視で少なくとも一部が重なりを有しておらず、
    　前記第５の区間は、平面視で前記第１及び第４の区間の全体と重なることを特徴とする請求項１乃至８のいずれか一項に記載のセンサー用パッケージ基板。
  10. 　前記第４の区間は、前記センサーチップ搭載領域に露出し、
    　前記第２の区間は、前記他方の表面側に露出することを特徴とする請求項９に記載のセンサー用パッケージ基板。
  11. 　請求項１乃至１０のいずれか一項に記載のセンサー用パッケージ基板と、前記センサーチップ搭載領域に搭載されたセンサーチップとを備えることを特徴とするセンサーモジュール。
  12. 　前記センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであることを特徴とする請求項１１に記載のセンサーモジュール。
  13. 　第１の絶縁層と第２の絶縁層の間に犠牲パターンを含む配線層を形成する工程と、
    　前記第１の絶縁層を貫通し、前記犠牲パターンの所定の平面位置を露出させる貫通孔の第１の区間と、前記第２の絶縁層を貫通し、前記犠牲パターンの前記所定の平面位置とは少なくとも一部が異なる平面位置を露出させる貫通孔の第２の区間を形成する工程と、
    　前記第１又は第２の区間を介してエッチング液を浸入させることによって前記犠牲パターンを除去し、これにより、前記第１の区間と前記第２の区間を繋ぐ貫通孔の第３の区間を形成する工程と、を備えることを特徴とするセンサー用パッケージ基板の製造方法。
PCT/JP2020/032313 2019-08-30 2020-08-27 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 WO2021039888A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021542993A JP7384205B2 (ja) 2019-08-30 2020-08-27 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019158046 2019-08-30
JP2019-158046 2019-08-30

Publications (1)

Publication Number Publication Date
WO2021039888A1 true WO2021039888A1 (ja) 2021-03-04

Family

ID=74685039

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/032313 WO2021039888A1 (ja) 2019-08-30 2020-08-27 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Country Status (2)

Country Link
JP (1) JP7384205B2 (ja)
WO (1) WO2021039888A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206348098U (zh) * 2016-12-21 2017-07-21 李玉贤 一种传感器
CN110049419A (zh) * 2019-04-12 2019-07-23 苏州敏芯微电子技术股份有限公司 硅麦克风
CN110113687A (zh) * 2019-04-12 2019-08-09 苏州敏芯微电子技术股份有限公司 硅麦克风

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206348098U (zh) * 2016-12-21 2017-07-21 李玉贤 一种传感器
CN110049419A (zh) * 2019-04-12 2019-07-23 苏州敏芯微电子技术股份有限公司 硅麦克风
CN110113687A (zh) * 2019-04-12 2019-08-09 苏州敏芯微电子技术股份有限公司 硅麦克风

Also Published As

Publication number Publication date
JP7384205B2 (ja) 2023-11-21
JPWO2021039888A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
US8785256B2 (en) Method of manufacturing semiconductor package
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US11053118B2 (en) Sensor package substrate and sensor module having the same
WO2008056499A1 (en) Semiconductor device and method for manufacturing same
JP2012212818A (ja) 電子部品内蔵基板及びその製造方法
US20220406670A1 (en) Sensor package substrate, sensor module including the same, and electronic component embedded substrate
CN112786561B (zh) 部件承载件及其制造方法
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20220375919A1 (en) Manufacturing method of package structure
JP2009272512A (ja) 半導体装置の製造方法
WO2020255745A1 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
WO2021039888A1 (ja) センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
JP7342445B2 (ja) 電子部品内蔵基板及びその製造方法
US11393761B2 (en) Circuit board and its manufacturing method
TWI766359B (zh) 電子零件內藏封裝基板及具備其之感測器模組暨電子零件內藏封裝基板之製造方法
TWI741354B (zh) 感測器用封裝基板及具備其之感測器模組暨內藏電子零件之基板
TWI789781B (zh) 具有腔部之電路基板及其製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP2006310821A (ja) 半導体モジュールおよびその製造方法
CN112447653A (zh) 传感器用封装基板及具备其的传感器模块以及电子部件内置基板
JP2005175509A (ja) 回路装置
JP2008010208A (ja) 多方向スイッチ
JP2006054496A (ja) 半導体装置およびその製造方法
KR20150134699A (ko) 회로기판의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20858314

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021542993

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20858314

Country of ref document: EP

Kind code of ref document: A1