JP7104275B2 - 増幅器のための同相利得トリミング - Google Patents

Description

増幅器は、種々の目的のために用いられる。例えば、電流を測定するために感知増幅器が用いられる。低抵抗値感知抵抗器で生成される電圧は、抵抗器を介する電流の関数である。感知増幅器の電圧は、感知増幅器により増幅され、制御フィードバックループに用いることができる。例えば、感知増幅器は、モーターコントローラデバイスの一部であり得、モーターを介する電流は、モーターの速度を制御するのを助けるため、フィードバック信号として用いられる。

増幅器は、様々のアーキテクチャの任意のものを有し得る。例えば、幾つかの増幅器は、非対称なアーキテクチャを有する。非対称な増幅器は、各入力・出力の信号フローについて回路要素が異なるものである。例えば、増幅器が正の入力及び負の入力を有する差動増幅器である場合、正の入力の入力回路要素は、負の入力の入力回路要素とは異なって構成される。このような非対称性、及びデバイスモデリングの不正確さ、寄生の影響、及び半導体プロセス変動のため、増幅器の同相利得は、種々の応用例に対して許容可能な値より高くなり得る。

記載される例において、電気デバイス（例えば、集積回路）が、増幅器、構成可能な同相利得トリム回路、及びメモリを含む。構成可能な同相利得トリム回路は増幅器に結合される。メモリは、インピーダンスマッチング回路を構成するための電気デバイスのための初期化プロセスの間用いることが可能なトリムデータを含むように構成される。

他の例において、集積回路が、第１及び第２のノードを含む非対称な増幅器と、増幅器に結合される構成可能な同相利得トリム回路とを含む。構成可能な同相利得トリム回路は、第１のノードと接地と間に結合される第１の複数のインピーダンスマッチング要素、及び、第２のノードと接地との間に結合される第２の複数のインピーダンスマッチング要素を含む。この集積回路はまた、第１及び第２のインピーダンスマッチング要素を構成するため電気デバイスのための初期化プロセスの間用いることが可能なトリムデータを含むように構成されるメモリを含み得る。

更に別の例において、或る方法が、増幅器の同相利得を決定すること、決定された同相利得を閾値と比較すること、及び、増幅器の同相利得が閾値を下回るまで増幅器の同相利得トリム回路の構成を変えることを含む。

増幅器の回路アーキテクチャを示し、種々の例に従った、増幅器の同相利得を低減するのを助けるため、構成可能な同相利得トリム回路を含む。

種々の例に従った、構成可能な同相利得トリム回路及び増幅器を含み、マイクロコントローラユニットに結合される集積回路を示す。

種々の例に従った、増幅器の同相利得を最大閾値より低く低減するように、同相利得トリム回路に対するトリムデータを決定するためプログラミングユニットに結合される集積回路を示す。

種々の例に従ってプログラミングユニットによって実施される方法を図示する。

初期化プロセスの間、同相利得トリム回路を構成するように集積回路によって実施される方法を図示する。

シングルエンド共通ゲート回路トポロジーを用いる増幅器など、種々のタイプの増幅器の非対称性質を仮定すると、記載される実施例は、増幅器の種々のノードに結合される同相利得トリム回路を含む。同相利得トリム回路は、同相除去比及び共通利得を増大させるような方式でノードのインピーダンスを調節するように構成され得る。トリムデータが、トリムプロセスの間、増幅器に対して決定され、トリムデータは、増幅器を含むデバイス（例えば、集積回路）のメモリにストアされる。後続のデバイス初期化プロセスの間、トリムデータは、メモリからリトリーブされ、同相利得トリム回路を構成するために用いられる。

増幅器の同相利得を低減するため本願において記載される手法は、任意のタイプの増幅器回路トポロジーに適用され得る。記載される手法は、特に、非対称な増幅器トポロジーに対して有益であり得るが、この手法は対称増幅器トポロジーにも適用し得る。

図１は、増幅器回路８０（又は単に増幅器）の少なくとも一部を示す。図１の例における増幅器回路は、非対称アーキテクチャを有するが、他の実施例において対称であり得る。増幅器８０への正の及び負の入力は、それぞれ、ＩＰｘ及びＩＮｘとして示されている。ＩＰｘ及びＩＮｘ入力は、抵抗器Ｒ１及びＲ２を介してトランジスタＭＮ１及びＭＮ２のソースに接続される。トランジスタＭＰ１及びＭＰ２は、バイアス電流を別々に、ＭＮ１、及びＭＮ２に供給する。また、ダイオード接続ＭＮ２は、ＭＮ１のゲートに接続する。ＭＮ１は、共通ゲート増幅器として働く。ＭＮ２ソース電圧をＭＮ１ソース電圧に等しくさせるため、負のフィードバックループが、ＭＮ２、ＭＮ１、及びＭＮ０により形成される。ＭＮ２から来るバイアス電流を介するＲ２における余分な電流はＭＮ０を介して流れる。この電流は、ＩＰｘ及びＩＮｘ間の差動電圧の情報を含む。この電流は、更にＭＰ３及びＭＰ４によりミラーされ、その後、抵抗器Ｒ３を介して電圧に変換される。

同相利得トリム回路９０も図１に示される。同相利得トリム回路９０は、示されるように増幅器ノード１００及び１２０に結合される。同相利得トリム回路９０は、複数のインピーダンスマッチング回路９２～９８を含む。第１の複数のインピーダンスマッチング回路が、ノード１００と接地との間に結合され得、第２の複数のインピーダンスマッチング回路が、ノード１２０と接地との間に結合され得る。図１の例において、ノード１００と接地との間に結合される第１の複数のインピーダンスマッチング回路は、インピーダンスマッチング回路９２及び９４を含み、ノード１２０と接地との間に結合される第２の複数のインピーダンスマッチング回路は、インピーダンスマッチング回路９６及び９８を含む。そのため、各複数のインピーダンスマッチング回路は、この実施例において２つのインピーダンスマッチング回路を含む。しかし、各複数におけるインピーダンスマッチング回路の数は、このような回路の一つ又は複数を含む２以外であり得る。また、インピーダンスマッチング回路の数は、各増幅器ノード１００及び１２０に結合されるものと同じである（即ち、この例では２）が、ノード１００に結合されるインピーダンスマッチング回路の数は、ノード１２０に結合されるインピーダンスマッチング回路の数とは異なり得る。例えば、別の実施例において、３つのインピーダンスマッチング回路がノード１２０に結合される一方で、２つのインピーダンスマッチング回路がノード１００に結合され得る。

各インピーダンスマッチング回路９２～９８は、コンデンサ及び直列接続されるスイッチを含み得る。インピーダンスマッチング回路９２は、コンデンサＣ１及び対応するスイッチＭＮ３を含む。インピーダンスマッチング回路９４は、コンデンサＣ２及び対応するスイッチＭＮ４を含む。インピーダンスマッチング回路９６は、コンデンサＣ３及び対応するスイッチＭＮ５を含む。インピーダンスマッチング回路９８は、コンデンサＣ４及び対応するスイッチＭＮ６を含む。そのため、同相利得トリム回路９０は、複数のコンデンサ及び対応する複数のスイッチを含む。幾つかの実施例において、コンデンサは、横方向フラックス金属コンデンサを含み得るが、他の実施例において、異なるタイプのコンデンサであり得る。同相利得トリム回路９０における各コンデンサＣ１～Ｃ４は、その対応するスイッチＭＮ３～ＭＮ６を用いて個別に選択可能である。スイッチは、図１に示されるものなどの幾つかの実施例において、ｎ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり得るが、他の実施例においてｐ型ＭＯＳＦＥＴなどの他のタイプのトランジスタであり得る。

各スイッチＭＮ３～ＭＮ６は、そのゲート端子に提供される制御信号に基づいて開かれた又は閉じられた位置で動作され得る。各スイッチは、個別の制御信号によって制御され得、そのため、各スイッチが個別に制御される。各スイッチは、接地に接続されるソース端子を有するので、所与のスイッチを閉じることは、対応するコンデンサを、増幅器ノード１００又は１２０と接地との間に結合させる。スイッチを開くことは、対応するコンデンサを回路から効率的に動作的に切断させる。そのため、制御信号は、コンデンサＣ１～Ｃ４の任意の組合せを増幅器ノード１００、１２０に接続するように設定され得る。例えば、ノード１００は、スイッチＭＮ３及びＭＮ４がいずれもそれらの制御信号により閉状態に置かれない場合、それに接続されるコンデンサを有さない可能性がある。別の構成において、ＭＮ４が開かれる一方で、スイッチＭＮ３が閉じられ得、それにより、ノード１００と接地との間にコンデンサＣ１のみを電気的に接続する。更に別の構成において、ＭＮ４が閉じられる一方でスイッチＭ３が開かれ得、それにより、ノード１００と接地との間にコンデンサＣ２のみを電気的に接続する。最終的に、スイッチＭＮ３及びＭＮ４両方が閉じられる場合、コンデンサＣ１及びＣ２両方が、ノード１００と接地との間に並列に接続される。スイッチＭＮ５及びＭＮ６及びそれらの対応するコンデンサＣ３及びＣ４の制御は類似しており、それにより、コンデンサＣ３及びＣ４両方を増幅器回路８０の外に残し、一つの又は他のコンデンサＣ３、及びＣ４のみをノード１２０に電気的に接続するか、又はコンデンサＣ３及びＣ４両方をノード１２０に電気的に接続する。

同相利得トリム回路９０における個々のスイッチＭＮ３～ＭＮ６のゲートに印加されるべき制御信号は、本明細書において「トリムデータ」と称され得る。このようなトリムデータは、増幅器回路８０が用いられる前に決定され得る。例えば、トリムデータは、部品が出荷される前に工場で決定され得る。トリムデータ決定プロセスが、同相利得トリム回路９０のどのコンデンサが、それらのそれぞれのノード１００、１２０と接地との間に電気的に接続されるべきかが決定するために、これ以降に記載されるように実施され得る。コンデンサをノード１００又は１２０と接地との間に接続することは、そのノードのインピーダンスをコンデンサがない場合のインピーダンスに対して調節する。トリムデータは、ノード１００及び１２０間のインピーダンスをより一層近くに均衡させるように決定され、これは、有利なことに、増幅器の回路８０のため同相利得値を低減する。

対応するスイッチのオペレーションを介して増幅器ノード１００、１２０と接地との間に電気的に結合され得るコンデンサは、幾つかの実施例において、全て同じ静電容量値を有し得、これにより、所望の整数のコンデンサに対応する多数のコンデンサスイッチを閉じる時間データ値に基づいて、Ｃ（例えば、Ｃは、３０フェムトファラドであり得る）の異なる整数倍が増幅器ノードと接地との間に電気的に結合されることが可能となる。例えば、２Ｃコンデンサが所望される場合、増幅器ノードと接地との間に２つのコンデンサを電気的に結合するため、２つのコンデンサスイッチが閉じられる。他の実施例において、所与のノードに選択的に結合されるべきコンデンサは、バイナリ重み付けされ得（１Ｃ、２Ｃ、４Ｃなど、）これにより、バイナリトリムデータ値に基づいて、Ｃの異なる整数倍が増幅器ノードと接地との間に電気的に結合されることが可能となる。

図２は、増幅器回路８０及び同相利得トリム回路９０を含む集積回路１５０を含み得るか又は集積回路１５０であり得る電気デバイスを図示する。この集積回路は、モーター駆動回路１５２、トリムデータ１５４のためのストレージ、及び制御ロジック及びインタフェース回路要素１５６など、付加的な構成要素も含み得る。集積回路１５０は、シングル又はマルチフェーズモーターであり得るモーター１８０に結合され得る。モーター１８０は、それ自体のパワーＦＥＴを有し得、これらは、モーター駆動回路１５２による生成された電流（充電又は放電電流）により駆動される。モーター１８０は、低抵抗感知抵抗器１８５を介して接地に接続する。感知抵抗器１８５は増幅器８０に結合され、増幅器８０は、モーター１８０を介して流れる電流の結果、感知抵抗器両端に生成された電圧を増幅する。増幅器は、その増幅された出力信号を制御ロジック及びインタフェース回路要素１５６（これは、クランプ回路などの調整回路要素を含み得る）に提供する。集積回路１５０は、集積回路をプログラム及び制御するために用いられ得るマイクロコントローラユニット（ＭＣＵ）１９０に結合され得る。

図３は、集積回路１５０が外部プログラミングユニット２００に結合される構成を図示する。プログラミングユニット２００は、増幅器８０の同相利得を低減及び／又は最小化するため、集積回路１５０にプログラムされるべきトリムデータ１５４を決定するように構成され得る。プログラミングユニットは、コンピュータ、又は集積回路１５０に接続されるべき適切な電気的インタフェースを有するその他のタイプの電気的装置であり得る。プログラミングユニット２００は、プログラミングユニット２００内のプロセッサにより実行されるソフトウェア又はファームウェアを含み得る。プログラミングユニットは、そのソフトウェアを実行すると、集積回路の増幅器８０の同相利得を決定し、同相利得を低減するために増幅器のノード１００及び１２０のインピーダンスを調節するように同相利得トリム回路９０を構成するように或るトリムデータ１５４を生成するように構成され得る。例えば、プログラミングユニット２００は、増幅器の同相利得を所望の閾値より低くさせる同相利得トリム回路９０のためのトリムデータ１５４を決定するように構成され得る。特定の閾値は、プログラミングユニットのソフトウェアにおいて事前設定され得、又は、プログラミングユニットのユーザーによりプログラム可能とされ得る。幾つかの応用例は、他の応用例より低い増幅器同相利得値を必要とし得、プログラミングユニットは、増幅器の同相利得が所望の閾値より低く下がることを確実にするのを助けるように構成され得る。

プログラミングユニット２００は、増幅器のための入力ピン（即ち、そうでなければ感知抵抗器１８５が接続されるピン）に接続され得る。プログラミングユニットは、増幅器８０の両方の入力に印加されるべき同相信号を生成し得る。その結果の、増幅器８０からの出力信号はその後、調整され、プログラミングユニットに戻される。増幅器の出力信号の大きさの同相入力信号に対する比が演算され、これは増幅器８０の同相利得を表す。

プログラミングユニット２００は、同相信号を増幅器の入力に注入し得、出力信号の大きさを記録し得、同相利得を演算し得る。同相利得が、（所望の最大レベルに対して）高すぎる場合、プログラミングユニットは、同相利得トリム回路９０の構成を調節するため、更新されたトリムデータを集積回路１５０に送信し得る。プログラミングユニット２００はその後、新たに再構成された同相利得トリム回路を用いて、増幅器の同相利得を演算し得る。新たに演算された同相利得が、ターゲットの最大レベルより小さい場合、プロセスは停止し、トリムデータ１５４は集積回路１５０にストアされたままである。そうでない場合、プログラミングユニット利得は、同相利得を低減する試みにおいて、更新されたトリムデータを集積回路に送信する。プロセスは、プログラミングユニットが増幅器８０のための適切に低い同相利得を演算するまで反復する。

図４は、集積回路のトリムデータ１５４を構成するためのプロセスを図示する方法フローチャートである。２１０において、この方法は、増幅器の同相利得を決定することを含む。この決定は、上述したように成され得る（例えば、共通の信号を増幅器に注入すること、出力信号の大きさを測定すること、及び出力信号の大きさの入力信号の大きさに対する比を演算すること）。プログラミングユニット２００は、このオペレーションを実施するために用いることができる。

２１２において、プログラミングユニット２００は、演算された同相利得を閾値と比較する。閾値は、プログラミングユニットに事前プログラムされていてもよく、又は、ユーザーインタフェースを介して受信された閾値を示す値であり得、それにより、プログラミングユニットのユーザーが特定の応用例に合うように閾値を調節することを可能にする。共通の利得が閾値より大きい場合、２１４において、この方法は、増幅器の同相利得を低減する試みにおいて増幅器のための同相利得トリム回路の構成を変えることを含む。幾つかの実施例において、このオペレーションは、新たなトリムデータを生成するプログラミングユニット２００を含み得る。例えば、トリムデータは、同相利得トリム回路９０内のターゲットとされるコンデンサを選択するために用いることができる。新たに生成されたトリムデータはその後、トリムデータ１５４としてストレージのため増幅器８０及び同相利得トリム回路９０を含む集積回路に送信され得る。制御はその後、新たにプログラムされたトリムデータで同相利得が再評価されるオペレーション２１０にループバックする。プログラミングユニット２００が、増幅器の同相利得が閾値より小さい（又は閾値より小さいか又はそれに等しい）と決定した後、プロセスは停止し、集積回路にもっとも最近送信されたほとんどのトリムデータは、集積回路にロードされたままであり、及びそれ以降に用いられる。

図５は、パワーオン事象の間に起こり得るなど、集積回路が初期化される度に実施され得るプロセスフローの一例である。集積回路のための初期化プロセスは２２０において始まり、成されるべきプロセスフローの残りをトリガする。初期化プロセスの間又はその後、２２２においてトリムデータがメモリからリトリーブされる。状態機械（例えば、プログラマブルコントローラ）が、集積回路に含まれ得、メモリからトリムデータをリトリーブするために用いられ得る。２２４において、トリムデータは、同相利得トリム回路９０を構成するために（例えば、状態機械により）用いられる。トリムデータは多数のビットを含み得、幾つかの実施例において、各ビットは、増幅器ノードと接地との間の各このようなスイッチのコンデンサに選択的に電気的に結合する（又はしない）ため、対応するスイッチ（例えば、図１の例におけるＭＮ３～ＭＮ６）を開く又は閉じるために用いられる。

本記載において、「結合する（couple）」という用語は、間接的又は直接的な有線又はワイヤレスの接続を意味する。例えば、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的接続を介するものであり得、又は、他のデバイス及び接続を介する間接的接続を介するものであり得る。

本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (18)

1. 電気デバイスであって、
   増幅器であって、
   ゲートを有する 第１のバイアストランジスタと、第１のトリムノードと、ゲートを有する第１の入力トランジスタと、第１の抵抗器と、正入力との第１の直列接続と、
   前記第１のバイアストランジスタのゲートに結合されるゲートを有する 第２のバイアストランジスタと、第２のトリムノードと、前記第１の入力トランジスタのゲートに結合されるゲートを有する第２の入力トランジスタと、第２の抵抗器と、負入力との第２の直列接続と、
   前記第２の入力トランジスタと前記第２の抵抗器との間の結合ノードと出力との間に結合される出力トランジスタであって、前記第１のトリムノードに結合されるゲートを有する、前記出力トランジスタと、
   を含む、前記増幅器と、
   前記第１のトリムノードに結合される第１の出力と、前記第２のトリムノードに結合される第２の出力と、接地接続と、複数のトリムデータ入力と、前記第１の出力と前記接地接続との間に結合される第１のインピーダンスマッチング要素と、前記第２の出力と前記接地接続との間に結合される第２のインピーダンスマッチング要素とを含む同相利得トリム回路であって、各インピーダンスマッチング要素が制御入力を含む、前記同相利得トリム回路と、
   トリムデータのためのストレージと、前記制御入力に結合されるトリムデータ出力とを含むメモリであって、前記トリムデータが、前記第１のトリムノードと前記第２のトリムノードとの間のインピーダンスを均衡させるように決定され、前記増幅器のための同相モード利得値を削減するために用いられる、前記メモリと、
   を含む、電気デバイス。
2. 請求項１に記載の電気デバイスであって、
   前記トリムデータが、前記インピーダンスマッチング要素の各々の状態を制御するために利用可能である、電気デバイス。
3. 請求項１に記載の電気デバイスであって、
   前記インピーダンスマッチング要素の各々がコンデンサとスイッチとの直列組み合わせを更に含み、前記スイッチが前記トリムデータにより制御され得るように構成される、電気デバイス。
4. 請求項３に記載の電気デバイスであって、
   前記第１及び第２のインピーダンスマッチング要素内の前記コンデンサが全て共通の静電容量値を有する、電気デバイス。
5. 請求項３に記載の電気デバイスであって、
   前記第１のインピーダンスマッチング要素内の前記コンデンサがバイナリ重み付けされた静電容量値を含み、前記第２のインピーダンスマッチング要素内の前記コンデンサがバイナリ重み付けされた静電容量値を含む、電気デバイス。
6. 請求項１に記載の電気デバイスであって、
   前記増幅器が非対称な増幅器である、電気デバイス。
7. 請求項１に記載の電気デバイスであって、
   前記電気デバイスが集積回路である、電気デバイス。
8. 請求項１に記載の電気デバイスであって、
   電気モーターを駆動するためにモータードライバ回路を更に含み、
   前記増幅器が前記モーターを介する電流レベルを示す電圧入力信号を受信するように構成される、電気デバイス。
9. 集積回路であって、
   非対称増幅器であって、
   ゲートを有する 第１のバイアストランジスタと、第１のトリムノードと、ゲートを有する第１の入力トランジスタと、第１の抵抗器と、正入力との第１の直列接続と、
   前記第１のバイアストランジスタのゲートに結合されるゲートを有する 第２のバイアストランジスタと、第２のトリムノードと、前記第１の入力トランジスタのゲートに結合されるゲートを有する第２の入力トランジスタと、第２の抵抗器と、負入力との第２の直接接続と、
   前記第２の入力トランジスタと前記第２の抵抗器との間の結合ノードと出力との間に結合される出力トランジスタであって、前記第１のトリムノードに結合されるゲートを有する、前記出力トランジスタと、
   を含み、
   前記第１及び第２のバイアストランジスタが互いに結合されるゲートを有し、前記第１及び第２の入力トランジスタが互いに結合されるゲートを有する、前記非対称増幅器と、
   前記第１のノードと接地との間に結合される第１の複数のインピーダンスマッチング要素と、前記第２のノードと接地との間に結合される第２の複数のインピーダンスマッチング要素とを含む同相利得トリム回路であって、各インピーダンスマッチング要素が制御入力を含む、前記同相利得トリム回路と、
   トリムデータのためのストレージと、前記第１及び第２のインピーダンスマッチング要素を構成するために前記制御入力に結合されるトリムデータ出力とを含むメモリであって、前記トリムデータが、前記第１のトリムノードと前記第２のトリムノードとの間のインピーダンスを均衡させるように決定され、前記非対称増幅器のための同相モード利得値を削減するために用いられる、前記メモリと、
   を含む、集積回路。
10. 請求項９に記載の集積回路であって、
    前記第１及び第２の複数のインピーダンスマッチング要素の各々がコンデンサを更に含み、前記第１及び第２のインピーダンスマッチング要素内の前記コンデンサが全て共通の静電容量値を有する、集積回路。
11. 請求項９に記載の集積回路であって、
    前記第１及び第２の複数のインピーダンスマッチング要素の各々がコンデンサを更に含み、前記第１のインピーダンスマッチング要素内の前記コンデンサがバイナリ重み付けされた静電容量値を有し、前記第２のインピーダンスマッチング要素内の前記コンデンサがバイナリ重み付けされた静電容量値を有する、集積回路。
12. 請求項９に記載の集積回路であって、
    前記増幅器が感知増幅器である、集積回路。
13. 請求項９に記載の集積回路であって、
    前記第１及び第２の複数のインピーダンスマッチング要素の各インピーダンスマッチング要素が、コンデンサと、前記コンデンサと直列に結合される構成可能なスイッチとを更に含む、集積回路。
14. 方法であって、
    増幅器の同相利得を決定することであって、前記増幅器が、負入力と、正入力と、出力と、第１のバイアストランジスタと第１の入力トランジスタとの間に結合されて前記第１の入力トランジスタを介して前記負入力に結合される第１のノードと、第２のバイアストランジスタと第２の入力トランジスタとの間に結合されて前記第２の入力トランジスタを介して前記正入力に結合される第２のノードとを含み、前記第１及び第２のバイアストランジスタが互いに結合されるゲートを有し、前記第１及び第２の入力トランジスタが互いに結合されるゲートを有し、前記第２のノードが前記出力と前記負入力との間に結合される出力トランジスタのゲートに結合される、前記同相利得を決定することと、
    前記決定された同相利得を閾値と比較することと、
    前記第１及び第２のノードの間のインピーダンスを均衡させて前記同相利得を前記閾値より下に削減することにより前記増幅器の前記同相利得を構成するためのトリムデータを生成することと、
    前記トリムデータをメモリに格納することと、
    前記メモリに格納された前記トリムデータに応答して前記メモリに結合される同相利得トリム回路の構成を変えることであって、前記同相利得トリム回路が、前記第１のノードに結合される第１のインピーダンスマッチング要素と、前記第２のノードに結合される第２のインピーダンスマッチング要素とを含む、前記変えることと、
    を含む、方法。
15. 請求項１４に記載の方法であって、
    前記同相利得トリム回路の構成を変えることが、前記同相利得トリム回路のための新たなトリムデータを生成することを含む、方法。
16. 請求項１５に記載の方法であって、
    前記同相利得トリム回路の構成を変えることが、前記新たに生成されたトリムデータを前記増幅器を含むデバイスに送信することを更に含む、方法。
17. 請求項１６に記載の方法であって、
    前記同相利得を決定することと、前記同相利得を閾値と比較することと、前記構成を変えることとが、前記増幅器と前記同相利得トリム回路とを含むデバイスのための初期化プロセスによりトリガされる、方法。
18. 請求項１４に記載の方法であって、
    ユーザーインタフェースを介して前記閾値を示す値を受け取ることを更に含む、方法。

Images