JP7099372B2

JP7099372B2 - 双方向絶縁型ｄｃ－ｄｃコンバータおよび制御方法

Info

Publication number: JP7099372B2
Application number: JP2019043323A
Authority: JP
Inventors: 一徳森田
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2019-03-11
Filing date: 2019-03-11
Publication date: 2022-07-12
Anticipated expiration: 2039-03-11
Also published as: JP2020150574A

Description

本発明は、双方向絶縁型ＤＣ－ＤＣコンバータおよび制御方法に係るものであって、例えば双方向絶縁型ＤＣ－ＤＣコンバータの変換効率に貢献可能な技術に関するものである。

種々の分野で適用（例えばバッテリシミュレータ等の産業用機器に適用）されている直流電源装置の一例として、２つの直流電源（後述の図１では第１，第２直流電源１，２）間を双方向絶縁型ＤＣ－ＤＣコンバータ（以下、単に双方向コンバータと適宜称する）により電力伝送（双方向に電力伝送）する構成がある。

電力伝送においては、例えば直流電源装置の一次側直流電力をスイッチング素子等により交流電力に変換してトランス一次側に流し、当該トランス二次側に伝送された交流電力をスイッチング素子により整流して直流電力に変換することが挙げられる。

トランスは、体積が印加電圧の周波数に依存することから、当該周波数が高い構成とした場合には、小型化することが可能となる。しかしながら、前述のようにスイッチング素子により電力を変換する場合に発生し得るスイッチング損失は、周波数にほぼ比例するものである。このため、双方向コンバータにおいて単に周波数が高くなるような構成にした場合には、当該双方向コンバータの損失が増大してしまうおそれがある。

近年、双方向コンバータの１スイッチングあたりのスイッチング損失を低減したり、当該双方向コンバータの小型化と低損失化を両立させる構成として、ＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ方式によるものが研究されている（例えば、非特許文献１参照）。

このＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ方式の双方向コンバータは、双方向に電圧変換可能な一対のコンバータ部（後述の図９では第１，第２コンバータ部４，１０）がトランス等によって結合された結合回路（以下、単にＤＡＢ回路と適宜称する）を備えている。そして、ＤＡＢ回路の各コンバータ部のスイッチング素子において、それぞれゲート信号を出力して適宜スイッチング制御することにより、当該各コンバータ部間で所望の電力伝送ができるような構成とばっている。また、スイッチング素子に対してコンデンサを並列接続したり、トランスに対してリアクトルを直列接続した構成もある。

また、スイッチング素子のデッドタイム中にコンデンサとリアクトルによる共振現象を利用し、スイッチング素子の印加電圧をゼロにしてゼロ電圧スイッチングを図った構成もあり、当該スイッチング素子のターンオン損失をゼロにすることも可能となっている。

ところで、双方向コンバータの制御構成においては、例えばＤＡＢ回路二次側の直流出力部（後述の図９では第２平滑コンデンサ１１等）の直流電圧を検出し、その検出結果に基づいて電圧制御するものがある。この電圧制御の場合、外部からの電圧指令どおりの直流電圧を出力できるように、双方向コンバータを動作させることとなる。

しかしながら、双方向コンバータの構成部品であるトランスやスイッチング素子は、許容電流が限られているため、前述のように単なる電圧制御による制御構成の場合には、例えば起動時の突入電流や、負荷急変時の電流増大により、当該構成部品の焼損や破壊等の事態を招く可能性がある。

このような事態を抑制するものとして、電流制御を適用した制御構成が挙げられる。例えば特許文献１では、ＤＡＢ回路二次側の直流出力部の電流（負荷電流）を検出し、その検出結果に基づいて電流制御をする技術が提案されている。

山岸達也, 赤木泰文：「ＳｉＣ－ＭＯＳＦＥＴ／ＳＢＤモジュールを用いた７５０Ｖ，１００ｋＷ，２０ｋＨｚ双方向絶縁形ＤＣ／ＤＣコンバータ」，電気学会論文誌Ｄ，Ｖｏｌ．１３４，Ｎｏ．５，ｐｐ．５４４－５５３（２０１４）．

特開２０１４－０８７１３４号公報

非特許文献１や特許文献１に示すような双方向コンバータ（以下、単に従来コンバータと適宜称する）による電力伝送では、例えばＤＡＢ回路一次側のスイッチング素子のスイッチング制御によってトランス一次側に電圧を印加した場合、トランス二次側に電圧が誘導され、その誘導した電圧をＤＡＢ回路二次側のスイッチング素子によって整流する。ＤＡＢ回路二次側の直流出力部にコンデンサ（後述の図１では第２平滑コンデンサ１１）が接続されている場合には、当該整流によってコンデンサが充電されることとなる。

ここで、従来コンバータにおいて、トランスの一次側，二次側のリアクトルによるインダクタンスや、コンデンサのキャパシタンスが存在する場合には、前記電力伝送において応答遅れが生じ得る。そして、前記応答遅れの後、ＤＡＢ回路二次側に接続されている負荷（接続機器等）との間の電圧差によって、当該ＤＡＢ回路二次側から負荷等に電流が流れだすこととなる。

このような応答遅れを伴う電力伝送では、ＤＡＢ回路一次側をスイッチング制御してからＤＡＢ回路二次側の直流出力部の電流の増加に至るまでには、時間がかかってしまう。すなわち、制御において無駄な時間がかかってしまい、制御応答が遅くなってしまう。

また、従来コンバータは、トランスの入出力電流等を直接検出していない構成であるため、例えばＤＡＢ回路二次側の短絡などによってトランスに過電流が発生した場合には、当該トランスを保護することが困難となるおそれがある。

本発明は、かかる技術的課題を鑑みてなされたものであって、双方向コンバータの制御応答の向上や構成部品の保護に貢献可能な技術を提供することにある。

この発明の一態様は、トランスを介して結合された第１，第２コンバータ部と、第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、を備えた双方向絶縁型ＤＣ－ＤＣコンバータである。

第１コンバータ部は、第１直流電源とトランスの一次側に接続され、第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、第２コンバータ部は、第２直流電源とトランスの二次側に接続され、第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有する。

そして、制御回路は、第１コンバータ部とトランスの一次側との間、または第２コンバータ部とトランス二次側との間から検出された電流検出値と、三角波キャリア信号と、に基づいて、第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成する、ことを特徴とするものである。

また、電流検出値は、三角波キャリア信号における谷部の底側および山部の頂側のうち何れか一方のタイミングでサンプリングしたものであり、制御回路は、前記サンプリングした電流検出値と、第２コンバータ部直流側から検出された電圧検出値と、第２コンバータ部直流側において設定された電圧指令値と、に基づいて位相差指令値を生成し、前記ゲート信号は、前記生成した位相差指令値と、三角波キャリア信号と、に基づいて生成されたものである、ことを特徴しても良い。

また、電流検出値は、三角波キャリア信号の谷部および山部のうち何れか一方において±１／８周期の期間内での複数サンプリング点でサンプリングしたものであり、制御回路は、前記サンプリングした複数サンプリング点での電流検出値を移動平均処理化して得た値と、第２コンバータ部直流側から検出された電圧検出値と、第２コンバータ部直流側において設定された電圧指令値と、に基づいて位相差指令値を生成し、前記ゲート信号は、前記生成した位相差指令値と、三角波キャリア信号と、に基づいて生成されたものである、ことを特徴しても良い。

また、制御回路は、電流検出値が、当該電流検出値において設定された所定の閾値を超過している場合に、半導体スイッチング素子をスイッチングオフする、ことを特徴しても良い。

他の態様は、トランスを介して結合された第１，第２コンバータ部と、第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、を備えた双方向絶縁型ＤＣ－ＤＣコンバータの制御方法である。

そして、制御回路により、第１コンバータ部とトランスの一次側との間、または第２コンバータ部とトランス二次側との間から交流電流を検出し、前記検出した交流電流値および交流電圧値と、三角波キャリア信号と、に基づいて、第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成する、ことを特徴とする。

以上示したように本発明によれば、双方向コンバータの制御応答の向上や構成部品の保護に貢献することが可能となる。

本実施形態の一例である双方向コンバータＡを説明するための直流電源装置の概略構成図（双方向コンバータＡの主回路構成を説明する図）。実施例１による制御回路２００の制御構成図実施例２による制御回路２００の制御構成図。実施例１，２の制御回路２００におけるゲート生成部２６０の内部構成例を示す構成図。実施例１による制御回路２００の制御動作例を説明する波形図（三角波キャリア信号、一次側被比較波、二次側被比較波、一次側スイッチング信号、二次側スイッチング信号、交流電圧Ｖ１，Ｖ２、交流電流Ｉ）。位相差指令が大きい場合を説明する波形図（三角波キャリア信号、一次側被比較波、二次側被比較波、交流電圧Ｖ１，Ｖ２、交流電流Ｉ）。位相差指令が小さい場合を説明する波形図（三角波キャリア信号、一次側被比較波、二次側被比較波、交流電圧Ｖ１，Ｖ２、交流電流Ｉ）。実施例２による制御回路２００の制御動作例を説明する波形図（三角波キャリア信号、一次側被比較波、二次側被比較波、一次側スイッチング信号、二次側スイッチング信号、交流電圧Ｖ１，Ｖ２、交流電流Ｉ）。従来コンバータＪの主回路構成図。

以下、本発明の実施形態における双方向コンバータおよび制御方法は、従来コンバータの制御構成のようにＤＡＢ回路二次側の直流出力部の電流検出値に基づいて電流制御するものとは、全く異なるものである。

すなわち、本実施形態による制御構成は、ＤＡＢ回路一次側の第１コンバータ部とトランス一次側との間から検出された電流検出値、またはＤＡＢ回路二次側の第２コンバータ部とトランス二次側との間から検出された電流検出値（すなわち、トランスの入力電流または出力電流の検出値）を、適用（何れか一方のみを適用）するものである。

そして、前記電流検出値と、第２コンバータ部直流側から検出された電圧検出値と、第２コンバータ部直流側において設定された電圧指令値と、三角波キャリア信号と、に基づいて、第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成する構成である。

例えば図９に示す従来コンバータＪの場合、ＤＡＢ回路１００二次側の直流出力部側の出力電流を電流検出器２０ａにより検出し、その検出した電流検出値に基づいてＤＡＢ回路１００を電流制御して電力伝送する構成となっている。なお、図１に示すものと同様のものには同一符号を適用する等により、その詳細な説明を省略する。

しかしながら、従来コンバータＪは、当該従来コンバータＪ内のインダクタンス（例えばトランス８の一次側，二次側のリアクトル７，９によるインダクタンス）やキャパシタンス（例えばコンデンサ１１のキャパシタンス）により、電力伝送において応答遅れが生じ得る。

すなわち、制御において無駄な時間がかかってしまい、制御応答が遅くなってしまう。この場合、高速の電流制御を行うことは困難であり、出力電圧（負荷電圧）においては電圧指令値に対する制御応答遅れが生じ得る。

また、従来コンバータＪでは、トランス８の入力電流を直接検出しない構成であるため、例えばＤＡＢ回路１００二次側（図９中では第２コンバータ部１０内）の短絡などによってトランス８に過電流が発生した場合には、当該トランス８を保護することが困難となるおそれがある。

一方、本実施形態による制御構成においては、トランスの入力電流または出力電流の検出値を電流制御に適用するものであるため、従来コンバータＪで生じ得るような制御応答遅れを抑制することができる。また、当該電流検出値によれば、トランスに発生し得る過電流の有無を適宜把握することが容易となる。

これにより、双方向コンバータの制御応答の向上や構成部品の保護に貢献することが可能となる。このような貢献によれば、例えば直流電源装置に接続された負荷（接続機器等）について高精度な負荷運転ができ、また、当該直流電源装置の信頼性を向上できる可能性がある。

本実施形態の双方向コンバータおよび制御方法は、前述のようにトランスの入力電流または出力電流の検出値を適用して第１，第２コンバータの各半導体スイッチング素子のゲート信号を生成する制御構成であれば、種々の分野（例えば電力変換技術等の分野）の技術常識を適宜適用して設計することが可能であり、その一例として以下に示すものが挙げられる。

≪本実施形態による双方向コンバータを適用した直流電源装置の構成例≫
図１に示す直流電源装置は、本実施形態の一例である双方向コンバータＡを説明するためのものである。図１に示す双方向コンバータＡは、ＤＡＢ回路１００と制御回路２００を主として備え、２つの直流電源１，２の両者間に介在して電力伝送（双方向に電力伝送）できるように構成されている。

ＤＡＢ回路１００は、直流電源１に並列に接続された第１平滑コンデンサ３と、スイッチング回路を有した第１コンバータ部４と、絶縁されたトランスとしての高周波トランス８と、スイッチング回路を有した第２コンバータ部１０と、直流電源２に並列に接続された第２平滑コンデンサ１１と、を主として備えている。

第１コンバータ部４のスイッチング回路は、例えばＩＧＢＴやＭＯＳＦＥＴ等を用いて成る複数の半導体スイッチング素子５ａ～５ｄ（以下、単にスイッチ５ａ～５ｄと適宜称する）を有した構成（フルブリッジ回路構成）である。

図１の第１コンバータ部４のスイッチング回路の場合、直列接続されたスイッチ５ａ，５ｂから成る第１スイッチングアームと、直列接続されたスイッチ５ｃ，５ｄから成る第２スイッチングアームと、が並列接続された単相フルブリッジ回路で構成されている。

そして、第１コンバータ部４の直流側が第１平滑コンデンサ３に接続され、当該第１コンバータ部４の交流側が高周波トランス８の第１巻線（一次側）８ａに接続されており、直流／交流間の双方向の電力変換を行うことが可能な構成となっている。

図１中の各スイッチ５ａ～５ｄの場合、それぞれダイオードが逆並列接続されている。また、各スイッチ５ａ～５ｄには、それぞれ並列にコンデンサ６ａ～６ｄが接続され、ゼロ電圧スイッチング回路構成となっている。このゼロ電圧スイッチング回路構成により、各スイッチ５ａ～５ｄのターンオン時において、各素子の両端電圧をほぼゼロ電圧にすることも可能となる。

また、各スイッチ５ａ～５ｄとトランス８との間の交流入出力線には、第１リアクトル７が接続され、当該第１リアクトル７と第１巻線８ａとが直列接続された構成となっている。

第２コンバータ部１０のスイッチング回路は、第１コンバータ部４の場合と同様に、例えばＩＧＢＴやＭＯＳＦＥＴ等を用いて成る複数のスイッチ１２ａ～１２ｄを有した構成（フルブリッジ回路構成）である。

図１の第２コンバータ部１０のスイッチング回路の場合、直列接続されたスイッチ１２ａ，１２ｂから成る第３スイッチングアームと、直列接続されたスイッチ１２ｃ，１２ｄから成る第４スイッチングアームと、が並列接続された単相フルブリッジ回路で構成されている。

そして、第２コンバータ部１０の直流側が第２平滑コンデンサ１１に接続され、当該第２コンバータ部４の交流側がトランス８の第２巻線（二次側）８ｂに接続されており、直流／交流間の双方向の電力変換を行うことが可能な構成となっている。

図１中の各スイッチ１２ａ～１２ｄの場合も、それぞれダイオードが逆並列接続されている。また、各スイッチ１２ａ～１２ｄには、それぞれ並列にコンデンサ１３ａ～１３ｄが接続され、ゼロ電圧スイッチング回路構成となっている。このゼロ電圧スイッチング回路構成により、各スイッチ１２ａ～１２ｄのターンオン時において、各素子の両端電圧をほぼゼロ電圧にすることも可能となる。

また、各スイッチ１２ａ～１２ｄとトランス８との間の交流入出力線には、第２リアクトル９が接続され、当該第２リアクトル９と第２巻線８ｂとが直列接続された構成となっている。

ＤＡＢ回路１００においては、交流電流Ｉを検出する電流検出器２０が設置されている。この電流検出器２０は、前述のように交流電流Ｉを検出できるものであれば、種々の態様を適用することができ、その設置位置も適宜変更することが可能である。電流検出器２０の具体例としては、例えばホールＣＴ等のセンサを用いてなるものが挙げられる。また、電流検出器２０の設置位置においては、トランス８の一次側または二次側において交流電流Ｉを検出できる位置が挙げられる。

図１の電流検出器２０の場合、トランス８の一次側（第１コンバータ部４とトランス８の第１巻線８ａとの間）において交流電流Ｉを検出する構成となっているが、例えばスイッチ５ａ，５ｂの共通接続点と第１のリアクトル７との間や、スイッチ５ｃ，５ｄの共通接続点と第１巻線８ａとの間で検出する構成であっても良い。このように検出された電流検出値は、制御回路２００に入力されることとなる。

また、ＤＡＢ回路１００の第２コンバータ部１０直流側において、当該直流側の直流電圧を検出する電圧検出器３０が設置されている。この電圧検出器３０は、前述のように直流電圧を検出できるものであれば、種々の態様を適用することができ、その設置位置も適宜変更することが可能である。図１の電圧検出器３０の場合、第２平滑コンデンサ１１と直流電源２との間に設置され、当該第２平滑コンデンサ１１の直流電圧を検出できる構成となっている。このように検出された電圧検出値も、制御回路２００に入力されることとなる。

制御回路２００は、電流検出器２０で検出された電流検出値と、電圧検出器３０で検出された電圧検出値が入力される。また、第２コンバータ部１０直流側における所望の電圧指令値が設定されており、所望の三角波キャリア信号を生成できるようになっている。

また、制御回路２００は、電流検出値，電圧検出値，電圧指令値，三角波キャリア信号に基づいて、第１，第２コンバータ部４，１０の各スイッチ５ａ～５ｄ，１２ａ～１２ｄをそれぞれスイッチング制御するゲート信号Ｇ－５（具体的には、各スイッチ５ａ～５ｄ毎のゲート信号；オンオフ指令信号），Ｇ－１２（具体的には、各スイッチ毎のゲート信号；オンオフ指令信号）を生成できるようになっている。

そして、制御回路２００は、前記生成されたゲート信号Ｇ－５，Ｇ－１２を各スイッチ５ａ～５ｄ，１２ａ～１２ｄにそれぞれ送信し、第１，第２コンバータ部４，１０の各々のスイッチング回路を駆動制御できるような制御構成となっている。

以上示した双方向コンバータＡにおいては、目的に応じて適宜設計変更することができる。例えば、コンデンサ６ａ～６ｄ，１３ａ～１３ｄや第１，第２リアクトル７，９は、適宜省略しても良い。

また、制御回路２００においても、前述のように第１，第２コンバータ部４，１０の各々のスイッチング回路を駆動制御できるような制御構成であれば、種々の態様を適用することができ、具体例としては以下に示す実施例１，２が挙げられる。なお、図１に示すものと同様のものには同一符号を適用する等により、その詳細な説明を適宜省略する。

≪制御回路２００の実施例１≫
図２は、制御回路２００の実施例１を示すものである。図２に示す制御回路２００は、電圧検出ローパスフィルタ部（ＬＰＦ：Ｌｏｗ－ＰａｓｓＦｉｌｔｅｒ）２１０、電流検出ローパスフィルタ部２２０、電圧制御部（ＡＶＲ：ＡｕｔｏｍａｔｉｃＶｏｌｔａｇｅＲｅｇｕｒａｔｏｒ）２３０、電流制限部２４０、電流制御部（ＡＣＲ：ＡｕｔｏｍａｔｉｃＣｕｒｒｅｎｔＲｅｇｕｒａｔｏｒ）２５０、ゲート生成部２６０、一次側デッドタイム生成部２７１、二次側デッドタイム生成部２７２、三角波生成部２８０、ＡＤＣ部（ＡＤＣ：Ａｎａｌｏｇ－ｔｏ―ＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）２９０を、主として備えている。

電圧検出ローパスフィルタ部２１０は、出力電圧検出器３０で検出された電圧検出値が入力され、当該電圧検出値の高周波のノイズ成分を除去できる構成となっている。

減算器２３ａは、電圧検出ローパスフィルタ部２１０の出力と電圧指令値との差分を導出するものであり、当該差分を電圧制御部２３０に入力できる構成となっている。

電圧制御部２３０は、減算器２３ａの出力に基づいて電圧検出値が電圧指令値となるように制御できる構成となっている。この電圧制御部２３０の制御構成は、例えばＰＩＤ補償器等を用いてなる構成が挙げられる。そして、電圧制御部２３０の出力は、電流指令値となって適用されることとなる。

電流制限部２４０は、電流指令値に係る許容電流値が設定されているものであり、電圧制御部２３０から入力された電流指令値を、許容電流値以下となるように制限できる構成となっている。

三角波生成部２８０は、各スイッチ５ａ～５ｄ，１２ａ～１２ｄのスイッチング、および交流電流Ｉの検出のサンプルの基準となる三角波キャリア信号を生成できる構成となっている。三角波キャリア信号においては、当該三角波キャリア信号の周波数がスイッチング周波数となり、三角波キャリア信号の平均値がゼロとなるようにした正負対称の信号である。このような三角波キャリア信号により、例えば後述の図５に示すように、当該三角波キャリア信号の正の部分が山部となり、負の部分が谷部として現れることとなる。

電流検出器２０で検出した電流検出値は、電流検出ローパスフィルタ部２２０に入力され、高周波のノイズ成分が除去される。そして、電流検出ローパスフィルタ部２２０の出力と、三角波生成部２８０で生成した三角波キャリア信号が、それぞれＡＤＣ部２９０に入力される。

ＡＤＣ部２９０は、電流検出ローパスフィルタ部２２０でノイズを除去した電流検出値を、デジタル値に変換してサンプリングできる構成となっている。この電流検出値の変換およびサンプリングのタイミングは、三角波キャリア信号の山部の頂側および谷部の底側のうち何れか一方とする。本実施例１の場合、例えば後述の図５に示すように、三角波キャリア信号の谷部のうち底側のサンプル点（図５では丸で囲ったサンプル点）を変換およびサンプリングのタイミングとしている。

減算器２５ａは、電流制限部２４０の出力とＡＤＣ部２９０の出力との差分を導出するものであり、その差分を電流制御部２５０に入力できる構成となっている。

電流制御部２５０は、減算器２５ａの出力に基づいて電流検出値が電流指令値となるように制御できる構成となっている。この電流制御部２５０の制御構成は、例えばＰＩＤ補償器等を用いてなる構成が挙げられる。そして、電流制御部２５０の出力は、位相差指令値となって適用されることとなる。

ゲート生成部２６０は、電流制御部２５０の出力である位相差指令値と、三角波生成部２８０で生成した三角波キャリア信号と、を比較して各スイッチ５ａ～５ｄ，１２ａ～１２ｄのスイッチング信号をそれぞれ生成できる構成となっている。

そして、一次側デッドタイム生成部２７１，二次側デッドタイム生成部２７２は、それぞれゲート生成部２６０の出力が入力され、一次側ゲート信号Ｇ－５，二次側ゲート信号Ｇ－１２を生成できる構成となっている。

≪制御回路２００の実施例２≫
図３は、制御回路２００の実施例２を示すものである。なお、図２に示すものと同様のものには同一符号を適用する等により、その詳細な説明を適宜省略する。

図３に示す制御回路２００は、電圧検出ローパスフィルタ部２１０、電流検出ローパスフィルタ部２２０、電圧制御部２３０、電流制限部２４０、電流制御部２５０、ゲート生成部２６０、一次側デッドタイム生成部２７１、二次側デッドタイム生成部２７２、三角波生成部２８０、ＡＤＣ部２９０、ＡＤＣトリガ生成部３００、Ｄ型フリップフロップ３１０、割算器３２０を、主として備えている。

ＡＤＣトリガ生成部３００は、三角波生成部２８０で生成された三角波キャリア信号が入力され、ＡＤＣ部２９０の変換タイミング、およびＤ型フリップフロップ３１０でのラッチタイミングの基準となるトリガ信号を生成できる構成となっている。トリガ信号のトリガは、例えば三角波キャリア信号の谷部±１／１６周期（谷部±位相角２２．５°）の時点とする。

そして、電流検出ローパスフィルタ部２２０の出力と、ＡＤＣトリガ生成部３００で生成したトリガ信号と、がＡＤＣ２９０に入力される。また、ＡＤＣ部２９０の出力と、ＡＤＣトリガ生成部３００で生成したトリガ信号と、がＤ型フリップフロップ３１０に入力される。

Ｄ型フリップフロップ３１０は、ＡＤＣ部２９０の出力を、ＡＤＣトリガ生成部３００で生成したトリガ信号のタイミングでラッチできる構成となっている。

加算器３２ａは、ＡＤＣ部２９０の出力とＤ型フリップフロップ３１０の出力とを加算し、その加算した値を割算器３２０に入力できる構成となっている。

図３の割算器３２０は、入力を１／２にして出力できる構成となっている。これにより、割算器３２０の出力は、三角波キャリア信号の谷部±１／１６周期時点で、２回の電流検出値の移動平均となる。

減算器２５ａでは、電流制限部２４０の出力と割算器３２０の出力との差分が導出し、その差分を電流制御部２５０に入力することとなる。

そして、電流制御部２５０，ゲート生成部２６０，一次側デッドタイム生成部２７１（または二次側デッドタイム生成部２７２）を経て、一次側ゲート信号Ｇ－５，二次側ゲート信号Ｇ－１２が生成できる構成となっている。

≪実施例１による制御動作例≫
ＤＡＢ回路１００の出力電力は、下記数式（非特許文献１参照）で示すことができる。

ただし、数式中のＰはＤＡＢ回路１００の出力電力、Ｅ₁はＤＡＢ回路１００の一次側直流電圧、Ｅ₂はＤＡＢ回路１００の二次側直流電圧、Ｎはトランス８の巻線比、ωはスイッチング角周波数、ＬはＤＡＢ回路１００の一次側に等価換算したリアクトルのインダクタンスとトランス８の漏れインダクタンスの和、δは図１中の交流電圧Ｖ１と交流電圧Ｖ２の位相差とする。

実施例１による制御回路２００の制御構成では、電流制御応答は電圧制御応答よりも高速であり、電流制御を検討する場合、一次側直流電圧Ｅ₁および二次側直流電圧Ｅ₂は一定と考えることができる。

この場合、ＤＡＢ回路１００の出力電力Ｐは位相差δに依存する。一次側直流電圧Ｅ₁が一定の場合は、図１の交流電圧Ｖ１の電圧実効値は一定であるため、図１の交流電流Ｉは位相差δに依存することとなる。例えば－９０°＜位相差δ＜９０°のとき、交流電流Ｉは位相差δに対して単調増加となる。

以上のことを踏まえ、実施例１の制御回路２００において図４に示すようなゲート生成部２６０を適用し、例えば下記のとおり制御動作させることが挙げられる。

図４に示すゲート生成部２６０は、矩形波生成部４１０、一次側乗算器４２１、二次側乗算器４２２、一次側三角波比較部４３１、二次側三角波比較部４３２、を主として備えている。そして、ゲート生成部２６０には、電流制御部２５０の出力である位相差指令値と、三角波生成部２８０で生成された三角波キャリア信号と、が入力される。

この図４に示すゲート生成部２６０により一次側ゲート信号Ｇ－５を生成する場合には、まず、矩形波生成部４１０により、三角波キャリア信号に同期した矩形波信号を生成する。そして、三角波キャリア信号の立ち上がり時（傾きが正の時）にＬｏｗ、立ち下がり時（傾きが負の時）にＨｉｇｈとした矩形波信号を、一次側矩形波信号として一次側乗算器４２１に入力する。

一次側乗算器４２１では、矩形波生成部４１０で生成した一次側矩形波信号に位相差指令値を乗算し、図５に示すような一次側被比較波が得られる。この一次側被比較波は、一次側三角波比較部４３１に入力される。一次側三角波比較部４３１では、例えば図５に示すように、一次側被比較波と三角波キャリア信号との比較結果に基づいた各スイッチ５ａ～５ｄの一次側スイッチング信号Ｇ－５ａ～Ｇ－５ｄを生成する。

図５において、スイッチ５ａ～５ｄそれぞれの一次側スイッチング信号Ｇ－５ａ～Ｇ－５ｄは、一次側被比較波＞三角波キャリア信号となっている領域において、スイッチ５ａ，５ｄがスイッチングオン、スイッチ５ｂ，５ｃがスイッチングオフとなり、一次側被比較波≦三角波キャリア信号となっている領域において、スイッチ５ａ，５ｄがスイッチングオフ、スイッチＧ－５ｂ，Ｇ－５ｃがスイッチングオンとなるような信号になっている。

このように生成された一次側スイッチング信号は、一次側デッドタイム生成部２７１に入力される。そして、一次側デッドタイム生成部２７１により、当該一次側スイッチング信号の立ち上がり部がデッドタイム分削除されて（例えば、デッドタイム分オン信号→オフ信号に修正されて）、一次側ゲート信号Ｇ－５が生成される。

ゲート生成部２６０により二次側ゲート信号Ｇ－１２を生成する場合には、まず、矩形波生成部４１０により、三角波キャリア信号に同期した矩形波信号を生成する。そして、三角波キャリア信号の立ち上がり時にＨｉｇｈ、立ち下がり時にＬｏｗとした矩形波信号を、二次側矩形波信号として二次側乗算器４２２に入力する。

二次側乗算器４２２では、矩形波生成部４１０で生成した二次側矩形波信号に位相差指令値を乗算し、図５に示すような二次側被比較波が得られる。この二次側被比較波は、二次側三角波比較部４３２に入力される。二次側三角波比較部４３２では、例えば図５に示すように、二次側被比較波と三角波キャリア信号との比較結果に基づいた各スイッチ１２ａ～１２ｄの二次側スイッチング信号Ｇ－１２ａ～Ｇ－１２ｄを生成する。

図５において、スイッチ１２ａ～１２ｄそれぞれの二次側スイッチング信号Ｇ－１２ａ～Ｇ－１２ｄは、二次側被比較波＞三角波キャリア信号となっている領域において、スイッチ１２ａ，１２ｄがスイッチングオン、スイッチ１２ｂ，１２ｃがスイッチングオフとなり、二次側被比較波≦三角波キャリア信号となっている領域において、スイッチ１２ａ，１２ｄがスイッチングオフ、スイッチ１２ｂ，１２ｃがスイッチングオンとなるような信号になっている。

このように生成された二次側スイッチング信号は、二次側デッドタイム生成部２７２に入力される。そして、二次側デッドタイム生成部２７２により、当該二次側スイッチング信号の立ち上がり部がデッドタイム分削除されて（デッドタイム分オン信号→オフ信号に修正されて）、二次側ゲート信号Ｇ－１２が生成される。

以上示したように実施例１による制御回路２００を制御動作させることにより、図５に示すような波形の交流電圧Ｖ１，Ｖ２および交流電流Ｉが発生することとなる。なお、図５の各波形は、位相差指令値（電流制御部２５０の出力）が正の場合のものである。

図５によると、交流電圧Ｖ１，Ｖ２が同極性となる期間において、交流電流Ｉのｄｉ／ｄｔ（傾き）が緩やかになっていることが読み取れる。例えば、三角波キャリア信号の谷部のうち底側である期間Ｔにおいては、交流電圧Ｖ１，Ｖ２が同極性であり、交流電流Ｉのｄｉ／ｄｔが緩やかになっている。一方、交流電圧Ｖ１，Ｖ２が逆極性の期間においては、交流電流Ｉのｄｉ／ｄｔが急峻になっていることが読み取れる。

このように交流電圧Ｖ１，Ｖ２によって交流電流Ｉのｄｉ／ｄｔが変化する現象は、例えば図６，図７に示すように位相差指令値の大きさが変わっても、同様の傾向で出現する。

例えば、ＡＤＣ部２９０において、交流電流Ｉのｄｉ／ｄｔが急峻なタイミングで電流検出値のサンプリングを行った場合、多少のタイミングのずれで検出値が大きく異なってしまう可能性がある。このため、ＡＤＣ部２９０においては、交流電流Ｉのｄｉ／ｄｔが緩やかなタイミング、すなわち交流電圧Ｖ１，電圧Ｖ２が同極性の期間での電流検出のサンプリングが望ましいことが判る。

したがって、実施例１による制御回路２００では、ＡＤＣ部２９０における電流検出値の変換およびサンプリングのタイミングを、前記期間Ｔに設定（例えば期間Ｔの中央に位置する丸で囲ったサンプル点に設定）した場合、交流電流Ｉを比較的安定した領域で検出できる。そして、当該検出した電流検出値を適用して電流制御することにより、その電流制御において良好な安定性が得られることとなる。

≪実施例２の制御動作例≫
電圧検出値や電流検出値等に基づいて制御する電力変換装置は、大電力のスイッチングを行うことにより電力を変換することが多いため、当該電圧検出値や電流検出値にノイズが重畳されてしまうことがある。例えば一般の電力変換装置では検出部のローパスフィルタ（図２では電圧検出ローパスフィルタ部２１０や電流検出ローパスフィルタ部２２０に該当）の時定数を長くすることにより、ノイズ成分を除去することが考えられている。

しかしながら、ローパスフィルタの時定数を長くすると、検出信号の遅延が長くなり、応答性向上が困難となる事態になってしまう。特に、電流制御は電圧制御と比較して高速の制御が要求されるため、前記のような事態が顕著となるおそれがある。

このような事態を抑制する手法としては、実施例２の制御回路２００において、図４に示すようなゲート生成部２６０を適用して下記のとおり制御動作させることが挙げられる。なお、実施例１の場合と同様のもの（例えば一次側ゲート信号Ｇ－５，二次側ゲート信号Ｇ－１２の生成方法）については説明を省略し、主に実施例１との差異点（電流検出）について説明する。

まず、実施例２の制御回路２００において、電流検出ローパスフィルタ部２２０の時定数を小さく設定（例えば最小限に設定）しておく。また、ＡＤＣ部２９０は、電流検出値において、スイッチング周期に同期したサンプリングを複数回行う。そして、ＡＤＣ部２９０の出力とＤ型フリップフロップ３１０の出力とを加算し、その加算した値を割算器３２０に入力して移動平均化処理する。

これにより、比較的大きいノイズ成分であるスイッチング周波数のノイズ成分においては、移動平均化処理によって除去され、電流検出値の高周波のノイズ成分においては、電流検出ローパスフィルタ部２２０により除去されることとなる。そして、検出信号の遅延を抑制しながら、ノイズの影響を低減することができる。なお、ＡＤＣ部２９０の変換時間の許す限りサンプリング回数を増やすことにより、耐ノイズ性を向上できる可能性がある。

以上示したように実施例２による制御回路２００を制御動作させることにより、図８に示すような波形の交流電圧Ｖ１，Ｖ２および交流電流Ｉが発生することとなる。なお、図８の各波形は、位相差指令値（電流制御部２５０の出力）が正の場合のものである。また、ＤＡＢ回路１００において－９０°＜位相差δ＜９０°の範囲で通常の制御をするものとする。

図８によると、三角波キャリア信号の谷部の底側で±１／８周期（谷部の底側で±位相角４５°）の期間において、交流電圧Ｖ１，Ｖ２が同極性となっていることが読み取れる。この期間での複数回のサンプリングが望ましいことが判る。

具体例としては、図８に示すように、三角波キャリア信号の谷部の底側で±１／１６周期の期間において、２箇所の丸で囲ったサンプル点での電流検出のサンプリングを行うことが挙げられる。なお、サンプル点は、特に限定されるものではなく、例えば三角波キャリア信号の谷部±１／８周期の期間内であれば、適宜設定することが可能である。例えば、三角波キャリア信号の谷部のサンプル点と、三角波キャリア信号の谷部＋１／１６周期の期間のサンプル点と、三角波キャリア信号の谷部－１／１６周期の期間のサンプル点と、の３回での電流検出のサンプリングを行うことも可能である。

したがって、実施例２による制御回路２００によれば、実施例１と同様の作用効果を奏する他に、検出信号の遅延を抑制しながらノイズの影響を低減でき、耐ノイズ性の向上に貢献できる可能性がある。

≪その他≫
以上示した実施例１，２による制御動作例では、三角波キャリア信号の谷部の底側（またはその近傍）で交流電流Ｉをサンプリングする構成であるが、三角波キャリア信号の山部の頂側（またはその近傍）で当該交流電流Ｉをサンプリングする構成に置き換えてもよい。

この場合、図２における減算器２５ａは、電流制限部２４０の出力とＡＤＣ部２９０の出力を加算する加算器に置き換わる。同様に、図３における減算器２５ａは、電流制限部２４０の出力と割算器３２０の出力とを加算する加算器に置き換わる。

また、実施例１，２では、ＤＡＢ回路１００一次側（第１コンバータ部４）とトランス８一次側との間の交流電流から検出された電流検出値を適用しているが、ＤＡＢ回路二次側（第２コンバータ部１０）とトランス８二次側との間から検出された電流検出値を適用しても、当該実施例１，２の制御動作例で示したものと同様の作用効果を奏することとなる。

また、トランス８の入力電流または出力電流を常時検出できるため、当該検出結果を適宜流用することも可能である。例えば、トランス８の入力電流または出力電流の検出値が所定値（予め設定された閾値等）を超過した場合に、ＤＡＢ回路１００の全てのスイッチ（スイッチ５ａ～５ｄ，１２ａ～１２ｄ）のゲート信号をスイッチングオフとする機能を追加（例えば図２，図３の構成とは別に追加）することが挙げられる。これにより、例えば過電流が発生した場合に、トランス８が破壊しないように保護することが可能となる。このような保護機能における交流電流Ｉの検出点は、特に限定されるものではない（三角波キャリア信号の谷部や山部に限定されない）。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変更等が可能であることは、当業者にとって明白なことであり、このような変更等が特許請求の範囲に属することは当然のことである。

Ａ…双方向コンバータ
１００…ＤＡＢ回路
２００…制御回路
１，２…直流電源
４，１０…第１，第２コンバータ部
５ａ～５ｄ…スイッチ（第１～第４半導体スイッチング素子）
１２ａ～１２ｄ…スイッチ（第５～第８半導体スイッチング素子）
８…トランス

Claims

トランスを介して結合された第１，第２コンバータ部と、
第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、を備え、
第１コンバータ部は、第１直流電源とトランスの一次側に接続され、
第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
第２コンバータ部は、第２直流電源とトランスの二次側に接続され、
第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
制御回路は、
第１コンバータ部とトランスの一次側との間、または第２コンバータ部とトランス二次側との間から検出された電流検出値と、
三角波キャリア信号と、
に基づいて、第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成する、
ことを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータ。
電流検出値は、三角波キャリア信号における谷部の底側および山部の頂側のうち何れか一方のタイミングでサンプリングしたものであり、
制御回路は、前記サンプリングした電流検出値と、第２コンバータ部直流側から検出された電圧検出値と、
第２コンバータ部直流側において設定された電圧指令値と、に基づいて位相差指令値を生成し、
前記ゲート信号は、前記生成した位相差指令値と、三角波キャリア信号と、に基づいて生成されたものである、
ことを特徴とする請求項１記載の双方向絶縁型ＤＣ－ＤＣコンバータ。
電流検出値は、三角波キャリア信号の谷部および山部のうち何れか一方において±１／８周期の期間内での複数サンプリング点でサンプリングしたものであり、
制御回路は、前記サンプリングした複数サンプリング点での電流検出値を移動平均処理化して得た値と、第２コンバータ部直流側から検出された電圧検出値と、第２コンバータ部直流側において設定された電圧指令値と、に基づいて位相差指令値を生成し、
前記ゲート信号は、前記生成した位相差指令値と、三角波キャリア信号と、に基づいて生成されたものである、
ことを特徴とする請求項１記載の双方向絶縁型ＤＣ－ＤＣコンバータ。
制御回路は、電流検出値が、当該電流検出値において設定された所定の閾値を超過している場合に、半導体スイッチング素子をスイッチングオフする、
ことを特徴とする請求項１～３の何れかに記載の双方向絶縁型ＤＣ－ＤＣコンバータ。
トランスを介して結合された第１，第２コンバータ部と、
第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、
を備えた双方向絶縁型ＤＣ－ＤＣコンバータの制御方法であって、
第１コンバータ部は、第１直流電源とトランスの一次側に接続され、
第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
第２コンバータ部は、第２直流電源とトランスの二次側に接続され、
第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
制御回路により、
第１コンバータ部とトランスの一次側との間、または第２コンバータ部とトランス二次側との間から交流電流を検出し、
前記検出した交流電流値および交流電圧値と、三角波キャリア信号と、に基づいて、第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成する、
ことを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御方法。