JP7069203B2 - ダイヤモンド半導体装置 - Google Patents

ダイヤモンド半導体装置 Download PDF

Info

Publication number
JP7069203B2
JP7069203B2 JP2019551710A JP2019551710A JP7069203B2 JP 7069203 B2 JP7069203 B2 JP 7069203B2 JP 2019551710 A JP2019551710 A JP 2019551710A JP 2019551710 A JP2019551710 A JP 2019551710A JP 7069203 B2 JP7069203 B2 JP 7069203B2
Authority
JP
Japan
Prior art keywords
substrate
diamond
semiconductor region
recess
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019551710A
Other languages
English (en)
Other versions
JP2020511798A (ja
Inventor
アンドリュー テイラー,ギャルス
Original Assignee
エヴィンス テクノロジー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヴィンス テクノロジー リミテッド filed Critical エヴィンス テクノロジー リミテッド
Publication of JP2020511798A publication Critical patent/JP2020511798A/ja
Application granted granted Critical
Publication of JP7069203B2 publication Critical patent/JP7069203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3044Point emitters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/308Semiconductor cathodes, e.g. cathodes with PN junction layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042Changing their shape, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30403Field emission cathodes characterised by the emitter shape
    • H01J2201/30407Microengineered point emitters
    • H01J2201/30411Microengineered point emitters conical shaped, e.g. Spindt type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30457Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/3048Semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Control Of Electric Motors In General (AREA)

Description

本発明は、電気装置に関し、特に、固体電界放出によって自由電子を生成するように構成された電気装置に関する。
シリコンは、ハイパワー、高周波、及び極限の環境におけるスイッチング及び増幅用途のためのベース電子材料として使用される場合に限界がある。ダイヤモンドは、その熱的性質、誘電的性質、及びキャリア移動の性質のために、そのような環境においてシリコンよりも適した材料であることが知られており、ダイヤモンドから作られた装置は、その用途を実行するために必要とされる別々の装置の数を減らすことによって、複雑さを著しく減らす可能性がある。
しかし、ダイヤモンドを使用して半導体装置を製作することは困難である。ほとんどの半導体装置では、電子機能は、結晶構造へのドーパントとして知られる材料の選択的導入を介してベース材料の電子的性質を変更することによって達成される。ダイヤモンドの場合、ダイヤモンド結晶格子のサイズが比較的小さいため、利用可能なドーパントの選択肢は限られている。その結果、ダイヤモンド結晶構造に最も擾乱を与えない2つのドーパントは、ホウ素(p型)及び窒素(n型)である。しかし、ホウ素ドープダイヤモンドは適度に効果的なp型半導体であるけれども、効果的なn型ドーパントはまだ見つかっていない。なぜなら、いずれのドーパント種も、それぞれ0.7 eV及び4.5 eVの活性化エネルギーを有する深いドナーであり、電荷キャリアの解放に寄与して効果的な装置の動作を実現するための加熱が必要となるからである。しかし、加熱のプロセスは、キャリア移動度及び電界破壊強度の減少も引き起こし、その結果、ダイヤモンドをハイパワースイッチの作製に適したものにする主な特徴の2つを妥協している。
また、真空への鋭い先端又は突出部からの電界放出に基づき代替の電子装置を作製することも知られている。印加された電場が比較的強い場合、電子は、低下したポテンシャルエネルギー障壁を通る量子力学的トンネルによって、材料から逃避し得る。Spindt型チップは、そのような真空電界放出装置の一例である。しかし、そのような装置は、多くの基本的な問題を抱えている。第一に、真空は完璧ではなく、従って、少数の電子が残留しているガス原子と衝突し、ガス原子をイオン化することになる。次に、これらのイオンは、最も高い電界強度の領域に向かってドリフトし、これらのイオンが放出のポイントにて陰極に衝撃を与え、有限及び累積の損傷に影響を与えるように、このプロセスにおいて加速され、その結果、冷陰極装置の寿命は、半導体装置の寿命よりも著しく短い。これらの装置は、その温度が動作中に著しく上昇し、その結果、装置の電気抵抗が増え、それによって、放出される電流が減少し、寿命をさらに短くする二次分解機構が導入されるというさらなる欠点を抱えている。
電界放出チップの寿命を延ばすために、酸化物層等のハードコーティングの使用が探究されてきた。使用することができる代替のハードコーティングはダイヤモンドである。しかし、そのようなコーティングは、ベース導電性金属との熱膨張係数の一致が乏しいという問題を抱えている。問題を軽減する別の方法は、誘電材料内に完全に電場強化構造体を包埋することによるものであり、誘電材料はそれにもかかわらず、自由電子に対する高い電子移動度を維持することができる。これの一例は、非特許文献1に開示されているように、電子エミッタが包埋されているダイヤモンド層に真空を置き換えることである。非特許文献1において記載されている構成は、ダイヤモンド層内のn型ドーパントとして、置換窒素を使用しており、これは、電子エミッタの先端の近くの電場を促進する。しかし、この構成は、電子エミッタの先端の金属-ダイヤモンド界面からさらに離れたダイヤモンド基板内のn型ドーパントが、ダイヤモンド基板を通る電子の伝導を抑制するという欠点を抱えている。
さらなる既知の装置が特許文献1において開示されており、この装置は、ダイヤモンドの材料特性が活用されることを可能にする単極構造を使用し、事実上、上記の真空をダイヤモンドに置き換える。しかし、この構成は、その性能が、ダイヤモンド内の窒素で達成され得る低いn型ドーパントの密度及び関連する高い活性化エネルギーによって制限されるという欠点を抱えている。
特許文献2は、複数の半導体ダイヤモンド層及びトレンチ構造を含む半導体装置を開示している。
特許文献3は、ダイヤモンド基板と、基板内に延びる導電性エミッタとを含む電気スイッチング装置を開示している。
EP2605282 US2014/0145210 Al EP2605282 A2
M.W.Geis et al."Diamond emitters fabrication and theory",J.Vac.Sci.Technol.,B14(3),May/Jun 1996
本発明の好ましい実施形態は、上記の先行技術の欠点のうち1つ又は複数の欠点を克服しようと努めている。
本発明の一態様によると、電気装置が提供され、当該電気装置は:
ダイヤモンド材料の基板;
上記の基板内のそれぞれの凹部に延びる少なくとも1つの細長い第1の導電性部分;及び
少なくとも1つのドープされた半導体領域であり、少なくとも1つのそれぞれの上記の第1の導電性部分と上記の基板との間に配置され、上記の第1の導電性部分と上記の基板との間で、電場を印加することによりn型半導体材料として振る舞うように構成され、半導体領域内に正の空間電荷の領域を生じさせるのに適した、少なくとも1つのドープされた半導体領域;
を含む。
少なくとも1つのそれぞれの第1の導電性部分と基板との間に配置され、導電性部分と基板との間で、電場を印加することによりn型半導体材料として振る舞うように構成され、半導体領域内に正の空間電荷の領域を生じさせるのに適した、少なくとも1つのドープされた半導体領域を提供することによって、これは、導電性部分の周囲に正の空間電荷の高度に画定された領域を生成することによって、導電性部分との界面にて局所的な電場を促進し、それによって、導電性媒体からダイヤモンド基板内に電子が移される効率を大幅に改善し、その結果、より多くの電流伝導を可能にするという利点を提供する。本発明は、半導体領域を十分に薄くすることによって、ドーパントの導入によって生じる格子ストレスが比較的取るに足らないものになり、ドーパント材料のより広い選択肢が利用可能になるというさらなる利点を有する。加えて、ダイヤモンド基板と導電性部分との間に別の半導体領域を提供することによって、ダイヤモンド基板がドープされないまま残ることができ、その結果、電子伝導に対するドープされたダイヤモンドの抑制効果を最小限に抑えることができるという利点が提供される。
少なくとも1つの上記の半導体領域はダイヤモンドを含んでもよい。
少なくとも1つの上記の半導体領域は、n型半導体特徴を上記の領域に与えるために少なくとも1つのドナードーパントを含んでもよい。
少なくとも1つの上記の半導体領域は、n型半導体特徴を上記の領域に与えるように複数のドーパント材料を含んでもよい。
これによって、エネルギーレベルのより広い選択肢を提供するという利点が提供される。
少なくとも1つの上記のドーパントはI族元素であってもよい。
少なくとも1つの上記のドーパントはV族元素であってもよい。
少なくとも1つの上記のドーパントはVI族元素であってもよい。
少なくとも1つの上記の第1の導電性部分は、上記の電場を局所的に促進するように構成されてもよい。
少なくとも1つの上記の第1の導電性部分は、半導体領域とのショットキー接触を形成する少なくとも1つの金属を含んでもよい。
当該装置は、少なくとも1つの上記の第1の導電性部分に接続された少なくとも1つの第2の導電性部分をさらに含んでもよい。
これによって、選択されることになる材料の適した導電性の追跡を可能にするという利点が提供される。
当該装置は、少なくとも1つの上記の半導体領域の表面の少なくとも一部を終端化させる少なくとも1つの第1の終端材料をさらに含んで、そこに正の電子親和力を与えてもよい。
少なくとも1つの上記の第1の終端材料は酸素を含んでもよい。
少なくとも1つの上記の第1の終端材料はフッ素を含んでもよい。
本発明の別の態様によると、電気装置を形成する方法が提供され、当該方法は:
ダイヤモンド材料の基板内に少なくとも1つの凹部を形成するステップ;
少なくとも1つの上記の凹部内に少なくとも1つのドープされた半導体領域を形成するステップ;及び
少なくとも1つの上記の凹部内に少なくとも1つの細長い第1の導電性部分を形成するステップであり、少なくとも1つの上記の半導体領域は、少なくとも1つの上記の第1の導電性部分と上記の基板との間に配置され、上記の第1の導電性部分と上記の基板との間で、電場を印加することによりn型半導体材料として振る舞うように構成され、半導体領域内に正の空間電荷の領域を生じさせるのに適している、ステップ;
を含む。
少なくとも1つの上記の半導体領域はダイヤモンドを含んでもよい。
少なくとも1つの上記の半導体領域は、n型半導体特徴を上記の領域に与えるために少なくとも1つのドナードーパントを含んでもよい。
少なくとも1つの上記の半導体領域は、n型半導体特徴を上記の領域に与えるために複数のドーパント材料を含んでもよい。
少なくとも1つの上記のドーパントはI族元素であってもよい。
少なくとも1つの上記のドーパントはV族元素であってもよい。
少なくとも1つの上記のドーパントはVI族元素であってもよい。
少なくとも1つの上記の第1の導電性部分は、上記の電場を局所的に促進するように構成されてもよい。
当該方法は、少なくとも1つの第2の導電性部分を、少なくとも1つの上記の第1の導電性部分に適用するステップをさらに含んでもよい。
当該方法は、少なくとも1つの上記の半導体領域の表面の少なくとも一部を終端化させて、そこに正の電子親和力を与えるステップをさらに含んでもよい。
ダイヤモンド材料の基板内に少なくとも1つの凹部を形成するステップは、上記の基板の表面上に少なくとも1つの触媒材料を配置し、上記の触媒材料に、接触しているダイヤモンドを非ダイヤモンドの炭素材料に変換させ、上記の触媒材料に上記の基板に浸透させるステップを含んでもよい。
次に、本発明の好ましい実施形態が、付随の図面を参照して、単なる例として、いかなる限定的な意味でもなく記載される。
本発明を具体化する電気装置の概略的な断面図である。 図1の装置の包埋された電界エミッタ層構造の拡大図である。 図2の層構造の動作を例示した図である。 電場促進因子に対する導電性部分の形状の効果を例示した図である。 図1の装置の半導体層における平均的な電場に対するドーパント濃度の効果を示した図である。 図2の層構造におけるトンネル電流密度に対するドーパント濃度の効果を示した図である。 図2の層構造のダイヤモンド基板におけるデバイ長に対するドーパント濃度の効果を示した図である。
図1を参照すると、ダイオードタイプの電気スイッチング装置2がダイヤモンド基板4を有し、その表面において、凹部6が、例えば、特許文献1において定義されるように、小さい曲率半径を有する点をもたらすエッチングプロセスによって形成されている。凹部6は、好ましくは形状が細長く、基板4の上面10に対して概して垂直であり、且つ、傾斜した遠位表面12の曲率半径の特徴をさらに減少させた側壁8を好ましくは有する。この凹部6の形状は、以下においてさらに詳細に記載されるように、完成した装置2における電場促進に著しく寄与する。
窒素又はリン(phosphorous)等のV族元素等、適した添加剤又は硫黄でドープされたダイヤモンド材料の半導体層14の形態のn型半導体領域が、ダイヤモンド基板4上に、具体的には、凹部6の遠位表面12上に形成される。半導体層14は、半導体層14へのドーパントの添加がダイヤモンド半導体層14において著しい格子ストレスを引き起こさないように十分に薄くすることができる。基板4から見て外方に向いている半導体層14の表面16は、半導体層14に正の電子親和力を与えるように改変される。これは、例えば、100℃以上で少なくとも30分間、濃硫酸及び過酸化水素の混合物等、非常に重度に酸化する溶液において表面16を処理すること、不活性ガス及び酸素を含有するプラズマチャンバ内で処理すること、又は400℃まで30分間、低圧酸素雰囲気においてダイヤモンド層14を加熱すること、又は上記のステップの任意の組み合わせによって等、ダイヤモンド半導体層14の表面16の酸素終端によって達成することができる。或いは、表面は、フッ素を使用して終端化することができる。
凹部6は、細長い金属の突出部18の形態の第1の導電性材料で満たされる。突出部18は、例えば金、白金、ルテニウム、又は銀等、ダイヤモンドと接触したときにショットキー効果を示す金属から形成されるが、一般的には、焼き鈍ししたときにダイヤモンドと炭化物を自然には形成しない任意の金属を含む。ダイヤモンド半導体層14の表面終端16は、導電性金属の突出部18と半導体ダイヤモンド層14との間の障壁の高さを減少させ、その結果、電子がバルクダイヤモンド基板4の伝導帯にトンネルを掘ることができる効率を改善する。さらなる金属層20の形態の第2の導電性材料が、導電性金属の突出部18に適用され、追加の許容電流値を提供し、さらに、装置パッケージにおける接点の結合をより容易にする。適した金属の電極22が、金属の突出部18に対して基板4の反対側の表面に適用される。
次に、図1及び2において示されている装置2の動作が記載される。
導電性の突出部18及び金属層20によって形成された陰極と、ダイヤモンド基板4の反対側の表面上の金属層22によって形成された陽極との間に電圧が印加されると、金属の突出部18における電場は、突出部18の遠位端で最も強力になる。図3において例示されているように、n型ダイヤモンド半導体層14は、層14内のドーパント材料から予備の電子を失い、その結果、枯渇し、金属の突出部18の遠位端の周りに正の空間電荷の領域を作り出す。これは、Fowler-Nordheim量子力学的トンネルに対する条件を満たすことができるように、局所的な電場を著しく促進する。ダイヤモンド以外の材料を使用して枯渇効果を作り出すことができるということが当業者によって正しく理解されることになるけれども、n型ダイヤモンドを使用することによって、半導体層14は、ダイヤモンド基板4と完全に熱的及び電気的に適合する。電子は、金属の突出部18の遠位端から放出され、半導体層14によって作り出される促進された電場は、電子が正に帯電した半導体層14を通ってダイヤモンド基板4に入るのを速めるのに十分な電位を提供する。
半導体層は、層14が格子ストレスを発生させないように十分に薄い厚さ(典型的には20nmの領域)で作製することができ、その結果、ドーパントとしての窒素及びリン等の元素の使用を可能にする。図3において示されているように、示されている方向で図2の構造体に電場が印加されると、半導体層14は、バルクダイヤモンド基板4内に余分な電子を失い、このプロセスは、金属の突出部18の細長い構造によって生成される高電場によって促進される。電子はダイヤモンドの伝導帯に近いため、このプロセスは、金属の突出部18からダイヤモンド基板4へ直接電子を移動させるのに必要とされる電圧よりも低い電圧を必要とする。その結果、半導体層14は、電子が枯渇し、さらに、非常に正の空間電荷を帯びるようになり、これは、半導体層14にわたる電場に、金属の突出部18及び半導体層14の接合部からFowler-Nordheimトンネルを刺激するのに必要な約10 Vmm-1の電場条件を超えさせる。この条件下では、金属の突出部18は、正の空間電荷を中和するために電子を注入させられるが、半導体層14は非常に薄いため、電子は、空間電荷を著しく中和することなく、半導体層14を直接通り抜けてダイヤモンド基板4に入る。半導体層14の厚さの適した選択によって、トンネル放出に対する10 Vmm-1の基準が満たされるように局所的な電場が十分に集中するということを確実にするが、電場は急速に減少もするため、放出された電子は、電子が次にバルクダイヤモンド4の格子内の炭素原子と非弾性的に衝突し、これが、原子をイオン化させ、次に、装置2を破壊する恐れがあるアヴァランシェプロセスを引き起こし得る程度までは加速されないということを確実にすることができる。
図4は、電場促進に対する導電性金属の突出部18の形状の効果を示している。β因子と呼ばれる、予想される一様場に対する電場強化のレベルは、幾何学的形状も影響を与えるけれども、その基部の平面上の突出部の高さとその直径の比に関係している。図4(e)において見られるように、図1において示されている突出部18の形状は、電場に対して著しく強化された効果を有する。
図5は、電場促進に対する半導体層14におけるドーパント濃度の効果を示している。ドーパント濃度のレベルは、金属の突出部18の周囲の電場の増幅に対しても、各突出部18から放出される電流に対しても影響を与える。半導体層14におけるドーパントレベルは、各突出部18の先端からの電子放出の電流密度に対しても影響を与える。これは、図6において示されている。
半導体層14の厚さは、装置2の効果に対しても影響を与える。突出部18の先端の放出の点にて形成された枯渇層内に生成された高い電場は、ベースダイヤモンド材料の絶縁強度を超える。放出された電子がアヴァランシェ効果又は材料の絶縁破損をトリガし得るほど多くのエネルギーを得ないように妨げるために、移行中に電子に与えられるエネルギーがこの効果を引き起こすであろう速度まで電子を速めるのに不十分であるように、層の厚さは制限される必要がある。これは、図5において示されているように、半導体層14におけるドーパント濃度によってそれ自体が決定されるデバイ長を単位として表される。本件では、ドーパント濃度レベルは、電場促進を最大にするために、1018原子/cmを超える、好ましくは1020原子/cmを超えるべきである。これは、1~10デバイ長の領域の半導体層14の厚さを示唆している。
上述の実施形態は、単なる例として、いかなる限定的な意味でもなく記載されてきたということ、及び、様々な変更及び修正が、付随の特許請求の範囲によって定められる本発明の範囲から逸脱することなく可能であるということが当業者によって正しく理解されることになる。例えば、本発明において使用されるダイヤモンド基板4は、単結晶ダイヤモンドから作ることができるが、上記の本発明の原理は、ナノ結晶ダイヤモンドにも適用することができる。後者の場合、孔の形状は、細長い円筒である可能性が高い。

Claims (22)

  1. ダイヤモンド材料の基板と、
    前記基板内のそれぞれの凹部に延びる少なくとも1つの細長い第1の導電性部分であって、前記凹部は、前記基板の表面から延在する、第1の導電性部分と、
    少なくとも1つのドープされた半導体領域であって、少なくとも1つのそれぞれの前記第1の導電性部分と前記基板との間に配置され、前記第1の導電性部分と前記基板との間で、電場を印加することによりn型半導体材料として振る舞うように構成され、前記半導体領域内に正の空間電荷の領域を生じさせるのに適した、少なくとも1つのドープされた半導体領域と、
    を含む電気装置であって、
    少なくとも1つの凹部は、前記凹部の先端に点を画定する少なくとも1つの傾斜した遠位表面をさらに含み、少なくとも1つの前記ドープされた半導体領域は、それぞれの前記傾斜した遠位表面上に配置されている、電気装置。
  2. 少なくとも1つの前記半導体領域はダイヤモンドを含む、請求項1に記載の装置。
  3. 少なくとも1つの前記半導体領域は、n型半導体特徴を前記領域に与えるために少なくとも1つのドナードーパントを含む、請求項1又は2に記載の装置。
  4. 少なくとも1つの前記半導体領域は、n型半導体特徴を前記領域に与えるために複数のドーパント材料を含む、請求項3に記載の装置。
  5. 少なくとも1つの前記ドナードーパントはV族元素である、請求項3又は4に記載の装置。
  6. 少なくとも1つの前記ドナードーパントは硫黄である、請求項3乃至のいずれか一項に記載の装置。
  7. 少なくとも1つの前記第1の導電性部分は、前記電場を局所的に促進するように構成されている、請求項1乃至のいずれか一項に記載の装置。
  8. 少なくとも1つの前記第1の導電性部分は、前記半導体領域とのショットキー接触を形成する少なくとも1つの金属を含む、請求項1乃至のいずれか一項に記載の装置。
  9. 少なくとも1つの前記第1の導電性部分に接続された少なくとも1つの第2の導電性部分をさらに含む、請求項1乃至のいずれか一項に記載の装置。
  10. 少なくとも1つの前記半導体領域の表面の少なくとも一部を終端化させる少なくとも1つの第1の終端材料をさらに含み、そこに正の電子親和力を与える、請求項1乃至のいずれか一項に記載の装置。
  11. 少なくとも1つの前記第1の終端材料は酸素を含む、請求項10に記載の装置。
  12. 少なくとも1つの前記第1の終端材料はフッ素を含む、請求項10又は11に記載の装置。
  13. 電気装置を形成する方法であって、
    ダイヤモンド材料の基板内に少なくとも1つの凹部を形成するステップであって、前記凹部は、前記基板の表面から延在する、ステップと、
    少なくとも1つの前記凹部内に少なくとも1つのドープされた半導体領域を形成するステップと、
    少なくとも1つの前記凹部内に少なくとも1つの細長い第1の導電性部分を形成するステップであって、少なくとも1つの前記半導体領域は、少なくとも1つの前記第1の導電性部分と前記基板との間に配置され、前記第1の導電性部分と前記基板との間で、電場を印加することによりn型半導体材料として振る舞うように構成され、前記半導体領域内に正の空間電荷の領域を生じさせるのに適している、ステップと、
    を含み、
    少なくとも1つの前記凹部を形成するステップは、前記凹部の先端に点を画定する少なくとも1つの傾斜した遠位表面を形成するステップをさらに含み、少なくとも1つの前記ドープされた半導体領域は、それぞれの前記傾斜した遠位表面上に配置される、方法。
  14. 少なくとも1つの前記半導体領域はダイヤモンドを含む、請求項13に記載の方法。
  15. 少なくとも1つの前記半導体領域は、n型半導体特徴を前記領域に与えるために少なくとも1つのドナードーパントを含む、請求項13又は14に記載の方法。
  16. 少なくとも1つの前記半導体領域は、n型半導体特徴を前記領域に与えるために複数のドーパント材料を含む、請求項15に記載の方法。
  17. 少なくとも1つの前記ドナードーパントはV族元素である、請求項15又は16に記載の方法。
  18. 少なくとも1つの前記ドナードーパントは硫黄である、請求項15乃至17のいずれか一項に記載の方法。
  19. 少なくとも1つの前記第1の導電性部分は、前記電場を局所的に促進するように構成される、請求項13乃至18のいずれか一項に記載の方法。
  20. 少なくとも1つの第2の導電性部分を、少なくとも1つの前記第1の導電性部分に適用するステップをさらに含む、請求項13乃至19のいずれか一項に記載の方法。
  21. 少なくとも1つの前記半導体領域の表面の少なくとも一部を終端化させて、そこに正の電子親和力を与えるステップをさらに含む、請求項13乃至20のいずれか一項に記載の方法。
  22. ダイヤモンド材料の基板内に少なくとも1つの凹部を形成するステップは、前記基板の表面上に少なくとも1つの触媒材料を配置し、前記触媒材料に、接触しているダイヤモンドを非ダイヤモンドの炭素材料に変換させ、前記触媒材料に前記基板に浸透させるステップを含む、請求項13乃至21のいずれか一項に記載の方法。
JP2019551710A 2017-03-22 2018-02-28 ダイヤモンド半導体装置 Active JP7069203B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17162272.3 2017-03-22
EP17162272.3A EP3379580A1 (en) 2017-03-22 2017-03-22 Diamond semiconductor device
PCT/EP2018/054929 WO2018172029A1 (en) 2017-03-22 2018-02-28 Diamond semiconductor device

Publications (2)

Publication Number Publication Date
JP2020511798A JP2020511798A (ja) 2020-04-16
JP7069203B2 true JP7069203B2 (ja) 2022-05-17

Family

ID=58410130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019551710A Active JP7069203B2 (ja) 2017-03-22 2018-02-28 ダイヤモンド半導体装置

Country Status (7)

Country Link
US (1) US11011605B2 (ja)
EP (2) EP3379580A1 (ja)
JP (1) JP7069203B2 (ja)
KR (1) KR102414061B1 (ja)
CN (1) CN110431670A (ja)
TW (1) TWI782961B (ja)
WO (1) WO2018172029A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220230934A1 (en) * 2019-05-10 2022-07-21 National Institute Of Advanced Industrial Science And Technology Composite having diamond crystal base
CN112133752B (zh) * 2020-08-27 2021-11-19 西安电子科技大学 一种复合终端表面金刚石高压场效应晶体管及其制作方法
EP3989260A1 (en) 2020-10-22 2022-04-27 Evince Technology Ltd Apparatus for generating ionised gaseous or vapour material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003106743A1 (ja) 2002-06-01 2003-12-24 住友電気工業株式会社 n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2009540591A (ja) 2006-06-13 2009-11-19 エヴィンス テクノロジー リミテッド 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法
JP2014107454A (ja) 2012-11-28 2014-06-09 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5713775A (en) * 1995-05-02 1998-02-03 Massachusetts Institute Of Technology Field emitters of wide-bandgap materials and methods for their fabrication
JP3417852B2 (ja) * 1998-09-29 2003-06-16 株式会社東芝 電力用素子
US6554673B2 (en) * 2001-07-31 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method of making electron emitters
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
EP1895579B1 (en) * 2005-06-20 2016-06-15 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9219020B2 (en) * 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
JP6203074B2 (ja) * 2014-02-17 2017-09-27 株式会社東芝 半導体装置およびその製造方法
US10700165B2 (en) * 2016-06-17 2020-06-30 Adamantite Technologies LLC Doped diamond SemiConductor and method of manufacture using laser abalation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003106743A1 (ja) 2002-06-01 2003-12-24 住友電気工業株式会社 n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2009540591A (ja) 2006-06-13 2009-11-19 エヴィンス テクノロジー リミテッド 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法
JP2014107454A (ja) 2012-11-28 2014-06-09 Toshiba Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rietwyk et. al.,Workfunction and electron affinity of the fluorine-terminated (100) diamond surface,APPL. PHYS. LETT.,Vol.102,米国,A.I.P,2013年03月08日,091604

Also Published As

Publication number Publication date
TWI782961B (zh) 2022-11-11
EP3379580A1 (en) 2018-09-26
KR20190129047A (ko) 2019-11-19
JP2020511798A (ja) 2020-04-16
US20200027683A1 (en) 2020-01-23
TW201907571A (zh) 2019-02-16
EP3602634A1 (en) 2020-02-05
CN110431670A (zh) 2019-11-08
KR102414061B1 (ko) 2022-06-28
US11011605B2 (en) 2021-05-18
WO2018172029A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP4857769B2 (ja) 電子放出素子
JP7069203B2 (ja) ダイヤモンド半導体装置
JP2966842B1 (ja) 電界放射型電子源
JP3269065B2 (ja) 電子デバイス
EP2027603B1 (en) Method of embedding catalytic material in a diamond substrate
US6008502A (en) Diamond electron emitting device having an insulative electron supply layer
JP3264483B2 (ja) 電子放出素子及びその製造方法
JP3487236B2 (ja) 電界放射型電子源およびその製造方法
US20080074026A1 (en) Field emission electron source and method of manufacturing the same
JP3580930B2 (ja) 電子放出装置
JP7145200B2 (ja) 電子流を制御するデバイス及び該デバイスを製造する方法
JP6712735B2 (ja) 電力素子
JP2018056348A (ja) 半導体装置
JPWO2005027172A1 (ja) ダイヤモンド電子放出素子およびこれを用いた電子線源
JP2000260300A (ja) 電子放出素子及びその製造方法
JPWO2005031781A1 (ja) ダイヤモンド電子放出素子の製造方法ならびに電子放出素子
JP3079097B1 (ja) 電界放射型電子源およびその製造方法
Bespalov et al. Solid-state field-emission diode
JP2007194087A (ja) 電子放出装置およびその製造方法
WO2016024878A1 (en) Device for the extraction of electrons in field emission systems and method to form the device
JP2009016233A (ja) 電界放出型電子源の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7069203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150