JP7047377B2 - 半導体装置の製造方法 - Google Patents

Description

本明細書が開示する技術は、半導体基板の表面にトレンチを有する半導体装置の製造方法に関する。

特許文献１には、半導体基板の表面にトレンチを有する半導体装置の製造方法が開示されている。一般に、トレンチを有する半導体装置の製造方法では、半導体基板の表面上に酸化膜を形成する工程と、トレンチを形成する位置に合わせて、酸化膜上に開口を形成する工程と、開口が形成された酸化膜をマスクとし、半導体基板に対してドライエッチングを実施することによって、半導体基板上にトレンチを形成する工程とを備えている。

特開２００５－３２８０１４号公報

上記のような製造方法では、トレンチを形成する位置に合わせて酸化膜に開口を形成する際に、例えばフォトレジストによって形成されたマスクを使用することができる。しかしながら、フォトレジストによりマスクを形成する場合、パターン形成後のフォトレジスト膜に対して、ポストベークやキュアとった熱処理を行う必要がある。このとき、フォトレジスト膜には、僅かながらも熱収縮が生じることで、微小な（例えば、数十ナノメートル程度の）うねりが生じることがある。この場合、フォトレジスト膜に生じたうねりの凹凸の影響を受け、その後のドライエッチングによって酸化膜に開口を形成した際に、酸化膜の開口の内壁には、厚み方向に垂直に延びる筋状の凹凸が形成されることがある。そのような凹凸が形成された酸化膜をマスクとして、半導体基板にドライエッチングを実施すると、半導体基板上に形成されたトレンチの内壁にも、また同様な筋状の凹凸が転写されてしまう。このような形状のトレンチを有する半導体装置では、トレンチ内壁の筋状の凹凸に起因して電界集中が生じる可能性がある。この課題を鑑み、本明細書では、半導体装置の製造において半導体基板の表面に形成されたトレンチの内壁に筋状の凹凸が生じることを防止する技術を提供する。

本明細書が開示する半導体装置の製造方法は、半導体基板の表面にトレンチを有する半導体装置の製造方法であって、半導体基板の表面上に酸化膜を形成する工程と、酸化膜上に、トレンチを形成する位置に合わせて開口を有するレジスト膜を形成する工程と、開口が形成されたレジスト膜をマスクとし、酸化膜に対してドライエッチングを実施することによって、酸化膜に開口を形成する工程と、開口が形成された酸化膜をマスクとし、半導体基板に対してドライエッチングを実施することによって、半導体基板上にトレンチを形成する工程とを備える。この製造方法では、酸化膜に対するドライエッチングと、半導体基板に対するドライエッチングとの少なくとも一方では、エッチャントの入射方向に対し、トレンチの短手方向を軸として半導体基板を傾斜させる。

この製造方法では、酸化膜に対するドライエッチングと、半導体基板に対するドライエッチングとの少なくとも一方において、エッチャントの入射方向に対し、トレンチの短手方向を軸として半導体基板を傾斜させる。このような態様によると、酸化膜の開口内に筋状の凹凸が形成されたとしても、その後の半導体基板に対するドライエッチングでは、開口内の凹凸が筋状に延びる方向と、エッチャントの入射方向とが一致しない。これにより酸化膜の開口内に形成された筋状の凹凸が、半導体基板に形成されたトレンチの内壁に転写されることを防止することができる。トレンチの内壁に筋状の凹凸が生じることが防止されることで、トレンチの筋状の凹凸に起因する電界集中が抑制され、耐圧性に優れた半導体装置を製造することができる。

実施例の半導体装置１０の内部構造を示す断面図である。 半導体基板１２を用意する工程を示す。 半導体基板１２上に酸化膜１４を形成する工程を示す。 トレンチ１２ｔを形成する位置に合わせて開口１６ａを有するフォトレジスト膜１６を酸化膜１４上に形成する工程を示す。 酸化膜１４に対してドライエッチングを実施する工程を示す。 酸化膜１４に対するドライエッチングを、半導体基板１２を傾斜させて実施する様子を示す。 開口１４ａが形成された酸化膜１４を有する半導体基板１２の斜視図を示す。 半導体基板１２に対してドライエッチングを実施する工程を示す。 表面にトレンチ１２ｔが形成された半導体基板１２の斜視図を示す。

図面を参照して、実施例の半導体装置１０とその製造方法について説明する。半導体装置１０は、一例ではあるが、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の単位構造を繰り返し有するパワー半導体装置である。但し、本明細書で開示する技術は、ＭＯＳＦＥＴに限られず、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）といった、半導体基板にトレンチを有する各種の半導体装置にも採用することができる。

先ず、図１を参照して、半導体装置１０の構成について説明する。図１に示すように、半導体装置１０は、半導体基板１２、ソース電極２０、ドレイン電極２２及び複数のゲート電極２４を備える。ソース電極２０とドレイン電極２２は、導電性を有する材料で構成されている。この材料には特には限定されないが、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった金属材料を採用することができる。但し、ソース電極２０とドレイン電極２２の具体的な構成については特に限定されない。ソース電極２０は、半導体基板１２の上面１２ａにオーミック接触しており、ドレイン電極２２は、半導体基板１２の下面１２ｂにオーミック接触している。

ゲート電極２４は、半導体基板１２の上面１２ａに形成されたトレンチ１２ｔ内に位置している。ゲート電極２４は、導電性を有する材料で構成されており、その材料には、例えばポリシリコンを採用することができる。トレンチ１２ｔの内面には、ゲート絶縁膜２６が形成されており、ゲート電極２４は、ゲート絶縁膜２６を介してトレンチ１２ｔの内面に対向している。ゲート絶縁膜２６は、例えば酸化シリコンといった、絶縁性を有する材料で形成されている。ソース電極２０とゲート電極２４との間には、層間絶縁膜２８が介在しており、ソース電極２０とゲート電極２４とは互いに絶縁されている。なお、層間絶縁膜２８には、複数のコンタクトホール２８ａが形成されており、ソース電極２０は、コンタクトホール２８ａを通じて半導体基板１２の上面１２ａに接触する。

半導体基板１２は、例えば炭化ケイ素（ＳｉＣ）を用いて構成される。但し、本明細書に開示する技術は、炭化ケイ素に限られず、例えばケイ素（Ｓｉ）といった他の半導体材料を用いて構成することもできる。半導体基板１２は、ドレイン層３０、ドリフト層３２、ボディ層３４、及び、複数のソース領域３６を備える。ドレイン層３０は、ｎ型不純物（例えばリン）がドープされたｎ型の半導体領域である。ドレイン層３０は、半導体基板１２の下面１２ｂに沿って位置している。ドレイン層３０におけるｎ型不純物の濃度は十分に高く、ドレイン電極２２はドレイン層３０にオーミック接触している。ドリフト層３２は、ｎ型不純物がドープされたｎ型の半導体領域であり、ドレイン層３０に積層されている。ドリフト層３２におけるｎ型不純物の濃度は、ドレイン層３０におけるｎ型不純物の濃度よりも低い。

ボディ層３４は、ｐ型不純物（例えばアルミニウム）がドープされたｐ型の半導体領域である。ボディ層３４は、ドリフト層３２上に積層されており、ドリフト層３２と直接的に接触している。また、ボディ層３４は、半導体基板１２の上面１２ａにおいてソース電極２０に接触している。なお、ボディ層３４のソース電極２０に接触する部分は、ｐ型不純物の濃度が高められており、これによってソース電極２０はボディ層３４にオーミック接触している。ソース領域３６は、ｎ型不純物がドープされたｎ型の半導体領域である。ソース領域３６は、半導体基板１２の上面１２ａにおいて、ソース電極２０に接触している。また、ソース領域３６は、ボディ層３４を介してドリフト層３２から隔離されている。ソース領域３６におけるｎ型不純物の濃度は十分に高く、ソース電極２０はソース領域３６にオーミック接触している。

トレンチ１２ｔは、半導体基板１２の上面１２ａから、ソース領域３６及びボディ層３４を通過して、ドリフト層３２まで伸びている。ソース領域３６は、トレンチ１２ｔの両側に位置しており、トレンチ１２ｔに隣接している。トレンチ１２ｔ内のゲート電極２４は、ソース領域３６、ボディ層３４及びドリフト層３２に、ゲート絶縁膜２６を介して対向している。これにより、ソース電極２０に対してゲート電極２４に正電圧が印加されると、ボディ層３４のトレンチ１２ｔに隣接する領域がｎ型に反転し、ソース領域３６とドリフト層３２との間を延びるｎ型のチャネルが、トレンチ１２ｔに沿って形成される。この状態は、半導体装置１０がターンオンされた状態であり、ソース電極２０とドレイン電極２２との間が電気的に接続される。

次に、図２～９を参照して、実施例の半導体装置１０の製造方法について説明する。但し、ここでは特に、半導体基板１２上にトレンチ１２ｔを形成する工程について説明する。他の構成要素を形成する工程については、公知である各種の手法を適宜用いて形成することができ、ここでは説明を省略する。先ず、図２に示すように、半導体基板１２を用意する。ここで、半導体基板１２内には、予め各半導体領域３０、３２、３４、３６が形成してあるものとする。但し、説明の便宜上、半導体基板１２の内部構造についての図示は省略する。

次いで、図３に示すように、半導体基板１２の上面１２ａに酸化膜１４を形成する。一例ではあるが、酸化膜１４は、プラズマ減圧ＣＶＤ（Chemical Vapor Deposition）法によって、形成すればよい。このとき形成された酸化膜１４の膜厚は、例えば１－２マイクロメートル程度であってよい。次いで、図４に示すように、トレンチ１２ｔを形成する位置に合わせて開口１６ａを有するフォトレジスト膜１６を、酸化膜１４上に形成する。この工程では、先ず、酸化膜１４上にフォトレジスト膜１６を全面的に形成する。フォトレジスト膜１６は、例えば、感光性を有する樹脂等の有機材料で構成されることができる。一例ではあるが、フォトレジスト膜１６は、スピンコート等によって酸化膜１４上に均一な膜厚で形成されることができる。また、このとき形成されたフォトレジスト膜１６の膜厚は、酸化膜１４と同程度の厚みであってよい。次いで、フォトレジストにより、トレンチ１２ｔを形成する位置に合わせて、フォトレジスト膜１６に開口１６ａを形成する。開口１６ａを形成した後、ポストベーク又はキュアなどの熱処理を行って、フォトレジスト膜１６を固化させる。この熱処理により、フォトレジスト膜１６には、僅かながらも熱収縮が生じることで、微小な（例えば、数十ナノメートル程度の）うねりが生じることがある。

次いで、図５に示すように、開口１６ａが形成されたフォトレジスト膜１６をマスクとし、酸化膜１４に対してドライエッチングを実施することによって、酸化膜１４に開口１４ａを形成する。ここで、フォトレジスト膜１６には、前述した熱処理に起因して、微小なうねりが生じていることがある。この場合、フォトレジスト膜１６に生じたうねりの凹凸の影響を受け、ドライエッチングによって酸化膜１４に開口１４ａを形成した際に、酸化膜１４の開口１４ａの内壁には、厚み方向に垂直に延びる筋状の凹凸が形成されることがある。そのような凹凸が形成された酸化膜１４をマスクとして、半導体基板１２にドライエッチングを実施した場合、半導体基板１２に形成されたトレンチ１２ｔの内壁にも、また同様な筋状の凹凸が転写されるおそれがある。

この問題に対して、本実施例の製造方法では、図６に示すように、酸化膜１４に対してドライエッチングを実施する際に、エッチャントの入射方向に対し、トレンチ１２ｔの短手方向を軸として半導体基板１２を傾斜させて実施する。以下に、図６、図７を参照にして、本実施例の酸化膜１４に対するドライエッチングについて説明する。

図６に示すように、本実施例で利用するドライエッチング装置４０は、上側電極４２、下側電極４４、ステージ４６、電源４８、反応ガス源５０及びチャンバー５２を備える。ドライエッチング装置４０には、エッチャント入射方向に対して垂直に、一対の電極４２、４４が対向して設置されており、下側電極４４上には半導体基板１２が傾斜して支持されるステージ４６が設置されている。電源４８はステージ４６の下側電極４４と上側電極４２とに接続されており、両者の間に高周波電圧を印加する。反応ガス源５０は、チャンバー内に反応ガスを導入させる。ここで、一例ではあるが、反応ガスには、四フッ化炭素（ＣＦ_４）及びアルゴンガスを用いてドライエッチングを実施してよい。四フッ化炭素は放電プラズマ中でラジカルを発生させ、電極４２、４４間に生じる電界に沿って酸化膜１４表面に移動し吸着する。一方で、アルゴンガスは放電プラズマ中で陽イオンとなり、電界に沿って酸化膜１４へイオン衝撃を与え、反応を促進させる。このように、酸化膜１４のドライエッチングは電界に沿った方向（即ち、エッチャント方向）に進行する。ここで、後述するが、半導体基板１２の傾斜角度はエッチャント入射方向に対して垂直面（即ち、電極４２、４４面）から約２°以上の角度で傾斜しているとよい。また、半導体基板１２は、静電吸着によって、ステージ４６に吸着していればよい。これにより、ステージ４６上の半導体基板１２は滑り落ちることなく、ステージ上にしっかりと支持される。

ステージ４６上に、フォトレジスト膜１６が形成されている面を上にして半導体基板１２を配置し、上記のドライエッチング装置４０を用いてドライエッチングを行う。このとき、図７に示すように、酸化膜１４に形成された開口１４ａの内壁には、フォトレジスト膜１６に生じたうねりの凹凸の影響を受け、厚み方向に延びる筋状の凹凸１４ｓが形成されることがある。しかしながら、半導体基板１２は、エッチャント入射方向に対して傾斜して配置されているため、筋状の凹凸１４ｓも半導体基板１２を傾斜させた角度に対応した角度で、半導体基板１２の厚み方向に斜めに延びて形成される。

次いで、図８、図９に示すように、開口１４ａが形成された酸化膜１４をマスクとし、半導体基板１２に対するドライエッチングを実施することによって、半導体基板１２上にトレンチ１２ｔを形成する。一例ではあるが、図８に示すように、ここで利用するドライエッチング装置１４０は、上側電極４２、下側電極４４、電源４８、反応ガス源５０及びチャンバー５２を備える。このドライエッチング装置１４０は、酸化膜１４に対するドライエッチングで利用したドライエッチング装置４０と比較して、傾斜させたステージ４６を採用しない点において異なっている。ドライエッチング装置１４０には、エッチャント入射方向に対して垂直に、一対の電極４２、４４が対向して設置されており、下側電極４４上に配置される半導体基板１２もまた、エッチャント入射方向に対して垂直に保持される。電源４８はステージ４６の下側電極４４と上側電極４２とに接続されており、両者の間に高周波電圧を印加する。反応ガス源５０は、チャンバー内に反応ガスを導入させる。ここで、一例ではあるが、反応ガスには、六フッ化硫黄（ＳＦ_６）及びアルゴンガスを用いてドライエッチングを実施してよい。六フッ化硫黄は放電プラズマ中でラジカルを発生させ、電極４２、４４間に生じる電界に沿って半導体基板１２の上面１２ａに移動し吸着する。一方で、アルゴンガスは放電プラズマ中で陽イオンとなり、電界に沿って半導体基板１２へイオン衝撃を与え、反応を促進させる。このように、半導体基板１２のドライエッチングは電界に沿った方向（即ち、エッチャント方向）に進行する。

下側電極４４上に、酸化膜１４が形成されている面を上にして半導体基板１２を配置し、上記のドライエッチング装置１４０を用いてドライエッチングを行う。このとき、酸化膜１４の開口１４ａの内壁に形成された筋状の凹凸１４ｓの方向とエッチャント方向とは一致しない。これにより酸化膜１４の開口１４ａ内に形成された筋状の凹凸１４ｓが、半導体基板１２に形成されたトレンチ１２ｔの内壁に転写されることなく、半導体基板１２の上面１２ａにトレンチ１２ｔを形成することができる（図９参照）。

上述したが、酸化膜１４に対するドライエッチングにおいて、半導体基板１２の傾斜角度はエッチャント入射方向に対して垂直面（即ち、電極４２、４４面）から約２°以上の角度で傾斜しているとよい。この半導体基板１２を傾斜させる傾斜角度の設定は、下式によって算出される。
ａ ＜ ｔ・ｓｉｎθ_ｍｉｎ
ここで、変数ａは、フォトレジスト膜１６の開口１６ａに形成されたうねりの凹凸のうねり周期（ナノメートル）を示し、変数ｔは、酸化膜１４の厚み（ナノメートル）を示し、変数θ_ｍｉｎは、傾斜角度の最低値を示す。一例として、フォトレジスト膜１６のうねり周期を５０ナノメートル、酸化膜１４の厚みを１５００ナノメートルとすると、傾斜角度の最低値θ_ｍｉｎは、２°となる。

上述したように、本実施例では、酸化膜１４に対するドライエッチングにおいて、半導体基板１２をエッチャントの入射方向に対して傾斜させている。これに対して、例えば半導体基板１２に対するドライエッチング（図８、図９）において、半導体基板１２を傾斜させてもよい。即ち、酸化膜１４に対するドライエッチングと、半導体基板１２に対するドライエッチングとの少なくとも一方において、半導体基板１２を傾斜させればよい。いずれの場合でも、半導体基板１２に対するドライエッチングでは、酸化膜１４の開口１４ａ内で凹凸１４ｓが筋状に延びる方向と、エッチャントの入射方向とが一致しないことから、トレンチ１２ｔの内壁に筋状の凹凸が生じることを防止することができる。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０：半導体装置
１２：半導体基板
１２ｔ：トレンチ
１４：酸化膜
１４ａ：酸化膜の開口
１４ｓ：筋状の凹凸
１６：フォトレジスト膜
１６ａ：フォトレジスト膜の開口
２０：ソース電極
２２：ドレイン電極
２４：ゲート電極
２６：ゲート絶縁膜
２８：層間絶縁膜
３０：ドレイン層
３２：ドリフト層
３４：ボディ層
３６：ソース領域
４０、１４０：ドライエッチング装置
４２、４４：電極
４６：ステージ
４８：電源
５０：反応ガス源
５２：チャンバー

Claims (1)

1. 半導体基板の表面にトレンチを有する半導体装置の製造方法であって、
   前記半導体基板の前記表面上に酸化膜を形成する工程と、
   前記酸化膜上に、前記トレンチを形成する位置に合わせて開口を有するレジスト膜を形成する工程と、
   前記開口が形成されたレジスト膜をマスクとし、前記酸化膜に対してドライエッチングを実施することによって、前記酸化膜に開口を形成する工程と、
   前記開口が形成された前記酸化膜をマスクとし、前記半導体基板に対してドライエッチングを実施することによって、前記半導体基板上に前記トレンチを形成する工程と、
   を備え、
   前記酸化膜に対する前記ドライエッチングと、前記半導体基板に対する前記ドライエッチングとの少なくとも一方では、エッチャントの入射方向に対し、前記トレンチの短手方向を軸として前記半導体基板を傾斜させることにより、前記酸化膜に対する前記ドライエッチングと、前記半導体基板に対する前記ドライエッチングとの間で、前記エッチャントの入射方向に対する前記半導体基板の角度を相違させる、
   製造方法。

Images