KR20150111668A - 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자 - Google Patents

불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자 Download PDF

Info

Publication number
KR20150111668A
KR20150111668A KR1020140035302A KR20140035302A KR20150111668A KR 20150111668 A KR20150111668 A KR 20150111668A KR 1020140035302 A KR1020140035302 A KR 1020140035302A KR 20140035302 A KR20140035302 A KR 20140035302A KR 20150111668 A KR20150111668 A KR 20150111668A
Authority
KR
South Korea
Prior art keywords
graphene
ammonium fluoride
doped
layer
ammonium
Prior art date
Application number
KR1020140035302A
Other languages
English (en)
Other versions
KR101687983B1 (ko
Inventor
조병진
봉재훈
설원제
알렉산더 윤현석
Original Assignee
한국과학기술원
램 리서치 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 램 리서치 코퍼레이션 filed Critical 한국과학기술원
Priority to KR1020140035302A priority Critical patent/KR101687983B1/ko
Priority to US14/256,895 priority patent/US9472675B2/en
Priority to TW104109669A priority patent/TWI631604B/zh
Priority to CN201510136777.5A priority patent/CN104952712B/zh
Publication of KR20150111668A publication Critical patent/KR20150111668A/ko
Application granted granted Critical
Publication of KR101687983B1 publication Critical patent/KR101687983B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/22—Electronic properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 n-도핑된 그래핀 및 전기소자의 제조방법, 그에 의한 그래핀 및 전기소자에 관한 것으로서, 구체적으로는 불화암모늄(NH4F)을 이용하여 n-도핑된 그래핀 및 전기소자를 제조하는 방법, 그에 의한 그래핀 및 전기소자에 관한 것이다.
본 발명은 (a) 그래핀과 불화암모늄(NH4F)을 준비하는 단계; 및 (b) 상기 그래핀을 상기 불화암모늄(NH4F)에 노출시키는 단계를 포함하며, 상기 (b) 단계를 통하여, 상기 그래핀 층의 상하면의 일부 또는 전부에 분포하는 불소층이 형성되며, 상기 그래핀 층의 상하면 또는 상기 그래핀 층을 구성하는 탄소 원자 사이의 결함(defect)의 일부 또는 전부에 암모늄 원자단이 흡착(physisorption)되는 것을 특징으로 하는 n-도핑된 그래핀의 제조방법을 개시하며, 본 발명에 의하여, 그래핀을 n-도핑하면서도 전하이동도 등 그래핀의 우수한 전기적인 특성을 유지하거나 더욱 개선할 수 있는 n-도핑된 그래핀 및 전기소자의 제조방법, 그에 의한 그래핀 및 전기소자를 구현하는 효과를 갖는다.

Description

불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자 {Method of manufacturing n-doped graphene and electrical components using NH4F, and graphene and electrical components thereby}
본 발명은 n-도핑된 그래핀 및 전기소자의 제조방법, 그에 의한 그래핀 및 전기소자에 관한 것으로서, 구체적으로는 불화암모늄(NH4F)을 이용하여 n-도핑된 그래핀 및 전기소자를 제조하는 방법, 그에 의한 그래핀 및 전기소자에 관한 것이다.
근래 들어, 나노 기술을 이용하여 종래 소재들의 특성을 뛰어넘을 수 있는 다양한 소재들을 개발하기 위한 시도가 이루어지고 있는데, 그 대표적인 예로서 그래핀(graphene)을 들 수 있다. 그래핀(graphene)이란 탄소 원자의 결합으로 이루어지는 2차원 평면 구조의 물질로써, 높은 전하이동도, 우수한 기계적 강도, 투명성 등 다양한 장점을 가지며, 현재의 반도체 공정 기술을 활용하여 제조가 가능하여 차세대 소재로서 각광을 받고 있다.
그래핀이 적용되는 전자 소재의 대표적인 예로서 높은 전하이동도를 이용하여 동작 속도가 빠른 트랜지스터 채널로 사용하는 경우를 들 수 있는데, 나아가 이를 전계효과 트랜지스터(FET) 등에 적용함으로써 동작 주파수를 획기적으로 개선할 수 있게 된다. 그런데, 상기와 같이 그래핀을 이용하여 전계효과 트랜지스터 등의 소자를 구성하기 위해서는 상기 그래핀의 전자(electron) 혹은 양공(hole)으로의 도핑(doping)이 필수적이라고 할 수 있다. 이때, 양공(hole)으로의 도핑, 즉 p-도핑은 그래핀의 제작 과정에서 자연스럽게 발생하므로 특별히 추가 공정이 필요하지 않으나, 전자 도핑, 즉 n-도핑을 위해서는 별도의 공정을 거쳐야 한다.
현재까지 개발이 되어 발표된 n-도핑 방법은 성장 공정 혹은 성장후 공정으로 구분해 볼 수가 있다. 성장 공정의 대표적인 예로는 화학기상증착법(Chemical Vapor Deposition)을 들 수 있다. 이 방법은 통상 순수한 그래핀을 제작하는데 사용이 될 수 있지만, 나아가 원료가 되는 가스 중에 질소 원자를 포함한 가스(질소 혹은 암모니아가스 등)를 혼입하여 줌으로써, 그래핀 성장과 동시에 탄소 원자 간의 결합에 질소 원자도 주입이 되도록 사용할 수도 있다. 이와 같은 방법으로 성장된 n형-그래핀으로 전계효과 트랜지스터를 만드는 경우, 전계효과를 이용하여 전하이동도를 측정한 결과, 약 200~450cm2/V·sec정도의 전하이동도가 측정되었다.
성장후 공정으로는 열처리법과 플라즈마 처리법 등을 들 수 있으며, 열처리법은 다시 가스를 사용한 방법과 고온 용액을 사용한 방법으로 나누어 볼 수가 있다. 가스를 사용한 방법은 암모니아가스를 채운 가스실에 산화된 그래핀(Graphene Oxide)를 넣고 고온 열처리를 통해서 산화 그래핀을 환원하면서 동시에 n-도핑하는 방법이다. 이와 유사하게, 용액을 사용하는 방법도 산화된 그래핀을 암모니아 수용액에 넣고 약 200°C까지 가열을 하면서 환원 및 도핑을 하는 방법이다. 그런데, 상기 열처리법은 주로 산화 그래핀을 재료로 사용하며, 환원이 되었다 하더라도 그래핀 본래의 높은 전하 이동도로 되돌리기가 어렵다는 문제가 남는다.
플라즈마 처리법은 암모늄 혹은 질소 가스를 채운 가스실에 플라즈마를 발생시킨 후에 플라즈마를 곧바로 그래핀에 접촉시켜 질소 원자를 주입하는 방법이다. 이 방법은 화학기상증착법으로 성장시킨 대면적의 고품질 그래핀을 전자 도핑 할 수 있다는 장점을 가지는 반면, 플라즈마 처리의 부산물로 그래핀 내에 다수의 탄소-산소 원자간 결합이 발생하여 그래핀의 전기적인 특징이 크게 열화(degradation)될 수 있다.
또한, 대한민국 공개특허 제10-2012-0099910호(2012년 09월 12일 공개)에서는 기재 상에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 반응시킴으로써 상기 기재 상에 그래핀을 성장시키는 단계, 및 n-형 도펀트(dopant)를 포함하는 도핑 용액 또는 증기에 의해 상기 그래핀을 도핑하는 단계를 포함하는 그래핀의 n-도핑 방법을 개시하고 있고, 도 1에서는 상기한 종래 기술에 따라 도핑 용액을 이용하여 그래핀을 n-도핑하는 공정을 도시하고 있다. 그러나, 이와 같은 방법을 이용하더라도 상기한 종래 기술들의 문제점을 근본적으로 해결하기에는 어려운 실정이다.
상기한 바와 같이 종래의 방법들은 그래핀을 n-도핑할 수는 있으나, 그에 따라 전하이동도 등 그래핀의 전기적인 특성이 크게 열화될 수 있다는 문제점을 가진다. 이에 따라, 그래핀의 전기적인 특성을 유지하거나 개선하면서도 그래핀을 n-도핑할 수 있는 방법의 개발이 지속적으로 요구되고 있으나, 이에 대한 적절한 해결책이 아직 제시되지 못하고 있는 실정이다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 그래핀을 n-도핑하면서도 전하이동도 등 그래핀의 우수한 전기적인 특성을 유지하거나 더욱 개선할 수 있는 n-도핑된 그래핀 및 전기소자의 제조방법, 그에 의한 그래핀 및 전기소자를 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위한 본 발명의 한 측면에 따른 n-도핑된 그래핀의 제조방법은 (a) 그래핀과 불화암모늄(NH4F)을 준비하는 단계; 및 (b) 상기 그래핀을 상기 불화암모늄(NH4F)에 노출시키는 단계를 포함하며, 상기 (b) 단계를 통하여, 상기 그래핀 층의 상하면의 일부 또는 전부에 분포하는 불소층이 형성되며, 상기 그래핀 층의 상하면 또는 상기 그래핀 층을 구성하는 탄소 원자 사이의 결함(defect)의 일부 또는 전부에 암모늄 원자단이 흡착(physisorption)되는 것을 특징으로 한다.
여기서, 상기 (b) 단계에서, 그래핀을 불화암모늄(NH4F)에 노출시키는 방법으로, 그래핀을 불화암모늄(NH4F) 수용액에 담그는 방법, 불화암모늄(NH4F) 수용액을 그래핀에 스프레이 분사하는 방법, 그래핀을 불화암모늄(NH4F) 증기에 노출하는 방법, 또는 그래핀에 불화암모늄(NH4F) 수용액을 스핀 코팅(spin coating)하는 방법 중 하나 또는 둘 이상을 이용할 수 있다.
또한, 상기 (b) 단계에서, 불화암모늄(NH4F) 수용액의 농도, 온도, 노출 시간 중 하나 이상을 소정의 범위로 조절하여 상기 그래핀의 도핑 정도를 조절할 수 있다.
또한, 상기 (b) 단계에 이어서, (b1) 불화암모늄(NH4F)에 노출된 상기 그래핀을 열처리하는 단계를 더 포함할 수 있다.
또한, 상기 (b1) 단계에서, 상기 그래핀에 흡착(physisorption)된 암모늄 원자단의 일부 또는 전부가 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 변환될 수 있는 공정 조건으로 열처리할 수 있다.
본 발명의 다른 측면에 따른 n-도핑된 그래핀을 포함하는 전기소자의 제조방법은 (c) 그래핀을 기판 위에 형성하는 단계; (d) 소스 및 드레인 전극을 형성하는 단계; (e) 상기 그래핀을 식각하여 그래핀 패턴을 형성하는 단계; 및 (f) 기판 위에 형성된 그래핀 패턴을 불화암모늄(NH4F)에 노출시키는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (c) 단계에서, 상기 기판은 질화실리콘, 산화실리콘, polyethylene terephthalate 또는 polyimide 를 포함하여 구성될 수 있다.
또한, 상기 (f) 단계에서, 그래핀 패턴을 불화암모늄(NH4F)에 노출하는 방법으로, 그래핀 패턴이 형성된 기판을 불화암모늄(NH4F) 수용액에 담그는 방법, 불화암모늄(NH4F) 수용액을 그래핀 채널에 스프레이 분사하는 방법, 그래핀 채널을 불화암모늄(NH4F) 증기에 노출하는 방법, 또는 그래핀 채널에 불화암모늄(NH4F) 수용액을 스핀 코팅(spin coating)하는 방법 중 하나 또는 둘 이상을 이용할 수 있다.
또한, 상기 (f) 단계에서, 불화암모늄(NH4F) 수용액의 농도, 온도, 노출 시간 중 하나 이상을 소정의 범위로 조절하여 상기 그래핀 패턴의 도핑 정도를 조절할 수 있다.
또한, 상기 (f) 단계에 이어서, (g) 불화암모늄(NH4F)에 노출된 상기 그래핀 패턴을 열처리하는 단계를 더 포함할 수 있다.
또한, 상기 (g) 단계에서, 상기 그래핀 패턴에 흡착(physisorption)된 암모늄 원자단의 일부 또는 전부가 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 변환될 수 있는 공정 조건으로 열처리할 수 있다.
또한, 상기 (f) 단계에 이어서, (h) 상기 그래핀 패턴 상에 보호막을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 (h) 단계에서, 상기 보호막은 원자층증착(Atomic Layer Deposition), 화학기상증착(Chemical Vapor Deposition), 스핀 코팅(spin coating), 스크린 프린팅(screen printing) 중 하나의 방법으로 형성될 수 있다.
또한, 상기 (h) 단계에서, 상기 보호막은 산화알루미늄, 산화실리콘, 산화하프늄, 산화지르코늄, 산화란타늄, 산화텅스텐, 질화붕소, Polyvinylpyrrolidone, Polyvinylphenol, Polytrivinyltrimethylcyclotrisiloxane(pV3D3), Polytetravinyltetramethylcyclotetrasiloxane(pV4D4) 중 하나의 물질로 구성될 수 있다.
본 발명의 또 다른 측면에 따른 n-도핑된 그래핀은 그래핀 층; 상기 그래핀 층의 상하면의 일부 또는 전부에 분포하는 불소층을 포함하여 구성되며, 상기 그래핀 층의 상하면 또는 상기 그래핀 층을 구성하는 탄소 원자 사이의 결함(defect)의 일부 또는 전부에 암모늄 원자단이 흡착(physisorption)되어 있는 것을 특징으로 한다.
여기서, 상기 그래핀 층을 구성하는 탄소 원자의 일부는 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 치환될 수 있다.
본 발명의 또 다른 측면에 따른 n-도핑된 그래핀을 포함하는 전기소자는 앞서 기재된 n-도핑된 그래핀; 상기 n-도핑된 그래핀이 상면에 형성된 기판; 및 전극을 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 기판은 질화실리콘, 산화실리콘, polyethylene terephthalate 또는 polyimide 를 포함하여 구성될 수 있다.
또한, 상기 n-도핑된 그래핀은 트랜지스터의 채널을 형성하고, 상기 전극으로 소스와 드레인을 형성하며, 상기 기판의 하면에는 게이트 전극이 더 형성되어, 전계효과 트랜지스터를 구성할 수 있다.
또한, 상기 게이트 전극으로서, 고농도로 도핑된 실리콘층을 포함하여 구성되는 전역 백게이트(global back-gate)를 사용할 수 있다.
또한, 상기 n-도핑된 그래핀의 상면에 형성되는 보호막을 더 포함할 수 있다.
또한, 상기 보호막은 산화알루미늄, 산화실리콘, 산화하프늄, 산화지르코늄, 산화란타늄, 산화텅스텐, 질화붕소, Polyvinylpyrrolidone, Polyvinylphenol, Polytrivinyltrimethylcyclotrisiloxane(pV3D3), Polytetravinyltetramethylcyclotetrasiloxane(pV4D4) 중 하나의 물질로 구성될 수 있다.
본 발명에 따르면, 불화암모늄(NH4F)을 이용하여 그래핀을 도핑하거나, 나아가 열처리를 거침으로써, 불소 이온으로 그래핀을 둘러싸서 그래핀내 전하의 이동시 에너지 손실의 원인이 되는 외부 물질과의 충돌에 의한 산란을 줄이고, 전하의 이동에 방해가 되는 새로운 결함의 생성없이 그래핀의 상하 표면 혹은 그래핀 탄소 원자 결합의 결함(defect)에 암모늄 원자단이 흡착(physisorption)되도록 하거나, 나아가 탄소 원자를 질소 원자로 치환되도록 함으로써, 그래핀을 n-도핑하면서도 전하이동도 등 그래핀의 우수한 전기적인 특성을 유지하거나 더욱 개선할 수 있는 n-도핑된 그래핀 및 전기소자의 제조방법, 그에 의한 그래핀 및 전기소자를 구현하는 효과를 가진다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 개념도 및 n-도핑 후의 결과 그래프는 본 발명에 대한 실시 예를 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 종래 기술에 따라 도핑 용액을 이용하여 그래핀을 n-도핑하는 방법의 예시도이다.
도 2는 본 발명의 일실시예에 따른 불화암모늄 수용액을 이용한 n-도핑된 그래핀을 포함하는 전기소자 제조방법의 순서도이다.
도 3은 본 발명의 일실시예에 따른 불화암모늄 수용액을 이용한 n-도핑의 원리를 설명하는 개념도이다.
도 4a, 4b, 4c는 본 발명의 일실시예에 따른 그래핀을 이용한 백게이트 트랜지스터 및 그에 대한 도핑 공정의 예시도이다.
도 5는 본 발명의 일실시예에 따른 수용액 처리 시간에 따른 n-도핑된 그래핀의 디랙전압 그래프이다.
도 6은 본 발명의 일실시예에 따른 수용액 처리 시간에 따른 그래핀의 전하이동도 그래프이다.
도 7은 본 발명의 일실시예에 따른 산화알루미늄 처리된 그래핀의 시간 경과에 따른 디랙전압 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은, 종래기술에서 화학기상증착법(Chemical Vapor Deposition) 등의 성장 공정 혹은 열처리법과 플라즈마 처리법 등의 성장후 공정을 이용하여 n-도핑된 그래핀을 형성하는 경우 전하이동도 등 그래핀의 전기적인 특성이 크게 열화될 수 있다는 문제점을 가진다는 점에 착안하여, 불화암모늄(NH4F)을 이용하여 그래핀을 도핑하거나 나아가 열처리를 거침으로써, 불소 이온으로 그래핀을 둘러싸서 그래핀내 전하의 이동시 에너지 손실의 원인이 되는 물 분자 등 외부 물질과의 충돌에 의한 산란을 줄여주고, 전하의 이동에 방해가 되는 새로운 결함의 생성없이 그래핀의 상하 표면 혹은 그래핀 탄소 원자 결합의 결함(defect)에 암모늄 원자단이 흡착(physisorption)되도록 하거나, 나아가 탄소 원자를 질소 원자로 치환되도록 함으로써, 그래핀을 n-도핑하면서도 전하이동도 등 그래핀의 우수한 전기적인 특성을 유지하거나 더욱 개선할 수 있는 n-도핑된 그래핀 및 전기소자의 제조방법, 그에 의한 그래핀 및 전기소자를 제공한다.
본 발명에서 사용되는 불화암모늄(NH4F) 수용액은 그것의 농도, 온도나 처리 시간과 같은 다양한 조건에 변화를 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 이하에서는 특정한 도핑 처리 요소들의 구체적인 조건에 상관이 없이 도핑의 원리 및 결과에 대해서 상세히 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 불화암모늄(NH4F) 수용액을 이용한 n-도핑된 그래핀을 포함하는 전기소자 제조방법의 순서도를 도시하고 있다. 도 2에서 볼 수 있는 바와 같이 본 발명의 일실시예에 따른 불화암모늄 수용액을 이용한 n-도핑된 그래핀을 포함하는 전기소자 제조방법은 그래핀을 질화실리콘/실리콘(Si3N4/Si) 기판 상에 전사하는 단계(S210), 소스(source)/드레인(drain) 전극을 형성하는 단계(S220), 그래핀 채널(channel)을 패터닝하는 단계(S230), 그래핀 채널을 불화암모늄 수용액으로 처리하는 단계(S240), 열처리 단계(S250), 산화알루미늄(Al2O3)을 증착하는 단계(S260)를 포함하여 구성될 수 있다.
아래에서는 본 발명의 일실시예에 따른 불화암모늄 수용액을 이용한 n-도핑된 그래핀을 포함하는 전기소자 제조방법을 각 단계별로 나누어 자세하게 살핀다. 먼저, 그래핀을 질화실리콘/실리콘(Si3N4/Si) 기판 상에 전사하는 단계(S210)에 대하여 검토한다. 본 단계에서는 미리 준비된 질화실리콘/실리콘(Si3N4/Si) 기판 상에 미리 준비된 그래핀 쉬트(sheet)를 전사(transfer)함으로써, 전기소자를 제조하기 위한 기본 구조를 구성하게 된다.
본 발명의 구체적인 실시예로서 테스트용 샘플을 제작함에 있어서, 상기 기판은 실리콘(Si) 층 위에 질화실리콘(Si3N4)을 90 nm 두께로 증착하여 구성하였으며, 또한 상기 실리콘 층은 백게이트(back gate) 전극으로 사용되기 위해 p+ 도핑된 실리콘을 사용하였다. 이때, 상기 질화실리콘(Si3N4)은 절연체로 기능하게 되며, 또한 상기 질화실리콘은 저압 화학기상증착법(Low Pressure Chemical Vapor Deposition), 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition) 등의 공정을 이용하여 형성될 수 있다.
또한, 상기 기판으로 반드시 질화실리콘/실리콘(Si3N4/Si) 기판을 사용하여야 하는 것은 아니고, 이외에 산화실리콘/실리콘, polyethylene terephthalate 또는 polyimide 등 그래핀이 전사될 수 있는 기판을 사용하는 것도 가능하다.
이어서, 상기 준비된 질화실리콘/실리콘(Si3N4/Si) 기판 상에 그래핀을 전사하게 되는데, 이때 습식 전사 방법(wet transfer method) 또는 건식 전사 방법(dry transfer method) 등이 이용될 수 있다.
더 나아가, 반드시 미리 형성된 그래핀 쉬트를 전사(transfer)하여야 하는 것은 아니고, 경우에 따라서는 적절한 공정을 사용하여 상기 질화실리콘/실리콘(Si3N4/Si) 기판 위에 그래핀을 직접 형성하는 것도 가능하다.
이어서, 소스(source)/드레인(drain) 전극을 형성하는 단계(S220)를 거치게 된다. 상기 소스(source)/드레인(drain) 전극은 전계효과 트랜지스터(FET)의 전극을 구성하게 되는데, 본 발명의 일실시예로서 상기 전극을 구성하는 금속으로는 일반적으로 많이 사용되는 금(Au)을 사용하여 테스트용 샘플을 제작하였으며, 나아가 상기 금의 접착력 증가를 위해 팔라듐(Pd)으로 접착층(adhesion layer)을 구성하였다. 이때, 상기 접착층을 구성하는 물질로 반드시 팔라듐에 한정되지 않으며, 금과 기판의 접촉력을 증가시킬 수 있는 금속이라면 특별한 제한없이 사용될 수 있다. 상기 금속으로 원하는 패턴의 전극을 만들기 위해 음형 포토레지스트(negative photoresist)를 이용하여 노광(lithography) 공정을 진행하였으며, 화학기상증착법(CVD)을 이용하여 전극 금속을 증착한 후에 리프트-오프(lift-off) 공정을 진행하였다.
다음으로, 그래핀 채널(channel)을 패터닝하는 단계(S230)를 거치게 되는데, 원하는 폭과 길이를 가지는 채널을 만들기 위해서 양형 포토레지스트(positive photoresist)를 이용하여 노광 공정을 거친 후, 산소 플라즈마를 이용하여 그래핀 채널 부분을 제외한 나머지 영역을 식각(etching)할 수 있다.
이어서, 그래핀 채널을 불화암모늄 수용액으로 처리하는 단계(S240)를 거친다. 상기한 일련의 과정을 거쳐 제작된 그래핀 채널이 형성된 기판을 불화암모늄 수용액에 담궈서 그래핀 채널에 n-도핑을 진행하게 된다. 이때, 도핑 되는 정도는 불화암모늄 수용액의 농도, 온도, 시간에 따라서 달라질 수 있으므로, 이를 고려하여 미리 상기 공정 조건들을 산정하는 것이 바람직하다.
불화암모늄(NH4F)은 수용액 상에서 도 3(a)와 같이 불소 이온(F-)과 암모늄 원자단(NH4 +)으로 존재하게 되므로, 여기에 그래핀을 침지하는 경우, 도 3(b)에서 볼 수 있는 바와 같이 상기 그래핀은 불소 이온(F-)으로 둘러싸이게 되고, 암모늄 원자단(NH4 +)은 상기 그래핀의 표면에 흡착(physisorption)되거나 혹은 그래핀에 존재하는 결함(defect), 즉 그래핀을 구성하는 탄소 원자들 간의 결합의 끊김 내지는 부정합점에 흡착(physisorption)되게 된다. 따라서, 그래핀 내의 전하의 이동에 방해가 되는 새로운 결함의 생성이 없이 n-도핑을 달성할 수 있고, 이에 따라 전하이동도 등 우수한 그래핀의 전기적 특성을 유지하거나 더욱 개선하면서 n-도핑된 그래핀을 제조할 수 있게 된다.
또한, 상기한 경우처럼 그래핀 채널이 형성된 기판을 불화암모늄 수용액에 담구는 방법 외에, 필요에 따라서는 불화암모늄(NH4F) 수용액을 그래핀 채널에 스프레이 분사하는 방법, 그래핀 채널을 불화암모늄(NH4F) 증기에 노출하는 방법, 또는 그래핀 채널에 불화암모늄(NH4F) 수용액을 스핀 코팅(spin coating)하는 방법 등을 이용하는 것도 가능하다.
이어서, 그래핀 n-도핑을 좀 더 안정적으로 만들기 위해 열처리 공정을 진행한다(S250). 상기 열처리 공정을 통하여, 도 3(c)에서 볼 수 있는 바와 같이, 상기 불화암모늄(NH4F)의 암모늄 원자단의 일부 혹은 전부를 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 변환함으로써, 상기 암모늄 원자단이 휘발하는 등 외부 환경에 따라 이탈하는 것을 방지하도록 함으로써 보다 안정적인 구조를 가지도록 하게 된다.
보다 구체적으로는, 본 발명의 일실시예로서 상기 열처리 공정은 2×10-6 Torr의 진공 분위기(atmosphere), 300 ℃의 온도에서 10 시간 동안 진행되었으며, 물론 상기 기압, 공정 온도 및 시간 등의 공정 조건은 필요에 따라 달라질 수 있다.
마지막으로, 산화알루미늄(Al2O3)을 증착하는 단계(S260)에 대하여 살핀다. 본 단계에서는 좀 더 안정적으로 n-도핑 효과를 유지하기 위해서 상기 그래핀 채널 상부에 산화알루미늄(Al2O3) 등의 보호막을 형성함으로써 외부 환경에 의한 그래핀 특성의 열화를 억제할 수 있게 된다. 이때, 상기 보호막은 반드시 산화알루미늄(Al2O3)으로 구성되어야 하는 것은 아니며, 이외에도 산화실리콘, 산화하프늄, 산화지르코늄, 산화란타늄, 산화텅스텐, 질화붕소, Polyvinylpyrrolidone, Polyvinylphenol, Polytrivinyltrimethylcyclotrisiloxane(pV3D3), Polytetravinyltetramethylcyclotetrasiloxane(pV4D4) 등 그래핀의 특성을 저감하지 않으면서 외부와의 접촉을 막을 수 있는 물질이라면 특별한 제한이 없이 사용할 수 있다.
또한, 상기 보호막을 형성하는 공정으로는 원자층증착(Atomic Layer Deposition), 화학기상증착(Chemical Vapor Deposition), 스핀 코팅(spin coating), 스크린 프린팅(screen printing) 등의 방법 중 기판의 특성 등을 고려하여 적절한 공정을 선택하여 사용할 수 있다.
본 발명의 일실시예로서 테스트용 샘플을 제작함에 있어서는 산화알루미늄(Al2O3)을 5 nm 두께로 원자층증착(ALD)를 이용하여 증착하였다.
도 3에 대하여 다시 한번 자세하게 살펴 본다면, 도 3에서는 그래핀을 불화암모늄(NH4F) 수용액에 담그고 열처리를 거쳤을 때 일어나는 현상에 관해서 설명하고 있다. 도 3(a)에서 볼 수 있듯이, 불화암모늄은 수용액 내에서 불소 이온(F-)과 암모늄 원자단(NH4 +)으로 분리가 된다. 불소 이온(F-)은 음전하를 띠고 있으므로 양전하를 띤 그래핀의 표면에 달라붙으면서 그래핀을 전기적으로 중성으로 만들어준다. 만약 불소 이온만 존재할 경우, 그래핀의 디랙 전압(Dirac voltage)은 0V에 머무른다. 한편, 불소 이온이 그래핀의 표면을 둘러쌈으로 인해서 그래핀은 물 분자와 이온 등 외부 물질과의 원자적인 접촉이 차단되고, 그 결과 그래핀 내에서 전하들이 이동해 다닐 때 외부 물질에 의한 산란 횟수를 줄여줌으로써 전하의 이동을 향상시키는 효과를 가져다 준다.
한편, 암모늄 원자단(NH4 +)들이 그래핀의 표면 혹은 탄소 원자간 결합의 결함(defect)에 부착되면서 전자들을 공여하게 되므로, 이로 인해서 중성이던 그래핀은 다시 음의 전하를 띠게 되고, 디랙 전압(Dirac voltage)은 0V 미만의 값을 보이면서 n-(전자)도핑이 되게 된다.
또한, 원하는 정도의 전자도핑을 얻기 위해서는 그래핀을 성장후 공정에 의해서 그래핀의 탄소 원자간의 결함의 양을 감소 혹은 증가시키거나, 또는 불화암모늄 수용액 처리 시의 농도, 온도 및 처리 시간을 조절해 주는 것이 바람직하다.
나아가, 상기 그래핀을 열처리함으로써, 암모늄 원자단의 일부 혹은 전부가 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 변환되면서 도 3(b) 혹은 도 3(c)와 같은 구조를 형성하게 되어 보다 안정적인 구조를 형성하게 된다.
도 4a, 도 4b 및 도 4c는 그래핀을 이용한 백게이트 트랜지스터(400) 및 그에 대한 도핑 공정의 예시도를 보여주고 있다. 도 4a는 그래핀을 이용한 백게이트 트랜지스터(back-gate transistor)(400)의 구조를 도시하고 있고, 도 4b에서는 n-도핑 공정의 모식도를 보여주고 있으며, 도 4c에서는 보호막이 추가로 형성된 n-도핑된 그래핀을 이용한 백게이트 트랜지스터의 단면도를 보여주고 있다.
도 4a에서 볼 수 있듯이, 그래핀을 이용한 백게이트 트랜지스터(400)는 질화실리콘층(440)이 고농도 도핑 실리콘층(450) 위에 증착되어 기판을 형성하고, 상기 기판 위에 그래핀(410)이 전사되어 위치하며, 여기에 전극 금속인 금/팔라듐(Au/Pd)이 증착되어 소스(420)와 드레인(430)을 형성하는 구조를 가진다. 여기서 상기 고농도 도핑 실리콘층(450)은 전역 백게이트(global back-gate) 전극으로 사용되며, 질화실리콘층(440)은 절연체로써 역할을 하게 됨으로써 그래핀(410)을 채널로 사용하는 백게이트 트랜지스터로 동작하게 된다.
도 4b는 그래핀의 n-도핑 공정의 모식도를 보여주고 있다. 테프론(teflon) 비커와 같은 용기에 불화암모늄 수용액을 일정량 붓고, 준비된 시료를 일정 시간 동안 침지해 줌으로써 그래핀의 n-도핑 공정이 완료될 수 있다.
도 4c는 안정적인 n-도핑 유지를 위해서 그래핀(410) 표면 위에 산화알루미늄막(460)이 증착되어 보호막을 형성한 구조를 예시하고 있다.
앞서 살핀 바와 같이, 그래핀을 이용하여 백게이트 트랜지스터를 구성하는 경우 높은 전하이동도 등 그래핀의 우수한 전기적 특성을 유지하면서 n-도핑된 그래핀 채널을 구비하게 되므로, 종래의 전기소자와 비교할 때 동작 속도 혹은 동작 주파수 등 그 전기적 특성을 크게 개선할 수 있게 되며, 나아가, 도 4c에서 볼 수 있는 바와 같이, 산화알루미늄막(460) 등 보호막을 더 포함하여 소자를 구성하는 경우에는 외부 환경에 의한 그래핀 채널의 특성 열화를 방지하여 보다 안정적으로 동작하는 전기 소자를 구성할 수 있게 된다.
도 5는 불화암모늄 수용액 처리 시간에 따른 디랙 전압(Dirac voltage)의 변화를 표시한 그래프이다. 도 5에서 볼 수 있듯이 처리 시간이 길어짐에 따라서 디랙 전압이 양의 값에서 시작(양공도핑)하여 0V를 거쳐 음의 값으로 변화(전자도핑)되고 있음을 실험적으로 확인할 수 있다.
이때 사용한 불화암모늄 수용액의 농도는 40%이며, 이는 그래핀 도핑의 목표량과 노출 시간 조절 등을 위해 달라질 수 있다. 또한 도 5에서 볼 수 있는 바와 같이 기판을 수용액에 노출하는 시간은 질량 농도 40%를 기준으로 10 분 이상 노출하는 경우 도핑이 포화되는 것을 알 수 있으며, 물론 이는 수용액의 농도와 온도 등에 따라서 달라질 수 있다.
도 6은 불화암모늄 수용액 처리 전과 후에 일어나는 전하이동도의 변화를 표시한 그래프이다. 도 6에서 볼 수 있는 바와 같이, 종래의 n-도핑 방법과는 달리 n-(전자)도핑 후에도 그래핀의 전하이동도가 저하되지 않고 오히려 증가함을 확인할 수 있다. 따라서, 본 발명에 의한 n-도핑된 그래핀 및 이를 이용한 전기소자의 특성을 크게 개선할 수 있게 된다.
도 7은 그래핀을 n-도핑한 후 그 상부에 산화알루미늄막을 5 nm 두께로 증착했을 경우, 공기 중에서 시간이 경과한 후에도 도핑 효과가 유지되는 것을 보여주는 그래프이다. 산화알루미늄을 증착하지 않았을 때에는 시간이 경과함에 따라 공기 중의 수분과 산소에 의해 다시 그래핀이 p-도핑 되어 디랙 전압이 양의 전압 방향으로 이동하는 것을 보여준다. 반면에 산화알루미늄막을 증착한 경우, 공기 중에서 시간이 경과한 후에도 디랙 전압이 크게 변하지 않는다는 것을 확인할 수 있다. 따라서, 상기 그래핀 상에 보호막을 형성함으로써 그래핀의 도핑 효과를 장시간 유지시킬 수 있다는 것을 확인할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
400 : 그래핀을 이용한 백게이트 트랜지스터
410 : 그래핀
420 : 소스
430 : 드레인
440 : 질화실리콘층
450 : 고농도 도핑 실리콘층
460 : 산화알루미늄막

Claims (22)

  1. (a) 그래핀과 불화암모늄(NH4F)을 준비하는 단계; 및
    (b) 상기 그래핀을 상기 불화암모늄(NH4F)에 노출시키는 단계를 포함하며,
    상기 (b) 단계를 통하여,
    상기 그래핀 층의 상하면의 일부 또는 전부에 분포하는 불소층이 형성되며,
    상기 그래핀 층의 상하면 또는 상기 그래핀 층을 구성하는 탄소 원자 사이의 결함(defect)의 일부 또는 전부에 암모늄 원자단이 흡착(physisorption)되는 것을 특징으로 하는 n-도핑된 그래핀의 제조방법.
  2. 제 1항에 있어서,
    상기 (b) 단계에서,
    그래핀을 불화암모늄(NH4F)에 노출시키는 방법으로,
    그래핀을 불화암모늄(NH4F) 수용액에 담그는 방법, 불화암모늄(NH4F) 수용액을 그래핀에 스프레이 분사하는 방법, 그래핀을 불화암모늄(NH4F) 증기에 노출하는 방법, 또는 그래핀에 불화암모늄(NH4F) 수용액을 스핀 코팅(spin coating)하는 방법 중 하나 또는 둘 이상을 이용하는 것을 특징으로 하는 n-도핑된 그래핀의 제조방법.
  3. 제 1항에 있어서,
    상기 (b) 단계에서,
    불화암모늄(NH4F) 수용액의 농도, 온도, 노출 시간 중 하나 이상을 소정의 범위로 조절하여 상기 그래핀의 도핑 정도를 조절하는 것을 특징으로 하는 n-도핑된 그래핀의 제조방법.
  4. 제 1항에 있어서,
    상기 (b) 단계에 이어서,
    (b1) 불화암모늄(NH4F)에 노출된 상기 그래핀을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 n-도핑된 그래핀의 제조방법.
  5. 제 4항에 있어서,
    상기 (b1) 단계에서,
    상기 그래핀에 흡착(physisorption)된 암모늄 원자단의 일부 또는 전부가 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 변환될 수 있는 공정 조건으로 열처리하는 것을 특징으로 하는 n-도핑된 그래핀의 제조방법.
  6. (c) 그래핀을 기판 위에 형성하는 단계;
    (d) 소스 및 드레인 전극을 형성하는 단계;
    (e) 상기 그래핀을 식각하여 그래핀 패턴을 형성하는 단계; 및
    (f) 기판 위에 형성된 그래핀 패턴을 불화암모늄(NH4F)에 노출시키는 단계를 포함하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  7. 제 6항에 있어서,
    상기 (c) 단계에서,
    상기 기판은 질화실리콘, 산화실리콘, polyethylene terephthalate 또는 polyimide를 포함하여 구성되는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  8. 제 6항에 있어서,
    상기 (f) 단계에서,
    그래핀 패턴을 불화암모늄(NH4F)에 노출하는 방법으로,
    그래핀 패턴이 형성된 기판을 불화암모늄(NH4F) 수용액에 담그는 방법, 불화암모늄(NH4F) 수용액을 그래핀 채널에 스프레이 분사하는 방법, 그래핀 채널을 불화암모늄(NH4F) 증기에 노출하는 방법, 또는 그래핀 채널에 불화암모늄(NH4F) 수용액을 스핀 코팅(spin coating)하는 방법 중 하나 또는 둘 이상을 이용하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  9. 제 6항에 있어서,
    상기 (f) 단계에서,
    불화암모늄(NH4F) 수용액의 농도, 온도, 노출 시간 중 하나 이상을 소정의 범위로 조절하여 상기 그래핀 패턴의 도핑 정도를 조절하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  10. 제 6항에 있어서,
    상기 (f) 단계에 이어서,
    (g) 불화암모늄(NH4F)에 노출된 상기 그래핀 패턴을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  11. 제 10항에 있어서,
    상기 (g) 단계에서,
    상기 그래핀 패턴에 흡착(physisorption)된 암모늄 원자단의 일부 또는 전부가 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 변환될 수 있는 공정 조건으로 열처리하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  12. 제 6항에 있어서,
    상기 (f) 단계에 이어서,
    (h) 상기 그래핀 패턴 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  13. 제 12항에 있어서,
    상기 (h) 단계에서,
    상기 보호막은 원자층증착(Atomic Layer Deposition), 화학기상증착(Chemical Vapor Deposition), 스핀 코팅(spin coating), 스크린 프린팅(screen printing) 중 하나의 방법으로 형성되는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  14. 제 12항에 있어서,
    상기 (h) 단계에서,
    상기 보호막은 산화알루미늄, 산화실리콘, 산화하프늄, 산화지르코늄, 산화란타늄, 산화텅스텐, 질화붕소, Polyvinylpyrrolidone, Polyvinylphenol, Polytrivinyltrimethylcyclotrisiloxane(pV3D3), Polytetravinyltetramethylcyclotetrasiloxane(pV4D4) 중 하나의 물질로 구성되는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자의 제조방법.
  15. 그래핀 층;
    상기 그래핀 층의 상하면의 일부 또는 전부에 분포하는 불소층을 포함하여 구성되며,
    상기 그래핀 층의 상하면 또는 상기 그래핀 층을 구성하는 탄소 원자 사이의 결함(defect)의 일부 또는 전부에 암모늄 원자단이 흡착(physisorption)되어 있는 것을 특징으로 하는 n-도핑된 그래핀.
  16. 제 15항에 있어서,
    상기 그래핀 층을 구성하는 탄소 원자의 일부는 피롤 결합의 질소(pyrrolic-N), 피리딘 결합의 질소(pyridinic-N), 혹은 그래파이트 결합의 질소(graphitic-N)로 치환되어 있는 것을 특징으로 하는 n-도핑된 그래핀.
  17. 제 15항 또는 제 16항에 기재된 n-도핑된 그래핀;
    상기 n-도핑된 그래핀이 상면에 형성된 기판; 및
    전극을 포함하여 구성되는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자.
  18. 제 17항에 있어서,
    상기 기판은 질화실리콘, 산화실리콘, polyethylene terephthalate 또는 polyimide를 포함하여 구성되는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자.
  19. 제 17항에 있어서,
    상기 n-도핑된 그래핀은 트랜지스터의 채널을 형성하고,
    상기 전극으로 소스와 드레인을 형성하며,
    상기 기판의 하면에는 게이트 전극이 더 형성되어,
    전계효과 트랜지스터를 구성하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자.
  20. 제 19항에 있어서,
    상기 게이트 전극으로서,
    고농도로 도핑된 실리콘층을 포함하여 구성되는 전역 백게이트(global back-gate)를 사용하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자.
  21. 제 17항에 있어서,
    상기 n-도핑된 그래핀의 상면에 형성되는 보호막을 더 포함하는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자.
  22. 제 21항에 있어서,
    상기 보호막은 산화알루미늄, 산화실리콘, 산화하프늄, 산화지르코늄, 산화란타늄, 산화텅스텐, 질화붕소, Polyvinylpyrrolidone, Polyvinylphenol, Polytrivinyltrimethylcyclotrisiloxane(pV3D3), Polytetravinyltetramethylcyclotetrasiloxane(pV4D4) 중 하나의 물질로 구성되는 것을 특징으로 하는 n-도핑된 그래핀을 포함하는 전기소자.
KR1020140035302A 2014-03-26 2014-03-26 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자 KR101687983B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140035302A KR101687983B1 (ko) 2014-03-26 2014-03-26 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자
US14/256,895 US9472675B2 (en) 2014-03-26 2014-04-18 Method of manufacturing n-doped graphene and electrical component using NH4F, and graphene and electrical component thereby
TW104109669A TWI631604B (zh) 2014-03-26 2015-03-26 使用NH<sub>4</sub>F的N型摻雜石墨烯及電組件的製造方法，由該方法製成的石墨烯及電組件
CN201510136777.5A CN104952712B (zh) 2014-03-26 2015-03-26 NH4F制造n掺杂石墨烯和电气器件的方法及该石墨烯和器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140035302A KR101687983B1 (ko) 2014-03-26 2014-03-26 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자

Publications (2)

Publication Number Publication Date
KR20150111668A true KR20150111668A (ko) 2015-10-06
KR101687983B1 KR101687983B1 (ko) 2017-01-02

Family

ID=54191546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140035302A KR101687983B1 (ko) 2014-03-26 2014-03-26 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자

Country Status (3)

Country Link
US (1) US9472675B2 (ko)
KR (1) KR101687983B1 (ko)
TW (1) TWI631604B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056603B2 (en) 2016-11-18 2018-08-21 Unist (Ulsan National Institute Of Science And Technology) Method of preparing heteroatom-doped carbon nanomaterial
KR20210065610A (ko) * 2019-11-27 2021-06-04 한국세라믹기술원 탄소재 표면 처리방법
WO2022071629A1 (ko) * 2020-09-29 2022-04-07 (주)엠씨케이테크 이온 측정 센서용 기준전극 및 이의 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548415B1 (en) * 2013-02-19 2017-01-17 Hrl Laboratories, Llc All-wavelength (VIS-LWIR) transparent electrical contacts and interconnects and methods of making them
US9640680B1 (en) 2013-02-19 2017-05-02 Hrl Laboratories, Llc Wide-band transparent electrical contacts and interconnects for FPAS and a method of making the same
KR102245295B1 (ko) * 2014-10-08 2021-04-27 삼성전자주식회사 실리신 물질층 및 이를 포함하는 전자 소자
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
EP3459115A4 (en) * 2016-05-16 2020-04-08 Agilome, Inc. GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
KR102001732B1 (ko) * 2017-11-22 2019-07-18 울산과학기술원 다중-이종원자 도핑 탄소나노물질의 제조방법 및 다중-이종원자 도핑 탄소나노물질
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
US11264228B2 (en) 2018-10-09 2022-03-01 Savannah River Nuclear Solutions, Llc Method of making a carbon filament for thermal ionization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130261352A1 (en) * 2010-12-22 2013-10-03 Mingjie Zhou Fluorographene and preparation method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2959514A4 (en) * 2013-02-22 2016-11-02 Hrl Lab Llc FIELD EFFECT TRANSISTOR WITH GRAPH HETEROSTRUCTURE

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130261352A1 (en) * 2010-12-22 2013-10-03 Mingjie Zhou Fluorographene and preparation method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. Guo et al. Nano Lett. 2010, Vol. 10, pp. 4975-4980 (2010.10.22.)* *
L. Lai et al. Energy Environ. Sci. 2012, Vol. 5, pp.7936-7942 (2012.04.26.)* *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056603B2 (en) 2016-11-18 2018-08-21 Unist (Ulsan National Institute Of Science And Technology) Method of preparing heteroatom-doped carbon nanomaterial
KR20210065610A (ko) * 2019-11-27 2021-06-04 한국세라믹기술원 탄소재 표면 처리방법
WO2022071629A1 (ko) * 2020-09-29 2022-04-07 (주)엠씨케이테크 이온 측정 센서용 기준전극 및 이의 제조방법

Also Published As

Publication number Publication date
US9472675B2 (en) 2016-10-18
US20150280011A1 (en) 2015-10-01
TW201603122A (zh) 2016-01-16
KR101687983B1 (ko) 2017-01-02
TWI631604B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
KR101687983B1 (ko) 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
US7101761B2 (en) Method of fabricating semiconductor devices with replacement, coaxial gate structure
JP5584823B2 (ja) 炭化珪素半導体装置
JP2006108653A (ja) ｎ型炭素ナノチューブ電界効果トランジスタ及びその製造方法
CN110663117B (zh) 一种石墨烯场效应晶体管及其制备方法
US9034749B2 (en) Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
CN104952712B (zh) NH4F制造n掺杂石墨烯和电气器件的方法及该石墨烯和器件
JP2005056872A (ja) 半導体装置の製造方法
CN109690786B (zh) 异质结遂穿场效应晶体管及其制备方法
CN105895704A (zh) 一种石墨烯场效应晶体管及其制造方法
WO2019095556A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
CN112071759B (zh) 一种提高p型场效应晶体管空穴迁移率的方法
CN107331701A (zh) 一种金刚石材料沟道导电特性优化方法
JP6851804B2 (ja) 半導体装置
JP2005175254A (ja) ドーピング方法およびそれを用いた半導体素子
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN107706242B (zh) 晶体管及其制造方法
CN110085673B (zh) 杂质原子阵列晶体管及其制备方法
CN116960127B (zh) 一种二维半导体垂直场效应晶体管阵列及其制备方法
CN103578947B (zh) 一种高介电金属栅极制造方法
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 4