JP7002929B2

JP7002929B2 - 配列物順位検出システム、画像形成装置、複合機及び配列物並びに配列物順位検出方法

Info

Publication number: JP7002929B2
Application number: JP2017227341A
Authority: JP
Inventors: 竹博加藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2017-11-28
Filing date: 2017-11-28
Publication date: 2022-01-20
Anticipated expiration: 2037-11-28
Also published as: JP2019095713A

Description

本発明は、配列物順位検出システム、画像形成装置、複合機及び配列物並びに配列物順位検出方法に関する。

複数の用紙カセット（以下、単に「カセット」ということもある。）を挿入することが可能な複合機において、各カセットの本体からの制御のためなどに、本体と各用紙カセットが用紙カセット間で共通な信号線を用いて通信を行うためには、用紙カセットの識別情報を用いる必要がある。

特許文献１には、各カセットにおいて自カセットに記憶されている識別コードがどのタイミングにおいてデコード／判定手段によりデコードされた識別信号と一致したかにより、自カセットがどの位置にあるのかを検出することができる複合機が開示されている。

特開２００４－２３３７０７号公報

しかし、特許文献１に開示されている発明では、識別信号を本体の制御基板から送信しなければならない。また、識別信号を変換したり、デコードしたり、識別コードを記憶したり、識別信号を識別コードを用いて判定するための回路を各用紙カセットに設ける必要がある。

そこで、本発明は、本体から識別信号を用紙カセットに送信する必要がなく、また、用紙カセットに余分な回路を設ける必要がない配列物順位検出システム、画像形成装置、複合機及び配列物並びに配列物順位検出方法を提供することを目的とする。

本発明によれば、
本体と、複数の配列物とを備え、
前記本体は、第１種の信号を出力する第１乃至第Ｎ（Ｎは２以上の整数）の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第１乃至第Ｎ（Ｎは２以上の整数）の出力端子にそれぞれ接続されることが可能な第１乃至第Ｎの入力端子を含む上流側インターフェースと、
前記第２乃至第Ｎの入力端子と同一種類の信号をそれぞれ出力する第１乃至第（Ｎ－１）の出力端子及び第２種の信号を出力する第Ｎの出力端子を含む下流側インターフェースと、
前記第１乃至第Ｎの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物順位検出システムが提供される。

また、本発明によれば、上記の配列物順位検出システムを備えることを特徴とする画像形成装置が提供される。

更に、本発明によれば、上記の配列物順位検出システムを備えることを特徴とする複合機が提供される。

更に、本発明によれば、上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第１乃至第Ｎ（Ｎは２以上の整数）の出力端子にそれぞれ接続されることが可能な第１乃至第Ｎの入力端子を含む上流側インターフェースと、
前記第２乃至第Ｎの入力端子と同一種類の信号をそれぞれ出力する第１乃至第（Ｎ－１）の出力端子及び第２種の信号を出力する第Ｎの出力端子を含む下流側インターフェースと、
前記第１乃至第Ｎの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物が提供される。

更に、本発明によれば、
本体と、複数の配列物とを備え、
前記本体は、第１種の信号を出力する第１乃至第Ｎ（Ｎは２以上の整数）の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第１乃至第Ｎ（Ｎは２以上の整数）の出力端子にそれぞれ接続されることが可能な第１乃至第Ｎの入力端子を含む上流側インターフェースと、
前記第２乃至第Ｎの入力端子と同一種類の信号をそれぞれ出力する第１乃至第（Ｎ－１）の出力端子及び第２種の信号を出力する第Ｎの出力端子を含む下流側インターフェースと、
を備えるシステムにおいて、各配列物が自配列物の順位を検出するための配列物順位検出方法であって、
各配列物において、前記第１乃至第Ｎの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出ステップを有することを特徴とする配列物順位検出方法が提供される。

更に、本発明によれば、上記の配列物順位検出方法をコンピュータに実行させるためのプログラムが提供される。

本発明によれば、本体から識別信号を用紙カセットに送信する必要がなくなり、また、用紙カセットに余分な回路を設ける必要がなくなる。

本発明の第１の実施の形態による配列物順位検出システムを含む複合機の構成を示す機能ブロック図である。図１に示す本体の構成を示す機能ブロック図である。図１に示す用紙カセットの構成を示す機能ブロック図である。本発明の第１の実施の形態による配列物順位検出システムを含む複合機の構成を示す機能ブロック図である。図４に示す本体の構成を示す機能ブロック図である。図４に示す用紙カセットの構成を示す機能ブロック図である。図１に示す用紙カセットの本発明の第３の実施の形態による他の構成を示す機能ブロック図である。本発明の共通の形態による複合機の概念的断面図である。

以下、図面を参照して本発明を実施するための形態について詳細に説明する。

［第１の実施の形態］
図1を参照すると、複合機本体１０１と、これに挿入された４つのカセット１２１＃1乃至１２１＃４が示されている。この構成に配列物順位検出システムが含まれている。

複合機本体１０１は、制御基板１０３、電源１０５、下流側インターフェース１０７及び３本の配線Ｖ０乃至Ｖ２及びを含む。

４つのカセット１２１＃１乃至１２１＃４は、同一の構成を有するので、単に、カセット１２１と称した場合には、カセット１２１＃１乃至１２１＃４の何れにも該当するものとする。

カセット１２１は、ＣＰＵ(Central Processing Unit)１２３、上流側インターフェース１２５、下流側インターフェース１２７及び４本の配線ｗ０乃至ｗ３を含む。

図１及び図２を参照すると、本体１０１において、下流側インターフェース１０７は、３つの出力端子ＯＴ０乃至ＯＴ２及び１つの入出力端子ＢＴＬを含む。３つの出力端子ＯＴ０乃至ＯＴ２は、配線ｖ０乃至ｖ２を介して電源１０５に接続されている。従って、３つの出力端子ＯＴ０乃至ＯＴ２の全てから電源１０５の電圧の信号が出力される。また、入出力端子ＢＴＬは、配線ＣＣＭを介して制御基板１０３に接続されている。

図１及び図３を参照すると、カセット１２１において、上流側インターフェース１２５は、３つの入力端子ＩＴ０乃至ＩＴ２及び１つの入出力端子ＢＴＵを含む。また、下流側インターフェース１２７は、３つの出力端子ＯＴ０乃至ＯＴ２及び１つの入出力端子ＢＴＬを含む。

３つの入力端子ＩＴ０乃至ＩＴ２は、それぞれ、配線ｗ０乃至ｗ２を介してＣＰＵ１２３の入力ポートＡ０乃至Ａ２に接続されている。従って、３つの入力端子ＩＴ０乃至ＩＴ２で受けた信号は、ＣＰＵ１２３の入力ポートＡ０乃至Ａ２に入力される。また、入出力端子ＢＴＵは、配線ＣＣＵを介してＣＰＵ１２３に接続されている。

２つの出力端子ＯＴ０及びＯＴ１は、それぞれ、配線ｗ１及びｗ２を介して、入力端子ＩＴ１及びＩＴ２に接続されている。また、１つの出力端子ＯＴ２は、配線ｗ３を介して接地されている。従って、２つの出力端子ＯＴ０及びＯＴ１からは、２つの入力端子ＩＴ１及びＩＴ２で受けた信号がそのまま出力され、１つの出力端子ＯＴ２からは、接地レベルの信号が出力される。

各カセット１２１の上流側インターフェース１２５＃ｎに含まれる入力端子ＩＴ０乃至ＩＴ２は、上流側直近にある本体１０１の下流側インターフェース１０７に含まれる出力端子ＯＴ１乃至ＯＴ２又は上流側直近にあるカセット１２１＃（ｎ－１）の下流側インターフェース１２７に含まれる出力端子ＯＴ１乃至ＯＴ２に接続される。

また、各カセット１２１の上流側インターフェース１２５＃ｎに含まれる入出力端子ＢＴＵは、上流側直近にある本体１０１の下流側インターフェース１０７に含まれる入出力端子ＢＴＬ又は上流側直近にあるカセット１２１＃（ｎ－１）の下流側インターフェース１２７に含まれる入出力端子ＢＴＬに接続される。

図１を再度参照すると、上記のような構成により、本体の電源１０５のレベルの信号は、カセット１２１＃１のＣＰＵ１２３の入力ポートＡ０乃至Ａ２、カセット１２１＃２のＣＰＵ１２３の入力ポートＡ０及びＡ１、カセット１２１＃３のＣＰＵ１２３の入力ポートＡ０に入力される。また、接地レベルの信号は、カセット１２１＃２のＣＰＵ１２３の入力ポートＡ２、カセット１２１＃３のＣＰＵ１２３の入力ポートＡ１及びＡ２、カセット１２１＃４のＣＰＵ１２３の入力ポートＡ０乃至Ａ３に入力される。

従って、カセット１２１＃１乃至１２１＃４のＣＰＵが入力する信号のレベルは次のようになる。

Ａ０Ａ１Ａ２
カセット１２１＃１ＨＨＨ
カセット１２１＃２ＨＨＬ
カセット１２１＃３ＨＬＬ
カセット１２１＃４ＬＬＬ
ここで、電源１０５のレベルをＨ、接地レベルをＬと標記している。

従って、各カセットのＣＰＵは、入力ポートＡ０乃至Ａ２で入力する信号のレベルの組み合わせに基づいて、自カセットが何番目のカセットであるかということを検出することができる。つまり、他のカセットのＣＰＵ等と通信をしなくても、自カセットが何番目のカセットであるかということを検出することができる。

カセット１２１＃１乃至１２１＃４のＣＰＵ１２３と本体の制御基板１０３は、上記のような接続により、相互に通信することが可能となっているので、本体の制御基板１０３は、個々のカセットを識別しつつ、データの送受信をすることが可能となる。つまり、カセットの順位をカセットの識別情報に含ませることにより、特定のカセットにデータを送信したり、特定のカセットからデータを受信することができる。

具体的には、電源投入直後やカセット交換直後において、各カセットが自カセットの順位を検出したならば、各カセットにおいて、本体からの指示に基づいて、各負荷(モータ、センサー、クラッチ等)を制御する際に、本体からの指示が自カセットに対するものであるのかを識別することができ、自カセットに対するものであると判断した指示に基づいて、そのような制御を行う。また、制御などにおいて、本体に自カセットからの応答（センサーステータス応答など）であることを知らせるために自カセットにおいて検出した順位を応答に含ませることができる。

［第２の実施の形態］
第１の実施の形態は、ＣＰＵ１２３が３個の入力ポートを持ち、自ＣＰＵ１３が属しているカセットが４つのカセットのうちのどれであるのかを検出できるようにしたものである。これに対して、第２の実施の形態は、ＣＰＵ１２３が４個の入力ポートを持ち、自ＣＰＵ１３が属しているカセットが５つのカセットのうちのどれであるのかを検出できるようにしたものである。

図４を参照すると、複合機本体１０１と、これに挿入された５つのカセット１２１＃1乃至１２１＃５が示されている。

複合機本体１０１は、制御基板１０３、電源１０５、下流側インターフェース１０７及び３本の配線Ｖ０乃至Ｖ３及びを含む。

５つのカセット１２１＃１乃至１２１＃５は、同一の構成を有するので、単に、カセット１２１と称した場合には、カセット１２１＃１乃至１２１＃５の何れにも該当するものとする。

カセット１２１は、ＣＰＵ(Central Processing Unit)１２３、上流側インターフェース１２５、下流側インターフェース１２７及び５本の配線ｗ０乃至ｗ４を含む。

図４及び図５を参照すると、本体１０１において、下流側インターフェース１０７は、４つの出力端子ＯＴ０乃至ＯＴ３及び１つの入出力端子ＢＴＬを含む。４つの出力端子ＯＴ０乃至ＯＴ３は、配線ｖ０乃至ｖ３を介して電源１０５に接続されている。従って、４つの出力端子ＯＴ０乃至ＯＴ３の全てから電源１０５の電圧の信号が出力される。また、入出力端子ＢＴＬは、配線ＣＣＭを介して制御基板１０３に接続されている。

図１４及び図６を参照すると、カセット１２１において、上流側インターフェース１２５は、４つの入力端子ＩＴ０乃至ＩＴ３及び１つの入出力端子ＢＴＵを含む。また、下流側インターフェース１２７は、４つの出力端子ＯＴ０乃至ＯＴ３及び１つの入出力端子ＢＴＬを含む。

４つの入力端子ＩＴ０乃至ＩＴ３は、それぞれ、配線ｗ０乃至ｗ３を介してＣＰＵ１２３の入力ポートＡ０乃至Ａ３に接続されている。従って、４つの入力端子ＩＴ０乃至ＩＴ３で受けた信号は、ＣＰＵ１２３の入力ポートＡ０乃至Ａ３に入力される。また、入出力端子ＢＴＵは、配線ＣＣＵを介してＣＰＵ１２３に接続されている。

３つの出力端子ＯＴ０乃至ＯＴ２は、それぞれ、配線ｗ１乃至ｗ３を介して、入力端子ＩＴ１乃至ＩＴ３に接続されている。また、１つの出力端子ＯＴ３は、配線ｗ４を介して接地されている。従って、３つの出力端子ＯＴ０乃至ＯＴ２からは、３つの入力端子ＩＴ１乃至ＩＴ３で受けた信号がそのまま出力され、１つの出力端子ＯＴ３からは、接地レベルの信号が出力される。

各カセット１２１の上流側インターフェース１２５＃ｎに含まれる入力端子ＩＴ０乃至ＩＴ３は、上流側直近にある本体１０１の下流側インターフェース１０７に含まれる出力端子ＯＴ１乃至ＯＴ３又は上流側直近にあるカセット１２１＃（ｎ－１）の下流側インターフェース１２７に含まれる出力端子ＯＴ１乃至ＯＴ３に接続される。

図４を再度参照すると、上記のような構成により、本体の電源１０５のレベルの信号は、カセット１２１＃１のＣＰＵ１２３の入力ポートＡ０乃至Ａ３、カセット１２１＃２のＣＰＵ１２３の入力ポートＡ０乃至Ａ２、カセット１２１＃３のＣＰＵ１２３の入力ポートＡ０及びＡ１、カセット１２１＃４のＣＰＵ１２３の入力ポートＡ０に入力される。また、接地レベルの信号は、カセット１２１＃２のＣＰＵ１２３の入力ポートＡ２、カセット１２１＃３のＣＰＵ１２３の入力ポートＡ１及びＡ２、カセット１２１＃４のＣＰＵ１２３の入力ポートＡ０乃至Ａ３、カセット１２１＃５のＣＰＵ１２３の入力ポートＡ０乃至Ａ４に入力される。

従って、カセット１２１＃１乃至１２１＃５のＣＰＵが入力する信号のレベルは次のようになる。

Ａ０Ａ１Ａ２Ａ３
カセット１２１＃１ＨＨＨＨ
カセット１２１＃２ＨＨＨＬ
カセット１２１＃３ＨＨＬＬ
カセット１２１＃４ＨＬＬＬ
カセット１２１＃５ＬＬＬＬ
ここで、電源１０５のレベルをＨ、接地レベルをＬと標記している。

従って、各カセットのＣＰＵは、入力ポートＡ０乃至Ａ３で入力する信号のレベルの組み合わせに基づいて、自カセットが何番目のカセットであるかということを検出することができる。つまり、他のカセットのＣＰＵ等と通信をしなくても、自カセットが何番目のカセットであるかということを検出することができる。

カセット１２１＃１乃至１２１＃５のＣＰＵ１２３と本体の制御基板１０３は、上記のような接続により、相互に通信することが可能となっているので、本体の制御基板１０３は、個々のカセットを識別しつつ、データの送受信をすることが可能となる。つまり、特定のカセットにデータを送信したり、特定のカセットからデータを受信することができる。

第２の実施の形態では、カセット１２１の数を５としたが、第１の実施の形態を同様に変形させることによりカセット１２１の数を２、３、６以上にすることができる。

［第３の実施の形態］
第３の実施の形態は、第１の実施の形態と比較すると、カセット１２１の内部構成のみが異なる。

第３の実施の形態によるカセット１２１の内部構成を図７に示す。この構成においては、ＣＰＵ１２３の出力ポートＢ１及びＢ２は、それぞれ、入力ポートＡ１及びＡ２が入力した信号と同一レベルの信号を出力する。そして、ＣＰＵ１２３の出力ポートＢ１及びＢ２の出力信号は、下流側インターフェース１２７に含まれる出力端子ＯＴ０及びＯＴ１から出力される。

なお、図７の例では、出力端子ＯＴ２は、ＣＰＵ１２３の外部において接地されているが、この代わりに、ＣＰＵ１２３の接地レベルを出力するポートに接続されていてもよい。

第３の実施の形態における各カセット１２１＃１乃至１２１＃３の出力端子ＯＴ０乃至ＯＴ２から出力される信号のレベルは、それぞれ、第１の実施の形態における各カセット１２１＃１乃至１２１＃３の出力端子ＯＴ０乃至ＯＴ２から出力される信号のレベルと同一となる。従って、第３の実施の形態においては、第１の実施の形態と同様に、カセット１２１＃１乃至１２１＃４のＣＰＵが入力する信号のレベルは次のようになる。

第１の実施の形態のカセット１２１＃１乃至１２１＃３の一部のみを第３の実施の形態のカセットに置き換えてもよい。また、第１の実施の形態を変形させて第３の実施の形態としたのと同様に、第２の実施の形態を変形させてもよい。

［第３の実施の形態］
第１のレベルと第２のレベルを上記の実施の形態のものと異ならせてもよい。例えば、上記の実施の形態のＨとＬを逆にしてもよい。また、Ｈ及びＬのレベルの一方又は双方を別のレベルにしてもよい。別のレベルとしては、マイナスのレベルを用いてもよい。

［第４の実施の形態］
第１乃至第３の実施の形態では、レベルがＨの信号とレベルがＬの２種類の信号を用いているが、レベルの代わりに、周波数／振幅／位相の少なくとも一部を相互に異ならせた信号を第１種の信号及び第２種の信号として用いてもよい。ここで、位相を異ならせる場合の周期としては、信号の最小周期以外の周期を用いてもよい。

［第５の実施の形態］
上記の配列物順位検出システムを２系列備え、更に、これらの系列での順位の検出結果を比較するための比較回路を設けてもよい。そして、一致した場合にのみ検出結果を用いるようにしてもよい。３系列備え、一致した２系列又は３系列の検出結果を用いるようにしてもよい。

［共通の実施の形態］
図８は、画像形成装置Ａの構成を示す縦断面図である。図８に示すように、画像読取装置（画像読取部）１は、透明ガラスからなる原稿載置台１１、原稿を自動的に供給しながら原稿画像を読取らせるための両面対応自動原稿送り装置（ＲＡＤＦ）１２、原稿載置台１１上に載置された原稿の画像を走査して読み取るための原稿読取装置、すなわち原稿スキャナユニット１３から構成されている。

前記ＲＡＤＦ１２は、所定の原稿トレイ上に複数枚の原稿を一度にセットしておき、セットされた原稿を１枚ずつ自動的に前記スキャナユニット１３の原稿載置台１１上の自動送り原稿の読取部へ送給する公知の装置である。そして、ＲＡＤＦ１２は、使用者の選択に応じて原稿の片面または両面をスキャナユニット１３に読み取らせるように、片面原稿のための搬送経路、両面原稿のための搬送経路、搬送経路切り換え手段などから構成されている。このＲＡＤＦ１２を用いて原稿画像の読取を行わせる場合は、原稿スキャナユニット１３を構成する第１走査ユニット１５および第２走査ユニット１６（いずれも、後記する）は、原稿載置台１１上の一側部に設けられた自動送り原稿の読取部に静止され、この自動送り原稿の読取部を通過する原稿の画像が逐次読取られる。図８は、第１走査ユニット１５および第２走査ユニット１６が、自動送り原稿の読取部に静止している状態を示している。ＲＡＤＦ１２は、原稿載置台１１の上に開閉自在に設置された原稿カバー１４に一体もしくは別体に設けられている。原稿カバー１４は、原稿載置台１１の上に置かれた原稿を押付けその浮き上がりを防止するべく使用され、その上面は自動送りされる原稿の排出トレイ１４０とされている。

前記スキャナユニット１３は、原稿面上を露光するランプリフレクタアセンブリと、原稿からの反射光像を電気的画像信号に変換する画像検出手段としての光電変換素子（たとえば、電荷結合素子（ＣＣＤ）または密着型イメージセンサ（ＣＩＳ））１８に導くための第１反射ミラーを搭載した第１走査ユニット１５および第２、第３反射ミラーを搭載した第２走査ユニット１６、反射光像を光電変換素子１８上に結像するための光学レンズ体１７から構成される。第１走査ユニット１５は、後記する原稿照射用光源７を搭載し、原稿載置台１１に沿って図８の左から右へ一定速度Ｖで走行し、第２走査ユニット１６は１／２Ｖの速度で同一方向に走行するように走査制御される。これにより、画像読取部１では、原稿載置台１１上に読み取るべき原稿を順次載置させながら、原稿載置台１１の下面に沿ってスキャナユニット１３を移動させ、原稿載置台１１上に載置された原稿の画像を１ライン毎に順次光電変換素子１８に結像させて、原稿画像を読み取る。

原稿画像をスキャナユニット１３で読み取ることにより得られた画像データは、各種処理が施された後、メモリに一旦記憶され、出力指示に応じてメモリから画像データを画像記録部２に出力して、感光体ドラム２２上に可視画像として再現した後、用紙（記録媒体）上に画像を転写してトナー像を形成する。この画像記録部２は、レーザ書き込みユニット（ＬＳＵ）２１および画像を形成するための電子写真プロセス部２０を備えている。レーザ書き込みユニット２１は、メモリから読み出した画像データまたはパーソナルコンピュータ等の外部機器から転送されてきた画像データに応じてレーザ光を出射する半導体レーザ、レーザ光を等角速度偏向するポリゴンミラー、等角速度偏向されたレーザ光が電子写真プロセス部２０の感光体ドラム２２上を等速度で走査するように補正するｆ－θレンズ等を有している。電子写真プロセス部２０は、周知の態様に従い、感光体ドラム２２の周囲に帯電装置２３、現像装置２４、転写装置２５、クリーニング装置２６を配置し、さらに感光体ドラム２２の下流側に定着装置２７を配置して構成される。

給紙部（記録媒体供給部）３は、多数枚の記録用紙をスタックし得る第１～３カセット１２１＃１～１２１＃３および手差しトレイ３５を有している。これら第１～３カセット１２１＃１～１２１＃３および手差しトレイ３５の給紙側前端部には、スタックされた用紙の最上層紙を１枚ずつ繰出すピックアップローラ３１＃１～３１＃３、３１＃５が設置され、その給紙方向下流側に近接して給紙ローラ３２＃１～３２＃３、３２＃５が、それぞれ設置されている。各給紙ローラ３２＃１～３２＃３、３２＃５の給紙方向下流側は合流して給紙搬送部４を構成し、この給紙搬送部４には、搬送ローラ４１，４２，４３，４４およびレジストローラ４５が配設され、前記第１～３カセット１２１＃１～１２１＃３および手差しトレイ３５から繰出された用紙は、搬送ローラ４１，４２，４３のいずれかを経て、搬送ローラ４４からレジストローラ４５に至り、このレジストローラ４５によりレジストされて、感光体ドラム２２と転写装置２５との間の転写位置に搬送導入される。

なお、図８では、２点鎖線で示すように、第３カセット１２１＃３の下にオプションとして大容量カセット１２１＃４が、第４のカセットとして設置されており、前記給紙搬送部４はこの大容量カセット１２１＃４の給紙側にも連接され、大容量カセット１２１＃４から繰出された用紙は搬送ローラ４１によって、前記転写位置に向け搬送される。すなわち、この給紙部３における第１～４カセット１２１＃１～１２１＃４内の４つのトレイには、用紙がサイズ毎に積載されて収容されており、ユーザーが所望するサイズの用紙が収容されているカセットあるいは前記手差しトレイ３５を選択すると、あるいは、記録される画像データのサイズ情報に基づき自動選択されると、選択されたトレイ内の用紙束の上から１枚ずつ繰出され、給紙搬送部４の搬送経路を経由して順次電子写真プロセス部２０へ向けて搬送される。給紙搬送部４の搬送経路は、前記転写位置を経て定着装置２７に通じ、定着装置２７の用紙搬送方向下流側には用紙排出路５が設けられている。

レーザ書き込みユニット２１および電子写真プロセス部２０において、メモリから読み出された画像データ、あるいは、パーソナルコンピュータ等の外部機器から転送されてきた画像データは、レーザ書き込みユニット２１によってレーザ光線を走査させることにより感光体ドラム２２の表面上に静電潜像として形成され、現像装置２４のトナーにより可視像化されたトナー像は給紙部３から給紙搬送された用紙の表面上に転写装置２５により静電転写され、定着装置２７によって定着される。このようにして画像が形成された用紙は、前記定着装置２７から前記用紙排出路５に設けられた搬送ローラ５１および正逆回転可能な排出ローラ５２を経て積載トレイ５０へ送られる。搬送ローラ５１と排出ローラ５２との間の用紙排出路５には切換えゲート５３が設けられ、この切換えゲート５３の設置部分を基点として、前記搬送ローラ４４の上流側で前記給紙搬送部４に合流する再給紙搬送部５４が連接されている。

画像が記録された用紙は、定着装置２７を経て搬送ローラ５１によりさらに上方に搬送され、切換えゲート５３を通過する。そして、用紙の搬送先が前記積載トレイ５０に設定されている場合は、排出ローラ５２の正回転により積載トレイ５０に排出される。一方、両面画像形成や後処理が指定されている場合には、一旦排出ローラ５２により積載トレイ５０に向けて用紙を排出する。なお、この場合には、用紙を完全に排出せず、排出ローラ５２を一旦停止させて用紙の後端を排出ローラ５２に狭持させ、その後排出ローラ５２を逆回転させる。これにより、用紙は逆方向、つまり両面画像形成や後処理の為に選択的に装着されている再給紙搬送部５４の方向に、反転搬送される。このとき、切換えゲート５３は、上向きから下向きに切換えられる。再給紙搬送部５４の途中には、後処理（ステープル、パンチングなど）のための切換えゲート５５が設けられており、後処理モードが選択されたときには、この切換えゲート５５の切換えにより、反転搬送された用紙は後処理部に送られ、ステープルやパンチング処理が施された後、後処理トレイ５６上に排出される。両面画像記録を行なう場合は、反転搬送された用紙は再給紙搬送部５４を通り、途中に配された搬送ローラ５７，５８，５９によって搬送され、再びレジストローラ４５を経て画像記録部２の前記転写位置に供給され、その裏面に対する画像記録がなされる。

なお、上記の配列物順位検出システムは、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。また、上記の配列物順位検出システムにより行なわれるカセット順位検出方法も、ハードウェア、ソフトウェア又はこれらに組合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。

プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ－ＲＯＭ(Read Only Memory)、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ(Programmable ROM)、ＥＰＲＯＭ(Erasable PROM)、フラッシュＲＯＭ、ＲＡＭ(random access memory)）を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

本発明はその精神または主要な特徴から逸脱することなく、他の種々の形で実施することができる。そのため、前述した各実施形態は単なる例示にすぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更はすべて本発明の範囲内のものである。

本発明は、カセットの順位を検出するために利用することができる。また、カセット以外の配列物の順位を検出するために利用することもできる。

３給紙部
１０１複合機本体
１０３制御基板
１０５電源
１０７下流側インターフェース
１２１カセット
１２３ＣＰＵ
１２５上流側インターフェース
１２７下流側インターフェース

Claims

本体と、複数の配列物とを備え、
前記本体は、第１種の信号を出力する第１乃至第Ｎ（Ｎは２以上の整数）の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第１乃至第Ｎ（Ｎは２以上の整数）の出力端子にそれぞれ接続されることが可能な第１乃至第Ｎの入力端子を含む上流側インターフェースと、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子と同一種類の信号をそれぞれ出力する第１乃至第（Ｎ－１）の出力端子及び第２種の信号を出力する第Ｎの出力端子を含む下流側インターフェースと、
前記第１乃至第Ｎの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物順位検出システム。
請求項１に記載の配列物順位検出システムであって、
前記複数の配列物の少なくとも一部の配列物において、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子に前記下流側インターフェースに含まれる第１乃至第（Ｎ－１）の出力端子が接続され、且つ、前記下流側インターフェースに含まれる第Ｎの出力端子が前記第２種の信号を出力することを特徴とする配列物順位検出システム。
請求項１に記載の配列物順位検出システムであって、
前記複数の配列物の少なくとも一部の配列物において、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子の信号の種類と、前記下流側インターフェースに含まれる第１乃至第（Ｎ－１）の出力端子の信号の種類がそれぞれ同一となるような信号処理部を備え、且つ、前記下流側インターフェースに含まれる第Ｎの出力端子が前記第２種の信号を出力することを特徴とする配列物順位検出システム。
請求項１乃至３の何れか１項に記載の配列物順位検出システムであって、
前記第１種の信号は、第１のレベルの信号であり、前記第２種の信号は、第２のレベルの信号であることを特徴とする配列物順位検出システム。
請求項１乃至３の何れか１項に記載の配列物順位検出システムであって、
前記第１種の信号は、前記第２種の信号と比較して、レベル、周波数、所定の繰り返しにおける位相の何れかが異なることを特徴とする配列物順位検出システム。
請求項１乃至５の何れか１項に記載の配列物順位検出システムであって、
前記本体と各配列物との通信において、各配列物が検出した自配列物の順位を各配列物の識別情報が含むことを特徴とする配列物順位検出システム。
請求項１乃至６の何れか１項に記載の配列物順位検出システムを備えることを特徴とする画像形成装置。
請求項１乃至６の何れか１項に記載の配列物順位検出システムを備えることを特徴とする複合機。
上流側直近にある本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第１乃至第Ｎ（Ｎは２以上の整数）の出力端子にそれぞれ接続されることが可能な第１乃至第Ｎの入力端子を含む上流側インターフェースと、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子と同一種類の信号をそれぞれ出力する第１乃至第（Ｎ－１）の出力端子及び第２種の信号を出力する第Ｎの出力端子を含む下流側インターフェースと、
前記第１乃至第Ｎの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出手段と、
を備えることを特徴とする配列物。
請求項９に記載の配列物であって、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子に前記下流側インターフェースに含まれる第１乃至第（Ｎ－１）の出力端子が接続され、且つ、前記下流側インターフェースに含まれる第Ｎの出力端子が前記第２種の信号を出力することを特徴とする配列物。
請求項９に記載の配列物であって、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子の信号の種類と、前記下流側インターフェースに含まれる第１乃至第（Ｎ－１）の出力端子の信号の種類がそれぞれ同一となるような信号処理部を備え、且つ、前記下流側インターフェースに含まれる第Ｎの出力端子が前記第２種の信号を出力することを特徴とする配列物。
請求項９乃至１１の何れか１項に記載の配列物であって、
前記本体は、第１種の信号を出力する第１乃至第Ｎ（Ｎは２以上の整数）の出力端子を含む下流側インターフェースを備え、
前記第１種の信号は、第１のレベルの信号であり、前記第２種の信号は、第２のレベルの信号であることを特徴とする配列物。
請求項９乃至１１の何れか１項に記載の配列物であって、
前記本体は、第１種の信号を出力する第１乃至第Ｎ（Ｎは２以上の整数）の出力端子を含む下流側インターフェースを備え、
前記第１種の信号は、前記第２種の信号と比較して、レベル、周波数、所定の繰り返しにおける位相の何れかが異なることを特徴とする配列物。
請求項９乃至１３の何れか１項に記載の配列物であって、
前記本体との通信において、自配列物が検出した自配列物の順位を自配列物の識別情報が含むことを特徴とする配列物。
本体と、複数の配列物とを備え、
前記本体は、第１種の信号を出力する第１乃至第Ｎ（Ｎは２以上の整数）の出力端子を含む下流側インターフェースを備え、
各配列物は、
上流側直近にある前記本体又は上流側直近にある他の配列物の下流側インターフェースに含まれる第１乃至第Ｎ（Ｎは２以上の整数）の出力端子にそれぞれ接続されることが可能な第１乃至第Ｎの入力端子を含む上流側インターフェースと、
前記上流側インターフェースに含まれる第２乃至第Ｎの入力端子と同一種類の信号をそれぞれ出力する第１乃至第（Ｎ－１）の出力端子及び第２種の信号を出力する第Ｎの出力端子を含む下流側インターフェースと、
を備えるシステムにおいて、各配列物が自配列物の順位を検出するための配列物順位検出方法であって、
各配列物において、前記第１乃至第Ｎの入力端子の各々から入力した信号の種類の組み合わせに基づいて、自配列物の順位を検出する順位検出ステップを有することを特徴とする配列物順位検出方法。
コンピュータに請求項１５に記載の配列物順位検出方法を実行させるためのプログラム。