JP6987978B2 - ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタ - Google Patents
ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタ Download PDFInfo
- Publication number
- JP6987978B2 JP6987978B2 JP2020514253A JP2020514253A JP6987978B2 JP 6987978 B2 JP6987978 B2 JP 6987978B2 JP 2020514253 A JP2020514253 A JP 2020514253A JP 2020514253 A JP2020514253 A JP 2020514253A JP 6987978 B2 JP6987978 B2 JP 6987978B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- conductive layer
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910003460 diamond Inorganic materials 0.000 title claims description 72
- 239000010432 diamond Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 230000005669 field effect Effects 0.000 title claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 39
- 238000000151 deposition Methods 0.000 claims description 31
- 230000001699 photocatalysis Effects 0.000 claims description 31
- 239000011941 photocatalyst Substances 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005685 electric field effect Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- -1 superoxide anions Chemical class 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000005019 vapor deposition process Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は半導体の技術分野に関し、特にダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタに関する。
単結晶、多結晶及びナノ結晶のダイヤモンドを材料ベースとする素子はダイヤモンドベース素子と総称され、例えば、ダイヤモンド金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、金属絶縁電界効果トランジスタ（ＭＩＳＦＥＴ：Ｍｅｔａｌ Ｉｎｓｕｌａｔｉｎｇ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及び結晶型電界効果トランジスタ（ＪＦＥＴ：Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等が挙げられる。ダイヤモンドベース素子は動作温度が高く、絶縁破壊電界強度が大きく、カットオフ周波数が高く、出力密度が大きい等の利点を有し、将来のマイクロ波高出力の分野では好ましい。
ダイヤモンドはワイドバンドギャップ半導体として、ドーピングが困難であり、ドーピング原子の活性化エネルギーが高くて活性化が困難であり、キャリア移動度が低い等の問題を抱えている。従来の高性能ｐ型導電チャネルの製造方法では、通常、表面処理によってダイヤモンドの表面に、Ｃ−Ｈ結合で覆われた水素終端ダイヤモンドを形成し、Ｃ−Ｈ結合と空気中の近表面吸着層中の水分子やＣＯ２分子等の極性分子との相互作用を利用し、電子移動によって、近表面にｐ型導電チャネルを形成する。しかしながら、近表面のアクセプターを提供する吸着層が主に環境中の空気から提供されるため、この近表面システムの環境からの影響が非常に大きく、破壊しやすく、特に高温動作時、極性分子が脱着し、ダイヤモンドの近表面から脱出し、ｐ型チャネルの性能が低下し、さらに故障が発生し、それによって電界効果トランジスタの導通抵抗が増加してしまう。
上記に鑑みて、本発明の実施例は、従来技術ではダイヤモンドベース電界効果トランジスタの導通抵抗が大きい技術的問題を解決するために、ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタを提供する。
本発明の実施例の第１態様はダイヤモンドベース電界効果トランジスタの製造方法を提供し、
高抵抗層であるダイヤモンド層の上面に導電層を形成するステップと、
前記ダイヤモンド層上にアクティブ領域メサを製造するステップと、
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップと、
前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップと、
前記光触媒誘電体層に光を照射するステップと、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップと、を含む。
高抵抗層であるダイヤモンド層の上面に導電層を形成するステップと、
前記ダイヤモンド層上にアクティブ領域メサを製造するステップと、
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップと、
前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップと、
前記光触媒誘電体層に光を照射するステップと、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップと、を含む。
第１態様の第１の可能な実施形態では、前記ダイヤモンド層上にアクティブ領域メサを製造するステップ前に、前記方法は、
前記導電層の上面に第１金属層を堆積するステップをさらに含む。
前記導電層の上面に第１金属層を堆積するステップをさらに含む。
第１態様の第１の可能な実施形態において、第２の可能な実施形態では、前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去するステップと、
エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去するステップと、
前記フォトレジストを除去するステップと、を含む。
フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去するステップと、
エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去するステップと、
前記フォトレジストを除去するステップと、を含む。
第１態様の第２の可能な実施形態において、第３の可能な実施形態では、前記ソース電極領域及び前記ドレイン電極領域に対応する領域以外の前記第１金属層上の領域にフォトレジストを被覆し、
前記第１金属層上の前記第１領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記第２領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成し、
フォトレジストを除去する。
前記第１金属層上の前記第１領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記第２領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成し、
フォトレジストを除去する。
第１態様の第３の可能な実施形態において、第４の可能な実施形態では、前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積するステップは、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積するステップの前にあり、前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去するステップと、
前記導電層の第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成するステップと、を含む。
前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去するステップと、
前記導電層の第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成するステップと、を含む。
第１態様の第４の可能な実施形態において、第５の可能な実施形態では、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップは、具体的には、
光触媒誘電体層を堆積するステップと、
光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆するステップと、
それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去するステップと、
前記フォトレジストを除去するステップと、を含む。
光触媒誘電体層を堆積するステップと、
光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆するステップと、
それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去するステップと、
前記フォトレジストを除去するステップと、を含む。
第１態様の第６の可能な実施形態では、前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
前記パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成するステップと、
前記フォトレジストを除去するステップと、を含む。
前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
前記パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成するステップと、
前記フォトレジストを除去するステップと、を含む。
第１態様の第７の可能な実施形態では、前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップは、具体的には、
フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆するステップと、
前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
前記フォトレジストを除去するステップと、
アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成するステップと、を含む。
フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆するステップと、
前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
前記フォトレジストを除去するステップと、
アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成するステップと、を含む。
第１態様の第８の可能な実施形態では、前記導電層の第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記導電層の第５領域以外の領域にフォトレジストを被覆するステップと、
前記第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積するステップと、
前記フォトレジストを除去するステップと、を含む。
前記導電層の第５領域以外の領域にフォトレジストを被覆するステップと、
前記第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積するステップと、
前記フォトレジストを除去するステップと、を含む。
本発明の実施例の第２態様はダイヤモンドベース電界効果トランジスタを提供し、高抵抗ダイヤモンド基板、導電層、ゲート誘電体層、ソース電極、ドレイン電極及びゲート電極を備え、前記高抵抗ダイヤモンド基板の上面に導電層が設けられ、前記導電層の上面にソース電極、ドレイン電極及びゲート電極が設けられ、前記ゲート電極と前記導電層との間にゲート誘電体層が設けられ、前記ソース電極と前記ゲート電極との間に位置する前記導電層上の領域に光触媒誘電体層が設けられ、前記ドレイン電極と前記ゲート電極との間に位置する前記導電層上の領域に光触媒誘電体層が設けられる。
上記技術案によれば、本発明の実施例は、ソース電極とゲート電極との間の領域に光触媒誘電体層を堆積し、ドレイン電極とゲート電極との間の領域に光触媒誘電体層を堆積し、光触媒誘電体層に光を照射すると、触媒誘電体層中の価電子帯電子が遷移し、電子及び正孔を生成し、電子が光触媒誘電体層の表面に吸着されたヒドロキシル及び水と結合してヒドロキシルラジカルを形成し、且つ光触媒誘電体層の表面の溶存酸素が電子を補足してスーパーオキシドアニオンを形成し、その結果、光触媒誘電体層に過剰な正孔が発生し、過剰な正孔が水素終端ダイヤモンド中の移動電子と吸引して中和し、該プロセスによってｐ型導電チャネルと光触媒誘電体層との界面での電子移動を加速し、さらに水素終端ダイヤモンドに電荷を安定的かつ連続的に供給し、それによってｐ型導電チャネルの高性能を確保し、ダイヤモンドベース電界効果トランジスタの導通抵抗を効果的に低減させることができるという有益な効果を有する。
本発明の目的、技術案及び利点をより明瞭にするために、以下、図面及び実施例を参照して、本発明をさらに詳細説明する。なお、ここで説明される具体的な実施例は単に本発明を説明するものであり、本発明を限定しない。
図２（１）及び図３（１）に示すように、ダイヤモンド層２１はアクティブ領域及びパッシブ領域に分けられ、前記アクティブ領域とはメサ領域、すなわち、アクティブ素子の製造領域であり、アクティブ領域以外の部分はパッシブ領域である。アクティブ領域はさらにソース電極領域、ゲート電極領域及びドレイン電極領域に分けられ、ソース電極領域及びドレイン電極領域がそれぞれゲート電極領域の両側に位置する。ソース電極領域とゲート電極領域との間の領域はソースゲート領域、ドレイン電極領域とゲート電極領域との間の領域はゲートドレイン領域である。
実施例１
図１に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ１０１〜Ｓ１０６を含む。
図１に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ１０１〜Ｓ１０６を含む。
ステップＳ１０１では、高抵抗層であるダイヤモンド層の上面に導電層を形成する。
本発明の実施例では、導電層はｐ型導電層である。ダイヤモンド層の上面にドーピングダイヤモンドを導電層としてエピタキシャル生長し、ドーピング元素は水素元素及びホウ素元素を含むが、これらに限定されず、又はイオン注入法によってダイヤモンド層上にドーピングイオンを注入して導電層を形成する。注入されるイオンは水素イオン及びホウ素イオンを含むが、これらに限定されない。
ステップＳ１０２では、前記ダイヤモンド層上にアクティブ領域メサを製造する。
本発明の実施例では、アクティブ領域メサを製造し、且つメサ分離を実現し、メサ領域に素子を製造する。
ステップＳ１０３では、前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造する。
本発明の実施例では、ソース電極及びドレイン電極の材料はＡｕ、Ｐｄ、Ｓｎ、Ｐｔ、Ｎｉ、Ｔｉ、又は上記金属のうちの２種又は２種以上からなる合金を含むが、これらに限定されない。Ｔｉ、Ｗ、グラフェン、カーボンブラック、アモルファスカーボン及びカーボンナノチューブのうちの１種又は複数種の組合せであってもよく、不活性ガスの雰囲気でアニーリングしてオーミックコンタクトを形成してもよい。
ステップＳ１０４では、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積する。
本発明の実施例では、光触媒誘電体層の材料はＣｕＯ、ＴｉＯ２、ＺｎＯ、ＣｄＳ、ＷＯ３など光触媒作用を有する半導体材料の１種又は複数種の組合せを含むが、これらに限定されない。物理蒸着、化学蒸着又はゾルゲル法によって触媒誘電体層を堆積する。
ステップＳ１０５では、前記光触媒誘電体層に光を照射する。
本発明の実施例では、光波は波長が１０ｎｍ〜４００ｎｍの紫外光であってもよく、波長が４００ｎｍ〜７６０ｎｍの可視光であってもよい。
ステップＳ１０６では、前記導電層上の前記ゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造する。
本発明の実施例では、ゲート誘電体層の材料はＡｌ２０３、ＳｉｘＮｙ、ＳｉｘＯｙ、ＭＯ３、ＴｉＯ２、ＺｎＯ、ＷＯ３、ＨｆＯ２、ＡｌＮ及びＢＮを含むが、これらに限定されない。ゲートはＴ型ゲート、Ｙ型ゲート、ストレート、ゲートフィンゲートを含むが、これらに限定されない。ゲート電極材料はＡｌ、Ｎｉ、Ｓｎ、Ｔｉ及びＷのうちの１種又は複数種の組合せを含むが、これらに限定されない。
ステップＳ１０６はステップＳ１０４の前に実行されてもよく、ステップＳ１０５はステップＳ１０６の後に実行されてもよい。
本発明の実施例は、ソース電極とゲート電極との間の領域に光触媒誘電体層を堆積し、ドレイン電極とゲート電極との間の領域に光触媒誘電体層を堆積し、光触媒誘電体層に光を照射すると、触媒誘電体層中の価電子帯電子が遷移し、電子及び正孔を生成し、電子が光触媒誘電体層の表面に吸着されたヒドロキシル及び水と結合してヒドロキシルラジカルを形成し、且つ光触媒誘電体層の表面の溶存酸素が電子を補足してスーパーオキシドアニオンを形成し、その結果、光触媒誘電体層に過剰な正孔が発生し、過剰な正孔が水素終端ダイヤモンド中の移動電子と吸引して中和し、該プロセスによってｐ型導電チャネルと光触媒誘電体層との界面での電子移動を加速し、さらに水素終端ダイヤモンドに電荷を安定的かつ連続的に供給し、それによってｐ型導電チャネルの高性能を確保し、ダイヤモンドベース電界効果トランジスタの導通抵抗を効果的に低減させることができる。
実施例２
図２に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ２０１〜Ｓ２０７を含む。
図２に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ２０１〜Ｓ２０７を含む。
ステップＳ２０１では、高抵抗層であるダイヤモンド層の上面に導電層を形成する。
本発明の実施例では、図２（２）に示すように、ダイヤモンド層２１上に導電層２２を形成する。マイクロ波プラズマ化学蒸着（ＭＰＣＶＤ：Ｍｉｃｒｏｗａｖｅ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置によって、水素プラズマを用いて高抵抗ダイヤモンド層２１上で１５分間処理し、水素雰囲気中、温度が１０００°Ｃの条件下で２０分間アニーリングし、ｐ型導電層２２を形成する。
ステップＳ２０２では、前記導電層の上面に第１金属層を堆積する。
本発明の実施例では、図２（３）に示すように、導電層２２の上面に第１金属層２３を堆積する。第１金属層２３はパラジウムであり、電子ビーム蒸着プロセスによってｐ型導電層２２の上面に厚さが３０ｎｍのパラジウムを蒸着する。
ステップＳ２０３では、フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆し、エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去し、エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去し、前記フォトレジストを除去する。
本発明の実施例では、図２（４）に示すように、パッシブ領域に対応する導電層及び第１金属層を除去する。具体的なプロセスについて、フォトレジストによって、アクティブ領域に対応する導電層及び第１金属層を保護し、アクティブ領域に対応する導電層及び第１金属層が後続のプロセスで除去されることを防止する。まず、ＫＩ／Ｉ２エッチング液を用いて、パッシブ領域に対応するパラジウムを除去し、酸素プラズマエッチング装置によって３分間処理し、パッシブ領域に対応する導電層を除去し、最後に、フォトレジストを除去し、それによってメサ領域を形成し、メサ分離を実現する。
ステップＳ２０４では、前記ソース電極領域及び前記ドレイン電極領域に対応する領域以外の前記第１金属層上の領域にフォトレジストを被覆し、前記第１金属層上の前記ソース電極領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記ドレイン電極領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成し、フォトレジストを除去する。
本発明の実施例では、図２（５）に示すように、導電層上にソース電極２４及びドレイン電極２５を製造する。具体的なプロセスについて、フォトレジストをソースゲート領域、ゲートドレイン領域、ソース電極領域及びパッシブ領域に対応する第１金属層の上面に被覆し、ソース電極領域及びドレイン電極領域に対応する第１金属層を露出させ、さらに電子ビーム蒸着プロセスによって、それぞれ第１金属層上のソース電極領域に対応する領域及びドレイン電極領域に対応する領域に厚さが５０ｎｍのＴｉ、厚さが５０ｎｍのＰｔ及び厚さが１００ｎｍのＡｕを順に堆積し、最後に、剥離液によってフォトレジストを剥離し、ソース電極２４及びドレイン電極２５を形成する。ソース電極２４はソース電極領域に対応する第１金属層及び第２金属層であり、ドレイン電極２５はドレイン電極領域に対応する第１金属層及び第２金属層である。
ステップＳ２０５では、前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去し、前記導電層の第５領域の上面にゲート誘電体層を堆積し、前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成する。
本発明の実施例では、図２（６）に示すように、導電層２２上のゲート電極領域に対応する領域にゲート誘電体層２６を堆積し、ゲート誘電体層２６の上面に第３金属層を堆積してゲート電極２７を形成する。具体的なプロセスについて、フォトレジストをソース電極、ドレイン電極及びダイヤモンド層のパッシブ領域の上面に被覆し、ＫＩ／Ｉ２エッチング液を用いて、ソースゲート領域、ゲート電極領域及びゲートドレイン領域に対応する領域の第１金属層を除去し、フォトレジストを除去する。導電層の第５領域以外の領域にフォトレジストを被覆し、第５領域を露出させ、導電層の第５領域の上面にゲート誘電体層２６を堆積し、電子ビーム蒸着装置によって、厚さが５０ｎｍのＴｉ及び厚さが１００ｎｍのＡｕをゲート電極として順に蒸着し、フォトレジストを剥離してゲート電極２７を形成する。
ステップＳ２０６では、光触媒誘電体層を堆積し、光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆し、それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去し、前記フォトレジストを除去する。
本発明の実施例では、図２（７）に示すように、導電層上のソースゲート領域及びゲートドレイン領域に対応する領域に光触媒誘電体層２７を堆積する。具体的なプロセスについて、原子層堆積装置（ＡＬＤ）によって、素子の表面に厚さが３ｎｍのＣｕＯ薄膜を光触媒誘電体層として堆積し、すなわち、導電層の第３領域の上面、導電層の第４領域の上面、ソース電極の上面、ゲート電極の上面、ドレイン電極の上面及びダイヤモンド層パッシブ領域の上面にＣｕＯ薄膜を堆積し、フォトレジストによって、ソースゲート領域及びゲートドレイン領域に対応する領域のＣｕＯを保護し、エッチング液によって、ソース電極領域、ドレイン電極領域、ゲート電極領域及びパッシブ領域に対応する領域のＣｕＯを除去し、最後にフォトレジストを剥離する。
ステップＳ２０７では、前記光触媒誘電体層に光を照射する。
本発明の実施例では、波長が３２５ｎｍの紫外光を１０分間照射して、電子と正孔との分離を励起し、素子の製造が完了する。
実施例３
図３に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ３０１〜Ｓ３０６を含む。
図３に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ３０１〜Ｓ３０６を含む。
ステップＳ３０１では、高抵抗層であるダイヤモンド層の上面に導電層を形成する。
本発明の実施例では、図３（２）に示すように、ダイヤモンド層３１上に導電層３２を形成する。ＭＰＣＶＤ装置によって、水素プラズマを用いて高抵抗ダイヤモンド層３１上で１０分間処理し、水素雰囲気中、温度が８００°Ｃの条件下で１時間アニーリングし、ｐ型導電層３２を形成する。
ステップＳ３０２では、前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆し、前記パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成し、前記フォトレジストを除去する。
本発明の実施例では、図３（３）に示すように、パッシブ領域に対応する導電層を除去する。具体的なプロセスについて、フォトレジストによって、アクティブ領域に対応する導電層を保護し、酸素プラズマエッチング装置によってエッチングを行い、パッシブ領域の導電層を除去し、最後に、フォトレジストを剥離し、アクティブ領域メサを形成し、メサ分離を実現する。
ステップＳ３０３では、フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆し、前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成し、前記フォトレジストを除去し、アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成する。
本発明の実施例では、図３（４）に示すように、まず、フォトリソグラフィプロセスによってソース電極及びドレイン電極領域を形成し、すなわち、フォトレジストによって、導電層の第１領域及び第２領域以外の領域を保護し、すなわち、フォトレジストをダイヤモンド層上のパッシブ領域、導電層の第３領域、導電層の第４領域及び導電層の第５領域に被覆し、さらに電子ビーム蒸着プロセスによって、それぞれ厚さが５０ｎｍのＴｉ、厚さが５０ｎｍのＰｔ及び厚さが１００ｎｍのＡｕを堆積し、剥離液を用いてフォトレジストを除去し、最後に、Ａｒ雰囲気中、１０００°Ｃで１０分間アニーリングし、オーミックコンタクトを形成し、ソース電極３３及びドレイン電極３４を得る。
ステップＳ３０４では、前記導電層の第３領域の上面に光触媒誘電体層を堆積し、前記導電層の第４領域の上面に光触媒誘電体層を堆積する。
本発明の実施例では、図３（５）に示すように、第３領域及び第４領域以外の領域にフォトレジストを被覆し、導電層の第３領域及び第４領域を露出させ、電子ビーム蒸着装置によって、厚さが２ｎｍの金属Ｔｉ薄膜を堆積し、且つ空気中で自然に酸化してＴｉＯ２薄膜を光触媒誘電体層として形成し、最後に、フォトレジストを剥離し、光触媒誘電体層３５を得る。
ステップＳ３０５では、前記光触媒誘電体層に光を照射する。
本発明の実施例では、波長が２６６ｎｍの紫外光を１０分間照射し、電子と正孔との分離を励起する。
ステップＳ３０６では、前記導電層上の前記ゲート電極領域に対応する第５領域以外の領域にフォトレジストを被覆し、前記第５領域の上面にゲート誘電体層を堆積し、前記ゲート誘電体層の上面に第３金属層を堆積し、前記フォトレジストを除去する。
本発明の実施例では、図３（６）に示すように、フォトリソグラフィプロセスによってゲート電極を形成し、第５領域以外の領域にフォトレジストを被覆し、第５領域を露出させ、ゲート誘電体層３６を堆積し、電子ビーム蒸着装置によって厚さが１５０ｎｍの金属Ａｌ及び厚さが１０００ｎｍのＡｕをゲート電極３７として順に蒸着し、素子の製造が完了する。
なお、上記実施例では、各ステップの番号は実行順序を示すものではなく、各プロセスの実行順序はその機能及び内部ロジックに応じて決められ、本発明の実施例の実施過程を限定するものではない。
実施例４
図４に示すように、ダイヤモンドベース電界効果トランジスタは高抵抗ダイヤモンド基板４１、導電層４２、ゲート誘電体層４３、ソース電極４４、ドレイン電極４５及びゲート電極４６を備え、前記高抵抗ダイヤモンド基板４１の上面に導電層４２が設けられ、前記導電層４２の上面にソース電極４４、ドレイン電極４５及びゲート電極４６が設けられ、前記ゲート電極４６と前記導電層４２との間にゲート誘電体層４３が設けられ、前記ソース電極４４と前記ゲート電極４６との間に位置する前記導電層上の領域に光触媒誘電体層４７が設けられ、前記ドレイン電極４５と前記ゲート電極４６との間に位置する前記導電層上の領域に光触媒誘電体層４７が設けられる。
図４に示すように、ダイヤモンドベース電界効果トランジスタは高抵抗ダイヤモンド基板４１、導電層４２、ゲート誘電体層４３、ソース電極４４、ドレイン電極４５及びゲート電極４６を備え、前記高抵抗ダイヤモンド基板４１の上面に導電層４２が設けられ、前記導電層４２の上面にソース電極４４、ドレイン電極４５及びゲート電極４６が設けられ、前記ゲート電極４６と前記導電層４２との間にゲート誘電体層４３が設けられ、前記ソース電極４４と前記ゲート電極４６との間に位置する前記導電層上の領域に光触媒誘電体層４７が設けられ、前記ドレイン電極４５と前記ゲート電極４６との間に位置する前記導電層上の領域に光触媒誘電体層４７が設けられる。
以上、本発明の好適実施例を説明したが、本発明を限定するものではなく、本発明の精神及び原則を逸脱せずに行われる変更、同等置換や改良等はすべて本発明の保護範囲に属する。
Claims (10)
- ダイヤモンドベース電界効果トランジスタの製造方法であって、
高抵抗層であるダイヤモンド層の上面に導電層を形成するステップと、
前記ダイヤモンド層上にアクティブ領域メサを製造するステップと、
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップと、
前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップと、
前記光触媒誘電体層に光を照射するステップと、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップと、を含むことを特徴とするダイヤモンドベース電界効果トランジスタの製造方法。 - 前記ダイヤモンド層上にアクティブ領域メサを製造するステップの前に、前記導電層の上面に第１金属層を堆積するステップをさらに含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。
- 前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去するステップと、
エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項２に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップは、具体的には、
前記ソース電極領域及び前記ドレイン電極領域に対応する領域以外の前記第１金属層上の領域にフォトレジストを被覆するステップと、
前記第１金属層上の前記ソース電極領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記ドレイン電極領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
フォトレジストを除去するステップと、を含むことを特徴とする請求項３に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積するステップは、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積するステップの前にあり、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去するステップと、
前記導電層の第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成するステップと、を含むことを特徴とする請求項４に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップは、具体的には、
光触媒誘電体層を堆積するステップと、
光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆するステップと、
それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項５に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップは、具体的には、
フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆するステップと、
前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
前記フォトレジストを除去するステップと、
アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成するステップと、を含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 前記導電層上の前記ゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記導電層上の第５領域以外の領域にフォトレジストを被覆するステップと、
前記第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。 - 高抵抗ダイヤモンド基板、導電層、ゲート誘電体層、ソース電極、ドレイン電極及びゲート電極を備えるダイヤモンドベース電界効果トランジスタであって、
前記高抵抗ダイヤモンド基板の上面に導電層が設けられ、前記高抵抗ダイヤモンド基板上にアクティブ領域メサが設けられ、
前記導電層上のソース電極領域に対応する第１領域にソース電極が設けられ、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極が設けられ、
前記導電層上の前記ゲート電極と前記導電層との間の第５領域にゲート誘電体層が設けられ、前記ゲート誘電体層の上面にゲート電極が設けられ、
光触媒誘電体層に光を照射するように、前記ソース電極と前記ゲート電極との間に位置する前記導電層上の第３領域の上面に光触媒誘電体層が設けられ、前記ドレイン電極と前記ゲート電極との間に位置する前記導電層上の第４領域上面に光触媒誘電体層が設けられ、前記第３領域がソースゲート領域に対応し、前記第４領域がゲートドレイン領域に対応することを特徴とするダイヤモンドベース電界効果トランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710792114.8 | 2017-09-05 | ||
| CN201710792114.8A CN107393815B (zh) | 2017-09-05 | 2017-09-05 | 金刚石基场效应晶体管的制备方法及场效应晶体管 |
| PCT/CN2017/109532 WO2019047356A1 (zh) | 2017-09-05 | 2017-11-06 | 金刚石基场效应晶体管的制备方法及场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020532879A JP2020532879A (ja) | 2020-11-12 |
| JP6987978B2 true JP6987978B2 (ja) | 2022-01-05 |
Family
ID=60351286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020514253A Active JP6987978B2 (ja) | 2017-09-05 | 2017-11-06 | ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10985258B2 (ja) |
| JP (1) | JP6987978B2 (ja) |
| CN (1) | CN107393815B (ja) |
| WO (1) | WO2019047356A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2594669B (en) * | 2019-02-19 | 2022-12-14 | Mitsubishi Electric Corp | Semiconductor device, and method of manufacturing semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364119B2 (ja) * | 1996-09-02 | 2003-01-08 | 東京瓦斯株式会社 | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 |
| JPH11330460A (ja) * | 1998-05-11 | 1999-11-30 | Toshiba Corp | 半導体装置の製造方法 |
| JP4582542B2 (ja) * | 2005-02-02 | 2010-11-17 | 株式会社神戸製鋼所 | ダイヤモンド電界効果トランジスタ及びその製造方法 |
| JP5186749B2 (ja) * | 2006-09-29 | 2013-04-24 | 大日本印刷株式会社 | 有機半導体素子およびその製造方法 |
| JP5759398B2 (ja) * | 2012-02-21 | 2015-08-05 | 日本電信電話株式会社 | ダイヤモンド電界効果トランジスタ及びその作成方法 |
| CN103325686B (zh) * | 2013-05-17 | 2015-06-17 | 中国电子科技集团公司第十三研究所 | 一种类t型栅掩蔽自对准法制备金刚石基fet器件的方法 |
| EP2990785B1 (en) | 2014-08-25 | 2016-10-05 | Honeywell International Inc. | Method and system for diamond-based oxygen sensor |
| CN104992975B (zh) * | 2015-05-18 | 2018-01-19 | 西安交通大学 | 一种金刚石功率晶体管及其制作方法 |
| CN104865305B (zh) * | 2015-05-21 | 2017-10-31 | 中国电子科技集团公司第十三研究所 | 三维结构的氢终端金刚石场效应晶体管生物传感器及其制备方法 |
| JP6519792B2 (ja) * | 2015-09-04 | 2019-05-29 | 国立研究開発法人物質・材料研究機構 | ノーマリーオフ特性を有する水素化ダイヤモンドｍｉｓｆｅｔの製造方法 |
| CN106783558B (zh) * | 2016-12-16 | 2019-06-21 | 中国电子科技集团公司第五十五研究所 | 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法 |
| CN106981512B (zh) * | 2017-03-27 | 2019-12-13 | 西安交通大学 | 金刚石基常关型场效应晶体管及其制备方法 |
| CN107919390A (zh) * | 2017-10-26 | 2018-04-17 | 西安电子科技大学 | 基于wo3栅介质的金刚石场效应晶体管及制作方法 |
-
2017
- 2017-09-05 CN CN201710792114.8A patent/CN107393815B/zh active Active
- 2017-11-06 WO PCT/CN2017/109532 patent/WO2019047356A1/zh active Application Filing
- 2017-11-06 JP JP2020514253A patent/JP6987978B2/ja active Active
- 2017-11-06 US US16/644,233 patent/US10985258B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10985258B2 (en) | 2021-04-20 |
| US20210066471A1 (en) | 2021-03-04 |
| CN107393815A (zh) | 2017-11-24 |
| JP2020532879A (ja) | 2020-11-12 |
| CN107393815B (zh) | 2019-11-19 |
| WO2019047356A1 (zh) | 2019-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011058651A1 (ja) | 半導体装置及びその製造方法 | |
| CN106981512B (zh) | 金刚石基常关型场效应晶体管及其制备方法 | |
| KR20080065514A (ko) | 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터 | |
| KR20120034419A (ko) | 그래핀 전자 소자 및 제조방법 | |
| CN107275218B (zh) | 一种避免光刻胶沾污的二维材料器件制造方法 | |
| WO2014017592A1 (ja) | グラフェントランジスタ及びその製造方法 | |
| CN113284948B (zh) | 一种GaN器件及其制备方法 | |
| CN113594226B (zh) | 一种基于平面纳米线沟道的高线性hemt器件及制备方法 | |
| CN106158960A (zh) | 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法 | |
| WO2024078637A1 (zh) | 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法 | |
| JP6987978B2 (ja) | ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタ | |
| CN111542641A (zh) | 用于生长过渡金属二硫属化物层的方法、过渡金属二硫属化物生长装置以及用于形成半导体装置的方法 | |
| US9905701B2 (en) | Active device structure with oxide channel layer having degree of crystallinity and method thereof | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| JP6666168B2 (ja) | 電子装置およびその製造方法 | |
| JPWO2007108122A1 (ja) | カーボンナノチューブデバイス及びその製造方法 | |
| CN112885723A (zh) | 一种GaN器件及其生成方法、SiC衬底的剥离方法及其剥离装置 | |
| KR101570443B1 (ko) | 산화물 반도체 박막의 결정화 방법 | |
| CN112133741A (zh) | 一种增强型氢终端金刚石场效应晶体管及制备方法 | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| CN110729358B (zh) | 薄膜晶体管及其制造方法 | |
| CN214705935U (zh) | 基于氧化镓二维电子气的薄膜场效应晶体管 | |
| JP2018206867A (ja) | Ｉｉｉ族窒化物半導体装置とその製造方法 | |
| CN108470768B (zh) | 一种hemt器件纳米栅极的制备方法 | |
| JP2017139389A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6987978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |