JP6974462B2 - インターフェース保護回路および装置インターフェース - Google Patents

インターフェース保護回路および装置インターフェース Download PDF

Info

Publication number
JP6974462B2
JP6974462B2 JP2019527944A JP2019527944A JP6974462B2 JP 6974462 B2 JP6974462 B2 JP 6974462B2 JP 2019527944 A JP2019527944 A JP 2019527944A JP 2019527944 A JP2019527944 A JP 2019527944A JP 6974462 B2 JP6974462 B2 JP 6974462B2
Authority
JP
Japan
Prior art keywords
interface
protection circuit
capacitor
tvs transistor
tvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019527944A
Other languages
English (en)
Other versions
JP2019526223A (ja
Inventor
超 ▲ザン▼
▲啓▼明 唐
▲広▼▲榮▼ 周
君 晏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2019526223A publication Critical patent/JP2019526223A/ja
Application granted granted Critical
Publication of JP6974462B2 publication Critical patent/JP6974462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/202Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage for dc systems
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Description

本発明は、回路技術の分野に関し、特にインターフェース保護回路、および装置インターフェースに関する。
2つの装置間の通信を容易にするために、通常は各装置に接続ポートが配置されてもよく、2つの装置の接続ポートは、2つの装置間の接続を実施するために、接続部品を用いて接続される。接続部品は、接続ケーブルであってもよい。接続部品は、テレビとセットトップボックスとの間の接続を実施するための部品や、コンピュータと表示装置との間の接続を実施するための部品などであってもよい。
電子技術の継続的な発展に伴い、装置間のデータ信号の伝送速度は、ますます高速になってきている。装置間のデータ信号の伝送速度が比較的速い場合は、装置が接続ポートを用いて接続されると、回路内に比較的強いサージが生成される。生成されたサージは、装置内のインターフェースチップに損傷を与える場合がある。従来技術では、サージがインターフェースチップに与える損傷を低減するために、通常は装置内に過渡電圧抑制回路(Transient Voltage Suppressor、略称TVS)が配置され、TVSトランジスタを用いることによって、インターフェースチップを保護している。現行では、インターフェースチップに対するTVSトランジスタの保護機能を高めるために、通常はTVSトランジスタの電力を増加させている。TVSトランジスタの電力が比較的高いと、TVSトランジスタ内で比較的高い寄生容量が生成される。寄生容量は、装置間で伝送されるデータ信号の品質に影響を及ぼし、装置間で伝送されるデータ信号の品質は、相対的に劣化する結果となる。
本発明の実施形態は、装置間で伝送されるデータ信号の品質を保証しながら、インターフェースチップに対する保護機能を向上させるための、インターフェース保護回路を提供する。
第1の態様によれば、本発明の実施形態は、インターフェース保護回路を提供し、インターフェース保護回路は、コンデンサとTVSトランジスタとを備える。コンデンサの第1の端部は、接続ポートに接続される。コンデンサの第2の端部は、TVSトランジスタの第1の端部と、インターフェースチップとに接続される。TVSトランジスタの第2の端部は、接地される。
回路内で比較的強いサージが生成されると、コンデンサはまず、サージのエネルギーを削減するために、サージの直流部をフィルタで除去してもよい。前述の工程では、インターフェース保護回路の電力を増加させることなく、インターフェースチップの保護機能を高めることができ、その結果、装置間で伝送されるデータ信号の品質を保証しながら、インターフェースチップの保護機能を向上させる。また、コンデンサは、サージのエネルギーを削減することができ、その結果、TVSトランジスタに流れるサージのエネルギーが削減されて、さらにTVSトランジスタも保護することができ、これによりインターフェース保護回路の信頼性が高まる。
可能な実施態様において、インターフェース保護回路は抵抗をさらに備え、抵抗は、コンデンサ、およびインターフェースチップに直列に接続される。
任意で、抵抗は、TVSトランジスタの第1の端部と、インターフェースチップとの間に配置されてもよい。この実施態様では、抵抗はインターフェースチップに直列に接続され、その結果、抵抗およびインターフェースチップで分圧が行われてもよい。回路内で比較的強いサージが生成されたときに、抵抗は、インターフェースチップに及ぼすサージの影響を小さくするために、インターフェースチップの両端でサージ電圧を削減し得る。
任意で、抵抗は、接続ポートと、コンデンサの第1の端部との間に配置されてもよい。この可能な実施態様において、回路内で比較的強いサージが生成されると、抵抗およびコンデンサは、TVSトランジスタ両端のサージが原因で生成された電圧を削減してもよく、これによってTVSトランジスタに対する保護効果が向上し、保護回路の信頼性がさらに向上する。
任意で、抵抗はコンデンサの第2の端部と、TVSトランジスタの第1の端部との間に配置されてもよい。この可能な実施態様において、回路内で比較的強いサージが生成されると、抵抗およびコンデンサは、TVSトランジスタ両端のサージが原因で生成された電圧を削減してもよく、これによってTVSトランジスタに対する保護効果が向上し、保護回路の信頼性がさらに向上する。
別の可能な実施態様において、コンデンサの容量値と、接続ポートに伝送されるデータ信号の周波数との間には反比例の関係がある。任意で、コンデンサの容量値は0.1ナノファラッドよりも大きく、1マイクロファラッドよりも小さくてもよい。適切な容量値が設定され、その結果コンデンサは、サージの直流部を効率的にフィルタで除去するだけでなく、接続ポートに伝送されるデータ信号に対する影響を確実に比較的小さくし得る。
別の可能な実施態様において、抵抗の抵抗値は、第1の抵抗値と第2の抵抗値との間にあり、第1の抵抗値は、第2の抵抗値よりも大きい。任意で、第1の抵抗値は1オームよりも大きく、第2の抵抗値は200オーム未満である。抵抗の適切な抵抗値が設定され、その結果抵抗は、インターフェースチップを保護するために用いることができ、接続ポートに伝送されるデータ信号に対する抵抗の影響は比較的小さい。
別の可能な実施態様において、回路内で伝送されるデータ信号の周波数は、500MHzよりも高い。データ信号の周波数が比較的高いときは、データ信号のエネルギーの大部分は交流成分である。このようにして、接続ポートがデータ信号をインターフェースチップに安定して送信する工程において、データ信号に対するコンデンサの影響は比較的小さくなり得る。
別の可能な実施態様において、TVSトランジスタのクランプ電圧は、接続ポートに伝送されるデータ信号の最大電圧よりも大きい。任意で、TVSトランジスタは、一方向性TVSトランジスタ、または双方向性TVSトランジスタであってもよい。TVSトランジスタが一方向性TVSトランジスタであれば、これに対応して、TVSトランジスタの負極は接続ポートに接続される。
第2の態様によれば、本発明の実施形態は、装置インターフェースをさらに提供し、装置インターフェースは、第1の態様、または第1の態様の任意の可能な実施態様によれば、インターフェースチップと、インターフェース保護回路とを備える。
本発明の実施形態で提供されるインターフェース保護回路、および装置インターフェースによれば、コンデンサおよびTVSトランジスタはインターフェース保護回路内に配置され、コンデンサは接続ポートとTVSトランジスタとの間に位置する。前述の工程では、インターフェース保護回路の電力を増加させることなく、インターフェースチップの保護機能を高めることができ、その結果、装置間で伝送されるデータ信号の品質を保証しながら、インターフェースチップの保護機能を向上させる。また、コンデンサは、サージのエネルギーを削減することができ、その結果、TVSトランジスタに流れるサージのエネルギーが削減されて、さらにTVSトランジスタも保護することができ、これによりインターフェース保護回路の信頼性が高まる。
本発明による、インターフェース保護回路の適用シナリオの概略図である。 本発明による、インターフェース保護回路の概略構造図1である。 本発明による、インターフェース保護回路の概略構造図2である。 本発明による、インターフェース保護回路の概略構造図3である。 本発明による、インターフェース保護回路の概略構造図4である。 本発明による、インターフェース保護回路の概略構造図5である。 本発明による、装置インターフェースの概略構造図である。
図1は、本発明による、インターフェース保護回路の適用シナリオの概略図である。図1を参照すると、インターフェース保護回路は、第1の装置101と、第2の装置102と、接続部品103とを備える。第1の装置101には、第1のインターフェースチップと、第1のインターフェース保護回路と、接続ポートAとが配置される。第2の装置102には、第2のインターフェースチップと、第2のインターフェース保護回路と、接続ポートDとが配置される。接続部品103には、接続ポートBと、接続ポートCとが配置される。任意で、第1の装置101はコンピュータであってもよく、これに対応して、第2の装置102は表示装置であってもよい。任意で、第1の装置101はテレビであってもよく、これに対応して、第2の装置102はセットトップボックスであってもよい。無論、接続部品103と、第1の装置101または第2の装置102とは、一体型の装置であってもよい。接続部品103と、第1の装置101とが一体型の装置であれば、接続部品103と、第1の装置101とは、リムーバブルディスクであってもよい。任意で、接続部品103は、接続ケーブルなどであってもよい。
第1の装置101は、接続部品103を用いて、第2の装置102に接続することができる。第1の装置101を第2の装置102に接続する必要があるときは、第1の装置101の接続ポートAが、接続部品103の接続ポートBに接続されてもよく、第2の装置102の接続ポートDが、接続部品103の接続ポートCに接続されてもよい。
接続部品103を用いて、第1の装置101が第2の装置102に接続されると、第1のインターフェースチップ、第1のインターフェース保護回路、接続部品103、第2のインターフェース保護回路、および第2のインターフェースチップを用いて、第1の装置101と第2の装置102との間で通信が実施され得る。第1の装置101が、第2の装置102にデータを送信するときは、第2のインターフェースチップが、第2のインターフェース保護回路を用いて保護され得る。第2の装置102が、第1の装置101にデータを送信するときは、第1のインターフェースチップが、第1のインターフェース保護回路を用いて保護され得る。
すべての装置のインターフェース保護回路は、同様の構造を持つことにさらに留意されたい。一例として、任意の装置のインターフェース保護回路の構造を用い、本願で示すインターフェース保護回路について、具体的な実施形態に基づいて以下で詳細に説明する。以下の具体的な実施形態は相互に組み合わせてもよく、同一または同様の概念あるいは工程について、いくつかの実施形態で繰り返し説明はしない。
図2は、本発明による、インターフェース保護回路の概略構造図1である。インターフェース保護回路は、保護される装置の中に配置される。図2を参照すると、回路は、コンデンサ201と、TVSトランジスタ202とを備えてもよい。コンデンサ201の第1の端部は、保護される装置の接続ポートに接続される。コンデンサ201の第2の端部は、TVSトランジスタ202の第1の端部と、保護される装置のインターフェースチップとに接続される。TVSトランジスタ202の第2の端部は、接地される。
任意で、本願のTVSトランジスタ202は、一方向性TVSトランジスタ、または双方向性TVSトランジスタであってもよい。なお、図2に示すTVSトランジスタ202は、一方向性TVSトランジスタである。TVSトランジスタ202が一方向性TVSトランジスタであれば、TVSトランジスタ202の負極は、接続ポートに接続される。あるいは、TVSトランジスタ202が双方向性TVSトランジスタであれば、TVSトランジスタ202のいずれかの極が接続ポートに接続されてもよい。
任意で、コンデンサ201の容量値は、接続ポートに伝送されるデータ信号の周波数に関連付けられる。データ信号の周波数が高いほど、コンデンサ201の容量値は小さくなり得る。任意で、コンデンサ201の容量値は、0.1ナノファラッド〜1マイクロファラッドであってもよい。このようにしてコンデンサは、サージの直流部を効率的にフィルタで除去するだけでなく、接続ポートに伝送されるデータ信号に対する影響を確実に比較的小さくし得る。任意で、コンデンサ201の容量値と、接続ポートに伝送されるデータ信号の周波数とは、反比例の関係であってもよい。任意で、接続ポートに伝送されるデータ信号は、接続ポートによってインターフェースチップに送信されてもよく、あるいはインターフェースチップによって接続ポートに送信されてもよい。
この用途では、TVSトランジスタ202のクランプ電圧は、接続ポートに伝送されるデータ信号の最大電圧よりも大きい。TVSトランジスタ202両端の電圧がクランプ電圧よりも大きいときは、TVSトランジスタ202のインピーダンスが瞬時に低くなり、その結果TVSトランジスタ202は導通状態になる。TVSトランジスタ202両端の電圧がクランプ電圧よりも小さいときは、TVSトランジスタ202のインピーダンスが瞬時に高くなり、その結果TVSトランジスタ202は非導通状態になる。
図2の実施形態に示すインターフェース保護回路の作動工程について、詳細に後述する。
実際の適用工程では、複数のシナリオ、例えば、保護される装置が別の装置に接続されるシナリオ、または保護される回路と別の装置との間でデータ信号の伝送が開始されるシナリオでは、保護される装置内で比較的強いサージが生成される場合がある。保護される装置内で比較的強いサージが生成されると、サージはまずコンデンサ201を通過し、コンデンサ201は、サージのエネルギーを削減するために、サージの直流部をフィルタで除去することができる。コンデンサ201がサージの直流部をフィルタで除去した後も、サージはまだ比較的強いエネルギーを有する。結果として、TVSトランジスタ両端のサージが原因で生じた電圧は、TVSトランジスタ202のクランプ電圧よりも大きくなる。したがって、TVSトランジスタ202のインピーダンスが瞬時に極めて低くなり、その結果、TVSトランジスタ202は導通状態になる。TVSトランジスタ202は、インターフェースチップに並列に接続され、TVSトランジスタ202のインピーダンスは極めて低い。したがって、サージはインターフェースチップには流れずに、TVSトランジスタ202に流れる。サージがTVSトランジスタに流れると、サージはTVSトランジスタ202を通過した後に接地されるので、サージのエネルギーの大部分が接地される。この場合、TVSトランジスタ202は、TVSトランジスタ202の両端の電圧を比較的低電圧にクランプする。インターフェースチップは、TVSトランジスタ202に並列に接続される。したがって、インターフェースチップ両端の電圧は、TVSトランジスタ両端の電圧と等しい。
保護される回路の安定した作動工程において、保護される装置のサージが消滅する。接続ポートに伝送されるデータ信号が比較的高周波なために、例えば、データ信号の周波数が通常は500MHzよりも大きいために、データ信号のエネルギーの大部分は交流成分である。交流成分がコンデンサ201を通過すると、コンデンサ201は交流成分はフィルタで除去しないので、相対的にデータ信号の全体が、コンデンサ201を通過することができる。データ信号の最大電圧は、TVSトランジスタ202のクランプ電圧よりも小さい。したがって、TVSトランジスタのインピーダンスが瞬時に高くなる。結果として、TVSトランジスタは非導通状態になる。
本発明のこの実施形態で提供されるインターフェース保護回路によれば、コンデンサおよびTVSトランジスタはインターフェース保護回路内に配置され、コンデンサは接続ポートとTVSトランジスタとの間に位置する。前述の工程では、インターフェース保護回路の電力を増加させることなく、インターフェースチップの保護機能を高めることができ、その結果、装置間で伝送されるデータ信号の品質を保証しながら、インターフェースチップの保護機能を向上させる。また、コンデンサは、サージのエネルギーを削減することができ、その結果、TVSトランジスタに流れるサージのエネルギーが削減されて、さらにTVSトランジスタも保護することができ、これによりインターフェース保護回路の信頼性が高まる。
図2に示す実施形態に基づき、任意で抵抗がインターフェース保護回路にさらに配置されてもよく、抵抗は、コンデンサ、およびインターフェースチップに直列に接続される。このようにして、サージがインターフェースチップに及ぼす影響を小さくするために、抵抗およびインターフェースチップで分圧を行ってもよく、インターフェースチップに対する、インターフェース保護回路の保護効果がさらに向上する。
実際の適用工程では、抵抗がインターフェース保護回路内の異なる位置に配置されると、インターフェースチップに対するインターフェース保護回路の保護効果が相違する。抵抗を備えるインターフェース保護回路については、図3〜図5に示す実施形態を参照して詳細に後述する。
図3は、本発明による、インターフェース保護回路の概略構造図2である。図2に示す実施形態に基づいて、図3を参照されたい。インターフェース保護回路は、抵抗203をさらに備える。抵抗203は、TVSトランジスタ202の第1の端部と、インターフェースチップとの間に配置される。
実際の適用工程では、抵抗203の抵抗値が過度に小さいと、インターフェースチップに対する抵抗の保護効果が明らかにならない。抵抗203の抵抗値が過度に大きいと、抵抗203は、接続ポートに伝送されるデータ信号に比較的強く干渉する。任意で、抵抗203の抵抗値は、通常は第1の抵抗値と、第2の抵抗値との間になる。第1の抵抗値は、第2の抵抗値よりも大きい。任意で、第1の抵抗値は1オームよりも大きく、第2の抵抗値は200オーム未満である。任意で、抵抗203の抵抗値は50オームであってもよい。
図3の実施形態に示すインターフェース保護回路の作動工程について、詳細に後述する。
保護される回路内で比較的強いサージが生成されると、コンデンサ201はまず、サージのエネルギーを削減するために、サージの直流部をフィルタで除去する。コンデンサ201を通過するサージは、導通状態のTVSトランジスタ202を通過してから接地され、その結果、TVSトランジスタ202は、TVSトランジスタ202両端の電圧を低電圧にクランプする。インターフェースチップは、抵抗203に直列に接続される。したがって、インターフェースチップ両端の電圧と、抵抗203両端の電圧との合計は、TVSトランジスタ202両端の電圧と等しくなる。抵抗203、およびインターフェースチップで、分圧が行われてもよい。したがって、インターフェースチップ両端のサージ電圧が削減されて、サージがインターフェースチップに及ぼす影響がさらに小さくなり得る。
接続ポートがデータ信号をインターフェースチップに安定して送信する工程において、コンデンサ201、およびTVSトランジスタ202がデータ情報を処理する工程については、図2に示す実施形態を参照されたい。データ信号がコンデンサ201を通過した後は、TVSトランジスタが非導通状態になっているために、コンデンサ201を通過するデータ信号は、抵抗203を通過した後は、インターフェースチップに流れる。抵抗の抵抗値は、第2の抵抗値よりも小さい。したがって、抵抗がデータ信号に及ぼす影響は比較的小さい。
図3に示す実施形態では、抵抗203は、TVSトランジスタ202と、インターフェースチップとの間に配置される。このようにして、接続ポートによって送信されたデータ信号のために比較的強いサージが生成されたときに、インターフェースチップの両端でサージ電圧を削減し、さらにサージがインターフェースチップに及ぼす影響を小さくするために、抵抗203、およびインターフェースチップで分圧が行われてもよい。保護される回路の安定した作動工程において、抵抗の抵抗値は、第2の抵抗値よりも小さくなる。したがって、抵抗がデータ信号に及ぼす影響は比較的小さい。
図4は、本発明による、インターフェース保護回路の概略構造図3である。図2に示す実施形態に基づいて、図4を参照されたい。インターフェース保護回路は、抵抗203をさらに備える。抵抗203は、接続ポートと、コンデンサ201の第1の端部との間に配置される。
なお、図4の実施形態で示す抵抗の特徴は、図3の実施形態に示す抵抗の特徴と類似している。ここで再度詳細に説明はしない。
図4の実施形態に示すインターフェース保護回路の作動工程について、詳細に後述する。
保護される装置内で比較的強いサージが生成されると、サージは、抵抗203と、コンデンサ201と、TVSトランジスタ202とを通過し、その後接地される(具体的な理由については、図2に示す実施形態を参照)。サージがTVSトランジスタ202に流れる前に、コンデンサ201に流れるサージのエネルギーを削減するために、サージはまず抵抗203を通過する。コンデンサ201は、TVSトランジスタ202に流れるサージのエネルギーをさらに削減するために、サージの直流部をフィルタで除去する。前述の工程では、TVSトランジスタの電力を増加させることなく、インターフェースチップの保護機能を向上させることができ、その結果、装置間で伝送されるデータ信号の品質を保証しながら、インターフェースチップの保護機能を向上させる。このようにして、保護回路の信頼性をさらに向上させるために、抵抗203およびコンデンサ201の両方を用いて、TVSトランジスタをより良好に保護することができる。
保護される回路の安定した作動工程において、コンデンサ201、およびTVSトランジスタ202がデータ情報を処理する工程については、図2に示す実施形態を参照されたい。具体的には、抵抗203を通過した後に、接続ポートに伝送されたデータ信号は、インターフェースチップに流れる。抵抗の抵抗値は、第2の抵抗値よりも小さい。したがって、抵抗がデータ信号に及ぼす影響は比較的小さい。
図4に示す実施形態では、抵抗203は、接続ポートと、コンデンサ201の第1の端部との間に配置される。このようにして、保護される装置内で比較的強いサージが生成されると、抵抗203およびコンデンサ201は、TVSトランジスタ202に流れるサージのエネルギーを削減することができ、これによってTVSトランジスタに対する保護効果が向上し、保護回路の信頼性がさらに向上する。保護される回路の安定した作動工程において、抵抗の抵抗値は、第2の抵抗値よりも小さくなる。したがって、抵抗がデータ信号に及ぼす影響は比較的小さい。
図5は、本発明による、インターフェース保護回路の概略構造図4である。図2に示す実施形態に基づいて、図5を参照されたい。インターフェース保護回路は、抵抗203をさらに備える。抵抗203は、コンデンサの第2の端部と、TVSトランジスタの第1の端部との間に配置される。
なお、図5の実施形態で示す抵抗の特徴は、図3の実施形態に示す抵抗の特徴と類似している。ここで再度詳細に説明はしない。
また、図5の実施形態で示すインターフェース保護回路の作動工程、および実現された有益な効果については、図4に示す実施形態を参照されたい。ここで再度詳細に説明はしない。
前述した実施形態のいずれか1つに基づいて、任意で、インターフェースチップに対するインターフェース保護回路の保護効果をさらに向上させるために、インターフェース保護回路内に2つのTVSトランジスタが配置されてもよい。図3の実施形態に示すインターフェース保護回路は、一例として用いられている。抵抗203とインターフェースチップとの間に、別のTVSトランジスタが配置されてもよい。詳細については、図6に示す実施形態を参照されたい。
図6は、本発明による、インターフェース保護回路の概略構造図5である。図3に示す実施形態に基づいて、図6を参照すると、インターフェース保護回路は、TVSトランジスタ204をさらに備える。TVSトランジスタ204の一端は、抵抗203とインターフェースチップとの間に配置され、TVSトランジスタ204のもう一方の端部は接地される。
任意で、TVSトランジスタ204の特徴は、TVSトランジスタ202の特徴と同じであってもよい。
TVSトランジスタ204は、インターフェースチップ両端のサージ電圧をさらに削減してもよく、その結果、インターフェースチップに対する保護の効果を向上させることができる。また、1つのTVSトランジスタに不具合があるときは、インターフェースチップはもう1つのTVSトランジスタを用いて保護されてもよく、これによってインターフェースチップに対する保護の信頼性が向上する。
無論、実際の適用工程では、インターフェース保護回路におけるTVSトランジスタの位置、およびインターフェース保護回路内におけるTVSトランジスタの数は、実際の要件に基づいてさらに設定されてもよい。これは、本発明の実施形態において特に限定されることはない。
図7は、本発明による、装置インターフェースの概略構造図である。図7を参照すると、装置インターフェースは、図2〜図6のうちの任意の1つの実施形態による、インターフェースチップ701と、インターフェース保護回路702とを備える。
任意で、図7の装置インターフェースは、通信装置内に配置されてもよい。通信装置は、コンピュータ、テレビ、表示装置、セットトップボックスなどであってもよい。実際の適用工程では、回路内でサージが生成されると、サージはまずインターフェース保護回路702を通過し、次に、インターフェースチップ701に流れ、その結果、インターフェースチップ701は、インターフェース保護回路702を用いて保護することができる。
最後に、前述の実施形態は、単に本発明の技術的解決策を説明することが意図されており、本発明を限定することは意図していないことに留意されたい。本発明は、前述の実施形態を参照しながら詳細に説明されているが、本発明の実施形態の技術的解決策の範囲から逸脱することなく、前述の実施形態で説明した技術的解決策にさらに修正を加えたり、あるいはそのいくつか、またはすべての技術的特徴を均等物で置き換えられることが、当業者には理解されるべきである。
101 第1の装置
102 第2の装置
103 接続部品
201 コンデンサ
202 TVSトランジスタ
203 抵抗
204 TVSトランジスタ
701 インターフェースチップ
702 インターフェース保護回路
A 接続ポート
B 接続ポート
C 接続ポート
D 接続ポート

Claims (8)

  1. コンデンサと、第1および第2の過渡電圧抑制回路トランジスタ(TVSトランジスタ)と、抵抗とを備える、インターフェース保護回路であって、前記インターフェース保護回路は、保護される装置の中に配置され、前記保護される装置は、接続ポートとインターフェースチップとを更に備え、
    前記コンデンサの第1の端部は、前記保護される装置の前記接続ポートに接続され、前記コンデンサの第2の端部は、前記第1のTVSトランジスタの第1の端部、および前記抵抗の第1の端部に接続され、前記抵抗の第2の端部は、前記第2のTVSトランジスタの第1の端部、および前記保護される装置の前記インターフェースチップに接続され、
    前記第1および第2のTVSトランジスタの第2の端部は、接地され、
    前記コンデンサの容量値と、前記接続ポートに伝送されるデータ信号の周波数とが反比例の関係になる、インターフェース保護回路。
  2. 前記抵抗の抵抗値が、第1の抵抗値と第2の抵抗値との間にあり、前記第1の抵抗値が、前記第2の抵抗値よりも大きい、請求項1に記載のインターフェース保護回路。
  3. 前記第1の抵抗値が、1オームよりも大きく、前記第2の抵抗値が、200オーム未満である、請求項2に記載のインターフェース保護回路。
  4. 前記接続ポートに伝送されるデータ信号の周波数が、500MHzよりも高い、請求項1に記載のインターフェース保護回路。
  5. 前記第1および第2のTVSトランジスタのクランプ電圧が、前記接続ポートに伝送されるデータ信号の最大電圧よりも大きい、請求項1に記載のインターフェース保護回路。
  6. 前記第1および第2のTVSトランジスタが、一方向性TVSトランジスタである、請求項1に記載のインターフェース保護回路。
  7. 前記コンデンサの容量値が、0.1ナノファラッドよりも大きく、1マイクロファラッドよりも小さい、請求項1に記載のインターフェース保護回路。
  8. インターフェースチップと、請求項1から7のいずれか一項に記載の前記インターフェース保護回路とを備える、装置インターフェース。
JP2019527944A 2016-12-23 2017-09-07 インターフェース保護回路および装置インターフェース Active JP6974462B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201611207683.3 2016-12-23
CN201611207683.3A CN108242802A (zh) 2016-12-23 2016-12-23 接口防护电路及设备接口
PCT/CN2017/100934 WO2018113346A1 (zh) 2016-12-23 2017-09-07 接口防护电路及设备接口

Publications (2)

Publication Number Publication Date
JP2019526223A JP2019526223A (ja) 2019-09-12
JP6974462B2 true JP6974462B2 (ja) 2021-12-01

Family

ID=62624412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019527944A Active JP6974462B2 (ja) 2016-12-23 2017-09-07 インターフェース保護回路および装置インターフェース

Country Status (6)

Country Link
US (1) US11509134B2 (ja)
EP (1) EP3471230A4 (ja)
JP (1) JP6974462B2 (ja)
KR (1) KR20190022712A (ja)
CN (1) CN108242802A (ja)
WO (1) WO2018113346A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112398540B (zh) * 2019-08-14 2022-02-15 苏州旭创科技有限公司 光模块及包括其的信号处理系统
CN117040521A (zh) * 2022-05-09 2023-11-10 荣耀终端有限公司 接口电路及电子设备

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727614Y1 (ja) 1968-07-05 1972-08-22
JPS5424596Y2 (ja) * 1972-09-20 1979-08-20
JPS549901B2 (ja) 1972-10-25 1979-04-28
JPS61224610A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd スイツチトキヤパシタフイルタ
JP2506479B2 (ja) 1990-04-19 1996-06-12 住友金属鉱山株式会社 白色酸化ビスマス組成物
GB9021222D0 (en) 1990-09-28 1990-11-14 Raychem Ltd Circuit protection device
US5706426A (en) * 1996-02-07 1998-01-06 United Microelectronics Corporation Software protection method and apparatus
JPH10243552A (ja) * 1997-02-26 1998-09-11 Kokusai Electric Co Ltd サージ吸収装置
US6385030B1 (en) * 1999-09-02 2002-05-07 Marconi Communications, Inc. Reduced signal loss surge protection circuit
JP2005217742A (ja) * 2004-01-29 2005-08-11 Canon Inc 通信ユニット
CN2703350Y (zh) * 2004-04-27 2005-06-01 华为技术有限公司 一种usb接口防护电路
US20060120005A1 (en) * 2004-11-15 2006-06-08 Van Sickle Robert J Transient voltage surge suppression systems
CN100505468C (zh) * 2006-01-13 2009-06-24 汤征宁 电容降压浪涌吸收电路
US7538997B2 (en) * 2006-05-31 2009-05-26 Alpha & Omega Semiconductor, Ltd. Circuit configurations to reduce snapback of a transient voltage suppressor
US8218276B2 (en) * 2006-05-31 2012-07-10 Alpha and Omega Semiconductor Inc. Transient voltage suppressor (TVS) with improved clamping voltage
US20080002316A1 (en) * 2006-06-28 2008-01-03 Adkisson James W Power clamp devices with vertical npn devices
US7863995B2 (en) * 2007-06-16 2011-01-04 Alpha & Omega Semiconductor Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
US7795987B2 (en) * 2007-06-16 2010-09-14 Alpha & Omega Semiconductor, Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
US7889477B2 (en) * 2007-06-22 2011-02-15 Illinois Tool Works Inc. High voltage power supply for static neutralizers
JP2010057332A (ja) * 2008-08-29 2010-03-11 Dx Antenna Co Ltd サージ保護回路及びこれを備えた高周波機器
US8558276B2 (en) * 2009-06-17 2013-10-15 Alpha And Omega Semiconductor, Inc. Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
CN201504099U (zh) * 2009-10-22 2010-06-09 杭州华三通信技术有限公司 一种信号端口的保护电路
US8456138B2 (en) * 2010-07-14 2013-06-04 Macmic Science & Technology Co., Ltd. Programmable high voltage energy saving system
US8350414B2 (en) * 2010-08-11 2013-01-08 Xantrex Technology Inc. Semiconductor assisted DC load break contactor
CN102593810B (zh) * 2012-01-20 2014-07-30 华为技术有限公司 浪涌保护电路
CN202713356U (zh) * 2012-05-21 2013-01-30 杭州华三通信技术有限公司 可实现过压和过流保护的接口电路及电子设备
US9172242B2 (en) * 2012-11-02 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection for three dimensional integrated circuit
CN103036196B (zh) * 2012-12-03 2015-11-25 华为技术有限公司 过压保护装置及方法
CN203086120U (zh) 2012-12-14 2013-07-24 深圳市广平正科技有限责任公司 Hdmi防护电路及盒
CN203086131U (zh) 2013-01-17 2013-07-24 深圳市赛盛技术有限公司 一种静电防护hdmi接口
CN103219770B (zh) * 2013-04-24 2015-07-15 惠州Tcl移动通信有限公司 一种具有多端口充电控制功能的移动终端
CN203233162U (zh) * 2013-05-15 2013-10-09 成都市宏山科技有限公司 一种防浪涌保护器
CN203434949U (zh) 2013-07-29 2014-02-12 番禺得意精密电子工业有限公司 网络信号处理电路
CN203339687U (zh) * 2013-07-30 2013-12-11 深圳市中鹏电子有限公司 一种高速和高频信号端口的浪涌保护电路
CN203352163U (zh) * 2013-08-02 2013-12-18 杭州海康威视数字技术股份有限公司 低成本的接口保护电路及可实现过压保护的接口电路
CN203423485U (zh) * 2013-08-20 2014-02-05 北京经纬恒润科技有限公司 一种cmos器件保护电路和cmos电路
DE102013020583A1 (de) * 2013-12-13 2015-06-18 Hirschmann Automation And Control Gmbh Sensorelement mit einem Überspannungsschutz
US9819176B2 (en) * 2014-01-17 2017-11-14 Silergy Semiconductor Technology (Hangzhou) Ltd Low capacitance transient voltage suppressor
CN106464297A (zh) * 2014-05-29 2017-02-22 汤姆逊许可公司 收发器的浪涌保护器
US9742394B2 (en) * 2014-06-16 2017-08-22 National Technology & Engineering Solutions Of Sandia, Llc High-voltage, high-current, solid-state closing switch
CN105244863A (zh) * 2014-06-17 2016-01-13 艾默生网络能源系统北美公司 一种浪涌防护电路及电力电子设备
US9601920B2 (en) * 2014-07-10 2017-03-21 Infineon Technologies Ag Transient voltage protection circuits and devices
CN104269835A (zh) * 2014-09-19 2015-01-07 华为技术有限公司 保护装置、电子设备和电源
CN105447438B (zh) * 2015-02-13 2017-05-31 比亚迪股份有限公司 指纹检测电路及电子装置
US10199843B2 (en) * 2015-05-26 2019-02-05 Infineon Technologies Americas Corp. Connect/disconnect module for use with a battery pack
CN205123240U (zh) * 2015-09-09 2016-03-30 深圳市七彩虹科技发展有限公司 一种主板防静电保护电路
US10630075B2 (en) * 2015-10-30 2020-04-21 Intel IP Corporation Multi-level output circuit having centralized ESD protection
CN107546729B (zh) * 2016-06-24 2022-01-14 恩智浦有限公司 浪涌保护电路
CN106099892B (zh) * 2016-08-12 2018-12-11 京东方科技集团股份有限公司 静电释放保护电路和包含其的阵列基板、显示装置
US10516262B2 (en) * 2016-12-01 2019-12-24 Osypka Medical Gmbh Overvoltage protection device and method
CN206790086U (zh) * 2016-12-23 2017-12-22 华为技术有限公司 接口防护电路及设备接口
US10692854B2 (en) * 2017-03-28 2020-06-23 Semtech Corporation Method and device for electrical overstress and electrostatic discharge protection
US10062682B1 (en) * 2017-05-25 2018-08-28 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance bidirectional transient voltage suppressor
US11114432B2 (en) * 2018-03-16 2021-09-07 Semtech Corporation Protection circuit with a FET device coupled from a protected bus to ground

Also Published As

Publication number Publication date
WO2018113346A1 (zh) 2018-06-28
US20190222021A1 (en) 2019-07-18
EP3471230A1 (en) 2019-04-17
CN108242802A (zh) 2018-07-03
JP2019526223A (ja) 2019-09-12
US11509134B2 (en) 2022-11-22
EP3471230A4 (en) 2019-08-07
KR20190022712A (ko) 2019-03-06

Similar Documents

Publication Publication Date Title
CN104135148B (zh) 一种usb接口电路
WO2016127537A1 (zh) 一种后端、前端的处理电路、及同轴供电电路
WO2009115008A1 (zh) 一种接口电路以及一种通信设备
JP6974462B2 (ja) インターフェース保護回路および装置インターフェース
CN204030947U (zh) 一种usb接口电路
TWI528742B (zh) 網路傳輸之電磁干擾抑制裝置與方法
CN106464297A (zh) 收发器的浪涌保护器
WO2017096806A1 (zh) 抑制电磁干扰的方法以及装置
EP3236654B1 (en) Internet interface protection circuit and television
CN104198799A (zh) 一种高频除尘电源的相电流检测电路
CN107394769A (zh) 电源保护器和动中通卫星通讯天线设备
TWM466365U (zh) 網路訊號耦合之雜訊濾除電路
WO2022042138A1 (zh) 一种音频处理系统及网络摄像机
CN206790086U (zh) 接口防护电路及设备接口
FR2976362A1 (fr) Procede pour evaluer les effets d'une interconnexion sur des variables electriques
CN115190388A (zh) 耳机接口电路和电子设备
CN103747305B (zh) 一种防烧毁的电路和机顶盒
JP3206436U (ja) ネットワーク装置
TWI499143B (zh) 用於連接器的防突波保護線路
CN110719547A (zh) 音频电路组件
TWI677206B (zh) 可避免雷擊突波造成實體層電路當機的乙太網路通信電路
TW201301647A (zh) 數位電子元件
CN107579511A (zh) Usb防护电路以及移动终端
TWM468833U (zh) 網路訊號耦合及防雷擊電路
US20120051003A1 (en) Printed circuit board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211104

R150 Certificate of patent or registration of utility model

Ref document number: 6974462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150