TWM468833U - 網路訊號耦合及防雷擊電路 - Google Patents

Description

網路訊號耦合及防雷擊電路

本創作係提供一種網路訊號耦合及防雷擊電路，尤指處理電路於網路連接器朝網路晶片之間依序設有防雷擊模組及耦合模組，利用處理電路來排除雷擊產生的異常高電壓，進而達到提升使用壽命的目的。

按，現今電腦科技的快速發展，而桌上型電腦或筆記型電腦已普遍的存在於社會上之各個角落，其電腦發展趨勢亦朝運算功能強、速度快及體積小之方向邁進，由於網路通訊技術也正在迅速蓬勃發展中，並將人們生活、學習、工作與休閒帶入另一有別以往的嶄新境界，使人與人之間即可透過網路通訊相互傳輸所需即時資訊、廣告宣傳或往來郵件等，同時藉由網路搜尋各種資訊、即時通訊或線上遊戲等，讓人們與網路之間關係更為熱切且密不可分。

但網路的部分為有使用電纜連接及無線傳輸等二種方式來傳輸資料，電纜連接技術便需裝設有網路連接器，傳統網路連接器為具有變壓器模組與共模抑制模組，請參閱第五圖所示，一般廠商的作法是將變壓線圈B與濾波線圈C裝設於電路板A上，且變壓線圈B及濾波線圈C係於線芯D上繞設有導線D1，導線D1末端之接頭為焊接於電路板A之接點，由於線圈需以手工纏繞導致生產效率低下，更無法自動化生產，線圈 也容易斷裂而讓成本提高，且纏繞之緊密、距離、圈數等差異也會影響效果，而導致產品品質良莠不齊。

再者，隨著網路的運用越來越廣，網路上傳輸的資料容量也越來越大，網路廠商為了滿足使用者的需求便一直拉高網路傳輸的速度，從10Mbps到100Mbps或1Gbps，甚至現在所推出的光纖網路傳輸速度可達到10Gbps以上，然而，變壓線圈B是電感，電感的阻抗(Z)稱之為感抗，其單位為歐姆(Ω)，感抗之公式為：Z=2π＊f＊L

上述公式中f為頻率，單位為赫茲(Hz)；L為電感之感值，單位為亨利(H)，由於網路連接器是利用變壓線圈B之電感特性來隔離電氣並耦合訊號，所以為了讓訊號由一次側傳遞到二次側，必須要讓變壓線圈B具有預定的感值，由上述公式可以得知，感抗與工作頻率及電感感值成正比，所以在訊號頻率增大的狀況下，其感抗也會隨之增大(請參閱第六圖所示，其係為350μH電容之頻率與感抗之比較圖)，但感抗增大卻會讓訊號的衰減變大，所以會產生網路斷線或網路傳輸速度變慢之缺失，請同時參閱第七圖所示，從圖中可以得知，當變壓器的插入損耗為-3db時，頻率響應約為0.45MHz~240MHz，因為超過時會讓插入損耗快速的增加，所以變壓器的工作頻率只能在特定的較窄頻寬內；此外，因為變壓線圈B的特性是由低頻率低強度、中頻率高強度及高頻率低強度所形成的曲線，所以在網路傳輸速度高達1Gbps時，反而會讓變壓線圈B的訊號強度降低，而不易達到符合產品的要求。

此外，如上所述的網路電纜，常常會因設置上的考量而裸 露於建築物之外，因此，當網路線遭受雷擊而產生異常高電壓時，異常高電壓將會經由網路線傳導至電子裝置之網路連接器，甚至由網路連接器傳導至主板或周遭電子元件及電子裝置，此時便會因為異常高電壓而讓網路連接器內部電子元件或網路晶片損壞，更嚴重時異常高電壓則會連主板、周遭電子元件或電子裝置都一併損壞，而讓產品使用壽命縮短，甚至讓電腦內儲存的資料一併損壞。

所以，廠商便想針對習用變壓線圈之問題與缺失，是以，如何利用既有的電子元件及電路設計解決習用變壓線圈品質不良、成本高、無法自動化生產，及遭受雷擊而產生異常高電壓損壞電子元件或裝置之問題與缺失，此即為本發明人與從事此行業者所亟欲改善之目標所在。

故，創作人有鑑於上述之問題與缺失，乃蒐集相關資料，經由多方評估及考量，並以從事於此行業累積之多年經驗，經由不斷試作及修改，始設計出此種網路訊號耦合及防雷擊電路的創作專利誕生者。

本創作之主要目的乃在於，該處理電路為以第一連接端之一個或一個以上之通道連設有防雷擊模組及耦合模組再連接到第二連接端，利用防雷擊模組之防雷擊晶片將雷擊產生的異常高電壓以第一接地端傳輸接地進行排除，進而達到防止所裝設元件或裝置損壞以提升使用壽命的目的。

本創作之次要目的乃在於，該第一連接端一個或一個以上之通道連設有防雷擊模組、耦合模組及防電磁幹擾模再連接到第二連接端組，利用防電磁幹擾模組之電感及第二電容吸收頻段中較低頻及較高頻部 份之諧波，使訊號傳輸到網路晶片後不會對周遭元件產生電磁幹擾，進而達到提升使用穩定性的目的。

1‧‧‧處理電路

10‧‧‧第一連接端

11‧‧‧第二連接端

12‧‧‧通道

121‧‧‧電路

13‧‧‧耦合模組

131‧‧‧第一電容

14‧‧‧防雷擊模組

141‧‧‧防雷擊晶片

142‧‧‧第一接地端

15‧‧‧防電磁幹擾模組

151‧‧‧電感

152‧‧‧第二電容

153‧‧‧第二接地端

2‧‧‧網路連接器

3‧‧‧網路晶片

4‧‧‧電路板

A‧‧‧電路板

B‧‧‧變壓線圈

C‧‧‧濾波線圈

D‧‧‧線芯

D1‧‧‧導線

第一圖 係為本創作較佳實施例之方塊圖。

第二圖 係為本創作較佳實施例處理電路之電路圖。

第三圖 係為本創作另一實施例之方塊圖。

第四圖 係為本創作又一實施例處理電路之電路圖。

第五圖 係為習用之立體外觀圖。

第六圖 係為習用頻率與感抗之比較圖。

第七圖 係為習用變壓器之頻率響應圖。

為達成上述目的及功效，本創作所採用之技術手段及其構造，茲繪圖就本創作之較佳實施例詳加說明其特徵與功能如下，俾利完全瞭解。

請參閱第一、二圖所示，由圖中所示可清楚看出在本創作較佳實施例中，該處理電路1為設置於電路板4上，且二端分別設有電性導通於網路連接器2之第一連接端10及電性導通於網路晶片3之第二連接端11，其處理電路1為設有分別具二電路121之複數個通道12，第一連接端10連接之一個或一個以上之通道12為依序連設有防雷擊模組14及耦合模組13再連接到第二連接端11，耦合模組13以各通道12之二電路121分別連設有第一電容131，防雷擊模組14則以各 通道12的二電路121之間串聯有二防雷擊晶片141，且二防雷擊晶片141遠離電路121之另端為電性連接於第一接地端142。

該處理電路1為以第一連接端10電性連接於網路連接器2之各端子，且處理電路1為以第二連接端11電性連接於網路晶片3之複數接腳，其通道12數量可為四個，四通道12之各電路121為分別連接MD0+與MX0+、MD0-與MX0-、MD1+與MX1+、MD1-與MX1-、MD2+與MX2+、MD2-與MX2-、MD3+與MX3+、MD3-與MX3-，其位置可視實際設計需求變換，非因此即侷限本發明之專利範圍。

上述網路晶片3為電壓模式的晶片，所以網路晶片3供應驅動電壓至訊號耦合電路1，因為訊號在傳輸時是跟電壓一起變化，所以在使用電流模式之網路晶片3時，其耦合模組13需提供電阻才能產生電壓以進行訊號傳輸，使用電壓模式之網路晶片3便不須設置電阻，所以耦合模組13僅需於一個或一個以上通道12之各電路121設有第一電容131，因為第一電容131的特性使供應電壓流至其第一端時，會讓其第一端產生單一極性之暫態電荷(如正電荷)，且第一電容131第二端則會產生另一極性之暫態電荷(如負電荷)，並在經過一段預定時間後停止供應正電荷至第一電容131第一端時，其第一電容131第二端則會將負電荷沿著電路121流掉，便會達到訊號耦合之傳輸效果，同時，第一電容131又不會讓訊號直接的穿過電路121，便可達到防止逆電流的功效，然而，因為第一電容131進行充放電時的速度為與時間常數有關，所以必需讓時間常數與訊號週期搭配，才能讓充放電的時間剛好可供 完整訊號傳輸，而不會截斷訊號，而第一電容131的容值增加後時間常數也會隨之增大，所以第一電容131的容值為100μF~0.01μF，其第一電容131的較佳容值為0.1μF。

請參閱第一、二、三、四圖所示，由圖中所示可清楚看出在本創作另一實施例中，耦合模組13為以二電路121分別連設之第一電容131，防雷擊模組14各防雷擊晶片141遠離電路121之另端亦可相連接後再連接至第一接地端142，上述耦合模組13為以一電路121上連設的第一電容131讓二端電路耦合，其電容之阻抗(Z)稱為容抗，其單位為歐姆(Ω)，容抗之公式為：Z=1/(2π＊f＊C)

上述公式中f為頻率，單位為赫茲(Hz)；C為電容之容值，單位為法拉(F)，由於是利用電容之特性來隔離電氣並耦合訊號，由上述公式可以得知，容抗與工作頻率及電容容值成反比，所以在使用相同容值的第一電容131且訊號頻率增大的狀況下，其容抗會隨之減小，則訊號的衰減也會變小，便可具有良好的網路連線且訊號傳輸速度也會變快，由於利用了電容在頻率越高的狀態下其強度也會隨之增大的特性，在現今網路頻率(頻寬)越來越高之情況(大於1Gbps)，讓電容利用隔離電腦的直流電形成電場感應來作訊號耦合，且電容的特性也會讓高頻網路訊號之耦合效果隨之提高。

再者，請參閱第一、三圖所示，由圖中所示可清楚看出該處理電路1設置的電路板4，可直接設置有網路晶片3，再與網路連接器2之複數端子電性連接；且處理電路1設置的電路板4亦可設置於網路連 接器2內部，再將網路連接器2電性連接於外部電路板，並與外部電路板上設置的網路晶片3形成電性連接，其僅具對網路連接器2與網路晶片3之間所傳輸的訊號進行耦合及濾波之功能即可，然而有關網路連接器2及網路晶片3之配置係為習知之技術，且該細部構成非本案發明要點，茲不再贅述。

請參閱第一、二、三、四圖所示，由圖中所示可清楚看出，該防雷擊模組14以各通道12的二電路121之間串聯有二防雷擊晶片141，且二防雷擊晶片141遠離電路121之另端為電性連接於第一接地端142，所以當網路訊號線遭受到雷擊時，雷擊產生的異常高電壓將由網路訊號線傳輸至網路連接器2，電性導通於網路連接器2之第一連接端10便會接收到異常高電壓，此時因為電路121串聯有防雷擊晶片141，異常高電壓便會流至防雷擊晶片141，再經由防雷擊晶片141另端所電性連接之第一接地端142進行排除，如此一來，防雷擊模組14遠離網路連接器2另端沿著各電路121所電性連接之電子元件或裝置(如：耦合模組13、網路晶片3或主機板等)就不會損毀，進而達到確實保護所裝設元件或裝置並延長使用壽命之目的。

請參閱第一、二、三、四圖所示，由圖中所示可清楚看出，第一連接端10連接之一個或一個以上之通道12為依序連設有防雷擊模組14、耦合模組13及防電磁幹擾模組15再連接到第二連接端11，其防電磁幹擾模組15以一個或一個以上之通道12之二電路121分別連設有電感151，電感151鄰近耦合模組13一端的二電路121之間串聯有二個第二電容152，再以各第二電容152遠離電路121 之另端電性連接於第二接地端153，且防電磁幹擾模組15各第二電容152另端亦可相連接後再連接至第二接地端153，因為經由耦合模組13處理後的訊號幾乎不會有衰減，所以幾乎是以原訊號往網路晶片3一端傳輸，所以訊號在低頻及高頻處會產生具較大強度的諧波，若訊號未衰減則又會在傳輸到主板上之網路晶片時，因為訊號產生諧波而形成輻射並產生電磁場幹擾現象，讓網路晶片周圍的各電子元件或裝置受到幹擾而無法正常運作或讓性能降低，由於防電磁幹擾模組15之電感151會吸收頻段中較高頻部份之諧波，而串聯的第二電容152則會吸收頻段中較低頻部份之諧波，再讓較低頻部份之諧波以分流至第二接地端153，所以經過防電磁幹擾模組15處理後的訊號，便不會有高頻段或低頻段的諧波產生，所以訊號傳輸到網路晶片3後，便不會對周遭元件產生電磁幹擾，進而達到提升使用穩定性的目的。

上述本創作之網路訊號耦合及防雷擊電路於實際使用時，為可具有下列各項優點，如：

(一)該處理電路1為以第一連接端10連接之一個或一個以上之通道12為連設有防雷擊模組14及耦合模組13再連接到第二連接端11，利用防雷擊模組14之防雷擊晶片141將雷擊產生的異常高電壓，以防雷擊晶片141另側之第一接地端142傳輸接地進行排除，再利用耦合模組13來隔離電氣並耦合訊號，讓耦合電路13及所裝設的元件或所裝設的裝置可避免因雷擊而損壞。

(二)該第一連接端10連接之一個或一個以上之通道12為連設有防雷擊模組14、耦合模組13及防電磁幹擾模組15再連接 到第二連接端11，利用防電磁幹擾模組15之電感151及第二電容152來對訊號於頻段中較低頻及較高頻部份之諧波進行吸收，讓耦合模組13處理後幾乎不會有衰減的訊號所產生之諧波，被防電磁幹擾模組15吸收或排除，則訊號傳輸到網路晶片3後不會對周遭元件產生電磁幹擾，進而達到提升使用穩定性的目的。

故，本創作為主要針對網路訊號耦合及防雷擊電路，而可於處理電路1二端分別設有電性導通於網路連接器2之第一連接端10及電性導通於網路晶片3之第二連接端11，處理電路1為設有分別具二電路121之複數個通道12，第一連接端10連接之一個或一個以上之通道12為連設有防雷擊模組14及耦合模組13再連接到第二連接端11，耦合模組13以各通道12之二電路121分別連設有第一電容131，防雷擊模組14以各通道12的二電路121之間串聯有二防雷擊晶片141，且二防雷擊晶片141遠離電路121之另端為電性連接於第一接地端142，便可利用耦合模組13來隔離電氣並耦合訊號，並以防雷擊晶片141將雷擊產生的異常高電壓輸送至第一接地端142進行排除，以達到防止雷擊損毀元件或裝置的目的為主要保護重點，惟，以上所述僅為本創作之較佳實施例而已，非因此即侷限本創作之專利範圍，故舉凡運用本創作說明書及圖式內容所為之簡易修飾及等效結構變化，均應同理包含於本創作之專利範圍內，合予陳明。

綜上所述，本創作上述網路訊號耦合及防雷擊電路於使用時，為確實能達到其功效及目的，故本創作誠為一實用性優異之創作，為符合新型專利之申請要件，爰依法提出申請，盼 審委早日賜准本案，以 保障創作人之辛苦創作，倘若 鈞局審委有任何稽疑，請不吝來函指示，創作人定當竭力配合，實感德便。

1‧‧‧處理電路

10‧‧‧第一連接端

11‧‧‧第二連接端

12‧‧‧通道

121‧‧‧電路

13‧‧‧耦合模組

131‧‧‧第一電容

14‧‧‧防雷擊模組

141‧‧‧防雷擊晶片

142‧‧‧第一接地端

Claims (10)

1. 一種網路訊號耦合及防雷擊電路，其係包括設置於具網路晶片之電路板上，且再與網路連接器電性連接以對訊號進行處理之處理電路，其改良在於：該處理電路為設有分別具二電路之複數個通道，複數通道二端分別具有連接網路連接器之第一連接端、連接網路晶片之第二連接端，且第一連接端連接之複數通道其中一個或一個以上的通道為分別連設有防雷擊模組及耦合模組再連接到第二連接端，耦合模組以各通道之二電路分別連設有第一電容，防雷擊模組則以各通道的二電路之間串聯有二防雷擊晶片，且二防雷擊晶片遠離電路之另端為電性連接於第一接地端。
2. 如申請專利範圍第1項所述之網路訊號耦合及防電磁幹擾電路，其中該耦合模組之第一電容的容值為100μF~0.01μF。
3. 如申請專利範圍第2項所述之網路訊號耦合及防電磁幹擾電路，其中該第一電容的容值為0.1μF。
4. 如申請專利範圍第1項所述之網路訊號耦合及防電磁幹擾電路，其中該複數個通道之數量可為四個，四通道之各電路為分別連接MD0+與MX0+、MD0-與MX0-、MD1+與MX1+、MD1-與MX1-、MD2+與MX2+、MD2-與MX2-、MD3+與MX3+、MD3-與MX3-。
5. 如申請專利範圍第1項所述之網路訊號耦合及防電磁幹擾電路，其中該處理電路第一連接端連接之一個或一個以上的通道為分別連設有防 雷擊模組、耦合模組及防電磁幹擾模組再連接到第二連接端，其防電磁幹擾模組則以一個或一個以上之通道之二電路分別連設有電感，電感鄰近耦合模組一端的二電路之間串聯有二個第二電容，再以各第二電容遠離電路之另端電性連接於第二接地端。
6. 一種網路訊號耦合及防電磁幹擾電路，其係包括設置於網路連接器內部電路板上，且再與網路晶片電性連接以對訊號進行耦合之處理電路，其改良在於：該處理電路為設有分別具二電路之複數個通道，複數通道二端分別具有連接網路連接器之第一連接端、連接網路晶片之第二連接端，且第一連接端連接之複數通道其中一個或一個以上的通道為分別連設有防雷擊模組及耦合模組再連接到第二連接端，耦合模組以各通道之二電路分別連設有第一電容，防雷擊模組則以各通道的二電路之間串聯有二防雷擊晶片，且二防雷擊晶片遠離電路之另端為電性連接於第一接地端。
7. 如申請專利範圍第1項所述之網路訊號耦合及防電磁幹擾電路，其中該該耦合模組之第一電容的容值為100μF~0.01μF。
8. 如申請專利範圍第7項所述之網路訊號耦合及防電磁幹擾電路，其中該第一電容的較佳容值為0.1μF。
9. 如申請專利範圍第1項所述之網路訊號耦合及防電磁幹擾電路，其中該複數個通道之數量可為四個，四通道之各電路為分別連接MD0+與MX0+、MD0-與MX0-、MD1+與MX1+、MD1-與MX1-、MD2+與MX2+、MD2-與MX2-、MD3+ 與MX3+、MD3-與MX3-。
10. 如申請專利範圍第1項所述之網路訊號耦合及防電磁幹擾電路，其中該處理電路第一連接端連接之一個或一個以上的通道為分別連設有防雷擊模組、耦合模組及防電磁幹擾模組再連接到第二連接端，其防電磁幹擾模組則以一個或一個以上之通道之二電路分別連設有電感，電感鄰近耦合模組一端的二電路之間串聯有二個第二電容，再以各第二電容遠離電路之另端電性連接於第二接地端。