CN203423485U - 一种cmos器件保护电路和cmos电路 - Google Patents
一种cmos器件保护电路和cmos电路 Download PDFInfo
- Publication number
- CN203423485U CN203423485U CN201320509825.7U CN201320509825U CN203423485U CN 203423485 U CN203423485 U CN 203423485U CN 201320509825 U CN201320509825 U CN 201320509825U CN 203423485 U CN203423485 U CN 203423485U
- Authority
- CN
- China
- Prior art keywords
- circuit
- cmos device
- energy
- cmos
- device protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000010521 absorption reaction Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 4
- 239000011324 bead Substances 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
本实用新型公开了一种CMOS器件保护电路和CMOS电路。该CMOS器件保护电路设置在干扰源电路和CMOS器件输入电路之间，在所述干扰源电路产生大能量的干扰电压时，所述CMOS器件保护电路可对所述CMOS器件输入电路进行保护，从而避免所述CMOS器件输入电路中的CMOS器件受到所述大能量的干扰电压的干扰。其中，所述CMOS器件保护电路包括：能量转化电路，或能量泄放电路，或能量吸收电路，能够以多种形式实现。
Description
技术领域
本实用新型涉及电路领域，特别是涉及一种CMOS器件保护电路和CMOS电路。
背景技术
CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）是用于电压控制的一种放大器件，是组成CMOS数字集成电路的基本单元。随着CMOS集成电路的发展，CMOS工艺目前已进入深亚微米甚至纳米工艺时代，CMOS器件的尺寸在不断缩小，以便给设计带来便利。
随着CMOS器件尺寸的不断缩小，CMOS器件内部氧化层的厚度也越来越薄，其耐压能力相应越来越低，因此，通常在CMOS器件的芯片管脚内部设置有ESD（Electro-Static discharge，静电释放）保护电路，以保护所述CMOS器件的输入输出电路避免被静电放电的瞬态高压损坏。其中，ESD干扰的特点是高电压低能量，干扰脉冲持续时间极短，一般在微秒级甚至纳秒级。
但是，发明人在本申请的研究过程中发现，在实际应用时，CMOS器件有时还会面对中等电压较大能量的干扰，例如，线间串扰或电流浪涌等的产生，会对CMOS器件产生较大能量的干扰，极易对CMOS集成电路中的CMOS器件造成损坏。因此，如何保护CMOS器件，使其免于受到该干扰的影响，成为目前亟需解决的问题。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种CMOS器件保护电路和CMOS电路，以保护CMOS器件，使所述CMOS器件免于受到大能量的干扰，具体实施方案如下：
一种CMOS器件保护电路，所述CMOS器件保护电路设置在干扰源电路和CMOS器件输入电路之间；其中，
所述CMOS器件保护电路包括：能量转化电路，或能量泄放电路，或能量吸收电路。
优选的，所述能量转化电路包括：电阻、或磁珠或串联的电阻和磁珠，所述能量转化电路的一端与所述干扰源电路相连接，另一端与所述CMOS器件输入电路相连接。
优选的，所述能量泄放电路包括：稳压管或瞬态电压抑制TVS管，所述能量泄放电路的负极端与所述干扰源电路和CMOS器件输入电路的连接线相连接，所述能量泄放电路的正极端接地。
优选的，所述能量吸收电路包括：电容，所述电容的一端与所述干扰源电路和CMOS器件输入电路的连接线相连接，另一端接地。
优选的，
所述能量吸收电路中的电容为nF量级的电容。
相应的，本实用新型还公开了一种CMOS电路，包括：
如上所述的CMOS器件保护电路。
本申请中，提供了一种CMOS器件保护电路，该CMOS器件保护电路设置在干扰源电路和CMOS器件输入电路之间，在所述干扰源电路产生大能量的干扰电压时，所述CMOS器件保护电路可对所述CMOS器件输入电路进行保护，从而避免所述CMOS器件输入电路中的CMOS器件受到所述大能量的干扰电压的干扰。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例公开的一种CMOS器件保护电路的连接关系示意图；
图2为本实用新型实施例公开的一种CMOS器件保护电路的电路原理图；
图3为本实用新型实施例公开的又一种CMOS器件保护电路的电路原理图；
图4为本实用新型实施例公开的又一种CMOS器件保护电路的电路原理图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
为了保护CMOS器件免于受到大能量的干扰，保护CMOS电路的正常工作，本申请公开了一种CMOS器件保护电路。
参见图1中图（a）、（b）和（c）所示的CMOS器件保护电路的连接关系示意图，所述CMOS器件保护电路设置在干扰源电路和CMOS器件输入电路之间，在所述干扰源电路产生大能量干扰电压时，所述CMOS器件保护电路用于对所述CMOS器件输入电路进行保护，以使所述CMOS器件输入电路中的CMOS器件避免受到所述大能量干扰电压的干扰。其中，所述CMOS器件保护电路包括：能量转化电路，或能量泄放电路，或能量吸收电路。
现有技术中，为了满足工艺设计的需求，CMOS器件的尺寸在不断缩小，随之所述CMOS器件的内部氧化层厚度越来越薄，其耐压的能力也越来越差。但在实际的应用过程中，所述CMOS器件的芯片管脚处，有时会受到大能量的干扰，例如，当发生线间串扰或电流浪涌时，会对CMOS器件造成较大能量的干扰，或者，当交流模拟电路在输入电流时，该电路的隔直电容前端的信号线与其对应的高电压电源线发生短路时，产生的电压会瞬态耦合到所述隔直电容的后端，从而造成对CMOS器件的芯片管脚的干扰，这些干扰的持续时间可达到毫秒量级。
这些干扰的能量较大，ESD保护电路无法吸收，而且，为了保证信号质量，CMOS器件，特别是用于产生高速模拟信号的CMOS器件，其连接的输入电容都要求电容值较小，无法吸收所述干扰产生的能量，很容易对CMOS器件造成损坏。
本申请中，提供了一种CMOS器件保护电路，该CMOS器件保护电路设置在干扰源电路和CMOS器件输入电路之间，在所述干扰源电路产生大能量的干扰电压时，所述CMOS器件保护电路可对所述CMOS器件输入电路进行保护，从而避免所述CMOS器件输入电路中的CMOS器件受到所述大能量的干扰电压的干扰。
并且，所述CMOS器件保护电路包括：能量转化电路，或能量泄放电路或能量吸收电路，实现形式多样。
进一步的，当本申请所公开的CMOS器件保护电路包括能量转化电路时，所述能量转化电路包括：电阻，或磁珠，或包括串联的电阻和磁珠。并且，所述能量转化电路的一端与所述干扰源电路相连接，另一端与所述CMOS器件输入电路相连接。当所述干扰源电路产生大能量的干扰电压时，所述能量转化电路即可将所述大能量的干扰电压消耗掉，从而避免CMOS器件受到干扰电压的影响。
通常，所述能量转化电路中的电阻的阻值较小，以免影响信号质量，其具体阻值可由实际应用场景决定，本申请对此不作限定。
参见图2所示的一种CMOS器件保护电路的电路原理图，在汽车电子应用中，模拟视频输入电路通过线缆与CMOS器件输入电路相连接。在正常情况下，模拟视频输入电路仅接收模拟视频输入信号，其峰峰值约为1V。但在汽车行业中，需要对信号线进行18V的直流短路试验，以模拟应用过程中，模拟因线缆中线束磨破皮造成的短路情况，图2中描述的应用场景则是模拟视频输入电路的信号线缆与18V的电源线短路的情况，这种情况下，可将模拟视频输入电路看作干扰源电路。其中，C1是隔直电容，选用普通陶瓷电容即可，取值通常为100nF。电阻R1起到能量转化电路的作用，取值通常为10Ω。器件U1是视频ADC（模数转换）芯片，例如TVP5158，该芯片为CMOS器件。
在该实施例中，正常工作情况下，带有直流偏置的模拟视频信号通过线束从远端传来，由所述模拟视频输入电路传输至CMOS器件输入电路的过程中，隔直电容C1将直流偏置滤除，将带有图像信息的交流模拟信号传输到U1。这个过程中，由于R1的阻值远远小于U1的输入阻抗，所以R1的存在对于U1的输入信号质量几乎没有影响。
当模拟视频输入电路与18V的电源电压发生短路时，由于隔直电容C1的存在，稳态后直流分量会被隔离在电容C1之前，使得U1的输入管脚不会长期工作在所述电源电压下。但短路发生瞬间，由于电容C1的前端出现电压突变，会有能量耦合到电容C1后端，形成一个峰值约为电源电压，持续时间为几个毫秒的尖峰脉冲。这个尖峰脉冲直接到达CMOS器件U1的管脚，可能会造成U1管脚电路损坏。
电阻R1作为能量转化电路，其作用就是将瞬间耦合过来的尖峰脉冲的能量以热的形式消耗掉，使得到达U1管脚处的能量控制在U1的内部保护电路可以承受的范围内，保护U1芯片的输入电路不损坏。
根据实验表明，当隔直电容C1选用100nF，电阻R1选用10Ω时，模拟视频输入电路与18V的直流电源发生短路时，电容C1后端出现峰值约为20V的脉冲。当在模拟视频输入电路和器件U1之间设置能量转化电路，即串联电阻R1后，电容C1后端的脉冲峰值被限制在5V以内，说明大部分能量被电阻R1吸收，有效保护了后端U1芯片。
另外，参见图3所示的电路原理图，本申请还公开了另外一种CMOS器件保护电路，所述CMOS器件保护电路包括能量泄放电路，所述能量泄放电路包括：稳压管或TVS（Transient Voltage Suppressor，瞬态电压抑制器）管。所述能量泄放电路的负极端与所述干扰源电路和CMOS器件输入电路的连接线相连接，所述能量泄放电路的正极端接地。
所述干扰源电路和CMOS器件输入电路通过线缆相连接，将实现连接功能的所述线缆称为连接线，所述能量泄放电路的负极端与所述连接线相连接，所述能量泄放电路的正极端接地。其中，所述能量泄放电路包括：稳压管或TVS管。
当该连接线上的信号电压正常时，不会超过稳压管或TVS管的反向击穿门限电压，所述稳压管或TVS管为高阻状态，相当于信号与地之间是断路的，当过压出现超过稳压管或TVS管的门限值时，稳压管或TVS管会瞬间反向击穿，稳压管或TVS管会在瞬间变为低阻状态，相当于信号与地短路，将能量转移到地平面，保护CMOS器件输入电路不面对高电压，避免CMOS器件被大能量的干扰电压损坏。
为了保护CMOS器件，本申请还公开了另外一种CMOS器件保护电路，参见图4所示的电路原理图，所述CMOS器件保护电路包括能量吸收电路，所述能量吸收电路包括：电容，所述电容的一端与所述干扰源电路和CMOS器件输入电路的连接线相连接，另一端接地。
所述干扰源电路和CMOS器件输入电路通过线缆相连接，将实现连接功能的所述线缆称为连接线，作为能量吸收电路的电容一端与该连接线相连接，一端接地。
在实际应用中，电容值越大，能够吸收的能量越多，但同时，考虑到对信号质量的影响，所述能量吸收电路中的电容通常采用nF量级的电容。当然，根据实际的应用需求，也可选用其他量级的电容，本申请对此不做限定。
当干扰源电路产生大能量的干扰电压时，作为能量吸收电路的所述电容，会吸收瞬态高电压产生的能量，并将这部分能量存储，后续再缓慢释放，从而保护CMOS器件不受瞬态高压的影响。
相应的，本申请还公开了一种CMOS电路，所述CMOS电路中，包括如上所述的CMOS器件保护电路，所述CMOS器件保护电路包括：能量转化电路，或能量泄放电路，或能量吸收电路。同时，所述CMOS电路还包括实际的应用场景所需的CMOS器件，所述CMOS电路中，由于设置了所述CMOS器件保护电路，能够有效的保护所述CMOS器件，避免所述CMOS器件受到大能量的干扰电压的干扰。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种CMOS器件保护电路，其特征在于，
所述CMOS器件保护电路设置在干扰源电路和CMOS器件输入电路之间；其中，
所述CMOS器件保护电路包括：能量转化电路，或能量泄放电路，或能量吸收电路。
2.根据权利要求1所述的电路，其特征在于，所述能量转化电路包括：
电阻、或磁珠或串联的电阻和磁珠，所述能量转化电路的一端与所述干扰源电路相连接，另一端与所述CMOS器件输入电路相连接。
3.根据权利要求1所述的电路，其特征在于，所述能量泄放电路包括：
稳压管或瞬态电压抑制TVS管，所述能量泄放电路的负极端与所述干扰源电路和CMOS器件输入电路的连接线相连接，所述能量泄放电路的正极端接地。
4.根据权利要求1所述的电路，其特征在于，所述能量吸收电路包括：
电容，所述电容的一端与所述干扰源电路和CMOS器件输入电路的连接线相连接，另一端接地。
5.根据权利要求4所述的电路，其特征在于，
所述能量吸收电路中的电容为nF量级的电容。
6.一种CMOS电路，其特征在于，包括：
如权利要求1至权利要求5任一项所述的CMOS器件保护电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320509825.7U CN203423485U (zh) | 2013-08-20 | 2013-08-20 | 一种cmos器件保护电路和cmos电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320509825.7U CN203423485U (zh) | 2013-08-20 | 2013-08-20 | 一种cmos器件保护电路和cmos电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203423485U true CN203423485U (zh) | 2014-02-05 |
Family
ID=50022574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320509825.7U Expired - Lifetime CN203423485U (zh) | 2013-08-20 | 2013-08-20 | 一种cmos器件保护电路和cmos电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203423485U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242802A (zh) * | 2016-12-23 | 2018-07-03 | 华为技术有限公司 | 接口防护电路及设备接口 |
-
2013
- 2013-08-20 CN CN201320509825.7U patent/CN203423485U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242802A (zh) * | 2016-12-23 | 2018-07-03 | 华为技术有限公司 | 接口防护电路及设备接口 |
| JP2019526223A (ja) * | 2016-12-23 | 2019-09-12 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | インターフェース保護回路および装置インターフェース |
| US11509134B2 (en) | 2016-12-23 | 2022-11-22 | Huawei Technologies Co., Ltd. | Communication interface protection circuit having transient voltage suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8693152B2 (en) | Power over ethernet powered device circuit and electrostatic discharge protection circuit thereof | |
| US9679891B2 (en) | Optimized ESD clamp circuitry | |
| CN106356823B (zh) | 集成于芯片内的浪涌保护电路 | |
| EP3387723B1 (en) | Surge protection circuit and surge protection method | |
| CN103972874B (zh) | 静电放电电路 | |
| US20150194802A1 (en) | Surge protection for differential input/output interfaces | |
| US8116049B2 (en) | Transient voltage detection circuit | |
| US11979020B1 (en) | Apparatus for suppressing peak pulse at input end of hot plug line | |
| EP2849228A2 (en) | Bigfet ESD protection that is robust against the first peak of a system-level pulse | |
| US9793257B1 (en) | Electrostatic discharge protection device having an adjustable triggering threshold | |
| CN109274082A (zh) | 用于浪涌保护的电压箝位电路 | |
| CN203423485U (zh) | 一种cmos器件保护电路和cmos电路 | |
| CN110400799B (zh) | 一种静电保护电路、半导体集成电路装置及电子设备 | |
| CN109473426B (zh) | 静电放电电路及电子设备 | |
| US9912149B2 (en) | Lightning and surge protection for electronic circuits | |
| TWI709300B (zh) | 過電壓保護電路及其方法 | |
| EP3471230A1 (en) | Interface protection circuit and device interface | |
| CN114747109B (zh) | 一种esd保护电路 | |
| CN109802374A (zh) | 突波防护电路及具有突波防护电路的电子装置 | |
| CN211043483U (zh) | 一种霍尔电流采样电路 | |
| CN203562772U (zh) | 一种悬浮式高过压浪涌抑制电源滤波电路 | |
| JP5750326B2 (ja) | 電子機器の保護回路 | |
| US10896906B2 (en) | Circuit overvoltage protection | |
| CN108879633B (zh) | 一种esd保护电路和方法 | |
| CN109301791B (zh) | 电源保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 4 / F, building 1, No.14 Jiuxianqiao Road, Chaoyang District, Beijing 100020 Patentee after: Beijing Jingwei Hirain Technologies Co.,Inc. Address before: 8 / F, block B, No. 11, Anxiang Beili, Chaoyang District, Beijing 100101 Patentee before: Beijing Jingwei HiRain Technologies Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140205 |