JP6967136B2 - 信号処理装置 - Google Patents

Description

本発明は、信号処理装置に関する。

カスケード積分櫛形フィルタ（ＣｉＣフィルタ、英語：Ｃａｓｃａｄｅｄ ｉｎｔｅｇｒａｔｏｒ−ｃｏｍｂ ｆｉｌｔｅｒ）は、効率的に実装でき、信号処理、特にデルタシグマ変調後のセンサ信号処理だけでなく、例えば通信における間引きおよび補間のために使用される、狭帯域デジタルローパスフィルタである。ＣＩＣフィルタの詳細な説明は、Ｈｏｇｅｎａｕｅｒ、Ｅｕｇｅｎｅ Ｂ．「Ａｎ ｅｃｏｎｏｍｉｃａｌ ｃｌａｓｓ ｏｆ ｄｉｇｉｔａｌ ｆｉｌｔｅｒｓ ｆｏｒ ｄｅｃｉｍａｔｉｏｎ ａｎｄ Ｉｎｔｅｒｐｏｌａｔｉｏｎ、（間引きおよび補間のためのデジタルフィルタの経済的なクラス）」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ａｃｏｕｓｔｉｃｓ， Ｓｐｅｅｃｈ ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ（音響、音声、信号処理に関するＩＥＥＥトランザクション）、２９（２）：１５５〜１６２に見られる。

ＣＩＣフィルタは、差分遅延を伴う少なくとも１つの再帰的実行合計フィルタ、櫛形セクション、および付属の積分器またはアキュムレータを含む。アキュムレータの結果は、平均値計算機によって平均化される。ＣＩＣフィルタは、いくつかの櫛形セクションに対応する数の積分器が続き、積分器に対応する数の平均値計算機が続くように相互接続することができる。前記数は、ＣＩＣフィルタの次数を定義する。ここで、高次のＣＩＣフィルタは一次のＣＩＣフィルタよりも優れた分解能を提供する。

多くの用途、例えば周辺センサインターフェース（ＰＳＩ５）、センサと制御機器の通信用デジタルインターフェース（ＳＥＮＴ）を介したローカルカップリングネットワークのプロトコル（ＬＩＮプロトコル）、または自動車領域の通信プロトコルによる通信では、可変サンプリング間隔長が使用される。

ＣＩＣフィルタは、基本的に一定のサンプリング間隔長に対してのみ使用可能である。しかし適応によって、可変サンプリング間隔長においても１次ＣＩＣフィルタを使用できる。

本発明によれば、信号処理のための請求項１に記載の装置と、車両用の請求項９に記載のセンサとが提案される。
この装置は、入力信号を受信するための信号入力側と、制御信号を受信するための制御入力側と、入力信号をフィルタリングするためのｎ次ＣＩＣフィルタとを含む。ＣＩＣフィルタは、前後に配置されたｎ個の積分器を含み、積分器はそれぞれメモリを含む。この時、Ｎは１よりも大きい。ｎ−１個の第１の積分器のそれぞれに対して、装置は、それぞれの第１の積分器のメモリに保存された少なくとも１つの信号値を使用して、積分エラーを補正するための付属の補正計算機を含む。装置は、制御信号に応答して前記保存された信号値を付属の補正計算機へ伝送し、最後の積分器のメモリを消去し、および／または残る最後の積分器の入力信号を、その出力側において提供（英語：ｄｕｍｐダンプ）するように構成されている。さらに、装置は、第１の積分器のメモリも消去するように構成されているか、またはさらなる補正計算機を含み、制御信号に応答して前記信号値をさらなる補正計算機に伝送するように構成されている。

制御信号に応答してメモリを消去し、保存された値を伝送することにより積分を中断すると、高次のＣＩＣフィルタを可変サンプリング間隔長とともに使用できる。
好ましい実施形態では、装置は最後の積分器に対する平均値計算機を含む。これにより、信号特性が改善される。

各積分器に加えて、または各積分器の代替として、装置は付属の平均値計算機を含むことができ、第１の積分器に付属の平均値計算機はそれぞれ、付属の補正計算機の出力値を平均化するように構成することができる。

これにより、信号特性も改善される。
補正計算機は、それぞれ付属の微分器を含むことができ、それぞれの補正計算機での入力値を付属の微分器に供給し、前記少なくとも１つの信号値を使用して付属の微分器の出力値を補正し、補正された出力値を出力するように構成することができる。

これは特に効率的な補正形式である。
装置がさらなる補正計算機を含み、制御信号に応答して前記信号値をさらなる補正計算機に伝送するように構成されている場合、さらなる補正計算機は、前記信号値を使用して最後の積分器の出力値を補正するように構成でき、最後の積分器に付属の平均値計算機は、さらなる補正計算機の出力値を平均化するように構成でき、補正計算機のうちの第１の補正計算機は、さらなる補正計算機の平均出力値を付属の微分器に供給するように構成できる。

そうすると、最後の積分器のメモリのみを消去すればよい。
装置が第１の積分器のメモリも消去するように構成されている場合、最後の積分器に付属の平均値計算機は、最後の積分器自体の出力値を平均化するように構成でき、補正計算機のうちの第１の補正計算機は、最後の積分器の平均出力値を付属の微分器に供給するように構成できる。そうすると、補正はあまり複雑でない。

ＣＩＣフィルタは、積分器に前置接続された、前後に配置されたｎ個の再帰的実行合計フィルタを含むことができる。
これにより、ＣＩＣフィルタの櫛形セクションを簡単に実現できる。

第１の積分器はそれぞれ、メモリオーバーフローに関する情報を保存するためにカウンタを含むことができ、メモリオーバーフローの積分に対する影響を補償するように構成できる。

これにより、メモリオーバーフローの特に良好な処理が実現される。
本発明の有利な改善形態は従属請求項に記載され、明細書に記述されている。
本発明の実施例を、図面および以下の説明を参照して詳述する。

本発明の第１の実施例を示す図である。 本発明の第２の実施例を示す図である。

図１は、２次ＣＩＣフィルタを備えた本発明の第１の実施例を示す。
示されている装置は、例えば、センサ信号の信号処理のために構成されており、信号入力側１０と、制御入力側２０とを含む。さらに、装置は２次ＣＩＣフィルタを含む。ＣＩＣフィルタは、信号入力側１０に印加される入力信号の第１の実行合計を決定するように構成された第１の再帰実行合計フィルタと、メモリと、第１の実行合計の第２の実行合計を決定するように構成された第２の再帰実行合計フィルタとを含む。さらに、ＣＩＣフィルタは、第２の実行合計を積分するように構成された第１の積分器２００と、積分された第２の実行合計をさらに積分するように構成され、同様にメモリを含む、最後の積分器１００とを含む。

第１の積分器（２００）のメモリも消去されるか、または装置がさらなる補正計算機（１２０）を含み、前記信号値は制御信号に応答してさらなる補正計算機にも伝送される。
さらに、装置は、最後の積分器１００によってさらに積分された第２の実行合計を平均化するための第１の平均値計算機１１０を含む。装置は、第１の積分器２００に対して付属の補正計算機２２０を含み、これは、平均化され、さらに積分された第２の実行合計の変化を決定するように構成された微分器２３０を補正計算機側に含む。補正計算機２２０は、第１の積分器２００のメモリに保存された信号値を使用して、決定された変化を補正するように構成されている。

装置は、実施例では、制御入力側２０での制御信号、例えば割り込み要求（ＩＲＱ、英語：Ｉｎｔｅｒｒｕｐｔ ｒｅｑｕｅｓｔ）に応答して、前記保存された信号値を付属の補正計算機２２０に伝送し、積分器１００、２００のメモリを消去して、積分を中断するように構成されている。第１の積分器２００における積分の中断は、最後の積分器１００における後続の積分の結果にエラーをもたらす。本発明によれば、このエラーは、さらなる平均値計算機２１０によって例えば加重平均が実施される前に、微分器２３０および補正計算機２２０によって補正される。最後の積分器１００には積分器が後続せず、ひいては最後の積分器１００の中断の影響を受けないため、平均値計算機１１０による例えば加重平均の前の補正は不要である。

補正を可能にするために、装置は、少なくとも１つの第１の積分器２００の保存された出力値を付属の補正計算機２２０に伝送するように構成されている。実施例では、制御信号は、最後の積分器１００と平均値計算機１１０との間の接続を確立するためにも使用される。これにより、ダウンサンプリングが引き起こされる（英語：ｄｏｗｎｓａｍｐｌｉｎｇダウンサンプリング）。

補正のそれぞれの形式は、ＣＩＣフィルタの次数による。２次ＣＩＣフィルタの例では、補正は、第１の積分器２００の最後から２つ目として保存された出力値と、微分器の現在の出力値とを加算することのみである。高次のＣＩＣフィルタの場合は、それに応じて補正を決定できるため、メモリが空になることによって効果が補償される。

図２は、２次ＣＩＣフィルタに関する本発明の第２の実施例を示す。ここで、装置は、制御入力側２０での制御信号に応答して最後の積分器１００のメモリを消去し、それにより積分を中断するようにのみ構成されている。さらに、第２の実施例は、さらなる積分された第２の実行合計が第１の平均値計算機１１０に平均化される前に、さらなる積分された第２の実行合計を補正するように構成されたさらなる補正計算機１２０について、第１の実施例と異なる。対応して、第２の実施例では、第１の積分器１００とさらなる補正計算機１２０との間の接続が中断される。

オーバーフローエラーを回避するために、第１の積分器は、メモリオーバーフローに関する情報を保存し、続いてメモリオーバーフローの影響を補正するためのカウンタを含むことができる。

平均値計算機、微分器、および補正計算機は、デジタル信号プロセッサにプログラムできる。これにより、本発明の適応が容易になる。
詳細に説明した実施例は、一般的な専門知識を適用することにより、三次または高次のＣＩＣフィルタで同様に拡張することができる。

提案された発明によって、可変サンプリング間隔長を備えたプロトコルのサポートが可能となる。この際、サンプリング間隔長が非常に短い場合でも、高分解能を達成できる。したがって、本発明は高いデータレートをサポートする。本発明では、信号遷移時間の変動は連続的で決定論的である。したがって、アンチエイリアシングフィルタを使用せずに信号を最適にサンプリングでき、帯域幅の制限につながる。

Claims (9)

1. 入力信号を受信するための信号入力側（１０）と、制御信号を受信するための制御入力側（２０）と、前記入力信号をフィルタリングするためのｎ次ＣＩＣフィルタとを含む信号処理装置であって、前記ｎ次ＣＩＣフィルタは、互いに前後して配置されたｎ個の積分器（１００、２００）を含み、前記積分器はそれぞれメモリを含み、ｎは１よりも大きいものにおいて、前記信号処理装置は、１〜ｎ−１番目の前記積分器（２００）のそれぞれに対して、それぞれの前記積分器（２００）のメモリに保存された少なくとも１つの信号値を使用して、積分エラーを補正するための付属の補正計算機（２３０、２２０）を含み、前記信号処理装置は、前記制御信号に応答して前記保存された信号値を前記付属の補正計算機（２２０）へ伝送し、ｎ番目の前記積分器（１００）のメモリを消去するように構成されており、前記信号処理装置は、
   ａ）前記１〜ｎ−１番目の積分器（２００）のメモリも消去するように構成されているか、
   ｂ）またはさらなる補正計算機（１２０）を含み、前記制御信号に応答して前記信号値を前記さらなる補正計算機に伝送するように構成されていることを特徴とする信号処理装置。
2. 前記ｎ番目の積分器（１００）に対して付属の第１の平均値計算機（１１０）を含む、請求項１に記載の信号処理装置。
3. 前記ｎ個の積分器（１００、２００）のそれぞれに対して付属の平均値計算機（１１０、２１０）を含み、前記１〜ｎ−１番目の積分器（２００）に付属の前記平均値計算機（２１０）がそれぞれ、前記付属の補正計算機（２２０）の出力値を平均化するように構成されている、請求項１または２に記載の信号処理装置。
4. 前記付属の補正計算機（２２０）が付属の微分器（２３０）を含み、前記付属の補正計算機（２２０）での入力値を前記付属の微分器（２３０）に供給し、前記少なくとも１つの信号値を使用して前記付属の微分器（２３０）の出力値を補正し、前記補正された出力値を出力するように構成されている、請求項３に記載の信号処理装置。
5. 前記信号処理装置が前記ｂ）の構成を有しており、前記信号処理装置および前記さらなる補正計算機（１２０）は、前記信号値を使用して前記ｎ番目の積分器の出力値を補正するように構成されており、前記ｎ番目の積分器に付属の平均値計算機（１１０）が、前記さらなる補正計算機（１２０）の出力値を平均化するように構成されており、前記付属の補正計算機のうちの第１の補正計算機（２２０）が、前記さらなる補正計算機（１２０）の平均出力値を前記付属の微分器（２３０）に供給するように構成されている、請求項４に記載の信号処理装置。
6. 前記ｎ番目の積分器に付属の前記平均値計算機（１１０）が、前記ｎ番目の積分器（１００）の出力値を平均化するように構成されており、前記付属の補正計算機のうちの第１の補正計算機（２２０）が、前記ｎ番目の積分器（１００）の平均出力値を前記付属の微分器（２３０）に供給するように構成されている、請求項４に記載の信号処理装置。
7. 前記ｎ次ＣＩＣフィルタが、前記ｎ個の積分器（１００、２００）に前置された、互いに前後して配置されたｎ個の再帰的実行合計フィルタを含む、請求項１から６のいずれか一項に記載の信号処理装置。
8. 前記１〜ｎ−１番目の積分器（２００）がそれぞれ、メモリオーバーフローに関する情報を保存するためにカウンタを含み、前記メモリオーバーフローの積分に対する影響を補償するように構成されている、請求項１から７のいずれか一項に記載の信号処理装置。
9. 請求項１から８のいずれか一項に記載の信号処理装置を含む、車両用センサ。

Images