CN106849906A - 基于cic滤波器降低邻道功率比的方法及cic滤波器 - Google Patents

基于cic滤波器降低邻道功率比的方法及cic滤波器 Download PDF

Info

Publication number
CN106849906A
CN106849906A CN201710073541.0A CN201710073541A CN106849906A CN 106849906 A CN106849906 A CN 106849906A CN 201710073541 A CN201710073541 A CN 201710073541A CN 106849906 A CN106849906 A CN 106849906A
Authority
CN
China
Prior art keywords
data
cic
cic filter
input
power ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710073541.0A
Other languages
English (en)
Inventor
于茫
陈冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Intelligent IoT Technology Co Ltd
Original Assignee
ZTE Intelligent IoT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Intelligent IoT Technology Co Ltd filed Critical ZTE Intelligent IoT Technology Co Ltd
Priority to CN201710073541.0A priority Critical patent/CN106849906A/zh
Publication of CN106849906A publication Critical patent/CN106849906A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0201—Wave digital filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0251—Comb filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H03H2017/0204—Comb filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H03H2017/021—Wave digital filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于CIC滤波器降低邻道功率比的方法及CIC滤波器，包括以下步骤：将数据信号输入CIC滤波器，CIC滤波器的梳状器输出数据；生成积分脉冲cic_inter_fs，通过插值模块对数据信号进行插值；组合逻辑控制梳状器输出数据和插“0”值的切换，若cic_inter_fs＝’0’，插入“0”值，积分器输入全0数据；若cic_inter_fs＝’1’，积分器输入梳状器的输出数据；若插入“0”值，通过位宽控制包模块计算出数据位宽，积分器输出数据。本发明所述的一种基于CIC滤波器降低邻道功率比的方法及CIC滤波器，过逻辑实现CIC算法用以保证阅读器的邻道功率比(ACPR)达到协议标准，且不降低阅读器外场应用的识读效率。

Description

基于CIC滤波器降低邻道功率比的方法及CIC滤波器
技术领域
本发明属于数字信处理的多速率转换领域，尤其是涉及一种基于CIC滤波器降低邻道功率比的方法及CIC滤波器。
背景技术
在数字基带处理的部分，通常需要对信号进行数字上变频或者下变频处理，CIC滤波器是一种低通速率变化滤波器,它是由积分器(integrator)和梳状(Comb)滤波器级联而成，根据其积分器和梳状器位置的不同,可分别实现抽取(Decimation)和插入(Interpolation)功能。抽取型CIC是积分器在前，后面是梳状器，实现的是下变频处理。插入型CIC则相反，梳状器在前，积分器在后，实现的是上变频处理。
数字基带信号送入调制器前，波形是矩形脉冲，但由于矩形脉冲的上升沿和下降沿是突变的，假设正弦波是250K的，它的信号频率只有250K，但是如果是矩形波1K，高频成分比较丰富，它的频率成分有250K，750K，1500K，……；如果设备工作在840M的时候，正弦波的占用带宽在840M+/-250K，矩形波的占用带宽在840M+/-250K，840M+/-750K，840M+/-1500K，……；而GB29768协议要求读写器工作频率为840～845M，频带内共40个信道，每个信道带宽是250K，这样上述情况频域占用的带宽很宽，通过带限信道时，当前信道的信号容易出现在其他信道上。因此需要设计脉冲成形滤波器，产生既减小码间串扰又不会占用过多额外带宽的更适合于信道传输的波形。
FPGA实现CIC滤波器会产生如下问题：CIC滤波器由于积分器会导致数据高位溢出问题，需要对原始数据进行位宽扩展；CIC滤波器的阻带衰减和过渡带不是很好，一般是通过CIC滤波器的级联来改善，但是CIC滤波器级联阶数又会使溢出问题更严重，这就需要更多的扩展位，导致一个恶性循环。
本发明针对降低阅读器的ACPR，提出一种新的实现算法通过CIC插入滤波器实现上变频处理，滤除高频部分，使其只有低频部分，减少与其他信道的干扰。
发明内容
有鉴于此，本发明旨在提出一种基于CIC滤波器降低邻道功率比的方法及CIC滤波器，以通过CIC插入滤波器平滑矩形波，滤除高频部分使其只有低频部分，减少与其他信道的干扰。
为达到上述目的，本发明的技术方案是这样实现的：
一种基于CIC滤波器降低邻道功率比的方法，包括以下步骤：
1)将数据信号输入CIC滤波器，CIC滤波器的梳状器输出数据；
2)生成积分脉冲cic_inter_fs，通过插值模块对数据信号进行插值；
3)组合逻辑控制梳状器输出数据和插“0”值的切换，若cic_inter_fs＝’0’，插入“0”值，积分器输入全0数据；若cic_inter_fs＝’1’，积分器输入梳状器的输出数据；
4)若插入“0”值，通过位宽控制包模块计算出数据位宽，积分器输出数据。
进一步的，所述步骤2)中，所述插值为在数据信号的每个数值后插入数值“0”，插入个数为R-1个，所述R为插值倍数。
进一步的，所述步骤4)中，位宽计算公式：binter＝binput+bgrow＝n+log2(RD)S，binter为梳状器和积分器的数据位宽，binput为输入数据位宽n bit，bgrow为S级CIC滤波器数据位宽，R为插值倍数，D为延迟因子。
进一步的，所述步骤4)中，若全插入“0”值，0增益输出的数据位宽为：S*log2(RD)-log2(R)到S*log2(RD)-log2(R)+n-1位，作为数据输出。
相对于现有技术，本发明所述的一种基于CIC滤波器降低邻道功率比的方法具有以下优势：提出一种新的实现算法通过CIC插入滤波器实现上变频处理，滤除高频部分，使其只有低频部分，减少与其他信道的干扰。
为达到上述目的，本发明的技术方案是这样实现的：
一种降低邻道功率比的CIC滤波器，包括S级梳状器，S级积分器、插值模块、位宽控制包模块，所述插值模块设于S级梳状器、S级积分器之间，
所述插值模块，用于对输入的数据信号进行插值；
所述位宽控制包模块，用于计算出输出数据的数据位宽。
进一步的，所述插值模块用于在输入的数据信号的每个数值后插入R-1个当前数值，所述R为插值倍数。
进一步的，所述每级梳状部分插入寄存器单元、触发器，用于实现流水线设计，增加系统运算的时钟主频。
相对于现有技术，本发明所述的一种降低邻道功率比的CIC滤波器具有以下优势：不需要增加时间开销，成本低，灵活性强，可靠性高。
附图说明
图1为本发明实施例所述的CIC滤波器框图；
图2为本发明实施例所述的CIC滤波器单元信号示意图；
图3为本发明实施例所述的逻辑算法仿真图。
具体实施方式
下面将参考附图并结合实施例来详细说明本发明。
一种基于CIC滤波器降低邻道功率比的方法，包括以下步骤：
1)将数据信号输入CIC滤波器，CIC滤波器的梳状器输出数据；
2)生成积分脉冲cic_inter_fs，通过插值模块对数据信号进行插值；
3)组合逻辑控制梳状器输出数据和插“0”值的切换，若cic_inter_fs＝’0’，插入“0”值，积分器输入全0数据；若cic_inter_fs＝’1’，积分器输入梳状器的输出数据；
4)若插入“0”值，通过位宽控制包模块计算出数据位宽，积分器输出数据。
其中，所述步骤2)中，所述插值为在数据信号的每个数值后插入数值“0”，插入个数为R-1个，所述R为插值倍数。
其中，所述步骤4)中，位宽计算公式：binter＝binput+bgrow＝n+log2(RD)S，binter为梳状器和积分器的数据位宽，binput为输入数据位宽n bit，bgrow为S级CIC滤波器数据位宽，R为插值倍数，D为延迟因子。
其中，所述步骤4)中，若全插入“0”值，0增益输出的数据位宽为：S*log2(RD)-log2(R)到S*log2(RD)-log2(R)+n-1位，作为数据输出。
一种降低邻道功率比的CIC滤波器，包括S级梳状器，S级积分器、插值模块、位宽控制包模块，所述插值模块设于S级梳状器、S级积分器之间，
所述插值模块，用于对输入的数据信号进行插值；
所述位宽控制包模块，用于计算出输出数据的数据位宽。
其中，所述插值模块用于在输入的数据信号的每个数值后插入R-1个当前数值，所述R为插值倍数。
其中，所述每级梳状部分插入寄存器单元、触发器，用于实现流水线设计，增加系统运算的时钟主频。
如图1所示，CIC插入型滤波器由S级梳状器、S级积分器和积分倍数R组成。其中S级积分器工作在高频率Fs下，每级积分器都是一个反馈系数为1的IIR滤波器，其传递函数为：1/1-z-1；
CIC梳状滤波部分工作在频率Fs/R的，每级微分延迟D个样本,系数为-1，工程实现中D一般取1或2。本发明中延迟因子D采用的是2。
图2为本发明实施例所述的CIC滤波器单元信号示意图，各信号说明如表1所示。
表1
具体工作流程为：
1、本发明要求积分因子可变，代码改动量小，所以设计了过程位宽控制包模块，该模块是根据位宽计算公式binter＝binput+bgrow＝n+log2(RD)S，其中binter指的是梳状器和积分器的数据位宽，binput指的是输入数据位宽n bit，bgrow指的是S级CIC滤波器，插值倍数为R，延迟因子D的系统增加的扩展位宽。所以设计了自定义控制包文件，单独定义位宽子类型subtype。
2、在CIC滤波器插入模块的设计中，生成积分脉冲cic_inter_fs，具体是在系统时钟下计数到插值倍数R，该脉冲信号cic_inter_fs＝’1’，否则cic_inter_fs＝’0’。
3、使用组合逻辑控制梳状器数据和插0值的切换，在cic_inter_fs＝’0’时，积分器模块组输入值为全0数据；在cic_inter_fs＝’1’的时候，积分器模块组输入的是梳状器组的输出数据。
4、在每个梳状器单元的和器件后再加一级触发器，实现流水线设计，可提高系统可以在更高主频时钟工作的稳定性。
5、若插值为全“0”，CIC滤波器输出的数据位宽公式：S*log2(RD)-log2(R)到S*log2(RD)-log2(R)+n-1位，作为数据输出。
6、编写测试程序，仿真结果表明：R＝32的滤波性能优于R＝8，且不会造成前向编码变形，如图3所示。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.基于CIC滤波器降低邻道功率比的方法，其特征在于：包括以下步骤：
1)将数据信号输入CIC滤波器，CIC滤波器的梳状器输出数据；
2)生成积分脉冲cic_inter_fs，通过插值模块对数据信号进行插值；
3)组合逻辑控制梳状器输出数据和插“0”值的切换，若cic_inter_fs＝’0’，插入“0”值，积分器输入全0数据；若cic_inter_fs＝’1’，积分器输入梳状器的输出数据；
4)若插入“0”值，通过位宽控制包模块计算出数据位宽，积分器输出数据。
2.根据权利要求1所述的基于CIC滤波器降低邻道功率比的方法，其特征在于：所述步骤2)中，所述插值为在数据信号的每个数值后插入数值“0”，插入个数为R-1个，所述R为插值倍数。
3.根据权利要求2所述的基于CIC滤波器降低邻道功率比的方法，其特征在于：所述步骤4)中，位宽计算公式：binter＝binput+bgrow＝n+log2(RD)S，binter为梳状器和积分器的数据位宽，binput为输入数据位宽n bit，bgrow为S级CIC滤波器数据位宽，R为插值倍数，D为延迟因子。
4.根据权利要求4所述的基于CIC滤波器降低邻道功率比的方法，其特征在于：所述步骤4)中，若全插入“0”值，0增益输出的数据位宽为：S*log2(RD)-log2(R)到S*log2(RD)-log2(R)+n-1位，作为数据输出。
5.一种降低邻道功率比的CIC滤波器，其特征在于：包括：S级梳状器，S级积分器、插值模块、位宽控制包模块，所述插值模块设于S级梳状器、S级积分器之间，
所述插值模块，用于对输入的数据信号进行插值；
所述位宽控制包模块，用于计算出输出数据的数据位宽。
6.根据权利要求5所述的一种降低邻道功率比的CIC滤波器，其特征在于：所述插值模块用于在输入的数据信号的每个数值后插入R-1个当前数值，所述R为插值倍数。
7.根据权利要求5所述的一种降低邻道功率比的CIC滤波器，其特征在于：所述每级梳状部分插入寄存器单元、触发器，用于实现流水线设计，增加系统运算的时钟主频。
CN201710073541.0A 2017-02-10 2017-02-10 基于cic滤波器降低邻道功率比的方法及cic滤波器 Pending CN106849906A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710073541.0A CN106849906A (zh) 2017-02-10 2017-02-10 基于cic滤波器降低邻道功率比的方法及cic滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710073541.0A CN106849906A (zh) 2017-02-10 2017-02-10 基于cic滤波器降低邻道功率比的方法及cic滤波器

Publications (1)

Publication Number Publication Date
CN106849906A true CN106849906A (zh) 2017-06-13

Family

ID=59123047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710073541.0A Pending CN106849906A (zh) 2017-02-10 2017-02-10 基于cic滤波器降低邻道功率比的方法及cic滤波器

Country Status (1)

Country Link
CN (1) CN106849906A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110999083A (zh) * 2017-07-27 2020-04-10 罗伯特·博世有限公司 用于信号处理的设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040148319A1 (en) * 2003-01-21 2004-07-29 Lsi Logic Corporation Method and apparatus for digital sample rate conversion
CN1635706A (zh) * 2003-12-29 2005-07-06 华为技术有限公司 一种cic滤波器及其实现方法
CN101222213A (zh) * 2008-01-22 2008-07-16 中兴通讯股份有限公司 基于可编程逻辑器件的插值cic滤波器及实现方法
CN103944575A (zh) * 2014-04-21 2014-07-23 中国科学院半导体研究所 过采样64倍有效位数为18位的σ-δ调制电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040148319A1 (en) * 2003-01-21 2004-07-29 Lsi Logic Corporation Method and apparatus for digital sample rate conversion
CN1635706A (zh) * 2003-12-29 2005-07-06 华为技术有限公司 一种cic滤波器及其实现方法
CN101222213A (zh) * 2008-01-22 2008-07-16 中兴通讯股份有限公司 基于可编程逻辑器件的插值cic滤波器及实现方法
CN103944575A (zh) * 2014-04-21 2014-07-23 中国科学院半导体研究所 过采样64倍有效位数为18位的σ-δ调制电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
聂阳等: "高速CIC插值滤波器的位宽分析与优化", 《通信技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110999083A (zh) * 2017-07-27 2020-04-10 罗伯特·博世有限公司 用于信号处理的设备
CN110999083B (zh) * 2017-07-27 2023-10-13 罗伯特·博世有限公司 用于信号处理的设备

Similar Documents

Publication Publication Date Title
CN103269212B (zh) 低成本低功耗可编程多级fir滤波器实现方法
CN107241107B (zh) 一种数字信道化滤波器组实现方法
CN105281708B (zh) 一种基于分段并行处理的高速fir滤波实现方法
CN100574098C (zh) 基于可编程逻辑器件的插值cic滤波器及实现方法
CN100464501C (zh) 一种去除信号中毛刺的方法及其装置
CN101594159B (zh) 一种数字前端滤波的方法及装置
CN104393854A (zh) 基于fpga的时分复用级联积分梳状抽取滤波器及其实现方法
CN102983839A (zh) 一种基于fpga实现gmsk信号发生器的方法
CN105591645B (zh) 一种多级串并转换电路
CN106849906A (zh) 基于cic滤波器降低邻道功率比的方法及cic滤波器
CN102025377B (zh) 一种改进型级联积分梳妆插值滤波器
CN105915193A (zh) 一种用于多相滤波器的改进生成方法
CN100518043C (zh) 一种频域滤波器及实现频域滤波的方法
CN102638269A (zh) 多相变频电路
CN101895273B (zh) 多制式数据的滤波器及滤波方法
CN102684644A (zh) 采样率转换滤波器及采样率转换实现方法
CN103997355B (zh) 一种插值滤波方法及插值滤波器
CN105634439A (zh) 一种异步成形滤波器设计方法
CN1114287C (zh) 用预定的滤波器系数的数字滤波器和方法
CN103078606B (zh) 多通道的cic内插滤波器系统及其实现方法
CN107704656A (zh) 基于fpga的参数化成型滤波器的设计与实现方法
CN102176666B (zh) 一种匹配滤波方法
CN102158200B (zh) 一种多制式数字滤波实现方法及系统
CN102629862B (zh) 适用于高斯分布信号的cic滤波器有限字长的优化方法
CN1309467A (zh) 可变增益数字滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613

RJ01 Rejection of invention patent application after publication