CN102176666B - 一种匹配滤波方法 - Google Patents

Abstract

本发明公开了一种匹配滤波方法，采用方波作为匹配滤波器的冲激响应，各项滤波系数为一个固定值。本发明通过将方波作为匹配滤波器的冲激响应，并将滤波系数设计为固定值，可以避免传统匹配滤波器选择成型滤波器的镜像所需的浮点乘法运算，而只需将各项进行求和累加便可，减小了硬件实现难度；通过将匹配滤波器的冲激响应长度设计为一个符号周期，如果升采样的倍数为N，滤波器的阶数为N或N+1，远小于传统匹配滤波器的阶数NK(K为成型滤波器冲激响应持续的符号周期数)，进一步降低了硬件实现的要求；选取R路并行处理，使匹配滤波的工作速率为数据传输速率的1/R，更能满足高速数字系统的传输要求。

Description

一种匹配滤波方法

技术领域

本发明涉及数字通信领域，特别是涉及一种匹配滤波方法。

背景技术

在数字通信系统中，为了节省传输带宽，使接收端能够按照奈奎斯特采样准则对模拟信号进行采样恢复，发送端通常需对数字信号低通滤波，实现波形成型。在接收端首先对模拟信号进行N倍符号速率采样，为了使抽样时刻信号的信噪比最大，需对信号进行匹配滤波，最有效的匹配滤波器为发送端成型滤波器的镜像，同时为了满足因果性还需带有一定的延时。匹配滤波之后再在对应的各符号信噪比最大时刻抽样，即为N倍降采样，生成符号速率级数据。

成型滤波器一般是FIR滤波器，如根升余弦滤波器。如果滤波器冲激响应持续时间长度为K个符号周期，升采样的倍数为N，则FIR滤波器的阶数为NK。发送端为了满足同样的滤波阶数，同时能使在滤波之后出现相应的符号包络，需对符号间插入N-1位0实现N倍升采样，然后进行数字滤波成型。系统整体结构如图1所示。

其中，匹配滤波器的系数h(n)与成型滤波器系数H(n)关系为:

h(n)＝H(NK-n),0≤n≤NK-1

升采样前后的关系为：

X₀(n)＝x(n/N),n/N∈N,n≥0

X₀(n)＝0, $n/N\∉N,n\≥0$

滤波器卷积运算会增加数据位数，产生延时，累积两次滤波过程的延时，接收端匹配滤波后第一个点的信噪比最大的位置应该是第NK位数据，即降采样的起点，从而降采样前后的实现过程为：

y(n)＝Y₀(NK-1+nN),n≥0

在发送端，升采样之后的信号每N项中有N-1项为0，成型滤波时计算的复杂度并不是太大。在接收端，匹配滤波运算如果要得到一位数据Y0(n)，需要Y(n)中NK位数据与滤波器系数作相应的乘法并进行累加，硬件实现的复杂度较高。在宽带通信系统中，要实现串行数据匹配滤波通常很难满足速率要求，从而限制了数据传输的速率，成为了系统的一个瓶颈。

针对上述问题，一种有效的处理方案就是采用并行实现方法，每R位数据做一次匹配滤波，每次有R路匹配滤波器并行工作。这样可以将滤波器的工作速率降低到串行方案的1/R，从而可以满足宽带通信的传输要求。R路并行数据匹配滤波的实现结构如图2所示，这里设定NK>R。

接收端匹配滤波器采用发端成型滤波器的镜像，这种传统匹配滤波的方案可以较为严格满足抽样时刻的信噪比最大，通常能获得很好的通信性能，R路并行滤波方案能有效降低处理速率。然而，这种方式所需的硬件资源较多，每次滤波运算都要进行大量的浮点乘法运算和加法运算，需要较多的乘法器和加法器。这样，对硬件实现而言，传统匹配滤波实现复杂度较高，资源消耗较大，同时也会致使芯片功耗的很大。在数字通信系统中，匹配滤波过程仅仅是整个系统中很小的一部分，一般不能为其提供如此多的资源，也不允许该部分的功耗太大。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是如何降低匹配滤波的运算复杂度从而减小硬件实现难度，本发明要解决的另一技术问题是如何满足高速数字传输系统的传输要求。

（二）技术方案

为解决上述技术问题，提供一种匹配滤波方法，所述方法采用方波作为匹配滤波器的冲激响应；

所述方法中的滤波系数为固定值；

将固定值设计成为匹配滤波器阶数的倒数平方根；

所述匹配滤波器中的冲激响应长度设计为一个符号周期；

所述匹配滤波器的阶数与升采样的倍数相差不超过2；

所述升采样的倍数为N，匹配滤波器的阶数取为N或N＋1；

所述方法中选取R路并行处理，使匹配滤波的速率为数据传输速率的1/R。

（三）有益效果

通过将方波作为匹配滤波器的冲激响应，并将滤波系数设计为固定值或由于各相滤波系数相同，在硬件实现上只需将各项累加便可，可以避免传统匹配滤波器选择成型滤波器的镜像所需的浮点乘法运算，减小了硬件实现难度；通过将匹配滤波器的冲激响应长度设计为一个符号周期，滤波器的阶数为升采样的倍数，即N或N+1，远小于传统匹配滤波器的阶数NK，进一步降低了硬件实现的要求；选取R路并行处理，使匹配滤波的速率为数据传输速率的1/R，更能满足高速数字系统的传输要求。

附图说明

图1是现有技术中波形成型与匹配滤波的实现过程示意框图;

图2是现有技术中R路并行传统匹配滤波器的实现结构示意图；

图3是依据本发明实施方式的R路并行方波匹配滤波器的实现结构示意图；

图4是依据本发明实施方式的8路并行4阶方波匹配滤波器的实现结构示意图；

图5是依据本发明实施方式的方波匹配性能评估系统示意框图；

图6是依据本发明实施方式的方波匹配与根升余弦匹配滤波性能比较结果图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

在一般通信系统中，具有低通特性的滤波器的冲激响应的能量通常集中在一个符号周期的时间内，而且在该符号周期内的幅值基本起伏变化不大。所以，可以将匹配滤波器的冲激响应简化为持续时间仅为一个符号周期，幅值为一恒定常数的方波。

在本发明中，接收端的匹配滤波器冲激响应为方波，滤波系数取为固定值，为了实现能量的归一化，将该固定值设计成为匹配滤波器阶数的倒数平方根；此外，方波持续时间仅取为一个符号周期左右，如果采样速率为符号速率的N倍，方波匹配滤波器的阶数为N或N+1，相差为0或1，一般不超过2。这样，滤波系数相同，在匹配滤波运算时硬件实现上不需做乘法运算，而仅仅是N或N+1项做加法运算，可以大大降低运算的复杂度。

为了满足高速系统中的传输速率要求，本发明也采用并行滤波结构，与传统匹配滤波器的并行实现方式原理相同，每次有R路数据输入，每路数据进入不同的滤波器滤波，即有R个滤波器并行工作，可以使滤波器的工作速率降低到数据传输速率的1/R。R路并行方波匹配滤波的实现原理如图3所示，在该图中，滤波器的阶数选为N，并设定R>N，而实际实现不仅限于此。

滤波器的阶数取为N时，认为每一个符号的能量集中在对应的符号周期内，而选取为N+1时，认为一个符号的能量在下一个符号的起始点上还有较大分量，选取为N或N+1主要由接收端采样时刻位置偏移情况决定。如果符号周期为T，则理想情况下采样时刻应该为nT/N，而实际采样点为nT/N+t，其中|t|≤0.5T/N。当t较小时，抽样时刻比理想时刻靠前，这样会在下一个符号起始点上前一个符号还有较多的能量，所以滤波器阶数通常取为N+1；当t较大时,抽样时刻比理想时刻靠后，在下一个符号起始点上前一个符号能量较少，此时滤波器的阶数通常取为N。

相对于传统匹配滤波器而言，方波匹配没有严格选择发送端成型滤波器的镜像，这样尽管会带来一定的信噪比损失，但是却可以大大降低匹配滤波器的实现复杂度。如果考虑接收端信号具有实部和虚部两路，两路信号需分别进行匹配滤波，则R路并行处理时对资源消耗的对比情况如下表所示。

表1

器件类型	加法器	乘法器
			传统匹配滤波器	NK个输入，2R个	2RNK个
方波匹配滤波器	N或N+1，2R个	0个

从上表中可见，方波匹配不需要传统匹配滤波器的最主要资源乘法器，而且加法器的输入端数目也有了很大的减少，大大降低了匹配滤波器的硬件实现复杂度，节省了功耗。同时，从以下实例部分中也可以看到，采用方波匹配与传统方式相比并不会带来太大的性能损失，能满足系统的设计要求。

实施实例

发送端的成型滤波器为RRC根升余弦滤波器，参数α=1，滤波器冲激响应为6个符号周期，系统升采样的倍数为4，则成型滤波器的阶数为24。根据设计原理，方波匹配滤波器阶数应该为4或5，冲激响应为［1/21/21/21/2］或如果选取阶数为4，每次8路并行处理，则匹配滤波实现方式如4所示。

如图4所示，所需的运算单元仅为8个4输入的加法器，电路实现结构较为简单，由于滤波系数均为1/2，只会带来整体幅度的影响，而不会改变波形。为了进行性能评估，设计了如图5所示的MATLAB仿真平台，匹配滤波采用根升余弦匹配和方波匹配对比，然后进行误码分析。两种匹配滤波方式的性能比较如图6所示。左图对应t=0，右图对应t=0.5T/N，阶数均有4和5两种情况。可以看出，采用根升余弦匹配滤波器确实可以获得接近于理想BPSK的性能，少量的性能损失是由多径信道导致，而采用阶数为4或5的方波匹配会有一定的性能损失。对于t=0的情况，5阶方波匹配能够获得几乎与RRC匹配滤波器一致的性能，4阶方波匹配则大概有1dB(10-3误码率处)。对于t=0.5T/N时，4阶方波匹配与5阶方波匹配性能相当，与RRC匹配滤波器相比有0.5dB的信噪比损失。

总之，在不同的情况下选择不同的方波滤波阶数，可以获得比较小的信噪比损失，而且这种损失通常都是系统能够接受的，而另一方面方波匹配大大节省了对资源的消耗，所以采用方波匹配滤波器的结构具有很大的应用价值。

本发明实施例通过将方波作为匹配滤波器的冲激响应，并将滤波系数设计为固定值，在硬件实现上可以避免传统匹配滤波器选择成型滤波器的镜像所需的浮点乘法运算，而只需将各项累加便可，减小了硬件实现难度；通过将匹配滤波器的冲激响应长度设计为一个符号周期，如果升采样的倍数为N，滤波器的阶数设计为N或N+1，远小于传统匹配滤波器的阶数NK，进一步降低了硬件实现的要求；选取R路并行处理，使匹配滤波的速率为数据传输速率的1/R，更能满足高速数字系统的传输要求。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (1)

1.一种匹配滤波方法，其特征在于，采用方波作为匹配滤波器的冲激响应；

所述方法中的滤波系数为固定值；

所述固定值设计为匹配滤波器阶数的倒数平方根；

所述匹配滤波器中的冲激响应长度设计为一个符号周期；

所述匹配滤波器的阶数与升采样的倍数相差不超过2；

所述升采样的倍数为N，匹配滤波器的阶数为N或N＋1；

所述方法中选取R路并行处理，使匹配滤波的速率为数据传输速率的1/R。