JP6952845B2 - 回路基板、パッケージおよびそれらの製造方法 - Google Patents

回路基板、パッケージおよびそれらの製造方法 Download PDF

Info

Publication number
JP6952845B2
JP6952845B2 JP2020130188A JP2020130188A JP6952845B2 JP 6952845 B2 JP6952845 B2 JP 6952845B2 JP 2020130188 A JP2020130188 A JP 2020130188A JP 2020130188 A JP2020130188 A JP 2020130188A JP 6952845 B2 JP6952845 B2 JP 6952845B2
Authority
JP
Japan
Prior art keywords
recess
circuit board
plate
bare die
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020130188A
Other languages
English (en)
Other versions
JP2021057578A (ja
Inventor
プフェファーライン シュテファン
プフェファーライン シュテファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2021057578A publication Critical patent/JP2021057578A/ja
Application granted granted Critical
Publication of JP6952845B2 publication Critical patent/JP6952845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/091Locally and permanently deformed areas including dielectric material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、ベアダイを収容するための回路基板であって、回路基板が2つの層を含み、回路基板の両層のうち少なくとも1つの層が少なくとも導電性であって、好ましくは少なくとも導電性の材料で形成され、回路基板の第1の面に配置されており、前記両層が中間空間を規定し、前記中間空間が第1の絶縁材料で完全に充填されている、回路基板に関する。
さらに、本発明は、そのような回路基板の製造方法であって、前記方法ではプレートが準備され、前記プレートが2つの層を含み、前記プレートの両層のうち少なくとも一方が、少なくとも導電性であって前記プレートの第1の面に配置されており、前記両層が中間空間を規定し、前記中間空間が第1の絶縁材料で好ましくは完全に充填されている、回路基板の製造方法に関する。
前記プレートの第1の絶縁材料は、いわゆる未加工状態の第1の絶縁材料であると理解すべきである。それは、例えば、多かれ少なかれ形状の安定したシート材料であってよい。それは、塗布された位置で少なくとも導電性の状態に留まり、流れ去ってしまわない限り、例えば、ペースト状で存在してもよく、粘性であっても、延性であってもよい。
さらに、本発明は、前述の回路基板と少なくとも1つのベアダイとを備えたパッケージに関する。
さらに、本発明は、そのようなパッケージの製造方法であって、前記方法が前述の回路基板の製造方法と同じタイプのプレート、すなわち、2つの層を含むプレートを前提とし、前記プレートの両層のうち少なくとも一方が、少なくとも導電性であって前記プレートの第1の面に配置されており、前記両層が中間空間を規定し、前記中間空間が第1の絶縁材料で好ましくは完全に充填されている、パッケージの製造方法に関する。
さらに、本発明は、少なくとも1つの前述の回路基板および/又はパッケージを備えたコンバータに関する。
上述の様式の回路基板は、従来技術から知られている(例えば、非特許文献1参照)。
上記非特許文献1には、例えば、回路基板内に埋め込まれた半導体ダイを有する回路基板が開示されている。半導体ダイ(電子デバイス)は、それの1つの面に複数の接続部を有する。このデバイス面における接続部は、通常、レーザドリルで開けた貫通接触部(ビア)を介してのみ接触することができる。
しかし、このようなビアの生成は、さまざまの点に関して欠点を有する。第1には、はんだ付けの結果、ビアの領域に、当該技術分野ではボイド集合として知られている空洞が生じる。第2には、一般に少なくともトランジスタの場合にスイッチング電流がビアによって導かれるので、ビアによって通電容量が制限される。第3には、ビアが導体路への良好な熱結合を制限するため、ベアダイがレーザドリルで形成されたビアのある側で不十分にしか放熱することができず、それゆえ銅層もしくはデバイス接続部に対して電気的には十分な結合が達成できても、熱的には不足する結合しか達成できない。この場合、放熱は殆どデバイスの裏面からしか行うことができない。
両面で冷却できる解決策は、その間にデバイスを挿入して平面的に接触させることができる2つの回路基板もしくは導電パターン又はリードフレームを必要とする。しかし、このような解決策は技術的に複雑である。第4には、漏れインダクタンスがビアによって影響される。第5には、チップパッドにおけるブラインドビアのレーザドリル加工は、非常に時間がかかり、エラーが発生しやすい工程段階である。
L.Boettcher; D. Manessis; A.Ostmann; S.Karaszkiewicz; H.Reichl 共著の学術論文「Embedding of Chips for System in Package realization - Technology and Applications. 2008 3rd International Microsystems, Packging, Assembly & Circuits Technology Conference (2008)(パッケージ実現のためのチップの埋め込み−技術と応用2008 第3回国際マイクロシステム、パッケージング、アセンブリ&回路技術会議(2008))」、第383〜386頁、ISSN2150−5934
本発明の課題は、簡単な回路基板プロセスによって製造することができ、ベアダイの収容後に両面での平面的な接触を可能にする電子デバイスを収容するための回路基板を提供することである。
この課題は、上述のタイプの回路基板に関しては、本発明によれば、回路基板は、回路基板の少なくとも導電性の層が変形領域内に窪みを有するように変形された少なくとも1つの変形領域を有し、回路基板の少なくとも導電性の層が、前記窪み内に導体路パターンを有し、前記窪みが第2の絶縁材料で充填されており、回路基板の前記第1の面と反対側の第2の面が前記変形領域内に凹部を有し、前記凹部内にベアダイを装着してその際に回路基板の前記第1の面に配置された前記少なくとも導電性の層に、好ましくは導電性および熱伝導性の層に、特に前記導体路パターンに電気的に接触させることができるように、前記凹部が形成されていることによって解決される。この場合に、前述の回路基板へのベアダイの装着よび接触の際に、前記凹部の形状が変更されないことが好ましい。
本発明に関連して、「ベアダイ」という用語は、パッケージ化されていない電子デバイス、例えばパワー半導体スイッチ、チップ、もしくはベアチップを意味すると理解すべきである。
本発明は、回路基板が、少なくとも導電性の層が配置されている第1の面においては、窪み、好ましくは導体路パターンを備えた窪みを有し、そして前記第1の面と反対側の第2の面においては、前記窪みと反対側の領域内に、電子デバイスを収容して前記電子デバイスを導体路パターンに接触させるための凹部を有するならば、回路基板においてビアを省略することができるという知見に基づいている。電子デバイスを収容するための凹部とは、電子デバイスの形状および大きさに適合した凹部を意味する。
さらに、本発明は、上述の回路基板を製造するために、(第1の絶縁材料の半仕上げ品を有する)プレートの変形加工よって、例えばプレートのプレス加工中に、窪みを有する上述の変形領域が形成されると共に、プレートの窪みと反対側において、電子デバイスを収容するための凹部が生成され、そして前記窪みの生成と前記変形との時間的順序は変更可能であるという知見に基づいている。
そのうえ、本発明は、同じプレートと、装着されるべき電子デバイスとから出発して、例えば、硬化および変形の前に電子デバイスを凹部に嵌合して、好ましくは、少なくとも導電性のプレートと接触させるならば、例えばビア穿孔を不要にすることができるパッケージを作製することができるという知見に基づいている。
好ましい実施形態では、前記導体路パターンは、前記窪みの底部に形成することができる。これは、簡単で正確なエッチング法の使用を可能にする。導体路のレーザーダイレクトストラクチャリングも考えられ得る。
材料の節約に関しては、また、回路基板の接触パターンが(表面上)第2の絶縁材料を問題にしないままであることを可能にするためには、前記窪みのみが第2の絶縁材料で充填されており、すなわち、前記窪みが最大限でその縁部までしか充填されておらず、前記第1の面において窪みの外側に生じる第2の絶縁材料が存在しないのが適切である。
両面での放熱に関しては、前記第2の層が少なくとも熱伝導性の材料で作られているのが、適切である。
前記第2の層は、回路基板のコアと同じ材料、すなわち第1の絶縁材料から形成されていると考えられ得る。
回路基板を両面で接触させる可能性に関しては、前記第2の層が導電性の材料からなるのが有利である。
好ましい実施形態では、前記両層が同一の材料、好ましくは金属、特に銅で作られている。これによって、2層式又は両面式の回路基板を製造することができる。このような回路基板は、例えば、内部層として多層構造(マルチレイヤーとも呼ばれる)用のベースを成すことができる。
回路基板の前記第1の面と反対側の第2の面が、変形領域内に盛り上がった部分を有し、前記凹部がその盛り上がった部分内に形成されているならば、回路基板の製作を簡素化することができる。
第1の絶縁材料は、熱変形可能なプラスチック、好ましくはプリプレグ材料、例えばガラス繊維強化プリプレグ材料、例えばガラス繊維強化積層材料であると有利である。回路基板の製造には、熱可塑性前駆体を有する熱変形可能な材料が特に適している。
好ましい実施形態において、第2の絶縁材料が、樹脂又はプリプレグ材料であると有利である。第2の絶縁材料は、例えば、熱硬化性樹脂、好ましくはフェノール樹脂又はエポキシドであるとよい。第2の絶縁材料は、例えば、液体前駆体を有する化学硬化性材料であるとよい。
回路基板へのベアダイの装着に関しては、前記凹部の底部が、少なくとも部分的に、回路基板の第1の面に配置された少なくとも導電性の材料からなる層によって形成されているのが適切である。その場合に、導体路パターンが前記窪みの底部に形成されているならば、さらに別の利点がもたらされる。
さらに、ベアダイを嵌め込むことができる側に前記凹部が開いており、嵌め込み後も開いたままであるのが適切である。
回路基板は、上記のように形成された凹部を複数有することができることは言うまでもない。各凹部内には少なくとも1つの電子デバイスを装着することができる。異なる凹部には、例えばラテラル型又はトランスバーサル型のデバイスのような異なるタイプの電子デバイスを装着することができる。
さらに、前記課題は、本発明によれば、上述のタイプの(回路基板の)製造方法に関しては、この方法が、
前記プレートを硬化するステップであって、その硬化時に、前記プレートの少なくとも1つの領域が、次のように変形される、すなわち、前記領域内に前記少なくとも導電性の層が窪みを有するように変形される、ステップと、
前記プレートの前記第1の面と反対側の第2の面に凹部を形成するステップと、
導体路パターンを好ましくは少なくとも前記窪み内において得るために前記少なくとも導電性の層をパターニングするステップであって、前記窪みと前記凹部とが互いに対向しており、前記凹部内にベアダイを装着して、回路基板の前記第1の面に配置された前記少なくとも導電性の材料からなる前記少なくとも導電性の層、特に前記導体路パターンと電気的に接触させることができる、ステップと、
前記窪みを、好ましくは前記窪みの縁部まで、第2の絶縁材料で充填するステップと、
を含むことによって解決される。
ここで付記しておくに、「硬化/変形」、すなわち、安定した結合の維持と、「形成」と、「パターニング」とのステップの順序は異なってもよい。順序にかかわらず、第1の絶縁材料がまだ硬化していないプレート(半完成品)、すなわち、「未加工状態」にあるプレートから出発することができる。
各順序は特有の利点を有する。どの材料が第1の絶縁材料として使用されるかに応じて、ステップのいずれか一方の順序が有利であることが判明した。例えば、ガラス繊維強化プリプレグ材料を第1の絶縁材料として使用する場合、まず凹部を形成し、それからプレートを、例えばプレス加工により変形および硬化させるのが適切である。というのは、ガラス繊維強化プリプレグ材料は、十分に機械的に安定/寸法的に安定であり、それゆえ、形成された凹部は、硬化および変形後に、安定した結合にて維持されたままであるからである。他の材料、例えば、安定化ガラス繊維織物を含まず、他の充填剤を有する樹脂のみからなるプリプレグの場合には、まず、安定な結合体が生じるようにプレートを変形および硬化させ、その後に相応の凹部を形成するのが適切である。これとは関係なく、前記少なくとも導電性の層は、「硬化/変形」および「形成」の前に既に、生成することができる。
大量生産プロセスの場合には、コスト上の理由から、パターニングはエッチングによって行われるとよい。しかし、レーザを用いてパターニングし、特にレーザーダイレクトストラクチャリング法を用いることも考えられ得る。
さらに、変形をプレス加工中に行うこと、すなわち、前記変形領域が形成されるようにプレートをプレス加工することも可能である。プレス加工とは、プリント基板製造における標準的な工程である、圧力と温度下でのプレス加工を意味すると理解すべきである。
前記凹部の生成がフライス加工又は打ち抜き加工によって行われるならば、さらに別の利点がもたらされる。この場合、回路基板の第1の面に配置された少なくとも導電性の層に達するまで、切削又は打ち抜きが行われることが好ましい。
さらに、前記課題は、上述の回路基板と、少なくとも1つの電子デバイス、例えばベアダイとを含むパッケージであって、前記電子デバイスが、前記凹部に装着されて前記少なくとも導電性の層と電気的に接触しているか、もしくは電気的に接続されているパッケージによって解決される。
(内部にベアダイが収容されている)前記凹部が、少なくとも部分的に第3の絶縁材料で充填されていると有利である。第3の絶縁材料は、例えば、第2の絶縁材料とほぼ同じ特性を有し、例えば、化学的に硬化する材料および/又は液状前駆体を有する材料であるとよい。
さらに、第3の絶縁材料は、第1の絶縁材料の成分からなっていてもよい。これは、まずベアダイが凹部に嵌め込まれて接触させられ、その後で、安定した結合を得るために、ベアダイを嵌め込まれたプレートが、例えばプレス加工により硬化および変形される場合に起こり得る。このプロセスは、パッケージ製造プロセスに関連して、さらに詳細に説明する。ベアダイが複数の電気接続部(チップボンドパッド)を有し、これらの電気接続部が導体路パターンに接触する場合には、これが実用的である。
好ましい実施形態において、ベアダイは、ラテラル型デバイス、例えばGaNデバイスとして、又はバーチカル型もしくはトランスバーサル型デバイス、例えばIGBTデバイスとして構成することができる。
ベアダイもしくはパッケージのより良い放熱を可能にするために、パッケージにおいて付加的な回路基板が設けられているか、カバーがヒートスプレッダとしてパッケージに取り付けられているか、そのうちいずれか一方又は両方であること適切である。当該回路基板および/又は前記カバーは、回路基板の前記第1の面と反対の方を向いているベアダイ面、すなわち裏面に取り付けられている。
さらに、付加的な回路基板は、ベアダイから放熱をさせると共に、前記ベアダイを電気的に絶縁するように構成されている。
前記第2の層も導電性である場合には、付加的な回路基板が、例えば、パッド又はバンプなどによって、前記第2の層に電気的に接続されているのが適切である。この場合、ベアダイは、付加的な回路基板によって、電気的に接触させられるとよい。
好ましい実施形態では、パッケージが表面実装デバイスとして構成されている。
また、前記課題は、上述の種類のパッケージ製造方法に関しては、本発明によれば、前記方法が、
前記プレートを硬化するステップであって、その硬化時に、前記少なくとも導電性の層が前記プレートの少なくとも1つの領域内に窪みを有するように、前記プレートの少なくとも1つの領域が変形される、ステップと、
前記プレートの前記第1の面と反対側の第2の面に凹部を形成するステップと、
少なくとも1つのベアダイを前記凹部内に装着するステップと、
導体路パターンを得るために前記少なくとも導電性の層をパターニングするステップであって、前記窪みと前記凹部とが互いに対向しており、前記少なくとも1つのベアダイが前記少なくとも導電性の層と電気的に接触し、前記導体路パターンが好ましくは少なくとも前記窪み内に配置されており、特に前記少なくとも1つのベアダイが前記導体路パターンと電気的に接触する、ステップと、
前記窪みを第2の絶縁材料で充填するステップと、
を含むことによって解決される。
ここで協調しておくに、上述のパッケージ製造方法におけるステップの順序は、同様に変更することができる。
例えば、方法の好ましい形態では、まず、前記準備されたプレートに前記凹部が、好ましくは打ち抜き加工により形成され、次いで、前記装着されたプレートを得るために前記凹部内に前記少なくとも1つのベアダイが装着され、次いで、前記少なくとも1つの変形領域を得るために、前記装着されたプレートが、好ましくはプレス加工によって、硬化されて、その際に変形される。その変形領域内に、前記少なくとも導電性の層が、前記凹部と反対側の位置に前記窪みを有する。さらに、変形時に前記少なくとも1つのベアダイが第1の絶縁材料で絶縁されるのが適切であり、この例では、上述の第3の絶縁材料は第1の絶縁材料の成分からなる。装着された(かつ接触させられた)ベアダイは、上述のステップ順序の場合に、同時に空洞又は窪みの生成時にZ方向、従ってプレートに対して横方向に、一緒に移動され、第1の絶縁材料から成分が、凹部とベアダイ輪郭との間のすき間に流れ込み、又は凹部の輪郭が温度および圧力下でベアダイの輪郭に適応する。
このような一連の工程は、例えば、第1の絶縁材料として使用されるプリプレグ材料がガラス繊維強化されており、例えば、まだ架橋されていない樹脂およびガラス繊維の積層体である場合に有利である。このようなプリプレグ材料を有するプレートは、「原状態」において可撓性であり、例えば凹部もしくは窓を作り出すために、種類に応じて、既にこの状態で加工することができる。ここでプレートが(圧力および温度下で)プレス加工されると(標準プリント基板プロセス)、樹脂が流れ始め、1つ又は複数の層に付着して硬化する。これにより安定した結合が生じる。この段階の間に、空洞もしくは窪みを得るために、成形(前記少なくとも1つの領域の変形)も行うことができる。プリプレグ材料がガラス繊維強化されていることによって、前もって形成された、好ましくは打ち抜きにより形成された凹部は、プレスおよび硬化後にも維持されたままである。
他の好ましい実施形態では、まず、領域内に少なくとも導電性の層が前記窪みを有する少なくとも1つの変形領域を得るために、前記準備されたプレートが、好ましくはプレス加工によって、硬化されてその際に変形されるならば、有利である。少なくとも1つの変形領域を有するプレートが、安定した結合体として生成される。次いで、前記プレートの第1の面とは反対側の第2の面において、前記窪みとは反対側の位置に、好ましくは深フライス加工により、前記凹部が形成される。次いで、前記少なくとも1つのベアダイが少なくとも導電性の層と電気的に接触するように、前記少なくとも1つのベアダイが前記凹部に挿入される。この順序は、とりわけ、第1の絶縁材料として使用されるプリプレグ材料が、安定化ガラス繊維組織を含まず、他の充填剤を有する樹脂のみからなる場合に、特に有用であることが判明した。寸法安定性の欠如のため、そこでは生の状態での加工は非常に困難である。この場合、前記凹部の形成は、好ましくは裏面側での深いフライス加工により、特に少なくとも導電性の層に到達するまで、硬化後にはじめて、すなわち結合の継続維持後に行うのが、より容易になる。
本方法の好ましい実施形態では、追加的に凹部が第3の絶縁材料で少なくとも部分的に充填される。これは、とりわけ、前記プレートが硬化変形された後にはじめて前記凹部が形成される場合に特に有用である。
以下において、図面に示されている例示的な実施形態に基づいて、他の利点と一緒に本発明をさらに詳細に説明する。
図1は、回路基板を斜め上から見た斜視図である。 図2は、図1の回路基板を切断面と共に斜め上から見た斜視図である。 図3は、図1の回路基板を斜め下から見た斜視図である。 図4は、図3の回路基板を切断面と共に示す斜視図である。 図5は、図3の回路基板を示す断面図である。 図6は、回路基板の他の実施形態を示す横断面図である。 図7は、未加工状態の第1の絶縁材料を有するプレートを示す斜視図である。 図8は、硬化された第1の絶縁材料を有する変形プレートを示す斜視図である。 図9は、図8のプレートを切断面と共に示す斜視図である。 図10は、図8のプレートを示す断面図である。 図11は、導体路パターンを有する図8のプレートを示す斜視図である。 図12は、図11のプレートを示す断面図である。 図13は、第2の絶縁材料で充填された窪みを有する図11のプレートを示す斜視図である。 図14は、図13のプレートを切断面と共に示す斜視図である。 図15は、図13のプレートを示す断面図である。 図16は、回路基板の裏面に凹部を有する図13のプレートを示す斜視図である。 図17は、図16の回路基板を切断面と共に示す斜視図である。 図18は、図16の回路基板を示す断面図である。 図19は、図1乃至5もしくは図16乃至18の回路基板と絶縁されたベアダイとを有するパッケージを切断面と共に示す斜視図である。 図20は、図1乃至5もしくは図16乃至18の回路基板と絶縁されたベアダイとを有するパッケージを示す断面図である。 図21は、図6の回路基板とベアダイとを有するパッケージを示す横断面図である。 図22は、付加的な回路基板を有するパッケージを示す横断面図である。 図23は、付加的な回路基板を有するパッケージを示す横断面図である。 図24は、装着されるべき回路基板を斜め下から見た斜視図である。 図25は、図24の回路基板を切断面と共に示す斜視図である。 図26は、装着のために準備されているベアダイと共に図24の回路基板を示す断面図である。 図27は、絶縁されていないベアダイを装着された図24の回路基板を有するパッケージを示す斜視図である。 図28は、図27のパッケージを切断面と共に示す斜視図である。 図29は、図27のパッケージを示す断面図である。 図30は、絶縁されたベアダイを有する図27のパッケージを示す斜視図である。 図31は、図30のパッケージを切断面と共に示す斜視図である。 図32は、図30のパッケージを示す断面図である。 図33は、複数の回路基板を有する回路基板モジュールを示す斜視図である。 図34は、プリント基板上に実装されたパッケージを示す断面図である。
以下において、特に明記されていない限り、同一の参照符号は同一の要素を示す。
まず、図1乃至6を参照する。図1乃至5は、第1の実施形態による回路基板1の異なる図を示す。図6は、第2の実施形態による回路基板100の断面図である。以下の説明は、回路基板の両方の実施形態に関する。これらの実施形態の間の相違点は、個別に指摘する。回路基板1,100は、2つの層2,3を有し、回路基板1,100の2つの層のうち少なくとも1つの層2は、少なくとも導電性の材料からなる。この材料は銅であることが好ましい。他の導電性の材料、例えばアルミニウムのような金属、又は合金の使用も考えられる。少なくとも導電性の層2は、回路基板1,100の第1の面7に取り付けられる。
層2,3の間に、中間空間4が規定されている。第2の層3は、誘電体から成り、例えば第1の絶縁材料から形成されていてもよい。しかし、好ましくは、少なくとも導電性の層2および3、例えば銅層が使用される。
中間空間4は、いわゆるコアを形成する第1の絶縁材料5で充填されている(図5および図6参照)。第1の絶縁材料5は、一般に誘電材料(誘電体)であり、一方では、回路基板1,100に堅牢性および硬度を与え、他方では、その前段階又はその未加工状態(まだ架橋又は硬化されていない)で、少なくとも熱可塑的に変形させることができる。第1の絶縁材料5は、例えば、ポリアミドのような熱可塑性樹脂、又は例えば、エポキシ樹脂のような熱硬化性樹脂であるとよい。この場合に、格別に好ましい材料は、例えば、ガラス繊維強化プリプレグ材料、特にガラス繊維強化積層品である。ここで強調しておくに、他の材料が熱可塑性前駆体を有していて、加熱、照射、又は(例えば熱供給下での)化学反応による形状付与後に少なくとも2つの反応物質を硬化させることができさえすれば、回路基板1,100のためのコアとして、その他の多くの材料を使用することができる。
さらに、回路基板1,100は、少なくとも1つの変形された領域6,600を有し、その変形領域6,600は、前記変形領域内に窪み8を有するように変形されている。上方から見ると(図1又は図2)、窪み8は、変形領域6,600の上面7の全体にわたって延在することができる。窪み8の形状は、例えば、長方形の、特に正方形の凹所の形状に、ほぼ対応することができる。例えば、図示するように、断面が台形状である浴槽の形状を有することができる(図2)。ここで強調しておくに、変形領域は、第1の面(上面)7のみならず、コア5および好ましくは回路基板1の第2の面(裏面)11も含む。変形領域6,600は、空間寸法Dおよび深さhを有する(図10参照)。寸法Dは、およそ0.5〜5cm、特に1.5cmであるとよい。例えば、上方から見て正方形の変形領域の場合(図示せず)、寸法Dは、両水平方向で等しく、例えば1.5cm ×1.5cmとすることができる。好ましい実施形態では、深さhは約200〜300マイクロメートルである。変形領域6,600の側面(すなわち、導電性の層2の変形されていない領域と窪み8の底部との間の移行部)は、窪み底部に向かって下降しており、約20〜30度の勾配を有するとよい。導電性の層2の変形されていない領域に対して側面の異なる傾斜角αを実現することは十分に可能である。しかし、例えば90度の急峻すぎる角度の場合には、層もしくは箔の亀裂の危険が存在する。
この場合、回路基板1の第1の面7と反対側の第2の面11(裏面)は、第1の実施形態によれば、窪み8に対応した、好ましくは合同の、盛り上がった部分14を有する。第2の実施形態による回路基板100の第2の面110は平坦である。
回路基板1,100の第1の面7は、少なくとも窪み8内においてパターニング(パターン化もしくはパターン形成)されており、導体路パターン9を有する。導体路パターン9は、窪み8の底部に形成されていることが好ましい。導体路パターン9は、例えば、エッチング技術/サブトラクティブ法により、又はさらにレーザの助けにより、例えばレーザーダイレクトストラクチャリング法により生成することができる。特に、図3乃至5において、貫通溝、すなわち、(文脈では)第1の層2を貫通する溝を、第1の層2に導入することができることが明確に分かる。用途に応じて、導体路パターン9は、さまざまの形状を有することができる。図示の例では、貫通溝は、例えば正弦波状の波形である。導体路パターン9は、回路基板1,100に装着されるべき半導体ダイ上の対向輪郭(接触面の輪郭)に対応し、対応する接触点を有することが好ましい。導体路パターンの幾何学的形状は、一般に、装着されるべき半導体ダイの接続部の幾何学的接触面に依存する。
窪み8は、第2の絶縁材料10で充填されている。窪み8の周縁上には第2の絶縁材料10が存在しないように、窪み8のみが充填されていることが好ましい(例えば、図1乃至6参照)。第2の絶縁材料10は、室温(約25℃)でも塗付することができる。また、第2の絶縁材料10を加熱して、分配、噴射又はドクターブレード法によって塗布することも考えられ得る。これは、材料の具体的な選択に依存する。
第2の絶縁材料10は同様に誘電体であることが好ましい。この点において特に好ましいのは、化学的硬化材料、例えば液体前駆体を有する硬化性ポリマー、特に1成分又は2成分エポキシ樹脂である。また、第2の絶縁材料10として、物理的に固まる材料又は熱可塑性材料を使用することも考えられ得る。プリプレグ材料(既製の半完成品)が同様に第2の絶縁材料10の機能を果たすことができる。
変形領域6,600において、回路基板1,100の第2の面11,110(裏面)は凹部12を有し、凹部12は、前記凹部内にベアダイ13が装着されて、それによって回路基板1,100の第1の面7に設けられた少なくとも導電性の層2と電気的に接触させられ得るように成形されている(例えば、図5参照)。その際に、ベアダイ13は、ベアダイ13と凹部壁との間に空隙が残るように、凹部12内に収容されているとよい。
回路基板1,100は、上述のように形成された複数の変形領域6,600と、複数の凹部12とを有し、従って、複数のベアダイを装備することができることは、自明である(図33参照)。各凹部には、それぞれ1つの電子デバイスを装着することができる。異なる凹部には、異なるタイプの電子デバイス、例えば、GaNのようなラテラル型デバイス、又はIGBTのようなトランスバーサル型デバイスを装着することができる。この例(図33)において、回路基板1,100が一対でハーフブリッジを形成するように接続されているならば、有用である。
第2の層3は、少なくとも熱伝導性の材料から形成することができる。この第2の層は、回路基板1,100のコアと同じ材料、すなわち第1の絶縁材料5から形成されていることが考えられ得る。第2の層3については、熱と電流の両方を伝導できる材料を使用することが好ましいので、一方では、回路基板1,100が両面で(電気)接触可能であり、他方では、第2の層3を介して熱を効率的に放散させることもできる。このような材料としては、金属、特に銅が適している。
また、図1乃至5は、凹部12が盛り上がった部分14に形成され得ることを示している。一般に、凹部12は、回路基板1,100の裏面における、窪み8とは反対側の位置に形成されている。
図3乃至6において、凹部12は、凹部12の底部15が回路基板1,100の第1の面7に取り付けられた少なくとも導電性の材料からなる層2によって少なくとも部分的に形成されるように、深く形成し得ることが、特によく分かる。これは、回路基板1,100上のベアダイ13の特に好ましいボンディングを可能にする。
図7乃至18は、例えば、上述した図1乃至5の回路基板を製造するために使用することができる方法のそれぞれのステップの後に生じる中間生成物を示す。
この方法は、以下のステップを含む。1つのステップにおいて、例えばまだプレス加工されていないプレートが準備され、前記プレートは、2つの層2,3を含み、両層2,3の少なくとも一方は、上述の少なくとも導電性の材料、例えば銅からなる。この導電性の層2は、プレートの第1の面7に配置されている。層2,3の間で中間空間4が規定されており、この中間空間4は第1の絶縁材料5で完全に充填されている。このようなプレートは、しばしば母材と呼ばれる。その際に、第1の絶縁材料5は、それの準備段階にあって、未加工状態の材料である。例えば、第1の絶縁材料5は、ペーストの形態で第1の層2に塗布されていてもよい。このようなプレートは図7に示されており、第2の層3は原理的に第1の絶縁材料5からなっていてよいことに留意されたい。(第2の)層3は、導電性の材料から、例えば銅から形成することもできる。
別のステップ(ステップA)では、プレートは硬化され、プレートの少なくとも1つの領域6は、少なくとも導電性の層2が変形領域6内に窪み8を有するように変形される(図8乃至10)。これは、プレス加工によって行うことができる。回路基板1の少なくとも1つの領域6は、回路基板1の第2の面(裏面)11が変形領域6内に盛り上がった部分14を有するように変形することができる。例えば、既に、2つの(例えば、銅からなる)層2,3と第1の絶縁材料5(例えば、プリプレグ材料)とからなる母材をプレスする間に、プレートの所望の領域を変形させることができる。
別のステップ(ステップB)では、プレートの第1の面7と反対側の第2の面(裏面)11に凹部12が形成される。
ステップAおよびBの時間的順序は、自由に選択可能であり、説明の導入部で既に説明したように、主として、どの材料が第1の絶縁材料として使用されるかに依存する。例えば、ガラス強化プリプレグの場合、順序B−Aが順序A−Bよりも適している。さらに、第1の絶縁材料5が未加工状態で粘性ペーストの形状を有する場合には、順序A−Bがより好適である。
ステップAおよびBの順序に関係なく、窪み8および凹部12を変形領域6,600内に生成することによって、窪み8と凹部12とを互いに対向させることができ、少なくとも1つの電子デバイス、例えばベアダイ13を、凹部12内に装着して、回路基板1の第1の面7に取り付けられた少なくとも導電性の層2と、すなわち窪み8の底部と、電気的に接触させることができる。
第2の面11が前述の盛り上がった部分14を有する場合、凹部12は、その盛り上がった部分14に形成される。凹部12は、回路基板1の第1の面7に設けられた少なくとも導電性の材料からなる層2に達するほど深く形成するのが有利であり、それによって、例えば、ベアダイ13のボンディングパッド(電気接続部)17を、少なくとも1つの層2の導電性の材料に直接配置することができる。
凹部12の生成は、特に順序A−Bの場合、深フライス加工によって行われ、又は、特に順序B−Aの場合、打ち抜き加工によって行われるとよい。
導体路パターン9を得るために、本方法の1つのステップにおいて、少なくとも導電性の層2の少なくとも一部がパターニングされる。この作業ステップは、例えばステップAの直後に行うことができ、それによって図11および図12に示す中間製品を得ることができる。この場合に、導電性の層2は、既に変形された領域6において、好ましくは窪み8の底部においてパターニングされる。その際に、例えばエッチング技術を使用するとよい。
しかし、導電性の層のパターニングは、ステップAおよび/又はBの前に行われることも考えられ得る。このような場合には、導体路パターン9が既に存在するプレート領域に窪み8もしくは凹部12が形成される(凹部12は、導体路パターン9とは反対側のプレート面に形成される)。
別のステップでは、窪み8は、好ましくはその縁部まで第2の絶縁材料10で埋めることができる。このようにして、導体路パターン9の個々の導体路間の電圧フラッシュオーバを回避すると共に、漏れ電流を低減することができる。
図19乃至21は、例えば、上述した回路基板1,100を使用して得られるパッケージを示す。このようなパッケージ1000,1001は、例えば、回路基板1又は100と、回路基板1,100上に装着されている少なくとも1つのベアダイ13とを含む。
したがって、ベアダイ13は、凹部12内に配置され、少なくとも導電性の層2に電気的に接続されている。この目的のために、ベアダイ13は、例えば、導体路パターン9の導体路に接触している複数の前述の電気接続部17を有するとよい。
必要に応じて、ベアダイ13は、ベアダイ13と凹部12の壁との間に任意に存在する空隙も、ベアダイ13と凹部12の底部のうちベアダイ13と接触しない部分との間に任意に存在する空隙も、少なくとも部分的に第3の絶縁材料16で充填することによって、絶縁することができる。このようにして、例えば、ベアダイ13の異なる接続部17(ボンディングパッド)を互いに電気的に絶縁することができる。第3の絶縁材料16(誘電体)は、第1の絶縁材料および第2の絶縁材料が選択されているのと同一の物質グループから選択されていることが好ましい。3つの絶縁材料のすべてが異なる、又は同じであることが考えられ得る。また、第2の絶縁材料10のみが第3の絶縁材料16と同一であることも考えられ得る。
既に述べたように、ベアダイ13は、例えば、ラテラル型デバイス、例えばGaNデバイスとして、又はバーチカル型デバイス、例えばIGBTデバイスとして、設計することができる。
さらに、パッケージ1000,1001の場合、付加的な回路基板18を設けることができる(図22および23参照)。これは、例えばセラミック回路基板、例えばDCB(直接銅ボンディング)回路基板とすることができる。付加的な回路基板18は、ベアダイ13の両面のうち次の面に、すなわち、回路基板1,100の第1の面7および(図19乃至21に示す例によれば)ボンディングパッド17とは反対側の面に、取り付けることができる。付加的な回路基板18の主要な機能は、例えば、パッケージ1000,1001の放熱であり得る。これに加えて、付加的な回路基板18は、ベアダイ13の電気絶縁のために使用することができる。それによって、図22に見られるように、片側接触可能なパッケージ1000が得られる。
第2の層3が導電性である場合、付加的な回路基板18は、(例えば、パッド19又はバンプ等によって)第2の層3に電気的に接続することができる。この場合、付加的な回路基板18は、パッケージ1000からの熱を放出し、同時に、パッケージ1000を両側で(電気的に)接触させることができる(図23参照)。
さらに、層2および3は、(絶縁材料5を貫通するビアを介して)電気的に接続することができる。これは、半導体ダイの裏面側のパッドを上面側のパッドの電位上に配置する場合に特に有利である。特に、ラテラル型デバイス(GaN)の場合、スイッチング中におけるダイ内の容量性電荷移動損失を低減するためには、このパッドをソース電位に置くのが適切である。しかし、これは、半導体アーキテクチャ/構造に依存し、一般的に通用する規則を示すものではない。
パッケージ1000,1001は、表面実装型デバイスもしくはSMD (英語:Surface−Mounted Device)として設計されているとよい。図34は、パッケージ1000を装着したプリント基板の一例を示す。この場合、パッケージ1000は、例えば、好ましくは少なくとも1つの層2上に配置される他の接続部20によって、特に容易にプリント基板上に装着することができる。
図24乃至32には、パッケージ1000(例えば、図20による)を製造するための例示的な方法の個々の方法ステップにおける中間生成物を示す。そのパッケージは、1つの回路基板1,100と1つのベアダイ13から出発することができる(図24乃至26参照)。回路基板1,100は、例えば、前述の回路基板製造方法によって得ることができる。次に、ベアダイ13が少なくとも導電性の層2と電気的に接触するように、1つのベアダイ13が凹部12に嵌め込むことができる。その後、凹部12を少なくとも部分的に第3の絶縁材料16で充填することができ、それによって、ベアダイ13と、凹部12の境界をなす表面との間の前述の空隙(図27乃至29)を埋めて、ベアダイ13の接続部17を互いに絶縁することができる(図30乃至32)。
未加工状態の前記プレートと、1つの電子デバイス、例えば1つのベアダイとから出発することができる既述のパッケージ製造方法の好ましい実施形態は、図示されていない。既に説明したように、この実施形態では、まず、準備されたプレートに、好ましくは打ち抜き加工により凹部を形成する。次いで、装着されたプレートを得るために、半完成品において第1の絶縁材料によって作成された凹部にベアダイを装着する(かつ接触させる)。次いで、その装着されたプレートは、好ましくはプレス加工によって、硬化され、かつその際に変形させられ、その結果、少なくとも1つの変形領域が生じ、その変形領域内に、少なくとも導電性の層が、前記凹部と反対側の位置に窪みを有する。硬化および変形を行う際に、例えば圧力および温度下でプレス加工する際に、加熱された第1の絶縁材料が、ベアダイと少なくとも導電性の層との間の空隙に流れ込み、ベアダイを少なくとも部分的に封入して絶縁することができる。従って、別の絶縁材料(例えば第3の絶縁材料)による更なる絶縁は、省略することができる。このようにして、例えば、図21のパッケージ1001を生成することができる。
図33は、複数の変形領域6,600を有する回路基板1,100を示す。このような回路基板1,100は、モジュール/クラスタ状構造を可能にする。回路基板1,100は、ハーフブリッジを形成するためにペアで接続されている。
本発明の分野および範囲を逸脱することなく、上述の回路基板、パッケージ又はその製造方法において部品の変更および/又は追加を行い得ることは明らかである。また、本発明を幾つかの具体例を参照して説明したが、当業者は、特許請求の範囲に記載された特性を有し、従ってそれによって定められる全ての保護範囲に含まれる多くの他の相応の形態の回路基板、パッケージ、又はそれらの製造方法を確実に得ることができることも同様に明らかである。
要約すれば、本発明は、ベアダイを収容するための回路基板1,100に関し、回路基板1,100は2つの層2,3を含み、回路基板1,100の両層のうち少なくとも1つの層2は、少なくとも導電性であって、回路基板1,100の第1の面7に設けられており、両層2,3は中間空間4を規定し、前記中間空間4は第1の絶縁材料5で完全に充填されており、回路基板1,100は、回路基板1,100の少なくとも導電性の層2が、変形領域6,600内に窪み8を有するように変形された少なくとも1つの領域6,600を有し、回路基板1,100の少なくとも導電性の層2は、少なくとも窪み8内に導体路パターン9を有し、窪み8は、第2の絶縁材料10で充填されており、回路基板1,100の第1の面7とは反対側の第2の面11,110は、前記変形領域6,600内に、次のように成形された凹部12を有する、すなわち、その凹部12内にベアダイ13が装着されて、その際に回路基板1,100の第1の面7に設けられた少なくとも導電性の層2と電気的に接触させられ得るように成形された凹部12を有する。
特許請求範囲における符号は、本発明のより良い理解のためにのみ用いられており、決して本発明の限定を意味するものではない。

Claims (15)

  1. ベアダイを収容するための回路基板(1,100)であって、
    前記回路基板(1,100)が第1及び第2の層(2,3)を含み、
    前記回路基板(1,100)前記第1の層(2)が導電性であって前記回路基板(1,100)の第1の面(7)に配置されており、
    前記第1及び第2の層(2,3)が中間空間(4)を規定し、前記中間空間(4)が第1の絶縁材料(5)で充填されており、前記回路基板(1,100)は、前記回路基板(1,100)の前記第1の層(2)が、変形領域(6,600)内に窪み(8)を有するように変形された少なくとも1つの変形領域(6,600)を有し、
    前記回路基板(1,100)の前記第1の層(2)が、少なくとも前記窪み(8)内に導体路パターン(9)を有し、
    前記窪み(8)が第2の絶縁材料で充填されており、
    前記回路基板(1,100)の前記第1の面(7)と反対側の第2の面(11,110)が、前記変形領域(6,600)内に凹部(12)を有し、
    前記凹部(12)は、前記凹部(12)内にベアダイ(13)を装着して、その際に回路基板(1,100)の前記第1の面(7)に配置された前記第1の層(2)に電気的に接触させることができるように形成されている、
    回路基板(1,100)。
  2. 前記第2の層(3)が、少なくとも熱伝導性および/又は導電性の材料からなる、請求項1に記載の回路基板。
  3. 前記第1の絶縁材料(5)が、熱変形可能なプラスチックである、請求項1又は2記載の回路基板。
  4. 前記第2の絶縁材料(10)が、樹脂又はプリプレグ材料である、請求項1乃至3のいずれか1項に記載の回路基板。
  5. 前記凹部(12)の底部(15)が、少なくとも部分的に、前記回路基板(1,100)の前記第1の面(7)に配置された前記第1の層(2)によって形成されている、請求項1乃至4のいずれか1項に記載の回路基板。
  6. ベアダイ(13)を収容するための請求項1乃至5のいずれか1項に記載の回路基板(1,100)の製造方法であって、
    プレートを準備するステップであって、前記プレートが第1及び第2の層(2,3)を含み、前記プレートの前記第1の層(2)が、導電性であって、前記プレートの第1の面(7)に配置されており、前記第1及び第2の層(2,3)が中間空間(4)を規定し、前記中間空間(4)が第1の絶縁材料(5)で充填されている、ステップと、
    前記プレートを硬化するステップであって、その硬化時に、前記プレートの少なくとも1つの領域(6,600)が次のように変形される、すなわち、前記領域(6,600)内に前記第1の層(2)が窪み(8)を有するように変形される、ステップと、
    前記プレート(7)の前記第1の面(7)と反対側の第2の面(11,110)に凹部(12)を形成するステップと、
    導体路パターン(9)を少なくとも前記窪み(8)内において得るために前記第1の層(2)をパターニングするステップであって、前記窪み(8)と前記凹部(12)とが互いに対向しており、前記凹部(12)内にベアダイ(13)を装着して、前記回路基板(1,100)の前記第1の面(7)に配置された前記第1の層(2)に電気的に接触させることができる、ステップと、
    前記窪み(8)を第2の絶縁材料(10)で充填するステップと、
    を含む方法。
  7. 前記硬化および変形は、プレス加工によって行われる、請求項6に記載の方法。
  8. 前記凹部(12)の形成が、深フライス加工又は打ち抜き加工によって行われる、請求項6又は7に記載の方法。
  9. 請求項1乃至5のいずれか1項に記載の回路基板と、少なくとも1つのベアダイ(13)とを含むパッケージであって、
    前記ベアダイ(13)が、前記凹部(12)に装着されて前記第1の層(2)と電気的に接触している、パッケージ。
  10. 前記凹部(12)が、少なくとも部分的に第3の絶縁材料(16)で充填されている、請求項9記載のパッケージ。
  11. 前記ベアダイ(13)が複数の電気接続部(17)を有し、
    前記電気接続部(17)が前記導体路パターン(9)に接触している、請求項9又は10に記載のパッケージ。
  12. 前記回路基板(1,100)の前記第1の面(7)とは反対の方を向いているベアダイ(13)の面に取り付けられている付加的な回路基板(18)が設けられている、請求項9乃至11のいずれか1項に記載のパッケージ。
  13. パッケージを製造する方法であって、
    プレートを準備するステップであって、前記プレートが2つの層(2,3)を含み、前記プレートの両層(2,3)のうち少なくとも1つが、少なくとも導電性であって、前記プレートの第1の面(7)に配置されており、前記両層(2,3)が中間空間(4)を規定し、前記中間空間(4)が第1の絶縁材料(5)で充填される、ステップと、
    前記プレートを硬化するステップであって、その硬化時に、前記少なくとも導電性の層(2)が前記プレートの少なくとも1つの領域(6,600)内に窪み(8)を有するように、前記プレートの少なくとも1つの領域(6,600)が変形する、ステップと、
    前記プレートの前記第1の面(7)と反対側の第2の面(11,110)に凹部(12)を形成するステップと、
    少なくとも1つのベアダイ(13)を前記凹部(12)内に装着するステップと、
    導体路パターン(9)を得るために、前記少なくとも導電性の層(2)をパターニングするステップであって、前記窪み(8)と前記凹部(12)とが互いに対向しており、前記少なくとも1つのベアダイ(13)が前記少なくとも導電性の層(2)と電気的に接触し、前記導体路パターン(9)が少なくとも前記窪み(8)内に配置されており、前記少なくとも1つのベアダイ(13)が前記導体路パターン(9)と電気的に接触する、ステップと、
    前記窪み(8)を第2の絶縁材料(10)で充填するステップと、
    を含む方法。
  14. まず、前記準備されたプレートに前記凹部(12)が、打ち抜き加工により形成され、その後、装着されたプレートを得るために前記凹部(12)内に前記少なくとも1つのベアダイ(13)が装着され、その後、前記装着されたプレートが、硬化され、その硬化時に変形させられ、その硬化および変形は、前記少なくとも導電性の層(2)が前記凹部(12)と反対側の位置に前記窪み(8)を有する前記少なくとも1つの変形領域(6,600)を得るために、プレス加工によって行われ、前記変形の際に前記少なくとも1つのベアダイ(13)が前記第1の絶縁材料(5)で絶縁されるか、
    又は、
    まず、前記準備されたプレートが、硬化され、その硬化時に変形させられ、その硬化および変形は、前記少なくとも導電性の層(2)が前記窪み(8)を有する前記少なくとも1つの変形領域(6,600)を得るために、プレス加工によって行われ、その後、前記凹部(12)が、前記プレートの第1の面(7)と反対側の第2の面(11,110)において前記窪み(8)と反対側の位置に、深フライス加工により形成され、その後、前記少なくとも1つのベアダイ(13)が前記少なくとも導電性の層(2)に電気的に接触するように、前記少なくとも1つのベアダイ(13)が前記凹部(12)内に装着される、請求項13記載の方法。
  15. 請求項1乃至5のいずれか1項に記載の回路基板および/又は請求項9乃至12のいずれか1項に記載のパッケージを備えるコンバータ。
JP2020130188A 2019-09-27 2020-07-31 回路基板、パッケージおよびそれらの製造方法 Active JP6952845B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19200008 2019-09-27
EP19200008.1A EP3799539B1 (de) 2019-09-27 2019-09-27 Schaltungsträger, package und verfahren zu ihrer herstellung

Publications (2)

Publication Number Publication Date
JP2021057578A JP2021057578A (ja) 2021-04-08
JP6952845B2 true JP6952845B2 (ja) 2021-10-27

Family

ID=68084610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020130188A Active JP6952845B2 (ja) 2019-09-27 2020-07-31 回路基板、パッケージおよびそれらの製造方法

Country Status (4)

Country Link
US (2) US11153977B2 (ja)
EP (1) EP3799539B1 (ja)
JP (1) JP6952845B2 (ja)
CN (1) CN112582368A (ja)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JP2005522861A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子デバイスの製造方法
JP2003347460A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置
US6986199B2 (en) * 2003-06-11 2006-01-17 The United States Of America As Represented By The Secretary Of The Navy Laser-based technique for producing and embedding electrochemical cells and electronic components directly into circuit board materials
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
JP2005285841A (ja) * 2004-03-26 2005-10-13 Kawaguchiko Seimitsu Co Ltd 3次元立体回路基板の製造方法、及び、その製造方法を用いて製造した3次元立体回路基板。
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
JP3969438B2 (ja) * 2005-04-21 2007-09-05 株式会社村田製作所 セラミック基板およびセラミック基板の製造方法
JP4765468B2 (ja) * 2005-08-03 2011-09-07 株式会社村田製作所 セラミック基板の製造方法およびセラミック基板
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101379344B (zh) * 2006-01-31 2013-08-28 3M创新有限公司 具有适形箔结构的led照明组件
JP5195422B2 (ja) * 2006-03-31 2013-05-08 日本電気株式会社 配線基板、実装基板及び電子装置
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US20080186690A1 (en) * 2007-02-07 2008-08-07 Nokia Corporation Electronics Package And Manufacturing Method Thereof
JP4337950B2 (ja) 2007-09-06 2009-09-30 株式会社村田製作所 回路基板の製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
WO2013018783A1 (ja) * 2011-08-01 2013-02-07 株式会社Steq 半導体装置及びその製造方法
CN104081545A (zh) * 2011-12-01 2014-10-01 夸克星有限责任公司 固态照明装置及其制造方法
US9536798B2 (en) * 2012-02-22 2017-01-03 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US20140118978A1 (en) * 2012-10-25 2014-05-01 Po-Chun Lin Package substrate and chip package using the same
US9111947B2 (en) * 2013-06-04 2015-08-18 Intel Deutschland Gmbh Chip arrangement with a recessed chip housing region and a method for manufacturing the same
JP6414427B2 (ja) * 2013-10-03 2018-10-31 日亜化学工業株式会社 発光装置実装構造体
US9449943B2 (en) * 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
KR102171021B1 (ko) * 2014-03-14 2020-10-28 삼성전자주식회사 회로기판 및 반도체 패키지 제조방법
US9842711B2 (en) * 2014-08-08 2017-12-12 Apple Inc. Keyboard
US9252337B1 (en) * 2014-12-22 2016-02-02 Bridgelux, Inc. Composite substrate for light emitting diodes
JP2016143782A (ja) * 2015-02-03 2016-08-08 ローム株式会社 電子装置
DE102015212169A1 (de) * 2015-06-30 2017-01-05 Osram Gmbh Schaltungsträger für eine elektronische Schaltung und Verfahren zum Herstellen eines derartigen Schaltungsträgers
JP2017063094A (ja) * 2015-09-24 2017-03-30 イビデン株式会社 電子部品搭載用モジュール、及び、電子部品搭載用モジュールの製造方法
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
DE102016224943A1 (de) * 2016-12-14 2018-06-14 Robert Bosch Gmbh Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same

Also Published As

Publication number Publication date
US20210410299A1 (en) 2021-12-30
US11153977B2 (en) 2021-10-19
JP2021057578A (ja) 2021-04-08
EP3799539A1 (de) 2021-03-31
US20210100110A1 (en) 2021-04-01
CN112582368A (zh) 2021-03-30
EP3799539B1 (de) 2022-03-16
US11723155B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US10290565B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10242969B2 (en) Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
CN105612613B (zh) 半导体装置
KR100307671B1 (ko) 배선구성체및그의제조방법및그의배선구성체를이용한회로기판
CN107078110A (zh) Igbt模组及其制造方法
TWI672711B (zh) 絕緣金屬基板及其製造方法
JP2014072305A (ja) 半導体モジュールの製造方法、接合装置、半導体モジュール
JP6952845B2 (ja) 回路基板、パッケージおよびそれらの製造方法
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
CN110913593A (zh) 电路板制备方法
JP2017034161A (ja) 電子装置の製造方法
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
CN105280564B (zh) 载体、半导体模块及其制备方法
CN109716877A (zh) 电子组件、尤其是用于混合动力车或者电动车的电子的功率组件
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
JP2004281804A (ja) 回路基板
JP6536356B2 (ja) 電子装置の製造方法
CN110957283A (zh) 功率模块和相关方法
JP2017028060A (ja) 電子装置
US20220148958A1 (en) Electrically power assembly with thick electrically conductive layers
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
EP4036966A1 (en) Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module
JP5394111B2 (ja) 配線基板
JP3424627B2 (ja) 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200903

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201023

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210818

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R150 Certificate of patent or registration of utility model

Ref document number: 6952845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150