JP5394111B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5394111B2
JP5394111B2 JP2009089407A JP2009089407A JP5394111B2 JP 5394111 B2 JP5394111 B2 JP 5394111B2 JP 2009089407 A JP2009089407 A JP 2009089407A JP 2009089407 A JP2009089407 A JP 2009089407A JP 5394111 B2 JP5394111 B2 JP 5394111B2
Authority
JP
Japan
Prior art keywords
copper
hole
wiring board
resin
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009089407A
Other languages
English (en)
Other versions
JP2010245120A (ja
JP2010245120A5 (ja
Inventor
孝彦 矢ノ口
昭久 宮川
和康 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009089407A priority Critical patent/JP5394111B2/ja
Publication of JP2010245120A publication Critical patent/JP2010245120A/ja
Publication of JP2010245120A5 publication Critical patent/JP2010245120A5/ja
Application granted granted Critical
Publication of JP5394111B2 publication Critical patent/JP5394111B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子部品が実装される配線基板、特に発熱部品が実装される配線基板に関するものである。
配線基板に実装される電子部品の中には、発熱部品があり、電子部品からの発熱は、基板を介して放熱される様になっている。
図20に於いて、従来の配線基板30について説明する。
尚、図20中、2はコア基板、3は発熱体である電子部品、4はスルーホール、5は銅製の放熱板、6,7はコア基板2の上面、下面に形成された銅パターン、11,12,13は電子部品3の接点を示している。又、電子部品3は半田層8を介して銅パターン6に固着され、放熱板5は半田層9を介して銅パターン7に固着されており、銅パターン6と銅パターン7とはスルーホール4によって電気的、熱的に導通されている。
電子部品3から発せられる熱は接点12、スルーホール4、銅パターン7を介して放熱板5に伝達され、放熱板5から放熱される様になっている。
斯かる従来の配線基板30では、電子部品3から放熱板5への伝熱経路がスルーホール4となり、伝熱面はスルーホール4の内壁に形成された銅めっき層となり、電子部品3から放熱板5への伝熱量を大きくする為には、スルーホール4を多数設ける必要があるが、スペースの制限等の制約から、充分な伝熱量を得ることは難しい。
又、図21は、従来の他の配線基板40を示している。従来の他の配線基板40では、1つのスルーホール4の伝熱量を大きくする為、スルーホール4に銅の芯材(以下銅柱16)を圧入している。スルーホール4が銅柱16により埋められ、中実となることから、伝熱量は大きく向上する。
然し乍ら、製造工程中の銅柱16の保持は圧入によって生じる摩擦力であり、スルーホール4の加工誤差等が保持力に影響を与え、必ずしも確実な保持方法とは言えない。更に、銅柱16を圧入した後の銅柱16の端面と銅パターン6の表面とを面一とすることは難しく、銅柱16の端面が突出している場合は、電子部品3の浮上がりを生じ、銅柱16が凹んでいる場合は、電子部品3と銅柱16の接触状態が不充分となり、伝熱量が低下する。
特開2008−210851号公報
本発明は斯かる実情に鑑み、銅製の芯材を容易に貫通孔に挿入、保持可能とし、配線基板の生産性の向上と共に、製作コストの削減を図るものである。
又、本発明は、貫通孔に挿入した芯材の端面と基板表面との凹凸をなくして面一とすることで貫通孔の熱抵抗を下げ、配線基板の伝熱効率の向上を図るものである。
本発明は、発熱部品が搭載される配線基板において、基板に形成された孔と、前記孔に挿入された芯材と、前記孔と前記芯材との隙間に充填された樹脂とを備え、前記基板の前記発熱部品が搭載される面において前記芯材と前記樹脂が面一に形成されている配線基板に係るものである。
また、本発明は、基板に形成された孔に芯材を挿入する工程と、前記基板の少なくとも一方の面に樹脂を載置する工程と、前記載置した樹脂を圧下することによって前記孔と前記芯材との間隙に前記樹脂を充填させる工程とを備える配線基板の製造方法に係るものである。
本発明によれば、基板に穿設される孔は芯材が挿入可能な大きさがあれば隙間の大きさに対する制約がなく、孔と芯材の成形に高い加工精度を必要とせず、製作コストも削減できるという優れた効果を発揮する。
本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第1の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 本発明の第2の実施例に於ける手順を示す配線基板の断面図である。 従来の配線基板を示す断面図である。 従来の他の配線基板を示す断面図である。
以下、図面を参照しつつ本発明の実施例を説明する。
図1〜図9に於いて、本発明の第1の実施例について説明する。尚、図1〜図9中、図21と同等のものには同符号を付し、その説明を省略する。
配線基板1を製作するには、先ず、図1に示す様に、コア基板2の片面には銅箔17が形成されている。コア基板2の裏面への導通、或は伝熱経路となる部位にはルータやドリルを用いて適当な大きさの貫通孔20を穿設する。
次に、図2に示す様に、上面に離型フィルム18を敷いたステンレス製の定盤19上に、銅箔17を下側としてコア基板2を載置する。コア基板2の載置後、芯材である銅柱16を、下面が離型フィルム18と当接する様に貫通孔20に挿入する。この時、貫通孔20の孔径は、銅柱16の径よりも大きくし、銅柱16が自由に挿入できる様にする。又、貫通孔20の孔の形状は銅柱16と同じである必要はなく、例えば銅柱16の断面が円形で、貫通孔20の断面が矩形であってもよい。又、銅柱16の長さはコア基板2と銅箔17を合わせた厚さと同じ長さであり、銅柱16の形状は貫通孔20に挿入可能であれば円柱や方柱等任意の形状でよい。尚、離型フィルム18は後述する半製品樹脂21を定盤19に付着させない為のものであり、コア基板2を、離型フィルム18を介さずに定盤19に直接設置することも可能である。
図3に示す様に、銅柱16の挿入後、プリプレグ等のゲル状の半製品樹脂21と銅箔22を一体化させた樹脂付銅箔23を、半製品樹脂21側を下方としてコア基板2上に載置する。尚、半製品樹脂21の体積は、貫通孔20と銅柱16の隙間を充填し、更にコア基板2と銅箔22との間に硬化層を形成するに足りる体積となっている。
図4に示す様に、樹脂付銅箔23の上面、即ち銅箔22上にステンレス製の定盤24を載置し、定盤19と定盤24とを配線基板用真空熱プレスを用いて真空状態で圧下し、加熱する。樹脂付銅箔23が圧下されることで、銅柱16が押圧されて下面が離型フィルム18に押付けられ、銅柱16の下面と銅箔17の下面とが略面一となる。又、半製品樹脂21が圧下されることで流動し、貫通孔20と銅柱16の隙間を充填する。真空状態で圧下しているので、半製品樹脂21が貫通孔20と銅柱16の隙間を満たす際に半製品樹脂21に混入した気泡、即ち隙間に残置した空気が除去される。又、圧下後、加熱されることで、半製品樹脂21が硬化し、銅箔22がコア基板2に接着される。又、浸入した半製品樹脂21の硬化により銅柱16が貫通孔20内で固定保持される。
配線基板1の圧下、加熱後、離型フィルム18と定盤19、及び定盤24を取外す。この時、銅柱16は硬化した半製品樹脂21によって貫通孔20内で固定保持されているものの、銅箔22と銅柱16の間には、半製品樹脂21が硬化した硬化層が介在している。この為、銅箔22と銅柱16とは絶縁体である半製品樹脂21によって遮られており、導通していない。銅箔22と銅柱16を導通させる為に、先ず図5に示す様にレーザやドリル、エンドミル等で銅箔22から銅柱16に向って垂直方向にブラインド穴25を穿設して銅柱16を露出させ、絶縁層である半製品樹脂21を除去する。
次に、図6に示す様に、ブラインド穴25及び銅箔22上が平面となる様に銅めっきを施すことで、ブラインド穴25を銅で埋め、更に銅箔22上に銅めっき層26を形成することで、銅めっき層26を介して銅箔22と銅柱16が導通される。尚、ブラインド穴25により銅柱16が露出すれば、銅柱16の高さはコア基板2の厚さと銅箔17の厚さを加えたものより低くてもよい。
銅めっき層26を形成した後、図7に示す様に、配線基板1の上下を反転させ、銅箔17の表面を上面、銅めっき層26の表面を下面とする。その後、露出した銅柱16の表面と、銅箔17の導体パターン形成箇所、及び導体パターン形成箇所に連続する電子部品3の載置箇所に対して有機フィルムからなるエッチングレジスト27を形成する。尚、エッチングレジスト27は作製したいパターンとなっている。又、載置箇所と銅柱16の表面が連続しない様にする。
エッチングレジスト27形成後、図8に示す様に、銅箔17に対してエッチング処理を施し、銅箔17のエッチングレジスト27を塗布しなかった箇所を除去し、エッチングレジスト27を取除くことでコア基板2の表面に導体パターン28が形成される。又、銅柱16と銅箔22と銅めっき層26とでアースパターン29が形成される。
次に、銅柱16の表面と、導体パターン28の電子部品3の載置箇所にペースト状の半田31を印刷し、図9に示す様に、半田31を印刷した箇所に電子部品3を載置することで、導体パターン28とアースパターン29が、半田31を介して接点32,33,34の3点で接触する。
最後に、半田31を加熱し、溶融させることで電子部品3と導体パターン28及びアースパターン29が接点32,33,34で電気的に接続され、又電子部品3が配線基板1に実装される。尚、接点32,33,34は、例えばFET(Field Effect Transistor)のそれぞれゲート端子、ソース端子、ドレイン端子をなしている。
電子部品3が配線基板1に実装されることで、電子部品3からの発熱はアースパターン29、即ち銅柱16を介して銅箔22及び銅めっき層26に伝えられ、銅めっき層26より放熱される。
尚、銅めっき層26に放熱板5を取付けることで更に放熱効率の向上を図ることができるのは言う迄もない。
上述の様に、本実施例の配線基板1に於いて、コア基板2に穿設される貫通孔20は、銅柱16が挿入可能な大きさがあればよく、貫通孔20と銅柱16の隙間は半製品樹脂21によって満たされるので隙間に対する制約がなく、更に銅柱16と銅箔22は、ブラインド穴25に埋められた銅めっき層26を介して導通される為、ブラインド穴25により銅柱16が露出すれば銅柱16の高さはコア基板2の厚さと銅箔17の厚さを加えたものより低くてもよい等、貫通孔20と銅柱16の成形に高い加工精度を必要とせず、コストも削減できる。
又、コア基板2を定盤19に載置し、その後貫通孔20に銅柱16を挿入して、銅柱16の下面を定盤19に当接させ、且つ樹脂付銅箔23を介して上面から定盤19の方向へと押圧されるので、銅柱16の位置決めが容易であり、コア基板2の表面と銅柱16の表面との凹凸を極めて小さくすることが可能となる。
又、銅柱16の上面に半製品樹脂21を載置したので、配線基板用真空熱プレスを用いた配線基板1の通常の製造工程で貫通孔20と銅柱16の隙間を半製品樹脂21で満たし、半製品樹脂21を硬化させて銅柱16を固定保持することができ、作業工程を減少させて作業効率の向上を図ることができる。
次に、図10〜図19に於いて、本発明の第2の実施例について説明する。尚、図10〜図19中、図1〜図9と同等のものには同符号を付し、その説明を省略する。
配線基板10を製造する際には、図10に示す様に、先ず、芯材である銅柱16を設ける箇所を除いて、銅製の放熱板5上にソルダレジストフィルム35を被覆する。ソルダレジストフィルム35被覆後、放熱板5にペースト状の半田36を印刷することで、ソルダレジストフィルム35が被覆されなかった箇所のみに半田36が印刷される。
次に、図11に示す様に、ソルダレジストフィルム35を取除き、半田36上に銅柱16を載置し、半田36を加熱して溶融させることで銅柱16を仮止めする。尚、半田36が印刷された面積は、銅柱16の底面積よりも大きくなっている。
銅柱16の仮止め後、図12に示す様に、放熱板5上に下面にプリプレグ等のゲル状の半製品樹脂37が貼付けられたコア基板2を載置する。コア基板2には、予め銅柱16の径よりも大きい適当な大きさの貫通孔20′が穿設されており、銅柱16が貫通孔20′に挿入されることで、コア基板2が放熱板5上に載置される。又、銅柱16の長さはコア基板2の厚さに半製品樹脂37の厚さを加えたものと同じ長さであり、銅柱16の形状は貫通孔20′に挿入可能であれば円柱や方柱等、任意の形状でよい。又、貫通孔20′を銅柱16に対して充分大きくすることで、銅柱16の仮止め時の位置決め誤差を吸収でき、作業性が向上する。
銅柱16の挿入後、図13に示す様に、プリプレグ等のゲル状の半製品樹脂38と銅箔39を一体化させた樹脂付銅箔41を、半製品樹脂38側を下方としてコア基板2上に載置する。尚、半製品樹脂37と半製品樹脂38の体積の合計は、貫通孔20′と銅柱16の隙間を充填し、更にコア基板2と銅箔39との間に硬化層を形成するに足りる体積となっている。
次に、図14に示す様に、銅箔39の上面と、放熱板5の下面にそれぞれステンレス製の定盤42,43を当接させ、配線基板用真空熱プレスを用いて真空状態で定盤42,43を圧下し、加熱する。放熱板5と樹脂付銅箔41が押圧されることで、半製品樹脂37と半製品樹脂38が押下されて流動し、貫通孔20′と銅柱16の隙間を充填する。又、真空状態で圧下しているので、半製品樹脂37と半製品樹脂38が貫通孔20′と銅柱16の隙間を満たす際に半製品樹脂37と半製品樹脂38に混入した気泡、即ち隙間に残置した空気が除去される。又、圧下後、加熱されることで、半製品樹脂37と半製品樹脂38が硬化し、銅箔39と放熱板5がコア基板2に接着される。又、浸入した半製品樹脂37と半製品樹脂38の硬化により、銅柱16が貫通孔20′内で固定保持される。
配線基板10の圧下、加熱後、定盤42,43を取外す。この時、銅柱16は隙間に浸入した半製品樹脂37と半製品樹脂38が硬化することによって貫通孔20′内で固定保持されている。又、銅箔39と銅柱16の間には半製品樹脂38が硬化した硬化層が介在している。この為、絶縁体である半製品樹脂38によって遮られており、絶縁状態となっている。銅箔39と銅柱16を導通させる為に、図15に示す様に、先ずレーザやドリル、エンドミル等で銅箔39から銅柱16に向って垂直方向にブラインド穴44を穿設して銅柱16を露出させ、絶縁層である半製品樹脂38を除去する。
次に、図16に示す様に、ブラインド穴44及び銅箔39上が平面となる様に銅めっきを施すことで、ブラインド穴44を銅で埋め、更に銅箔39上に銅めっき層45を形成することで、銅めっき層45を介して銅箔39と銅柱16が導通される。尚、ブラインド穴44により銅柱16が露出すればよいので、銅柱16の高さはコア基板2の厚さと半製品樹脂37の厚さを加えたものより低くてもよい。
続いて、図17に示す様に、銅めっき層45上の銅柱16の埋設箇所と導体パターン形成箇所、及び導体パターン形成箇所に連続する電子部品3の載置箇所に対して有機フィルムからなるエッチングレジスト46を形成する。尚、エッチングレジスト46は作製したいパターンとなっている。又、銅柱16の埋設箇所と電子部品3の載置箇所が連続しない様にする。
エッチングレジスト46形成後、銅めっき層45に対してエッチング処理を施し、銅めっき層45及び銅箔39のエッチングレジスト46を形成しなかった箇所を除去し、更にエッチングレジスト46を取除くことで半製品樹脂38の表面に導体パターン47が形成される。又、放熱板5と銅柱16と、銅柱16に連続する銅めっき層45及び銅箔39とでアースパターン48が形成される。
次に、図19に示す様に、アースパターン48と、導体パターン47の電子部品3の載置箇所にペースト状の半田49を印刷し、半田49を印刷した箇所に電子部品3を載置することで、導体パターン47とアースパターン48が、半田49を介して接点51,52,53の3点で接触する。
最後に、半田49を加熱し、溶融させることで電子部品3と導体パターン47及びアースパターン48が接点51,52,53で電気的に接続され、又電子部品3が配線基板10に実装される。尚、接点51,52,53は、例えばFET(Field Effect Transistor)のそれぞれゲート端子、ソース端子、ドレイン端子をなしている。
電子部品3が配線基板10に実装されることで、電子部品3からの発熱はアースパターン48、即ち銅めっき層45、銅箔39、銅柱16を介して放熱板5に伝えられ、放熱板5より放熱される。
上述の様に、本実施例の配線基板10に於いて、コア基板2に穿設される貫通孔20′は、銅柱16が挿入可能な大きさがあればよく、貫通孔20′と銅柱16の隙間は半製品樹脂37,38によって満たされるので隙間に対する制約がなく、更に銅柱16と銅箔39は、ブラインド穴44を埋める銅めっき層45を介して導通される為、ブラインド穴44により銅柱16が露出すれば銅柱16の高さはコア基板2の厚さより低くてもよい等、貫通孔20′と銅柱16の成形に高い加工精度を必要とせず、コストも削減できる。
又、放熱板5上の、銅柱16を設ける位置に予め半田36を印刷しているので、銅柱16を多数放熱板5に設ける必要がある際には、銅柱16を1本ずつ設けることなく機械を用いて纏めて設けることができ、配線基板10を製造する労力を大幅に軽減できる。
又、コア基板2の上面と下面には、それぞれ半製品樹脂38と半製品樹脂37が設けられているので、配線基板用真空熱プレスを用いた配線基板10の通常の製造工程で貫通孔20′と銅柱16の隙間を圧下により半製品樹脂37と半製品樹脂38で満たし、又半製品樹脂37と半製品樹脂38を硬化させて銅柱16を固定保持することができ、作業工程を減少させて作業効率の向上を図ることができる。
(付記)
又、本発明は以下の実施の態様を含む。
(付記1)定盤の上に載置された適当な大きさの貫通孔が穿設された基板と、前記貫通孔に上方から挿入された銅製の芯材と、前記基板の上面に載置された半製品樹脂を有し、前記貫通孔は前記芯材を挿入するのに充分な孔径を有し、前記貫通孔と前記芯材との間には隙間が形成され、前記半製品樹脂の上に別の定盤を載置し、2つの定盤を両面から圧下することで前記半製品樹脂を前記隙間に充填し、更に加熱することで前記半製品樹脂を硬化させ前記芯材を固定したことを特徴とする配線基板。
(付記2)放熱板の上に立設された銅製の芯材と、適当な大きさの貫通孔が穿設され、該貫通孔に前記芯材が挿入されることで前記放熱板の上に載置された基板と、該基板の上面と下面に載置された半製品樹脂を有し、前記貫通孔は前記芯材を挿入するのに充分な孔径を有し、前記貫通孔と前記芯材との間には隙間が形成され、前記放熱板と前記半製品樹脂とを両面から圧下することで前記半製品樹脂を前記隙間に充填し、更に加熱することで前記半製品樹脂を硬化させ前記芯材を固定することを特徴とする配線基板。
(付記3)基板に穿設された適当な大きさの貫通孔に銅製の芯材を挿入する工程と、前記基板の上面と下面の何れか一方に半製品樹脂を載置する工程と、前記基板と前記半製品樹脂を両面から圧下する工程と、前記基板を加熱する工程とを有することを特徴とする配線基板の製造方法。
1 配線基板
2 コア基板
3 電子部品
4 スルーホール
5 放熱板
10 配線基板
16 銅柱
20 貫通孔
21 半製品樹脂
22 銅箔
25 ブラインド穴
26 銅めっき層
28 導体パターン
29 アースパターン
37 半製品樹脂
38 半製品樹脂
44 ブラインド穴
45 銅めっき層
47 導体パターン
48 アースパターン

Claims (2)

  1. 発熱部品が搭載される配線基板において、
    基板に形成された孔と、
    孔に挿入された芯材と、
    前記孔と前記芯材との隙間に充填された樹脂と、
    前記芯材を覆う様前記基板の前記発熱部品が搭載される面の裏面に形成された樹脂層と、
    該樹脂層の上に形成された銅箔と、
    該銅箔から前記芯材に向って穿設され前記樹脂層を除去して前記芯材を露出させる穴と、
    該穴を充填すると共に前記銅箔上に形成された銅めっき層とを備え、
    前記基板の前記発熱部品が搭載される面において前記芯材と前記樹脂が面一に形成されことを特徴とする配線基板。
  2. 前記基板の前記発熱部品が搭載される面から前記樹脂と前記芯材が突出していることを特徴とする請求項1に記載の配線基板。
JP2009089407A 2009-04-01 2009-04-01 配線基板 Expired - Fee Related JP5394111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009089407A JP5394111B2 (ja) 2009-04-01 2009-04-01 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089407A JP5394111B2 (ja) 2009-04-01 2009-04-01 配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013099635A Division JP2013175779A (ja) 2013-05-09 2013-05-09 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2010245120A JP2010245120A (ja) 2010-10-28
JP2010245120A5 JP2010245120A5 (ja) 2012-05-24
JP5394111B2 true JP5394111B2 (ja) 2014-01-22

Family

ID=43097855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089407A Expired - Fee Related JP5394111B2 (ja) 2009-04-01 2009-04-01 配線基板

Country Status (1)

Country Link
JP (1) JP5394111B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5788854B2 (ja) * 2012-11-15 2015-10-07 シライ電子工業株式会社 回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326866A (ja) * 1994-05-31 1995-12-12 Murata Mfg Co Ltd 誘電体基板モジュール
JP2006066519A (ja) * 2004-08-25 2006-03-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2007227738A (ja) * 2006-02-24 2007-09-06 Kyocera Corp 発光素子用配線基板ならびに発光装置

Also Published As

Publication number Publication date
JP2010245120A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
JP5142119B2 (ja) 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JP5885630B2 (ja) プリント基板
US10499500B2 (en) Circuit board with embedded metal pallet and a method of fabricating the circuit board
TWI785716B (zh) 電路板及其製造方法
JP2010073851A (ja) 半導体装置
KR20110077042A (ko) 인쇄회로기판조립체의 제조방법
WO2012093509A1 (ja) 半導体装置およびその製造方法
JP2010062199A (ja) 回路基板
JP5394111B2 (ja) 配線基板
KR100919539B1 (ko) 방열기판 및 그 제조방법
JP6441204B2 (ja) 電源装置及びその製造方法
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2013175779A (ja) 配線基板の製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2013105792A5 (ja)
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
JP3933822B2 (ja) プリント配線基板及びその製造方法
CN215222596U (zh) 一种电路板及电子装置
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
WO2022160459A1 (zh) 一种电路板及其制造方法、电子装置
KR20110024686A (ko) 방열기판 및 그 제조방법
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP2006319255A (ja) 多層配線基板の製造方法
JP2015012161A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131016

R150 Certificate of patent or registration of utility model

Ref document number: 5394111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees