JP6949876B2 - 半導体装置、電界効果トランジスタ（ｆｅｔ）、及び半導体装置を製造する方法 - Google Patents
半導体装置、電界効果トランジスタ（ｆｅｔ）、及び半導体装置を製造する方法 Download PDFInfo
- Publication number
- JP6949876B2 JP6949876B2 JP2018557114A JP2018557114A JP6949876B2 JP 6949876 B2 JP6949876 B2 JP 6949876B2 JP 2018557114 A JP2018557114 A JP 2018557114A JP 2018557114 A JP2018557114 A JP 2018557114A JP 6949876 B2 JP6949876 B2 JP 6949876B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- semiconductor
- doped
- castellation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 230000005669 field effect Effects 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005266 casting Methods 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 16
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 11
- 235000004443 Ricinus communis Nutrition 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Description
［０００１］ 本発明は、ゲートの周りに巻きつけられた電界効果トランジスタ（ＷＡＧＦＥＴ）に関し、より詳細には、高濃度にドープされた層上に被覆された１つ以上のチャネル層をそれぞれ有する複数の３次元キャスタレーション構造を含むＷＡＧＦＥＴに関し、チャネル層を全方向から調節するために、ゲートメタルはキャスタレーション構造上およびキャスタレーション構造間に高濃度のゲート層と直接電気的に接触するように被覆されている。
［０００２］ 電界効果トランジスタ（ＦＥＴ）は、トランジスタ技術において周知であり、ＨＥＭＴ、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＦｉｎＦＥＴ等のような周知の種々のタイプがあり、水平装置または垂直装置として集積されることができる。典型的なＦＥＴは、シリコン、ガリウムヒ素（ＧａＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化インジウム（ＩｎＰ）等の様々な半導体層を含む。場合によっては、層内のキャリアの個体数を増加させるために、半導体層にはホウ素のような種々の不純物がドープされて、層のドーピングレベルが高いほど特定の半導体材料の導電率は高くなる。ＦＥＴはまた、ソース端子、ドレイン端子、およびゲート端子を含み、半導体層のうちの１つ以上がチャネル層と呼ばれ、ソース端子およびドレイン端子と電気的に接触する。ソース端子に供給される電位は、Ｎ型またはＰ型のいずれかの電気的キャリアがチャネル層を通ってドレイン端子に流れることを可能にする。ゲート端子に印加された電気信号は、チャネル層内のキャリアを調節する電界を生成し、ゲート電圧のわずかな変化は、チャネル層内のキャリアの個体数の大きな変動を引き起こし、ソース端子からドレイン端子への電流を変える。
［０００３］ 共通のベース構造上に全て被覆された１つまたは複数のチャネル層を含む離間したキャスタレーション構造を含むＦＥＴを提供することは、当技術分野では知られている。これらのタイプのキャスタレーションＦＥＴでは、キャスタレーション構造の全て、特にキャスタレーション構造の頂部およびキャスタレーション構造の側面を囲むように、共通のゲートメタルがベース構造上に被覆されている。このタイプの構成では、チャネル層を調節するためのゲート端子によって生成された電界は、チャネル層の頂部だけでなくチャネル層の側部にも印加され、電流の増幅を改善する。
［０００７］ 本発明の実施形態に関する以下の考察は、複数のキャスタレーション構造と高濃度にドープされたゲート層とを含むＷＡＧＦＥＴに関するものであり、ゲートメタルはキャスタレーション構造上とキャスタレーション構造間に被覆され、高濃度にドープされたゲート層に直接的に電気的に接続されて、全ての方向からチャネル層を調節し、考察は本質的に単なる例示であり、決して本発明またはその適用または用途を限定することを意図するものではない。
［０００８］ 図１は、以下で詳細に説明するように、１つ以上のチャネル層の調節をもたらすＷＡＧＦＥＴ１０の等角図である。ＷＡＧＦＥＴ１０は、例えばＳｉＣ、サファイア、ＧａＮ、ＡｌＮ、Ｓｉ、ＧａＡｓ等の任意の適切な材料で作られた基板１２を含む。この非限定的な例では、基板１２はＧａＡｓ基板である。次に、多数の半導体層が、特定のＦＥＴ設計のための所望の層厚までエピタキシャル層として基板１２上に成長される。例えば、この非限定的な実施形態では、バッファ層１４は基板１２上に成長され、ＩｎＧａＡｓバリア層１６がバッファ層１４上に成長される。高濃度にドープされたゲート層１８は、バリア層１６上に成長され、以下で詳細に説明するように、調節信号をチャネル層にもたらす擬似導電層である。ゲート層１８は、任意の適切な厚さを有し、多数のＮ型またはＰ型キャリアをもたらす任意の適切な不純物またはドーパントでドープされる、この非限定的な例におけるＧａＡｓ等の任意の適切な半導体材料とすることができる。適切で周知のパターニングおよび金属被覆ステップを用いて、ソース端子２４、ドレイン端子２６およびゲート端子２８をゲート層１８上に被覆し、ここで、ゲート端子２８は、以下の説明から明らかになるであろう理由のため、頂部３０および側部３２を含む。
［０００９］ 図２は、ゲート端子２８が除去されたＷＡＧＦＥＴ１０の等角図であり、複数のゲートキャスタレーション構造３６を示している。図３は、図１の線３−３を通るＷＡＧＦＥＴ１０の切り抜き断面図である。この実施形態では、ＷＡＧＦＥＴ１０は、２つのキャスタレーション構造３６を含む。しかしながら、当業者にはよく理解されるように、本明細書に記載されるタイプのこのようなキャスタレーションＦＥＴは、キャスタレーションゲートを形成する多くのキャスタレーション構造３６を含む。各キャスタレーション構造３６は、２つのチャネル層、すなわち、半導体スペーサ層４２によって分離された上部チャネル層３８および下部チャネル層４０を含み、チャネル層３８および４０は、量子井戸構造、例えば、ＧａＡｓおよびＡＩＡｓの代替層である。キャスタレーション構造３６は、２つのチャネル層３８および４０を含むが、これは非限定的な例として、キャスタレーション構造３６が単一のチャネル層または３つ以上のチャネル層のみを使用してもよい。さらに、下部チャネル層４０とゲート層１８との間に第２の半導体スペーサ層４４が設けられている。半導体キャップ層４６は、上部チャネル層３８上に成長され、上部チャネル層３８をゲート端子２８から絶縁する。スペーサ層４２，４４およびキャップ層４６は、任意の適切な半導体材料から作製することができ、本明細書で説明する目的に適した任意の厚さを有することができる。ゲート端子２８の側部３２は、キャスタレーション構造３６の側部を囲み、チャネル層３８および４０と電気的に接触している。
［００１０］ 明らかなように、この構成では、ゲート端子２８は、各キャスタレーション構造３６の頂部に形成され、各キャスタレーション構造３６の側部の周りに形成され、ゲート端子２８からの電圧ポテンシャルがチャネル層３８および４０の側部および頂部に与えられている。さらに、ゲート端子２８は、ゲート層１８と電気的に接触しているので、ゲート層１８は、端子層２８と同じ電位にあり、電流を流し、チャネル層３８および４０の底部に印加される電界を生成する。キャスタレーション構造３６の上面、側面、および下面からの電界効果は、各キャスタレーション構造３６のチャネル層３６および４０のそれぞれにおいて、より均一なチャネル流をもたらす。換言すれば、調節信号をチャネル層３８および４０のすべての側に印加することにより、電場のより均一な調節がもたらされ、異なる強度を有する信号を増幅するためにＷＡＧＦＥＴ１０をより高い直線性で動作させることができる。ゲート端子２８および高濃度にドープされたゲート層１８からの調節信号は、チャネル層３８および４０の性能を向上させるように、チャネル層３８および４０に一様な方法で装着させるように動作する。このようにして、ゲート層１８は、キャスタレーション構造３６と同じ方法によりベース層上で成長することができ、ゲート端子２８はキャスタレーション構造３６の頂部に被覆され、ゲート層１８が適切な導体として最終的に作用する。
［００１１］ 前述の考察は、単に本発明の例示的な実施形態を開示し説明する。当業者であれば、添付の特許請求の範囲に定義された本発明の精神および範囲から逸脱することなく、添付の図面および請求の範囲から様々な変更、改良、および変形が可能であることは容易に理解するであろう。
（項目１）
半導体装置において、
基板と、
前記基板上に被覆された複数の半導体層と、
前記半導体層上に被覆された高濃度にドープされたゲート層と、
前記高濃度にドープされた層上に形成され、互いに離間された複数のキャスタレーション構造であって、各キャスタレーション構造は、半導体スペーサ層で分けられた２つのチャネル層を含み、前記半導体スペーサ層は両方の前記チャネル層と接している、複数のキャスタレーション構造と、
複数の前記キャスタレーション構造上に形成されたゲートメタル構造であって、前記キャスタレーション構造上及び前記キャスタレーション構造間にゲートメタルが被覆されて高濃度にドープされた前記ゲート層と直接電気的に接触する、ゲートメタル構造とを含み、前記ゲートメタル構造に印加された電位は、上方向、下方向、及び横方向から各キャスタレーション構造の少なくとも１つの前記チャネル層を調節する、半導体装置。
（項目２）
各キャスタレーション構造は、２つの前記チャネル層の低い方と前記高濃度にドープされた層との間に半導体スペーサ層を含み、前記半導体スペーサ層は低い方の前記チャネル層と前記高濃度にドープされた層とに接触する、項目１に記載の半導体装置。
（項目３）
各キャスタレーション構造は、２つの前記チャネル層の高い方の頂部上にキャップ層を含む、項目１に記載の半導体装置。
（項目４）
前記高濃度にドープされた層は、高濃度にドープされたＮ型ＧａＡｓ層である、項目１に記載の半導体装置。
（項目５）
前記キャスタレーション構造の各々の内の２つの前記チャネル層は、量子井戸構造である、項目１に記載の半導体装置。
（項目６）
前記基板はＧａＡｓ基板である、項目１に記載の半導体装置。
（項目７）
前記半導体装置は、電界効果トランジスタである、項目１に記載の半導体装置。
（項目８）
電界効果トランジスタ（ＦＥＴ）において、
基板と、
前記基板上に被覆された複数の半導体層と、
前記半導体層上に被覆された高濃度にドープされたゲート層と、
前記高濃度にドープされた層上に形成され、互いに離間された複数のキャスタレーション構造であって、各キャスタレーション構造は、上部チャネル層、下部チャネル層、前記上部チャネル層と前記下部チャネル層との間に配置されて前記上部チャネル層および前記下部チャネル層の両方と接触する第１の半導体スペーサ層、前記下部チャネル層と前記高濃度にドープされた層との間に配置されて前記下部チャネル層および前記高濃度ドープゲート層と接触する第２の半導体スペーサ層、および前記上部チャネル層の頂部に配置されたキャップ層を含む、キャスタレーション構造と、
複数の前記キャスタレーション構造上に形成されたゲートメタル構造であって、前記キャスタレーション構造上及び前記キャスタレーション構造間にゲートメタルが被覆されて、前記高濃度にドープされたゲート層と直接電気的に接触するように形成され、前記ゲートメタル構造に印加された電位は、上方向、下方向、及び横方向から各キャスタレーション構造の前記チャネル層を調節する、電界効果トランジスタ（ＦＥＴ）。
（項目９）
前記高濃度にドープされた層は、高濃度にドープされたＮ型ＧａＡｓ層である、項目８に記載のＦＥＴ。
（項目１０）
キャスタレーション構造の各々の内の前記上部チャネル層および前記下部チャネル層は量子井戸構造である、項目８に記載のＦＥＴ。
（項目１１）
前記基板はＧａＡｓ基板である、項目８に記載のＦＥＴ。
（項目１２）
半導体装置を製造する方法において、
基板を準備するステップと、
前記基板上に被覆された複数の半導体層をエピタキシャル成長させるステップと、
前記半導体層上に高濃度にドープされたゲート層をエピタキシャル成長させるステップと、
高濃度にドープされた前記層上に互いに離間して配置された複数のキャスタレーション構造を形成するステップであって、キャスタレーション構造の各々は半導体スペーサ層で分離された２つのチャネル層を含み、前記半導体スペーサ層は前記チャネル層の両方と接触する、ステップと、
複数の前記キャスタレーション構造上にゲートメタル構造を形成するステップであって、前記ゲートメタルは、前記キャスタレーション構造上および前記キャスタレーション構造間に前記高濃度にドープされたゲート層と直接電気接触するように被覆され、前記ゲートメタル構造に付与された電位は、上方向、下方向、及び横方向からキャスタレーション構造の各々の少なくとも１つの前記チャネル層を調節する、ステップと、
を含む半導体装置を製造する方法。
（項目１３）
複数のキャスタレーション構造を形成するステップは、低い方の前記チャネル層と高濃度にドープされた前記層との間の半導体スペーサ層を含み、前記半導体スペーサ層は低い方の前記チャネル層と高濃度にドープされた前記層とに接触することを含む、項目１２に記載の方法。
（項目１４）
複数のキャスタレーション構造を形成するステップは、上側にある前記チャネル層の頂部上にキャップ層を含むキャスタレーション構造の形成を含む、項目１２に記載の方法。
（項目１５）
高濃度にドープされた前記層は、高濃度にドープされたＮ型ＧａＡｓ層である、項目１２に記載の方法。
（項目１６）
複数のキャスタレーション構造を形成するステップは、２つの前記チャネル層が量子井戸構造であるキャスタレーション構造を形成することを含む、項目１２に記載の方法。
（項目１７）
基板を提供するステップは、ＧａＡｓ基板を提供することを含む、項目１２に記載の方法。
（項目１８）
前記半導体装置は、電界効果トランジスタである、項目１２に記載の方法。
（項目１）
半導体装置において、
基板と、
前記基板上に被覆された複数の半導体層と、
前記半導体層上に被覆された高濃度にドープされたゲート層と、
前記高濃度にドープされた層上に形成され、互いに離間された複数のキャスタレーション構造であって、各キャスタレーション構造は、半導体スペーサ層で分けられた２つのチャネル層を含み、前記半導体スペーサ層は両方の前記チャネル層と接している、複数のキャスタレーション構造と、
複数の前記キャスタレーション構造上に形成されたゲートメタル構造であって、前記キャスタレーション構造上及び前記キャスタレーション構造間にゲートメタルが被覆されて高濃度にドープされた前記ゲート層と直接電気的に接触する、ゲートメタル構造とを含み、前記ゲートメタル構造に印加された電位は、上方向、下方向、及び横方向から各キャスタレーション構造の少なくとも１つの前記チャネル層を調節する、半導体装置。
（項目２）
各キャスタレーション構造は、２つの前記チャネル層の低い方と前記高濃度にドープされた層との間に半導体スペーサ層を含み、前記半導体スペーサ層は低い方の前記チャネル層と前記高濃度にドープされた層とに接触する、項目１に記載の半導体装置。
（項目３）
各キャスタレーション構造は、２つの前記チャネル層の高い方の頂部上にキャップ層を含む、項目１に記載の半導体装置。
（項目４）
前記高濃度にドープされた層は、高濃度にドープされたＮ型ＧａＡｓ層である、項目１に記載の半導体装置。
（項目５）
前記キャスタレーション構造の各々の内の２つの前記チャネル層は、量子井戸構造である、項目１に記載の半導体装置。
（項目６）
前記基板はＧａＡｓ基板である、項目１に記載の半導体装置。
（項目７）
前記半導体装置は、電界効果トランジスタである、項目１に記載の半導体装置。
（項目８）
電界効果トランジスタ（ＦＥＴ）において、
基板と、
前記基板上に被覆された複数の半導体層と、
前記半導体層上に被覆された高濃度にドープされたゲート層と、
前記高濃度にドープされた層上に形成され、互いに離間された複数のキャスタレーション構造であって、各キャスタレーション構造は、上部チャネル層、下部チャネル層、前記上部チャネル層と前記下部チャネル層との間に配置されて前記上部チャネル層および前記下部チャネル層の両方と接触する第１の半導体スペーサ層、前記下部チャネル層と前記高濃度にドープされた層との間に配置されて前記下部チャネル層および前記高濃度ドープゲート層と接触する第２の半導体スペーサ層、および前記上部チャネル層の頂部に配置されたキャップ層を含む、キャスタレーション構造と、
複数の前記キャスタレーション構造上に形成されたゲートメタル構造であって、前記キャスタレーション構造上及び前記キャスタレーション構造間にゲートメタルが被覆されて、前記高濃度にドープされたゲート層と直接電気的に接触するように形成され、前記ゲートメタル構造に印加された電位は、上方向、下方向、及び横方向から各キャスタレーション構造の前記チャネル層を調節する、電界効果トランジスタ（ＦＥＴ）。
（項目９）
前記高濃度にドープされた層は、高濃度にドープされたＮ型ＧａＡｓ層である、項目８に記載のＦＥＴ。
（項目１０）
キャスタレーション構造の各々の内の前記上部チャネル層および前記下部チャネル層は量子井戸構造である、項目８に記載のＦＥＴ。
（項目１１）
前記基板はＧａＡｓ基板である、項目８に記載のＦＥＴ。
（項目１２）
半導体装置を製造する方法において、
基板を準備するステップと、
前記基板上に被覆された複数の半導体層をエピタキシャル成長させるステップと、
前記半導体層上に高濃度にドープされたゲート層をエピタキシャル成長させるステップと、
高濃度にドープされた前記層上に互いに離間して配置された複数のキャスタレーション構造を形成するステップであって、キャスタレーション構造の各々は半導体スペーサ層で分離された２つのチャネル層を含み、前記半導体スペーサ層は前記チャネル層の両方と接触する、ステップと、
複数の前記キャスタレーション構造上にゲートメタル構造を形成するステップであって、前記ゲートメタルは、前記キャスタレーション構造上および前記キャスタレーション構造間に前記高濃度にドープされたゲート層と直接電気接触するように被覆され、前記ゲートメタル構造に付与された電位は、上方向、下方向、及び横方向からキャスタレーション構造の各々の少なくとも１つの前記チャネル層を調節する、ステップと、
を含む半導体装置を製造する方法。
（項目１３）
複数のキャスタレーション構造を形成するステップは、低い方の前記チャネル層と高濃度にドープされた前記層との間の半導体スペーサ層を含み、前記半導体スペーサ層は低い方の前記チャネル層と高濃度にドープされた前記層とに接触することを含む、項目１２に記載の方法。
（項目１４）
複数のキャスタレーション構造を形成するステップは、上側にある前記チャネル層の頂部上にキャップ層を含むキャスタレーション構造の形成を含む、項目１２に記載の方法。
（項目１５）
高濃度にドープされた前記層は、高濃度にドープされたＮ型ＧａＡｓ層である、項目１２に記載の方法。
（項目１６）
複数のキャスタレーション構造を形成するステップは、２つの前記チャネル層が量子井戸構造であるキャスタレーション構造を形成することを含む、項目１２に記載の方法。
（項目１７）
基板を提供するステップは、ＧａＡｓ基板を提供することを含む、項目１２に記載の方法。
（項目１８）
前記半導体装置は、電界効果トランジスタである、項目１２に記載の方法。
Claims (18)
- 半導体装置において、
基板と、
前記基板上に被覆された複数の半導体層と、
前記半導体層上に被覆された高濃度にドープされたゲート層と、
前記高濃度にドープされたゲート層上に形成され、互いに離間された複数のキャスタレーション構造であって、各キャスタレーション構造は、少なくとも１つのチャネル層を含む、複数のキャスタレーション構造と、
複数の前記キャスタレーション構造上に形成されたゲートメタル構造であって、前記キャスタレーション構造上及び前記キャスタレーション構造間にゲートメタルが被覆されており、前記高濃度にドープされたゲート層は、同じ平面で前記キャスタレーション構造と前記キャスタレーション構造間の前記ゲートメタルとに直接電気的に接触する、ゲートメタル構造とを含み、前記ゲートメタル構造に印加された電位は、上方向、下方向、及び横方向から各キャスタレーション構造の少なくとも１つの前記チャネル層を調節する、半導体装置。 - 各キャスタレーション構造は、２つの前記チャネル層の低い方と前記高濃度にドープされたゲート層との間に半導体スペーサ層を含み、前記半導体スペーサ層は低い方の前記チャネル層と前記高濃度にドープされたゲート層とに接触する、請求項１に記載の半導体装置。
- 各キャスタレーション構造は、２つの前記チャネル層の高い方の頂部上にキャップ層を含む、請求項１に記載の半導体装置。
- 前記高濃度にドープされたゲート層は、高濃度にドープされたＮ型ＧａＡｓ層である、請求項１に記載の半導体装置。
- 前記キャスタレーション構造の各々の内の２つの前記チャネル層は、量子井戸構造である、請求項１に記載の半導体装置。
- 前記基板はＧａＡｓ基板である、請求項１に記載の半導体装置。
- 前記半導体装置は、電界効果トランジスタである、請求項１に記載の半導体装置。
- 電界効果トランジスタ（ＦＥＴ）において、
基板と、
前記基板上に被覆された複数の半導体層と、
前記半導体層上に被覆された高濃度にドープされたゲート層と、
前記高濃度にドープされたゲート層上に形成され、互いに離間された複数のキャスタレーション構造であって、各キャスタレーション構造は、上部チャネル層、下部チャネル層、前記上部チャネル層と前記下部チャネル層との間に配置されて前記上部チャネル層および前記下部チャネル層の両方と接触する第１の半導体スペーサ層、前記下部チャネル層と前記高濃度にドープされたゲート層との間に配置されて前記下部チャネル層および前記高濃度にドープされたゲート層と接触する第２の半導体スペーサ層、および前記上部チャネル層の頂部に配置されたキャップ層を含む、キャスタレーション構造と、
複数の前記キャスタレーション構造上に形成されたゲートメタル構造であって、前記キャスタレーション構造上及び前記キャスタレーション構造間にゲートメタルが被覆されており、前記高濃度にドープされたゲート層は、同じ平面で前記キャスタレーション構造と前記キャスタレーション構造間の前記ゲートメタルとに直接電気的に接触するように形成され、前記ゲートメタル構造に印加された電位は、上方向、下方向、及び横方向から各キャスタレーション構造の前記チャネル層を調節する、電界効果トランジスタ（ＦＥＴ）。 - 前記高濃度にドープされたゲート層は、高濃度にドープされたＮ型ＧａＡｓ層である、請求項８に記載のＦＥＴ。
- キャスタレーション構造の各々の内の前記上部チャネル層および前記下部チャネル層は量子井戸構造である、請求項８に記載のＦＥＴ。
- 前記基板はＧａＡｓ基板である、請求項８に記載のＦＥＴ。
- 半導体装置を製造する方法において、
基板を準備するステップと、
前記基板上に被覆された複数の半導体層をエピタキシャル成長させるステップと、
前記半導体層上に高濃度にドープされたゲート層をエピタキシャル成長させるステップと、
前記高濃度にドープされたゲート層上に互いに離間して配置された複数のキャスタレーション構造を形成するステップであって、キャスタレーション構造の各々は半導体スペーサ層で分離された２つのチャネル層を含み、前記半導体スペーサ層は前記チャネル層の両方と接触する、ステップと、
複数の前記キャスタレーション構造上にゲートメタル構造を形成するステップであって、前記ゲートメタル構造は、前記キャスタレーション構造上および前記キャスタレーション構造間にゲートメタルが被覆されており、前記高濃度にドープされたゲート層は、同じ平面で前記キャスタレーション構造と前記キャスタレーション構造間の前記ゲートメタルとに直接電気的に接触するように形成され、前記ゲートメタル構造に付与された電位は、上方向、下方向、及び横方向からキャスタレーション構造の各々の少なくとも１つの前記チャネル層を調節する、ステップと、
を含む半導体装置を製造する方法。 - 複数のキャスタレーション構造を形成するステップは、低い方の前記チャネル層と前記高濃度にドープされたゲート層との間の半導体スペーサ層を含み、前記半導体スペーサ層は低い方の前記チャネル層と前記高濃度にドープされたゲート層とに接触することを含む、請求項１２に記載の方法。
- 複数のキャスタレーション構造を形成するステップは、上側にある前記チャネル層の頂部上にキャップ層を含むキャスタレーション構造の形成を含む、請求項１２に記載の方法。
- 前記高濃度にドープされたゲート層は、高濃度にドープされたＮ型ＧａＡｓ層である、請求項１２に記載の方法。
- 複数のキャスタレーション構造を形成するステップは、２つの前記チャネル層が量子井戸構造であるキャスタレーション構造を形成することを含む、請求項１２に記載の方法。
- 基板を提供するステップは、ＧａＡｓ基板を提供することを含む、請求項１２に記載の方法。
- 前記半導体装置は、電界効果トランジスタである、請求項１２に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/163,375 US9882000B2 (en) | 2016-05-24 | 2016-05-24 | Wrap around gate field effect transistor (WAGFET) |
| US15/163,375 | 2016-05-24 | ||
| PCT/US2017/030765 WO2017205015A1 (en) | 2016-05-24 | 2017-05-03 | Wrap around gate field effect transistor (wagfet) |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019517135A JP2019517135A (ja) | 2019-06-20 |
| JP6949876B2 true JP6949876B2 (ja) | 2021-10-13 |
Family
ID=58708047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018557114A Active JP6949876B2 (ja) | 2016-05-24 | 2017-05-03 | 半導体装置、電界効果トランジスタ（ｆｅｔ）、及び半導体装置を製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9882000B2 (ja) |
| JP (1) | JP6949876B2 (ja) |
| TW (1) | TWI734783B (ja) |
| WO (1) | WO2017205015A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886393B2 (en) * | 2017-10-17 | 2021-01-05 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with tunable threshold voltage |
| KR102421763B1 (ko) * | 2017-11-08 | 2022-07-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN115516645A (zh) * | 2020-05-13 | 2022-12-23 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US7714384B2 (en) | 2003-09-15 | 2010-05-11 | Seliskar John J | Castellated gate MOSFET device capable of fully-depleted operation |
| US7271444B2 (en) | 2003-12-11 | 2007-09-18 | International Business Machines Corporation | Wrap-around gate field effect transistor |
| US6888181B1 (en) | 2004-03-18 | 2005-05-03 | United Microelectronics Corp. | Triple gate device having strained-silicon channel |
| US7122412B2 (en) | 2004-04-30 | 2006-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a necked FINFET device |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US7432139B2 (en) | 2005-06-29 | 2008-10-07 | Amberwave Systems Corp. | Methods for forming dielectrics and metal electrodes |
| EP1892765A1 (en) | 2006-08-23 | 2008-02-27 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Method for doping a fin-based semiconductor device |
| US7859044B2 (en) | 2007-07-24 | 2010-12-28 | International Business Machines Corporation | Partially gated FINFET with gate dielectric on only one sidewall |
| EP2073267A1 (en) | 2007-12-19 | 2009-06-24 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Method of fabricating multi-gate semiconductor devices and devices obtained |
| US8241971B2 (en) | 2009-09-17 | 2012-08-14 | International Business Machines Corporation | MOSFET with a nanowire channel and fully silicided (FUSI) wrapped around gate |
| US20120305893A1 (en) * | 2010-02-19 | 2012-12-06 | University College Cork-National University of Ireland ,Cork | Transistor device |
| US8394684B2 (en) | 2010-07-22 | 2013-03-12 | International Business Machines Corporation | Structure and method for stress latching in non-planar semiconductor devices |
| US9287412B2 (en) | 2011-05-06 | 2016-03-15 | Faquir Chand Jain | Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices |
| CN106887453B (zh) * | 2011-12-19 | 2020-08-21 | 英特尔公司 | Ⅲ族-n纳米线晶体管 |
| US8629512B2 (en) | 2012-03-28 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate stack of fin field effect transistor with slanted sidewalls |
| US8497177B1 (en) | 2012-10-04 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a FinFET device |
| US8847324B2 (en) | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
| US8823060B1 (en) | 2013-02-20 | 2014-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for inducing strain in FinFET channels |
| US9484423B2 (en) * | 2013-11-01 | 2016-11-01 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet III-V channel FETs |
| US10553718B2 (en) * | 2014-03-14 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices with core-shell structures |
| WO2015190852A1 (en) * | 2014-06-11 | 2015-12-17 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet strained channel fets and methods of fabricating the same |
| JP6428789B2 (ja) * | 2014-06-24 | 2018-11-28 | インテル・コーポレーション | 集積回路、相補型金属酸化膜半導体（ｃｍｏｓ）デバイス、コンピューティングシステム、および方法 |
| US9385224B2 (en) | 2014-08-13 | 2016-07-05 | Northrop Grumman Systems Corporation | Method of forming an integrated multichannel device and single channel device structure |
| KR102455433B1 (ko) * | 2015-07-03 | 2022-10-17 | 삼성전자주식회사 | 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법 |
| KR102482877B1 (ko) * | 2016-02-01 | 2022-12-29 | 삼성전자 주식회사 | 집적회로 소자 및 그 제조 방법 |
-
2016
- 2016-05-24 US US15/163,375 patent/US9882000B2/en active Active
-
2017
- 2017-05-03 WO PCT/US2017/030765 patent/WO2017205015A1/en active Application Filing
- 2017-05-03 JP JP2018557114A patent/JP6949876B2/ja active Active
- 2017-05-10 TW TW106115505A patent/TWI734783B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170345895A1 (en) | 2017-11-30 |
| WO2017205015A1 (en) | 2017-11-30 |
| TWI734783B (zh) | 2021-08-01 |
| US9882000B2 (en) | 2018-01-30 |
| TW201806150A (zh) | 2018-02-16 |
| JP2019517135A (ja) | 2019-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220173235A1 (en) | Breakdown Resistant HEMT Substrate and Device | |
| JP4531071B2 (ja) | 化合物半導体装置 | |
| US10109736B2 (en) | Superlattice buffer structure for gallium nitride transistors | |
| JP5885750B2 (ja) | バッファ降伏電圧が増大されたｈｅｍｔ | |
| JP6381881B2 (ja) | 高電子移動度トランジスタ及びその駆動方法 | |
| Raj et al. | Demonstration of a GaN/AlGaN superlattice-based p-channel FinFET with high ON-current | |
| US9401403B2 (en) | Nitride semiconductor structure | |
| KR102065113B1 (ko) | 고전자이동도 트랜지스터 및 그 제조 방법 | |
| KR101946454B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| TWI675480B (zh) | 異質接面場效電晶體及其製造方法 | |
| US10199476B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US7786509B2 (en) | Field-effect transistor and method of making same | |
| JP6949876B2 (ja) | 半導体装置、電界効果トランジスタ（ｆｅｔ）、及び半導体装置を製造する方法 | |
| JP5343910B2 (ja) | 化合物半導体装置の製造方法 | |
| US20230207636A1 (en) | High Voltage Blocking III-V Semiconductor Device | |
| KR20150016868A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10134908B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9559161B2 (en) | Patterned back-barrier for III-nitride semiconductor devices | |
| JP2018060985A (ja) | 半導体装置 | |
| US9818858B1 (en) | Multi-layer active layer having a partial recess | |
| KR101200274B1 (ko) | 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법 | |
| JP2008227039A (ja) | 半導体装置 | |
| JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| KR20220028926A (ko) | 단방향 전력 스위칭 소자 | |
| JP2011166005A (ja) | 窒化物半導体を用いた半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A525 Effective date: 20181225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210922 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6949876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |