JP6949518B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6949518B2
JP6949518B2 JP2017057040A JP2017057040A JP6949518B2 JP 6949518 B2 JP6949518 B2 JP 6949518B2 JP 2017057040 A JP2017057040 A JP 2017057040A JP 2017057040 A JP2017057040 A JP 2017057040A JP 6949518 B2 JP6949518 B2 JP 6949518B2
Authority
JP
Japan
Prior art keywords
transistor
gate
voltage
display device
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017057040A
Other languages
English (en)
Other versions
JP2018159818A (ja
Inventor
玄士朗 河内
玄士朗 河内
邦晶 天野
邦晶 天野
桶　隆太郎
隆太郎 桶
大介 梶田
大介 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2017057040A priority Critical patent/JP6949518B2/ja
Priority to CN201880020498.4A priority patent/CN110476201B/zh
Priority to PCT/JP2018/003188 priority patent/WO2018173494A1/ja
Publication of JP2018159818A publication Critical patent/JP2018159818A/ja
Priority to US16/575,002 priority patent/US10867569B2/en
Application granted granted Critical
Publication of JP6949518B2 publication Critical patent/JP6949518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、表示装置に関する。
液晶表示装置等の表示装置には、スイッチング素子として薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が用いられている。従来から、温度環境、使用時間、印加電圧等の変化により、薄膜トランジスタの閾値電圧（Ｖｔｈ）がシフトすることが知られている。薄膜トランジスタの閾値電圧がシフトすると、スイッチング動作が不安定になり、表示品位の低下を招く。そこで、薄膜トランジスタの閾値電圧を検出して、閾値電圧を補正する技術が提案されている（例えば特許文献１参照）。
米国特許第６２２９５０６号公報
しかし、上記従来の技術では、閾値電圧を検出するためにガラス基板上に、複数の薄膜トランジスタから成る検出回路を形成する必要があるため、回路構成が複雑化する問題が生じる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、簡易な構成により薄膜トランジスタの閾値電圧のシフト量を検出することができる表示装置を提供することにある。
上記課題を解決するために、本発明に係る表示装置は、複数のソース線と、複数のゲート線と、前記複数のソース線のそれぞれにデータ信号を供給するソースドライバと、前記複数のゲート線のそれぞれにゲート信号を供給するゲートドライバと、前記各ソース線及び前記各ゲート線に電気的に接続された複数の画素トランジスタと、ドレイン電極の引き出し配線が第１外部端子に電気的に接続され、ゲート電極の引き出し配線が第２外部端子に電気的に接続され、ソース電極の引き出し配線が第３外部端子に電気的に接続されたモニタトランジスタと、ドレイン電極の引き出し配線が第４外部端子に電気的に接続され、ゲート電極の引き出し配線が第５外部端子に電気的に接続され、ソース電極の引き出し配線が第６外部端子に電気的に接続された基準トランジスタと、前記第３外部端子及び前記第６外部端子に電気的に接続され、前記モニタトランジスタの閾値電圧のシフト量を検出する検出部と、を含むことを特徴とする。
本発明に係る表示装置では、画像を表示する第１モードと、前記モニタトランジスタの閾値電圧のシフト量を検出する第２モードとを含み、前記第１モードでは、前記モニタトランジスタの前記ドレイン電極に前記データ信号を印加し、前記モニタトランジスタの前記ゲート電極に前記ゲート信号を印加し、前記基準トランジスタの前記ドレイン電極及び前記ゲート電極の引き出し配線を定電圧源に接続し、前記第２モードでは、前記モニタトランジスタ及び前記基準トランジスタのそれぞれの前記ドレイン電極に所定の電圧を印加し、前記モニタトランジスタ及び前記基準トランジスタのそれぞれの前記ゲート電極の引き出し配線を定電圧源に接続し、前記検出部は、前記モニタトランジスタ及び前記基準トランジスタのそれぞれのドレイン電流に基づいて前記シフト量を検出してもよい。
本発明に係る表示装置では、前記シフト量に基づいて前記複数の画素トランジスタに補正電圧を印加させる制御部をさらに含み、前記シフト量が第１基準電圧より大きい場合、前記制御部は、前記複数の画素トランジスタのそれぞれのゲート電極に前記補正電圧を印加させてもよい。
本発明に係る表示装置では、前記制御部は、前記シフト量が大きい程、前記補正電圧の印加期間を長く設定してもよい。
本発明に係る表示装置では、前記補正電圧の信号波形は、立ち上がり期間及び立ち下がり期間が傾斜してもよい。
本発明に係る表示装置では、前記シフト量が第１基準電圧より大きい場合、前記制御部は、前記ソースドライバ及び前記ゲートドライバに制御信号を出力し、前記ソースドライバは、前記制御信号を受信すると、所定期間だけ、前記各ソース線に共通電圧を出力し、前記ゲートドライバは、前記制御信号を受信すると、前記所定期間だけ、前記各ゲート線に前記補正電圧を出力してもよい。
本発明に係る表示装置では、前記制御部が前記複数の画素トランジスタのそれぞれのゲート電極に前記補正電圧を印加させる処理は、前記表示装置の電源をＯＦＦする操作を受け付けた後に実行してもよい。
本発明に係る表示装置では、前記制御部が前記複数の画素トランジスタのそれぞれのゲート電極に前記補正電圧を印加させる処理では、前記制御部が、前記複数のゲート線に順次、前記補正電圧を供給させてもよい。
本発明に係る表示装置では、前記複数のソース線と、前記複数のゲート線と、前記ソースドライバと、前記ゲートドライバと、前記複数の画素トランジスタと、前記モニタトランジスタと、前記基準トランジスタとは、表示パネルに設けられており、前記検出部は、前記表示パネルの外部に設けられてもよい。
本発明に係る表示装置では、前記モニタトランジスタ及び前記基準トランジスタは、前記表示パネルの非表示領域において、互いに近接して配置されてもよい。
本発明に係る表示装置では、画像を表示する第１モードと、前記モニタトランジスタの閾値電圧のシフト量を検出する第２モードとを含み、前記第１モードでは、前記モニタトランジスタの前記ドレイン電極に前記データ信号を印加し、前記モニタトランジスタの前記ゲート電極に前記ゲート信号を印加し、前記基準トランジスタの前記ドレイン電極及び前記ゲート電極の引き出し配線を定電圧源に接続し、前記第２モードでは、前記モニタトランジスタの前記ドレイン電極及び前記ゲート電極を互いに電気的に接続するとともに定電流源に電気的に接続し、前記基準トランジスタの前記ドレイン電極及び前記ゲート電極を互いに電気的に接続するとともに前記定電流源に電気的に接続し、前記検出部は、前記モニタトランジスタ及び前記基準トランジスタのそれぞれのドレイン電圧に基づいて前記シフト量を検出してもよい。
上記課題を解決するために、本発明に係る表示装置は、複数のソース線と、複数のゲート線と、前記複数のソース線のそれぞれにデータ信号を供給するソースドライバと、前記複数のゲート線のそれぞれにゲート信号を供給するゲートドライバと、前記各ソース線及び前記各ゲート線に電気的に接続された複数の画素トランジスタと、ドレイン電極の引き出し配線が第１外部端子に電気的に接続され、ゲート電極の引き出し配線が第２外部端子に電気的に接続され、ソース電極の引き出し配線が第３外部端子に電気的に接続されたモニタトランジスタと、前記第３外部端子に電気的に接続され、前記モニタトランジスタの閾値電圧のシフト量を検出する検出部と、を含むことを特徴とする。
上記課題を解決するために、本発明に係る表示装置は、複数のソース線と、複数のゲート線と、前記複数のソース線のそれぞれにデータ信号を供給するソースドライバと、前記複数のゲート線のそれぞれにゲート信号を供給するゲートドライバと、前記各ソース線及び前記各ゲート線に電気的に接続された複数の画素トランジスタと、前記複数の画素トランジスタのそれぞれと電気的に接続する複数の画素電極と、複数のモニタトランジスタと、を含み、前記複数の画素トランジスタ及び前記複数のモニタトランジスタのそれぞれは、同一層に同一材料で形成された、ゲート電極、半導体層、ソース電極及びドレイン電極、を有し、前記複数のモニタトランジスタは、前記複数の画素電極に電気的に接続されていない、ことを特徴とする。
本発明に係る表示装置では、前記複数の画素トランジスタは、表示領域に形成され、前記モニタトランジスタは、非表示領域に形成されてもよい。
本発明に係る表示装置では、前記モニタトランジスタは、前記ソースドライバ及び前記ゲートドライバに電気的に接続されていなくてもよい。
本発明に係る表示装置によれば、簡易な構成により薄膜トランジスタの閾値電圧のシフト量を検出することができる。
本実施形態に係る液晶表示装置の概略構成を示す平面図である。 本実施形態に係る表示パネルの画素の構成を示す平面図である。 図２のＡ−Ａ´断面図である。 図２のＢ−Ｂ´断面図である。 モニタトランジスタの構成を示す平面図である。 基準トランジスタの構成を示す平面図である。 図５のＣ−Ｃ´断面図である。 本実施形態に係る補正回路の構成を示す図である。 本実施形態に係る補正回路の構成を示す図である。 補正モードの動作例を示すフローチャートである。 モニタトランジスタの閾値電圧のシフト量の時間変化を示すグラフである。 通常モード及び補正モードにおいて、画素トランジスタに印加される電圧の信号波形を示す図である。 閾値電圧のシフト量と補正期間の関係を示すグラフである。 表示期間と補正期間の様子を示すタイミングチャートである。 動作時間と閾値電圧との関係を示すグラフである。 本実施形態に係る液晶表示装置の他の構成を示す図である。 本実施形態に係る液晶表示装置の他の構成を示す図である。
本発明の実施形態について、図面を用いて以下に説明する。以下の実施形態では、液晶表示装置を例に挙げるが、本発明に係る表示装置は、液晶表示装置に限定されるものではなく、例えば有機ＥＬ表示装置等であってもよい。
図１は、本実施形態に係る液晶表示装置の概略構成を示す平面図である。液晶表示装置１は、表示パネル１０、ソースドライバＳＤ（ＩＣ）、ゲートドライバＧＤ（ＩＣ）、及び、バックライト（図示せず）を含んで構成されている。表示パネル１０は、画像を表示する表示領域１０ａと、表示領域１０ａの周囲の非表示領域１０ｂとを含んでいる。ソースドライバＳＤ及びゲートドライバＧＤの数は限定されない。
表示パネル１０の表示領域１０ａには、第１方向（例えば列方向）に延在する複数のソース線１１と、第２方向（例えば行方向）に延在する複数のゲート線１２とが設けられている。各ソース線１１と各ゲート線１２との各交差部には、薄膜トランジスタ１３（以下、画素トランジスタと称す。）が設けられている。各ソース線１１はソースドライバＳＤに電気的に接続されており、各ゲート線１２はゲートドライバＧＤに電気的に接続されている。各ソース線１１と各ゲート線１２との各交差部に対応して、複数の画素１４がマトリクス状（行方向及び列方向）に配置されている。画素トランジスタ１３には画素電極１５が電気的に接続されており、画素電極１５に対向して共通電極１６が配置されている。各ソース線１１には、ソースドライバＳＤからデータ信号（データ電圧）が供給され、各ゲート線１２には、ゲートドライバＧＤからゲート信号（ゲートオン電圧、ゲートオフ電圧）が供給される。共通電極１６には、コモンドライバ（図示せず）から共通電圧Ｖｃｏｍが供給される。ゲート信号のオン電圧（ゲートオン電圧）がゲート線１２に供給されると、ゲート線１２に接続された画素トランジスタ１３がオンし、画素トランジスタ１３に接続されたソース線１１を介して、データ電圧が画素電極１５に供給される。画素電極１５に供給されたデータ電圧と、共通電極１６に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトの光の透過率を制御することによって画像表示を行う。なお、カラー表示を行う場合は、ストライプ状のカラーフィルタで形成された赤色、緑色、青色に対応するそれぞれの画素１４の画素電極１５に接続されたそれぞれのソース線１１に、所望のデータ電圧を供給することにより実現される。
図２は、画素１４の構成を示す平面図である。図３は図２のＡ−Ａ´断面図であり、図４は図２のＢ−Ｂ´断面図である。図２〜図４を参照しつつ、表示パネル１０の具体的な構成について説明する。
図２において、隣り合う２本のソース線１１と、隣り合う２本のゲート線１２とで区画された領域が１つの画素１４に相当する。各画素１４には、画素トランジスタ１３が設けられている。画素トランジスタ１３は、絶縁膜１２１（図３参照）上に形成された半導体層ＳＩ１と、半導体層ＳＩ１上に形成されたドレイン電極ＤＥ１及びソース電極ＳＥ１とを含んで構成されている（図２参照）。ドレイン電極ＤＥ１はソース線１１に電気的に接続されており、ソース電極ＳＥ１はスルーホール１７を介して画素電極１５に電気的に接続されている。各画素１４には、ＩＴＯ等の透明導電膜からなる画素電極１５が形成されている。画素電極１５は、複数の開口部（スリット）を有しており、ストライプ状に形成されている。各画素１４に共通して、表示領域全体にＩＴＯ等の透明導電膜からなる１つの共通電極１６が形成されている。
図３及び図４に示すように、表示パネル１０は、背面側に配置された薄膜トランジスタ基板１００と、表示面側に配置されたカラーフィルタ基板２００と、薄膜トランジスタ基板１００及びカラーフィルタ基板２００の間に挟持される液晶層３００と、を含んでいる。
薄膜トランジスタ基板１００では、ガラス基板１１０の表示面側にゲート線１２（図４）が形成され、ゲート線１２を覆うように絶縁膜１２１が形成されている。絶縁膜１２１上にはソース線１１（図３）が形成され、ソース線１１を覆うように絶縁膜１２２が形成されている。絶縁膜１２２上には共通電極１６が形成され、共通電極１６を覆うように絶縁膜１２３が形成されている。絶縁膜１２３上には画素電極１５が形成され、画素電極１５を覆うように配向膜１２４が形成されている。ガラス基板１１０の背面側には、偏光板１３０が形成されている。
カラーフィルタ基板２００では、ガラス基板２１０の背面側にブラックマトリクス２２２及びカラーフィルタ２２１（例えば、赤色カラーフィルタ２２１ｒ、緑色カラーフィルタ２２１ｇ、青色カラーフィルタ２２１ｂ）が形成され、これらを覆うようにオーバコート層２２３が形成されている。オーバコート層２２３上には配向膜２２４が形成されている。ガラス基板２１０の表示面側には、偏光板２３０が形成されている。
液晶層３００には、液晶３０１が封入されている。液晶３０１は、誘電率異方性が負のネガ型液晶であってもよいし、誘電率異方性が正のポジ型液晶であってもよい。
配向膜１２４、２２４は、ラビング配向処理が施された配向膜であってもよいし、光配向処理が施された光配向膜であってもよい。
画素１４を構成する各部の積層構造は、図３及び図４の構成に限定されるものではなく、周知の構成を適用することができる。また上記のように、液晶表示装置１は、ＩＰＳ（In Plane Switching）方式の構成を有している。液晶表示装置１の構成は、上記構成に限定されない。
図１に戻り、表示パネル１０の非表示領域１０ｂには、画素トランジスタ１３の閾値電圧（Ｖｔｈ）を検出するための検出用トランジスタが設けられている。検出用トランジスタは、モニタトランジスタ２１と、基準トランジスタ３１とを含んでいる。モニタトランジスタ２１に電気的に接続された引き出し配線２２は、外部端子２３に電気的に接続されており、基準トランジスタ３１に電気的に接続された引き出し配線３２は、外部端子３３に電気的に接続されている。モニタトランジスタ２１及び基準トランジスタ３１と、ソース線１１及びゲート線１２とは電気的に接続されていない。またモニタトランジスタ２１及び基準トランジスタ３１のサイズ（チャネル長Ｌ及びチャネル幅Ｗ）は、画素トランジスタ１３のサイズ（チャネル長Ｌ及びチャネル幅Ｗ）と同一である。またモニタトランジスタ２１及び基準トランジスタ３１は互いに近接して配置されている。
図５は、モニタトランジスタ２１の構成を示す平面図である。モニタトランジスタ２１は、複数（ここでは６個）の薄膜トランジスタを含んでいる。モニタトランジスタ２１の各薄膜トランジスタは、ドレイン電極ＤＥ２が引き出し配線２２ｄに電気的に接続されており、ソース電極ＳＥ２が引き出し配線２２ｓに電気的に接続されており、ゲート電極ＧＥ２が引き出し配線２２ｇに電気的に接続されている。平面視で、半導体層ＳＩ２がゲート電極ＧＥ２に重なり、ドレイン電極ＤＥ２の一部とソース電極ＳＥ２の一部とが半導体層ＳＩ２に重なっている。引き出し配線２２ｄは外部端子２３ｄに電気的に接続されており、引き出し配線２２ｓは外部端子２３ｓに電気的に接続されており、引き出し配線２２ｇは外部端子２３ｇに電気的に接続されている。
図６は、基準トランジスタ３１の構成を示す平面図である。基準トランジスタ３１は、複数（ここでは６個）の薄膜トランジスタを含んでいる。基準トランジスタ３１の各薄膜トランジスタは、ドレイン電極ＤＥ３が引き出し配線３２ｄに電気的に接続されており、ソース電極ＳＥ３が引き出し配線３２ｓに電気的に接続されており、ゲート電極ＧＥ３が引き出し配線３２ｇに電気的に接続されている。平面視で、半導体層ＳＩ３がゲート電極ＧＥ３に重なり、ドレイン電極ＤＥ３の一部とソース電極ＳＥ３の一部とが半導体層ＳＩ３に重なっている。引き出し配線３２ｄは外部端子３３ｄに電気的に接続されており、引き出し配線３２ｓは外部端子３３ｓに電気的に接続されており、引き出し配線３２ｇは外部端子３３ｇに電気的に接続されている。
図７は、図５のＣ−Ｃ´断面図であり、モニタトランジスタ２１及び基準トランジスタ３１の断面構成の一部を示している。ガラス基板１１０の表示面側にゲート電極ＧＥ２が形成され、ゲート電極ＧＥ２を覆うように絶縁膜１２１が形成されている。絶縁膜１２１上には、半導体層ＳＩ２と、一部が半導体層ＳＩ２に重なるドレイン電極ＤＥ２と、一部が半導体層ＳＩ２に重なるソース電極ＳＥ２とが形成され、これらを覆うように絶縁膜１２２が形成されている。モニタトランジスタ２１及び基準トランジスタ３１は、画素トランジスタ１３と同一工程で形成される。尚、表示領域１０ａの画素構成（図３及び図４参照）と同様に、絶縁膜１２２上に、共通電極１６、絶縁膜１２３、及び画素電極１５等が形成されてもよい。また、モニタトランジスタ２１及び基準トランジスタ３１は、所謂ダミー画素に含まれる薄膜トランジスタであってもよい。また、モニタトランジスタ２１は、画素トランジスタ１３と同一の条件で、光が照射され、電圧が印加される。モニタトランジスタ２１及び基準トランジスタ３１の個数は、６個に限定されるものではなく、後述する補正回路５００の検出感度や電流上限値に応じ、適切な個数を選択すればよい。画素トランジスタ１３とモニタトランジスタ２１と基準トランジスタ３１とは、それぞれ、同一層に同一材料で形成された、ゲート電極、半導体層、ソース電極およびドレイン電極を有している。また、モニタトランジスタ２１及び基準トランジスタ３１は、画素電極１５に電気的に接続されておらず、かつ、ソースドライバＳＤ及びゲートドライバＧＤに電気的に接続されていない。
次に、画素トランジスタ１３の閾値電圧のシフトを補正する補正回路５００の具体的な構成について説明する。補正回路５００は、モニタトランジスタ２１及び基準トランジスタ３１を用いて、画素トランジスタ１３の閾値電圧のシフト量を検出するとともに、閾値電圧のシフトを補正する。図８は、補正回路５００の構成を示す図である。補正回路５００は、対数変換回路５１０，５２０と、差動回路５３０と、Ａ／Ｄ変換回路ＡＤＣと、制御部５５０と、スイッチ部ＳＷ１，ＳＷ２，ＳＷ３とを含んでいる。対数変換回路５１０，５２０と差動回路５３０とにより、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈを検出する検出部５４０を構成する。スイッチ部ＳＷ１の出力端子は外部端子２３ｇに接続されており、スイッチ部ＳＷ２の出力端子は外部端子２３ｄに接続されており、スイッチ部ＳＷ３の出力端子は外部端子３３ｄに接続されている。外部端子３３ｇはグラウンド（０Ｖ）（定電圧源）に接続されている。対数変換回路５１０の入力端子は外部端子２３ｓに接続されており、対数変換回路５２０の入力端子は外部端子３３ｓに接続されている。対数変換回路５１０の出力端子は差動回路５３０の第１入力端子（反転入力端子）に接続されており、対数変換回路５２０の出力端子は差動回路５３０の第２入力端子（非反転入力端子）に接続されている。差動回路５３０の出力端子はＡ／Ｄ変換回路ＡＤＣの入力端子に接続されており、Ａ／Ｄ変換回路ＡＤＣの出力端子は制御部５５０の入力端子に接続されている。制御部５５０の出力端子は、スイッチ部ＳＷ１，ＳＷ２，ＳＷ３のそれぞれの入力端子と、ソースドライバＳＤ及びゲートドライバＧＤの入力端子とに接続されている。尚、制御部５５０は、タイミングコントローラ（図示せず）に設けられてもよい。
図８は、通常の表示動作を行うときの状態（通常モード）を示している。例えば制御部５５０は、液晶表示装置１の電源をＯＮする操作を受け付けると、ソースドライバＳＤ及びゲートドライバＧＤに制御信号ＣＳ１を出力し、スイッチ部ＳＷ１，ＳＷ２，ＳＷ３のそれぞれに切替信号Ｖｓｗ１を出力する。ソースドライバＳＤは、制御部５５０から制御信号ＣＳ１を受信し、タイミングコントローラから画像データ及びタイミング信号（スタートパルス、クロック等）を受信すると、周知の処理を実行してデータ信号Ｖｓ（階調電圧）をソース線１１に出力する。また、ゲートドライバＧＤは、制御部５５０から制御信号ＣＳ１を受信し、タイミングコントローラからタイミング信号（スタートパルス、クロック等）を受信すると、周知の処理を実行してゲート信号Ｖｇ（ゲートオン電圧Ｖｇｈ、ゲートオフ電圧Ｖｇｌ）をゲート線１２に順次出力する。これにより、通常モードでは、通常の表示動作が行われる。
スイッチ部ＳＷ１は、制御部５５０から切替信号Ｖｓｗ１を受信すると、ゲート信号Ｖｇの入力端子と表示パネル１０の外部端子２３ｇとを電気的に接続する。スイッチ部ＳＷ２は、制御部５５０から切替信号Ｖｓｗ１を受信すると、データ信号Ｖｓの入力端子と表示パネル１０の外部端子２３ｄとを電気的に接続する。スイッチ部ＳＷ１に入力されるゲート信号Ｖｇは、ゲートドライバＧＤからゲート線１２に出力されるゲート信号Ｖｇ（ゲートオン電圧Ｖｇｈ、ゲートオフ電圧Ｖｇｌ）と同一の信号であり、スイッチ部ＳＷ２に入力されるデータ信号Ｖｓは、ソースドライバＳＤからソース線１１に出力されるデータ信号Ｖｓ（階調電圧）と同一の信号である。これにより、例えば１フレームに１回、モニタトランジスタ２１のゲート電極ＧＥ２にゲート信号（ゲートオン電圧Ｖｇｈ）が印加されてモニタトランジスタ２１がオン状態になるとともに、モニタトランジスタ２１のドレイン電極ＤＥ２にデータ信号Ｖｓが印加される。すなわち、通常モードにおいて、モニタトランジスタ２１は、画素トランジスタ１３と同様の動作を行う。なお、モニタトランジスタ２１に印加されるデータ信号Ｖｓは、表示領域中のいずれかの画素トランジスタ１３と同一の電圧が印加されても良いし、入力信号に関係なく、特定の電圧（例えば、中間調電圧）が印加されてもよい。またモニタトランジスタ２１は、温度環境や電圧印加環境等、画素トランジスタ１３と同一の環境に配置されている。このため、画素トランジスタ１３の閾値電圧がシフト（変動）する場合、モニタトランジスタ２１の閾値電圧もシフトし、互いのシフト量ΔＶｔｈも略等しくなる。よって、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈを検出することにより、実質的に画素トランジスタ１３の閾値電圧のシフト量を検出することができる。
スイッチ部ＳＷ３は、制御部５５０から切替信号Ｖｓｗ１を受信すると、グラウンド（０Ｖ）と表示パネル１０の外部端子３３ｄとを電気的に接続する。これにより、基準トランジスタ３１には電圧が印加されないため、基準トランジスタ３１の閾値電圧Ｖｔｈはシフトしない。
図９は、画素トランジスタ１３の閾値電圧のシフトを補正するときの状態（補正モード）を示している。例えば制御部５５０は、液晶表示装置１の電源をＯＦＦする操作を受け付けると、スイッチ部ＳＷ１，ＳＷ２，ＳＷ３のそれぞれに切替信号Ｖｓｗ２を出力する。
スイッチ部ＳＷ１は、制御部５５０から切替信号Ｖｓｗ２を受信すると、グラウンド（０Ｖ）と表示パネル１０の外部端子２３ｇとを電気的に接続する。スイッチ部ＳＷ２は、制御部５５０から切替信号Ｖｓｗ２を受信すると、電源（電源電圧Ｖｄ）と表示パネル１０の外部端子２３ｄとを電気的に接続する。スイッチ部ＳＷ２に入力される電源電圧Ｖｄは、所定の電圧（例えば１０Ｖ）に設定される。スイッチ部ＳＷ３は、制御部５５０から切替信号Ｖｓｗ２を受信すると、電源（電源電圧Ｖｄ）と表示パネル１０の外部端子３３ｄとを電気的に接続する。スイッチ部ＳＷ３に入力される電源電圧Ｖｄは、スイッチ部ＳＷ２に入力される電源電圧Ｖｄと同じ所定の電圧（例えば１０Ｖ）に設定される。
このように、補正モードでは、モニタトランジスタ２１及び基準トランジスタ３１のそれぞれにおいて、ドレイン−ソース間電圧Ｖｄｓが１０Ｖに設定され、ゲート−ソース間電圧Ｖｇｓが０Ｖに設定される。これにより、モニタトランジスタ２１のサブスレッショルド特性によるドレイン電流Ｉｍが対数変換回路５１０に入力され、基準トランジスタ３１のサブスレッショルド特性によるドレイン電流Ｉｒｅｆが対数変換回路５２０に入力される。対数変換回路５１０，５２０と差動回路５３０とにより構成される検出部５４０に電流Ｉｍ，Ｉｒｅｆが入力されると、検出部５４０は以下に示す周知の式（１）に基づいて出力電圧Ｖｏｕｔを算出する。出力電圧Ｖｏｕｔは、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈを表す。
Vout = (kT/q)ln(10)log10(Im/Iref) ・・・（１）
k = 1.381×10-23 J/K
T = 絶対温度 (K)
q = 1.602×10-19 ℃
検出部５４０により検出されたシフト量ΔＶｔｈは、Ａ／Ｄ変換回路ＡＤＣでアナログ−デジタル変換された後、制御部５５０に入力される。制御部５５０は、シフト量ΔＶｔｈが予め設定した基準電圧より大きいか否かを判定し、シフト量ΔＶｔｈが該基準電圧より大きい場合は、画素トランジスタ１３の閾値電圧のシフトを補正するための制御信号ＣＳ２をソースドライバＳＤ及びゲートドライバＧＤに出力する。ソースドライバＳＤは、制御部５５０から制御信号ＣＳ２を受信すると、所定期間Ｔｐ（例えば１０〜６０秒）だけ、各ソース線１１に所定の電圧（例えばＶｃｏｍ）を出力する。またゲートドライバＧＤは、制御部５５０から制御信号ＣＳ２を受信すると、所定期間Ｔｐ（例えば１０〜６０秒）だけ、各ゲート線１２に補正電圧（例えばゲートオン電圧Ｖｇｈ）を出力する。これにより、所定期間Ｔｐ（例えば１０〜６０秒）だけ、画素トランジスタ１３（図２参照）のゲート電極ＧＥ１に補正電圧（ゲートオン電圧Ｖｇｈ）が印加され、ドレイン電極ＤＥ１にＶｃｏｍが印加される。よって、例えば画素トランジスタ１３の閾値電圧がマイナス方向にシフトする場合、補正電圧を印加してプラス方向にシフトさせることにより該閾値電圧を補正することができる。また、シフト量ΔＶｔｈが該基準電圧より大きい場合、制御部５５０は、さらにスイッチ部ＳＷ１，ＳＷ２，ＳＷ３のそれぞれに切替信号Ｖｓｗ１（図８参照）を出力する。これにより、画素トランジスタ１３と同様に、所定期間Ｔｐ（例えば１０〜６０秒）だけ、モニタトランジスタ２１のゲート電極ＧＥ２にゲート信号Ｖｇ（補正電圧；ゲートオン電圧Ｖｇｈ）が印加され、ドレイン電極ＤＥ２にデータ信号Ｖｓ（Ｖｃｏｍ）が印加される。
次に、補正モードにおける具体的な動作例を説明する。図１０は、補正モードの動作例を示すフローチャートである。図１１は、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈの時間変化を示すグラフである。尚、図１１には、液晶表示装置の電源のＯＮ／ＯＦＦを繰り返した様子を示している。
液晶表示装置１は、通常モードで表示動作を行っており（Ｓ１０１）、その後、液晶表示装置１の電源をＯＦＦする操作を受け付けると（Ｓ１０２）、バックライトをＯＦＦする（Ｓ１０３）。次に、補正回路５００の検出部５４０（対数変換回路５１０，５２０と差動回路５３０）は、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈを検出する（Ｓ１０４）。次に、補正回路５００の制御部５５０は、シフト量ΔＶｔｈが第１基準電圧Ｖｃ（図１１参照）より大きいか否かを判定する（Ｓ１０５）。シフト量ΔＶｔｈが第１基準電圧Ｖｃより大きい場合（Ｓ１０５でＹＥＳ）、制御部５５０は制御信号ＣＳ２をソースドライバＳＤ及びゲートドライバＧＤに出力して画素トランジスタ１３に補正電圧（ゲートオン電圧Ｖｇｈ）を印加するとともに、制御部５５０は切替信号Ｖｓｗ１（図８参照）をスイッチ部ＳＷ１，ＳＷ２，ＳＷ３に出力してモニタトランジスタ２１にも補正電圧（ゲートオン電圧Ｖｇｈ）を印加する（Ｓ１０６）。次に、制御部５５０は、再び切替信号Ｖｓｗ２（図９参照）をスイッチ部ＳＷ１，ＳＷ２，ＳＷ３に出力してシフト量ΔＶｔｈを検出する（Ｓ１０７）。制御部５５０は、シフト量ΔＶｔｈが第２基準電圧Ｖａ（図１１参照）より小さいか否かを判定する（Ｓ１０８）。シフト量ΔＶｔｈが第２基準電圧Ｖａより小さい場合（Ｓ１０８でＹＥＳ）、液晶表示装置１は表示パネル１０の電源をＯＦＦして（Ｓ１０９）、停止する（Ｓ１１０）。シフト量ΔＶｔｈが第２基準電圧Ｖａ以上の場合（Ｓ１０８でＮＯ）、Ｓ１０６に戻り、再び上記補正電圧を印加する処理を実行する。尚、シフト量ΔＶｔｈが第１基準電圧Ｖｃ以下の場合（Ｓ１０５でＮＯ）、Ｓ１０９に移行し、液晶表示装置１が表示パネル１０の電源をＯＦＦして（Ｓ１０９）、停止する（Ｓ１１０）。
尚、ゲートドライバＧＤは、各ゲート線１２に順次、補正電圧を供給してもよいし、各ゲート線１２に同時に補正電圧を供給してもよい。
次に、画素トランジスタ１３のゲート電極ＧＥ１に印加する補正電圧について説明する。図１２は、通常モード及び補正モードにおいて、画素トランジスタ１３に印加される電圧の信号波形を示す図である。補正モードにおいて、画素トランジスタ１３のゲート電極ＧＥ１に印加する補正電圧の信号波形は、最初の期間Ｔａ（立ち上がり）では電位Ｖｇｌから電位Ｖｇｈに向かって傾斜し、その後の期間Ｔｐでは電位Ｖｇｈを維持し、最後の期間Ｔｂ（立ち下がり）では電位Ｖｇｈから電位Ｖｇｌに向かって傾斜している。傾斜期間を設けることにより、回路端子の焼損を防止することができる。
また、図１３に示すように、閾値電圧Ｖｔｈのシフト量ΔＶｔｈに応じて期間Ｔｐ（補正期間）の長さ設定してもよい。例えば、シフト量ΔＶｔｈが大きい程、期間Ｔｐが長くなるように期間Ｔｐを設定する。これにより、閾値電圧Ｖｔｈのシフトを確実に補正することができる。
上記構成では、画素トランジスタ１３の閾値電圧のシフト量の検出処理及び補正処理（補正モード）を、液晶表示装置１の電源をＯＦＦする操作を受け付けたときに行っているが、本発明はこれに限定されない。例えば、液晶表示装置１の電源をＯＮする操作を受け付けたときに補正モードの処理を行ってもよい。また図１４に示すように、表示動作の間の期間で補正モードの処理を行ってもよい。例えば、所定のフレームのブランキング期間に補正モードの処理を行ってもよい。図１５は、表示動作の間で補正モードの処理が繰り返される様子を示している。図１５に示すように、補正処理を行うことによって、閾値電圧Ｖｔｈのシフトが抑えられることが分かる。
本発明の液晶表示装置１は上記構成に限定されない。例えば図１６に示すように、表示パネル１０において基準トランジスタ３１が省略され、補正回路５００の検出部５４０が、対数変換回路５１０と差動回路５３０とにより構成されてもよい。差動回路５３０の第１入力端子は対数変換回路５１０の出力端子が接続され、第２入力端子は抵抗Ｒ４を介してグラウンドに接続されている。検出部５４０は、ドレイン電流Ｉｍに基づいてモニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈを検出する。
図１７は、補正回路５００の他の構成を示す図である。図１７に示す補正回路５００では、対数変換回路５１０，５２０が省略されており、検出部５４０がオペアンプＯＰＡ３で構成されている。補正モードにおいて、切替信号Ｖｓｗ２がスイッチ部ＳＷ１，ＳＷ２に入力されると、モニタトランジスタ２１のゲート電極ＧＥ２とドレイン電極ＤＥ２とが、互いに接続（ダイオード接続）されるとともに定電流源に接続され、かつオペアンプＯＰＡ３の反転入力端子に接続される。また、切替信号Ｖｓｗ２がスイッチ部ＳＷ３に入力されると、基準トランジスタ３１のゲート電極ＧＥ３とドレイン電極ＤＥ３とが、互いに接続（ダイオード接続）されるとともに定電流源に接続され、かつオペアンプＯＰＡ３の非反転入力端子に接続される。検出部５４０（オペアンプＯＰＡ３）は、モニタトランジスタ２１から入力されるドレイン電圧と、基準トランジスタ３１から入力されるドレイン電圧とに基づいて、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈ（Ｖｏｕｔ）を検出する。尚、上記構成では、モニタトランジスタ２１の閾値電圧Ｖｔｈがプラスの値である場合にシフト量ΔＶｔｈを検出可能であるため、閾値電圧Ｖｔｈがマイナスの値にならないように画素トランジスタ１３及びモニタトランジスタ１３に印加する補正電圧の条件を設定することが好ましい。
上記液晶表示装置１は、表示動作（通常モード）中にモニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈが基準電圧（例えば図１１のＶｃ）より大きくなった場合に、表示パネル１０に、液晶表示装置１の電源をＯＦＦするよう促すメッセージ等の警告表示画像を表示させてもよい。
また上記液晶表示装置１は、表示パネル１０の温度が高くなった場合に、モニタトランジスタ２１の閾値電圧Ｖｔｈのシフト量ΔＶｔｈを検出する構成としてもよい。
以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
１ 液晶表示装置、１０ 表示パネル、１０ａ 表示領域、１０ｂ 非表示領域、１１ ソース線、１２ ゲート線、１３ 薄膜トランジスタ、１４ 画素、１５ 画素電極、１６ 共通電極、２１ モニタトランジスタ、２２ 引き出し配線、２３ 外部端子、３１ 基準トランジスタ、３２ 引き出し配線、３３ 外部端子、５００ 補正回路、５１０，５２０ 対数変換回路、５３０ 差動回路、５４０ 検出部、５５０ 制御部、ＡＤＣ Ａ／Ｄ変換回路、ＳＷ１，ＳＷ２，ＳＷ３ スイッチ部。

Claims (12)

  1. 複数のソース線と、
    複数のゲート線と、
    前記複数のソース線のそれぞれにデータ信号を供給するソースドライバと、
    前記複数のゲート線のそれぞれにゲート信号を供給するゲートドライバと、
    前記各ソース線及び前記各ゲート線に電気的に接続された複数の画素トランジスタと、
    ドレイン電極の引き出し配線が第１外部端子に電気的に接続され、ゲート電極の引き出し配線が第２外部端子に電気的に接続され、ソース電極の引き出し配線が第３外部端子に電気的に接続されたモニタトランジスタと、
    ドレイン電極の引き出し配線が第４外部端子に電気的に接続され、ゲート電極の引き出し配線が第５外部端子に電気的に接続され、ソース電極の引き出し配線が第６外部端子に電気的に接続された基準トランジスタと、
    前記第３外部端子及び前記第６外部端子に電気的に接続され、前記モニタトランジスタの閾値電圧のシフト量を検出する検出部と、
    を備え、
    画像を表示する第１モードと、前記モニタトランジスタの閾値電圧のシフト量を検出する第２モードとを含み、
    前記第１モードでは、前記モニタトランジスタの前記ドレイン電極に前記データ信号を印加し、前記モニタトランジスタの前記ゲート電極に前記ゲート信号を印加し、前記基準トランジスタの前記ドレイン電極及び前記ゲート電極の引き出し配線を定電圧源に接続し、
    前記第２モードでは、前記モニタトランジスタ及び前記基準トランジスタのそれぞれの前記ドレイン電極に所定の電圧を印加し、前記モニタトランジスタ及び前記基準トランジスタのそれぞれの前記ゲート電極の引き出し配線を前記閾値電圧以下の定電圧源に接続し、前記検出部は、前記モニタトランジスタ及び前記基準トランジスタのそれぞれのサブスレッショルド特性によるドレイン電流に基づいて前記シフト量を検出する、
    ことを特徴とする表示装置。
  2. 前記シフト量に基づいて前記複数の画素トランジスタに補正電圧を印加させる制御部をさらに含み、
    前記シフト量が第１基準電圧より大きい場合、前記制御部は、前記複数の画素トランジスタのそれぞれのゲート電極に前記補正電圧を印加させる、
    ことを特徴とする請求項１に記載の表示装置。
  3. 前記制御部は、前記シフト量が大きい程、前記補正電圧の印加期間を長く設定する、
    ことを特徴とする請求項２に記載の表示装置。
  4. 前記補正電圧の信号波形は、立ち上がり期間及び立ち下がり期間が傾斜している、
    ことを特徴とする請求項２に記載の表示装置。
  5. 前記シフト量が第１基準電圧より大きい場合、前記制御部は、前記ソースドライバ及び前記ゲートドライバに制御信号を出力し、
    前記ソースドライバは、前記制御信号を受信すると、所定期間だけ、前記各ソース線に共通電圧を出力し、
    前記ゲートドライバは、前記制御信号を受信すると、前記所定期間だけ、前記各ゲート線に前記補正電圧を出力する、
    ことを特徴とする請求項２に記載の表示装置。
  6. 前記制御部が前記複数の画素トランジスタのそれぞれのゲート電極に前記補正電圧を印加させる処理は、前記表示装置の電源をＯＦＦする操作を受け付けた後に実行する、
    ことを特徴とする請求項２に記載の表示装置。
  7. 前記制御部が前記複数の画素トランジスタのそれぞれのゲート電極に前記補正電圧を印加させる処理では、前記制御部が、前記複数のゲート線に順次、前記補正電圧を供給させる、
    ことを特徴とする請求項２に記載の表示装置。
  8. 前記複数のソース線と、前記複数のゲート線と、前記ソースドライバと、前記ゲートドライバと、前記複数の画素トランジスタと、前記モニタトランジスタと、前記基準トランジスタとは、表示パネルに設けられており、
    前記検出部は、前記表示パネルの外部に設けられている、
    ことを特徴とする請求項１に記載の表示装置。
  9. 前記モニタトランジスタ及び前記基準トランジスタは、前記表示パネルの非表示領域において、互いに近接して配置されている、
    ことを特徴とする請求項８に記載の表示装置。
  10. 前記モニタトランジスタは、複数のトランジスタを含み、前記モニタトランジスタの複数のトランジスタは、直列に接続されている、
    ことを特徴とする請求項１に記載の表示装置。
  11. 前記基準トランジスタは、複数のトランジスタを含み、前記基準トランジスタの複数のトランジスタは、直列に接続されている、
    ことを特徴とする請求項１０に記載の表示装置。
  12. 前記モニタトランジスタの複数のトランジスタの数は、前記基準トランジスタの複数のトランジスタの数と同じである、
    ことを特徴とする請求項１１に記載の表示装置。
JP2017057040A 2017-03-23 2017-03-23 表示装置 Active JP6949518B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017057040A JP6949518B2 (ja) 2017-03-23 2017-03-23 表示装置
CN201880020498.4A CN110476201B (zh) 2017-03-23 2018-01-31 显示装置
PCT/JP2018/003188 WO2018173494A1 (ja) 2017-03-23 2018-01-31 表示装置
US16/575,002 US10867569B2 (en) 2017-03-23 2019-09-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017057040A JP6949518B2 (ja) 2017-03-23 2017-03-23 表示装置

Publications (2)

Publication Number Publication Date
JP2018159818A JP2018159818A (ja) 2018-10-11
JP6949518B2 true JP6949518B2 (ja) 2021-10-13

Family

ID=63585246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017057040A Active JP6949518B2 (ja) 2017-03-23 2017-03-23 表示装置

Country Status (4)

Country Link
US (1) US10867569B2 (ja)
JP (1) JP6949518B2 (ja)
CN (1) CN110476201B (ja)
WO (1) WO2018173494A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398926B2 (ja) * 2019-10-23 2023-12-15 上海天馬微電子有限公司 液晶表示装置
CN111599308B (zh) * 2020-06-28 2021-11-02 上海天马有机发光显示技术有限公司 显示装置及其控制方法、电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616948B2 (ja) * 1988-02-26 1997-06-04 三菱電機株式会社 液晶ディスプレイ欠陥検査修復装置
JPH06347753A (ja) 1993-04-30 1994-12-22 Prime View Hk Ltd アモルファス・シリコン薄膜トランジスタ装置の閾値電圧を回復するための方法と装置
JPH07333292A (ja) 1994-06-06 1995-12-22 Alps Electric Co Ltd トランジスタ特性評価装置
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4368493B2 (ja) * 2000-03-31 2009-11-18 シャープ株式会社 液晶パネル
JP2007072162A (ja) * 2005-09-07 2007-03-22 Mitsubishi Electric Corp 表示装置
KR101064403B1 (ko) * 2009-10-07 2011-09-14 삼성모바일디스플레이주식회사 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법
WO2014042116A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
TWI463459B (zh) * 2012-09-27 2014-12-01 E Ink Holdings Inc 平面顯示器及其臨界電壓感測電路
KR101441958B1 (ko) * 2012-09-28 2014-09-18 엘지디스플레이 주식회사 박막트랜지스터 보상회로를 포함하는 액정표시장치
WO2015162651A1 (ja) * 2014-04-21 2015-10-29 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
JP2016111095A (ja) 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタにおける閾値電圧の推定方法及び薄膜トランジスタ基板の製造方法
US9851459B2 (en) * 2014-12-18 2017-12-26 Carestream Health, Inc. Threshold voltage calibration and compensation circuit for a digital radiographic detector
KR102618361B1 (ko) * 2017-02-02 2023-12-27 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN110476201B (zh) 2022-03-22
US20200013358A1 (en) 2020-01-09
JP2018159818A (ja) 2018-10-11
US10867569B2 (en) 2020-12-15
WO2018173494A1 (ja) 2018-09-27
CN110476201A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
US20170205956A1 (en) Display substrate and method for testing the same, display apparatus
US9041425B2 (en) Detecting circuit for pixel electrode voltage of flat panel display device
JP5619787B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
KR20090008950A (ko) 표시 장치 및 그 구동 방법
US9558696B2 (en) Electrophoretic display device
CN104934001B (zh) 一种液晶显示装置
US10339886B2 (en) Display panel having gate driving circuit and method of monitoring characteristics of gate driving circuit
US11164897B2 (en) Display device
US9030460B2 (en) Display apparatus
US10867569B2 (en) Display device
US10838278B2 (en) Liquid crystal display device
JP2014203082A (ja) 液晶表示装置
TWI418882B (zh) 可切換共同電壓之液晶顯示器
KR20160117847A (ko) 표시 장치
KR20100006022A (ko) 액정 표시 장치 및 이의 구동 방법
JP6572027B2 (ja) 表示装置
KR101735394B1 (ko) 평판 표시장치
US10657897B2 (en) Driving compensation circuit for OLED display unit, OLED display circuit, and OLED display
KR102528091B1 (ko) 표시장치
JP6408386B2 (ja) 液晶表示装置
KR20120073825A (ko) 전계 효과 트랜지스터의 특성 측정 알고리즘
KR101735392B1 (ko) 평판 표시장치
KR20040037587A (ko) 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치
KR20080021175A (ko) 홍보용 디스플레이장치
WO2019058491A1 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210922

R150 Certificate of patent or registration of utility model

Ref document number: 6949518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350