JP2616948B2 - 液晶ディスプレイ欠陥検査修復装置 - Google Patents
液晶ディスプレイ欠陥検査修復装置Info
- Publication number
- JP2616948B2 JP2616948B2 JP63045614A JP4561488A JP2616948B2 JP 2616948 B2 JP2616948 B2 JP 2616948B2 JP 63045614 A JP63045614 A JP 63045614A JP 4561488 A JP4561488 A JP 4561488A JP 2616948 B2 JP2616948 B2 JP 2616948B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- thin film
- film transistor
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶ディスプレイ欠陥検査修復装置に関
し、特に液晶ディスプレイに用いられる非晶質シリコン
を構成材料とする薄膜トランジスタの特性不良を修復す
る装置に関するものである。
し、特に液晶ディスプレイに用いられる非晶質シリコン
を構成材料とする薄膜トランジスタの特性不良を修復す
る装置に関するものである。
液晶ディスプレイに用いられている非晶質シリコンを
構成材料とした薄膜トランジスタは動作時における駆動
電圧、基板取扱い時の静電気あるいは外部サージなどに
よるゲート絶縁膜への電圧印加が原因となって、トラン
ジスタのゲート電圧を変化した時のドレイン電流特性
（以下、Id−Vg特性と略す）の閾値電圧がドリフトす
る。
構成材料とした薄膜トランジスタは動作時における駆動
電圧、基板取扱い時の静電気あるいは外部サージなどに
よるゲート絶縁膜への電圧印加が原因となって、トラン
ジスタのゲート電圧を変化した時のドレイン電流特性
（以下、Id−Vg特性と略す）の閾値電圧がドリフトす
る。
液晶ディスプレイには前記薄膜トランジスタが数万〜
数十万個内蔵されているため、前記薄膜トランジスタの
特性値バラツキを低減して画質向上を図ることが要請さ
れている。
数十万個内蔵されているため、前記薄膜トランジスタの
特性値バラツキを低減して画質向上を図ることが要請さ
れている。
第４図は液晶ディスプレイの構造を示す断面図、第５
図は液晶ディスプレイの主要要素となる薄膜トランジス
タの断面図、第６図は薄膜トランジスタの閾値電圧ドリ
フトを説明するための特性図である。
図は液晶ディスプレイの主要要素となる薄膜トランジス
タの断面図、第６図は薄膜トランジスタの閾値電圧ドリ
フトを説明するための特性図である。
図において、液晶ディスプレイは複数個の薄膜トラン
ジスタ10が形成されたアレイ基板100と対向基板200とか
ら構成され、両基板100及び200は両者間に液晶400を満
たしてシール層300により封止されている。また、対向
基板200にはカラーフィルタ210が前記薄膜トランジスタ
10に対応した位置に形成されている。この薄膜トランジ
スタ10はガラスなどの材料よりなる透明絶縁性基板11上
に形成され、Crなどの材料よりなるゲート電極12、SiN,
SiO2などの材料よりなるゲート絶縁層13、非晶質シリコ
ンよりなる半導体層14、Al,Crなどの材料よりなるソー
ス電極15及びドレイン電極16とで構成され、薄膜トラン
ジスタ10の表面はSiN,SiO2などの絶縁材料よりなる保護
膜17で被覆されている。
ジスタ10が形成されたアレイ基板100と対向基板200とか
ら構成され、両基板100及び200は両者間に液晶400を満
たしてシール層300により封止されている。また、対向
基板200にはカラーフィルタ210が前記薄膜トランジスタ
10に対応した位置に形成されている。この薄膜トランジ
スタ10はガラスなどの材料よりなる透明絶縁性基板11上
に形成され、Crなどの材料よりなるゲート電極12、SiN,
SiO2などの材料よりなるゲート絶縁層13、非晶質シリコ
ンよりなる半導体層14、Al,Crなどの材料よりなるソー
ス電極15及びドレイン電極16とで構成され、薄膜トラン
ジスタ10の表面はSiN,SiO2などの絶縁材料よりなる保護
膜17で被覆されている。
次に、薄膜トランジスタ10の閾値電圧ドリフトが発生
する原因を第６図のId−Vg特性を用いて説明する。
する原因を第６図のId−Vg特性を用いて説明する。
静電気あるいは外部サージが薄膜トランジスタ10のゲ
ート電極12とソース電極15との間に印加されるとゲート
絶縁層13へのキャリアの注入が生じ、ゲート絶縁層13と
半導体層14との界面に形成されている界面準位に前記キ
ャリアがトラップされる結果、Id−Vg特性の閾値電圧の
ドリフトが発生する。このとき薄膜トランジスタ10の閾
値電圧は第６図のVa,Vb,Vc等の値をとり、標準的な閾値
電圧はVbである。ゲート電極12に印加される電圧が正の
場合、負電荷がゲート絶縁層13に注入されるため、半導
体層14のチャネル中の電子数が減少する結果、閾値電圧
Vbは正方向にドリフトしてVcとなる。一方、ゲート電極
12に印加される電圧が負の場合は上記とは逆の理由で閾
値電圧Vbは負方向にドリフトしてVaとなる。注入される
電荷量はいずれの場合においても、ゲート電極12に印加
される電圧に大きく依存し、従って、ドリフト量も前記
電圧に依存することになる。
ート電極12とソース電極15との間に印加されるとゲート
絶縁層13へのキャリアの注入が生じ、ゲート絶縁層13と
半導体層14との界面に形成されている界面準位に前記キ
ャリアがトラップされる結果、Id−Vg特性の閾値電圧の
ドリフトが発生する。このとき薄膜トランジスタ10の閾
値電圧は第６図のVa,Vb,Vc等の値をとり、標準的な閾値
電圧はVbである。ゲート電極12に印加される電圧が正の
場合、負電荷がゲート絶縁層13に注入されるため、半導
体層14のチャネル中の電子数が減少する結果、閾値電圧
Vbは正方向にドリフトしてVcとなる。一方、ゲート電極
12に印加される電圧が負の場合は上記とは逆の理由で閾
値電圧Vbは負方向にドリフトしてVaとなる。注入される
電荷量はいずれの場合においても、ゲート電極12に印加
される電圧に大きく依存し、従って、ドリフト量も前記
電圧に依存することになる。
薄膜トランジスタ10のId−Vg特性の閾値電圧ドリフト
がアレイ基板100内で部分的バラツキとして発生する
と、ディスプレイ表示をしたとき、閾値電圧ドリフトの
発生した薄膜トランジスタ10の画素部分が点状及び線状
の暗部となり、ディスプレイとして実用に耐えない。
がアレイ基板100内で部分的バラツキとして発生する
と、ディスプレイ表示をしたとき、閾値電圧ドリフトの
発生した薄膜トランジスタ10の画素部分が点状及び線状
の暗部となり、ディスプレイとして実用に耐えない。
前記薄膜トランジスタ10のId−Vg特性の閾値電圧ドリ
フトの修復または抑制のために、従来、薄膜トランジス
タ10の形成工程、例えばゲート絶縁層13形成時における
ガス比率（例えばSiN堆積時におけるN2とNH3の比率）の
最適化、半導体層14形成時における膜堆積温度の最適化
による界面準位の制御が行われている（日本学術振興会
アモルファス材料、第147委員会，第15回研究会資料（6
2.2.17）p.12〜15）。
フトの修復または抑制のために、従来、薄膜トランジス
タ10の形成工程、例えばゲート絶縁層13形成時における
ガス比率（例えばSiN堆積時におけるN2とNH3の比率）の
最適化、半導体層14形成時における膜堆積温度の最適化
による界面準位の制御が行われている（日本学術振興会
アモルファス材料、第147委員会，第15回研究会資料（6
2.2.17）p.12〜15）。
また、アレイ基板100上に薄膜トランジスタ10を形成
した後に、アレイ基板100を200〜400℃の温度で熱処理
することにより閾値電圧ドリフトの均一化を図る手法も
一般に用いられている。
した後に、アレイ基板100を200〜400℃の温度で熱処理
することにより閾値電圧ドリフトの均一化を図る手法も
一般に用いられている。
ところが、アレイ基板上に形成された薄膜トランジス
タの閾値電圧ドリフトを修復する前記従来の方法では、
閾値電圧のバラツキを均一化できるが、個々の薄膜トラ
ンジスタの閾値電圧を制御することはできず、従って液
晶ディスプレイの欠陥を検査し修復する装置も開発され
ていなかった。
タの閾値電圧ドリフトを修復する前記従来の方法では、
閾値電圧のバラツキを均一化できるが、個々の薄膜トラ
ンジスタの閾値電圧を制御することはできず、従って液
晶ディスプレイの欠陥を検査し修復する装置も開発され
ていなかった。
また、液晶ディスプレイの組立工程、即ちアレイ基板
と対向基板とを組立実装する際の基板のハンドリング、
基板の熱圧着、アレイ基板のラビングなどにおいて、静
電気，外部サージなどが発生しやすく、薄膜トランジス
タの閾値電圧ドリフトの原因となっているが、これらの
工程で発生した閾値電圧ドリフトは液晶ディスプレイの
使用温度制約からその熱処理温度が数十℃に制限される
ため、実用上補正することが不可能であった。
と対向基板とを組立実装する際の基板のハンドリング、
基板の熱圧着、アレイ基板のラビングなどにおいて、静
電気，外部サージなどが発生しやすく、薄膜トランジス
タの閾値電圧ドリフトの原因となっているが、これらの
工程で発生した閾値電圧ドリフトは液晶ディスプレイの
使用温度制約からその熱処理温度が数十℃に制限される
ため、実用上補正することが不可能であった。
この発明は、上記のような問題点を解決するためにな
されたもので、液晶ディスプレイに内蔵される複数個の
薄膜トランジスタそれぞれについてその閾値電圧を補正
することができ、液晶ディスプレイの画質の均一化及び
大幅な歩留り向上を図ることができる液晶ディスプレイ
欠陥検査修復装置を得ることを目的とする。
されたもので、液晶ディスプレイに内蔵される複数個の
薄膜トランジスタそれぞれについてその閾値電圧を補正
することができ、液晶ディスプレイの画質の均一化及び
大幅な歩留り向上を図ることができる液晶ディスプレイ
欠陥検査修復装置を得ることを目的とする。
この発明に係る欠陥検査修復装置は、液晶ディスプレ
イの画素を構成する薄膜トランジスタを駆動する駆動信
号を発生するとともに、該薄膜トランジスタのゲート電
極とソース電極との間に印加する所定電圧を発生する信
号発生装置と、液晶ディスプレイを駆動したときの表示
状態を評価する検査装置と、これらの装置を制御するコ
ンピュータとを備え、液晶ディスプレイの画像評価と薄
膜トランジスタの前記両電極間への電圧印加をくり返す
ことにより、薄膜トランジスタの閾値電圧を均一化する
ようにしたものである。
イの画素を構成する薄膜トランジスタを駆動する駆動信
号を発生するとともに、該薄膜トランジスタのゲート電
極とソース電極との間に印加する所定電圧を発生する信
号発生装置と、液晶ディスプレイを駆動したときの表示
状態を評価する検査装置と、これらの装置を制御するコ
ンピュータとを備え、液晶ディスプレイの画像評価と薄
膜トランジスタの前記両電極間への電圧印加をくり返す
ことにより、薄膜トランジスタの閾値電圧を均一化する
ようにしたものである。
この発明においては、液晶ディスプレイの欠陥画素及
び正常画素の輝度データに基づいて、閾値シフトの発生
している薄膜トランジスタに所定の直流電圧を所定時間
印加して、閾値を補正するようにしたから、薄膜トラン
ジスタはそのゲート電極とソース電極との間に印加され
る電圧によって、ゲート絶縁層と半導体層との間の界面
準位に電荷の注入がなされるため、薄膜トランジスタの
閾電圧のドリフト量を個別に、しかも精密に制御するこ
とができ、この結果液晶ディスプレイの画質の均一化及
び大幅な歩留り向上を図ることができる。
び正常画素の輝度データに基づいて、閾値シフトの発生
している薄膜トランジスタに所定の直流電圧を所定時間
印加して、閾値を補正するようにしたから、薄膜トラン
ジスタはそのゲート電極とソース電極との間に印加され
る電圧によって、ゲート絶縁層と半導体層との間の界面
準位に電荷の注入がなされるため、薄膜トランジスタの
閾電圧のドリフト量を個別に、しかも精密に制御するこ
とができ、この結果液晶ディスプレイの画質の均一化及
び大幅な歩留り向上を図ることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による欠陥検査修復装置の
構成を示すブロック図、第２図及び第３図は液晶ディス
プレイの欠陥修復原理を説明するための液晶ディスプレ
イの等価回路図及び薄膜トランジスタ10のId−Vg特性図
である。図において、１は液晶ディスプレイ２に表示さ
れた画像を評価する画像検査装置、３は液晶ディスプレ
イ２に印加する電圧または駆動信号を発生する信号発生
装置、４はこれら装置１及び３を制御するためのコンピ
ュータである。
構成を示すブロック図、第２図及び第３図は液晶ディス
プレイの欠陥修復原理を説明するための液晶ディスプレ
イの等価回路図及び薄膜トランジスタ10のId−Vg特性図
である。図において、１は液晶ディスプレイ２に表示さ
れた画像を評価する画像検査装置、３は液晶ディスプレ
イ２に印加する電圧または駆動信号を発生する信号発生
装置、４はこれら装置１及び３を制御するためのコンピ
ュータである。
次に、第２図を用いて画素P1の薄膜トランジスタ101
の閾値電圧が負方向にドリフトした場合の修復動作を順
次説明する。
の閾値電圧が負方向にドリフトした場合の修復動作を順
次説明する。
まず、信号発生装置３を用いて液晶ディスプレイ２を
所定の駆動条件で表示し、画像検査装置１により表示輝
度の低い欠陥画素P1の位置を自動的に検出すると同時
に、異常のない画素（例えばP2）の輝度データをコンピ
ュータ４のメモリに格納する。
所定の駆動条件で表示し、画像検査装置１により表示輝
度の低い欠陥画素P1の位置を自動的に検出すると同時
に、異常のない画素（例えばP2）の輝度データをコンピ
ュータ４のメモリに格納する。
次いで、欠陥画素P1に対応した薄膜トランジスタ101
のId−Vg特性における閾値電圧のドリフト量を調べるた
めに、画像検査装置１により画素P1の輝度データを測定
し、これを前記画素P2の輝度データと比較しながら、信
号発生装置３からゲートライン120を介して画素P1の薄
膜トランジスタ101のゲート電極12に加えるゲート信号b
1を正方向または負方向に徐々に変化させる。
のId−Vg特性における閾値電圧のドリフト量を調べるた
めに、画像検査装置１により画素P1の輝度データを測定
し、これを前記画素P2の輝度データと比較しながら、信
号発生装置３からゲートライン120を介して画素P1の薄
膜トランジスタ101のゲート電極12に加えるゲート信号b
1を正方向または負方向に徐々に変化させる。
このとき、第３図のId−Vg特性、即ち画素P1及びP2に
対応した薄膜トランジスタ101及び102のId−Vg曲線a1及
びa2から明らかなように、画素P1とP2の輝度データが等
しくなった時点では、薄膜トランジスタ102のゲート電
極12に印加されたゲート信号b2と薄膜トランジスタ101
のゲート電極12に印加された信号b1との差分値ｃは薄膜
トランジスタ101及び102の閾値電圧V1及びV2の差、すな
わち薄膜トランジスタ101の閾値電圧のドリフト量にほ
ぼ等しい。
対応した薄膜トランジスタ101及び102のId−Vg曲線a1及
びa2から明らかなように、画素P1とP2の輝度データが等
しくなった時点では、薄膜トランジスタ102のゲート電
極12に印加されたゲート信号b2と薄膜トランジスタ101
のゲート電極12に印加された信号b1との差分値ｃは薄膜
トランジスタ101及び102の閾値電圧V1及びV2の差、すな
わち薄膜トランジスタ101の閾値電圧のドリフト量にほ
ぼ等しい。
次に、画素P1に対応した薄膜トランジスタ101の閾値
電圧のドリフト量及びその極性から、コンピュータ４に
よりドリフト補正電圧を計算し、この電圧を信号発生装
置３を介して薄膜トランジスタ101のゲート電極12とソ
ース電極15との間に印加し、再度画像検査装置１で画素
P1とP2の輝度データの比較を行なう。
電圧のドリフト量及びその極性から、コンピュータ４に
よりドリフト補正電圧を計算し、この電圧を信号発生装
置３を介して薄膜トランジスタ101のゲート電極12とソ
ース電極15との間に印加し、再度画像検査装置１で画素
P1とP2の輝度データの比較を行なう。
上記のように手順をくり返すことにより、液晶ディス
プレイ２を表示した状態で薄膜トランジスタ10の閾値電
圧ドリフトを効果的に補正，均一化することができる。
プレイ２を表示した状態で薄膜トランジスタ10の閾値電
圧ドリフトを効果的に補正，均一化することができる。
上記電圧印加条件の一例として、薄膜トランジスタ10
の閾値電圧のドリフト量が−10Vのとき、ゲート電極12
に印加する直流電圧50V、ソース電極に印加する電圧0
V、電圧の印加時間60secが適当である。
の閾値電圧のドリフト量が−10Vのとき、ゲート電極12
に印加する直流電圧50V、ソース電極に印加する電圧0
V、電圧の印加時間60secが適当である。
このように本実施例では、液晶ディスプレイの欠陥画
素及び正常画素の輝度データをもとに、閾値シフトの発
生している薄膜トランジスタに所定の直流電圧を所定時
間印加して、閾値を補正するようにしたので、該薄膜ト
ランジスタのゲート絶縁層と半導体層との間の界面準位
に電荷が注入されることとなり、この薄膜トランジスタ
の閾電圧のドリフト量を個別に、しかも精密に制御する
ことができ、この結果液晶ディスプレイの画質の均一化
及び大幅な歩留り向上を図ることができる。
素及び正常画素の輝度データをもとに、閾値シフトの発
生している薄膜トランジスタに所定の直流電圧を所定時
間印加して、閾値を補正するようにしたので、該薄膜ト
ランジスタのゲート絶縁層と半導体層との間の界面準位
に電荷が注入されることとなり、この薄膜トランジスタ
の閾電圧のドリフト量を個別に、しかも精密に制御する
ことができ、この結果液晶ディスプレイの画質の均一化
及び大幅な歩留り向上を図ることができる。
なお、上記実施例では、信号発生装置３から直流電圧
を薄膜トランジスタ10のゲート電極12とソース電極15と
の間に印加することにより閾値電圧のドリフトを修復す
る方法を示したが、前記直流電圧に変えてピーク値，
幅，くり返し時間を制御したパルス電圧を印加してもよ
く、この場合制御に困難性を伴う以外は上記実施例と同
様の効果を得ることができる。
を薄膜トランジスタ10のゲート電極12とソース電極15と
の間に印加することにより閾値電圧のドリフトを修復す
る方法を示したが、前記直流電圧に変えてピーク値，
幅，くり返し時間を制御したパルス電圧を印加してもよ
く、この場合制御に困難性を伴う以外は上記実施例と同
様の効果を得ることができる。
また、上記実施例では室温下，非加熱状態で液晶ディ
スプレイ２に電圧を印加して薄膜トランジスタ10の閾値
電圧ドリフトを修復する方法を示したが、液晶ディスプ
レイ２を加熱装置（図示せず）に載せ、前記信号発生装
置３からの信号電圧を用いて所定温度に予熱した状態
で、前記閾値電圧ドリフトを修復しても良い。この場
合、加熱装置の追加を要する反面、非加熱状態における
前記閾値電圧ドリフトの修復時間に比べて時間短縮を図
れる効果がある。
スプレイ２に電圧を印加して薄膜トランジスタ10の閾値
電圧ドリフトを修復する方法を示したが、液晶ディスプ
レイ２を加熱装置（図示せず）に載せ、前記信号発生装
置３からの信号電圧を用いて所定温度に予熱した状態
で、前記閾値電圧ドリフトを修復しても良い。この場
合、加熱装置の追加を要する反面、非加熱状態における
前記閾値電圧ドリフトの修復時間に比べて時間短縮を図
れる効果がある。
以上のように、この発明に係る液晶ディスプレイ欠陥
検査修復装置によれば、液晶ディスプレイの欠陥画素及
び正常画素の輝度データに基づいて、閾値シフトの発生
している薄膜トランジスタに所定の直流電圧を所定時間
印加して、閾値を補正するようにしたので、液晶ディス
プレイに内蔵される複数個の薄膜トランジスタについて
個別にその閾値電圧を高精度で均一化することができ、
これにより液晶ディスプレイを表示したとき点状または
線状の暗部が発生するのを防止して、液晶ディスプレイ
の大幅な画質向上を図ることができ、また歩留り向上に
顕著な効果がある。
検査修復装置によれば、液晶ディスプレイの欠陥画素及
び正常画素の輝度データに基づいて、閾値シフトの発生
している薄膜トランジスタに所定の直流電圧を所定時間
印加して、閾値を補正するようにしたので、液晶ディス
プレイに内蔵される複数個の薄膜トランジスタについて
個別にその閾値電圧を高精度で均一化することができ、
これにより液晶ディスプレイを表示したとき点状または
線状の暗部が発生するのを防止して、液晶ディスプレイ
の大幅な画質向上を図ることができ、また歩留り向上に
顕著な効果がある。
第１図はこの発明の一実施例による液晶ディスプレイ欠
陥検査修復装置の構成を示すブロック図、第２図はこの
実施例装置の動作を説明するための液晶ディスプレイの
等価回路図、第３図はこの実施例装置の液晶ディスプレ
イを構成する薄膜トランジスタのドレイン電流対ゲート
電圧特性を示す図、第４図は液晶ディスプレイの断面構
成図、第５図は薄膜トランジスタの断面構成図、第６図
は従来の薄膜トランジスタのドレイン電流対ゲート電圧
特性図である。 １……画像検査装置、２……液晶ディスプレイ、３……
信号発生装置、４……コンピュータ、10、101,102,103,
104……薄膜トランジスタ、120……ゲートライン、130
……ソースライン、12……ゲート電極、15……ソース電
極、16……ドレイン電極、11……絶縁性基板、14……半
導体層、17……保護膜、100……アレイ基板、200……対
向基板、210……カラーフィルタ、300……シール層、40
0……液晶、P1,P2,P3,P4……画素。 なお、図中同一符号は同一又は相当部分を示す。
陥検査修復装置の構成を示すブロック図、第２図はこの
実施例装置の動作を説明するための液晶ディスプレイの
等価回路図、第３図はこの実施例装置の液晶ディスプレ
イを構成する薄膜トランジスタのドレイン電流対ゲート
電圧特性を示す図、第４図は液晶ディスプレイの断面構
成図、第５図は薄膜トランジスタの断面構成図、第６図
は従来の薄膜トランジスタのドレイン電流対ゲート電圧
特性図である。 １……画像検査装置、２……液晶ディスプレイ、３……
信号発生装置、４……コンピュータ、10、101,102,103,
104……薄膜トランジスタ、120……ゲートライン、130
……ソースライン、12……ゲート電極、15……ソース電
極、16……ドレイン電極、11……絶縁性基板、14……半
導体層、17……保護膜、100……アレイ基板、200……対
向基板、210……カラーフィルタ、300……シール層、40
0……液晶、P1,P2,P3,P4……画素。 なお、図中同一符号は同一又は相当部分を示す。
フロントページの続き (72)発明者 石津 顕 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社材料研究所内 (72)発明者 ▲高▼砂 隼人 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社材料研究所内
Claims (1)
- 【請求項１】液晶ディスプレイの欠陥画素を検出し、こ
れを修復する装置であって、 液晶ディスプレイの各画素の駆動する駆動信号を発生す
る信号発生手段と、 上記液晶ディスプレイに表示された画像を検査して欠陥
画素及び正常画素の輝度をそれぞれ検出する画像検査装
置と、 該両画素の輝度データの差に応じて、上記欠陥画素を構
成する薄膜トランジスタに所定の電圧を印加してその閾
値電圧ドリフトを補正する閾値電圧補正手段とを備えた
ことを特徴とする液晶ディスプレイ欠陥検査修復装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045614A JP2616948B2 (ja) | 1988-02-26 | 1988-02-26 | 液晶ディスプレイ欠陥検査修復装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045614A JP2616948B2 (ja) | 1988-02-26 | 1988-02-26 | 液晶ディスプレイ欠陥検査修復装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01219785A JPH01219785A (ja) | 1989-09-01 |
| JP2616948B2 true JP2616948B2 (ja) | 1997-06-04 |
Family
ID=12724253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045614A Expired - Lifetime JP2616948B2 (ja) | 1988-02-26 | 1988-02-26 | 液晶ディスプレイ欠陥検査修復装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616948B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101172498B1 (ko) * | 2005-06-01 | 2012-08-10 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템 |
| JP4984873B2 (ja) * | 2006-12-18 | 2012-07-25 | セイコーエプソン株式会社 | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
| KR20140113469A (ko) * | 2013-03-15 | 2014-09-24 | 포톤 다이나믹스, 인코포레이티드 | 검사 중에 디스플레이의 실시간 모니터링을 위한 시스템 및 방법 |
| JP6949518B2 (ja) | 2017-03-23 | 2021-10-13 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| CN113253494B (zh) * | 2021-05-19 | 2022-01-14 | 惠科股份有限公司 | 液晶显示组件的检测装置及检测方法 |
-
1988
- 1988-02-26 JP JP63045614A patent/JP2616948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01219785A (ja) | 1989-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1099612C (zh) | 有源矩阵型液晶显示装置的制造方法 | |
| US5012314A (en) | Liquid crystal display restoring apparatus | |
| US6624857B1 (en) | Active-matrix-type liquid crystal display panel and method of inspecting the same | |
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| US6184946B1 (en) | Active matrix liquid crystal display | |
| JPH075479A (ja) | 強誘電性液晶素子の製造方法 | |
| CN1742210A (zh) | 探测装置及使用该探测装置的显示基板测试装置 | |
| JP2616948B2 (ja) | 液晶ディスプレイ欠陥検査修復装置 | |
| KR20090042247A (ko) | 박막 트랜지스터 어레이를 위한 전기 바이어스 스트레스를 사용한 어레이 시험 방법 | |
| KR0136867B1 (ko) | 액정표시장치 | |
| JP2005266529A (ja) | 表示装置の製造方法及び表示装置 | |
| JP5306600B2 (ja) | 液晶表示素子 | |
| JPH01231097A (ja) | 液晶ディスプレイの欠陥修復方法 | |
| JP3010568B2 (ja) | 液晶画像表示装置の検査機、検査方法、及び製造方法 | |
| CN111445823A (zh) | 一种液晶显示面板及其烧付不良的补正方法 | |
| JPH02269320A (ja) | 液晶ディスプレイ欠陥修復装置 | |
| JPH0772456A (ja) | 液晶表示装置の調整方法 | |
| JP2004109823A (ja) | リーク検査装置及びリーク検査方法 | |
| JPS6281629A (ja) | 液晶表示装置の駆動方法 | |
| JPH04295824A (ja) | 液晶表示装置 | |
| JPH06138460A (ja) | 液晶表示パネルの製造方法 | |
| JP2909280B2 (ja) | 液晶表示素子 | |
| JP3276350B2 (ja) | 液晶画像表示装置の製造方法 | |
| JPH08122727A (ja) | 液晶表示素子の欠陥補正方法およびその装置 | |
| JPH1114556A (ja) | Ｔｆｔ液晶パネルの検査方法及びその装置 |