JPH01231097A - 液晶ディスプレイの欠陥修復方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶ディスプレイの欠陥修復方法に関し、特
に液晶ディスプレイに用いられる非晶質シリコンを構成
材料とする薄膜トランジスタの特性不良を修復する方法
に関するものである。

〔従来の技術〕

液晶ディスプレイに用いられている非晶質シリコンを構
成材料とした薄膜トランジスタは、動作時における駆動
電圧、基板取扱い時の静電気あるいは外部サージなどに
よるゲート絶縁膜への電圧印加が原因となって、トラン
ジスタのゲート電圧を変化した時のドレイン電流特性（
以下、Ｉｄ−Ｖｇ特性と略す）の閾値電圧がドリフトす
る。

液晶ディスプレイには上記薄膜トランジスタが数万〜数
十万個内蔵されているため、上記薄膜トランジスタの特
性値のバラツキを低減して画質向上を図ることが要請さ
れている。

第４図は液晶ディスプレイの主要要素となる薄膜トラン
ジスタの断面図、第５図は薄膜トランジスタの闇値電圧
ドリフトを説明するためのＩｄ−Ｖｇ特性図である。

図において、１０は薄膜トランジスタで、これはガラス
等の材料よりなる絶縁性基板１１上に形成された、Ｃｒ
などの材料よりなるゲート電極１と、ＳｉＮ、ＳｉＯ□
等の材料よりなるゲート絶縁層１２と、非晶質シリコン
よりなる半導体層１３、Ａｊ！、Ｃｒなどの材料よりな
るソース電極２と、ドレイン電極３とで構成され、その
表面はＳｉＮ、５ｉ０２等の絶縁膜材料よりなる保護膜
１４で被覆されている。

次に薄膜トランジスタ１０の闇値電圧ドリフトが発生す
る原因を、第５図のｒｄ−Ｖｇ特性図を用いて説明する
。

静電気あるいは外部サージが薄膜トランジスタ１０のゲ
ート電極１とソース電極２との間に印加されるとゲート
絶縁層１２へのキャリアの注入が生じ、ゲート絶縁層１
２と半導体層１３との界面に形成されている界面単位に
上記キャリアがトラップされる結果、Ｉ　ｄ−Ｖｇ特性
の閾値電圧のドリフトが発生する。ここで薄膜トランジ
スタ１０の闇値電圧は図のＶａ　（Ｉｄ−Ｖｇ特性ａ）
、Ｖｂ（Ｉｄ−Ｖｇ特性ｂ）、Ｖｃ　（Ｉｄ−Ｖｇ特性
Ｃ）で、標準的な闇値電圧はｖｂである。ゲート電ｍ１
２に印加される電圧が正の場合、負電荷がゲート絶縁層
１２に注入されるため、半導体層１３のチャネル中の電
子数が減少する。その結果、闇値電圧ｖｂは正方向にド
リフトしてＶｃとなる。

一方ゲート電極ｌに印加される電圧が負の場合は上記と
は逆の理由で闇値電圧ｖｂは負方向にドリフトしてＶａ
となる。注入される電荷量はいずれの場合においてもゲ
ート電極１に印加される電圧に大きく依存し、従ってド
リフト量も上記電圧に依存することになる。

薄膜トランジスタ１０のＩｄ−Ｖｇ特性の闇値電圧ドリ
フトが液晶ディスプレイ内で部分的なバラツキとして発
生すると、ディスプレイ表示をしたとき、闇値電圧ドリ
フトの発生した薄膜トランジスタ１０の画素部分が一般
に点状あるいは線状の暗部となり、ディスプレイとして
実用に耐えない。

上記薄膜トランジスタ１０のＩｄ−Ｖｇ特性の闇値電圧
ドリフトの修復または制御のために、従来、薄膜トラン
ジスタの形成工程、例えばゲート絶縁層１２形成時にお
けるガス比率（例えばＳ１Ｎ堆積時におけるＮ２とＮ　
Ｈ，３との比率）の最適化、半導体層１３形成時におけ
る膜堆積温度の最適化による界面準位の制御が行われて
いる（日本学術振興会アモルファス材料第１４７委員会
第１５回研究会資料（６２，２，１７）　Ｐ、１２〜１
１．１５）。

また絶縁性基板ｌｌ上に薄膜トランジスタＩＯを形成し
た後に、絶縁性基板１１を２００〜４００“Ｃの温度で
熱処理することにより、闇値電圧ドリフトの均一化を図
る手法も一般に用いられている。

〔発明が解決しようとする課題〕

上記従来の、絶縁性基板上に形成された薄膜トランジス
タの闇値電圧のドリフトを修復する方法では、闇値電圧
のバラツキを均一化できるが個々の薄膜トランジスタの
闇値電圧を制御することができなかった。また液晶ディ
スプレイの組立工程、すなわちアレイ基板と対向基板と
を組立実装する際の基板のハンドリング、基板の熱圧着
、アレイ基板のラビングなどにおいて、静電気、外部サ
ージなどが発生しやすく、薄膜トランジスタの闇値電圧
ドリフトの原因となっている。

これらの工程で発生した闇値電圧ドリフトは、組立後は
液晶ディスプレイの使用温度制約から熱処理温度が数十
℃に制限されるため、実用上補正することが不可能であ
った。

この発明は上記のような問題点を解決するためになされ
たもので、液晶ディスプレイに内蔵される個々の薄膜ト
ランジスタについてその闇値電圧を補正できる液晶ディ
スプレイの欠陥修復方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る薄膜トランジスタの闇値電圧ドリフトの
補正方法は、上記薄膜トランジスタのゲート電極及びソ
ース電極間への電圧印加処理を、印加電圧の大きさ、極
性、及び印加時間を変えて数回行って、該薄膜トランジ
スタの闇値電圧ドリフトを補正するものである。

〔作用〕

この発明においては、薄膜トランジスタのゲート電極と
ソース電極との間に電圧を、その大きさ。

極性、及び時間を変えて数回印加して該薄膜トランシス
タの闇値電圧ドリフトを補正するから、薄＋１！ｉ！　
＋−ランジスタではそのゲート電極とソース電極間の印
加電圧によって、そのゲート絶縁層と半導体層との間の
界面準位に電荷の注入がなされることとなり、これによ
り薄膜トランジスタの闇値電圧のドリフト量を個別に、
しかも精密に制御することができる。

〔実施例〕

以下、この発明の実施例を図について説明する。

第１図は本発明の一実施例による液晶ディスプレイの欠
陥修復方法を説明するための図で、液晶ディスプレイの
等価回路を示している。また第２図、及び第３図は液晶
ディスプレイの欠陥修復原理を説明するための電圧信号
波形図、及び薄１１ｆｉ　ｉランジスタのｌｄ−Ｖｇ特
性図である。図において、Ｐ１〜Ｐ４は画素、１０１〜
１０４は薄膜トランジスタ、１〜３はそれぞれゲート電
極、ソース電極、ドレイン電極、４，５はそれぞれゲー
トライン及びソースラインである。また■、は閾値電流
、Ｉｄはトレイン電流、Ｖｇはゲート電圧、ａ、、ａｚ
は電圧印加処理を行った後のＩ　ｄ−Ｖｇ特性、Ｖ、、
Ｖ、は特性ａＩ＋　　ａＺの場合の闇値電圧である。

次に第２図、第３図を用いて画素Ｐ＋の薄膜トランジス
タ１０１の闇値電圧が負方向にドリフトした場合の修復
方法を説明する。

まずゲート電極１とソース電極２間に印加する直流電圧
（Ｖｇ−Ｖｓ）を所定の値に設定し、この電圧をゲート
ライン４とソースライン５を介して所定の印加時間Ｔ１
印加する。上記電圧印加条件の一例として、薄膜トラン
ジスタ１０１の闇値電圧のドリフトＮＣ０が一１０Ｖの
とき、つまりＩｄ−Ｖｇ特性がａｏで閾値電圧がｖｏで
あるとき、ゲート電極Ｉとソース電極２間に印加する直
流電圧（Ｖｇ−Ｖｓ）の値が６０Ｖ、印加時間Ｔ１とし
て６０ｓｅｃが適当である。このような条件で電圧印加
処理を行うと、（ｄ−Ｖｇ特性は第３図に示すように特
性ａ１　となる。

次にゲート電極１とソース電極２間に印加する直流電圧
（Ｖｇ−Ｖｓ）の値を一４０Ｖ、印加時間Ｔｚ９０ｓｅ
ｃのように設定し、つまりゲート電極１とソース電極２
間に印加する直流電圧の極性を反転するとともにその値
を小さくし、加えて印加時間Ｔ２を長く設定してゲート
ライン４とソースライン５を介して薄膜トランジスタ１
０１に電圧を印加する。この結果第３図に示すようにＩ
ｄ−Ｖｇ特性は特性ａ２となり、かなり正常なＩｄ−Ｖ
ｇ特性に近くなっている。

さらに以上のような処理を数回繰り返すことによって、
第３図から明らかなように、闇値電圧のドリフト量が０
０である薄膜トランジスタ１０１のＩｄ−Ｖｇ特性ａ０
を、正常なＩｄ−Ｖｇ特性ａ、にでき、しかもオン電流
Ｉ２およびオフ電流■３の値の変化を起こすことがない
。

このように本実施例の方法では、直流電圧１ｄ−Ｖｇ特
性の大きさ、極性及び印加時間Ｔを変えて、ゲート電極
１及びソース電極２間への電圧印加処理を数回行うこと
により闇値電圧のドリフトを補正するので、液晶ディス
プレイに内蔵される複数個の薄膜トランジスタの闇値を
個別に、しかも高精度で均一化することができ、液晶デ
ィスプレイの画質均一化、及び歩留り向上を図ることが
できる。

なお上記実施例では、薄膜ドリフト１０１のゲート電極
１とソース電極２間に電圧を印加する際に、直流電圧１
ｄ−Ｖｇ特性の大きさ、極性及び印加時間Ｔを変化して
ゲート電極１とソース電極２間に印加することにより闇
値電圧のドリフトを補正する方法を示したが、上記直流
電圧に変えてピーク値１幅、繰り返し時間を制御したパ
ルス電圧を印加してもよく、この場合制御に多少困難性
を伴うが同様の効果を得ることができる。

また上記実施例では室温下、非加熱状態で薄膜トランジ
スタに電圧を印加して闇値電圧のドリフトを補正する方
法を示したが、基板を所定温度に予熱した状態で上記闇
値電圧ドリフトを補正してもよい。この場合加熱処理の
追加を要する反面、非加熱状態における闇値電圧ドリフ
トの補正時間に比べて時間短縮を図れる効果がある。

〔発明の効果〕

以上のようにこの発明に係る液晶ディスプレイの欠陥修
復方法によれば、液晶ディスプレイの薄膜トランジスタ
のゲート電極及びソース電極間への電圧印加処理を、ゲ
ートライン、ソースラインを介して、印加条件を変えて
数回行って薄膜トランジスタの闇値ドリフトを補正する
ので、液晶ディスプレイに内蔵される複数個の薄膜トラ
ンジスタの闇値を、個別にしかも高精度で均一化するこ
とができ、この結果液晶ディスプレイを表示したとき点
状または線状の暗部が発生せず、液晶ディスプレイの大
幅な画質向上、及び歩留り向上を図ることができるとい
う顕著な効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を説明するための液晶ディ
スプレイの等価回路図、第２図、及び第３図はそれぞれ
この発明の欠陥修復原理を説明するための電圧信号波形
図、及びＩｄ−Ｖｇ特性図、第４図は薄膜トランジスタ
の断面図、第５図は従来の薄膜トランジスタのドレイン
電流対ゲート電圧特性を示す図である。 １・・・ゲート電極、２・・・ソース電極、３・・・ド
レイン電極、４・・・ゲートライン、５・・・ソースラ
イン、１０．１０１〜１０４・・・薄膜トランジスタ、
Ｐ１〜Ｐ４・・・画素、１１・・・絶縁性基板、１２・
・・ゲート絶縁層、１３・・・半導体層、１４・・・保
護膜。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）液晶ディスプレイを構成する薄膜トランジスタの
   ゲート、ソース電極間に、該各電極にそれぞれ接続され
   たゲート、及びソースラインを介して電圧を印加して、
   該薄膜トランジスタの特性不良を修復する方法であって
   、 上記薄膜トランジスタのゲート電極及びソース電極間へ
   の電圧印加処理を、印加電圧の大きさ、極性、及び電圧
   印加時間を変えて数回行って、上記薄膜トランジスタの
   閾値ドリフト電圧を補正することを特徴とする液晶ディ
   スプレイの欠陥修復方法。