JP4368493B2 - 液晶パネル - Google Patents
液晶パネル Download PDFInfo
- Publication number
- JP4368493B2 JP4368493B2 JP2000098610A JP2000098610A JP4368493B2 JP 4368493 B2 JP4368493 B2 JP 4368493B2 JP 2000098610 A JP2000098610 A JP 2000098610A JP 2000098610 A JP2000098610 A JP 2000098610A JP 4368493 B2 JP4368493 B2 JP 4368493B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- tft
- driver
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の属する技術分野】
本発明は液晶パネルに関し、さらに詳しくいえば、アクティブマトリクス方式の液晶パネルに関する。
【0002】
【従来の技術】
低消費電力、低電圧動作、軽量、薄型、カラー表示などを特徴とする液晶パネルは、パーソナルコンピューター(PC)やビデオ機器などへ急速にその用途を拡大している。近年、アクティブマトリクス駆動のカラー液晶パネルは、ブラウン管(cathod ray tube : CRT)に近い高画質が期待できるので、大容量、大画面化が進められている。しかし、このような高性能化を進めるには液晶を制御するTFT(薄膜トランジスタ)及びそのTFTに電圧を印加させるためのドライバICの信頼性を向上させる必要がある。
【0003】
TFTはアモルファスシリコンを能動層に利用して、ゲート電極がチャネル部の下に形成された逆スタガ構造をもつのが一般的である。TFTは所定の伝達特性(VGS−ID 特性) を示す閾値電圧をもち、液晶を制御する。しかし、TFT基板をパネル化して、その後、端子接続やプリント板実装などを行ってユニット化する過程において、静電気などの外部からの電圧印加があると、TFTのゲート絶縁膜へキャリアが注入される。
【0004】
そのため、ゲート絶縁膜とアモルファスシリコンの界面にキャリアがトラップされて、TFTの伝達特性が変動し、閾値電圧がシフトする。この閾値のシフトはゲートバスラインへの外部からの電圧印加で発生するので、ゲートバスラインに沿った線状のムラが液晶パネルの画像に発生することが多い。この場合、液晶画面のムラを解消させるために、TFTのゲート部に電圧を印加させて、閾値シフトを修正する必要がある。
【0005】
通常、ユニット化される前の液晶パネルの状態では、TFTのゲート部に外部の電源から強制的にパルス化されていない固定された比較的高い一定電圧を印加したり、又は、液晶パネル全体を熱処理することで、閾値シフトを修正する。
これに対して、液晶パネルにプリント板などが実装されて、ユニット化された状態では、TFTには通常の液晶駆動用のパルス電圧しか供給できない。すなわち、外部の電源から強制的に高い電圧を印加したり、熱処理したりすることはできないため、液晶パネルを通常条件で長時間ランニングして修正するなどの方法しかなかった。
【0006】
また、近年、液晶表示装置の大画面化、高精細化の要求に伴い、TFTを駆動させるためのドライバICは、小型化、多出力化となり、多層配線のピッチが微細化されてきている。このように、ドライバICも高性能化、高集積化が求められており、その信頼性の評価は重要である。ドライバICは液晶パネルに組み付けられる前に個別に信頼性試験が行われ、さらに、液晶パネルに組み付けられた後に、ドライバIC内部のトランジスタのゲート絶縁膜不良などのスクリーニングが行われる。ドライバICのスクリーニングは、通常の液晶を駆動させる内部電源回路で出力された電圧をストレス電圧として長時間印加させることにより行われる。
【0007】
【発明が解決しようとする課題】
TFTの閾値シフトなどの不良を短時間で、効率よく修正するためには、通常の液晶駆動のために印加される電圧より高い方がよく、かつ、パルス化されていない一定の電圧の方がよい。
液晶パネルがユニット化された状態で、TFTの閾値シフトを修正する場合、従来方法では、TFTには通常の液晶制御に対応したパルス電圧しか印加できない。すなわち、TFTにパルス化されていない一定電圧やさらに高い電圧を強制的に印加させることができないため、数ヶ月程度の長いランニング時間が必要であり、効率が悪いという問題点がある。
【0008】
また、ドライバIC内のゲート絶縁膜破壊などの潜在不良が存在するトランジスタを、短時間でスクリーニングするには、ドライバICの絶対最大定格に近い電圧を印加させることが有効である。液晶パネルがユニット化された状態で、ドライバICをスクリーニングする場合、従来方法では、通常の液晶を駆動させるためのドライバIC用の駆動電圧しか印加できない。すなわち、ドライバICにドライバICの絶対最大定格に近い高い電圧を印加できないため、効率が悪いという問題点がある。
【0009】
本発明は、以上の問題を鑑みてなされたものであり、液晶パネルがユニット化され組み立てが終了した後でも、TFTやドライバICに強制的に高い電圧を印加させることにより、TFTの閾値シフトの修正を短時間で効率よく行うことができる液晶パネルを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記した課題は第1の発明である複数の画素により構成され、画素毎に薄膜トランジスタが形成された表示部と、オン時に所定の電圧に固定された第1の電圧を前記薄膜トランジスタのゲート部に供給する第1のスイッチング素子と、オン時にパルス化された第2の電圧を前記薄膜トランジスタのゲート部に供給する第2のスイッチング素子と、切替信号により、前記第1のスイッチング素子と、前記第2のスイッチング素子とを択一的に選択して、前記第1の電圧と前記第2の電圧とを切替る切替回路とを有することを特徴とする液晶パネルにより解決する。
【0011】
本発明によれば、TFTのゲートに所定の電圧に固定された第1の電圧とパルス化された第2の電圧とを択一的に選択して供給するスイッチング手段を有している。通常の液晶駆駆動時には、液晶駆動に最適な所定のパルス電圧をTFTのゲート部に印加させ、TFTの閾値シフトを修正させる時には、パルス化されていない一定電圧をTFTのゲート部に印加させる。これによれば、実質的に、TFTの閾値シフトを修正するための電圧印加時間を少なくすることができるため、効率よくTFTの閾値シフトを修正することができる。
【0012】
一つの好ましい形態では、データバスラインやコモン電極に供給する電圧を接地電位にするスイッチング素子を有する。これによれば、データバスラインやコモン電極に電圧が印加されないため、液晶は駆動されない。すなわち、液晶に悪影響を与えないで、効率よくTFTの閾値シフトを修正することができる。
【0014】
【発明の実施の形態】
以下に、本発明の実施の形態について図を参照しながら説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態の液晶パネルを示すブロック図である。
なお、この例では、TFT18の閾値シフトを修正する機構を有する液晶パネルについて説明する。
【0015】
図1において、液晶パネルの表示部の周辺部にASIC10、電源回路A12、電源回路B17、データドライバ16及びゲートドライバ14が配置されている。また、表示部には画素毎にTFT18及び画素電極が配置され、画素電極に対向部してコモン電極22が配置され、画素電極とコモン電極22の間には液晶が封入されている。表示部の縦方向にTFT18のドレインに接続されるデータバスライン20の端子が引き出され、横方向にTFT18のゲートに接続されるゲートバスライン19の端子が引き出されて、それぞれ、データドライバ16、ゲートドライバ16に接続されている。データドライバ16及びゲートドライバ14には、それぞれ、データバスライン20、ゲートバスライン19に信号を伝えるための駆動回路(図示せず)とデータドライバ16間及びゲートドライバ14間に順次信号を伝える回路(図示せず)などが入っている。
【0016】
コンピュータ用カラー液晶パネルの場合、ASIC10にコンピュータからの表示信号であるRGB色の信号と縦線、横線の動作時間を合わせるための同期信号(H−SYNC,V−SYNC)とが入力される。そして、これらはASIC10内の信号処理回路及びタイミング回路で処理されて、データドライバ16及びゲートドライバ14に送られる。そして、これらの信号がTFT18に送られ液晶が駆動される。
【0017】
外部からASIC10に送られるモード切替信号により、電源回路A12から配線25で供給されるパルス電圧もしくは配線24で供給される固定された一定電圧がASIC10内で切替られて、配線21で出力され、ゲートドライバ14を介してTFT18のゲート部に供給される。さらに、外部からASIC10に送られる信号により、電源回路B17から配線58で供給される電源回路A12が出力する電圧より高い電圧がASIC10内で切替られてゲートドライバ14を介してTFT18のゲート部に供給される。
【0018】
電源回路A12は配線33及び配線41で、それぞれデータドライバ16及びコモン電極22に接続されて電圧が供給さる。また、電源回路A12は配線77でASIC10と接続されており、モード切替信号が送られる。外部電源入力1は配線75で接続され、外部電圧が電源回路A12に供給される。電源回路B17は配線58でASIC10に接続され、高い一定電圧がASIC10で切替られ、ゲートドライバ14を介してTFT18のゲート部に供給される。
【0019】
このような構成で、外部からASIC10にモード切替信号が送られ、電源回路A12から出力される一定電圧もしくはパルス電圧をASIC10内で切替てゲートドライバ14を介してTFT18のゲート部に供給することができる。また、電源回路B17は電源回路A12より高い電圧を出力できるので、電源回路A12から出力されるパルス電圧もしくは電源回路B17から出力される高い一定電圧をASIC10内で切替てTFT18のゲート部に供給することができる。これにより、TFT18の閾値シフトを修正する場合、通常のパルス電圧を一定電圧もしくはさらに高い一定電圧に切替てTFT18のゲート部に供給できるので、TFT18の閾値シフトを短時間で効率よく修正することができる。
【0020】
図2はASIC10内に配置されたTFT18のゲート部に供給する電圧を切替る切替回路を示す模式図である。図2に示すように、ASIC10内にはセレクタ23が具備されており、セレクタ23には電源回路A12からTFT18に一定電圧を供給する配線24及びパルス電圧を供給する配線25が接続され、外部からどちらの電圧を供給させるかを選択して指示するモード切替信号線26が接続されている。モード切替信号線26はセレクタ23に接続される前にASIC10内で接地された抵抗28に接続されている。切替られた電圧を供給する配線21はゲートドライバ14を介してTFTのゲート部に接続されている。
【0021】
液晶を通常に駆動させる場合、ASIC10のセレクタ23はパルス電圧を供給する配線25に接続されて、電源回路A12から25V程度のパルス電圧が供給される。そして、パルス電圧がASIC10よりゲートドライバ14に供給され、ゲートドライバ14内部のシフトレジスタで順次転送され、そのタイミングでゲートスキャンパルスがTFT18に印加され、液晶が通常に駆動される。
【0022】
これに対して、TFT18の閾値シフト修正するための一定電圧を印加させる場合、ASIC10のセレクタ23は一定電圧を供給する配線24に接続されて、電源回路A12から25V程度に固定された一定電圧が供給される。これにより、電源回路A12から供給された一定の電圧はゲートドライバ14を介してTFT18のゲート部へ供給され、TFT18の閾値シフトが修正される。
【0023】
TFT18の閾値シフトを短時間で、効率よく修正するためには、さらに高い固定された一定の電圧を印加することが有効である。通常のパルス電圧及び閾値シフト修正のための高い電圧をTFT18のゲート部に切替て供給する液晶パネルについて説明する。
通常の液晶駆動で使用している電圧は20Vから25Vのパルス電圧であり、TFT18のゲート部に電圧を供給するためのゲートドライバ14のトランジスタ耐圧は30Vから40Vである。このことより、本実施の形態では、図1に示すように、電源回路A12の他に電源回路A12より高い一定電圧を供給できる電源回路B17を液晶パネルの周辺部に具備している。これにより、ゲートドライバトランジスタの耐圧である40V程度の一定電圧をゲートドライバ14を介してTFT18のゲート部に供給することができる。
【0024】
図3はASIC10内に具備されたTFT18のゲート部に供給する電圧を切替る切替回路を示す模式図である。
TFT18のゲート部に供給される電圧は、図3に示すように、電源回路B17から供給される閾値シフト修正用の高い一定電圧を供給する配線58と電源回路A12から供給される通常のパルス電圧を供給する配線24とが具備されている。閾値シフト修正用の高い一定電圧を供給する配線58及び通常の液晶駆動用パルス電圧を供給する配線24には、それぞれ、第1のスイッチング素子であるPチャネルMOSトランジスタ54及び第2のスイッチング素子であるPチャネルMOSトランジスタ56が接続され、ゲートドライバ14を介してTFT18のゲート部に接続されている。
【0025】
閾値シフト修正用の高い一定電圧を供給する配線58に接続されたPチャネルMOSトランジスタ54のゲート部には、抵抗を51介して、ドレインが接地されたNチャネルMOSトランジスタ50が接続されている。高い一定電圧を供給する配線58とPチャネルMOSトランジスタ54のゲート部との間には抵抗51が配置されている。NチャネルのMOSトランジスタ50のゲートにはモード切替信号線53が接続されて、ASIC10から送られるモード切替信号が入力される。
【0026】
また、通常のパルス電圧を供給する配線24には、PチャネルMOSトランジスタ56が接続され、このゲート部には抵抗51を介してドレインが接地されたNチャネルMOSトランジスタ52が接続されている。パルス電圧を供給する配線24とPチャネルMOSトランジスタ56のゲート部との間には抵抗51が配置されている。NチャネルMOSトランジスタ52のゲートにはインバータ62を介してASIC10からのモード切替信号線53に接続されてモード切替信号が入力される。
【0027】
以上のように、NチャネルMOSトランジスタ50、NチャネルMOSトランジスタ52及びインバータ62により、高い一定電圧及びパルス電圧を択一的に選択して切替る切替回路を構成している。外部からASIC10に閾値シフト修正用の高い一定電圧を供給させるためのHighレベル信号が出力された場合、インバータ62を介していないNチャネルMOSトランジスタ50がONとなり、閾値シフト修正用の高い一定電圧を供給する配線58に接続されたPチャネルMOSトランジスタ54がONとなる。そして、閾値修正用の高いパルス化されていない高い一定電圧、例えば40Vがゲートドライバ14を介してTFT18のゲート部に印加される。
【0028】
この場合、インバータ62を介しているPチャネルMOSトランジスタ52は、入力がLowレベルなのでOFFとなる。そして、通常のパルス電圧を供給する配線24に接続されたPチャネルMOSトランジスタ56もOFFとなるので、TFT18のゲート部には閾値シフト修正用の高い一定電圧のみが印加される。
【0029】
これに対して、外部からASIC10に通常の液晶駆動用のパルス電圧を供給するためのLowレベルの信号が出力された場合、インバータ62を介したNチャネルMOSトランジスタ52のみがONとなり、さらに、通常のパルス電圧を供給するラインに接続されたPチャネルMOSトランジスタ56がONとなり、通常のパルス電圧がゲートドライバ14を介してTFTのゲートに供給されて、液晶が駆動される。
【0030】
以上の切替回路を具備することにより、外部からASIC10にモード切替信号が送られ、ASIC10内で閾値シフト修正用の高い一定電圧及び通常のパルス電圧を択一的に選択してTFT18のゲート部に供給することができる。すなわち、TFT18の閾値シフトを修正する場合、通常の液晶駆動で使用するパルス電圧より高い一定電圧をTFT18に供給することができるので、短時間で効率よくTFT18の閾値シフトを修正することができる。
【0031】
以上のように、TFT18のゲート部にパルスではない一定電圧を印加して閾値シフトを修正する時に、液晶に悪影響を及ぼさないように、TFT18のドレインに接続されているデータバスライン20への入力電圧を接地電位に固定させることが好ましい。
図4は電源電圧A12内に具備され、データバスライン20に供給する電圧を接地電位にする回路を示す模式図である。図4に示すように、電源電圧A12内には、接地された複数の抵抗36が直列に配置されて電源電圧VDD30に接続され、複数の抵抗36間には複数のオペアンプ32がそれぞれ接続され、配線33でデータドライバ16に接続されている。
【0032】
抵抗36間のA地点には、第3のスイッチング素子であるエミッタが接地されたバイポーラトランジスタ34のコレクタが接続され、バイポーラトランジス34のベースにASIC10からのモード切替信号線35が接続されてなる付加回路38が構成されている。
ASIC10に接続されている配線45からHighレベル閾値修正モード、もしくは、Lowレベル通常液晶駆動モードへの切替信号が入力される。例えば、ASIC10からHighレベル閾値修正モード選択の信号が送られた場合、バイポーラトランジスタ34がONとなり、Aの地点での電圧は接地電位となる。そして、オペアンプ32の出力も接地電位になるため、データドライバ16へ出力も接地電位に固定される。従って、TFT18のドレインに供給される電圧も接地電位となる。
【0033】
さらに、TFT18のゲート部にパルスではない一定の電圧を印加して閾値シフトを修正する時に、液晶に悪影響を及ぼさないように、コモン電極22への入力電圧レベルを接地電位に固定させることが好ましい。
図5は電源電圧A12内に具備されたコモン電極22へ供給する電圧を接地電位にする回路を示す模式図である。図5に示すように、三つの抵抗48a,48b,48cが直列に配置されて電源電圧VDD46と接地との間に接続されている。可変抵抗48bの中間接点(C点)から一定の電圧が出力されるようになっている。C点とコモン電極22との間にオペアンプ42が配置され、配線41がコモン電極22に接続されている。オペアンプ42と入力B点との間には接地されたコンデンサ43が接続されている。B点には第4のスイッチング素子であるバイポーラトランジスタ44のコレクタが接続されている。このバイポーラトランジスタ44のエミッタは接地され、ベースにはASIC10からのモード切替信号線45が接続されている。このバイポーラトランジスタ44により付加回路47が構成されている。
【0034】
ASIC10からHighレベル閾値修正モード、もしくは、Lowレベル通常モードへの切替信号が入力される。ASIC10からHighレベル閾値修正モード選択の信号が送られた場合、バイポーラトランジスタ44がONとなり、B地点での電圧は接地電位となる。そして、オペアンプ42の出力も接地電位になるため、コモン電極22への出力も接地電位に固定される。
【0035】
以上のように、本発明の好ましい形態においては、閾値シフト修正用の一定電圧をTFT18のゲート部に供給する時、データドライバ16及びコモン電極22への入力電圧レベルを接地電位にすることができるため、液晶に悪影響を及ぼさないでTFT18の閾値シフトを修正することができる。
また、本発明の形態において、ゲートドライバ14を通常のパルス電圧で液晶パネルを作動させ、TFT18の閾値がシフトしているラインのみ、閾値シフト修正用の高い一定電圧に切替て、閾値シフトを修正してもよい。
【0036】
次に、TFT18のゲート部に閾値シフト修正用の一定電圧を供給する時、データドライバ16への供給される電圧を切断して、データドライバ16に電圧を供給しない方法を説明する。図6は電源回路A12内のデータドライバ電圧出力回路76と外部電源75との間に設けられた電圧切断回路を示す模式図である。図6に示すように、外部電源75とデータドライバ電圧出力回路76はPチャネルMOSトランジスタ70を介して配線75で接続されている。PチャネルMOSトランジスタ70のゲートは抵抗73介してD点を経由して外部電源75に接続されている。PチャネルMOSトランジスタ70のゲート部とドレイン部が接地されたNチャネルMOSトランジスタ72のソース部が抵抗73を介して接続されている。NチャネルMOSトランジスタ72のゲートは、インバータ74を介して配線77でASIC10に接続されており、ASIC10にモード切替信号が入力される。
【0037】
ASIC10から閾値シフト修正用の一定電圧をTFT18のゲート部に供給させるためのHighレベル信号が出力されると、NチャネルMOSトランジスタ72はインバータ74を介しているのでOFFとなり、PチャネルMOSトランジスタ70もOFFとなる。従って、外部電源75とデータドライバ電圧出力回路76は完全に切断され、データドライバ16への供給電圧は0Vとなる。
【0038】
データドライバ電圧出力回路76は、コモン電極22及びオペアンプ32,42にも電圧を供給しているので、コモン電極22及びオペアンプ32,42に印加される電圧も0Vとなる。
従って、TFT18のゲート部に一定電圧を印加して閾値シフトを修正する時、データドライバ16及びコモン電極22には電圧が印加されない。このため、液晶に悪影響を及ぼさないで、TFT18の閾値シフトを短時間で、効率よく修正することができる。
(第2の実施の形態)
図7は第2の実施の形態の液晶パネルを示すブロック図である。
【0039】
なお、この例ではデータドライバ80及びゲートドライバ82をスクリーニングする機能を有する液晶パネルについて説明する。
図7に示すように、液晶パネル93の表示部の周囲の領域には、データドライバ80及びゲートドライバ82(以下、ドライバICという)が配置されている。ドライバIC80,82に通常の液晶駆動用の電圧を供給させるための外部入力端子B92及び通常の液晶駆動の電圧より高い電圧を供給するための外部入力端子A90が配置されている。外部入力端子B92は内部電源ユニット84に接続され、内部電源ユニット84からデータドライバ80に電圧を供給する配線87及びゲートドライバ82に電圧を供給する配線85が、それぞれ、第1のスイッチング素子であるスイッチ86及び第2のスイッチング素子であるスイッチ88に接続されている。
【0040】
外部入力端子A90からデータドライバ80に電圧を供給する配線81及び外部入力端子A90からゲートドライバ82に電圧を供給する配線83は、それぞれ、スイッチ86及びスイッチ88に接続されている。データドライバ80とスイッチ86とは配線91で接続され、ゲートドライバ82とスイッチ88とは配線89で接続されている。
【0041】
スイッチ86は第1の電圧である通常の液晶駆動の電圧及び第2の電圧である高い一定電圧を択一的に選択してデータドライバ80に電圧を供給するためのスイッチング素子である。また、スイッチ88は第3の電圧である通常の液晶駆動のパルス電圧及び第4の電圧である高い一定電圧を択一的に選択してゲートドライバ82に電圧を供給するためのスイッチング素子である。
【0042】
ドライバIC80,82のスクリーニングを行う時は、外部入力端子A90に外部電源(図示せず)が接続され、スイッチ86及びスイッチ88はそれぞれ外部入力端子A90側の配線81及び配線83に接続される。これにより、高い一定電圧であるVDD1及びVDD2がそれぞれデータドライバ80及びゲートドライバ82に個別に供給される。
【0043】
通常に液晶を駆動させる場合は、スイッチ86及びスイッチ88はそれぞれ内部電源ユニット84側の配線87及び配線85に接続される。これにより、外部端子B92からVCCが内部電圧ユニット84に供給されて電源電圧が出力され、ドライバIC80、82にそれぞれ個別に電圧が供給され,液晶が駆動される。以上のように、スイッチ86及びスイッチ88を具備させることにより、外部電源から供給される高い電圧をドライバIC80,82に個別に供給することができるので、ドライバIC80,82内のトランジスタのスクリーニングを効率よく行うことができる。
【0044】
図8は液晶駆動時の液晶パネルの電圧供給ユニットを示す模式図である。図8において、図7と同一物には同一符合を付して、その詳しい説明は省略する。
コネクタA100は内部電源ユニット84から通常の液晶駆動用の電圧をドライバIC80,82に供給するためのコネクタである。コネクタA100を外部入力端子B92に差し込むことにより、コネクタA100の端子番号3、4、7及び8の端子が外部入力端子A90の端子番号3、4、7及び8の端子に接続され、端子番号1、2、5及び6の端子は内部電源ユニット84からの電圧供給には関与しない。これにより、内部電源ユニット84から液晶駆動用の電圧、例えば、12VがドライバIC80,82に供給され、TFT18が作動し、液晶が駆動される。
【0045】
次に、液晶パネルのドライバIC80,82内のトランジスタをスクリーニングする液晶パネルの電圧供給ユニットについて説明する。図9はスクリーニング時の液晶パネルの電圧供給ユニットを示す模式図である。図9において、図7と同一物には同一符合を付して、その詳しい説明は省略する。
コネクタB106は外部電源(図示せず)からドライバIC80,82に高い一定電圧を印加させるためのコネクタである。コネクタB106を外部入力端子A90に差し込むことにより、コネクタB106の端子番号1、2、3、5、6及び7の端子が外部入力端子A90の端子番号1、2、3、5、6及び7の端子に接続され、端子番号4及び8の端子はドライバIC80,82への電圧供給には関与しない。これにより、データドライバ80及びゲートドライバ82にそれぞれ、外部電源電圧VDDA104及び外部電源電圧VDDB105が供給される。この時、ドライバIC80,82のトランジスタの絶対最大定格の電圧、たとえば、16Vをストレス電圧として供給する。なお、外部電源電圧VDDA104はデータドライバ80用の電圧であり、外部電源電圧VDDB105はゲートドライバ82用の電圧なので、それぞれのトランジスタに最適なストレス電圧を設定してスクリーニングすることが好ましい。また、液晶パネルを室温より高い温度に加熱しながら、スクリーニングを行ってもよい。
【0046】
以上により、ドライバIC80,82に供給する電圧を内部電源と外部電源とに切替ることができる。すなわち、ドライバIC80,82内のトランジスタのゲート絶縁膜の不良等をスクリーニングする場合、コネクタA100をコネクタB106に交換することにより、外部電源からの高い電圧をドライバIC80,82に印加させることができる。
【0047】
従って、ドライバIC80,82内のトランジスの絶対最大定格に近い高い電圧をストレス電圧として供給できるので、スクリーニングの時間が短くなり、効率を向上させることができる。また、ユニット化された液晶パネルを分解、又は改造する必要がないので、スクリーニングを容易にすることができる。さらに、ドライバIC80,82を室温より高い温度で加熱してスクリーニングを行うことにより、さらに、効率を向上させることができる。
【0048】
本発明は、その精神また主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、前述の実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は、特許請求範囲によって示すものであって、実施の形態には、なんら拘束されない。
【0049】
【発明の効果】
以上説明したように、第1の発明の液晶パネルはTFTのゲート部に一定電圧である第1の電圧とパルス化された第2の電圧とを択一的に選択して供給するスイッチング手段を有している。通常の液晶駆駆動時には、液晶駆動に最適な所定のパルス電圧を印加させ、TFTの閾値シフトを修正させる時には、パルスではない一定電圧に固定して印加させる。これにより、実質的に、TFTの閾値シフトを修正するための電圧印加時間を少なくすることができるため、効率よくTFTの閾値シフトを修正を行うことが可能となる。
【0050】
一つの好ましい形態では、データバスラインやコモン電極に供給する電圧を接地電位にするスイッチング素子を有している。これによれば、データバスラインやコモン電極に電圧が印加されないので液晶は駆動されない。すなわち、液晶に悪影響を与えないで効率よくTFTの閾値シフトの修正を行うことが可能となる。
【図面の簡単な説明】
【図1】図1は第1の実施の形態の液晶パネルを示すブロック図である。
【図2】図2はASIC内に設けられ、一定電圧とパルス電圧とを切替る回路を示す模式図である。
【図3】図3はASIC内に設けられ、高い一定電圧とパルス電圧とを切替る回路を示す模式図である。
【図4】図4はデータドライバを接地電位にする回路を示す模式図である。
【図5】図5はコモン電極を接地電位にする回路を示す模式図である。
【図6】図6はデータドライバへの電源供給を切断する回路を示す模式図である。
【図7】図7は第2の実施の形態の液晶パネルを示すブロック図である。
【図8】図8は液晶駆動時の液晶パネルの電圧供給ユニットを示す模式図である。
【図9】図9はスクリーニング時の液晶パネルの電圧供給ユニットを示す模式図である。
【符号の説明】
10 ASIC、
12 電源回路A、
14,82 ゲートドライバ、
16,80 データドライバ、
17 電源回路B、
18 TFT、
19 ゲートバスライン、
20 データバスライン、
22 コモン電極、
23 セレクタ、
30,46 電源電圧VDD、
32,42 オペアンプ、
35,45 ASICからの信号線、
43 コンデンサ、
34,44 バイポーラトランジスタ、
28,36,48a,48b,48c,51,73 抵抗、
38,40,47 付加回路、
50,52,72 NチャネルMOSトランジスタ、
54、56,70 PチャネルMOSトランジスタ、
62,74 インバータ、
75 外部電源、
76 データドライバ電圧出力回路、
84 内部電源ユニット、
90 外部入力端子A、
92 外部入力端子B、
86,88 スイッチ、
21,23,24,25,26,33,35,41,45,53,58,75,81,83,85,87,89,91 配線、
93 液晶パネル、
100 コネクタA、
106 コネクタB。
Claims (4)
- 複数の画素により構成され、画素毎に薄膜トランジスタが形成された表示部と、
オン時に所定の電圧に固定された第1の電圧を前記薄膜トランジスタのゲート部に供給する第1のスイッチング素子と、
オン時にパルス化された第2の電圧を前記薄膜トランジスタのゲート部に供給する第2のスイッチング素子と、
切替信号により、前記第1のスイッチング素子と、前記第2のスイッチング素子とを択一的に選択して、前記第1の電圧と前記第2の電圧とを切替る切替回路とを有することを特徴とする液晶パネル。 - 前記液晶パネルのデータバスラインに供給する電圧を、前記切替信号により接地電位にする第3のスイッチング素子を有することを特徴とする請求項1に記載の液晶パネル。
- 前記液晶パネルのコモン電極に供給する電圧を、前記切替信号により接地電位にする第4のスイッチング素子を有することを特徴とする請求項1に記載の液晶パネル。
- 前記液晶パネルのデータバスラインに電圧を供給する内部電源と前記内部電源に電圧を供給する外部電源とを、前記切替信号により切断する切断回路を有することを特徴とする請求項1に記載の液晶パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000098610A JP4368493B2 (ja) | 2000-03-31 | 2000-03-31 | 液晶パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000098610A JP4368493B2 (ja) | 2000-03-31 | 2000-03-31 | 液晶パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001281629A JP2001281629A (ja) | 2001-10-10 |
JP4368493B2 true JP4368493B2 (ja) | 2009-11-18 |
Family
ID=18613070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000098610A Expired - Fee Related JP4368493B2 (ja) | 2000-03-31 | 2000-03-31 | 液晶パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4368493B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6949518B2 (ja) | 2017-03-23 | 2021-10-13 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
CN112951173B (zh) * | 2021-02-04 | 2022-11-25 | 重庆先进光电显示技术研究院 | 一种栅极开启电压产生电路、显示面板驱动装置及显示装置 |
-
2000
- 2000-03-31 JP JP2000098610A patent/JP4368493B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001281629A (ja) | 2001-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7212183B2 (en) | Liquid crystal display apparatus having pixels with low leakage current | |
KR100450761B1 (ko) | 능동 구동형 유기 이엘 다이오드 디스플레이 패널 회로 | |
US8031155B2 (en) | Liquid crystal display device | |
KR100556284B1 (ko) | 액정표시장치 | |
US7746336B2 (en) | Power source circuit, display driver, electro-optic device and electronic apparatus | |
US20030189559A1 (en) | Display apparatus with a driving circuit in which every three adjacent pixels are coupled to the same data line | |
US8199092B2 (en) | Liquid crystal display having common voltage modulator | |
US6933917B2 (en) | Method and circuit for LCD panel flicker reduction | |
JP2004093691A (ja) | 表示装置用駆動回路及び表示装置 | |
US7161574B2 (en) | Liquid crystal display element driving method and liquid crystal display using the same | |
US7233323B2 (en) | Device and method for varying the row scanning time to compensate the signal attenuation depending on the distance between pixel rows and column driver | |
KR20010020935A (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
US20040075632A1 (en) | Liquid crystal display panel and driving method thereof | |
JP4640951B2 (ja) | 液晶表示装置 | |
JP4368493B2 (ja) | 液晶パネル | |
JPH07191301A (ja) | 表示装置及び表示装置の駆動方法 | |
KR101472130B1 (ko) | 액정표시장치 | |
KR20020056093A (ko) | 액정표시장치의 게이트 구동회로 | |
JP2517842B2 (ja) | 表示装置 | |
WO2007052421A1 (ja) | 表示装置、データ信号線駆動回路、および表示装置の駆動方法 | |
JP4474138B2 (ja) | 表示装置用画素駆動部、表示回路および表示装置 | |
US20060077158A1 (en) | Liquid crystal display device | |
KR20030088647A (ko) | 액정 표시 장치 | |
JPH07114363A (ja) | 表示装置用駆動回路およびそれを用いた液晶表示装置 | |
KR101006447B1 (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |