JP6943114B2 - Luminous thyristor, optical printhead, and image forming apparatus - Google Patents
Luminous thyristor, optical printhead, and image forming apparatus Download PDFInfo
- Publication number
- JP6943114B2 JP6943114B2 JP2017184693A JP2017184693A JP6943114B2 JP 6943114 B2 JP6943114 B2 JP 6943114B2 JP 2017184693 A JP2017184693 A JP 2017184693A JP 2017184693 A JP2017184693 A JP 2017184693A JP 6943114 B2 JP6943114 B2 JP 6943114B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- concentration
- semiconductor epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 17
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 57
- 238000000034 method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DEFLNOSTNCSZRB-IDTAVKCVSA-N 9-[(2r,3r,4r,5r)-3,4-dimethoxy-5-(methoxymethyl)oxolan-2-yl]-n-methoxypurin-6-amine Chemical compound CO[C@@H]1[C@H](OC)[C@@H](COC)O[C@H]1N1C2=NC=NC(NOC)=C2N=C1 DEFLNOSTNCSZRB-IDTAVKCVSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Thyristors (AREA)
Description
本発明は、光プリントヘッドの構造に関し、特にその光源となるサイリスタの構造に関する。 The present invention relates to the structure of an optical print head, and particularly to the structure of a thyristor serving as a light source thereof.
従来、第2n型層、第2p型層、第1n型層、及び第1p型層をエピタキシャル成長により積層し、エッチング処理を行った後にアノード電極、ゲート電極、及びカソード電極を形成した発光サイリスタが知られている(例えば、特許文献1参照)。 Conventionally, a light emitting thyristor that forms an anode electrode, a gate electrode, and a cathode electrode after laminating a second n-type layer, a second p-type layer, a first n-type layer, and a first p-type layer by epitaxial growth and performing an etching process is known. (See, for example, Patent Document 1).
しかしながら、エッチング加工時の界面準位形成により漏れ電流が生じて、所望する特性が得られない場合があった。 However, there are cases where a leakage current is generated due to the formation of the interface state during the etching process, and the desired characteristics cannot be obtained.
本発明による発光サイリスタは、アノード層、ゲート層、及びカソード層を有する発光サイリスタであって、
GaAs基板上にエピタキシャル成長した、n型AlGaAs層と該n型AlGaAs層に隣接するp型InGaP層とからなるpn接合において、InGaP層にZnをドーパントとして含み、
前記Znの濃度が、前記p型InGaP層から前記n型AlGaAs層にかけて減少し、前記p型InGaP層と前記n型AlGaAs層との界面位置において傾斜して分布する前記Znの濃度が、1E18/cm3〜2E18/cm3の範囲にあることを特徴とする。
The light emitting thyristor according to the present invention is a light emitting thyristor having an anode layer, a gate layer, and a cathode layer.
Grown epitaxially on a GaAs substrate, comprising the pn junction between p-type InGaP layer adjacent to the n-type AlGaAs layer and the n-type AlGaAs layer, the Zn in the InGaP layer as a dopant,
The concentration of the Zn decreases from the p-type InGaP layer to the n-type AlGaAs layer, and the concentration of the Zn that is inclined and distributed at the interface position between the p-type InGaP layer and the n-type AlGaAs layer is 1E18 /. It is characterized in that it is in the range of cm 3 to 2E18 / cm 3.
本発明による発光サイリスタによれば、pn接合の界面位置が、InGaP層/AlGaAs界面付近に形成されているために、順方向I−V特性におけるn値が小さく抑えられることから拡散電流が良く流れ、結果として良好な電気特性を得ることが出来る。 According to the light emitting thyristor according to the present invention, since the interface position of the pn junction is formed near the InGaP layer / AlGaAs interface, the n value in the forward IV characteristic can be suppressed to a small value, so that the diffusion current flows well. As a result, good electrical characteristics can be obtained.
実施の形態1.
図1は、本発明による発光サイリスタを構成する実施の形態1の半導体エピタキシャル層10の構成を示す図である。
FIG. 1 is a diagram showing the configuration of the semiconductor
同図に示すように、ここに示す半導体エピタキシャル層10は、上面からアノード層としての第1p型層101、ゲート層としての第1n型層102、GaAs基板としての第2p型層103、カソード層としての第2n型層104の順に構成され、第1p型層101は、上層からp−GaAs層101a、p−Al0.4Ga0.6As層101b、InGaP層としてのp−In0.47Ga0.53P層101cの順に形成され、第1n型層102は、上層からInGaP層としてのn−In0.47Ga0.53P層102a、n−Al0.15Ga0.85As層102bの順に形成され、第2p型層103は、上層からp−Al0.15Ga0.85As層103a、p−Al10.35Ga0.65As層103bの順に形成され、第2n型層104は、上層からn−Al0.15Ga0.85As層104a、n−Al0.4Ga0.6As層104b、n−In0.47Ga0.53P層104c、n−Al0.25Ga0.75As層104dの順に形成されている。
As shown in the figure, the semiconductor
また、第1p型層101のp−In0.47Ga0.53P層101cのZn濃度は、4.0E18/cm3(厚み15nm)であり、第1n型層102のn−In0.47Ga0.53P層の厚みは11nmである。
Further, Zn concentration in the p-In0.
尚、図1に示す半導体エピタキシャル層10の第1p型層101のp−In0.47Ga0.53P層101cのZn濃度、及び第1n型層102のn−In0.47Ga0.53P層102aのSi濃度は、これ等の上層のp−Al0.4Ga0.6As層101bをエピタキシャル成長させる前の設計値であり、後述するように、この上層であるp−Al0.4Ga0.6As層101bをエピタキシャル成長させる過程で、Znが下層に拡散してZnの濃度分布が変化することにより、後述する最終目的の好適な状態とするための設計値としている。
The Zn concentration of the p-In0.
次に、半導体エピタキシャル層10を基に、発光サイリスタ20を作成する製造工程について説明する。図2は、図1に示す半導体エピタキシャル層10を半導体型毎に層分けした簡略した構成図であり、図3は、図2に示す半導体エピタキシャル層10を加工して発光サイリスタを作成する工程を示す工程図である。
Next, a manufacturing process for producing the
図3(a)に示す半導体エピタキシャル層10に対して、図3(b)に示すように一部をウェットエッチングにより加工し、電極形成のための面を露出させる。次に同図(c)に示すように、n型半導体用の電極であるゲート電極52及びカソード電極53と、p型半導体用の電極であるアノード電極51を形成することによって発光サイリスタ20が作成される。
As shown in FIG. 3B, a part of the semiconductor
エッチングにより半導体エピタキシャル層10を加工するため、加工面にpn接合界面60が露出する。図1に示すように、ここでは、第1p型層101と第1n型層102に形成されるpn接合の界面は、In0.47Ga0.53P層中に形成されるようにした。このように構成したのは、エッチングにより露出した面に形成される界面準位密度が、InGaP層の方が低いことが一般的に知られているからである。
Since the semiconductor
またInGaP層を用いることによって、図3(b)に示すエッチング加工時に選択エッチングが可能となる為である。即ち、GaAs又はAlGaAsは、リン酸に過酸化水素水を加え水で希釈したリン酸過水系のエッチャントに容易に溶けるが、InGaPは溶けにくい。従って、図1に示す半導体エピタキシャル層10のエピタキシャル構造であれば、リン酸化水を用いたエッチングを行った場合、InGaP層(101c,102a)でストップする。このため、塩酸等によってこのInGaP層を除去してAlGaAs層102bに形成する、図3(c)に示すゲート電極52の形成面が常に一定となり、プロセスの安定性が高くなる。
Further, by using the InGaP layer, selective etching can be performed during the etching process shown in FIG. 3 (b). That is, GaAs or AlGaAs is easily dissolved in a phosphoric acid hyperhydrated etchant obtained by adding hydrogen peroxide solution to phosphoric acid and diluting with water, but InGaP is difficult to dissolve. Therefore, in the case of the epitaxial structure of the semiconductor
ここで、参考例について説明する。 Here, a reference example will be described.
図7は、参考例として示す半導体エピタキシャル層500の構成を示す図である。この半導体エピタキシャル層500が、図1に示す本発明による半導体エピタキシャル層10と主に異なる点は、第1p型層501のp−In0.47Ga0.53P層のZn濃度、厚み、及び第1n型層502のn−In0.47Ga0.53P層のSi濃度、厚みが特に特定されていない点である。
FIG. 7 is a diagram showing the configuration of the semiconductor
参考例として示した半導体エピタキシャル層500を基に、図3を参照して説明した前記製造工程と同様の工程を経て参考例発光サイリスタを作成し、電気特性を測定したところ、しばしば異なる特性が得られた。そこで2次イオン質量分析により、半導体エピタキシャル層500に対して深さ方向の分析を行った結果、図8に示すデータのプロファイルが得られた。
Based on the semiconductor
図8は、第1p型層501のp−In0.47Ga0.53P層にドーパントとしてドーピングされたZnの拡散状態を示すグラフである。このグラフにおいて、横軸には半導体エピタキシャル層500の最上面からの深さを取り、縦軸にはZnの濃度及びIn2次イオン強度を取っている。
FIG. 8 is a graph showing a diffusion state of Zn doped as a dopant in the p-In0.47Ga0.53P layer of the first p-
つまり、第1p型層501のp−In0.47Ga0.53P層にドーパントとしてドーピングされたZnが、第1n型層のn−In0.47Ga0.53P層に拡散していることが分かった。Znは、InGaP中を比較的容易に移動することが知られているため、エピタキシャル成長温度においても、熱による拡散現象が生じることは十分に考えられる。
That is, it was found that Zn doped as a dopant in the p-In0.47Ga0.53P layer of the first p-
図9は、半導体エピタキシャル層500を作成する際の、エピタキシャル成長過程でのZn拡散の様子を模式的に示した説明図である。尚、ここでは第1p型層501と第1n型層502のみの様子を示している。
FIG. 9 is an explanatory diagram schematically showing the state of Zn diffusion in the epitaxial growth process when the
同図に示すように、エピタキシャル成長では、層の下側から成長していく。同図(a)に示すように、第1p型層501のp−InGaP層成長時には、Znの拡散は同層内のみに留まる。しかし同図(b)に示すように、上層であるp−Al0.4Ga0.6As層が積まれる最中に下側にZnが拡散し、Zn濃度がSi濃度より大きくなった領域のn−InGaP層がP型化する。同図(c)に示すように、更に上の層が成長していくと、成長時間にもよるが、すべてのn−InGaP層がp型化し、p型InGaP層となる。
As shown in the figure, in epitaxial growth, it grows from the lower side of the layer. As shown in FIG. 3A, during the growth of the p-InGaP layer of the first p-
ここで、同じエピタキシャル成長条件であればZnの拡散が常に一定だと仮定し、n−In0.47Ga0.53P層厚の異なるいくつかの半導体エピタキシャル層500を用いてサイリスタ素子を作成し、アノード−ゲート間(AG間)の順方向I−V特性を測定した。図10は、この時の測定結果を示すグラフであり、縦軸に電流値を取り、横軸に電圧値を取っている。ここでは、n−In0.47Ga0.53P層厚が、8.7nm、10.7nm、12.7nm、14.7nmの各半導体エピタキシャル層500での測定結果を示している。尚、ここでのn−InGaP層のドーパントSiの濃度、及びp−InGaP層のドーパントZnの濃度は、図1で示した設計値であり、それぞれ5.0E16/cm3、4.0E18/cm3である。 Here, assuming that the diffusion of Zn is always constant under the same epitaxial growth conditions, several semiconductor epitaxial layers 500 having different n-In0.47Ga0.53P layer thicknesses are used to prepare a thyristor element, and an anode-gate is formed. The forward IV characteristics of the interval (between AG) were measured. FIG. 10 is a graph showing the measurement results at this time, in which the vertical axis represents the current value and the horizontal axis represents the voltage value. Here, the measurement results of the semiconductor epitaxial layers 500 having n-In0.47Ga0.53P layer thickness of 8.7 nm, 10.7 nm, 12.7 nm, and 14.7 nm are shown. The concentration of the dopant Si in the n-InGaP layer and the concentration of the dopant Zn in the p-InGaP layer here are the design values shown in FIG. 1, respectively, 5.0E16 / cm 3 , 4.0E18 / cm, respectively. It is 3.
一般的に、半導体の順方向I−V特性は次式(1)で表される。
e :電気素量
V :電圧
n :理想因子
kB:ボルツマン定数
T :温度
Generally, the forward IV characteristic of a semiconductor is represented by the following equation (1).
V: Voltage n: Ideal factor k B : Boltzmann constant T: Temperature
この式において、nのことを理想因子或はn値と呼び、拡散電流が支配的な時には1に近づき、再結合電流が支配的な時には2に近づくことが知られている。ここで、図10の順方向I−V特性において、傾きの最も急となる点におけるnの値をn値と定義する。言い換えるとn値とは、nの極小値のことである。 In this equation, n is called an ideal factor or n value, and it is known that it approaches 1 when the diffusion current is dominant and approaches 2 when the recombination current is dominant. Here, in the forward IV characteristic of FIG. 10, the value of n at the point where the slope is the steepest is defined as the n value. In other words, the n value is the minimum value of n.
図11は、半導体エピタキシャル層500の設計時のn−In0.47Ga0.53P層の厚さを横軸に取り、n値を縦軸に取って、式1に基づいて算出したn値をプロットしたグラフである。
In FIG. 11, the thickness of the n-In0.47Ga0.53P layer at the time of designing the
同グラフから明らかなように、n値は極小値を取ることがわかった。またこの結果は、単純にp−In0.47Ga0.53Pとn−Al0.15Ga0.85Asを接合しても良好な結果は得られないことを意味している。理由は先述したようにエッチング加工時の界面準位形成による漏れ電流の為である。 As is clear from the graph, it was found that the n value takes a minimum value. Further, this result means that good results cannot be obtained even if p-In0.47Ga0.53P and n-Al0.15Ga0.85As are simply bonded. The reason is the leakage current due to the formation of the interface state during the etching process as described above.
このため本発明では、AlGaAs/InGaP系のエピタキシャル成長によるpn接合形成において、エピタキシャル成長中にp型ドーパントとしてドーピングされたZnを、エピタキシャル成長中又はその後の熱処理により拡散させ、InGaP層/AlGaAs層界面に適度な濃度をもたせた半導体エピタキシャル層を形成する。Znの拡散は、Znを含む層が形成されてからの時間やエピタキシャル成長温度、Znのドーピング濃度に依存するが、それぞれのエピタキシャル成長の結果として、InGaP層/AIGaAs層界面にZnが適度に拡散されることが要点となる。そのために、Zが拡散していくn−InGaP層の厚みを適度に設計することが重要である。 Therefore, in the present invention, in the pn junction formation by epitaxial growth of AlGaAs / InGaP system, Zn doped as a p-type dopant during epitaxial growth is diffused by heat treatment during or after epitaxial growth, and is suitable for the InGaP layer / AlGaAs layer interface. A semiconductor epitaxial layer having a concentration is formed. The diffusion of Zn depends on the time since the layer containing Zn was formed, the epitaxial growth temperature, and the doping concentration of Zn, but as a result of each epitaxial growth, Zn is appropriately diffused at the InGaP layer / AIGaAs layer interface. That is the point. Therefore, it is important to appropriately design the thickness of the n-InGaP layer in which Z is diffused.
本発明による半導体エピタキシャル層10(図1)では、前記したように、第1p型層101のp−In0.47Ga0.53P層101cのZn濃度が4.0E18/cm3である時、第1n型層102のn−In0.47Ga0.53P層102aの厚みを11nmとしている。これは、図11から明らかなように、ここでの製造条件の下では、n−In0.47Ga0.53P層102aの厚さが11nmの近辺でn値が極小値となることによるものである。
In the
図4は、この段階での半導体エピタキシャル層10における、Znの深さ方向の濃度分布を2次イオン質量分析により求め、その結果をプロットしたグラフである。同グラフにおいて、横軸には半導体エピタキシャル層10(図1)の最上面からの深さを取り、縦軸にはZnの濃度及びIn2次イオン強度を取っている。また図5は、図4における深さ545nm〜570nmの領域を、同方向に拡大した部分拡大図である。
FIG. 4 is a graph obtained by obtaining the concentration distribution of Zn in the depth direction of the
尚、図1に示す半導体エピタキシャル層10は、図7に示す参考例としての半導体エピタキシャル層500の第1p型層501のp−In0.47Ga0.53P層のZn濃度、厚み、及び第1n型層502のn−In0.47Ga0.53P層のSi濃度、厚みをそれぞれ設計値として特定した構成を有するものであるが、図9で説明したように、p−Al0.4Ga0.6As層101bをエピタキシャル成長させる過程で、Znが下層に拡散してZnの濃度分布が変化することにより、図4に示す、深さ方向のZnの濃度分布を示す半導体エピタキシャル層10´となる。以後、図4に示すZnの濃度分布を有する半導体エピタキシャル層を半導体エピタキシャル層10´として区別する。
The
図4において、◇でプロットしたラインはZn濃度を示し、□でプロットしたラインはInの2次イオン強度である。Zn濃度データに設けた対数近似線L1(図5)は、In0.47Ga0.53P層(101c、102a)/Al0.l5Ga0.85As層102b界面付近のZn濃度の対数近似線であり、In2次イオン強度データに設けた破線L2(図5)は、In0.47Ga0.53P層(101c、102a)/Al0.l5Ga0.85As層102b界面付近のIn2次イオン強度の線形近似線である。またIn2次イオン強度データに設けた実線L3(図5)は、In2次イオン強度の平均強度である。尚、In2次イオン強度の平均強度はピーク強度の80%以上の強度を示す点の集合の平均により求めた。
In FIG. 4, the line plotted with ◇ indicates the Zn concentration, and the line plotted with □ is the secondary ionic strength of In. The logarithmic approximation line L1 (FIG. 5) provided in the Zn concentration data is the In0.47Ga0.53P layer (101c, 102a) /Al0. It is a logarithmic approximation line of the Zn concentration near the interface of the
In2次イオン強度が急激に減少している部分は、InGaP層(101c、102a)とAlGaAs層(102b)の境界と考えられ、その界面を以下の方法で決めた。即ちIn2次イオン強度の平均である実線L3(図5)と強度が急減する部分の近似線である破線L2(図5)の交点を、両者の界面とした。 The portion where the In secondary ionic strength is sharply decreased is considered to be the boundary between the InGaP layer (101c, 102a) and the AlGaAs layer (102b), and the interface is determined by the following method. That is, the intersection of the solid line L3 (FIG. 5), which is the average of the In secondary ionic strength, and the broken line L2 (FIG. 5), which is an approximate line of the portion where the intensity sharply decreases, is defined as the interface between the two.
次に、界面におけるZnの濃度を、前記交点におけるZn濃度の対数近似線L1(図5)の値から求めた。その結果、同図(図5)においては、Znの濃度が1.3E18/cm3と求まった。 Next, the concentration of Zn at the interface was determined from the value of the logarithmic approximation line L1 (FIG. 5) of the Zn concentration at the intersection. As a result, in the drawing (FIG. 5), the concentration of Zn was Motoma' and 1.3E18 / cm 3.
図10に示したn−In0.47Ga0.53P層(図1の102aに相当)厚のサンプルに、更に異なる幾つかの層厚を持つサンプルを加え、これらのサンプルに対して、同様に2次イオン質量(SIMS)分析を行い、In0.47Ga0.53P層/Al0.l5Ga0.85As層界面のZn濃度を求めた。一方、これらのサンプルに対し、それぞれサイリスタ素子を形成してアノード−ゲート間(AG間)の順方向I−V特性を測定し、前記した方法で、式1に基づいてn値を求めた。
Samples having several different layer thicknesses were added to the samples having the thickness of the n-In 0.47Ga0.53P layer (corresponding to 102a in FIG. 1) shown in FIG. Ion mass (SIMS) analysis was performed and In0.47Ga0.53P layer / Al0. The Zn concentration at the interface of the l5Ga0.85As layer was determined. On the other hand, for each of these samples, a thyristor element was formed, the forward IV characteristic between the anode and the gate (between AG) was measured, and the n value was obtained based on
図6は、界面のZn濃度を横軸にとり、n値を縦軸に取って、各サンプルにおける測定結果をプロットしたグラフである。 FIG. 6 is a graph in which the measurement results in each sample are plotted with the Zn concentration at the interface on the horizontal axis and the n value on the vertical axis.
同図のグラフから明らかなように、界面Zn濃度には、ある範囲において良好なn値を示すことが分かった。
pn接合の界面位置が、In0.47Ga0.53P層(101c、102a)/Al0.15Ga0.85As102b界面付近に形成されているために、順方向I−V特性におけるn値が小さく抑えられることから拡散電流が良く流れ、結果として良好な電気特性が得られる。その範囲は図6のデータでn値が1.46以下の範囲、即ち1E18/cm3から2E18/cm3である。
As is clear from the graph in the figure, it was found that the interfacial Zn concentration showed a good n value in a certain range.
Since the interface position of the pn junction is formed near the In0.47Ga0.53P layer (101c, 102a) /Al0.15Ga0.85As102b interface, the n value in the forward IV characteristic is suppressed to a small value, so that the diffusion occurs. The current flows well, and as a result, good electrical characteristics are obtained. The range is the range in which the n value is 1.46 or less in the data of FIG. 6, that is, 1E18 / cm 3 to 2E18 / cm 3 .
以上のように、p−InGaP層(101c)中にドーピングされたZnがエピタキシャル成長中等の熱によりn−InGaP層(102a)へ拡散し、その結果pn接合界面がInGaP層(101c,102a)/AlGaAs層(102b)界面に形成された状態となるため、アノード−ゲート間(AG間)の順方向I−V特性のn値(理想因子)が1に近づく。つまり良好なAG間順方向I−V特性が得られるようになる。Znの拡散が不十分な場合、又は必要以上に拡散が進行した状態では、AG間順方向I−V特性は悪くなる。 As described above, Zn doped in the p-InGaP layer (101c) diffuses into the n-InGaP layer (102a) due to heat during epitaxial growth, and as a result, the pn junction interface becomes the InGaP layer (101c, 102a) / AlGaAs. Since the layer (102b) is formed at the interface, the n value (ideal factor) of the forward IV characteristic between the anode and the gate (between AG) approaches 1. That is, good forward IV characteristics between AGs can be obtained. When the diffusion of Zn is insufficient, or when the diffusion progresses more than necessary, the forward IV characteristic between AGs deteriorates.
尚、実施の形態では、AlとGaの組成比を、例えばAl0.l5Ga0.85Asとしたが、AlとGaの組成比はこの値に限定されるものではなく、GaAsからAlAsまですべての組成比とすることが可能であり、同様の効果が得られるものである。 In the embodiment, the composition ratio of Al and Ga is set to, for example, Al0. Although l5Ga is 0.85As, the composition ratio of Al and Ga is not limited to this value, and all composition ratios from GaAs to AlAs can be used, and the same effect can be obtained.
以上のように、本実施の形態の発光サイリスタによれば、pn接合の界面位置が、In0.47Ga0.53P層/Al0.15Ga0.85As界面付近に形成されているために、順方向I−V特性におけるn値が小さく抑えられることから拡散電流が良く流れ、結果として良好な電気特性を得ることが出来る。 As described above, according to the light emitting thyristor of the present embodiment, since the interface position of the pn junction is formed near the In0.47Ga0.53P layer / Al0.15Ga0.85As interface, the forward IV Since the n value in the characteristics is suppressed to a small value, the diffusion current flows well, and as a result, good electrical characteristics can be obtained.
実施の形態2.
図12は、本発明による発光サイリスタを構成する実施の形態2の半導体エピタキシャル層210の構成を示す図である。
FIG. 12 is a diagram showing the configuration of the
この半導体エピタキシャル層210が、前記した図1に示す実施の形態1の半導体エピタキシャル層10と主に異なる点は、第1p型層201と第1n型層202の構成である。従って、この半導体エピタキシャル層210が、前記した実施の形態1のこの半導体エピタキシャル層10と共通する部分には同符を付して、或は図面を省いて説明を省略し、異なる点を重点的に説明する。
The main difference between the
図12に示すように、ここに示す半導体エピタキシャル層210では、第1p型層201が、上層からp−GaAs層、p−Al0.4Ga0.6As層、p−Al0.4Ga0.6As層の順に形成され、第1n型層202が、上層からn−In0.47Ga0.53P層、n−Al0.15Ga0.85As層の順に形成されている。
As shown in FIG. 12, in the
また、第1p型層201のp−Al0.4Ga0.6As層のZn濃度は、2.0E19/cm3(厚み15nm)であり、第1n型層202のn−In0.47Ga0.53P層の厚は70nmである。
The Zn concentration of the p-Al0.4Ga0.6As layer of the first p-type layer 201 is 2.0E19 / cm 3 (
以上のように、本実施の形態の半導体エピタキシャル層210では、第1p型層201の最下層に、p−In0.47Ga0.53P層に代えてp−Al0.4Ga0.6As層を用いる。この理由は、In0.47Ga0.53Pに対するZnのドーピングは、良好な結晶性をもつエピ成長温度においては4.0E18/cm3程度が上限であるのに対し、Al0.4Ga0.6As層中へのZnのドーピングは1.0E19/cm3台の濃度が実現できるためである。図12に、p−Al0.4Ga0.6As層のZn濃度を2.0E19/cm3としたときの半導体エピタキシャル層210の設計構造を示す。
As described above, in the
また半導体エピタキシャル層210では、n−In0.47Ga0.53P層の厚みを70nmとしたが、これはZn濃度が高いほうが、同じエピ成長温度、エピ成長時間においてもZnの拡散が大きくなるためである。この様にIn0.47Ga0.53P層の厚みを70nmとして適当に調整することにより、In0.47Ga0.53P層/Al0.15Ga0.85As層界面のZn濃度を、n値が1.4以下となる良好な範囲、即ち1E18/cm3〜2E18/cm3の範囲に収めることが出来る。
Further, in the
以上のように、本実施の形態の半導体エピタキシャル層210では、ZnのドーピングをAl0.4Ga0.6As層に行う事により、その濃度を2.0E19/cm3と高めることが可能となった。Znのドーピング濃度が異なっても、In0.47Ga0.53P層/Al0.15Ga0.85As層界面のZn濃度を良好な範囲にすることができる。
As described above, in the
実施の形態3.
図13は、本発明の光プリントヘッドに基づく実施の形態3のプリントヘッド1200を示す構成図である。
FIG. 13 is a configuration diagram showing a
同図に示すように、ベース部材1201上には、発光素子ユニット1202が搭載されている。この発光素子ユニット1202は、実施の形態1又は2の発光サイリスタ20が実装基板上にアレイ状に搭載されたものである。図14は、この発光素子ユニット1202の一構成例を示す平面配置図で、実装基板1202e上には、前記した各実施の形態で説明した発光サイリスタ20をアレイ状に配列した半導体素子アレイが、発光部ユニット1202aとして長手方向に沿って複数配設されている。実装基板1202e上には、その他に、発光部ユニット1202aを駆動制御する電子部品が配置されて配線が形成されている、電子部品実装、配線及び接続のためのエリア1202b、1202c、及び外部から制御信号や電源などを供給するためのコネクタ1202d等が設けられている。
As shown in the figure, a light emitting
発光部ユニット1202aの発光部の上方には、発光部から出射された光を集光する光学素子としてのロッドレンズアレイ1203が配設されている。このロッドレンズアレイ1203は、柱状の光学レンズを発光部ユニット1202aの直線状に配列された発光部(ここでは、図2(c)における発光サイリスタ20の配列)に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ1204によって所定位置に保持されている。
Above the light emitting unit of the
このレンズホルダ1204は、同図に示すように、ベース部材1201及び発光素子ユニット1202を覆うように形成されている。そして、ベース部材1201、発光素子ユニット1202、及びレンズホルダ1204は、ベース部材1201及びレンズホルダ1204に形成された開口部1201a,1204aを介して配設されるクランパ1205によって一体的に挟持されている。従って、発光素子ユニット1202で発生した光は、ロッドレンズアレイ1203を通して所定の外部部材に照射される。このプリントヘッド1200は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
As shown in the figure, the
以上のように、本実施の形態のプリントヘッド1200によれば、発光部ユニット1202aとして、前記した実施形態1又は2の発光サイリスタ20が使用されるため、順方向I−V特性におけるn値を小さく抑えた、電気特性の優れたプリントヘッド1200を提供することができる。
As described above, according to the
実施の形態4.
図15は、本発明の画像形成装置に基づく実施の形態4の画像形成装置1300の要部構成を模式的に示す要部構成図である。
Embodiment 4.
FIG. 15 is a main part configuration diagram schematically showing a main part configuration of the
同図に示すように、画像形成装置1300内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット1301〜1304が記録媒体1305の搬送経路1320に沿ってその上流側から順に配置されている。これらのプロセスユニット1301〜1304の内部構成は共通しているため、例えばシアンのプロセスユニット1303を例にとり、これらの内部構成を説明する。
As shown in the figure, in the
プロセスユニット1303には、像担持体として感光体ドラム1303aが矢印方向に回転可能に配置され、この感光体ドラム1303aの周囲にはその回転方向上流側から順に、感光体ドラム1303aの表面に電気供給して帯電させる帯電装置1303b、帯電された感光体ドラム1303aの表面に選択的に光を照射して静電潜像を形成する露光装置1303cが配設される。更に、静電潜像が形成された感光体ドラム1303aの表面に、所定色(シアン)のトナーを付着させて顕像を発生させる現像装置1303d、及び感光体ドラム1303aの表面に残留したトナーを除去するクリーニング装置1303eが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源及びギアによって回転させられる。
A
また、画像形成装置1300は、その下部に、紙等の記録媒体1305を重ねた状態で収納する用紙カセット1306を装着し、その上方には記録媒体1305を1枚ずつ分離させて搬送するためのホッピングローラ1307を配設している。更に、記録媒体1305の搬送方向における、このホッピングローラ1307の下流側には、ピンチローラ1308,1309と共に記録媒体1305を挟持することによって、記録媒体1305の斜行を修正し、プロセスユニット1301〜1304に搬送するレジストローラ1310,1311を配設している。これ等のホッピングローラ1307及びレジストローラ1310,1311は、図示しない駆動源及びギアによって連動回転する。
Further, in the
プロセスユニット1301〜1304の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ1312が配設されている。そして、感光体ドラム1301a〜1304a上のトナーを記録媒体1305に転写させるために、感光体ドラム1301a〜1304aの表面とこれらの各転写ローラ1312の表面との間に所定の電位差が生じるように構成されている。
定着装置1313は、加熱ローラとバックアップローラとを有し、記録媒体1305上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ1314,1315は、定着装置1313から排出された記録媒体1305を、排出部のピンチローラ1316,1317と共に挟持し、記録媒体スタッカ部1318に搬送する。尚、排出ローラ1314,1315は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置1303cとしては、実施形態3で説明したプリントヘッド1200が用いられる。
The
次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット1306に堆積した状態で収納されている記録媒体1305がホッピングローラ1307によって、上から1枚ずつ分離されて搬送される。続いて、この記録媒体1305は、レジストローラ1310,1311及びピンチローラ1308,1309に挟持されて、プロセスユニット1301の感光体ドラム1301a及び転写ローラ1312に搬送される。その後、記録媒体1305は、感光体ドラム1301a及び転写ローラ1312に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム1301aの回転によって搬送される。
Next, the operation of the image forming apparatus having the above configuration will be described.
First, the
同様にして、記録媒体1305は、順次プロセスユニット1302〜1304を通過し、その通過過程で、各露光装置1301c〜1304cにより形成された静電潜像を、現像装置1301d〜1304dによって現像した各色のトナー像がその記録画面に順次重ねて転写される。その後、定着装置1313によってトナー像が定着された記録媒体1305は、排出ローラ1314,1315及びピンチローラ1316,1317に挟持されて、画像形成装置1300の外部の記録媒体スタッカ部1318に排出される。以上の過程を経て、カラー画像が記録媒体1305上に形成される。
Similarly, the
以上のように、本実施の形態の画像形成装置によれば、前記した実施の形態3で説明したプリントヘッド1200を採用するため、順方向I−V特性におけるn値を小さく抑えた、電気特性の優れたプリントヘッドを備えた画像形成装置を提供することができる。
As described above, according to the image forming apparatus of the present embodiment, since the
また、前記した特許請求の範囲、及び実施の形態において、「上」、「下」と言った言葉を使用したが、これらは便宜上であって、各半導体、装置を配置する状態における絶対的な位置関係を限定するものではない。 Further, in the above-mentioned claims and embodiments, the terms "upper" and "lower" are used, but these are for convenience and are absolute in the state where each semiconductor and device are arranged. It does not limit the positional relationship.
本実施の形態では画像形成装置としてカラープリンタを用いて説明したが、単色プリンタ、複写機、FAX、更にこれらを複合させた複合機等にも適用可能である。 In the present embodiment, a color printer has been described as an image forming apparatus, but the present invention can also be applied to a monochromatic printer, a copying machine, a fax machine, a multifunction device in which these are combined, and the like.
10 半導体エピタキシャル層、 20 発光サイリスタ、 51 アノード電極、 52 ゲート電極、 53 カソード電極、 60 pn接合界面、 101 第1p型層、 101a p−GaAs層、 101b p−Al0.4Ga0.6As層、 101c p−In0.47Ga0.53P層、 102 第1n型層、 102a n−In0.47Ga0.53P層、 102b n−Al0.15Ga0.85As層、 103 第2p型層、 103a p−Al0.15Ga0.85As層、 103b p−Al10.35Ga0.65As層、 104 第2n型層、 104a n−Al0.15Ga0.85As層、 104b n−Al0.4Ga0.6As層、 104c n−In0.47Ga0.53P層、 104d n−Al0.25Ga0.75As層、 201 第1p型層、 202 第1n型層、 210 半導体エピタキシャル層、 1200 プリントヘッド、 1201 ベース部材、 1201a 開口部、 1202 発光素子ユニット、 1202a 発光部ユニット、 1202b、1202c エリア、 1202d コネクタ、 1202e 実装基板、 1203 ロッドレンズアレイ、 1204 レンズホルダ、 1204a 開口部、 1205 クランパ、 1300 画像形成装置、 1301〜1304 プロセスユニット、 1303a 感光体ドラム、 1303b 帯電装置、 1303c 露光装置、 1303d 現像装置、 1303e クリーニング装置、 1301a〜1304a 感光体ドラム、 1305 記録媒体、 1306 用紙カセット、 1307 ホッピングローラ、 1308,1309 ピンチローラ、 1310,1311 レジストローラ、 1312 転写ローラ、 1313 定着装置、 1314,1315 排出ローラ、 1316,1317 ピンチローラ、 1318 記録媒体スタッカ部、 1320 搬送経路。 10 Semiconductor epitaxial layer, 20 luminescent thyristor, 51 anode electrode, 52 gate electrode, 53 cathode electrode, 60 pn junction interface, 101 1st p-type layer, 101a p-GaAs layer, 101b p-Al0.4Ga0.6As layer, 101cp -In0.47Ga0.53P layer, 102 1st type layer, 102an-In0.47Ga0.53P layer, 102b n-Al0.15Ga0.85As layer, 1032nd p type layer, 103a p-Al0.15Ga0.85As layer, 103b p-Al10.35Ga0.65As layer, 104 2n type layer, 104an-Al0.15Ga0.85As layer, 104b n-Al0.4Ga0.6As layer, 104c n-In0.47Ga0.53P layer, 104d n-Al0 .25Ga0.75As layer, 201 1st p-type layer, 202 1n-type layer, 210 semiconductor epitaxial layer, 1200 printhead, 1201 base member, 1201a opening, 1202 light emitting element unit, 1202a light emitting unit, 1202b, 1202c area, 1202d connector, 1202e mounting substrate, 1203 rod lens array, 1204 lens holder, 1204a opening, 1205 clamper, 1300 image forming device, 1301-1304 process unit, 1303a photoconductor drum, 1303b charging device, 1303c exposure device, 1303d developing device , 1303e cleaning device, 1301a to 1304a photoconductor drum, 1305 recording medium, 1306 paper cassette, 1307 hopping roller, 1308, 1309 pinch roller, 1310, 1311 resist roller, 1312 transfer roller, 1313 fixing device, 1314, 1315 discharge roller, 1316, 1317 Pinch roller, 1318 Recording medium stacker section, 1320 Conveyance path.
Claims (5)
GaAs基板上にエピタキシャル成長したn型AlGaAs層と該n型AlGaAs層に隣接して形成されたp型InGaP層とからなるpn接合において、InGaP層にZnをドーパントとして含み、
前記Znの濃度が、前記p型InGaP層から前記n型AlGaAs層にかけて減少し、前記p型InGaP層と前記n型AlGaAs層との界面位置において傾斜して分布する前記Znの濃度が、1E18/cm3〜2E18/cm3の範囲にあることを特徴とする発光サイリスタ。 In a light emitting thyristor having an anode layer, a gate layer, and a cathode layer,
In a pn junction consisting of an n-type AlGaAs layer epitaxially grown on a GaAs substrate and a p-type InGaP layer formed adjacent to the n-type AlGaAs layer , the InGaP layer contains Zn as a dopant.
The concentration of the Zn decreases from the p-type InGaP layer to the n-type AlGaAs layer, and the concentration of the Zn that is inclined and distributed at the interface position between the p-type InGaP layer and the n-type AlGaAs layer is 1E18 /. A light emitting thyristor characterized by being in the range of cm 3 to 2E18 / cm 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017184693A JP6943114B2 (en) | 2017-09-26 | 2017-09-26 | Luminous thyristor, optical printhead, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017184693A JP6943114B2 (en) | 2017-09-26 | 2017-09-26 | Luminous thyristor, optical printhead, and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019062046A JP2019062046A (en) | 2019-04-18 |
JP6943114B2 true JP6943114B2 (en) | 2021-09-29 |
Family
ID=66177551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017184693A Active JP6943114B2 (en) | 2017-09-26 | 2017-09-26 | Luminous thyristor, optical printhead, and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6943114B2 (en) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691280B2 (en) * | 1983-06-06 | 1994-11-14 | 株式会社日立製作所 | Semiconductor light emitting diode |
JP2885463B2 (en) * | 1990-03-30 | 1999-04-26 | イーストマン・コダックジャパン株式会社 | Method of manufacturing light emitting diode array |
EP0540799A1 (en) * | 1991-11-04 | 1993-05-12 | International Business Machines Corporation | Improved AlGaInP diodes emitting visible light |
JP2795195B2 (en) * | 1994-09-28 | 1998-09-10 | 信越半導体株式会社 | Light emitting element |
JP3143040B2 (en) * | 1995-06-06 | 2001-03-07 | 三菱化学株式会社 | Epitaxial wafer and method for manufacturing the same |
JP4102554B2 (en) * | 2000-10-31 | 2008-06-18 | シャープ株式会社 | Semiconductor laser device and manufacturing method thereof |
JP4967538B2 (en) * | 2006-08-30 | 2012-07-04 | 富士ゼロックス株式会社 | Surface light emitting device, image reading device and image writing device using surface light emitting device, and method for manufacturing surface light emitting device |
JP2011054760A (en) * | 2009-09-02 | 2011-03-17 | Oki Data Corp | Semiconductor composite device, method for manufacturing the same, optical print head, and image forming apparatus |
KR102150819B1 (en) * | 2015-12-22 | 2020-09-01 | 애플 인크. | Led sidewall processing to mitigate non-radiative recombination |
-
2017
- 2017-09-26 JP JP2017184693A patent/JP6943114B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019062046A (en) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10471734B2 (en) | Light emitting component, print head and image forming apparatus | |
US7768021B2 (en) | Light emitting element array and image forming apparatus | |
US7786495B2 (en) | Light-emitting element array and image forming apparatus | |
JP5857569B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
JP2009260246A (en) | Semiconductor light-emitting device, optical print head, and image forming appparatus | |
JP2015109417A (en) | Semiconductor light-emitting element, light source head, and image forming apparatus | |
JP4731949B2 (en) | Semiconductor device, LED head, and image forming apparatus using the same | |
JP4967538B2 (en) | Surface light emitting device, image reading device and image writing device using surface light emitting device, and method for manufacturing surface light emitting device | |
JP2013168581A (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
US6781246B2 (en) | Semiconductor array device with single interconnection layer | |
CN109473510B (en) | Light emitting thyristor, light emitting thyristor array, exposure head, and image forming apparatus | |
JP6943114B2 (en) | Luminous thyristor, optical printhead, and image forming apparatus | |
US11275322B2 (en) | Semiconductor light emitting device having a shift thyrister with a laminated structure, exposure head, and image forming apparatus | |
EP3379338B1 (en) | Image forming device and light-emitting element included in same | |
JP2006269769A (en) | Semiconductor composite device, print head, and image forming apparatus | |
JP2019050355A (en) | Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus | |
JP2019096656A (en) | Semiconductor element, light emitting substrate, optical print head, image forming apparatus, and method for manufacturing semiconductor element | |
JP2011077242A (en) | Light-emitting element array and optical print head including the same | |
JP5664400B2 (en) | Light emitting thyristor, light source head, and image forming apparatus | |
JP6264837B2 (en) | Semiconductor light emitting element, light source head, and image forming apparatus | |
TWI604638B (en) | Thyristor,thyristor manufacation method and print head | |
JP2023018699A (en) | Semiconductor light-emitting element, exposure device, image forming apparatus, and method for manufacturing semiconductor light-emitting element | |
US11145784B2 (en) | Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus | |
CN104952898B (en) | Light-emitting device array, semiconductor devices and its manufacturing method | |
JP2021097184A (en) | Light emitting thyristor, optical print head, and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6943114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |