JP5664400B2 - Light emitting thyristor, light source head, and image forming apparatus - Google Patents

Light emitting thyristor, light source head, and image forming apparatus Download PDF

Info

Publication number
JP5664400B2
JP5664400B2 JP2011068825A JP2011068825A JP5664400B2 JP 5664400 B2 JP5664400 B2 JP 5664400B2 JP 2011068825 A JP2011068825 A JP 2011068825A JP 2011068825 A JP2011068825 A JP 2011068825A JP 5664400 B2 JP5664400 B2 JP 5664400B2
Authority
JP
Japan
Prior art keywords
layer
light
type gate
gate layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011068825A
Other languages
Japanese (ja)
Other versions
JP2012204676A (en
Inventor
秀樹 福永
秀樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2011068825A priority Critical patent/JP5664400B2/en
Publication of JP2012204676A publication Critical patent/JP2012204676A/en
Application granted granted Critical
Publication of JP5664400B2 publication Critical patent/JP5664400B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Description

本発明は、発光サイリスタ、光源ヘッド、及び画像形成装置に関する。   The present invention relates to a light emitting thyristor, a light source head, and an image forming apparatus.

特許文献1には、ゲート層内がバンドギャップの異なる層で形成された発光サイリスタが記載されている。   Patent Document 1 describes a light-emitting thyristor in which a gate layer is formed of layers having different band gaps.

特許文献2には、ダブルヘテロ構造を持ったpnpn発光サイリスタにおいて、少なくともnゲート層に近いアノード層の部分の不純物の濃度を、nゲート層の不純物の濃度より低くしたことを特徴とする発光サイリスタが記載されている。   Patent Document 2 discloses a pnpn light-emitting thyristor having a double hetero structure, wherein the concentration of impurities at least in the anode layer portion near the n-gate layer is lower than the concentration of impurities in the n-gate layer. Is described.

特許文献3には、n型半導体基板の上に、第1のn型半導体層、第1のp型半導体層、第2のn型半導体層、第3のn型半導体層、第2のp型半導体層、 第3のp型半導体層、第4のp型半導体層および第5のp型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第3のn型半導体層はエネルギーギャップが前記第2 のn型半導体層より大きく、前記第3のn型半導体層および前記第3のp型半導体層はエネルギーギャップが前記第2のp型半導体層より大きく、前記第2のp型半導体層はエネルギーギャップが前記第1のp型半導体層より大きいことを特徴とする発光サイリスタが記載されている。   In Patent Document 3, a first n-type semiconductor layer, a first p-type semiconductor layer, a second n-type semiconductor layer, a third n-type semiconductor layer, a second p-type are formed on an n-type semiconductor substrate. The semiconductor layer, the third p-type semiconductor layer, the fourth p-type semiconductor layer, and the fifth p-type semiconductor layer are sequentially stacked so that light emission inside these stacked semiconductor layers is extracted to the outside. The third n-type semiconductor layer has an energy gap larger than that of the second n-type semiconductor layer, and the third n-type semiconductor layer and the third p-type semiconductor layer have an energy gap. A light-emitting thyristor is described which is larger than the second p-type semiconductor layer, and the second p-type semiconductor layer has an energy gap larger than that of the first p-type semiconductor layer.

特開平08−153890号公報JP 08-153890 A 特許2001−068726号公報Japanese Patent No. 2001-068726 特許2005−340471号公報Japanese Patent No. 2005-340471

本発明は、本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上された発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。   An object of the present invention is to provide a light-emitting thyristor, a light source head, and an image forming apparatus in which the probability of light emission recombination of carriers is improved as compared with the case without this configuration.

上記目的を達成するために、請求項1に記載の発光サイリスタは、基板上に設けられたアノード層と、前記アノード層上に設けられたn型のゲート層と、前記n型のゲート層上に設けられた、ゲート端子を有するp型のゲート層と、前記p型のゲート層上に設けられたカソード層と、を備え、前記n型のゲート層は、前記アノード層よりもバンドギャップが小さい単一の半導体層であって、前記アノード層へ移動するキャリアを閉じ込める閉込層として機能し、前記p型のゲート層は、前記n型のゲート層上に設けられ、前記n型のゲート層よりもバンドギャップが大きく発光層として機能しない第1のp型ゲート層と、当該第1のp型ゲート層上に設けられ、当該第1のp型ゲート層よりもバンドギャップが小さく発光層として機能する第2のp型ゲート層と、を有し、前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい。 In order to achieve the above object, a light-emitting thyristor according to claim 1 includes an anode layer provided on a substrate, an n-type gate layer provided on the anode layer, and the n-type gate layer. A p-type gate layer having a gate terminal and a cathode layer provided on the p-type gate layer , wherein the n-type gate layer has a band gap greater than that of the anode layer. A small single semiconductor layer functioning as a confinement layer for confining carriers moving to the anode layer, and the p-type gate layer is provided on the n-type gate layer, and the n-type gate layer A first p-type gate layer that has a larger band gap than the layer and does not function as a light-emitting layer; and a light-emitting layer that is provided on the first p-type gate layer and has a smaller band gap than the first p-type gate layer Act as the second Of p-type having a gate layer, wherein the cathode layer has a larger band gap than the second p-type gate layer.

請求項2に記載の発光サイリスタは、基板上に設けられたアノード層と、前記アノード層上に設けられたn型のゲート層と、前記n型のゲート層上に設けられ、発光層として機能する非導電型の半導体層と、前記非導電型の半導体層上に設けられた、ゲート端子を有するp型のゲート層と、前記p型のゲート層上に設けられたカソード層と、を備え、前記n型のゲート層は、前記アノード層側から順に、前記アノード層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第1の閉込層として機能する第1のn型ゲート層と、当該第1のn型ゲート層よりもバンドギャップが大きい第2のn型ゲート層と、を有し、前記非導電型の半導体層は、前記第2のn型ゲート層よりもバンドギャップが小さく、前記p型のゲート層は、前記非導電型の半導体層側から順に、前記非導電型の半導体層よりもバンドギャップが大きい第1のp型ゲート層と、当該第1のp型ゲート層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第2の閉込層として機能する第2のp型ゲート層と、を有し、前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい。 The light-emitting thyristor according to claim 2 functions as a light-emitting layer provided on an anode layer provided on a substrate, an n-type gate layer provided on the anode layer, and the n-type gate layer. A non-conductive semiconductor layer, a p-type gate layer having a gate terminal provided on the non-conductive semiconductor layer, and a cathode layer provided on the p-type gate layer. The n-type gate layer is a semiconductor layer having a band gap smaller than that of the anode layer in order from the anode layer side, and functions as a first confinement layer for confining carriers. And a second n-type gate layer having a band gap larger than that of the first n-type gate layer, and the non-conductive semiconductor layer has a band gap larger than that of the second n-type gate layer. The p-type gate layer is small A first p-type gate layer having a band gap larger than that of the non-conductive semiconductor layer and a semiconductor layer having a band gap smaller than that of the first p-type gate layer in order from the non-conductive semiconductor layer side. And a second p-type gate layer functioning as a second confinement layer for confining carriers, and the cathode layer has a larger band gap than the second p-type gate layer.

請求項に記載の光源ヘッドは、請求項1または請求項2のいずれかに記載の発光サイリスタを光源として複数個備える。 A light source head according to a third aspect includes a plurality of light emitting thyristors according to the first aspect or the second aspect as light sources.

請求項に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。 The image forming apparatus according to claim 4 , comprising: a photoconductor; a charging unit that charges the surface of the photoconductor; and the light source head according to claim 3 , wherein the surface of the photoconductor is charged by the charging unit. An exposure means for exposing with light emitted from the light source head in order to form an electrostatic latent image, a developing means for developing the electrostatic latent image formed by the exposure means, and the developing means developed by the developing means Fixing means for fixing the electrostatic latent image.

請求項1、請求項、及び請求項に記載の発明によれば、本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上され、かつ電子がアノード層側に移動するのが抑制される。 According to the first, third , and fourth aspects of the invention, the probability of carrier light emission recombination is improved and electrons move to the anode layer side as compared with the case without this configuration. To be suppressed.

請求項に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられ、かつ半導体発光層の片側にのみ半導体非発光層及び半導体閉込層を備える場合と比較して、キャリアの発光再結合の確率が向上される。 According to the second aspect of the present invention, compared to the case where the semiconductor light emitting layer is of a conductive type, both carriers are confined in the semiconductor light emitting layer and recombined to emit light, and the semiconductor is formed only on one side of the semiconductor light emitting layer. Compared with the case where a non-light emitting layer and a semiconductor confinement layer are provided, the probability of light emission recombination of carriers is improved.

本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. 本実施の形態に係るプリンタヘッドの一例の内部構成を示す概略断面図を示表示媒体の一例を拡大して模式的に示した断面図である。1 is a schematic cross-sectional view showing an internal configuration of an example of a printer head according to the present embodiment, and is an enlarged cross-sectional view schematically showing an example of a display medium. 本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図である。It is a perspective view which shows the external appearance of an example of the light emitting thyristor array which concerns on this Embodiment. 本実施の形態に係る発光サイリスタの一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the light emitting thyristor which concerns on this Embodiment. 本実施の形態の実施例1に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。It is the schematic diagram which showed typically about the main structure of an example of the light emitting thyristor which concerns on Example 1 of this Embodiment. 本実施の形態の実施例1に係る発光サイリスタの一例の各層のAl組成及び膜厚の具体的一例を示す説明図である。It is explanatory drawing which shows a specific example of Al composition and film thickness of each layer of an example of the light emitting thyristor according to Example 1 of the present embodiment. 本実施の形態の実施例2に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。It is the schematic diagram which showed typically about the main structure of an example of the light emitting thyristor which concerns on Example 2 of this Embodiment. 本実施の形態の実施例2に係る発光サイリスタの一例の各層のAl組成及び膜厚の具体的一例を示す説明図である。It is explanatory drawing which shows a specific example of Al composition of each layer and film thickness of an example of the light emitting thyristor which concerns on Example 2 of this Embodiment. 従来の発光サイリスタの主要構造について模式的に示した模式図である。It is the schematic diagram which showed typically about the main structure of the conventional light emitting thyristor.

以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。   Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.

図1に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図2に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図3に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図4に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。   FIG. 1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. FIG. 2 is a schematic cross-sectional view showing the internal configuration of an example of the light source head of the present embodiment. FIG. 3 is a perspective view showing the appearance of an example of the light-emitting thyristor array according to the present embodiment. FIG. 4 is a schematic cross-sectional view showing an example of the light-emitting thyristor of the present embodiment.

本実施形態に係る画像形成装置10は、図1に示すように、矢印A方向に定速回転する感光体12を備えている。   As shown in FIG. 1, the image forming apparatus 10 according to the present exemplary embodiment includes a photoconductor 12 that rotates at a constant speed in an arrow A direction.

この感光体12の周囲には、感光体12の回転方向に沿って、感光体12表面を帯電する帯電器14、帯電器14により帯電された感光体12表面に静電潜像を形成するために露光するための光源ヘッド16(露光手段)、トナー像を形成するために静電潜像を現像剤により現像する現像器18(現像手段)、トナー像を用紙28(記録媒体)に転写する転写体20(転写手段)、転写後に感光体12の残存した残トナーを除去するためのクリーナ22、感光体12を除電し電位を均一化するイレーズランプ24が順に配設されている。   In order to form an electrostatic latent image on the surface of the photoconductor 12 around the photoconductor 12 along the rotation direction of the photoconductor 12, the charger 14 that charges the surface of the photoconductor 12 and the surface of the photoconductor 12 charged by the charger 14. A light source head 16 (exposure means) for exposing the toner image, a developing device 18 (developing means) for developing the electrostatic latent image with a developer to form a toner image, and transferring the toner image to a paper 28 (recording medium). A transfer body 20 (transfer means), a cleaner 22 for removing residual toner remaining on the photoconductor 12 after transfer, and an erase lamp 24 for discharging the photoconductor 12 to make the potential uniform are arranged in this order.

すなわち、感光体12は、帯電器14によって表面が帯電された後、光源ヘッド16によって光ビームが照射されて、感光体12上に潜像が形成される。なお、光源ヘッド16は駆動部(不図示)と接続されており、駆動部によって発光サイリスタ100の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。   That is, the surface of the photoconductor 12 is charged by the charger 14, and then a light beam is irradiated by the light source head 16 to form a latent image on the photoconductor 12. The light source head 16 is connected to a driving unit (not shown), and the lighting of the light emitting thyristor 100 is controlled by the driving unit to emit a light beam based on the image data.

形成された潜像には、現像器18によってトナーが供給されて、感光体12上にトナー像が形成される。感光体12上のトナー像は、転写体20によって、搬送されてきた用紙28に転写される。転写後に感光体12に残留しているトナーはクリーナ22によって除去され、イレーズランプ24によって除電された後、再び帯電器14によって帯電されて、同様の処理を繰り返す。   To the formed latent image, toner is supplied by the developing unit 18 to form a toner image on the photoreceptor 12. The toner image on the photoconductor 12 is transferred onto the conveyed paper 28 by the transfer body 20. The toner remaining on the photoconductor 12 after the transfer is removed by the cleaner 22, neutralized by the erase lamp 24, charged by the charger 14 again, and the same processing is repeated.

一方、トナー像が転写された用紙28は、加圧ローラ30Aと加熱ローラ30Bからなる定着器30(定着手段)に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙28上に所望の画像が形成される。画像が形成された用紙28は装置外へ排出される。   On the other hand, the paper 28 onto which the toner image has been transferred is conveyed to a fixing device 30 (fixing means) composed of a pressure roller 30A and a heating roller 30B and subjected to a fixing process. As a result, the toner image is fixed and a desired image is formed on the paper 28. The paper 28 on which the image is formed is discharged out of the apparatus.

次に、本実施の形態の光源ヘッド16の構成を詳細に説明する。本実施の形態の光源ヘッド16は、SLED(Self−scanning LED:自己走査型LED)を用いている。SLEDは、LEDアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部(発光サイリスタ100、詳細後述)を備えている。図2に示すように、発光サイリスタアレイ50と、発光サイリスタアレイ50を支持するとともに、発光サイリスタアレイ50の駆動を制御する各種信号を供給するための回路(不図示)とが実装された実装基板52と、セルフォックスレンズアレイ等の(セルフォックは、日本板硝子(株)の登録商標)ロッドレンズアレイ54と、を備えている。   Next, the configuration of the light source head 16 of the present embodiment will be described in detail. The light source head 16 of the present embodiment uses an SLED (Self-scanning LED). The SLED is obtained by integrating an LED array and a driving portion thereof, and includes a light emitting unit (light emitting thyristor 100, which will be described later in detail) having a plurality of thyristor structures. As shown in FIG. 2, a mounting board on which a light emitting thyristor array 50 and a circuit (not shown) for supporting the light emitting thyristor array 50 and supplying various signals for controlling the driving of the light emitting thyristor array 50 are mounted. 52 and a rod lens array 54 (Selfoc is a registered trademark of Nippon Sheet Glass Co., Ltd.) such as a Selfox lens array.

実装基板52は、発光サイリスタアレイ50の取り付け面を感光体12に対向させて、ハウジング56内に配設され、板バネ58によって支持されている。   The mounting substrate 52 is disposed in the housing 56 with the mounting surface of the light emitting thyristor array 50 facing the photoconductor 12 and is supported by a plate spring 58.

発光サイリスタアレイ50は、図3に示すように、例えば、感光体12の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ100が配列されて構成されたチップ62が、さらに複数個直列に配列して構成されており、感光体12の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。   As shown in FIG. 3, the light-emitting thyristor array 50 includes, for example, a chip 62 configured by arranging a plurality of light-emitting thyristors 100 along the axial direction of the photoconductor 12 according to the resolution in the axial direction. A plurality of light beams are arranged in series, and light beams are irradiated in the axial direction of the photosensitive member 12 with a predetermined resolution.

なお、本実施の形態では、チップ62が複数個直列に1次元状に配列された例を示したが、これに限らず、複数列に分けて2次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ62は、感光体12の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ62単位に分けられていても、複数の発光サイリスタ100の各々は、互いに隣接する2つの発光サイリスタ100の感光体12の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。   In the present embodiment, an example in which a plurality of chips 62 are arranged in a one-dimensional manner in series is shown. However, the present invention is not limited to this, and the chips 62 may be arranged in a plurality of rows and arranged in a two-dimensional manner. For example, when arranged in a zigzag pattern, the plurality of chips 62 are arranged in a row so as to be aligned along the axial direction of the photoconductor 12 and are arranged in two rows with a certain interval in the direction intersecting the axial direction. Is done. Even if the light emitting thyristors 100 are divided into a plurality of chips 62, each of the light emitting thyristors 100 is arranged so that the distance between the two light emitting thyristors 100 adjacent to each other in the axial direction of the photoconductor 12 is substantially constant. ing.

ロッドレンズアレイ54は、図2に示すように、ホルダー64によって支持されており、各発光サイリスタ100から出射された光ビームを感光体12上に結像させる。   As shown in FIG. 2, the rod lens array 54 is supported by a holder 64 and forms an image of the light beam emitted from each light emitting thyristor 100 on the photoconductor 12.

次に、本実施の形態の発光サイリスタ100について説明する。   Next, the light emitting thyristor 100 of the present embodiment will be described.

図4を参照して、本実施の形態の発光サイリスタ100の概略構成について説明する。本実施の形態の発光サイリスタ100は、p型GaAs基板104と、p型GaAs基板104上に順に積層されたp型AlGaAs系のアノード層106と、n型AlGaAs系のゲート層108A及びp型AlGaAs系のゲート層108Bから成るゲート層108、n型AlGaAs系のカソード層112と、n型GaAs系のコンタクト層114と、を備えて構成されている。   A schematic configuration of the light-emitting thyristor 100 according to the present embodiment will be described with reference to FIG. The light-emitting thyristor 100 according to the present embodiment includes a p-type GaAs substrate 104, a p-type AlGaAs anode layer 106 stacked on the p-type GaAs substrate 104, an n-type AlGaAs gate layer 108A, and a p-type AlGaAs. A gate layer 108 composed of a system gate layer 108B, an n-type AlGaAs-based cathode layer 112, and an n-type GaAs-based contact layer 114 are provided.

また、発光サイリスタ100は、アノード電極102、ゲート電極116、及びカソード電極118が備えられている。アノード電極102は、p型GaAs基板104の裏面(共振器が形成されていない面)に設けられている。ゲート電極116は、p型AlGaAs系のゲート層108Bの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極118は、p型AlGaAs系のゲート層108Bの薄膜に形成された領域を除く領域に順に積層されたn型AlGaAs系のカソード層112及びn型GaAs系のコンタクト層114の上に設けられている。   The light emitting thyristor 100 includes an anode electrode 102, a gate electrode 116, and a cathode electrode 118. The anode electrode 102 is provided on the back surface (surface on which no resonator is formed) of the p-type GaAs substrate 104. The gate electrode 116 is provided in a region where a partial end region of the p-type AlGaAs-based gate layer 108B is formed in a thinner film than other portions. On the other hand, the cathode electrode 118 is formed on the n-type AlGaAs cathode layer 112 and the n-type GaAs contact layer 114 which are sequentially stacked in a region excluding the region formed in the thin film of the p-type AlGaAs gate layer 108B. Is provided.

アノード電極102、ゲート電極116、及びカソード電極118の材料は、接触する半導体層またはp型GaAs基板104との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金(Au)や、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)等が挙げられる。   As materials for the anode electrode 102, the gate electrode 116, and the cathode electrode 118, materials suitable for maintaining good ohmic contact with the semiconductor layer or the p-type GaAs substrate 104 that are in contact with each other are used. Specific examples include gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), and the like.

本実施の形態の発光サイリスタ100では、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106のバンドギャップが大きく、ゲート電極116に信号(電圧)を印加し、ゲート電極116からカソード電極118へゲート電流を流すことにより、アノード電極102−カソード電極118間を導通させる。これにより、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106よりもバンドギャップが小さい発光層(ゲート層108の一部、詳細後述)内でキャリア(電子及び正孔)が再結合し、再結合により発光した光が、最上層(n型GaAs系のコンタクト層114)を経て出射される。なお、出射される光の波長は、発光層のバンドギャップの値により定まる。本実施の形態の発光サイリスタ100の様にAlGaAs系で構成する場合は、発光層のAlの組成で定まり、Alの組成が大きいほど、バンドギャップが大きくなり、Al組成が0.12〜0.13程度で、780nm付近にピークを有する波長の光が得られる。   In the light-emitting thyristor 100 according to the present embodiment, the n-type AlGaAs-based cathode layer 112 and the p-type AlGaAs-based anode layer 106 have large band gaps, and a signal (voltage) is applied to the gate electrode 116. By flowing a gate current to the electrode 118, the anode electrode 102 and the cathode electrode 118 are made conductive. As a result, carriers (electrons and holes) are regenerated in the light emitting layer (a part of the gate layer 108, which will be described in detail later) having a smaller band gap than the n-type AlGaAs-based cathode layer 112 and the p-type AlGaAs-based anode layer 106. The light emitted by the combination and recombination is emitted through the uppermost layer (n-type GaAs contact layer 114). The wavelength of the emitted light is determined by the value of the band gap of the light emitting layer. In the case where the light-emitting thyristor 100 of this embodiment is formed of an AlGaAs system, the band gap is increased as the Al composition is increased, and the Al composition is 0.12 to 0.2. Light having a wavelength of about 13 and having a peak in the vicinity of 780 nm is obtained.

次に、図面を参照して発光サイリスタ100の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ100との比較のため、従来の発光サイリスタ1000の主要構造について説明する。図9に、従来の発光サイリスタ1000の主要構造について模式的に示す。   Next, the main structure of the light emitting thyristor 100 will be described in detail with reference to the drawings. First, the main structure of the conventional light emitting thyristor 1000 will be described for comparison with the light emitting thyristor 100 of the present embodiment. FIG. 9 schematically shows the main structure of a conventional light-emitting thyristor 1000.

従来の発光サイリスタ1000は、p型GaAs基板1104と、p型AlGaAs系のアノード層1106と、n型AlGaAs系のゲート層1108Aと、p型AlGaAs系のゲート層1108Bと、n型AlGaAs系のカソード層1112と、n型GaAs系のコンタクト層1114と、が順次積層された構造となっている。   A conventional light-emitting thyristor 1000 includes a p-type GaAs substrate 1104, a p-type AlGaAs anode layer 1106, an n-type AlGaAs gate layer 1108A, a p-type AlGaAs gate layer 1108B, and an n-type AlGaAs cathode. A layer 1112 and an n-type GaAs contact layer 1114 are sequentially stacked.

従来の発光サイリスタ1000では、p型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112は、ゲート層1108よりもバンドギャップが大きく、AlGaAs系では、Alの組成が大きい。   In the conventional light-emitting thyristor 1000, the p-type AlGaAs-based anode layer 1106 and the n-type AlGaAs-based cathode layer 1112 have a larger band gap than the gate layer 1108, and the AlGaAs-based layer has a larger Al composition.

また、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108BのAl組成を0.12とすることにより、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bに隣接したp型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112から少数キャリアが注入される。具体的には、n型AlGaAs系のゲート層1108Aには、p型AlGaAs系のアノード層1106及びp型AlGaAs系のゲート層1108Bから正孔が注入され、n型AlGaAs系のゲート層1108A内の電子と発光再結合する。また、p型AlGaAs系のゲート層1108Bには、n型AlGaAs系のカソード層1112及びn型AlGaAs系のゲート層1108Aから電子が注入され、p型AlGaAs系のゲート層1108B内の正孔と発光再結合する。これにより、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108B(ゲート層1108全体)が発光層として機能し、780nm近傍にピーク波長を有する光が出射される。   The n-type AlGaAs gate layer 1108A and the p-type AlGaAs gate layer 1108B have an Al composition of 0.12, so that they are adjacent to the n-type AlGaAs gate layer 1108A and the p-type AlGaAs gate layer 1108B. Minority carriers are injected from the p-type AlGaAs-based anode layer 1106 and the n-type AlGaAs-based cathode layer 1112. Specifically, holes are injected into the n-type AlGaAs-based gate layer 1108A from the p-type AlGaAs-based anode layer 1106 and the p-type AlGaAs-based gate layer 1108B, and the n-type AlGaAs-based gate layer 1108A includes Recombines light with electrons. Electrons are injected into the p-type AlGaAs-based gate layer 1108B from the n-type AlGaAs-based cathode layer 1112 and the n-type AlGaAs-based gate layer 1108A to emit light and holes in the p-type AlGaAs-based gate layer 1108B. Rejoin. Thus, the n-type AlGaAs-based gate layer 1108A and the p-type AlGaAs-based gate layer 1108B (the entire gate layer 1108) function as a light emitting layer, and light having a peak wavelength in the vicinity of 780 nm is emitted.

一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、従来の発光サイリスタ1000では、ゲート層108全体が発光層であるため、キャリアが広範囲に拡散し、発光層内のキャリア密度が低くなるため、再結合確率が低下し、そのため、発光効率が低下するという問題が発生する。   In general, in a light-emitting thyristor, it is desirable that the gate layer be thick from the viewpoint of withstand voltage in order to perform a stable thyristor operation as a thyristor element. On the other hand, in the conventional light-emitting thyristor 1000, since the entire gate layer 108 is a light-emitting layer, carriers are diffused in a wide range and the carrier density in the light-emitting layer is lowered, so that the recombination probability is lowered, and thus the light emission efficiency is improved. The problem of degradation occurs.

また、従来の発光サイリスタ1000では、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bから隣接するp型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112にキャリアが移動(オーバーフロー)しやすく、p型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112で発光再結合が生じるという問題が発生する。特に、n型AlGaAs系のゲート層1108Aからp型AlGaAs系のアノード層1106へ電子が移動しやすく、p型AlGaAs系のアノード層1106で発光再結合する。このように、p型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112での発光再結合により発生した光は、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bで光吸収されるため、発光サイリスタ1000外部への出射光量にほとんど寄与しない。   In the conventional light-emitting thyristor 1000, carriers move from the n-type AlGaAs gate layer 1108A and the p-type AlGaAs gate layer 1108B to the adjacent p-type AlGaAs anode layer 1106 and n-type AlGaAs cathode layer 1112. (Overflow) is likely to occur, and there is a problem that light emission recombination occurs in the p-type AlGaAs-based anode layer 1106 and the n-type AlGaAs-based cathode layer 1112. In particular, electrons easily move from the n-type AlGaAs-based gate layer 1108A to the p-type AlGaAs-based anode layer 1106, and light emission is recombined at the p-type AlGaAs-based anode layer 1106. In this way, light generated by light emission recombination in the p-type AlGaAs anode layer 1106 and the n-type AlGaAs cathode layer 1112 is generated in the n-type AlGaAs gate layer 1108A and the p-type AlGaAs gate layer 1108B. Since it is absorbed, it hardly contributes to the amount of light emitted to the outside of the light emitting thyristor 1000.

(実施例1)   Example 1

次に、本実施の形態の発光サイリスタ100の主要構造について説明する。図5に、本実施の形態の実施例1における発光サイリスタ100の主要構造について模式的に示す。   Next, the main structure of the light-emitting thyristor 100 of this embodiment will be described. FIG. 5 schematically shows the main structure of the light-emitting thyristor 100 in Example 1 of the present embodiment.

本実施例の発光サイリスタ100は、p型GaAs基板104と、p型AlGaAs系のアノード層106と、ゲート層108と、n型AlGaAs系のカソード層112と、n型GaAs系のコンタクト層114と、が積層された構造となっている。   The light-emitting thyristor 100 of this embodiment includes a p-type GaAs substrate 104, a p-type AlGaAs anode layer 106, a gate layer 108, an n-type AlGaAs cathode layer 112, an n-type GaAs contact layer 114, and the like. , Are stacked.

また、本実施例の発光サイリスタ100のゲート層108は、n型AlGaAs系のゲート層108Aとして、Alの組成が0.12のn型AlGaAs系のトラップ層108Aを備える。また、ゲート層108は、p型AlGaAs系のゲート層108Bとして、発光層として機能しないAlの組成が0.24のp型AlGaAs系のゲート層108B1及び発光層として機能するAlの組成が0.12のp型AlGaAs系の発光層108B0を備えている。   Further, the gate layer 108 of the light-emitting thyristor 100 of this embodiment includes an n-type AlGaAs trap layer 108A having an Al composition of 0.12 as an n-type AlGaAs gate layer 108A. Further, the gate layer 108 is a p-type AlGaAs-based gate layer 108B, and the composition of Al that does not function as a light-emitting layer is 0.24 and the composition of Al that functions as a light-emitting layer is 0.2. Twelve p-type AlGaAs light emitting layers 108B0 are provided.

本実施例の発光サイリスタ100では、p型AlGaAs系のゲート層108B1には、p型AlGaAs系のアノード層106側からキャリア(正孔)が移動してくる。当該キャリア(正孔)がp型AlGaAs系の発光層108B0に注入され、n型AlGaAs系のカソード層112側から小数キャリアとして注入されたキャリア(電子)と発光再結合する。   In the light emitting thyristor 100 of this embodiment, carriers (holes) move from the p-type AlGaAs-based anode layer 106 side to the p-type AlGaAs-based gate layer 108B1. The carriers (holes) are injected into the p-type AlGaAs-based light emitting layer 108 </ b> B <b> 0 and recombine with carriers (electrons) injected as fractional carriers from the n-type AlGaAs-based cathode layer 112 side.

図6に発光サイリスタ100の各層のAl組成及び膜厚の具体的一例を示す。なお、本実施例の発光サイリスタ100では、一例として、p型の場合は、ドーパントとしてZnを用いており、n型の場合は、ドーパントとしてSiを用いている。   FIG. 6 shows a specific example of the Al composition and film thickness of each layer of the light emitting thyristor 100. In the light emitting thyristor 100 of this embodiment, as an example, Zn is used as a dopant in the case of p-type, and Si is used as a dopant in the case of n-type.

p型GaAs基板104上に、p型GaAs系のバッファ層を介して、p型AlGaAs系のアノード層106が積層されている。なお、図4、5では図示を省略しているが、本実施例の発光サイリスタ100では、図6に示すように、p型GaAs基板104とまた、p型AlGaAs系のアノード層106との結晶性を良好にするためにp型GaAs系のバッファ層を設けている。   A p-type AlGaAs anode layer 106 is laminated on a p-type GaAs substrate 104 via a p-type GaAs buffer layer. Although not shown in FIGS. 4 and 5, in the light-emitting thyristor 100 of this embodiment, as shown in FIG. 6, crystals of the p-type GaAs substrate 104 and the p-type AlGaAs-based anode layer 106 are used. In order to improve the performance, a p-type GaAs buffer layer is provided.

p型AlGaAs系のアノード層106は、厚さが410nmのAlの組成が0.33のAlGaAs層である。   The p-type AlGaAs anode layer 106 is an AlGaAs layer having a thickness of 410 nm and an Al composition of 0.33.

n型AlGaAs系のトラップ層108Aは、厚さが260nmのAlの組成が0.12のAlGaAs層である。なお、本実施例の発光サイリスタ100では、n型AlGaAs系のトラップ層108A2においてもキャリアの発光再結合が生じるため、発光層としての機能も有する(詳細後述)。   The n-type AlGaAs trap layer 108A is an AlGaAs layer having a thickness of 260 nm and an Al composition of 0.12. Note that the light emitting thyristor 100 of this embodiment also has a function as a light emitting layer because carriers emit light recombination also in the n-type AlGaAs trap layer 108A2.

p型AlGaAs系のゲート層108B1は、厚さが360nmのAlの組成が0.24のAlGaAs層である。また、p型AlGaAs系の発光層108B0は、厚さが100nmのAlの組成が0.12のAlGaAs層である。   The p-type AlGaAs gate layer 108B1 is an AlGaAs layer having a thickness of 360 nm and an Al composition of 0.24. The p-type AlGaAs light emitting layer 108B0 is an AlGaAs layer having a thickness of 100 nm and an Al composition of 0.12.

n型AlGaAs系のカソード層112は、厚さが510nmのAlの組成が0.33のAlGaAs層である。n型GaAs系のコンタクト層114は、膜厚が25nmとしている。   The n-type AlGaAs-based cathode layer 112 is an AlGaAs layer having a thickness of 510 nm and an Al composition of 0.33. The n-type GaAs-based contact layer 114 has a thickness of 25 nm.

なお、これら各層のAl組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。   In addition, the Al composition and the film thickness of each of these layers are specific examples, and are not limited to these as long as they are within the following ranges.

例えば、ゲート層全体の厚さは、ゲート電極116とアノード電極102との間に電位差(例えば、3〜5V)があっても、ゲート電極116とアノード電極102間で電流が流れない程度の厚さがあればよい。なお、p型AlGaAs系の発光層108B0とp型AlGaAs系のゲート層108B1の合わせた厚さは、図4に示したように、本実施例の発光サイリスタ100では、一部を露出させる必要があるため、作製(成膜)上の精度の観点から、0.1μm程度以上あることが好ましい。   For example, the thickness of the entire gate layer is such that no current flows between the gate electrode 116 and the anode electrode 102 even if there is a potential difference (for example, 3 to 5 V) between the gate electrode 116 and the anode electrode 102. If there is, The combined thickness of the p-type AlGaAs-based light emitting layer 108B0 and the p-type AlGaAs-based gate layer 108B1 needs to be partially exposed in the light-emitting thyristor 100 of this embodiment as shown in FIG. Therefore, it is preferable that the thickness is about 0.1 μm or more from the viewpoint of accuracy in manufacturing (film formation).

また、例えば、各層のAl組成は、サイリスタとして動作させるためには、p型AlGaAs系の発光層108B0<p型AlGaAs系のゲート層108B1<n型AlGaAs系のカソード層112・p型AlGaAs系のアノード層106が適正範囲である。   Further, for example, the Al composition of each layer is such that the p-type AlGaAs light emitting layer 108B0 <p-type AlGaAs gate layer 108B1 <n-type AlGaAs cathode layer 112. The anode layer 106 is in the proper range.

なお、発光サイリスタ100の各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法が適用される。   For crystal growth of each layer of the light-emitting thyristor 100, for example, a MOCVD (Metal Organic Chemical Vapor Deposition) method is applied.

以上説明したように、本実施例の発光サイリスタ100では、p型AlGaAs系のアノード層106とn型AlGaAs系のカソード層112との間に積層されたゲート層108を、p型AlGaAs系のアノード層106側から順に、バンドギャップが小さいn型AlGaAs系のトラップ層108A2、バンドギャップが大きいp型AlGaAs系のDBRゲート層108B1、及びバンドギャップが小さいp型AlGaAs系の発光層108B0が積層されるように構成している。   As described above, in the light-emitting thyristor 100 of this embodiment, the gate layer 108 laminated between the p-type AlGaAs-based anode layer 106 and the n-type AlGaAs-based cathode layer 112 is used as the p-type AlGaAs-based anode. In order from the layer 106 side, an n-type AlGaAs trap layer 108A2 having a small band gap, a p-type AlGaAs DBR gate layer 108B1 having a large band gap, and a p-type AlGaAs light emitting layer 108B0 having a small band gap are stacked. It is configured as follows.

本実施例の発光サイリスタ100では、ゲート層108の一部であるp型AlGaAs系の発光層108B0を発光層としているため、ゲート層108全体(図9に示した従来の発光サイリスタ1000の場合では、n型AlGaAs系のゲート層1108及びp型AlGaAs系のゲート層1110)を発光層として機能させる場合に比べて、発光層が薄膜化される。これにより、キャリアが狭い範囲内に閉じ込められるようになり、広範囲に拡散するのを抑制し、キャリアの発光再結合確率が高くなる。一方、ゲート層108全体の厚さは維持されるため、耐圧が維持される。   In the light-emitting thyristor 100 of this embodiment, the p-type AlGaAs-based light-emitting layer 108B0, which is a part of the gate layer 108, is used as the light-emitting layer. As compared with the case where the n-type AlGaAs gate layer 1108 and the p-type AlGaAs gate layer 1110) function as the light emitting layer, the light emitting layer is made thinner. As a result, carriers are confined within a narrow range, and are prevented from diffusing over a wide range, and the light emission recombination probability of the carriers is increased. On the other hand, since the entire thickness of the gate layer 108 is maintained, the breakdown voltage is maintained.

また、p型AlGaAs系の発光層108B0に隣接するp型AlGaAs系のゲート層108B1のAl組成を大きく(p型AlGaAs系の発光層108B0よりもバンドギャップを大きく)しているため、キャリアがp型AlGaAs系の発光層108B0内に閉じ込められ、発光再結合確率がより高くなる。   Further, since the Al composition of the p-type AlGaAs-based gate layer 108B1 adjacent to the p-type AlGaAs-based light-emitting layer 108B0 is increased (the band gap is larger than that of the p-type AlGaAs-based light-emitting layer 108B0), the carrier is p It is confined in the light emitting layer 108B0 of the type AlGaAs system, and the light emission recombination probability becomes higher.

また、本実施例の発光サイリスタ100では、p型AlGaAs系のゲート層108B1とp型AlGaAs系のアノード層106との間に、n型AlGaAs系のトラップ層108A2を設けている。これにより、n型AlGaAs系のトラップ層108A2には、n型AlGaAs系のカソード層112側からキャリア(電子)が注入され、p型AlGaAs系のゲート層108B1またはp型AlGaAs系のアノード層106から少数キャリアとして注入されたキャリア(正孔)と発光再結合する。従って、p型AlGaAs系のアノード層106にキャリア(電子)が移動するのを抑制し、p型AlGaAs系のアノード層106でのキャリアの発光再結合を抑制する。また、p型AlGaAs系のアノード層106への無効電流が抑制される。   In the light-emitting thyristor 100 of this embodiment, an n-type AlGaAs trap layer 108A2 is provided between the p-type AlGaAs gate layer 108B1 and the p-type AlGaAs anode layer 106. As a result, carriers (electrons) are injected into the n-type AlGaAs trap layer 108A2 from the n-type AlGaAs cathode layer 112 side, and from the p-type AlGaAs gate layer 108B1 or the p-type AlGaAs anode layer 106. Recombines light emission with carriers (holes) injected as minority carriers. Therefore, the carrier (electrons) is prevented from moving to the p-type AlGaAs anode layer 106, and the light emission recombination of carriers in the p-type AlGaAs anode layer 106 is suppressed. Further, reactive current to the p-type AlGaAs anode layer 106 is suppressed.

また、n型AlGaAs系のトラップ層108A2は、発光することにより発光層としてみなせる機能を有するため、出射光の光量を増加させられる。   Further, since the n-type AlGaAs trap layer 108A2 has a function of being regarded as a light emitting layer by emitting light, the amount of emitted light can be increased.

(実施例2)   (Example 2)

実施例1では、p型AlGaAs系のアノード層106と発光層(p型AlGaAs系の発光層108B0)との間にトラップ層(n型AlGaAs系のゲート層108A1)及びゲート層(p型AlGaAs系のゲート層108B1)を設けているがこれに限られるものではなく、n型AlGaAs系のカソード層112との間に同様にゲート層及びトラップ層を設けるようにしてもよい。このような発光サイリスタ100の実施例を実施例2として示す。   In the first embodiment, a trap layer (n-type AlGaAs-based gate layer 108A1) and a gate layer (p-type AlGaAs-based) are disposed between a p-type AlGaAs-based anode layer 106 and a light-emitting layer (p-type AlGaAs-based light-emitting layer 108B0). However, the present invention is not limited to this, and a gate layer and a trap layer may be similarly provided between the n-type AlGaAs cathode layer 112. An example of such a light emitting thyristor 100 is shown as Example 2.

図7に、本実施例の形態の実施例2における発光サイリスタ100の主要構造について模式的に示す。また、図8に、実施例2における発光サイリスタ100の各層のAl組成及び膜厚の具体的一例を示す。   FIG. 7 schematically shows the main structure of the light-emitting thyristor 100 in Example 2 of the embodiment. FIG. 8 shows a specific example of the Al composition and film thickness of each layer of the light emitting thyristor 100 in the second embodiment.

図7及び図8に構造を示した発光サイリスタ100では、ゲート層を、p型AlGaAs系のアノード層106側から順に、Alの組成が0.12のn型AlGaAs系のトラップ層108A2、Alの組成が0.24のn型AlGaAs系のゲート層108A1、Alの組成が0.12のノンドープのAlGaAs系の発光層108C0、Alの組成が0.24のp型AlGaAs系のゲート層108B1、及びAlの組成が0.12のp型AlGaAs系のトラップ層108B2が積層された構造としている。   In the light-emitting thyristor 100 having the structure shown in FIGS. 7 and 8, the gate layers are arranged in order from the p-type AlGaAs anode layer 106 side, the n-type AlGaAs trap layer 108A2 having an Al composition of 0.12, and the Al An n-type AlGaAs gate layer 108A1 having a composition of 0.24, a non-doped AlGaAs light-emitting layer 108C0 having an Al composition of 0.12, a p-type AlGaAs gate layer 108B1 having an Al composition of 0.24, and A p-type AlGaAs trap layer 108B2 having an Al composition of 0.12 is stacked.

このように、実施例2の発光サイリスタ100では、p型AlGaAs系のアノード層106側にn型AlGaAs系のトラップ層108A2を備えると共に、n型AlGaAs系のカソード層112側にp型AlGaAs系のトラップ層108B2を備えるため、ノンドープのAlGaAs系の発光層108C0内に、両方の小数キャリア(電子・正孔)が閉じ込められるため、発光再結合確率が高まる。   As described above, the light-emitting thyristor 100 according to the second embodiment includes the n-type AlGaAs trap layer 108A2 on the p-type AlGaAs anode layer 106 side, and the p-type AlGaAs-type cathode layer 112 on the n-type AlGaAs cathode layer 112 side. Since the trap layer 108B2 is provided, both the minority carriers (electrons and holes) are confined in the non-doped AlGaAs light-emitting layer 108C0, so that the light emission recombination probability is increased.

また、n型AlGaAs系のトラップ層108A2には、n型AlGaAs系のカソード層112側からキャリア(電子)が注入されて閉じ込められる。閉じ込められたキャリア(電子)は、p型AlGaAs系のゲート層108B1またはp型AlGaAs系のアノード層106から少数キャリアとして注入されたキャリア(正孔)と発光再結合する。   Carriers (electrons) are injected and confined in the n-type AlGaAs trap layer 108A2 from the n-type AlGaAs cathode layer 112 side. The trapped carriers (electrons) recombine with carriers (holes) injected as minority carriers from the p-type AlGaAs gate layer 108B1 or the p-type AlGaAs anode layer 106.

一方、p型AlGaAs系のトラップ層108B2には、p型AlGaAs系のアノード層106側からキャリア(正孔)が注入されて閉じ込められる。閉じ込められたキャリア(正孔)は、n型AlGaAs系のゲート層108A1またはn型AlGaAs系のカソード層112から少数キャリアとして注入されたキャリア(電子)と発光再結合する。   On the other hand, carriers (holes) are injected and confined in the p-type AlGaAs trap layer 108B2 from the p-type AlGaAs anode layer 106 side. The trapped carriers (holes) recombine with the carriers (electrons) injected as minority carriers from the n-type AlGaAs gate layer 108A1 or the n-type AlGaAs cathode layer 112.

従って、無効電流が抑制されると共に、n型AlGaAs系のトラップ層108A2及びp型AlGaAs系のトラップ層108B2が発光層としても機能するため、出射光の光量を増加させられる。   Accordingly, the reactive current is suppressed and the n-type AlGaAs trap layer 108A2 and the p-type AlGaAs trap layer 108B2 also function as the light emitting layer, so that the amount of emitted light can be increased.

なお、本実施の形態の発光サイリスタ100は、実施例1及び実施例2に示した上記構成、組成に限られるものではなく、ゲート層108が発光層と、発光層よりもバンドギャップが大きい(発光層として機能しない)ゲート層と、当該ゲート層とp型AlGaAs系のアノード層106またはn型AlGaAs系のカソード層112との間に設けられ、当該ゲート層、p型AlGaAs系のアノード層106、及びn型AlGaAs系のカソード層112のいずれよりもバンドギャップが小さく、キャリアを閉じ込め、かつ発光することにより発光層としてみなせる機能するトラップ層と、を備えた構成であればよい。例えば、トラップ層は、p型AlGaAs系のアノード層106側及びn型AlGaAs系のカソード層112側のいずれか一方のみに設けてもよいし、実施例2に示したように両側に設けてもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、実施例1に示したように、少なくとも、p型AlGaAs系のアノード層106側にトラップ層を設けることが好ましい。また、実施例1では、トラップ層をn型の層(n型AlGaAs系のトラップ層108A2)としているが、p型AlGaAs系のアノード層106に電子が移動するのを抑制するものであるため、このように電子が空間的に広がりやすいn型の層とすることが好ましい。   Note that the light-emitting thyristor 100 of this embodiment is not limited to the above-described configurations and compositions described in Example 1 and Example 2, and the gate layer 108 has a light-emitting layer and a band gap larger than that of the light-emitting layer ( A gate layer that does not function as a light-emitting layer, and the gate layer and the p-type AlGaAs-based anode layer 106 or the n-type AlGaAs-based cathode layer 112. And a trap layer that has a smaller band gap than any of the n-type AlGaAs-based cathode layers 112 and functions as a light-emitting layer by confining carriers and emitting light. For example, the trap layer may be provided only on either the p-type AlGaAs-type anode layer 106 side or the n-type AlGaAs-type cathode layer 112 side, or may be provided on both sides as shown in the second embodiment. Good. Since electrons move more easily regardless of the band gap than holes, it is preferable to provide a trap layer at least on the p-type AlGaAs-based anode layer 106 side as shown in the first embodiment. In Example 1, although the trap layer is an n-type layer (n-type AlGaAs trap layer 108A2), it is intended to suppress the movement of electrons to the p-type AlGaAs anode layer 106. Thus, it is preferable to use an n-type layer in which electrons easily spread spatially.

また、発光層として機能させるゲート層108は、実施例2に示したように、ノンドープであってもよいし、p型、n型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり(厚み方向及び層の面内方向の広がり)が小さく発光効率が高いため、p型またはノンドープとすることが好ましい。特に、上述の実施例2に示したようにノンドープの発光層とすることにより、発光層内に両方の小数キャリア(電子・正孔)を閉じ込めて発光再結合させられるため、より発光効率が高くなるため、好ましい。   Further, the gate layer 108 functioning as the light emitting layer may be non-doped, p-type, or n-type as shown in the second embodiment. Note that holes are less p-type or non-doped because they have a lower mobility than electrons and thus have a small spatial expansion (expansion in the thickness direction and in-plane direction of the layer) and high luminous efficiency. In particular, by using a non-doped light emitting layer as shown in Example 2 above, both the minority carriers (electrons and holes) are confined in the light emitting layer and recombined for light emission, so that the light emission efficiency is higher. Therefore, it is preferable.

また、本実施の形態では、具体的一例として、p型GaAs基板70上に、PNPN型構造の第1導電型がp型、第2導電型がn型の発光サイリスタ100について説明したが、これに限られず、NPNP型構造の第1導電型がn型、第2導電型がp型の発光サイリスタであってもよい。   In the present embodiment, as a specific example, the light-emitting thyristor 100 having the p-type first conductivity type and the n-type second conductivity type on the p-type GaAs substrate 70 has been described. The light-emitting thyristor of the NPNP structure may be an n-type first conductivity type and a p-type second conductivity type.

また、本実施の形態では、具体的一例として、AlGaAs系材料を用いた発光サイリスタ100について説明したがこれに限られず、InGaAsP系や、AlGaInP系、InGaN/GaN系材料等を用いた発光サイリスタに対しても適用してもよい。   In this embodiment, the light-emitting thyristor 100 using an AlGaAs-based material has been described as a specific example. However, the present invention is not limited to this, and the light-emitting thyristor using an InGaAsP-based, AlGaInP-based, InGaN / GaN-based material, or the like. You may apply to.

また、本実施の形態では、自己走査型の電子写真式の画像形成装置10の光源ヘッド16に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ100を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ100を、例えば、スキャナ等、他の装置の光源に適用してもよい。   Further, in the present embodiment, the case where it is applied to the light source head 16 of the self-scanning electrophotographic image forming apparatus 10 has been described. However, the present invention is not limited to this, and the light emitting thyristor 100 of the present embodiment is used as another light source head. And may be applied to other image forming apparatuses. Further, the light emitting thyristor 100 may be applied to a light source of another device such as a scanner.

10 画像形成装置
16 光源ヘッド
100 発光サイリスタ
102 アノード電極
104 p型GaAs基板
106 p型AlGaAs系のアノード層
108 ゲート層 (A:n型、B:p型、0:発光層、1、ゲート層、2:トラップ層)
112 n型AlGaAs系のカソード層
114 n型GaAs系のコンタクト層
116 ゲート電極
118 カソード電極
DESCRIPTION OF SYMBOLS 10 Image forming apparatus 16 Light source head 100 Light emitting thyristor 102 Anode electrode 104 P-type GaAs substrate 106 P-type AlGaAs type anode layer 108 Gate layer (A: n-type, B: p-type, 0: light-emitting layer, 1, gate layer, 2: Trap layer)
112 n-type AlGaAs cathode layer 114 n-type GaAs contact layer 116 gate electrode 118 cathode electrode

Claims (4)

基板上に設けられたアノード層と、
前記アノード層上に設けられたn型のゲート層と、
前記n型のゲート層上に設けられた、ゲート端子を有するp型のゲート層と、
前記p型のゲート層上に設けられたカソード層と、を備え、
前記n型のゲート層は、前記アノード層よりもバンドギャップが小さい単一の半導体層であって、前記アノード層へ移動するキャリアを閉じ込める閉込層として機能し、
前記p型のゲート層は、前記n型のゲート層上に設けられ、前記n型のゲート層よりもバンドギャップが大きく発光層として機能しない第1のp型ゲート層と、当該第1のp型ゲート層上に設けられ、当該第1のp型ゲート層よりもバンドギャップが小さく発光層として機能する第2のp型ゲート層と、を有し、
前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい、発光サイリスタ。
An anode layer provided on the substrate;
An n-type gate layer provided on the anode layer;
A p-type gate layer having a gate terminal provided on the n-type gate layer;
A cathode layer provided on the p-type gate layer ,
The n-type gate layer is a single semiconductor layer having a smaller band gap than the anode layer, and functions as a confinement layer for confining carriers moving to the anode layer,
The p-type gate layer is provided on the n-type gate layer, has a band gap larger than that of the n-type gate layer and does not function as a light emitting layer, and the first p-type gate layer A second p-type gate layer provided on the type gate layer and having a band gap smaller than that of the first p-type gate layer and functioning as a light-emitting layer,
The cathode layer is a light-emitting thyristor having a band gap larger than that of the second p-type gate layer .
基板上に設けられたアノード層と、An anode layer provided on the substrate;
前記アノード層上に設けられたn型のゲート層と、An n-type gate layer provided on the anode layer;
前記n型のゲート層上に設けられ、発光層として機能する非導電型の半導体層と、A non-conductive semiconductor layer provided on the n-type gate layer and functioning as a light-emitting layer;
前記非導電型の半導体層上に設けられた、ゲート端子を有するp型のゲート層と、A p-type gate layer having a gate terminal provided on the non-conductive semiconductor layer;
前記p型のゲート層上に設けられたカソード層と、を備え、A cathode layer provided on the p-type gate layer,
前記n型のゲート層は、前記アノード層側から順に、前記アノード層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第1の閉込層として機能する第1のn型ゲート層と、当該第1のn型ゲート層よりもバンドギャップが大きい第2のn型ゲート層と、を有し、The n-type gate layer is a semiconductor layer having a band gap smaller than that of the anode layer in order from the anode layer side, and serves as a first n-type gate layer that functions as a first confinement layer for confining carriers. A second n-type gate layer having a band gap larger than that of the first n-type gate layer,
前記非導電型の半導体層は、前記第2のn型ゲート層よりもバンドギャップが小さく、The non-conductive semiconductor layer has a smaller band gap than the second n-type gate layer,
前記p型のゲート層は、前記非導電型の半導体層側から順に、前記非導電型の半導体層よりもバンドギャップが大きい第1のp型ゲート層と、当該第1のp型ゲート層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第2の閉込層として機能する第2のp型ゲート層と、を有し、The p-type gate layer includes, in order from the non-conductive semiconductor layer side, a first p-type gate layer having a larger band gap than the non-conductive semiconductor layer, and the first p-type gate layer. And a second p-type gate layer that functions as a second confinement layer for confining carriers, which is a semiconductor layer having a small band gap,
前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい、発光サイリスタ。The cathode layer is a light-emitting thyristor having a band gap larger than that of the second p-type gate layer.
請求項1または請求項2のいずれかに記載の発光サイリスタを光源として複数個備えた、光源ヘッド。 A light source head comprising a plurality of light-emitting thyristors according to claim 1 as light sources. 感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
A photoreceptor,
Charging means for charging the surface of the photoreceptor;
An exposure unit comprising the light source head according to claim 3 and exposing with light emitted from the light source head to form an electrostatic latent image on the surface of the photoreceptor charged by the charging unit;
Developing means for developing the electrostatic latent image formed by the exposure means;
Fixing means for fixing the electrostatic latent image developed by the developing means;
An image forming apparatus.
JP2011068825A 2011-03-25 2011-03-25 Light emitting thyristor, light source head, and image forming apparatus Active JP5664400B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011068825A JP5664400B2 (en) 2011-03-25 2011-03-25 Light emitting thyristor, light source head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068825A JP5664400B2 (en) 2011-03-25 2011-03-25 Light emitting thyristor, light source head, and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2012204676A JP2012204676A (en) 2012-10-22
JP5664400B2 true JP5664400B2 (en) 2015-02-04

Family

ID=47185294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068825A Active JP5664400B2 (en) 2011-03-25 2011-03-25 Light emitting thyristor, light source head, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP5664400B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6264837B2 (en) * 2013-10-25 2018-01-24 富士ゼロックス株式会社 Semiconductor light emitting element, light source head, and image forming apparatus
JP7268972B2 (en) * 2017-09-07 2023-05-08 キヤノン株式会社 Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096160A (en) * 2005-09-30 2007-04-12 Oki Data Corp Semiconductor composite device, printer head using the same, and image forming apparatus
JP4595012B2 (en) * 2008-03-26 2010-12-08 株式会社沖データ Semiconductor light emitting device, optical print head, and image forming apparatus

Also Published As

Publication number Publication date
JP2012204676A (en) 2012-10-22

Similar Documents

Publication Publication Date Title
JP6435700B2 (en) Light emitting thyristor, light source head, and image forming apparatus
JP6394210B2 (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP5857569B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP2013168581A (en) Light-emitting thyristor, light source head, and image forming apparatus
US20090297223A1 (en) Light source head and image forming apparatus
US7786495B2 (en) Light-emitting element array and image forming apparatus
JP4908837B2 (en) Light emitting element array and image forming apparatus
US8564013B2 (en) Light-emitting thyristor, light source head, and image forming apparatus
US7034340B2 (en) Light-emitting diode array
JP7171172B2 (en) Light emitting element, light emitting element array, exposure head, and image forming apparatus
JP2019110230A (en) Semiconductor device, light-emitting element chip, optical print head, and image forming apparatus
JP2019110230A5 (en)
JP4967538B2 (en) Surface light emitting device, image reading device and image writing device using surface light emitting device, and method for manufacturing surface light emitting device
JP5664400B2 (en) Light emitting thyristor, light source head, and image forming apparatus
CN109473510B (en) Light emitting thyristor, light emitting thyristor array, exposure head, and image forming apparatus
JP7268972B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
JP4704079B2 (en) Optical semiconductor device, LED head, and image forming apparatus using the same
JP2013211355A (en) Three terminal light emitting element, three terminal light emitting array, print head, and image formation device
JP2016039317A (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP2012204678A (en) Light-emitting thyristor, light source head, and image forming apparatus
US9147817B2 (en) Semiconductor light-emitting element, light source head, and image forming apparatus
JP2011155219A (en) Light-emitting thyristor, print head, and image forming apparatus
JP6264837B2 (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP2014038934A (en) Light-emitting element, light source head, and image forming apparatus
JP2005340471A (en) Light-emitting thyristor, light emitting device, and image recording apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350