JP5664400B2 - Light emitting thyristor, light source head, and image forming apparatus - Google Patents
Light emitting thyristor, light source head, and image forming apparatus Download PDFInfo
- Publication number
- JP5664400B2 JP5664400B2 JP2011068825A JP2011068825A JP5664400B2 JP 5664400 B2 JP5664400 B2 JP 5664400B2 JP 2011068825 A JP2011068825 A JP 2011068825A JP 2011068825 A JP2011068825 A JP 2011068825A JP 5664400 B2 JP5664400 B2 JP 5664400B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- type gate
- gate layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Description
本発明は、発光サイリスタ、光源ヘッド、及び画像形成装置に関する。 The present invention relates to a light emitting thyristor, a light source head, and an image forming apparatus.
特許文献1には、ゲート層内がバンドギャップの異なる層で形成された発光サイリスタが記載されている。 Patent Document 1 describes a light-emitting thyristor in which a gate layer is formed of layers having different band gaps.
特許文献2には、ダブルヘテロ構造を持ったpnpn発光サイリスタにおいて、少なくともnゲート層に近いアノード層の部分の不純物の濃度を、nゲート層の不純物の濃度より低くしたことを特徴とする発光サイリスタが記載されている。 Patent Document 2 discloses a pnpn light-emitting thyristor having a double hetero structure, wherein the concentration of impurities at least in the anode layer portion near the n-gate layer is lower than the concentration of impurities in the n-gate layer. Is described.
特許文献3には、n型半導体基板の上に、第1のn型半導体層、第1のp型半導体層、第2のn型半導体層、第3のn型半導体層、第2のp型半導体層、 第3のp型半導体層、第4のp型半導体層および第5のp型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第3のn型半導体層はエネルギーギャップが前記第2 のn型半導体層より大きく、前記第3のn型半導体層および前記第3のp型半導体層はエネルギーギャップが前記第2のp型半導体層より大きく、前記第2のp型半導体層はエネルギーギャップが前記第1のp型半導体層より大きいことを特徴とする発光サイリスタが記載されている。 In Patent Document 3, a first n-type semiconductor layer, a first p-type semiconductor layer, a second n-type semiconductor layer, a third n-type semiconductor layer, a second p-type are formed on an n-type semiconductor substrate. The semiconductor layer, the third p-type semiconductor layer, the fourth p-type semiconductor layer, and the fifth p-type semiconductor layer are sequentially stacked so that light emission inside these stacked semiconductor layers is extracted to the outside. The third n-type semiconductor layer has an energy gap larger than that of the second n-type semiconductor layer, and the third n-type semiconductor layer and the third p-type semiconductor layer have an energy gap. A light-emitting thyristor is described which is larger than the second p-type semiconductor layer, and the second p-type semiconductor layer has an energy gap larger than that of the first p-type semiconductor layer.
本発明は、本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上された発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。 An object of the present invention is to provide a light-emitting thyristor, a light source head, and an image forming apparatus in which the probability of light emission recombination of carriers is improved as compared with the case without this configuration.
上記目的を達成するために、請求項1に記載の発光サイリスタは、基板上に設けられたアノード層と、前記アノード層上に設けられたn型のゲート層と、前記n型のゲート層上に設けられた、ゲート端子を有するp型のゲート層と、前記p型のゲート層上に設けられたカソード層と、を備え、前記n型のゲート層は、前記アノード層よりもバンドギャップが小さい単一の半導体層であって、前記アノード層へ移動するキャリアを閉じ込める閉込層として機能し、前記p型のゲート層は、前記n型のゲート層上に設けられ、前記n型のゲート層よりもバンドギャップが大きく発光層として機能しない第1のp型ゲート層と、当該第1のp型ゲート層上に設けられ、当該第1のp型ゲート層よりもバンドギャップが小さく発光層として機能する第2のp型ゲート層と、を有し、前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい。 In order to achieve the above object, a light-emitting thyristor according to claim 1 includes an anode layer provided on a substrate, an n-type gate layer provided on the anode layer, and the n-type gate layer. A p-type gate layer having a gate terminal and a cathode layer provided on the p-type gate layer , wherein the n-type gate layer has a band gap greater than that of the anode layer. A small single semiconductor layer functioning as a confinement layer for confining carriers moving to the anode layer, and the p-type gate layer is provided on the n-type gate layer, and the n-type gate layer A first p-type gate layer that has a larger band gap than the layer and does not function as a light-emitting layer; and a light-emitting layer that is provided on the first p-type gate layer and has a smaller band gap than the first p-type gate layer Act as the second Of p-type having a gate layer, wherein the cathode layer has a larger band gap than the second p-type gate layer.
請求項2に記載の発光サイリスタは、基板上に設けられたアノード層と、前記アノード層上に設けられたn型のゲート層と、前記n型のゲート層上に設けられ、発光層として機能する非導電型の半導体層と、前記非導電型の半導体層上に設けられた、ゲート端子を有するp型のゲート層と、前記p型のゲート層上に設けられたカソード層と、を備え、前記n型のゲート層は、前記アノード層側から順に、前記アノード層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第1の閉込層として機能する第1のn型ゲート層と、当該第1のn型ゲート層よりもバンドギャップが大きい第2のn型ゲート層と、を有し、前記非導電型の半導体層は、前記第2のn型ゲート層よりもバンドギャップが小さく、前記p型のゲート層は、前記非導電型の半導体層側から順に、前記非導電型の半導体層よりもバンドギャップが大きい第1のp型ゲート層と、当該第1のp型ゲート層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第2の閉込層として機能する第2のp型ゲート層と、を有し、前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい。 The light-emitting thyristor according to claim 2 functions as a light-emitting layer provided on an anode layer provided on a substrate, an n-type gate layer provided on the anode layer, and the n-type gate layer. A non-conductive semiconductor layer, a p-type gate layer having a gate terminal provided on the non-conductive semiconductor layer, and a cathode layer provided on the p-type gate layer. The n-type gate layer is a semiconductor layer having a band gap smaller than that of the anode layer in order from the anode layer side, and functions as a first confinement layer for confining carriers. And a second n-type gate layer having a band gap larger than that of the first n-type gate layer, and the non-conductive semiconductor layer has a band gap larger than that of the second n-type gate layer. The p-type gate layer is small A first p-type gate layer having a band gap larger than that of the non-conductive semiconductor layer and a semiconductor layer having a band gap smaller than that of the first p-type gate layer in order from the non-conductive semiconductor layer side. And a second p-type gate layer functioning as a second confinement layer for confining carriers, and the cathode layer has a larger band gap than the second p-type gate layer.
請求項3に記載の光源ヘッドは、請求項1または請求項2のいずれかに記載の発光サイリスタを光源として複数個備える。 A light source head according to a third aspect includes a plurality of light emitting thyristors according to the first aspect or the second aspect as light sources.
請求項4に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項3に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。 The image forming apparatus according to claim 4 , comprising: a photoconductor; a charging unit that charges the surface of the photoconductor; and the light source head according to claim 3 , wherein the surface of the photoconductor is charged by the charging unit. An exposure means for exposing with light emitted from the light source head in order to form an electrostatic latent image, a developing means for developing the electrostatic latent image formed by the exposure means, and the developing means developed by the developing means Fixing means for fixing the electrostatic latent image.
請求項1、請求項3、及び請求項4に記載の発明によれば、本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上され、かつ電子がアノード層側に移動するのが抑制される。 According to the first, third , and fourth aspects of the invention, the probability of carrier light emission recombination is improved and electrons move to the anode layer side as compared with the case without this configuration. To be suppressed.
請求項2に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられ、かつ半導体発光層の片側にのみ半導体非発光層及び半導体閉込層を備える場合と比較して、キャリアの発光再結合の確率が向上される。 According to the second aspect of the present invention, compared to the case where the semiconductor light emitting layer is of a conductive type, both carriers are confined in the semiconductor light emitting layer and recombined to emit light, and the semiconductor is formed only on one side of the semiconductor light emitting layer. Compared with the case where a non-light emitting layer and a semiconductor confinement layer are provided, the probability of light emission recombination of carriers is improved.
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。 Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.
図1に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図2に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図3に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図4に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。 FIG. 1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. FIG. 2 is a schematic cross-sectional view showing the internal configuration of an example of the light source head of the present embodiment. FIG. 3 is a perspective view showing the appearance of an example of the light-emitting thyristor array according to the present embodiment. FIG. 4 is a schematic cross-sectional view showing an example of the light-emitting thyristor of the present embodiment.
本実施形態に係る画像形成装置10は、図1に示すように、矢印A方向に定速回転する感光体12を備えている。
As shown in FIG. 1, the image forming apparatus 10 according to the present exemplary embodiment includes a
この感光体12の周囲には、感光体12の回転方向に沿って、感光体12表面を帯電する帯電器14、帯電器14により帯電された感光体12表面に静電潜像を形成するために露光するための光源ヘッド16(露光手段)、トナー像を形成するために静電潜像を現像剤により現像する現像器18(現像手段)、トナー像を用紙28(記録媒体)に転写する転写体20(転写手段)、転写後に感光体12の残存した残トナーを除去するためのクリーナ22、感光体12を除電し電位を均一化するイレーズランプ24が順に配設されている。
In order to form an electrostatic latent image on the surface of the
すなわち、感光体12は、帯電器14によって表面が帯電された後、光源ヘッド16によって光ビームが照射されて、感光体12上に潜像が形成される。なお、光源ヘッド16は駆動部(不図示)と接続されており、駆動部によって発光サイリスタ100の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
That is, the surface of the
形成された潜像には、現像器18によってトナーが供給されて、感光体12上にトナー像が形成される。感光体12上のトナー像は、転写体20によって、搬送されてきた用紙28に転写される。転写後に感光体12に残留しているトナーはクリーナ22によって除去され、イレーズランプ24によって除電された後、再び帯電器14によって帯電されて、同様の処理を繰り返す。
To the formed latent image, toner is supplied by the developing
一方、トナー像が転写された用紙28は、加圧ローラ30Aと加熱ローラ30Bからなる定着器30(定着手段)に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙28上に所望の画像が形成される。画像が形成された用紙28は装置外へ排出される。
On the other hand, the
次に、本実施の形態の光源ヘッド16の構成を詳細に説明する。本実施の形態の光源ヘッド16は、SLED(Self−scanning LED:自己走査型LED)を用いている。SLEDは、LEDアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部(発光サイリスタ100、詳細後述)を備えている。図2に示すように、発光サイリスタアレイ50と、発光サイリスタアレイ50を支持するとともに、発光サイリスタアレイ50の駆動を制御する各種信号を供給するための回路(不図示)とが実装された実装基板52と、セルフォックスレンズアレイ等の(セルフォックは、日本板硝子(株)の登録商標)ロッドレンズアレイ54と、を備えている。
Next, the configuration of the
実装基板52は、発光サイリスタアレイ50の取り付け面を感光体12に対向させて、ハウジング56内に配設され、板バネ58によって支持されている。
The
発光サイリスタアレイ50は、図3に示すように、例えば、感光体12の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ100が配列されて構成されたチップ62が、さらに複数個直列に配列して構成されており、感光体12の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
As shown in FIG. 3, the light-emitting
なお、本実施の形態では、チップ62が複数個直列に1次元状に配列された例を示したが、これに限らず、複数列に分けて2次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ62は、感光体12の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ62単位に分けられていても、複数の発光サイリスタ100の各々は、互いに隣接する2つの発光サイリスタ100の感光体12の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
In the present embodiment, an example in which a plurality of
ロッドレンズアレイ54は、図2に示すように、ホルダー64によって支持されており、各発光サイリスタ100から出射された光ビームを感光体12上に結像させる。
As shown in FIG. 2, the
次に、本実施の形態の発光サイリスタ100について説明する。
Next, the
図4を参照して、本実施の形態の発光サイリスタ100の概略構成について説明する。本実施の形態の発光サイリスタ100は、p型GaAs基板104と、p型GaAs基板104上に順に積層されたp型AlGaAs系のアノード層106と、n型AlGaAs系のゲート層108A及びp型AlGaAs系のゲート層108Bから成るゲート層108、n型AlGaAs系のカソード層112と、n型GaAs系のコンタクト層114と、を備えて構成されている。
A schematic configuration of the light-emitting
また、発光サイリスタ100は、アノード電極102、ゲート電極116、及びカソード電極118が備えられている。アノード電極102は、p型GaAs基板104の裏面(共振器が形成されていない面)に設けられている。ゲート電極116は、p型AlGaAs系のゲート層108Bの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極118は、p型AlGaAs系のゲート層108Bの薄膜に形成された領域を除く領域に順に積層されたn型AlGaAs系のカソード層112及びn型GaAs系のコンタクト層114の上に設けられている。
The
アノード電極102、ゲート電極116、及びカソード電極118の材料は、接触する半導体層またはp型GaAs基板104との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金(Au)や、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)等が挙げられる。
As materials for the
本実施の形態の発光サイリスタ100では、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106のバンドギャップが大きく、ゲート電極116に信号(電圧)を印加し、ゲート電極116からカソード電極118へゲート電流を流すことにより、アノード電極102−カソード電極118間を導通させる。これにより、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106よりもバンドギャップが小さい発光層(ゲート層108の一部、詳細後述)内でキャリア(電子及び正孔)が再結合し、再結合により発光した光が、最上層(n型GaAs系のコンタクト層114)を経て出射される。なお、出射される光の波長は、発光層のバンドギャップの値により定まる。本実施の形態の発光サイリスタ100の様にAlGaAs系で構成する場合は、発光層のAlの組成で定まり、Alの組成が大きいほど、バンドギャップが大きくなり、Al組成が0.12〜0.13程度で、780nm付近にピークを有する波長の光が得られる。
In the light-emitting
次に、図面を参照して発光サイリスタ100の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ100との比較のため、従来の発光サイリスタ1000の主要構造について説明する。図9に、従来の発光サイリスタ1000の主要構造について模式的に示す。
Next, the main structure of the
従来の発光サイリスタ1000は、p型GaAs基板1104と、p型AlGaAs系のアノード層1106と、n型AlGaAs系のゲート層1108Aと、p型AlGaAs系のゲート層1108Bと、n型AlGaAs系のカソード層1112と、n型GaAs系のコンタクト層1114と、が順次積層された構造となっている。
A conventional light-emitting
従来の発光サイリスタ1000では、p型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112は、ゲート層1108よりもバンドギャップが大きく、AlGaAs系では、Alの組成が大きい。
In the conventional light-emitting
また、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108BのAl組成を0.12とすることにより、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bに隣接したp型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112から少数キャリアが注入される。具体的には、n型AlGaAs系のゲート層1108Aには、p型AlGaAs系のアノード層1106及びp型AlGaAs系のゲート層1108Bから正孔が注入され、n型AlGaAs系のゲート層1108A内の電子と発光再結合する。また、p型AlGaAs系のゲート層1108Bには、n型AlGaAs系のカソード層1112及びn型AlGaAs系のゲート層1108Aから電子が注入され、p型AlGaAs系のゲート層1108B内の正孔と発光再結合する。これにより、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108B(ゲート層1108全体)が発光層として機能し、780nm近傍にピーク波長を有する光が出射される。
The n-type
一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、従来の発光サイリスタ1000では、ゲート層108全体が発光層であるため、キャリアが広範囲に拡散し、発光層内のキャリア密度が低くなるため、再結合確率が低下し、そのため、発光効率が低下するという問題が発生する。
In general, in a light-emitting thyristor, it is desirable that the gate layer be thick from the viewpoint of withstand voltage in order to perform a stable thyristor operation as a thyristor element. On the other hand, in the conventional light-emitting
また、従来の発光サイリスタ1000では、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bから隣接するp型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112にキャリアが移動(オーバーフロー)しやすく、p型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112で発光再結合が生じるという問題が発生する。特に、n型AlGaAs系のゲート層1108Aからp型AlGaAs系のアノード層1106へ電子が移動しやすく、p型AlGaAs系のアノード層1106で発光再結合する。このように、p型AlGaAs系のアノード層1106及びn型AlGaAs系のカソード層1112での発光再結合により発生した光は、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bで光吸収されるため、発光サイリスタ1000外部への出射光量にほとんど寄与しない。
In the conventional light-emitting
(実施例1) Example 1
次に、本実施の形態の発光サイリスタ100の主要構造について説明する。図5に、本実施の形態の実施例1における発光サイリスタ100の主要構造について模式的に示す。
Next, the main structure of the light-emitting
本実施例の発光サイリスタ100は、p型GaAs基板104と、p型AlGaAs系のアノード層106と、ゲート層108と、n型AlGaAs系のカソード層112と、n型GaAs系のコンタクト層114と、が積層された構造となっている。
The light-emitting
また、本実施例の発光サイリスタ100のゲート層108は、n型AlGaAs系のゲート層108Aとして、Alの組成が0.12のn型AlGaAs系のトラップ層108Aを備える。また、ゲート層108は、p型AlGaAs系のゲート層108Bとして、発光層として機能しないAlの組成が0.24のp型AlGaAs系のゲート層108B1及び発光層として機能するAlの組成が0.12のp型AlGaAs系の発光層108B0を備えている。
Further, the
本実施例の発光サイリスタ100では、p型AlGaAs系のゲート層108B1には、p型AlGaAs系のアノード層106側からキャリア(正孔)が移動してくる。当該キャリア(正孔)がp型AlGaAs系の発光層108B0に注入され、n型AlGaAs系のカソード層112側から小数キャリアとして注入されたキャリア(電子)と発光再結合する。
In the
図6に発光サイリスタ100の各層のAl組成及び膜厚の具体的一例を示す。なお、本実施例の発光サイリスタ100では、一例として、p型の場合は、ドーパントとしてZnを用いており、n型の場合は、ドーパントとしてSiを用いている。
FIG. 6 shows a specific example of the Al composition and film thickness of each layer of the
p型GaAs基板104上に、p型GaAs系のバッファ層を介して、p型AlGaAs系のアノード層106が積層されている。なお、図4、5では図示を省略しているが、本実施例の発光サイリスタ100では、図6に示すように、p型GaAs基板104とまた、p型AlGaAs系のアノード層106との結晶性を良好にするためにp型GaAs系のバッファ層を設けている。
A p-type
p型AlGaAs系のアノード層106は、厚さが410nmのAlの組成が0.33のAlGaAs層である。
The p-type
n型AlGaAs系のトラップ層108Aは、厚さが260nmのAlの組成が0.12のAlGaAs層である。なお、本実施例の発光サイリスタ100では、n型AlGaAs系のトラップ層108A2においてもキャリアの発光再結合が生じるため、発光層としての機能も有する(詳細後述)。
The n-type
p型AlGaAs系のゲート層108B1は、厚さが360nmのAlの組成が0.24のAlGaAs層である。また、p型AlGaAs系の発光層108B0は、厚さが100nmのAlの組成が0.12のAlGaAs層である。 The p-type AlGaAs gate layer 108B1 is an AlGaAs layer having a thickness of 360 nm and an Al composition of 0.24. The p-type AlGaAs light emitting layer 108B0 is an AlGaAs layer having a thickness of 100 nm and an Al composition of 0.12.
n型AlGaAs系のカソード層112は、厚さが510nmのAlの組成が0.33のAlGaAs層である。n型GaAs系のコンタクト層114は、膜厚が25nmとしている。
The n-type AlGaAs-based
なお、これら各層のAl組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。 In addition, the Al composition and the film thickness of each of these layers are specific examples, and are not limited to these as long as they are within the following ranges.
例えば、ゲート層全体の厚さは、ゲート電極116とアノード電極102との間に電位差(例えば、3〜5V)があっても、ゲート電極116とアノード電極102間で電流が流れない程度の厚さがあればよい。なお、p型AlGaAs系の発光層108B0とp型AlGaAs系のゲート層108B1の合わせた厚さは、図4に示したように、本実施例の発光サイリスタ100では、一部を露出させる必要があるため、作製(成膜)上の精度の観点から、0.1μm程度以上あることが好ましい。
For example, the thickness of the entire gate layer is such that no current flows between the
また、例えば、各層のAl組成は、サイリスタとして動作させるためには、p型AlGaAs系の発光層108B0<p型AlGaAs系のゲート層108B1<n型AlGaAs系のカソード層112・p型AlGaAs系のアノード層106が適正範囲である。
Further, for example, the Al composition of each layer is such that the p-type AlGaAs light emitting layer 108B0 <p-type AlGaAs gate layer 108B1 <n-type
なお、発光サイリスタ100の各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法が適用される。
For crystal growth of each layer of the light-emitting
以上説明したように、本実施例の発光サイリスタ100では、p型AlGaAs系のアノード層106とn型AlGaAs系のカソード層112との間に積層されたゲート層108を、p型AlGaAs系のアノード層106側から順に、バンドギャップが小さいn型AlGaAs系のトラップ層108A2、バンドギャップが大きいp型AlGaAs系のDBRゲート層108B1、及びバンドギャップが小さいp型AlGaAs系の発光層108B0が積層されるように構成している。
As described above, in the light-emitting
本実施例の発光サイリスタ100では、ゲート層108の一部であるp型AlGaAs系の発光層108B0を発光層としているため、ゲート層108全体(図9に示した従来の発光サイリスタ1000の場合では、n型AlGaAs系のゲート層1108及びp型AlGaAs系のゲート層1110)を発光層として機能させる場合に比べて、発光層が薄膜化される。これにより、キャリアが狭い範囲内に閉じ込められるようになり、広範囲に拡散するのを抑制し、キャリアの発光再結合確率が高くなる。一方、ゲート層108全体の厚さは維持されるため、耐圧が維持される。
In the light-emitting
また、p型AlGaAs系の発光層108B0に隣接するp型AlGaAs系のゲート層108B1のAl組成を大きく(p型AlGaAs系の発光層108B0よりもバンドギャップを大きく)しているため、キャリアがp型AlGaAs系の発光層108B0内に閉じ込められ、発光再結合確率がより高くなる。 Further, since the Al composition of the p-type AlGaAs-based gate layer 108B1 adjacent to the p-type AlGaAs-based light-emitting layer 108B0 is increased (the band gap is larger than that of the p-type AlGaAs-based light-emitting layer 108B0), the carrier is p It is confined in the light emitting layer 108B0 of the type AlGaAs system, and the light emission recombination probability becomes higher.
また、本実施例の発光サイリスタ100では、p型AlGaAs系のゲート層108B1とp型AlGaAs系のアノード層106との間に、n型AlGaAs系のトラップ層108A2を設けている。これにより、n型AlGaAs系のトラップ層108A2には、n型AlGaAs系のカソード層112側からキャリア(電子)が注入され、p型AlGaAs系のゲート層108B1またはp型AlGaAs系のアノード層106から少数キャリアとして注入されたキャリア(正孔)と発光再結合する。従って、p型AlGaAs系のアノード層106にキャリア(電子)が移動するのを抑制し、p型AlGaAs系のアノード層106でのキャリアの発光再結合を抑制する。また、p型AlGaAs系のアノード層106への無効電流が抑制される。
In the light-emitting
また、n型AlGaAs系のトラップ層108A2は、発光することにより発光層としてみなせる機能を有するため、出射光の光量を増加させられる。 Further, since the n-type AlGaAs trap layer 108A2 has a function of being regarded as a light emitting layer by emitting light, the amount of emitted light can be increased.
(実施例2) (Example 2)
実施例1では、p型AlGaAs系のアノード層106と発光層(p型AlGaAs系の発光層108B0)との間にトラップ層(n型AlGaAs系のゲート層108A1)及びゲート層(p型AlGaAs系のゲート層108B1)を設けているがこれに限られるものではなく、n型AlGaAs系のカソード層112との間に同様にゲート層及びトラップ層を設けるようにしてもよい。このような発光サイリスタ100の実施例を実施例2として示す。
In the first embodiment, a trap layer (n-type AlGaAs-based gate layer 108A1) and a gate layer (p-type AlGaAs-based) are disposed between a p-type AlGaAs-based
図7に、本実施例の形態の実施例2における発光サイリスタ100の主要構造について模式的に示す。また、図8に、実施例2における発光サイリスタ100の各層のAl組成及び膜厚の具体的一例を示す。
FIG. 7 schematically shows the main structure of the light-emitting
図7及び図8に構造を示した発光サイリスタ100では、ゲート層を、p型AlGaAs系のアノード層106側から順に、Alの組成が0.12のn型AlGaAs系のトラップ層108A2、Alの組成が0.24のn型AlGaAs系のゲート層108A1、Alの組成が0.12のノンドープのAlGaAs系の発光層108C0、Alの組成が0.24のp型AlGaAs系のゲート層108B1、及びAlの組成が0.12のp型AlGaAs系のトラップ層108B2が積層された構造としている。
In the light-emitting
このように、実施例2の発光サイリスタ100では、p型AlGaAs系のアノード層106側にn型AlGaAs系のトラップ層108A2を備えると共に、n型AlGaAs系のカソード層112側にp型AlGaAs系のトラップ層108B2を備えるため、ノンドープのAlGaAs系の発光層108C0内に、両方の小数キャリア(電子・正孔)が閉じ込められるため、発光再結合確率が高まる。
As described above, the light-emitting
また、n型AlGaAs系のトラップ層108A2には、n型AlGaAs系のカソード層112側からキャリア(電子)が注入されて閉じ込められる。閉じ込められたキャリア(電子)は、p型AlGaAs系のゲート層108B1またはp型AlGaAs系のアノード層106から少数キャリアとして注入されたキャリア(正孔)と発光再結合する。
Carriers (electrons) are injected and confined in the n-type AlGaAs trap layer 108A2 from the n-type
一方、p型AlGaAs系のトラップ層108B2には、p型AlGaAs系のアノード層106側からキャリア(正孔)が注入されて閉じ込められる。閉じ込められたキャリア(正孔)は、n型AlGaAs系のゲート層108A1またはn型AlGaAs系のカソード層112から少数キャリアとして注入されたキャリア(電子)と発光再結合する。
On the other hand, carriers (holes) are injected and confined in the p-type AlGaAs trap layer 108B2 from the p-type
従って、無効電流が抑制されると共に、n型AlGaAs系のトラップ層108A2及びp型AlGaAs系のトラップ層108B2が発光層としても機能するため、出射光の光量を増加させられる。 Accordingly, the reactive current is suppressed and the n-type AlGaAs trap layer 108A2 and the p-type AlGaAs trap layer 108B2 also function as the light emitting layer, so that the amount of emitted light can be increased.
なお、本実施の形態の発光サイリスタ100は、実施例1及び実施例2に示した上記構成、組成に限られるものではなく、ゲート層108が発光層と、発光層よりもバンドギャップが大きい(発光層として機能しない)ゲート層と、当該ゲート層とp型AlGaAs系のアノード層106またはn型AlGaAs系のカソード層112との間に設けられ、当該ゲート層、p型AlGaAs系のアノード層106、及びn型AlGaAs系のカソード層112のいずれよりもバンドギャップが小さく、キャリアを閉じ込め、かつ発光することにより発光層としてみなせる機能するトラップ層と、を備えた構成であればよい。例えば、トラップ層は、p型AlGaAs系のアノード層106側及びn型AlGaAs系のカソード層112側のいずれか一方のみに設けてもよいし、実施例2に示したように両側に設けてもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、実施例1に示したように、少なくとも、p型AlGaAs系のアノード層106側にトラップ層を設けることが好ましい。また、実施例1では、トラップ層をn型の層(n型AlGaAs系のトラップ層108A2)としているが、p型AlGaAs系のアノード層106に電子が移動するのを抑制するものであるため、このように電子が空間的に広がりやすいn型の層とすることが好ましい。
Note that the light-emitting
また、発光層として機能させるゲート層108は、実施例2に示したように、ノンドープであってもよいし、p型、n型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり(厚み方向及び層の面内方向の広がり)が小さく発光効率が高いため、p型またはノンドープとすることが好ましい。特に、上述の実施例2に示したようにノンドープの発光層とすることにより、発光層内に両方の小数キャリア(電子・正孔)を閉じ込めて発光再結合させられるため、より発光効率が高くなるため、好ましい。
Further, the
また、本実施の形態では、具体的一例として、p型GaAs基板70上に、PNPN型構造の第1導電型がp型、第2導電型がn型の発光サイリスタ100について説明したが、これに限られず、NPNP型構造の第1導電型がn型、第2導電型がp型の発光サイリスタであってもよい。
In the present embodiment, as a specific example, the light-emitting
また、本実施の形態では、具体的一例として、AlGaAs系材料を用いた発光サイリスタ100について説明したがこれに限られず、InGaAsP系や、AlGaInP系、InGaN/GaN系材料等を用いた発光サイリスタに対しても適用してもよい。
In this embodiment, the light-emitting
また、本実施の形態では、自己走査型の電子写真式の画像形成装置10の光源ヘッド16に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ100を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ100を、例えば、スキャナ等、他の装置の光源に適用してもよい。
Further, in the present embodiment, the case where it is applied to the
10 画像形成装置
16 光源ヘッド
100 発光サイリスタ
102 アノード電極
104 p型GaAs基板
106 p型AlGaAs系のアノード層
108 ゲート層 (A:n型、B:p型、0:発光層、1、ゲート層、2:トラップ層)
112 n型AlGaAs系のカソード層
114 n型GaAs系のコンタクト層
116 ゲート電極
118 カソード電極
DESCRIPTION OF SYMBOLS 10
112 n-type AlGaAs cathode layer 114 n-type
Claims (4)
前記アノード層上に設けられたn型のゲート層と、
前記n型のゲート層上に設けられた、ゲート端子を有するp型のゲート層と、
前記p型のゲート層上に設けられたカソード層と、を備え、
前記n型のゲート層は、前記アノード層よりもバンドギャップが小さい単一の半導体層であって、前記アノード層へ移動するキャリアを閉じ込める閉込層として機能し、
前記p型のゲート層は、前記n型のゲート層上に設けられ、前記n型のゲート層よりもバンドギャップが大きく発光層として機能しない第1のp型ゲート層と、当該第1のp型ゲート層上に設けられ、当該第1のp型ゲート層よりもバンドギャップが小さく発光層として機能する第2のp型ゲート層と、を有し、
前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい、発光サイリスタ。 An anode layer provided on the substrate;
An n-type gate layer provided on the anode layer;
A p-type gate layer having a gate terminal provided on the n-type gate layer;
A cathode layer provided on the p-type gate layer ,
The n-type gate layer is a single semiconductor layer having a smaller band gap than the anode layer, and functions as a confinement layer for confining carriers moving to the anode layer,
The p-type gate layer is provided on the n-type gate layer, has a band gap larger than that of the n-type gate layer and does not function as a light emitting layer, and the first p-type gate layer A second p-type gate layer provided on the type gate layer and having a band gap smaller than that of the first p-type gate layer and functioning as a light-emitting layer,
The cathode layer is a light-emitting thyristor having a band gap larger than that of the second p-type gate layer .
前記アノード層上に設けられたn型のゲート層と、An n-type gate layer provided on the anode layer;
前記n型のゲート層上に設けられ、発光層として機能する非導電型の半導体層と、A non-conductive semiconductor layer provided on the n-type gate layer and functioning as a light-emitting layer;
前記非導電型の半導体層上に設けられた、ゲート端子を有するp型のゲート層と、A p-type gate layer having a gate terminal provided on the non-conductive semiconductor layer;
前記p型のゲート層上に設けられたカソード層と、を備え、A cathode layer provided on the p-type gate layer,
前記n型のゲート層は、前記アノード層側から順に、前記アノード層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第1の閉込層として機能する第1のn型ゲート層と、当該第1のn型ゲート層よりもバンドギャップが大きい第2のn型ゲート層と、を有し、The n-type gate layer is a semiconductor layer having a band gap smaller than that of the anode layer in order from the anode layer side, and serves as a first n-type gate layer that functions as a first confinement layer for confining carriers. A second n-type gate layer having a band gap larger than that of the first n-type gate layer,
前記非導電型の半導体層は、前記第2のn型ゲート層よりもバンドギャップが小さく、The non-conductive semiconductor layer has a smaller band gap than the second n-type gate layer,
前記p型のゲート層は、前記非導電型の半導体層側から順に、前記非導電型の半導体層よりもバンドギャップが大きい第1のp型ゲート層と、当該第1のp型ゲート層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第2の閉込層として機能する第2のp型ゲート層と、を有し、The p-type gate layer includes, in order from the non-conductive semiconductor layer side, a first p-type gate layer having a larger band gap than the non-conductive semiconductor layer, and the first p-type gate layer. And a second p-type gate layer that functions as a second confinement layer for confining carriers, which is a semiconductor layer having a small band gap,
前記カソード層は、前記第2のp型ゲート層よりもバンドギャップが大きい、発光サイリスタ。The cathode layer is a light-emitting thyristor having a band gap larger than that of the second p-type gate layer.
前記感光体表面を帯電する帯電手段と、
前記請求項3に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。 A photoreceptor,
Charging means for charging the surface of the photoreceptor;
An exposure unit comprising the light source head according to claim 3 and exposing with light emitted from the light source head to form an electrostatic latent image on the surface of the photoreceptor charged by the charging unit;
Developing means for developing the electrostatic latent image formed by the exposure means;
Fixing means for fixing the electrostatic latent image developed by the developing means;
An image forming apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068825A JP5664400B2 (en) | 2011-03-25 | 2011-03-25 | Light emitting thyristor, light source head, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068825A JP5664400B2 (en) | 2011-03-25 | 2011-03-25 | Light emitting thyristor, light source head, and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204676A JP2012204676A (en) | 2012-10-22 |
JP5664400B2 true JP5664400B2 (en) | 2015-02-04 |
Family
ID=47185294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068825A Active JP5664400B2 (en) | 2011-03-25 | 2011-03-25 | Light emitting thyristor, light source head, and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5664400B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6264837B2 (en) * | 2013-10-25 | 2018-01-24 | 富士ゼロックス株式会社 | Semiconductor light emitting element, light source head, and image forming apparatus |
JP7268972B2 (en) * | 2017-09-07 | 2023-05-08 | キヤノン株式会社 | Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096160A (en) * | 2005-09-30 | 2007-04-12 | Oki Data Corp | Semiconductor composite device, printer head using the same, and image forming apparatus |
JP4595012B2 (en) * | 2008-03-26 | 2010-12-08 | 株式会社沖データ | Semiconductor light emitting device, optical print head, and image forming apparatus |
-
2011
- 2011-03-25 JP JP2011068825A patent/JP5664400B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012204676A (en) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6435700B2 (en) | Light emitting thyristor, light source head, and image forming apparatus | |
JP6394210B2 (en) | Semiconductor light emitting element, light source head, and image forming apparatus | |
JP5857569B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
JP2013168581A (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
US20090297223A1 (en) | Light source head and image forming apparatus | |
US7786495B2 (en) | Light-emitting element array and image forming apparatus | |
JP4908837B2 (en) | Light emitting element array and image forming apparatus | |
US8564013B2 (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
US7034340B2 (en) | Light-emitting diode array | |
JP7171172B2 (en) | Light emitting element, light emitting element array, exposure head, and image forming apparatus | |
JP2019110230A (en) | Semiconductor device, light-emitting element chip, optical print head, and image forming apparatus | |
JP2019110230A5 (en) | ||
JP4967538B2 (en) | Surface light emitting device, image reading device and image writing device using surface light emitting device, and method for manufacturing surface light emitting device | |
JP5664400B2 (en) | Light emitting thyristor, light source head, and image forming apparatus | |
CN109473510B (en) | Light emitting thyristor, light emitting thyristor array, exposure head, and image forming apparatus | |
JP7268972B2 (en) | Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus | |
JP4704079B2 (en) | Optical semiconductor device, LED head, and image forming apparatus using the same | |
JP2013211355A (en) | Three terminal light emitting element, three terminal light emitting array, print head, and image formation device | |
JP2016039317A (en) | Semiconductor light emitting element, light source head, and image forming apparatus | |
JP2012204678A (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
US9147817B2 (en) | Semiconductor light-emitting element, light source head, and image forming apparatus | |
JP2011155219A (en) | Light-emitting thyristor, print head, and image forming apparatus | |
JP6264837B2 (en) | Semiconductor light emitting element, light source head, and image forming apparatus | |
JP2014038934A (en) | Light-emitting element, light source head, and image forming apparatus | |
JP2005340471A (en) | Light-emitting thyristor, light emitting device, and image recording apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5664400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |