JP2014038934A - Light-emitting element, light source head, and image forming apparatus - Google Patents
Light-emitting element, light source head, and image forming apparatus Download PDFInfo
- Publication number
- JP2014038934A JP2014038934A JP2012180213A JP2012180213A JP2014038934A JP 2014038934 A JP2014038934 A JP 2014038934A JP 2012180213 A JP2012180213 A JP 2012180213A JP 2012180213 A JP2012180213 A JP 2012180213A JP 2014038934 A JP2014038934 A JP 2014038934A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- light
- gate layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
本発明は、発光素子、光源ヘッド、及び画像形成装置に関する。 The present invention relates to a light emitting element, a light source head, and an image forming apparatus.
特許文献1には、a.しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、b.各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、c.各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。
In
特許文献2には、a.しきい電圧もしくはしきい電流が外部から制御可能な制御電極をそれぞれ有する発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、b.各発光素子の制御電極を近傍に位置する少なくとも2つの発光素子の制御電極と互いに電気的手段にて接続したネットワーク配線を形成し、c.各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイにおいて、該電気的手段として、該電気的手段における降下電圧が該電気的手段に流れるいずれの方向に電流量にも依存せず一定となるような結合素子を用いた事を特徴とする発光素子アレイが記載されている。
In
本発明は、本構成を有しない場合と比較して、駆動電圧が抑えられた発光素子、光源ヘッド、及び画像形成装置を提供することを目的とする。 An object of the present invention is to provide a light emitting element, a light source head, and an image forming apparatus in which a driving voltage is suppressed as compared with a case where this configuration is not provided.
上記目的を達成するために、本発明の発光素子は、第1導電型のアノード層上の第1領域に形成された第2導電型の第1ゲート層、当該第1ゲート層上に形成された前記第1ゲート層よりもバンドギャップが小さい発光層、当該発光層上に形成された前記発光層よりもバンドギャップが大きい第1導電型の第2ゲート層、当該第2ゲート層上に形成された第2導電型の第1カソード層、当該第1カソード層上に形成された第2導電型の第1コンタクト層、及び当該第1コンタクト層上に形成された第1カソード電極を有する発光部と、前記アノード層上の第2領域に形成された前記第1ゲート層、当該ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、当該第2ゲート層上に形成された第2導電型の第2カソード層、当該第2カソード層上に形成された第2導電型の第2コンタクト層、及び当該第2コンタクト層上に形成された第2カソード電極を有する転送部と、前記アノード層上の第3領域に形成された前記第1ゲート層、当該第1ゲート層上に形成された第2導電型の第1ゲート電極、当該第1ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、及び当該第2ゲート層上に形成された第1導電型の第2ゲート電極を有する結合部と、を備える。 In order to achieve the above object, a light emitting device of the present invention is formed on a first gate layer of a second conductivity type formed in a first region on an anode layer of a first conductivity type, on the first gate layer. A light emitting layer having a smaller band gap than the first gate layer; a second gate layer of a first conductivity type having a larger band gap than the light emitting layer formed on the light emitting layer; and formed on the second gate layer. Light emission having the first cathode layer of the second conductivity type formed, the first contact layer of the second conductivity type formed on the first cathode layer, and the first cathode electrode formed on the first contact layer And the first gate layer formed in the second region on the anode layer, the light emitting layer formed on the gate layer, the second gate layer formed on the light emitting layer, the second Second cathode of the second conductivity type formed on the gate layer A transfer portion having a second layer of the second conductivity type formed on the second cathode layer, a second cathode layer formed on the second contact layer, and a second portion on the anode layer. The first gate layer formed in three regions, the first gate electrode of the second conductivity type formed on the first gate layer, the light emitting layer formed on the first gate layer, on the light emitting layer And a coupling portion having a second gate electrode of the first conductivity type formed on the second gate layer.
また、本発明の発光素子は、前記第1領域及び前記第2領域は連続して設けられており、前記第1領域及び前記第2領域と、前記第3領域と、が離間して設けられていてもよい。 In the light-emitting element of the present invention, the first region and the second region are provided continuously, and the first region, the second region, and the third region are provided separately from each other. It may be.
また、本発明の発光素子は、前記第1領域と、前記第2領域と、前記第3領域と、が連続して設けられていてもよい。 In the light emitting element of the present invention, the first region, the second region, and the third region may be provided continuously.
本発明の光源ヘッドは、光源として、本発明の発光素子を複数個備え、前記発光素子の結合部は、当該発光素子の転送部と他の前記発光素子の転送部とを電気的に結合させるものである。 The light source head of the present invention includes a plurality of light emitting elements of the present invention as a light source, and the coupling part of the light emitting elements electrically couples the transfer part of the light emitting element and the transfer part of the other light emitting element. Is.
本発明の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、本発明の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。 The image forming apparatus of the present invention includes a photosensitive member, a charging unit for charging the surface of the photosensitive member, and a light source head of the present invention, and forms an electrostatic latent image on the surface of the photosensitive member charged by the charging unit. In order to accomplish this, an exposure unit that exposes light emitted from the light source head, a developing unit that develops the electrostatic latent image formed by the exposure unit, and the electrostatic latent image developed by the developing unit are fixed. Fixing means.
請求項1、請求項4、及び請求項5に記載の発明によれば、本構成を有しない場合と比較して、駆動電圧が抑えられる。 According to the first, fourth, and fifth aspects of the invention, the drive voltage can be suppressed as compared with the case where the present configuration is not provided.
請求項2に記載の発明によれば、本構成を有しない場合と比較して、発光部及び転送部と結合部とが電気的に相互干渉するのを抑制する。
According to invention of
請求項3に記載の発明によれば、本構成を有しない場合と比較して、製造プロセスが容易になる。 According to the third aspect of the present invention, the manufacturing process becomes easier as compared with the case where the present configuration is not provided.
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。 Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.
図1に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図2に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図3に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。 FIG. 1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. FIG. 2 is a schematic cross-sectional view showing the internal configuration of an example of the light source head of the present embodiment. FIG. 3 is a perspective view showing the appearance of an example of the light-emitting thyristor array according to the present embodiment.
本実施形態に係る画像形成装置10は、図1に示すように、矢印A方向に定速回転する感光体12を備えている。
As shown in FIG. 1, the
この感光体12の周囲には、感光体12の回転方向に沿って、感光体12表面を帯電する帯電器14、帯電器14により帯電された感光体12表面に静電潜像を形成するために露光するための光源ヘッド16(露光手段)、トナー像を形成するために静電潜像を現像剤により現像する現像器18(現像手段)、トナー像を用紙28(記録媒体)に転写する転写体20(転写手段)、転写後に感光体12の残存した残トナーを除去するためのクリーナ22、感光体12を除電し電位を均一化するイレーズランプ24が順に配設されている。
In order to form an electrostatic latent image on the surface of the
すなわち、感光体12は、帯電器14によって表面が帯電された後、光源ヘッド16によって光ビームが照射されて、感光体12上に潜像が形成される。なお、光源ヘッド16は駆動部(不図示)と接続されており、駆動部によって発光素子100(発光部102)の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
That is, the surface of the
形成された潜像には、現像器18によってトナーが供給されて、感光体12上にトナー像が形成される。感光体12上のトナー像は、転写体20によって、搬送されてきた用紙28に転写される。転写後に感光体12に残留しているトナーはクリーナ22によって除去され、イレーズランプ24によって除電された後、再び帯電器14によって帯電されて、同様の処理を繰り返す。
To the formed latent image, toner is supplied by the developing
一方、トナー像が転写された用紙28は、加圧ローラ30Aと加熱ローラ30Bからなる定着器30(定着手段)に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙28上に所望の画像が形成される。画像が形成された用紙28は装置外へ排出される。
On the other hand, the
次に、本実施の形態の光源ヘッド16の構成を詳細に説明する。本実施の形態の光源ヘッド16は、SLED(Self−scanning LED:自己走査型LED)を用いている。SLEDは、LEDアレイとその駆動部分を一体化したものであり、サイリスタ構造を有する発光部102(詳細後述)を有する複数の発光素子100を備えている。図2に示すように、発光素子アレイ50と、発光素子アレイ50を支持するとともに、発光素子アレイ50の駆動を制御する各種信号を供給するための回路(不図示)とが実装された実装基板52と、セルフォックスレンズアレイ等の(セルフォックは、日本板硝子(株)の登録商標)ロッドレンズアレイ54と、を備えている。
Next, the configuration of the
実装基板52は、発光素子アレイ50の取り付け面を感光体12に対向させて、ハウジング56内に配設され、板バネ58によって支持されている。
The
発光素子アレイ50は、図3に示すように、例えば、感光体12の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光素子100が配列されて構成されたチップ62が、さらに複数個直列に配列して構成されており、感光体12の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
As shown in FIG. 3, the light
なお、本実施の形態では、チップ62が複数個直列に1次元状に配列された例を示したが、これに限らず、複数列に分けて2次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ62は、感光体12の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ62単位に分けられていても、複数の発光素子100の各々は、互いに隣接する2つの発光素子100の感光体12の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
In the present embodiment, an example in which a plurality of
ロッドレンズアレイ54は、図2に示すように、ホルダー64によって支持されており、各発光素子100の発光部102から出射された光ビームを感光体12上に結像させる。
As shown in FIG. 2, the rod lens array 54 is supported by a
チップ62の一例の模式図を図4に示す。また、チップ62の一例の等価回路図を図5に示す。チップ62上には、発光サイリスタよりなる発光部102と、転送サイリスタよりなる転送部104と、隣接するビットの転送部104同士を電気的に結合させる結合ダイオード106と、発光部102のゲート電極及び転送部104のゲート電極を基準電位線Vgに接続させるゲート抵抗108と、が各ビット毎に備えられている。
A schematic diagram of an example of the
詳細は後述するが、発光部102及び転送部104のアノード電極は、チップ62上の基板に接続されている。また、ゲート電極はゲート抵抗108を介して基準電位線Vgに接続されている。発光部102のカソード電極は、転送信号線φIに接続されている。一方、転送部104は、転送信号線φ1にカソード電極が接続された転送部104と、転送信号線φ2にカソード電極が接続された転送部104とが、交互に配置されている。
Although details will be described later, the anode electrodes of the
ここで、本実施の形態の発光素子100について詳細に説明する前に、まず、本実施の形態との比較のために、従来の発光素子100について説明する。
Here, before describing the
AlxGa1−xAs系半導体層を用いたダブルへテロ構造の発光サイリスタでは、一般的に、バリヤ層として機能するゲート層のAl組成を発光層より高くしてバンドギャップを発光層よりも広げる必要がある。このようなダブルへテロ構造の発光サイリスタの一例の概略構成の断面図を図12に示す。なお、ここでは一例として、基板側からPNPN型の発光サイリスタを示している。また、図12に示した発光サイリスタを発光部として用いた従来の発光素子の一例の概略構成の断面図を図13に示す。 In a light emitting thyristor having a double hetero structure using an Al x Ga 1-x As-based semiconductor layer, generally, the Al composition of a gate layer functioning as a barrier layer is made higher than that of the light emitting layer so that the band gap is larger than that of the light emitting layer. It is necessary to spread. A cross-sectional view of a schematic configuration of an example of such a light emitting thyristor having a double hetero structure is shown in FIG. Here, as an example, a PNPN light-emitting thyristor is shown from the substrate side. FIG. 13 is a sectional view of a schematic configuration of an example of a conventional light-emitting element using the light-emitting thyristor shown in FIG. 12 as a light-emitting portion.
図12に示した従来の発光サイリスタ(発光部)1102は、p型GaAs系の基板1120上に、p型AlGaAs系のアノード層1122、n型AlGaAs系のゲート層1124、発光層1126、p型AlGaAs系のゲート層1128、n型AlGaAs系のカソード層1130、及びn型GaAs系のコンタクト層1132が順次積層されている。
A conventional light-emitting thyristor (light-emitting portion) 1102 shown in FIG. 12 is formed on a p-
コンタクト層1132上には、カソード電極1140が形成されている。また、カソード層1130を除去して表面の一部を露出させたp型のゲート層1128上にp型ゲート電極1142が形成されている。また、基板1120の裏面(アノード層1122が設けられていない面)にアノード電極1146が形成されている。さらに、カソード電極1022及びゲート電極1020が設けられた発光面の出射領域に絶縁膜1134が形成されている。
A
発光層1126のAl組成とn型ゲート層1124及びp型ゲート層1128のAl組成の差が大きいほど、発光層1126へのキャリアの閉じこめが強まり、光出力が高くなる。
The greater the difference between the Al composition of the
このようなダブルへテロ構造を用いた発光サイリスタ(発光部)1102を用いた従来の発光素子1100では、p型ゲート層1128のAl組成を高くすると、ゲート抵抗が高くなることに加え、結合ダイオード1106の動作電圧が高くなる。ゲート抵抗(図4、図5、ゲート抵抗108参照)の高抵抗化や結合ダイオード1106の動作電圧の上昇により、当該発光素子1100を供えた発光素子アレイを動作させるための駆動電圧が高くなる。
In the conventional light emitting device 1100 using the light emitting thyristor (light emitting portion) 1102 using such a double hetero structure, when the Al composition of the p-
次に、本実施の形態の発光素子100について詳細に説明する。以下、本実施の形態の発光素子100の例として、発光部102及び転送部104と、結合ダイオード(結合部)106とが離間して設けられている場合(第1の実施の形態)と、発光部102、転送部104、及び結合ダイオード(結合部)106とが連続して設けられている場合(第2の実施の形態)について説明する。
Next, the
[第1の実施の形態] [First Embodiment]
本実施の形態では、発光素子100の発光部102及び転送部104と、結合ダイオード(結合部)106とが離間して設けられている場合について説明する。具体的には、本実施の形態は、アノード層122上の発光部102が設けられた領域(第1領域)と転送部104が設けられた領域(第2領域)とが連続しており、結合ダイオード106が設けられた領域(第3領域)は、離間している。
In this embodiment mode, a case where the
図6に、本実施の形態の発光素子100を複数備えた、発光素子アレイ50(チップ62)の一例の概略構成の上面図を示す。また、図7に、図6に示した発光素子アレイ50のX−X’断面図を示す。更に、図8に、図6に示した発光素子アレイ50のY−Y’断面図を示す。なお、本実施の形態では、発光素子100を、AlxGa1−xAs系の、基板側からPNPN型とした場合を示している。
FIG. 6 shows a top view of a schematic configuration of an example of a light emitting element array 50 (chip 62) provided with a plurality of
本実施の形態の発光素子100は、p型GaAs系の基板120と、p型AlGaAs系のアノード層122と、n型AlGaAs系のn型ゲート層124(124A、124B)と、アンドープのAlGaAs系の発光層126(126A、126B)と、p型AlGaAs系のp型ゲート層128(128A、128B)と、n型AlGaAs系のカソード層130(130A、130B)と、n型GaAs系のコンタクト層132(132A、132B)と、が積層されている。
The
また、本実施の形態の発光素子100は、カソード電極140(140A、140B)と、p型ゲート電極142(142A、142B、142C)と、n型ゲート電極144と、アノード電極146と、を備えている。アノード電極146は、基板120の裏面(アノード層122が積層されている側と対向する側の面)に設けられている。
In addition, the
具体的には、n型ゲート層124A、及びn型ゲート層124Bは、アノード層122上に、離間して設けられている。発光層126Aは、n型ゲート層124A上に設けられており、p型ゲート層128Aは、発光層126A上に設けられている。また、p型ゲート層128A上には、カソード層130A、及びカソード層130Bが離間して設けられていると共に、p型ゲート電極142Aが設けられている。カソード層130A上には、コンタクト層132Aが設けられており、コンタクト層132A上には、カソード電極140Aが設けられている。また、カソード層130B上には、コンタクト層132Bが設けられており、コンタクト層132B上には、カソード電極140Bが設けられている。
Specifically, the n-
一方、n型ゲート層124B上には、発光層126B及びn型ゲート電極144が設けられている。発光層126B上には、p型ゲート層128Bが設けられており、p型ゲート層128B上には、p型ゲート電極142B及びp型ゲート電極142Cが設けられている。
On the other hand, a light emitting layer 126B and an n-
カソード電極140、p型ゲート電極142、n型ゲート電極144、及びアノード電極146の材料は、接触する半導体層または基板120との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金(Au)や、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)等が挙げられる。
As materials for the cathode electrode 140, the p-
また、本実施の形態の発光素子100の表面は、カソード電極140(140A、140B)、p型ゲート電極142(142A、142B)、及びn型ゲート電極144が形成されている以外の領域に、絶縁膜134が設けられている。絶縁膜134は、光の反射を防止する機能を有する反射防止膜である。絶縁膜134の例としては、例えば、SiNx等が挙げられる。
In addition, the surface of the
なお、本実施の形態において、アノード層122のバンドギャップをEg1、n型ゲート層124(124A、124B)のバンドギャップをEg2、発光層126(126A、126B)のバンドギャップをEg3、p型ゲート層128(128A、128B)のバンドギャップをEg4、カソード層130(130A、130B)のバンドギャップをEg5とした場合、以下の(1)及び(2)の関係が満たされている。
In this embodiment, the band gap of the
Eg3<Eg2≦Eg1 ・・・(1) Eg3 <Eg2 ≦ Eg1 (1)
Eg3<Eg2≦Eg5 ・・・(2) Eg3 <Eg2 ≦ Eg5 (2)
すなわち、本実施の形態の発光素子100では、発光層126のバンドギャップEg3が、n型ゲート層124のバンドギャップEg2、p型ゲート層128のバンドギャップEg4、カソード層130のバンドギャップEg5のいずれよりも小さくなっている。
That is, in the
本実施の形態の発光素子100では、バンドギャップの値は、各層のAlの組成で定まる。AlGaAs系で構成する場合は、Al組成が大きいほど、バンドギャップは大きくなる。発光層126のAl組成xとしては、0<x<0.2、n型ゲート層124及び発光層126のAl組成xとしては、0.2<x<0.35が代表的な値として用いられる。また、発光部102から出射される光の波長は、発光層126のバンドギャップの値により定まる。本実施の形態の様にAlGaAs系で構成する場合は、発光層126のAl組成が0.12〜0.13程度で、780nm付近にピークを有する波長の光が得られる。
In the light-emitting
このようなバンドギャップを有する本実施の形態の発光素子100の各層のAl組成及び膜圧の具体的一例を図9に示す。なお、本実施の形態の発光素子100では、一例として、p型の場合は、ドーパントとしてZnを用いており、n型の場合は、ドーパントとしてSiを用いている。
A specific example of the Al composition and film pressure of each layer of the
また、本実施の形態の発光素子100は、上述したように、発光部102、転送部104、及び結合ダイオード(結合部)106を備えている。各部について詳細に説明する。
Further, the
発光部102は、発光サイリスタとして機能し、基板120上に形成されたアノード層122、n型ゲート層124A、発光層126A、p型ゲート層128A、カソード層130A、コンタクト層132A、及びカソード電極140Aを有している。各ビットの発光部102のカソード電極140A同士は、配線電極150Aにより接続されている。
The
本実施の形態の発光部102は、発光層126をダブルへテロ構造とすることによりキャリア(電子・正孔)の閉じ込めを強め、キャリアの再結合確率を高めることにより光り出力の高出力化を実現する。
In the light-emitting
転送部104は、転送サイリスタとして機能し、基板120上に形成されたアノード層122、n型ゲート層124A、発光層126A、p型ゲート層128A、カソード層130B、コンタクト層132B、及びカソード電極140Bを有している。このように、本実施の形態では、発光部102と転送部104とでは、n型ゲート層124A、発光層126A、及びp型ゲート層128Aが共通している。
The
本実施の形態では、交互に各ビットの転送部104のカソード電極140B同士が配線電極150B(上記の転送信号線φ2に対応)または、配線電極150C(上記の転送信号線φ1に対応)により接続されている。
In the present embodiment, the
結合部として機能する結合ダイオード106は、アノード層122上に形成されたn型ゲート層124B、発光層126B、p型ゲート層128B、p型ゲート電極142B、p型ゲート電極142C、及びn型ゲート電極144を有している。各ビットの結合ダイオード106のp型ゲート電極142B同士は、配線電極150F(上記の基準電位線Vgに対応)により接続されている。また、p型ゲート電極142A及びp型ゲート電極142Cは、一方の側に隣接するビットのn型ゲート電極144と、配線電極150D及び配線電極150Eにより接続されている。
The
本実施の形態の発光素子100の形成方法の一例について説明する。
An example of a method for forming the light-emitting
まず、基板120上に、アノード層122、n型ゲート層124、発光層126、p型ゲート層128、カソード層130、及びコンタクト層132を順次、形成する。なお、各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法を適用すればよい。
First, the
次に、コンタクト層132上に、カソード電極140(140A、140B)を形成する。さらに、コンタクト層132、カソード層130、p型ゲート層128の一部をエッチングして除去することでp型ゲート層128の表面の一部を露出させて、p型ゲート層128上にp型ゲート電極142(142A、142B、142C)を形成する。
Next, the cathode electrode 140 (140A, 140B) is formed on the contact layer 132. Further, a part of the surface of the p-
次に、p型ゲート層128と発光層126とn型ゲート層124の一部を除去することでn型ゲート層124の表面の一部を露出させてn型ゲート層124上にn型ゲート電極144を形成する。さらに、基板120下部にアノード電極146を形成する。
Next, a part of the surface of the n-
その後、カソード電極140(140A、140B)、p型ゲート電極142(142A、142B)、及びn型ゲート電極144が形成されている側の基板120上全面を絶縁膜134で覆う。さらに、カソード電極140A、カソード電極140B、p型ゲート電極142A、p型ゲート電極142B、p型ゲート電極142C、及びn型ゲート電極144上の絶縁膜134に開口部を設け、各電極と外からの信号線が接続される電極パッド(図示省略)との間を結ぶ配線電極150(150A、150B、150C、150D、150E、150F)を形成する。さらに、その上に、発光素子100の表面を保護する保護膜(図示省略)を形成する。
Thereafter, the entire surface of the
このようにして形成された本実施の形態の発光素子100では、発光層126のバンドギャップが最も小さく、また、結合ダイオード106は、p型ゲート層128Bとn型ゲート層124Bとの間で形成されている。
In the
p型ゲート電極142及びn型ゲート電極144に信号(電圧)を印加し、p型ゲート電極142及びn型ゲート電極144からカソード電極140へゲート電流を流すことにより、アノード電極146とカソード電極140との間を導通させる。これにより、バンドギャップが小さい発光層126内でキャリア(電子及び正孔)が再結合する。これにより、結合ダイオード106の接合領域のバンドギャップが小さくなり、これに伴ってキャリアの拡散電位も小さくなる。すなわち図12及び図13に示したカソード層1130Cとp型ゲート層1128との間で構成されていた従来の発光素子1100の結合ダイオード1106に比べて、拡散電位が小さくなる。このように拡散電位が小さくなると、結合ダイオード106内を実効的な電流が流れる閾値電圧が下がる。従って、発光素子100の駆動電圧が抑えられる。
By applying a signal (voltage) to the p-
また、本実施の形態の発光素子100では、発光部102及び転送部104と、結合ダイオード106とが、離間してアノード層122上に設けられているため、両者が相互に電気的に干渉するのを抑制する。
Further, in the
[第2の実施の形態] [Second Embodiment]
本実施の形態では、発光素子100の発光部102と、転送部104と、結合ダイオード(結合部)106とが連続して設けられている場合について説明する。具体的には、本実施の形態は、アノード層122上の発光部102が設けられた領域(第1領域)と、転送部104が設けられた領域(第2領域)と、結合ダイオード106が設けられた領域(第3領域)と、が連続している。
In this embodiment, the case where the
図10に、本実施の形態の発光素子100を複数備えた、発光素子アレイ50(チップ62)の一例の概略構成の上面図を示す。また、図11に、図10に示した発光素子アレイ50のX−X’断面図を示す。
FIG. 10 shows a top view of a schematic configuration of an example of a light emitting element array 50 (chip 62) provided with a plurality of
本実施の形態の発光素子100では、発光部102及び転送部104は、第1の実施の形態と略同様の構成となっている。一方、結合ダイオード106は、第1の実施の形態と構成が異なっている。そのため、本実施の形態の結合ダイオード106について詳細に説明する。
In the
本実施の形態の結合ダイオード106は、アノード層122上に形成されたn型ゲート層124、発光層126、p型ゲート層128、p型ゲート電極142、及びn型ゲート電極144を有している。本実施の形態では、発光部102と転送部104と結合ダイオード106では、n型ゲート層124、発光層126、及びp型ゲート層128が共通している。
The
各ビットの結合ダイオード106のp型ゲート電極142同士は、配線電極150F(上記の基準電位線Vgに対応)により接続されている。また、p型ゲート電極142は、一方の側に隣接するビットのn型ゲート電極144と、配線電極150D及び配線電極150Eにより接続されている。
The p-
本実施の形態の発光素子100の形成方法の一例について説明する。
An example of a method for forming the light-emitting
まず、基板120上に、アノード層122、n型ゲート層124、発光層126、p型ゲート層128、カソード層130、及びコンタクト層132を順次、形成する。なお、各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法を適用すればよい。
First, the
次に、コンタクト層132上に、カソード電極140(140A、140B)を形成する。さらに、コンタクト層132、カソード層130、p型ゲート層128の一部をエッチングして除去することでp型ゲート層128の表面の一部を露出させて、p型ゲート層128上にp型ゲート電極142を形成する。
Next, the cathode electrode 140 (140A, 140B) is formed on the contact layer 132. Further, a part of the surface of the p-
次に、p型ゲート層128と発光層126とn型ゲート層124の一部を除去することでn型ゲート層124の表面の一部を露出させてn型ゲート層124上にn型ゲート電極144を形成する。さらに、基板120下部にアノード電極146を形成する。
Next, a part of the surface of the n-
その後、カソード電極140、p型ゲート電極142、及びn型ゲート電極144が形成されている側の基板120上全面を絶縁膜134で覆う。さらに、カソード電極140A、カソード電極140B、p型ゲート電極142、及びn型ゲート電極144上の絶縁膜134に開口部を設け、各電極と外からの信号線が接続される電極パッド(図示省略)との間を結ぶ配線電極150(150A、150B、150C、150D、150E、150F)を形成する。さらに、その上に、発光素子100の表面を保護する保護膜(図示省略)を形成する。
Thereafter, the entire surface of the
このようにして形成された本実施の形態の発光素子100では、発光層126のバンドギャップが最も小さく、また、結合ダイオード106は、p型ゲート層128とn型ゲート層124との間で形成されている。
In the
第1の実施の形態と同様に、バンドギャップが最も小さい発光層126内でキャリア(電子及び正孔)が再結合するため、結合ダイオード106の接合領域のバンドギャップが小さくなり、これに伴ってキャリアの拡散電位も小さくなる。拡散電位が小さくなると、結合ダイオード106内を実効的な電流が流れる閾値電圧が下がる。従って、第1の実施の形態と同様に、発光素子100の駆動電圧が抑えられる。
As in the first embodiment, carriers (electrons and holes) are recombined in the light emitting layer 126 having the smallest band gap, so that the band gap in the junction region of the
また、本実施の形態の発光素子100では、発光部102と、転送部104と、結合ダイオード106とが連続してアノード層122上に設けられているため、製造プロセスが容易になる。
Further, in the
以上説明したように、上記各実施の形態の発光素子100では、発光層126のバンドギャップが、アノード層122、n型ゲート層124、p型ゲート層128、及びカソード層130のバンドギャップよりも小さく、キャリアが再結合するための再結合層として機能する。また、結合ダイオード106は、p型ゲート層128とn型ゲート層124との間で形成されている。
As described above, in the
従って、結合ダイオード106の拡散電位が小さく、発光素子100の駆動電圧を抑えられる。
Therefore, the diffusion potential of the
また、発光部102の発光サイリスタの構造としては、標準的なダブルへテロ構造となっているため、カソード層130から注入された電子は、p型ゲート電極142に引き寄せられる過程で一部の電子がn型ゲート層124に到達し、サイリスタ動作を行う際に、p型ゲート層128内で電子をトラップするような構造となっていないため、サイリスタ特性に変動を生じさせることなく、発光素子100の駆動電圧を抑えられる。
In addition, since the light emitting thyristor structure of the
なお、上記各実施の形態で説明したように、転送部104及び結合ダイオード106も発光層126を有しているため、発光するが、転送部104及び結合ダイオード106での発光量は、発光部102における発光量に比べて微量である。また、転送部104及び結合ダイオード106の表面(光が出射される面)を覆い、発光した光を遮蔽するように構成してもよいため、発光部102から出射される光に与える影響が問題となることはない。
As described in each of the above embodiments, the
なお、上記各実施の形態は、本発明の一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。 Each of the above embodiments is an example of the present invention, and it is needless to say that it can be changed according to the situation without departing from the gist of the present invention.
例えば、発光層126は、上記各実施の形態、実施例に示したように、アンドープであってもよいし、p型、n型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり(厚み方向及び層の面内方向の広がり)が小さく発光効率が高いため、p型またはアンドープとすることが好ましい。 For example, the light emitting layer 126 may be undoped, p-type, or n-type as shown in the above embodiments and examples. Note that holes are less p-type or undoped because they have a lower mobility than electrons and have a small spatial spread (spread in the thickness direction and in-plane direction of the layer) and high luminous efficiency.
また、発光素子100は、上述したようにPNPN型でもよいし、NPNP型でもよい。
Further, the
また、本実施の形態では、具体的一例として、AlGaAs系材料を用いた発光素子100について説明したがこれに限られず、InGaAsP系や、AlGaInP系、InGaN/GaN系材料等を用いた発光素子100に対して適用してもよい。
In this embodiment, the
また、本実施の形態では、自己走査型の電子写真式の画像形成装置10の光源ヘッド16に適用した場合について説明したがこれに限らず、本実施の形態の発光素子100を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光素子100を、例えば、スキャナ等、他の装置の光源に適用してもよい。
In the present embodiment, the case where the
10 画像形成装置
16 光源ヘッド
62 チップ
100 発光素子
102 発光部(発光サイリスタ)
104 転送部(転送サイリスタ)
106 結合ダイオード(結合部)
DESCRIPTION OF
104 Transfer section (transfer thyristor)
106 Coupling diode (coupling part)
Claims (5)
前記アノード層上の第2領域に形成された前記第1ゲート層、当該ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、当該第2ゲート層上に形成された第2導電型の第2カソード層、当該第2カソード層上に形成された第2導電型の第2コンタクト層、及び当該第2コンタクト層上に形成された第2カソード電極を有する転送部と、
前記アノード層上の第3領域に形成された前記第1ゲート層、当該第1ゲート層上に形成された第2導電型の第1ゲート電極、当該第1ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、及び当該第2ゲート層上に形成された第1導電型の第2ゲート電極を有する結合部と、
を備えた発光素子。 A second conductive type first gate layer formed in a first region on the first conductive type anode layer, a light emitting layer having a smaller band gap than the first gate layer formed on the first gate layer; A first conductivity type second gate layer having a larger band gap than the light emitting layer formed on the light emitting layer, a second conductivity type first cathode layer formed on the second gate layer, the first A light emitting section having a first contact layer of a second conductivity type formed on the cathode layer, and a first cathode electrode formed on the first contact layer;
The first gate layer formed in the second region on the anode layer, the light emitting layer formed on the gate layer, the second gate layer formed on the light emitting layer, and on the second gate layer A second conductivity type second cathode layer formed on the second cathode layer, a second conductivity type second contact layer formed on the second cathode layer, and a second cathode electrode formed on the second contact layer. A transfer unit having
The first gate layer formed in the third region on the anode layer, the first gate electrode of the second conductivity type formed on the first gate layer, and the light emission formed on the first gate layer. A coupling portion having a layer, the second gate layer formed on the light emitting layer, and a second gate electrode of the first conductivity type formed on the second gate layer;
A light emitting device comprising:
請求項1に記載の発光素子。 The first region and the second region are provided continuously, and the first region, the second region, and the third region are provided separately from each other.
The light emitting device according to claim 1.
請求項1に記載の発光素子。 The first region, the second region, and the third region are provided continuously.
The light emitting device according to claim 1.
前記感光体表面を帯電する帯電手段と、
前記請求項4に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。 A photoreceptor,
Charging means for charging the surface of the photoreceptor;
An exposure means comprising the light source head according to claim 4 and exposing with light emitted from the light source head to form an electrostatic latent image on the surface of the photoreceptor charged by the charging means,
Developing means for developing the electrostatic latent image formed by the exposure means;
Fixing means for fixing the electrostatic latent image developed by the developing means;
An image forming apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180213A JP2014038934A (en) | 2012-08-15 | 2012-08-15 | Light-emitting element, light source head, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180213A JP2014038934A (en) | 2012-08-15 | 2012-08-15 | Light-emitting element, light source head, and image forming apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014038934A true JP2014038934A (en) | 2014-02-27 |
Family
ID=50286838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012180213A Pending JP2014038934A (en) | 2012-08-15 | 2012-08-15 | Light-emitting element, light source head, and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014038934A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017084992A (en) * | 2015-10-29 | 2017-05-18 | 株式会社沖データ | Semiconductor composite device, optical print head and image formation device |
US11731114B2 (en) | 2018-08-29 | 2023-08-22 | Jgc Catalysts And Chemicals Ltd. | Fluid catalytic cracking catalyst for hydrocarbon oil |
-
2012
- 2012-08-15 JP JP2012180213A patent/JP2014038934A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017084992A (en) * | 2015-10-29 | 2017-05-18 | 株式会社沖データ | Semiconductor composite device, optical print head and image formation device |
US11731114B2 (en) | 2018-08-29 | 2023-08-22 | Jgc Catalysts And Chemicals Ltd. | Fluid catalytic cracking catalyst for hydrocarbon oil |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7786495B2 (en) | Light-emitting element array and image forming apparatus | |
JP6435700B2 (en) | Light emitting thyristor, light source head, and image forming apparatus | |
US8164104B2 (en) | Light emitting element array and image forming apparatus | |
US20070075330A1 (en) | Composite semiconductor device, print head and image forming apparatus | |
JP2013168581A (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
JP5857569B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
US7491976B2 (en) | Light-emitting element array and image forming apparatus | |
JP6394210B2 (en) | Semiconductor light emitting element, light source head, and image forming apparatus | |
JP7171172B2 (en) | Light emitting element, light emitting element array, exposure head, and image forming apparatus | |
US7541620B2 (en) | Semiconductor device, light emitting diode print head, and image forming apparatus | |
US20130214303A1 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
US8564013B2 (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
JP2019110230A (en) | Semiconductor device, light-emitting element chip, optical print head, and image forming apparatus | |
JP4347328B2 (en) | Semiconductor device, LED head, and image forming apparatus | |
US7361935B2 (en) | Semiconductor device, LED print head, that uses the semiconductor, and image forming apparatus that uses the LED print head | |
JP4704079B2 (en) | Optical semiconductor device, LED head, and image forming apparatus using the same | |
JP2014038934A (en) | Light-emitting element, light source head, and image forming apparatus | |
US8022418B2 (en) | Composite semiconductor device, LED print head that employs the composite semiconductor device, and image forming apparatus that employs the LED print head | |
JP2007250961A (en) | Light-emitting element array | |
JP7268972B2 (en) | Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus | |
JP5664400B2 (en) | Light emitting thyristor, light source head, and image forming apparatus | |
JP2013211355A (en) | Three terminal light emitting element, three terminal light emitting array, print head, and image formation device | |
JP2011155219A (en) | Light-emitting thyristor, print head, and image forming apparatus | |
JP2016152244A (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
JP2016051815A (en) | Semiconductor device, manufacturing method of semiconductor device, print head, and image forming apparatus |