JP2014038934A - Light-emitting element, light source head, and image forming apparatus - Google Patents

Light-emitting element, light source head, and image forming apparatus Download PDF

Info

Publication number
JP2014038934A
JP2014038934A JP2012180213A JP2012180213A JP2014038934A JP 2014038934 A JP2014038934 A JP 2014038934A JP 2012180213 A JP2012180213 A JP 2012180213A JP 2012180213 A JP2012180213 A JP 2012180213A JP 2014038934 A JP2014038934 A JP 2014038934A
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
gate layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012180213A
Other languages
Japanese (ja)
Inventor
Hideki Fukunaga
秀樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2012180213A priority Critical patent/JP2014038934A/en
Publication of JP2014038934A publication Critical patent/JP2014038934A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting element that suppresses a driving voltage compared with the case not having the present configuration, a light source head, and an image forming apparatus.SOLUTION: In a light-emitting element 100, a band gap of a light-emitting layer 126 is smaller than band gaps of an anode layer 122, an n-type gate layer 124, a p-type gate layer 128, and a cathode layer 130, and functions as a recombination layer for carriers to be recombined. A coupling diode 106 is formed between the p-type gate layer 128 and the n-type gate layer 124. Accordingly, the coupling diode 106 has a small diffusion potential, so that a driving voltage of the light-emitting element 100 can be suppressed.

Description

本発明は、発光素子、光源ヘッド、及び画像形成装置に関する。   The present invention relates to a light emitting element, a light source head, and an image forming apparatus.

特許文献1には、a.しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、b.各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、c.各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。   In Patent Document 1, a. Arranging a plurality of light emitting elements whose threshold voltage or threshold current can be controlled by light from the outside, one-dimensionally, two-dimensionally or three-dimensionally; b. A structure in which at least a part of light generated from each light emitting element is incident on another light emitting element in the vicinity of each light emitting element; c. A light emitting element array is described in which a clock line for applying a voltage or current from the outside is connected to each light emitting element.

特許文献2には、a.しきい電圧もしくはしきい電流が外部から制御可能な制御電極をそれぞれ有する発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、b.各発光素子の制御電極を近傍に位置する少なくとも2つの発光素子の制御電極と互いに電気的手段にて接続したネットワーク配線を形成し、c.各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイにおいて、該電気的手段として、該電気的手段における降下電圧が該電気的手段に流れるいずれの方向に電流量にも依存せず一定となるような結合素子を用いた事を特徴とする発光素子アレイが記載されている。   In Patent Document 2, a. Arranging a plurality of light emitting elements each having a control electrode whose threshold voltage or threshold current can be controlled from the outside, one-dimensionally, two-dimensionally or three-dimensionally; b. Forming a network wiring in which the control electrodes of each light emitting element are electrically connected to the control electrodes of at least two light emitting elements located in the vicinity; c. In a light emitting element array in which a clock line for applying voltage or current from the outside is connected to each light emitting element, as the electrical means, a current amount in any direction in which a voltage drop in the electrical means flows to the electrical means There is described a light-emitting element array characterized by using a coupling element that is constant without depending on the above.

特開平01−238962号公報Japanese Patent Laid-Open No. 01-238962

特開平03−256372号公報Japanese Patent Laid-Open No. 03-256372

本発明は、本構成を有しない場合と比較して、駆動電圧が抑えられた発光素子、光源ヘッド、及び画像形成装置を提供することを目的とする。   An object of the present invention is to provide a light emitting element, a light source head, and an image forming apparatus in which a driving voltage is suppressed as compared with a case where this configuration is not provided.

上記目的を達成するために、本発明の発光素子は、第1導電型のアノード層上の第1領域に形成された第2導電型の第1ゲート層、当該第1ゲート層上に形成された前記第1ゲート層よりもバンドギャップが小さい発光層、当該発光層上に形成された前記発光層よりもバンドギャップが大きい第1導電型の第2ゲート層、当該第2ゲート層上に形成された第2導電型の第1カソード層、当該第1カソード層上に形成された第2導電型の第1コンタクト層、及び当該第1コンタクト層上に形成された第1カソード電極を有する発光部と、前記アノード層上の第2領域に形成された前記第1ゲート層、当該ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、当該第2ゲート層上に形成された第2導電型の第2カソード層、当該第2カソード層上に形成された第2導電型の第2コンタクト層、及び当該第2コンタクト層上に形成された第2カソード電極を有する転送部と、前記アノード層上の第3領域に形成された前記第1ゲート層、当該第1ゲート層上に形成された第2導電型の第1ゲート電極、当該第1ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、及び当該第2ゲート層上に形成された第1導電型の第2ゲート電極を有する結合部と、を備える。   In order to achieve the above object, a light emitting device of the present invention is formed on a first gate layer of a second conductivity type formed in a first region on an anode layer of a first conductivity type, on the first gate layer. A light emitting layer having a smaller band gap than the first gate layer; a second gate layer of a first conductivity type having a larger band gap than the light emitting layer formed on the light emitting layer; and formed on the second gate layer. Light emission having the first cathode layer of the second conductivity type formed, the first contact layer of the second conductivity type formed on the first cathode layer, and the first cathode electrode formed on the first contact layer And the first gate layer formed in the second region on the anode layer, the light emitting layer formed on the gate layer, the second gate layer formed on the light emitting layer, the second Second cathode of the second conductivity type formed on the gate layer A transfer portion having a second layer of the second conductivity type formed on the second cathode layer, a second cathode layer formed on the second contact layer, and a second portion on the anode layer. The first gate layer formed in three regions, the first gate electrode of the second conductivity type formed on the first gate layer, the light emitting layer formed on the first gate layer, on the light emitting layer And a coupling portion having a second gate electrode of the first conductivity type formed on the second gate layer.

また、本発明の発光素子は、前記第1領域及び前記第2領域は連続して設けられており、前記第1領域及び前記第2領域と、前記第3領域と、が離間して設けられていてもよい。   In the light-emitting element of the present invention, the first region and the second region are provided continuously, and the first region, the second region, and the third region are provided separately from each other. It may be.

また、本発明の発光素子は、前記第1領域と、前記第2領域と、前記第3領域と、が連続して設けられていてもよい。   In the light emitting element of the present invention, the first region, the second region, and the third region may be provided continuously.

本発明の光源ヘッドは、光源として、本発明の発光素子を複数個備え、前記発光素子の結合部は、当該発光素子の転送部と他の前記発光素子の転送部とを電気的に結合させるものである。   The light source head of the present invention includes a plurality of light emitting elements of the present invention as a light source, and the coupling part of the light emitting elements electrically couples the transfer part of the light emitting element and the transfer part of the other light emitting element. Is.

本発明の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、本発明の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。   The image forming apparatus of the present invention includes a photosensitive member, a charging unit for charging the surface of the photosensitive member, and a light source head of the present invention, and forms an electrostatic latent image on the surface of the photosensitive member charged by the charging unit. In order to accomplish this, an exposure unit that exposes light emitted from the light source head, a developing unit that develops the electrostatic latent image formed by the exposure unit, and the electrostatic latent image developed by the developing unit are fixed. Fixing means.

請求項1、請求項4、及び請求項5に記載の発明によれば、本構成を有しない場合と比較して、駆動電圧が抑えられる。   According to the first, fourth, and fifth aspects of the invention, the drive voltage can be suppressed as compared with the case where the present configuration is not provided.

請求項2に記載の発明によれば、本構成を有しない場合と比較して、発光部及び転送部と結合部とが電気的に相互干渉するのを抑制する。   According to invention of Claim 2, compared with the case where it does not have this structure, it suppresses that a light emission part, a transfer part, and a coupling | bond part mutually interfere mutually.

請求項3に記載の発明によれば、本構成を有しない場合と比較して、製造プロセスが容易になる。   According to the third aspect of the present invention, the manufacturing process becomes easier as compared with the case where the present configuration is not provided.

本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. 本実施の形態に係る光源ヘッドの一例の内部構成を示す概略断面図である。It is a schematic sectional drawing which shows the internal structure of an example of the light source head which concerns on this Embodiment. 本実施の形態に係る半導体発光素子アレイの一例の外観を示す斜視図である。It is a perspective view which shows the external appearance of an example of the semiconductor light-emitting element array which concerns on this Embodiment. 本実施の形態のチップの一例を示す模式図である。It is a schematic diagram which shows an example of the chip | tip of this Embodiment. 本実施の形態のチップの一例を示す等価回路図である。It is an equivalent circuit diagram which shows an example of the chip | tip of this Embodiment. 第1の実施の形態の発光素子を複数備えた発光素子アレイの一例の概略構成を示す上面図である。It is a top view which shows schematic structure of an example of the light emitting element array provided with two or more light emitting elements of 1st Embodiment. 図6に示した発光素子アレイのX−X’断面を示す断面図である。It is sectional drawing which shows the X-X 'cross section of the light emitting element array shown in FIG. 図6に示した発光素子アレイのY−Y’断面を示す断面図である。It is sectional drawing which shows the Y-Y 'cross section of the light emitting element array shown in FIG. 第1の実施の形態の発光素子の各層のAl組成及び膜厚の具体的一例を示す説明図である。It is explanatory drawing which shows a specific example of Al composition and film thickness of each layer of the light emitting element of 1st Embodiment. 第2の実施の形態の発光素子を複数備えた発光素子アレイの一例の概略構成を示す上面図である。It is a top view which shows schematic structure of an example of the light emitting element array provided with two or more light emitting elements of 2nd Embodiment. 図10に示した発光素子アレイのX−X’断面を示す断面図である。It is sectional drawing which shows the X-X 'cross section of the light emitting element array shown in FIG. 従来の発光サイリスタの一例の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of an example of the conventional light emitting thyristor. 図12に示した従来の発光サイリスタを発光部に用いた発光素子の一例の断面を示す断面図である。It is sectional drawing which shows the cross section of an example of the light emitting element which used the conventional light emitting thyristor shown in FIG. 12 for the light emission part.

以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。   Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.

図1に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図2に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図3に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。   FIG. 1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. FIG. 2 is a schematic cross-sectional view showing the internal configuration of an example of the light source head of the present embodiment. FIG. 3 is a perspective view showing the appearance of an example of the light-emitting thyristor array according to the present embodiment.

本実施形態に係る画像形成装置10は、図1に示すように、矢印A方向に定速回転する感光体12を備えている。   As shown in FIG. 1, the image forming apparatus 10 according to the present exemplary embodiment includes a photoconductor 12 that rotates at a constant speed in an arrow A direction.

この感光体12の周囲には、感光体12の回転方向に沿って、感光体12表面を帯電する帯電器14、帯電器14により帯電された感光体12表面に静電潜像を形成するために露光するための光源ヘッド16(露光手段)、トナー像を形成するために静電潜像を現像剤により現像する現像器18(現像手段)、トナー像を用紙28(記録媒体)に転写する転写体20(転写手段)、転写後に感光体12の残存した残トナーを除去するためのクリーナ22、感光体12を除電し電位を均一化するイレーズランプ24が順に配設されている。   In order to form an electrostatic latent image on the surface of the photoconductor 12 around the photoconductor 12 along the rotation direction of the photoconductor 12, the charger 14 for charging the surface of the photoconductor 12, and the surface of the photoconductor 12 charged by the charger 14. A light source head 16 (exposure means) for exposing the toner image, a developing device 18 (developing means) for developing the electrostatic latent image with a developer to form a toner image, and transferring the toner image to a paper 28 (recording medium). A transfer body 20 (transfer means), a cleaner 22 for removing residual toner remaining on the photoconductor 12 after transfer, and an erase lamp 24 for discharging the photoconductor 12 to make the potential uniform are arranged in this order.

すなわち、感光体12は、帯電器14によって表面が帯電された後、光源ヘッド16によって光ビームが照射されて、感光体12上に潜像が形成される。なお、光源ヘッド16は駆動部(不図示)と接続されており、駆動部によって発光素子100(発光部102)の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。   That is, the surface of the photoconductor 12 is charged by the charger 14, and then a light beam is irradiated by the light source head 16 to form a latent image on the photoconductor 12. The light source head 16 is connected to a driving unit (not shown), and the lighting of the light emitting element 100 (light emitting unit 102) is controlled by the driving unit to emit a light beam based on image data. Yes.

形成された潜像には、現像器18によってトナーが供給されて、感光体12上にトナー像が形成される。感光体12上のトナー像は、転写体20によって、搬送されてきた用紙28に転写される。転写後に感光体12に残留しているトナーはクリーナ22によって除去され、イレーズランプ24によって除電された後、再び帯電器14によって帯電されて、同様の処理を繰り返す。   To the formed latent image, toner is supplied by the developing unit 18 to form a toner image on the photoreceptor 12. The toner image on the photoconductor 12 is transferred onto the conveyed paper 28 by the transfer body 20. The toner remaining on the photoconductor 12 after the transfer is removed by the cleaner 22, neutralized by the erase lamp 24, charged by the charger 14 again, and the same processing is repeated.

一方、トナー像が転写された用紙28は、加圧ローラ30Aと加熱ローラ30Bからなる定着器30(定着手段)に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙28上に所望の画像が形成される。画像が形成された用紙28は装置外へ排出される。   On the other hand, the paper 28 onto which the toner image has been transferred is conveyed to a fixing device 30 (fixing means) composed of a pressure roller 30A and a heating roller 30B and subjected to a fixing process. As a result, the toner image is fixed and a desired image is formed on the paper 28. The paper 28 on which the image is formed is discharged out of the apparatus.

次に、本実施の形態の光源ヘッド16の構成を詳細に説明する。本実施の形態の光源ヘッド16は、SLED(Self−scanning LED:自己走査型LED)を用いている。SLEDは、LEDアレイとその駆動部分を一体化したものであり、サイリスタ構造を有する発光部102(詳細後述)を有する複数の発光素子100を備えている。図2に示すように、発光素子アレイ50と、発光素子アレイ50を支持するとともに、発光素子アレイ50の駆動を制御する各種信号を供給するための回路(不図示)とが実装された実装基板52と、セルフォックスレンズアレイ等の(セルフォックは、日本板硝子(株)の登録商標)ロッドレンズアレイ54と、を備えている。   Next, the configuration of the light source head 16 of the present embodiment will be described in detail. The light source head 16 of the present embodiment uses an SLED (Self-scanning LED). The SLED is obtained by integrating an LED array and a driving portion thereof, and includes a plurality of light emitting elements 100 having a light emitting unit 102 (described later in detail) having a thyristor structure. As shown in FIG. 2, a mounting board on which a light emitting element array 50 and a circuit (not shown) for supporting the light emitting element array 50 and supplying various signals for controlling the driving of the light emitting element array 50 are mounted. 52 and a rod lens array 54 (Selfoc is a registered trademark of Nippon Sheet Glass Co., Ltd.) such as a Selfox lens array.

実装基板52は、発光素子アレイ50の取り付け面を感光体12に対向させて、ハウジング56内に配設され、板バネ58によって支持されている。   The mounting substrate 52 is disposed in the housing 56 with the mounting surface of the light emitting element array 50 facing the photoreceptor 12, and is supported by a plate spring 58.

発光素子アレイ50は、図3に示すように、例えば、感光体12の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光素子100が配列されて構成されたチップ62が、さらに複数個直列に配列して構成されており、感光体12の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。   As shown in FIG. 3, the light emitting element array 50 includes, for example, a chip 62 configured by arranging a plurality of light emitting elements 100 along the axial direction of the photoconductor 12 according to the resolution in the axial direction. A plurality of light beams are arranged in series, and light beams are irradiated in the axial direction of the photosensitive member 12 with a predetermined resolution.

なお、本実施の形態では、チップ62が複数個直列に1次元状に配列された例を示したが、これに限らず、複数列に分けて2次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ62は、感光体12の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ62単位に分けられていても、複数の発光素子100の各々は、互いに隣接する2つの発光素子100の感光体12の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。   In the present embodiment, an example in which a plurality of chips 62 are arranged in a one-dimensional manner in series is shown. However, the present invention is not limited to this, and the chips 62 may be arranged in a plurality of rows and arranged in a two-dimensional manner. For example, when arranged in a zigzag pattern, the plurality of chips 62 are arranged in a row so as to be aligned along the axial direction of the photoconductor 12 and are arranged in two rows with a certain interval in the direction intersecting the axial direction. Is done. Even when divided into a plurality of chips 62, each of the plurality of light emitting elements 100 is arranged such that the distance between the two light emitting elements 100 adjacent to each other in the axial direction of the photosensitive member 12 is substantially constant. ing.

ロッドレンズアレイ54は、図2に示すように、ホルダー64によって支持されており、各発光素子100の発光部102から出射された光ビームを感光体12上に結像させる。   As shown in FIG. 2, the rod lens array 54 is supported by a holder 64 and forms an image of the light beam emitted from the light emitting unit 102 of each light emitting element 100 on the photoconductor 12.

チップ62の一例の模式図を図4に示す。また、チップ62の一例の等価回路図を図5に示す。チップ62上には、発光サイリスタよりなる発光部102と、転送サイリスタよりなる転送部104と、隣接するビットの転送部104同士を電気的に結合させる結合ダイオード106と、発光部102のゲート電極及び転送部104のゲート電極を基準電位線Vgに接続させるゲート抵抗108と、が各ビット毎に備えられている。   A schematic diagram of an example of the chip 62 is shown in FIG. Further, an equivalent circuit diagram of an example of the chip 62 is shown in FIG. On the chip 62, a light emitting unit 102 made of a light emitting thyristor, a transfer unit 104 made of a transfer thyristor, a coupling diode 106 for electrically coupling adjacent bit transfer units 104, a gate electrode of the light emitting unit 102, and A gate resistor 108 for connecting the gate electrode of the transfer unit 104 to the reference potential line Vg is provided for each bit.

詳細は後述するが、発光部102及び転送部104のアノード電極は、チップ62上の基板に接続されている。また、ゲート電極はゲート抵抗108を介して基準電位線Vgに接続されている。発光部102のカソード電極は、転送信号線φIに接続されている。一方、転送部104は、転送信号線φ1にカソード電極が接続された転送部104と、転送信号線φ2にカソード電極が接続された転送部104とが、交互に配置されている。   Although details will be described later, the anode electrodes of the light emitting unit 102 and the transfer unit 104 are connected to a substrate on the chip 62. The gate electrode is connected to the reference potential line Vg via the gate resistor 108. The cathode electrode of the light emitting unit 102 is connected to the transfer signal line φI. On the other hand, in the transfer unit 104, the transfer unit 104 having the cathode electrode connected to the transfer signal line φ1 and the transfer unit 104 having the cathode electrode connected to the transfer signal line φ2 are alternately arranged.

ここで、本実施の形態の発光素子100について詳細に説明する前に、まず、本実施の形態との比較のために、従来の発光素子100について説明する。   Here, before describing the light emitting element 100 of the present embodiment in detail, first, the conventional light emitting element 100 will be described for comparison with the present embodiment.

AlGa1−xAs系半導体層を用いたダブルへテロ構造の発光サイリスタでは、一般的に、バリヤ層として機能するゲート層のAl組成を発光層より高くしてバンドギャップを発光層よりも広げる必要がある。このようなダブルへテロ構造の発光サイリスタの一例の概略構成の断面図を図12に示す。なお、ここでは一例として、基板側からPNPN型の発光サイリスタを示している。また、図12に示した発光サイリスタを発光部として用いた従来の発光素子の一例の概略構成の断面図を図13に示す。 In a light emitting thyristor having a double hetero structure using an Al x Ga 1-x As-based semiconductor layer, generally, the Al composition of a gate layer functioning as a barrier layer is made higher than that of the light emitting layer so that the band gap is larger than that of the light emitting layer. It is necessary to spread. A cross-sectional view of a schematic configuration of an example of such a light emitting thyristor having a double hetero structure is shown in FIG. Here, as an example, a PNPN light-emitting thyristor is shown from the substrate side. FIG. 13 is a sectional view of a schematic configuration of an example of a conventional light-emitting element using the light-emitting thyristor shown in FIG. 12 as a light-emitting portion.

図12に示した従来の発光サイリスタ(発光部)1102は、p型GaAs系の基板1120上に、p型AlGaAs系のアノード層1122、n型AlGaAs系のゲート層1124、発光層1126、p型AlGaAs系のゲート層1128、n型AlGaAs系のカソード層1130、及びn型GaAs系のコンタクト層1132が順次積層されている。   A conventional light-emitting thyristor (light-emitting portion) 1102 shown in FIG. 12 is formed on a p-type GaAs substrate 1120, a p-type AlGaAs-based anode layer 1122, an n-type AlGaAs-based gate layer 1124, a light-emitting layer 1126, and a p-type. An AlGaAs gate layer 1128, an n-type AlGaAs cathode layer 1130, and an n-type GaAs contact layer 1132 are sequentially stacked.

コンタクト層1132上には、カソード電極1140が形成されている。また、カソード層1130を除去して表面の一部を露出させたp型のゲート層1128上にp型ゲート電極1142が形成されている。また、基板1120の裏面(アノード層1122が設けられていない面)にアノード電極1146が形成されている。さらに、カソード電極1022及びゲート電極1020が設けられた発光面の出射領域に絶縁膜1134が形成されている。   A cathode electrode 1140 is formed on the contact layer 1132. A p-type gate electrode 1142 is formed on the p-type gate layer 1128 from which the cathode layer 1130 has been removed to expose a part of the surface. An anode electrode 1146 is formed on the back surface of the substrate 1120 (the surface on which the anode layer 1122 is not provided). Further, an insulating film 1134 is formed in the emission region of the light emitting surface where the cathode electrode 1022 and the gate electrode 1020 are provided.

発光層1126のAl組成とn型ゲート層1124及びp型ゲート層1128のAl組成の差が大きいほど、発光層1126へのキャリアの閉じこめが強まり、光出力が高くなる。   The greater the difference between the Al composition of the light emitting layer 1126 and the Al composition of the n-type gate layer 1124 and p-type gate layer 1128, the greater the confinement of carriers to the light emitting layer 1126, and the higher the light output.

このようなダブルへテロ構造を用いた発光サイリスタ(発光部)1102を用いた従来の発光素子1100では、p型ゲート層1128のAl組成を高くすると、ゲート抵抗が高くなることに加え、結合ダイオード1106の動作電圧が高くなる。ゲート抵抗(図4、図5、ゲート抵抗108参照)の高抵抗化や結合ダイオード1106の動作電圧の上昇により、当該発光素子1100を供えた発光素子アレイを動作させるための駆動電圧が高くなる。   In the conventional light emitting device 1100 using the light emitting thyristor (light emitting portion) 1102 using such a double hetero structure, when the Al composition of the p-type gate layer 1128 is increased, the gate resistance is increased and the coupled diode is increased. The operating voltage of 1106 is increased. The drive voltage for operating the light emitting element array provided with the light emitting element 1100 is increased by increasing the gate resistance (see FIGS. 4 and 5 and the gate resistor 108) and increasing the operating voltage of the coupling diode 1106.

次に、本実施の形態の発光素子100について詳細に説明する。以下、本実施の形態の発光素子100の例として、発光部102及び転送部104と、結合ダイオード(結合部)106とが離間して設けられている場合(第1の実施の形態)と、発光部102、転送部104、及び結合ダイオード(結合部)106とが連続して設けられている場合(第2の実施の形態)について説明する。   Next, the light emitting element 100 of the present embodiment will be described in detail. Hereinafter, as an example of the light emitting element 100 of the present embodiment, when the light emitting unit 102 and the transfer unit 104 and the coupling diode (coupling unit) 106 are provided apart from each other (first embodiment), A case where the light emitting unit 102, the transfer unit 104, and the coupling diode (coupling unit) 106 are continuously provided (second embodiment) will be described.

[第1の実施の形態] [First Embodiment]

本実施の形態では、発光素子100の発光部102及び転送部104と、結合ダイオード(結合部)106とが離間して設けられている場合について説明する。具体的には、本実施の形態は、アノード層122上の発光部102が設けられた領域(第1領域)と転送部104が設けられた領域(第2領域)とが連続しており、結合ダイオード106が設けられた領域(第3領域)は、離間している。   In this embodiment mode, a case where the light emitting unit 102 and the transfer unit 104 of the light emitting element 100 and the coupling diode (coupling unit) 106 are provided apart from each other will be described. Specifically, in this embodiment, the region where the light emitting unit 102 is provided on the anode layer 122 (first region) and the region where the transfer unit 104 is provided (second region) are continuous. The region where the coupling diode 106 is provided (third region) is separated.

図6に、本実施の形態の発光素子100を複数備えた、発光素子アレイ50(チップ62)の一例の概略構成の上面図を示す。また、図7に、図6に示した発光素子アレイ50のX−X’断面図を示す。更に、図8に、図6に示した発光素子アレイ50のY−Y’断面図を示す。なお、本実施の形態では、発光素子100を、AlGa1−xAs系の、基板側からPNPN型とした場合を示している。 FIG. 6 shows a top view of a schematic configuration of an example of a light emitting element array 50 (chip 62) provided with a plurality of light emitting elements 100 of the present embodiment. FIG. 7 shows a cross-sectional view of the light emitting element array 50 shown in FIG. Further, FIG. 8 shows a YY ′ cross-sectional view of the light emitting element array 50 shown in FIG. 6. Note that in this embodiment mode, the light-emitting element 100 is an Al x Ga 1-x As-based PNPN type from the substrate side.

本実施の形態の発光素子100は、p型GaAs系の基板120と、p型AlGaAs系のアノード層122と、n型AlGaAs系のn型ゲート層124(124A、124B)と、アンドープのAlGaAs系の発光層126(126A、126B)と、p型AlGaAs系のp型ゲート層128(128A、128B)と、n型AlGaAs系のカソード層130(130A、130B)と、n型GaAs系のコンタクト層132(132A、132B)と、が積層されている。   The light emitting device 100 according to the present embodiment includes a p-type GaAs substrate 120, a p-type AlGaAs anode layer 122, an n-type AlGaAs n-type gate layer 124 (124A, 124B), and an undoped AlGaAs system. Light emitting layer 126 (126A, 126B), p-type AlGaAs-based p-type gate layer 128 (128A, 128B), n-type AlGaAs-based cathode layer 130 (130A, 130B), and n-type GaAs-based contact layer 132 (132A, 132B) are stacked.

また、本実施の形態の発光素子100は、カソード電極140(140A、140B)と、p型ゲート電極142(142A、142B、142C)と、n型ゲート電極144と、アノード電極146と、を備えている。アノード電極146は、基板120の裏面(アノード層122が積層されている側と対向する側の面)に設けられている。   In addition, the light emitting element 100 of the present embodiment includes a cathode electrode 140 (140A, 140B), a p-type gate electrode 142 (142A, 142B, 142C), an n-type gate electrode 144, and an anode electrode 146. ing. The anode electrode 146 is provided on the back surface of the substrate 120 (the surface facing the side where the anode layer 122 is laminated).

具体的には、n型ゲート層124A、及びn型ゲート層124Bは、アノード層122上に、離間して設けられている。発光層126Aは、n型ゲート層124A上に設けられており、p型ゲート層128Aは、発光層126A上に設けられている。また、p型ゲート層128A上には、カソード層130A、及びカソード層130Bが離間して設けられていると共に、p型ゲート電極142Aが設けられている。カソード層130A上には、コンタクト層132Aが設けられており、コンタクト層132A上には、カソード電極140Aが設けられている。また、カソード層130B上には、コンタクト層132Bが設けられており、コンタクト層132B上には、カソード電極140Bが設けられている。   Specifically, the n-type gate layer 124A and the n-type gate layer 124B are provided separately on the anode layer 122. The light emitting layer 126A is provided on the n-type gate layer 124A, and the p-type gate layer 128A is provided on the light emitting layer 126A. On the p-type gate layer 128A, a cathode layer 130A and a cathode layer 130B are provided apart from each other, and a p-type gate electrode 142A is provided. A contact layer 132A is provided on the cathode layer 130A, and a cathode electrode 140A is provided on the contact layer 132A. A contact layer 132B is provided on the cathode layer 130B, and a cathode electrode 140B is provided on the contact layer 132B.

一方、n型ゲート層124B上には、発光層126B及びn型ゲート電極144が設けられている。発光層126B上には、p型ゲート層128Bが設けられており、p型ゲート層128B上には、p型ゲート電極142B及びp型ゲート電極142Cが設けられている。   On the other hand, a light emitting layer 126B and an n-type gate electrode 144 are provided on the n-type gate layer 124B. A p-type gate layer 128B is provided on the light emitting layer 126B, and a p-type gate electrode 142B and a p-type gate electrode 142C are provided on the p-type gate layer 128B.

カソード電極140、p型ゲート電極142、n型ゲート電極144、及びアノード電極146の材料は、接触する半導体層または基板120との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金(Au)や、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)等が挙げられる。   As materials for the cathode electrode 140, the p-type gate electrode 142, the n-type gate electrode 144, and the anode electrode 146, materials suitable for maintaining good ohmic contact with the semiconductor layer or the substrate 120 in contact with each other are used. Specific examples include gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), and the like.

また、本実施の形態の発光素子100の表面は、カソード電極140(140A、140B)、p型ゲート電極142(142A、142B)、及びn型ゲート電極144が形成されている以外の領域に、絶縁膜134が設けられている。絶縁膜134は、光の反射を防止する機能を有する反射防止膜である。絶縁膜134の例としては、例えば、SiNx等が挙げられる。   In addition, the surface of the light emitting element 100 of this embodiment is in a region other than where the cathode electrode 140 (140A, 140B), the p-type gate electrode 142 (142A, 142B), and the n-type gate electrode 144 are formed. An insulating film 134 is provided. The insulating film 134 is an antireflection film having a function of preventing light reflection. Examples of the insulating film 134 include SiNx and the like.

なお、本実施の形態において、アノード層122のバンドギャップをEg1、n型ゲート層124(124A、124B)のバンドギャップをEg2、発光層126(126A、126B)のバンドギャップをEg3、p型ゲート層128(128A、128B)のバンドギャップをEg4、カソード層130(130A、130B)のバンドギャップをEg5とした場合、以下の(1)及び(2)の関係が満たされている。   In this embodiment, the band gap of the anode layer 122 is Eg1, the band gap of the n-type gate layer 124 (124A, 124B) is Eg2, the band gap of the light emitting layer 126 (126A, 126B) is Eg3, and the p-type gate. When the band gap of the layer 128 (128A, 128B) is Eg4 and the band gap of the cathode layer 130 (130A, 130B) is Eg5, the following relationships (1) and (2) are satisfied.

Eg3<Eg2≦Eg1 ・・・(1)   Eg3 <Eg2 ≦ Eg1 (1)

Eg3<Eg2≦Eg5 ・・・(2)   Eg3 <Eg2 ≦ Eg5 (2)

すなわち、本実施の形態の発光素子100では、発光層126のバンドギャップEg3が、n型ゲート層124のバンドギャップEg2、p型ゲート層128のバンドギャップEg4、カソード層130のバンドギャップEg5のいずれよりも小さくなっている。   That is, in the light emitting element 100 of this embodiment, the band gap Eg3 of the light emitting layer 126 is any of the band gap Eg2 of the n-type gate layer 124, the band gap Eg4 of the p-type gate layer 128, and the band gap Eg5 of the cathode layer 130. Is smaller than

本実施の形態の発光素子100では、バンドギャップの値は、各層のAlの組成で定まる。AlGaAs系で構成する場合は、Al組成が大きいほど、バンドギャップは大きくなる。発光層126のAl組成xとしては、0<x<0.2、n型ゲート層124及び発光層126のAl組成xとしては、0.2<x<0.35が代表的な値として用いられる。また、発光部102から出射される光の波長は、発光層126のバンドギャップの値により定まる。本実施の形態の様にAlGaAs系で構成する場合は、発光層126のAl組成が0.12〜0.13程度で、780nm付近にピークを有する波長の光が得られる。   In the light-emitting element 100 of the present embodiment, the band gap value is determined by the Al composition of each layer. In the case of an AlGaAs system, the band gap increases as the Al composition increases. As the Al composition x of the light emitting layer 126, 0 <x <0.2, and as the Al composition x of the n-type gate layer 124 and the light emitting layer 126, 0.2 <x <0.35 is used as a representative value. It is done. The wavelength of light emitted from the light emitting unit 102 is determined by the band gap value of the light emitting layer 126. When the AlGaAs type is used as in the present embodiment, the light emitting layer 126 has an Al composition of about 0.12 to 0.13, and light having a wavelength having a peak near 780 nm can be obtained.

このようなバンドギャップを有する本実施の形態の発光素子100の各層のAl組成及び膜圧の具体的一例を図9に示す。なお、本実施の形態の発光素子100では、一例として、p型の場合は、ドーパントとしてZnを用いており、n型の場合は、ドーパントとしてSiを用いている。   A specific example of the Al composition and film pressure of each layer of the light emitting element 100 of this embodiment having such a band gap is shown in FIG. In the light emitting element 100 of this embodiment, as an example, Zn is used as a dopant in the case of p-type, and Si is used as a dopant in the case of n-type.

また、本実施の形態の発光素子100は、上述したように、発光部102、転送部104、及び結合ダイオード(結合部)106を備えている。各部について詳細に説明する。   Further, the light emitting element 100 of the present embodiment includes the light emitting unit 102, the transfer unit 104, and the coupling diode (coupling unit) 106 as described above. Each part will be described in detail.

発光部102は、発光サイリスタとして機能し、基板120上に形成されたアノード層122、n型ゲート層124A、発光層126A、p型ゲート層128A、カソード層130A、コンタクト層132A、及びカソード電極140Aを有している。各ビットの発光部102のカソード電極140A同士は、配線電極150Aにより接続されている。   The light emitting unit 102 functions as a light emitting thyristor, and is formed on the substrate 120. The anode layer 122, the n-type gate layer 124A, the light emitting layer 126A, the p-type gate layer 128A, the cathode layer 130A, the contact layer 132A, and the cathode electrode 140A. have. The cathode electrodes 140A of the light emitting portions 102 of each bit are connected to each other by a wiring electrode 150A.

本実施の形態の発光部102は、発光層126をダブルへテロ構造とすることによりキャリア(電子・正孔)の閉じ込めを強め、キャリアの再結合確率を高めることにより光り出力の高出力化を実現する。   In the light-emitting portion 102 of this embodiment, the light-emitting layer 126 has a double hetero structure, so that confinement of carriers (electrons and holes) is strengthened, and the recombination probability of carriers is increased to increase the light output. Realize.

転送部104は、転送サイリスタとして機能し、基板120上に形成されたアノード層122、n型ゲート層124A、発光層126A、p型ゲート層128A、カソード層130B、コンタクト層132B、及びカソード電極140Bを有している。このように、本実施の形態では、発光部102と転送部104とでは、n型ゲート層124A、発光層126A、及びp型ゲート層128Aが共通している。   The transfer unit 104 functions as a transfer thyristor. The anode layer 122, the n-type gate layer 124A, the light emitting layer 126A, the p-type gate layer 128A, the cathode layer 130B, the contact layer 132B, and the cathode electrode 140B formed on the substrate 120. have. As described above, in the present embodiment, the light emitting unit 102 and the transfer unit 104 share the n-type gate layer 124A, the light emitting layer 126A, and the p-type gate layer 128A.

本実施の形態では、交互に各ビットの転送部104のカソード電極140B同士が配線電極150B(上記の転送信号線φ2に対応)または、配線電極150C(上記の転送信号線φ1に対応)により接続されている。   In the present embodiment, the cathode electrodes 140B of the transfer units 104 of each bit are alternately connected by the wiring electrode 150B (corresponding to the transfer signal line φ2) or the wiring electrode 150C (corresponding to the transfer signal line φ1). Has been.

結合部として機能する結合ダイオード106は、アノード層122上に形成されたn型ゲート層124B、発光層126B、p型ゲート層128B、p型ゲート電極142B、p型ゲート電極142C、及びn型ゲート電極144を有している。各ビットの結合ダイオード106のp型ゲート電極142B同士は、配線電極150F(上記の基準電位線Vgに対応)により接続されている。また、p型ゲート電極142A及びp型ゲート電極142Cは、一方の側に隣接するビットのn型ゲート電極144と、配線電極150D及び配線電極150Eにより接続されている。   The coupling diode 106 functioning as a coupling unit includes an n-type gate layer 124B, a light emitting layer 126B, a p-type gate layer 128B, a p-type gate electrode 142B, a p-type gate electrode 142C, and an n-type gate formed on the anode layer 122. An electrode 144 is provided. The p-type gate electrodes 142B of the coupling diode 106 of each bit are connected by a wiring electrode 150F (corresponding to the reference potential line Vg). The p-type gate electrode 142A and the p-type gate electrode 142C are connected to the n-type gate electrode 144 of the bit adjacent to one side by the wiring electrode 150D and the wiring electrode 150E.

本実施の形態の発光素子100の形成方法の一例について説明する。   An example of a method for forming the light-emitting element 100 of this embodiment will be described.

まず、基板120上に、アノード層122、n型ゲート層124、発光層126、p型ゲート層128、カソード層130、及びコンタクト層132を順次、形成する。なお、各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法を適用すればよい。   First, the anode layer 122, the n-type gate layer 124, the light emitting layer 126, the p-type gate layer 128, the cathode layer 130, and the contact layer 132 are sequentially formed on the substrate 120. In addition, what is necessary is just to apply MOCVD (metal organic chemical vapor deposition) method for the crystal growth of each layer, for example.

次に、コンタクト層132上に、カソード電極140(140A、140B)を形成する。さらに、コンタクト層132、カソード層130、p型ゲート層128の一部をエッチングして除去することでp型ゲート層128の表面の一部を露出させて、p型ゲート層128上にp型ゲート電極142(142A、142B、142C)を形成する。   Next, the cathode electrode 140 (140A, 140B) is formed on the contact layer 132. Further, a part of the surface of the p-type gate layer 128 is exposed by etching and removing part of the contact layer 132, the cathode layer 130, and the p-type gate layer 128, and the p-type is formed on the p-type gate layer 128. Gate electrodes 142 (142A, 142B, 142C) are formed.

次に、p型ゲート層128と発光層126とn型ゲート層124の一部を除去することでn型ゲート層124の表面の一部を露出させてn型ゲート層124上にn型ゲート電極144を形成する。さらに、基板120下部にアノード電極146を形成する。   Next, a part of the surface of the n-type gate layer 124 is exposed by removing a part of the p-type gate layer 128, the light emitting layer 126, and the n-type gate layer 124, and an n-type gate is formed on the n-type gate layer 124. An electrode 144 is formed. Further, an anode electrode 146 is formed below the substrate 120.

その後、カソード電極140(140A、140B)、p型ゲート電極142(142A、142B)、及びn型ゲート電極144が形成されている側の基板120上全面を絶縁膜134で覆う。さらに、カソード電極140A、カソード電極140B、p型ゲート電極142A、p型ゲート電極142B、p型ゲート電極142C、及びn型ゲート電極144上の絶縁膜134に開口部を設け、各電極と外からの信号線が接続される電極パッド(図示省略)との間を結ぶ配線電極150(150A、150B、150C、150D、150E、150F)を形成する。さらに、その上に、発光素子100の表面を保護する保護膜(図示省略)を形成する。   Thereafter, the entire surface of the substrate 120 on which the cathode electrode 140 (140A, 140B), p-type gate electrode 142 (142A, 142B), and n-type gate electrode 144 are formed is covered with an insulating film 134. Furthermore, an opening is provided in the insulating film 134 on the cathode electrode 140A, the cathode electrode 140B, the p-type gate electrode 142A, the p-type gate electrode 142B, the p-type gate electrode 142C, and the n-type gate electrode 144, and each electrode is connected to the outside. Wiring electrodes 150 (150A, 150B, 150C, 150D, 150E, 150F) are formed to connect to electrode pads (not shown) to which the signal lines are connected. Further, a protective film (not shown) for protecting the surface of the light emitting element 100 is formed thereon.

このようにして形成された本実施の形態の発光素子100では、発光層126のバンドギャップが最も小さく、また、結合ダイオード106は、p型ゲート層128Bとn型ゲート層124Bとの間で形成されている。   In the light emitting element 100 of this embodiment formed as described above, the band gap of the light emitting layer 126 is the smallest, and the coupling diode 106 is formed between the p-type gate layer 128B and the n-type gate layer 124B. Has been.

p型ゲート電極142及びn型ゲート電極144に信号(電圧)を印加し、p型ゲート電極142及びn型ゲート電極144からカソード電極140へゲート電流を流すことにより、アノード電極146とカソード電極140との間を導通させる。これにより、バンドギャップが小さい発光層126内でキャリア(電子及び正孔)が再結合する。これにより、結合ダイオード106の接合領域のバンドギャップが小さくなり、これに伴ってキャリアの拡散電位も小さくなる。すなわち図12及び図13に示したカソード層1130Cとp型ゲート層1128との間で構成されていた従来の発光素子1100の結合ダイオード1106に比べて、拡散電位が小さくなる。このように拡散電位が小さくなると、結合ダイオード106内を実効的な電流が流れる閾値電圧が下がる。従って、発光素子100の駆動電圧が抑えられる。   By applying a signal (voltage) to the p-type gate electrode 142 and the n-type gate electrode 144 and causing a gate current to flow from the p-type gate electrode 142 and the n-type gate electrode 144 to the cathode electrode 140, the anode electrode 146 and the cathode electrode 140. Conduction between and. Accordingly, carriers (electrons and holes) are recombined in the light emitting layer 126 having a small band gap. As a result, the band gap of the junction region of the coupling diode 106 is reduced, and accordingly, the carrier diffusion potential is also reduced. That is, the diffusion potential is smaller than that of the coupling diode 1106 of the conventional light emitting device 1100 configured between the cathode layer 1130C and the p-type gate layer 1128 shown in FIGS. When the diffusion potential is thus reduced, the threshold voltage at which an effective current flows in the coupling diode 106 is lowered. Therefore, the driving voltage of the light emitting element 100 can be suppressed.

また、本実施の形態の発光素子100では、発光部102及び転送部104と、結合ダイオード106とが、離間してアノード層122上に設けられているため、両者が相互に電気的に干渉するのを抑制する。   Further, in the light emitting element 100 of the present embodiment, the light emitting unit 102, the transfer unit 104, and the coupling diode 106 are provided on the anode layer 122 so as to be separated from each other. To suppress.

[第2の実施の形態] [Second Embodiment]

本実施の形態では、発光素子100の発光部102と、転送部104と、結合ダイオード(結合部)106とが連続して設けられている場合について説明する。具体的には、本実施の形態は、アノード層122上の発光部102が設けられた領域(第1領域)と、転送部104が設けられた領域(第2領域)と、結合ダイオード106が設けられた領域(第3領域)と、が連続している。   In this embodiment, the case where the light emitting unit 102, the transfer unit 104, and the coupling diode (coupling unit) 106 of the light emitting element 100 are provided in succession will be described. Specifically, in this embodiment, the region (first region) where the light emitting unit 102 is provided on the anode layer 122, the region (second region) where the transfer unit 104 is provided, and the coupling diode 106 are The provided region (third region) is continuous.

図10に、本実施の形態の発光素子100を複数備えた、発光素子アレイ50(チップ62)の一例の概略構成の上面図を示す。また、図11に、図10に示した発光素子アレイ50のX−X’断面図を示す。   FIG. 10 shows a top view of a schematic configuration of an example of a light emitting element array 50 (chip 62) provided with a plurality of light emitting elements 100 of the present embodiment. FIG. 11 is a cross-sectional view of the light emitting element array 50 shown in FIG.

本実施の形態の発光素子100では、発光部102及び転送部104は、第1の実施の形態と略同様の構成となっている。一方、結合ダイオード106は、第1の実施の形態と構成が異なっている。そのため、本実施の形態の結合ダイオード106について詳細に説明する。   In the light emitting element 100 of the present embodiment, the light emitting unit 102 and the transfer unit 104 have substantially the same configuration as that of the first embodiment. On the other hand, the coupling diode 106 has a configuration different from that of the first embodiment. Therefore, the coupling diode 106 of the present embodiment will be described in detail.

本実施の形態の結合ダイオード106は、アノード層122上に形成されたn型ゲート層124、発光層126、p型ゲート層128、p型ゲート電極142、及びn型ゲート電極144を有している。本実施の形態では、発光部102と転送部104と結合ダイオード106では、n型ゲート層124、発光層126、及びp型ゲート層128が共通している。   The coupling diode 106 of this embodiment includes an n-type gate layer 124, a light emitting layer 126, a p-type gate layer 128, a p-type gate electrode 142, and an n-type gate electrode 144 formed on the anode layer 122. Yes. In the present embodiment, the light emitting unit 102, the transfer unit 104, and the coupling diode 106 share the n-type gate layer 124, the light emitting layer 126, and the p-type gate layer 128.

各ビットの結合ダイオード106のp型ゲート電極142同士は、配線電極150F(上記の基準電位線Vgに対応)により接続されている。また、p型ゲート電極142は、一方の側に隣接するビットのn型ゲート電極144と、配線電極150D及び配線電極150Eにより接続されている。   The p-type gate electrodes 142 of the coupling diode 106 of each bit are connected by a wiring electrode 150F (corresponding to the reference potential line Vg). The p-type gate electrode 142 is connected to the n-type gate electrode 144 of the bit adjacent to one side by the wiring electrode 150D and the wiring electrode 150E.

本実施の形態の発光素子100の形成方法の一例について説明する。   An example of a method for forming the light-emitting element 100 of this embodiment will be described.

まず、基板120上に、アノード層122、n型ゲート層124、発光層126、p型ゲート層128、カソード層130、及びコンタクト層132を順次、形成する。なお、各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法を適用すればよい。   First, the anode layer 122, the n-type gate layer 124, the light emitting layer 126, the p-type gate layer 128, the cathode layer 130, and the contact layer 132 are sequentially formed on the substrate 120. In addition, what is necessary is just to apply MOCVD (metal organic chemical vapor deposition) method for the crystal growth of each layer, for example.

次に、コンタクト層132上に、カソード電極140(140A、140B)を形成する。さらに、コンタクト層132、カソード層130、p型ゲート層128の一部をエッチングして除去することでp型ゲート層128の表面の一部を露出させて、p型ゲート層128上にp型ゲート電極142を形成する。   Next, the cathode electrode 140 (140A, 140B) is formed on the contact layer 132. Further, a part of the surface of the p-type gate layer 128 is exposed by etching and removing part of the contact layer 132, the cathode layer 130, and the p-type gate layer 128, and the p-type is formed on the p-type gate layer 128. A gate electrode 142 is formed.

次に、p型ゲート層128と発光層126とn型ゲート層124の一部を除去することでn型ゲート層124の表面の一部を露出させてn型ゲート層124上にn型ゲート電極144を形成する。さらに、基板120下部にアノード電極146を形成する。   Next, a part of the surface of the n-type gate layer 124 is exposed by removing a part of the p-type gate layer 128, the light emitting layer 126, and the n-type gate layer 124, and an n-type gate is formed on the n-type gate layer 124. An electrode 144 is formed. Further, an anode electrode 146 is formed below the substrate 120.

その後、カソード電極140、p型ゲート電極142、及びn型ゲート電極144が形成されている側の基板120上全面を絶縁膜134で覆う。さらに、カソード電極140A、カソード電極140B、p型ゲート電極142、及びn型ゲート電極144上の絶縁膜134に開口部を設け、各電極と外からの信号線が接続される電極パッド(図示省略)との間を結ぶ配線電極150(150A、150B、150C、150D、150E、150F)を形成する。さらに、その上に、発光素子100の表面を保護する保護膜(図示省略)を形成する。   Thereafter, the entire surface of the substrate 120 on which the cathode electrode 140, the p-type gate electrode 142, and the n-type gate electrode 144 are formed is covered with an insulating film 134. Furthermore, an opening is formed in the insulating film 134 on the cathode electrode 140A, the cathode electrode 140B, the p-type gate electrode 142, and the n-type gate electrode 144, and electrode pads (not shown) to which the electrodes and external signal lines are connected. Wiring electrode 150 (150A, 150B, 150C, 150D, 150E, 150F) is formed. Further, a protective film (not shown) for protecting the surface of the light emitting element 100 is formed thereon.

このようにして形成された本実施の形態の発光素子100では、発光層126のバンドギャップが最も小さく、また、結合ダイオード106は、p型ゲート層128とn型ゲート層124との間で形成されている。   In the light emitting element 100 of this embodiment formed as described above, the light emitting layer 126 has the smallest band gap, and the coupling diode 106 is formed between the p-type gate layer 128 and the n-type gate layer 124. Has been.

第1の実施の形態と同様に、バンドギャップが最も小さい発光層126内でキャリア(電子及び正孔)が再結合するため、結合ダイオード106の接合領域のバンドギャップが小さくなり、これに伴ってキャリアの拡散電位も小さくなる。拡散電位が小さくなると、結合ダイオード106内を実効的な電流が流れる閾値電圧が下がる。従って、第1の実施の形態と同様に、発光素子100の駆動電圧が抑えられる。   As in the first embodiment, carriers (electrons and holes) are recombined in the light emitting layer 126 having the smallest band gap, so that the band gap in the junction region of the coupling diode 106 is reduced. The carrier diffusion potential is also reduced. As the diffusion potential decreases, the threshold voltage at which an effective current flows through the coupling diode 106 decreases. Therefore, similarly to the first embodiment, the driving voltage of the light emitting element 100 can be suppressed.

また、本実施の形態の発光素子100では、発光部102と、転送部104と、結合ダイオード106とが連続してアノード層122上に設けられているため、製造プロセスが容易になる。   Further, in the light emitting element 100 of the present embodiment, since the light emitting unit 102, the transfer unit 104, and the coupling diode 106 are continuously provided on the anode layer 122, the manufacturing process is facilitated.

以上説明したように、上記各実施の形態の発光素子100では、発光層126のバンドギャップが、アノード層122、n型ゲート層124、p型ゲート層128、及びカソード層130のバンドギャップよりも小さく、キャリアが再結合するための再結合層として機能する。また、結合ダイオード106は、p型ゲート層128とn型ゲート層124との間で形成されている。   As described above, in the light emitting device 100 of each of the above embodiments, the band gap of the light emitting layer 126 is larger than the band gaps of the anode layer 122, the n-type gate layer 124, the p-type gate layer 128, and the cathode layer 130. It is small and functions as a recombination layer for carrier recombination. The coupling diode 106 is formed between the p-type gate layer 128 and the n-type gate layer 124.

従って、結合ダイオード106の拡散電位が小さく、発光素子100の駆動電圧を抑えられる。   Therefore, the diffusion potential of the coupling diode 106 is small, and the driving voltage of the light emitting element 100 can be suppressed.

また、発光部102の発光サイリスタの構造としては、標準的なダブルへテロ構造となっているため、カソード層130から注入された電子は、p型ゲート電極142に引き寄せられる過程で一部の電子がn型ゲート層124に到達し、サイリスタ動作を行う際に、p型ゲート層128内で電子をトラップするような構造となっていないため、サイリスタ特性に変動を生じさせることなく、発光素子100の駆動電圧を抑えられる。   In addition, since the light emitting thyristor structure of the light emitting unit 102 is a standard double heterostructure, some electrons are injected from the cathode layer 130 in the process of being drawn to the p-type gate electrode 142. Is not structured to trap electrons in the p-type gate layer 128 when it reaches the n-type gate layer 124 and performs a thyristor operation, so that the light-emitting element 100 does not change in the thyristor characteristics. Drive voltage can be reduced.

なお、上記各実施の形態で説明したように、転送部104及び結合ダイオード106も発光層126を有しているため、発光するが、転送部104及び結合ダイオード106での発光量は、発光部102における発光量に比べて微量である。また、転送部104及び結合ダイオード106の表面(光が出射される面)を覆い、発光した光を遮蔽するように構成してもよいため、発光部102から出射される光に与える影響が問題となることはない。   As described in each of the above embodiments, the transfer unit 104 and the coupling diode 106 also have the light emitting layer 126 and thus emit light. Compared to the amount of light emitted in 102, the amount is very small. Further, since the surface of the transfer unit 104 and the coupling diode 106 (the surface from which light is emitted) may be covered and the emitted light may be shielded, the influence on the light emitted from the light emitting unit 102 is a problem. It will never be.

なお、上記各実施の形態は、本発明の一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。   Each of the above embodiments is an example of the present invention, and it is needless to say that it can be changed according to the situation without departing from the gist of the present invention.

例えば、発光層126は、上記各実施の形態、実施例に示したように、アンドープであってもよいし、p型、n型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり(厚み方向及び層の面内方向の広がり)が小さく発光効率が高いため、p型またはアンドープとすることが好ましい。   For example, the light emitting layer 126 may be undoped, p-type, or n-type as shown in the above embodiments and examples. Note that holes are less p-type or undoped because they have a lower mobility than electrons and have a small spatial spread (spread in the thickness direction and in-plane direction of the layer) and high luminous efficiency.

また、発光素子100は、上述したようにPNPN型でもよいし、NPNP型でもよい。   Further, the light emitting element 100 may be a PNPN type or an NPNP type as described above.

また、本実施の形態では、具体的一例として、AlGaAs系材料を用いた発光素子100について説明したがこれに限られず、InGaAsP系や、AlGaInP系、InGaN/GaN系材料等を用いた発光素子100に対して適用してもよい。   In this embodiment, the light emitting element 100 using an AlGaAs-based material has been described as a specific example. However, the present invention is not limited to this, and the light-emitting element 100 using an InGaAsP-based, AlGaInP-based, InGaN / GaN-based material, or the like. You may apply to.

また、本実施の形態では、自己走査型の電子写真式の画像形成装置10の光源ヘッド16に適用した場合について説明したがこれに限らず、本実施の形態の発光素子100を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光素子100を、例えば、スキャナ等、他の装置の光源に適用してもよい。   In the present embodiment, the case where the light source head 16 of the self-scanning electrophotographic image forming apparatus 10 is applied has been described. However, the present invention is not limited to this, and the light emitting element 100 of the present embodiment is replaced with another light source head. And may be applied to other image forming apparatuses. Further, the light emitting element 100 may be applied to a light source of another device such as a scanner.

10 画像形成装置
16 光源ヘッド
62 チップ
100 発光素子
102 発光部(発光サイリスタ)
104 転送部(転送サイリスタ)
106 結合ダイオード(結合部)
DESCRIPTION OF SYMBOLS 10 Image forming apparatus 16 Light source head 62 Chip 100 Light emitting element 102 Light emission part (light emission thyristor)
104 Transfer section (transfer thyristor)
106 Coupling diode (coupling part)

Claims (5)

第1導電型のアノード層上の第1領域に形成された第2導電型の第1ゲート層、当該第1ゲート層上に形成された前記第1ゲート層よりもバンドギャップが小さい発光層、当該発光層上に形成された前記発光層よりもバンドギャップが大きい第1導電型の第2ゲート層、当該第2ゲート層上に形成された第2導電型の第1カソード層、当該第1カソード層上に形成された第2導電型の第1コンタクト層、及び当該第1コンタクト層上に形成された第1カソード電極を有する発光部と、
前記アノード層上の第2領域に形成された前記第1ゲート層、当該ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、当該第2ゲート層上に形成された第2導電型の第2カソード層、当該第2カソード層上に形成された第2導電型の第2コンタクト層、及び当該第2コンタクト層上に形成された第2カソード電極を有する転送部と、
前記アノード層上の第3領域に形成された前記第1ゲート層、当該第1ゲート層上に形成された第2導電型の第1ゲート電極、当該第1ゲート層上に形成された前記発光層、当該発光層上に形成された前記第2ゲート層、及び当該第2ゲート層上に形成された第1導電型の第2ゲート電極を有する結合部と、
を備えた発光素子。
A second conductive type first gate layer formed in a first region on the first conductive type anode layer, a light emitting layer having a smaller band gap than the first gate layer formed on the first gate layer; A first conductivity type second gate layer having a larger band gap than the light emitting layer formed on the light emitting layer, a second conductivity type first cathode layer formed on the second gate layer, the first A light emitting section having a first contact layer of a second conductivity type formed on the cathode layer, and a first cathode electrode formed on the first contact layer;
The first gate layer formed in the second region on the anode layer, the light emitting layer formed on the gate layer, the second gate layer formed on the light emitting layer, and on the second gate layer A second conductivity type second cathode layer formed on the second cathode layer, a second conductivity type second contact layer formed on the second cathode layer, and a second cathode electrode formed on the second contact layer. A transfer unit having
The first gate layer formed in the third region on the anode layer, the first gate electrode of the second conductivity type formed on the first gate layer, and the light emission formed on the first gate layer. A coupling portion having a layer, the second gate layer formed on the light emitting layer, and a second gate electrode of the first conductivity type formed on the second gate layer;
A light emitting device comprising:
前記第1領域及び前記第2領域は連続して設けられており、前記第1領域及び前記第2領域と、前記第3領域と、が離間して設けられている、
請求項1に記載の発光素子。
The first region and the second region are provided continuously, and the first region, the second region, and the third region are provided separately from each other.
The light emitting device according to claim 1.
前記第1領域と、前記第2領域と、前記第3領域と、が連続して設けられている、
請求項1に記載の発光素子。
The first region, the second region, and the third region are provided continuously.
The light emitting device according to claim 1.
光源として、前記請求項1から前記請求項3のいずれか1項に記載の発光素子を複数個備え、前記発光素子の結合部は、当該発光素子の転送部と他の前記発光素子の転送部とを電気的に結合させる、光源ヘッド。   A plurality of light emitting elements according to any one of claims 1 to 3 are provided as light sources, and a coupling part of the light emitting elements is a transfer part of the light emitting element and a transfer part of the other light emitting element. A light source head that is electrically coupled with the light source. 感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項4に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
A photoreceptor,
Charging means for charging the surface of the photoreceptor;
An exposure means comprising the light source head according to claim 4 and exposing with light emitted from the light source head to form an electrostatic latent image on the surface of the photoreceptor charged by the charging means,
Developing means for developing the electrostatic latent image formed by the exposure means;
Fixing means for fixing the electrostatic latent image developed by the developing means;
An image forming apparatus.
JP2012180213A 2012-08-15 2012-08-15 Light-emitting element, light source head, and image forming apparatus Pending JP2014038934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012180213A JP2014038934A (en) 2012-08-15 2012-08-15 Light-emitting element, light source head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012180213A JP2014038934A (en) 2012-08-15 2012-08-15 Light-emitting element, light source head, and image forming apparatus

Publications (1)

Publication Number Publication Date
JP2014038934A true JP2014038934A (en) 2014-02-27

Family

ID=50286838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012180213A Pending JP2014038934A (en) 2012-08-15 2012-08-15 Light-emitting element, light source head, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP2014038934A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084992A (en) * 2015-10-29 2017-05-18 株式会社沖データ Semiconductor composite device, optical print head and image formation device
US11731114B2 (en) 2018-08-29 2023-08-22 Jgc Catalysts And Chemicals Ltd. Fluid catalytic cracking catalyst for hydrocarbon oil

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084992A (en) * 2015-10-29 2017-05-18 株式会社沖データ Semiconductor composite device, optical print head and image formation device
US11731114B2 (en) 2018-08-29 2023-08-22 Jgc Catalysts And Chemicals Ltd. Fluid catalytic cracking catalyst for hydrocarbon oil

Similar Documents

Publication Publication Date Title
US7786495B2 (en) Light-emitting element array and image forming apparatus
JP6435700B2 (en) Light emitting thyristor, light source head, and image forming apparatus
US8164104B2 (en) Light emitting element array and image forming apparatus
US20070075330A1 (en) Composite semiconductor device, print head and image forming apparatus
JP2013168581A (en) Light-emitting thyristor, light source head, and image forming apparatus
JP5857569B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US7491976B2 (en) Light-emitting element array and image forming apparatus
JP6394210B2 (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP7171172B2 (en) Light emitting element, light emitting element array, exposure head, and image forming apparatus
US7541620B2 (en) Semiconductor device, light emitting diode print head, and image forming apparatus
US20130214303A1 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US8564013B2 (en) Light-emitting thyristor, light source head, and image forming apparatus
JP2019110230A (en) Semiconductor device, light-emitting element chip, optical print head, and image forming apparatus
JP4347328B2 (en) Semiconductor device, LED head, and image forming apparatus
US7361935B2 (en) Semiconductor device, LED print head, that uses the semiconductor, and image forming apparatus that uses the LED print head
JP4704079B2 (en) Optical semiconductor device, LED head, and image forming apparatus using the same
JP2014038934A (en) Light-emitting element, light source head, and image forming apparatus
US8022418B2 (en) Composite semiconductor device, LED print head that employs the composite semiconductor device, and image forming apparatus that employs the LED print head
JP2007250961A (en) Light-emitting element array
JP7268972B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
JP5664400B2 (en) Light emitting thyristor, light source head, and image forming apparatus
JP2013211355A (en) Three terminal light emitting element, three terminal light emitting array, print head, and image formation device
JP2011155219A (en) Light-emitting thyristor, print head, and image forming apparatus
JP2016152244A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP2016051815A (en) Semiconductor device, manufacturing method of semiconductor device, print head, and image forming apparatus