JP2007250961A - Light-emitting element array - Google Patents

Light-emitting element array Download PDF

Info

Publication number
JP2007250961A
JP2007250961A JP2006074293A JP2006074293A JP2007250961A JP 2007250961 A JP2007250961 A JP 2007250961A JP 2006074293 A JP2006074293 A JP 2006074293A JP 2006074293 A JP2006074293 A JP 2006074293A JP 2007250961 A JP2007250961 A JP 2007250961A
Authority
JP
Japan
Prior art keywords
light emitting
layer
type
emitting element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006074293A
Other languages
Japanese (ja)
Inventor
Seiji Ono
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2006074293A priority Critical patent/JP2007250961A/en
Publication of JP2007250961A publication Critical patent/JP2007250961A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light-emitting element array capable of preventing flow of a current from an upper electrode to an immediate below portion and ensuring conduction between a substrate electrode and a light emitting element without allowing a semiconductor multilayer mirror to employ an embedding structure requiring re-growth of an epitaxial layer. <P>SOLUTION: A reflection layer 25, a p-type first layer 24, an n-type second layer 23, a p-type third layer 22 and an n-type fourth layer 21 are successively formed on a p-type substrate 51. A cathode electrode 36 is formed on the fourth layer 21, a gate electrode 37 is formed on the third layer 22 partially exposed by etching, and a short circuit electrode 63 connects the fourth layer 24 partially exposed by etching to the substrate 51 exposed by etching. A rear surface common electrode 53 is formed on the rear surface of the substrate 51. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、発光素子アレイ、特に裏面に共通電極があり、上面から光を取出す形式の発光素子では、上側電極直下に流れる電流密度が最も高くなり、ここでの発光強度が最も高くなるにも拘らず、光が電極に遮られて取り出すことができないという問題がある。この問題に対して、発光層と導電性基板との間に絶縁膜(または高抵抗膜)を挿入する、あるいはpn接合を設ける等の方法で、上側電極直下に流れる電流の流路を変えて、電極で遮られない部分での発光の割合を増やすという試みがなされた。   The present invention provides a light emitting element array, particularly a light emitting element having a common electrode on the back surface and taking out light from the upper surface, and the current density flowing directly under the upper electrode is the highest, and the light emission intensity here is the highest. Nevertheless, there is a problem that light cannot be extracted because it is blocked by the electrodes. To solve this problem, the flow path of the current flowing directly under the upper electrode is changed by inserting an insulating film (or high resistance film) between the light emitting layer and the conductive substrate or by providing a pn junction. Attempts have been made to increase the proportion of light emission in the parts not blocked by the electrodes.

また、発光ダイオード(LED)では,光はランダムな方向に放射されるため、基板側に放射された光は基板に吸収されてしまい、上面から取出すことができないという問題がある。この問題に対して、半導体多層膜構造で形成したミラーを発光層と導電性基板との間に設け、基板側に放射された光を反射して、上側から取出すという試みがされてきた。   Further, in the light emitting diode (LED), since light is emitted in a random direction, the light emitted to the substrate side is absorbed by the substrate and cannot be extracted from the upper surface. In order to solve this problem, an attempt has been made to provide a mirror formed of a semiconductor multilayer film structure between a light emitting layer and a conductive substrate, reflect light emitted to the substrate side, and extract it from the upper side.

半導体多層膜ミラーにおいて少ない層数で高い反射率を得るには、半導体多層膜の屈折率差を大きくとる必要がある、半導体多層膜をAlxGa1-XAsで構成した場合を考えると、xが大きくなるほど屈折率は下がるので、屈折率差を大きくとるには、低屈折率層のxを大きくとる必要がでてくる。しかし、xが大きくなると、ドーパントの活性化率が下がり直列抵抗が上がってしまう。一方、高屈折率層の屈折率を上げるために、xを小さく、例えば0付近の組成を使うと、ヘテロ接合界面におけるバンドオフセットが大きくなり、やはり直列抵抗が上がってしまう。特に、自己走査型発光素子アレイの場合、直列抵抗の増加は、動作電圧の上昇の招くため、最小限に抑える必要がある。 In order to obtain a high reflectance with a small number of layers in a semiconductor multilayer mirror, it is necessary to increase the refractive index difference of the semiconductor multilayer film, and considering the case where the semiconductor multilayer film is composed of Al x Ga 1-X As, Since the refractive index decreases as x increases, it is necessary to increase x in the low refractive index layer in order to increase the difference in refractive index. However, when x increases, the dopant activation rate decreases and the series resistance increases. On the other hand, if x is made small to increase the refractive index of the high refractive index layer, for example, a composition near 0 is used, the band offset at the heterojunction interface becomes large, and the series resistance also increases. In particular, in the case of a self-scanning light-emitting element array, an increase in series resistance causes an increase in operating voltage, so it is necessary to minimize it.

自己走査型発光素子アレイは、pnpn構造の発光サイリスタを用いた本願人の提案した発光素子アレイであり(特許第2744504号,特許第2758587号等)、転送部サイリスタのオン状態を転送させ、これに対応する発光部サイリスタを順次発光させるものである。   The self-scanning light-emitting element array is a light-emitting element array proposed by the present applicant using a light-emitting thyristor having a pnpn structure (Japanese Patent No. 2744504, Japanese Patent No. 2758857, etc.). The light-emitting unit thyristors corresponding to are sequentially emitted.

また、絶縁膜やpn接合、反射膜は、埋め込み構造で作る方法が提案されている。このためには、一度パターニングした基板にもう一度エピキタシャル成長を行なう必要があり、工程が複雑になる。   In addition, a method has been proposed in which the insulating film, the pn junction, and the reflective film are formed in a buried structure. For this purpose, it is necessary to perform epitaxial growth once again on the substrate once patterned, which complicates the process.

本発明の目的は、半導体多層ミラーが、エピキタシャル層の再成長が必要な埋め込み構造をとることなく、上側電極から直下に電流が流れることを阻止でき、かつ基板電極と発光素子との導通を確保できる発光素子アレイを提供することにある。
本発明の他の目的は、このような発光素子アレイを用いた光書込みヘッドを提供することにある。
本発明のさらに他の目的は、このような光書込みヘッドを用いたプリンタ,ファクシミリ,複写機を提供することにある。
The object of the present invention is to prevent the current from flowing directly from the upper electrode to the semiconductor multilayer mirror without taking a buried structure that requires the regrowth of the epitaxial layer, and to ensure conduction between the substrate electrode and the light emitting element. An object of the present invention is to provide a light emitting element array that can be used.
Another object of the present invention is to provide an optical writing head using such a light emitting element array.
Still another object of the present invention is to provide a printer, a facsimile machine, and a copying machine using such an optical writing head.

本発明の発光素子アレイによれば、発光層と導電性基板との間に、絶縁層,高抵抗層,または半導体多層膜ミラーをあらかじめ連続成長しておき、この絶縁層,高抵抗層,または半導体多層膜ミラーの上下の層をオーミック性電極で短絡する。   According to the light-emitting element array of the present invention, an insulating layer, a high-resistance layer, or a semiconductor multilayer mirror is continuously grown in advance between the light-emitting layer and the conductive substrate, and the insulating layer, the high-resistance layer, or The upper and lower layers of the semiconductor multilayer mirror are short-circuited by ohmic electrodes.

電流は、オーミック性電極に向って流れるので、発光エリアでの電流密度が最大となる位置が電極の真下からオーミック性電極寄りにシフトする。したがって、電極に遮ぎられることなく光を取り出すことができる。また、多層膜ミラーを設けた場合には、導電性基板側へ向かう光が反射されるので、光の取り出し効率がさらに増大する。
また、抵抗率の低い導電性基板を共通電極として利用できるので、この場合にはチップ表面側に共通電極用の低抵抗な金属配線を形成する必要がないので、チップ幅を細くできる。
本発明の体表的な発光素子アレイの第1の態様は、第1導電型の導電性基板と、前記第1導電型の導電性基板の上に形成された絶縁層,高抵抗層,または半導体多層膜ミラーと、前記絶縁層,高抵抗層,または半導体多層膜ミラーの上に形成された第1の第1導電型の半導体層と、前記第1の第1導電型の半導体層の上に形成された第1の電極と、前記第1導電型の導電性基板と前記第1の第1導電型の半導体層との間を短絡するオーミック性電極とを備える発光素子が複数個配列され、各発光素子間はメサエッチングで分離されている。
本発明の体表的な発光素子アレイの第2の態様は、第1導電型の導電性基板と、前記第1導電型の導電性基板の上に形成された絶縁層,高抵抗層,または半導体多層膜ミラーと、前記絶縁層,高抵抗層,または半導体多層膜ミラーの上に形成された第1の第2導電型の半導体層と、第1の第1導電型の半導体層と、第2の第2導電型の半導体層と、第2の第1導電型の半導体層と、前記第2の第1導電型の半導体層の上に形成された第1の電極と、前記第1の導電型の導電性基板の裏面に形成された第2の電極と、前記第1導電型の導電性基板と前記第1の第2導電型の半導体層との間を短絡するオーミック性電極とを備える発光素子が複数個配列され、各発光素子間はメサエッチングで分離されている。
以上のような構造において、前記発光素子の発光エリアでの電流密度が最大となる位置が、前記第1の電極によって隠されてない。
本発明の発光素子アレイは、pnpn構造の自己走査型発光素子アレイにも適用できる。
さらには、本発明の発光素子アレイを用いた光書込みヘッドを利用したプリンタ,ファクシミリ,複写機を実現できる。
Since the current flows toward the ohmic electrode, the position where the current density is maximum in the light emitting area is shifted from directly below the electrode toward the ohmic electrode. Therefore, light can be extracted without being blocked by the electrodes. In addition, when the multilayer mirror is provided, light traveling toward the conductive substrate is reflected, so that the light extraction efficiency is further increased.
In addition, since a conductive substrate having a low resistivity can be used as the common electrode, in this case, it is not necessary to form a low-resistance metal wiring for the common electrode on the chip surface side, so that the chip width can be reduced.
According to a first aspect of the surface-emitting light-emitting element array of the present invention, a first conductive type conductive substrate and an insulating layer, a high resistance layer, or a conductive layer formed on the first conductive type conductive substrate are provided. A semiconductor multilayer mirror; a first first conductivity type semiconductor layer formed on the insulating layer, a high resistance layer, or the semiconductor multilayer film mirror; and the first first conductivity type semiconductor layer. A plurality of light-emitting elements each including a first electrode formed on the substrate and an ohmic electrode that short-circuits between the first conductive type conductive substrate and the first first conductive type semiconductor layer. The light emitting elements are separated by mesa etching.
According to a second aspect of the surface-emitting light-emitting element array of the present invention, there is provided a first conductive type conductive substrate and an insulating layer, a high resistance layer, or a conductive layer formed on the first conductive type conductive substrate. A semiconductor multilayer mirror; a first second-conductivity-type semiconductor layer formed on the insulating layer, the high-resistance layer, or the semiconductor multilayer-film mirror; a first first-conductivity-type semiconductor layer; Two second conductivity type semiconductor layers, a second first conductivity type semiconductor layer, a first electrode formed on the second first conductivity type semiconductor layer, and the first A second electrode formed on a back surface of a conductive substrate of a conductive type, and an ohmic electrode that short-circuits between the first conductive substrate of the first conductive type and the first second conductive semiconductor layer. A plurality of light emitting elements provided are arranged, and the light emitting elements are separated by mesa etching.
In the structure as described above, the position where the current density in the light emitting area of the light emitting element is maximized is not hidden by the first electrode.
The light emitting element array of the present invention can also be applied to a self-scanning light emitting element array having a pnpn structure.
Furthermore, a printer, a facsimile machine, and a copier using an optical writing head using the light emitting element array of the present invention can be realized.

本発明の発光素子アレイによれば、発光エリアをシフトさせることにより、さらには多層膜ミラーを用いた場合には、さらに光の取り出し効率を高めることが可能となる。また、絶縁層,高抵抗層,または半導体多層膜ミラーを、埋め込み構造としないので、工程を簡単にすることができる。
このような発光素子アレイを用いた光書き込みヘッドを利用して、プリンタ,ファクシミリ,複写機を提供できる。
According to the light emitting element array of the present invention, it is possible to further increase the light extraction efficiency by shifting the light emitting area and further using a multilayer mirror. Further, since the insulating layer, the high resistance layer, or the semiconductor multilayer mirror is not a buried structure, the process can be simplified.
A printer, a facsimile machine, and a copying machine can be provided by using an optical writing head using such a light emitting element array.

以下、本発明の実施例を図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

第1の実施例の単体の発光サイリスタの断面図を図1に示す。ここでは、一例として第1の導電型をp、第2の導電型をnとして、p-GaAs基板上に有機金属気相成長法(MOCVD)で成長したGaAsのpnpn構造を例に説明する。このpnpn構造において、逆に第1の導電型をn、第2の導電型をpとしても、同様の効果が得られる。   A sectional view of a single light-emitting thyristor of the first embodiment is shown in FIG. Here, the pnpn structure of GaAs grown on a p-GaAs substrate by metal organic chemical vapor deposition (MOCVD) will be described as an example, where p is the first conductivity type and n is the second conductivity type. In this pnpn structure, the same effect can be obtained when the first conductivity type is n and the second conductivity type is p.

p型基板51上に、反射層25、p型の第1層24、n型の第2層23、p型の第3層22、n型の第4層21が順次形成されている。   On the p-type substrate 51, a reflective layer 25, a p-type first layer 24, an n-type second layer 23, a p-type third layer 22, and an n-type fourth layer 21 are sequentially formed.

第4層21の上にはカソード電極36が形成され、エッチングにより一部露出された第3層22上にゲード電極37が形成され、エッチングにより一部露出された第4層24上とエッチングによって露出された基板51との間を短絡電極63で接続する。基板51の裏面には、裏面共通電極53が形成されている。なお、各電極は、形成されている各層とオーミック接触となるように作られている。具体的には、p型用電極としてはp型半導体層/AuZn/Au、n型用電極としてはn型半導体層/AuGe/Ni/Auを用いた。
これらの構造は、SiO2保護膜61で被われ、この上にアルミ配線62を形成している。アルミ配線と金電極間は、コンタクトホールを介して接続されている。
A cathode electrode 36 is formed on the fourth layer 21, a gate electrode 37 is formed on the third layer 22 that is partially exposed by etching, and the fourth layer 24 that is partially exposed by etching is etched. The exposed substrate 51 is connected with a short-circuit electrode 63. A back surface common electrode 53 is formed on the back surface of the substrate 51. Each electrode is formed so as to be in ohmic contact with each formed layer. Specifically, p-type semiconductor layer / AuZn / Au was used as the p-type electrode, and n-type semiconductor layer / AuGe / Ni / Au was used as the n-type electrode.
These structures are covered with a SiO 2 protective film 61, and an aluminum wiring 62 is formed thereon. The aluminum wiring and the gold electrode are connected via a contact hole.

以上の構成において、反射層25としては、ノンドープのAlAs(n=2.97)、Al0.1Ga0.9As(n=3.52)を用いた。発光波長を780nmとすると、それぞれの層厚は、65.7nm,55.4nmとなる。ここでは、この2層を8ペア成長し、約84%の反射率を得た。反射層25はノンドープとしたが、n型にドープすることによって、p型層24との間がpn接合となり、基板側へ抜ける電流をブロックできる。また、p型ドープであっても、反射層25を通る電流よりも短絡電極63を通る電流が多くなるように、反射層25の直列抵抗を十分に高くする必要がある。図中、カソード電極36から、短絡電極63へ流れる電流を破線矢印で示す。
電流は、電極36から短絡電極63に向かって流れるので、発光エリアは電極真下からシフトする。したがって、電極36に遮られることなく光出力が増大する。
In the above configuration, as the reflection layer 25, non-doped AlAs (n = 2.97) and Al 0.1 Ga 0.9 As (n = 3.52) were used. When the emission wavelength is 780 nm, the respective layer thicknesses are 65.7 nm and 55.4 nm. Here, 8 pairs of these two layers were grown to obtain a reflectance of about 84%. Although the reflection layer 25 is non-doped, by doping it n-type, a pn junction is formed between the reflection layer 25 and the p-type layer 24, and current flowing to the substrate side can be blocked. Even with p-type doping, the series resistance of the reflective layer 25 needs to be sufficiently high so that the current passing through the short-circuit electrode 63 is larger than the current passing through the reflective layer 25. In the figure, a current flowing from the cathode electrode 36 to the short-circuit electrode 63 is indicated by a broken line arrow.
Since the current flows from the electrode 36 toward the short-circuit electrode 63, the light emitting area shifts from directly below the electrode. Therefore, the light output increases without being blocked by the electrode 36.

次に、図1の発光サイリスタの製造プロセスを、図2A〜図2Hを参照して説明する。
まず、図2Aに示すように、p型GaAs基板51上に、反射層25、p型の第1層24、n型の第2層23、p型の第3層22、n型の第4層21をMOCVDによって積層する。
Next, a manufacturing process of the light-emitting thyristor of FIG. 1 will be described with reference to FIGS. 2A to 2H.
First, as shown in FIG. 2A, on a p-type GaAs substrate 51, a reflective layer 25, a p-type first layer 24, an n-type second layer 23, a p-type third layer 22, and an n-type fourth layer. Layer 21 is deposited by MOCVD.

次に、図2Bに示すように、リフトオフにより電流供給電極であるカソード電極36を形成する。電極は、真空蒸着によってAuGe,Ni,Auの順で成膜する。
次に、図2Cに示すように、n型の第4層21をエッチングで取り去り、リフトオフによりゲート電極37を形成する。電極は、真空蒸着によってAuZn,Auの順で成膜する。
Next, as shown in FIG. 2B, a cathode electrode 36 which is a current supply electrode is formed by lift-off. The electrodes are formed in the order of AuGe, Ni, and Au by vacuum deposition.
Next, as shown in FIG. 2C, the n-type fourth layer 21 is removed by etching, and a gate electrode 37 is formed by lift-off. The electrodes are formed in the order of AuZn and Au by vacuum deposition.

次に、図2Dに示すように、n型の第2層23、p型の第3層22の一部をエッチングで取り去り、p型の第1層24の一部を露出させる。
続いて、図2Eに示すように、反射層25、p型の第1層24の一部をエッチングで取り去り、p型基板51の一部を露出させる。
Next, as shown in FIG. 2D, a part of the n-type second layer 23 and the p-type third layer 22 is removed by etching, and a part of the p-type first layer 24 is exposed.
Subsequently, as shown in FIG. 2E, a part of the reflective layer 25 and the p-type first layer 24 is removed by etching, and a part of the p-type substrate 51 is exposed.

次に、図2Fに示すように、リフトオフにより短絡電極63を形成する。短絡電極は、真空蒸着によってAuZn,Auの順で成膜する。続いて、裏面電極53を、真空蒸着によって形成する。その後、アニールによって、各電極をオーミックコンタクト化させる。   Next, as shown in FIG. 2F, the short-circuit electrode 63 is formed by lift-off. The short-circuit electrode is formed in the order of AuZn and Au by vacuum deposition. Subsequently, the back electrode 53 is formed by vacuum deposition. Thereafter, each electrode is brought into ohmic contact by annealing.

次に、図2Gに示すように、保護膜61を形成する。
最後に、図2Hに示すように、コンタクトホールを開け、アルミ膜をスパッタで形成し、ウエットエッチングによってアルミ配線62をパターニングした。
Next, as shown in FIG. 2G, a protective film 61 is formed.
Finally, as shown in FIG. 2H, contact holes were opened, an aluminum film was formed by sputtering, and the aluminum wiring 62 was patterned by wet etching.

図2A〜図2Hでは、単体の発光サイリスタの製作工程を模式的に示した。このような発光サイリスタを利用した実際の自己走査型発光素子アレイの構造を図3に示す。また、図3のA-A´線およびB-B´線の断面図を、図4A,図4Bに示す。また、図3に対応する、等価回路を図5に示す。   2A to 2H schematically show a manufacturing process of a single light-emitting thyristor. The structure of an actual self-scanning light emitting element array using such a light emitting thyristor is shown in FIG. 4A and 4B are sectional views taken along lines AA ′ and BB ′ in FIG. FIG. 5 shows an equivalent circuit corresponding to FIG.

図5の等価回路において、10は、抵抗82、結合ダイオードD、発光サイリスタT1,T2,T3,・・・よりなるシフト部を、12は、発光サイリスタL1,L2,L3,・・・よりなる発光部を示している。
図3,図4A,図4B,図5において、71〜74はアルミ配線であり、81は抵抗を示す。84はサイリスタ島であり、この上に、結合ダイオード島86、シフト部サイリスタ島88、発光部サイリスタ島91がある。各島86,88,91は、n型第4層21を残した箇所であり、逆に、サイリスタ島のこの部分以外では、n型第4層21はエッチングで取り去られ、p型第3層22が半導体としては最上層となっている。各島86,89,91上には、n型用オーミック電極87,89,90が形成されている。一方、サイリスタ島84上、p型第3層22上には、ゲート電極85が形成されている。
In the equivalent circuit of FIG. 5, 10 is a shift unit composed of a resistor 82, a coupling diode D, light emitting thyristors T 1 , T 2 , T 3 ,..., 12 is a light emitting thyristor L 1 , L 2 , L 3 ,... Are shown.
3, 4A, 4B, and 5, reference numerals 71 to 74 denote aluminum wirings, and 81 denotes a resistance. Reference numeral 84 denotes a thyristor island, on which a coupling diode island 86, a shift thyristor island 88, and a light emitting thyristor island 91 are provided. Each of the islands 86, 88, and 91 is a place where the n-type fourth layer 21 is left. Conversely, except for this part of the thyristor island, the n-type fourth layer 21 is removed by etching, and the p-type third layer is removed. The layer 22 is the uppermost layer as a semiconductor. On each island 86, 89, 91, n-type ohmic electrodes 87, 89, 90 are formed. On the other hand, a gate electrode 85 is formed on the thyristor island 84 and the p-type third layer 22.

シフト部サイリスタ島88は、p型第1層24に至るエッチング溝で電気的に分離されている。63は短絡電極であり、p型第1層24とp型基板51との間を短絡する。ここで、110はp型第1層24およびミラー層25をエッチングで取り除く境界線であり、図中、境界線110よりも下の部分でp型基板51が露出している。露出部分を101で示す。露出部分101がクランク型となっているのは、エッチング面によって、順メサ/逆メサが現れることがあり、逆メサを越えるときに電極が段切れすることを避けるためである。
各電極は、コンタクトホールを介してアルミ配線に接続される。
The shift portion thyristor island 88 is electrically separated by an etching groove reaching the p-type first layer 24. 63 is a short-circuit electrode, which short-circuits between the p-type first layer 24 and the p-type substrate 51. Here, reference numeral 110 denotes a boundary line for removing the p-type first layer 24 and the mirror layer 25 by etching, and the p-type substrate 51 is exposed at a portion below the boundary line 110 in the drawing. An exposed portion is indicated by 101. The reason why the exposed portion 101 is crank-shaped is that a forward mesa / reverse mesa may appear depending on the etched surface, and the electrode is prevented from being disconnected when the reverse mesa is exceeded.
Each electrode is connected to aluminum wiring through a contact hole.

試作した自己走査型発光素子アレイの電流-光出力特性の例を、図6に示す。図中、実線がミラー構造ありの場合、破線がミラー構造なしの場合を示す。10mA流したとき、従来のミラー構造なしでは85μW程度の光出力であったものが、ミラー構造ありでは270μWと、従来に比べて約3.2倍の光出力が得られた。これは、ミラーによる反射の効果が約1.8倍、また、発光エリアが電極真下からシフトした効果が約1.8倍あるものと考えられる。   FIG. 6 shows an example of the current-light output characteristics of the prototype self-scanning light emitting element array. In the figure, a solid line indicates a case with a mirror structure, and a broken line indicates a case without a mirror structure. When a current of 10 mA was applied, the light output was about 85 μW without the conventional mirror structure, but 270 μW with the mirror structure, which was about 3.2 times that of the conventional one. This is considered to be that the effect of reflection by the mirror is about 1.8 times, and the effect that the light emitting area is shifted from directly below the electrode is about 1.8 times.

実施例1では、ミラー構造25によって基板側に向かう光を反射すると共に、ミラー構造25の直列抵抗が高いことを利用して、電極直下に流れる電流をブロックすることで光の取り出し効率を上げている。しかし、この2つの効果は独立したものであるので、前者の効果を期待しない場合には、ミラー構造25の代わりに、高抵抗層を挿入しても良い。ここでは、膜厚0.2μmのノンドープAl0.5Ga0.5Asを挿入した。この結果、電流ブロック効果から予想される、1.8倍の光出力が得られた。ここでは、高抵抗層を挿入したが、例えば、第2導電型層を挿入してpn接合により電流ブロックを行なって良い。 In the first embodiment, light reflected toward the substrate is reflected by the mirror structure 25, and the current flowing directly under the electrode is blocked by utilizing the high series resistance of the mirror structure 25, thereby increasing the light extraction efficiency. Yes. However, since these two effects are independent, a high resistance layer may be inserted in place of the mirror structure 25 when the former effect is not expected. Here, non-doped Al 0.5 Ga 0.5 As having a thickness of 0.2 μm was inserted. As a result, 1.8 times the light output expected from the current blocking effect was obtained. Although the high resistance layer is inserted here, for example, the second conductivity type layer may be inserted to block the current by pn junction.

以上のような自己走査発光素子アレイは、直線状に配列されて、光プリンタの光書込みヘッドに用いられる。図7に、本発明の発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板70上に、発光素子を列状に配置した複数個の発光素子アレイチップ71が、主走査方向に実装され、この発光素子アレイチップ71の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ72が、樹脂ハウジング73により固定されている。ロッドレンズアレイ72上には、感光ドラム74が設けられる。また、チップ実装基板70の下地には発光素子アレイチップ71の熱を放出するためのヒートシンク75が設けられ、ハウジング73とヒートシンク75は、チップ実装基板70を間に挟んで止め金具76により固定されている。   The self-scanning light emitting element array as described above is linearly arranged and used for an optical writing head of an optical printer. FIG. 7 shows an example of an optical writing head using the light emitting element array of the present invention. A plurality of light emitting element array chips 71 in which light emitting elements are arranged in a row are mounted on the chip mounting substrate 70 in the main scanning direction, and on the optical path of light emitted from the light emitting elements of the light emitting element array chip 71. An erecting equal-magnification rod lens array 72 that is long in the main scanning direction is fixed by a resin housing 73. A photosensitive drum 74 is provided on the rod lens array 72. Further, a heat sink 75 for releasing heat of the light emitting element array chip 71 is provided on the base of the chip mounting substrate 70, and the housing 73 and the heat sink 75 are fixed by a fastener 76 with the chip mounting substrate 70 interposed therebetween. ing.

このような光書込みヘッドを用いた光プリンタを図8に示す。光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器108でカセット110中から送られてきた用紙112上に、トナーを転写する。用紙は、定着器114にて熱等を加えられ定着され、スタッカ116に送られる。一方、転写の終了したドラムは、消去ランプ118で帯電が全面にわたって中和され、清掃器120で残ったトナーが除去される。   An optical printer using such an optical writing head is shown in FIG. An optical writing head 100 is installed in the optical printer. A photoconductive material (photosensitive member) such as amorphous Si is formed on the surface of the cylindrical photosensitive drum 102. This drum rotates at the speed of printing. The surface of the photosensitive drum of the rotating drum is uniformly charged by the charger 104. Then, the optical writing head 100 irradiates the photosensitive member with the light of the dot image to be printed, neutralizes the charge where the light hits, and forms a latent image. Subsequently, the developing device 106 applies toner to the photoconductor according to the charged state on the photoconductor. The transfer device 108 transfers the toner onto the paper 112 sent from the cassette 110. The sheet is heated and fixed by the fixing device 114 and sent to the stacker 116. On the other hand, the drum that has been transferred is neutralized by the erasing lamp 118 over the entire surface, and the remaining toner is removed by the cleaner 120.

このような光書込みヘッドは、プリンタのみならずファクシミリ,複写機にも利用することができる。図9は、ファクシミリまたは複写機の基本構造を示す。図8と同一の構成要件には同一の参照番号を付して示す。紙送りローラ130で搬送される読取り原稿122に光源124から光を照射し、反射光を結像レンズ126を介して、イメージセンサ128で受光する。イメージセンサ128の出力に基づいて、光書込みヘッド100の発光素子アレイ132が点灯し、ロッドレンズアレイ134を介して感光ドラム102に照射される。用紙112への印字は、光プリンタで説明したとおりである。   Such an optical writing head can be used not only for a printer but also for a facsimile machine and a copying machine. FIG. 9 shows the basic structure of a facsimile or copying machine. The same constituent elements as those in FIG. 8 are denoted by the same reference numerals. Light is emitted from the light source 124 to the read original 122 conveyed by the paper feed roller 130, and the reflected light is received by the image sensor 128 through the imaging lens 126. Based on the output of the image sensor 128, the light emitting element array 132 of the optical writing head 100 is turned on and irradiated to the photosensitive drum 102 through the rod lens array 134. Printing on the paper 112 is as described for the optical printer.

第1の実施例である単体の発光サイリスタの断面図を示す図である。It is a figure which shows sectional drawing of the single light emitting thyristor which is a 1st Example. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 図1の発光サイリスタの製造プロセスを示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting thyristor of FIG. 自己走査型発光素子アレイの構造を示す図である。It is a figure which shows the structure of a self-scanning light emitting element array. 図3のA−A´線断面図である。FIG. 4 is a cross-sectional view taken along line AA ′ in FIG. 3. 図3のB−B´線断面図である。FIG. 4 is a sectional view taken along line BB ′ in FIG. 3. 自己走査型発光素子の等価回路図である。It is an equivalent circuit diagram of a self-scanning light emitting element. 自己走査型発光素子アレイの電流−光出力特性を示すグラフである。It is a graph which shows the electric current-light output characteristic of a self-scanning light emitting element array. 光書込みヘッドの構造を示す図である。It is a figure which shows the structure of an optical writing head. 自己走査型発光素子アレイを用いた光書込みヘッドを利用した光プリンタの構成を示す図である。It is a figure which shows the structure of the optical printer using the optical writing head using a self-scanning light emitting element array. ファクシミリまたは複写機の基本構造を示す図である。It is a figure which shows the basic structure of a facsimile or a copying machine.

符号の説明Explanation of symbols

21 n型第4層
22 n型第3層
23 n型第2層
24 p型第1層
25 反射層
36 カソード電極
51 p型基板
61 SiO2保護膜
62 アルミ配線
84 サイリスタ島
85 ゲート電極
86 結合ダイオード島
88 シフト部サイリスタ島
91 発光部サイリスタ島
87,89,90 n型用オーミック電極
100 光書込みヘッド
102 感光ドラム
104 帯電器
106 現像器
108 転写器
110 カセット
112 用紙
114 定着器
116 スタッカ
118 消去ランプ
120 清掃器
21 n-type fourth layer 22 n-type third layer 23 n-type second layer 24 p-type first layer 25 reflective layer 36 cathode electrode 51 p-type substrate 61 SiO 2 protective film 62 aluminum wiring 84 thyristor island 85 gate electrode 86 coupling Diode island 88 Shift portion thyristor island 91 Light emitting portion thyristor island 87, 89, 90 n-type ohmic electrode 100 Optical writing head 102 Photosensitive drum 104 Charger 106 Developer 108 Transfer device 110 Cassette 112 Paper 114 Fixing device 116 Stacker 118 Erase lamp 120 Cleaner

Claims (12)

第1導電型の導電性基板と、
前記第1導電型の導電性基板の上に形成された絶縁層,高抵抗層,または半導体多層膜ミラーと、
前記絶縁層,高抵抗層,または半導体多層膜ミラーの上に形成された第1の第1導電型の半導体層と、
前記第1の第1導電型の半導体層の上に形成された第1の電極と、
前記第1導電型の導電性基板と前記第1の第1導電型の半導体層との間を短絡するオーミック性電極とを備える発光素子が複数個配列され、各発光素子間はメサエッチングで分離されている発光素子アレイ。
A first conductive type conductive substrate;
An insulating layer, a high resistance layer, or a semiconductor multilayer mirror formed on the conductive substrate of the first conductivity type;
A first first-conductivity-type semiconductor layer formed on the insulating layer, the high-resistance layer, or the semiconductor multilayer mirror;
A first electrode formed on the first first conductivity type semiconductor layer;
A plurality of light emitting devices including an ohmic electrode that short-circuits between the first conductive type conductive substrate and the first first conductive type semiconductor layer are arranged, and the light emitting devices are separated by mesa etching. Light emitting element array.
第1導電型の導電性基板と、
前記第1導電型の導電性基板の上に形成された絶縁層,高抵抗層,または半導体多層膜ミラーと、
前記絶縁層,高抵抗層,または半導体多層膜ミラーの上に形成された第1の第2導電型の半導体層と、
前記第1の第2導電型の半導体層の上に形成された第1の電極と、
前記第1導電型の導電性基板と前記第1の第2導電型の半導体層との間を短絡するオーミック性電極とを備える発光素子が複数個配列され、各発光素子間はメサエッチングで分離されている発光素子アレイ。
A first conductive type conductive substrate;
An insulating layer, a high resistance layer, or a semiconductor multilayer mirror formed on the conductive substrate of the first conductivity type;
A semiconductor layer of a first second conductivity type formed on the insulating layer, the high-resistance layer, or the semiconductor multilayer mirror;
A first electrode formed on the first second conductivity type semiconductor layer;
A plurality of light emitting elements each having an ohmic electrode that short-circuits between the first conductive type conductive substrate and the first second conductive type semiconductor layer are arranged, and the light emitting elements are separated by mesa etching. Light emitting element array.
第1導電型の導電性基板と、
前記第1導電型の導電性基板の上に形成された絶縁層,高抵抗層,または半導体多層膜ミラーと、
前記絶縁層,高抵抗層,または半導体多層膜ミラーの上に形成された第1の第1導電型の半導体層と、第1の第2導電型の半導体層と、第2の第1導電型の半導体層と、第2の第2導電型の半導体層と、
前記第2の第2導電型の半導体層の上に形成された第1の電極と、
前記第1の導電型の導電性基板の裏面に形成された第2の電極と、
前記第1導電型の導電性基板と前記第1の第1導電型の半導体層との間を短絡するオーミック性電極とを備える発光素子が複数個配列され、各発光素子間はメサエッチングで分離されている発光素子アレイ。
A first conductive type conductive substrate;
An insulating layer, a high resistance layer, or a semiconductor multilayer mirror formed on the conductive substrate of the first conductivity type;
A first first-conductivity-type semiconductor layer, a first second-conductivity-type semiconductor layer, and a second first-conductivity-type formed on the insulating layer, high-resistance layer, or semiconductor multilayer mirror. A semiconductor layer of the second conductivity type,
A first electrode formed on the second second conductivity type semiconductor layer;
A second electrode formed on the back surface of the conductive substrate of the first conductivity type;
A plurality of light emitting devices including an ohmic electrode that short-circuits between the first conductive type conductive substrate and the first first conductive type semiconductor layer are arranged, and the light emitting devices are separated by mesa etching. Light emitting element array.
第1導電型の導電性基板と、
前記第1導電型の導電性基板の上に形成された絶縁層,高抵抗層,または半導体多層膜ミラーと、
前記絶縁層,高抵抗層,または半導体多層膜ミラーの上に形成された第1の第2導電型の半導体層と、第1の第1導電型の半導体層と、第2の第2導電型の半導体層と、第2の第1導電型の半導体層と、
前記第2の第1導電型の半導体層の上に形成された第1の電極と、
前記第1の導電型の導電性基板の裏面に形成された第2の電極と、
前記第1導電型の導電性基板と前記第1の第2導電型の半導体層との間を短絡するオーミック性電極とを備える発光素子が複数個配列され、各発光素子間はメサエッチングで分離されている発光素子アレイ。
A first conductive type conductive substrate;
An insulating layer, a high resistance layer, or a semiconductor multilayer mirror formed on the conductive substrate of the first conductivity type;
A first second-conductivity-type semiconductor layer, a first first-conductivity-type semiconductor layer, and a second second-conductivity-type formed on the insulating layer, the high-resistance layer, or the semiconductor multilayer mirror. A semiconductor layer of the second conductivity type, a semiconductor layer of the second first conductivity type,
A first electrode formed on the second first conductivity type semiconductor layer;
A second electrode formed on the back surface of the conductive substrate of the first conductivity type;
A plurality of light emitting elements each having an ohmic electrode that short-circuits between the first conductive type conductive substrate and the first second conductive type semiconductor layer are arranged, and the light emitting elements are separated by mesa etching. Light emitting element array.
前記発光素子の発光エリアでの電流密度が最大となる位置が、前記第1の電極によって隠されてない、請求項1または2に記載の発光素子アレイ。   The light emitting element array according to claim 1 or 2, wherein a position at which a current density in the light emitting area of the light emitting element is maximum is not hidden by the first electrode. 前記発光素子の発光エリアでの電流密度が最大となる位置が、前記第1の電極によって隠されてない、請求項3または4に記載の発光素子アレイ。   5. The light emitting element array according to claim 3, wherein a position where a current density in the light emitting area of the light emitting element is maximum is not hidden by the first electrode. 前記発光素子は、pnpn構造の発光素子サイリスタである、請求項6に記載の発光素子アレイ。   The light emitting element array according to claim 6, wherein the light emitting element is a light emitting element thyristor having a pnpn structure. 発光素子アレイは、自己走査型素子アレイである、請求項7に記載の発光素子アレイ。   The light emitting element array according to claim 7, wherein the light emitting element array is a self-scanning element array. 請求項1〜8のいずれかに記載の発光素子アレイを用いた光書込みヘッド。   The optical writing head using the light emitting element array in any one of Claims 1-8. 請求項9に記載の光書込みヘッドを備えるプリンタ。   A printer comprising the optical writing head according to claim 9. 請求項9に記載の光書込みヘッドを備えるファクシミリ。   A facsimile comprising the optical writing head according to claim 9. 請求項9に記載の光書込みヘッドを備える複写機。   A copying machine comprising the optical writing head according to claim 9.
JP2006074293A 2006-03-17 2006-03-17 Light-emitting element array Pending JP2007250961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006074293A JP2007250961A (en) 2006-03-17 2006-03-17 Light-emitting element array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006074293A JP2007250961A (en) 2006-03-17 2006-03-17 Light-emitting element array

Publications (1)

Publication Number Publication Date
JP2007250961A true JP2007250961A (en) 2007-09-27

Family

ID=38594914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006074293A Pending JP2007250961A (en) 2006-03-17 2006-03-17 Light-emitting element array

Country Status (1)

Country Link
JP (1) JP2007250961A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231462A (en) * 2008-03-21 2009-10-08 Sanken Electric Co Ltd Semiconductor light-emitting apparatus
CN102468380A (en) * 2010-11-23 2012-05-23 孙智江 Manufacturing method of LED (Light Emitting Diode) electrodes with equal heights
JP2013042109A (en) * 2011-07-21 2013-02-28 Fuji Xerox Co Ltd Light emitting element, light emitting element array, optical writing head, and image formation device
US8729569B2 (en) 2009-09-16 2014-05-20 Fuji Xerox Co., Ltd. Light-emitting chip, print head and image forming apparatus
WO2014129709A1 (en) * 2013-02-20 2014-08-28 고려대학교 산학협력단 Vertical light-emitting device provided with transparent electrode and method for manufacturing same
KR101715714B1 (en) * 2015-09-22 2017-03-14 주식회사 레이토피아 Light generating device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945959A (en) * 1995-07-28 1997-02-14 Toshiba Corp Light emitting element
JP2004128175A (en) * 2002-10-02 2004-04-22 Nippon Sheet Glass Co Ltd Light emitting device and scanning light emitting device array chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945959A (en) * 1995-07-28 1997-02-14 Toshiba Corp Light emitting element
JP2004128175A (en) * 2002-10-02 2004-04-22 Nippon Sheet Glass Co Ltd Light emitting device and scanning light emitting device array chip

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231462A (en) * 2008-03-21 2009-10-08 Sanken Electric Co Ltd Semiconductor light-emitting apparatus
US8729569B2 (en) 2009-09-16 2014-05-20 Fuji Xerox Co., Ltd. Light-emitting chip, print head and image forming apparatus
CN102468380A (en) * 2010-11-23 2012-05-23 孙智江 Manufacturing method of LED (Light Emitting Diode) electrodes with equal heights
JP2013042109A (en) * 2011-07-21 2013-02-28 Fuji Xerox Co Ltd Light emitting element, light emitting element array, optical writing head, and image formation device
US8659035B2 (en) 2011-07-21 2014-02-25 Fuji Xerox Co., Ltd. Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
WO2014129709A1 (en) * 2013-02-20 2014-08-28 고려대학교 산학협력단 Vertical light-emitting device provided with transparent electrode and method for manufacturing same
US9559262B2 (en) 2013-02-20 2017-01-31 Korea University Research And Business Foundation Vertical type light emitting device having transparent electrode and method of manufacturing the same
KR101715714B1 (en) * 2015-09-22 2017-03-14 주식회사 레이토피아 Light generating device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US8035115B2 (en) Semiconductor apparatus, print head, and image forming apparatus
US7786495B2 (en) Light-emitting element array and image forming apparatus
US8659035B2 (en) Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
JP4825005B2 (en) Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus
JP4908837B2 (en) Light emitting element array and image forming apparatus
JP6435700B2 (en) Light emitting thyristor, light source head, and image forming apparatus
JP6738610B2 (en) Light emitting device and optical print head
EP0852817A1 (en) Surface light-emitting element and self-scanning type light-emitting device
US7491976B2 (en) Light-emitting element array and image forming apparatus
JP6123559B2 (en) Light-emitting thyristor, self-scanning light-emitting element array, optical writing head and image forming apparatus, light-emitting thyristor, and method of manufacturing self-scanning light-emitting element array
JP7171172B2 (en) Light emitting element, light emitting element array, exposure head, and image forming apparatus
JP2007250961A (en) Light-emitting element array
US20130049027A1 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US9059362B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP2013065591A (en) Light-emitting element, light-emitting element array, optical writing head and image formation apparatus
JP5327377B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP5140932B2 (en) Self-scanning light-emitting thyristor array
JP2013168581A (en) Light-emitting thyristor, light source head, and image forming apparatus
JP5327376B2 (en) Light emitting element, self-scanning light emitting element array, optical writing head, and image forming apparatus
US7361935B2 (en) Semiconductor device, LED print head, that uses the semiconductor, and image forming apparatus that uses the LED print head
JP2008060227A (en) Surface light emitting element, manufacturing method thereof, and image reading device and image writing device using the surface light emitting device
JP4140332B2 (en) Light emitting device and self-scanning light emitting device array chip
JP4704079B2 (en) Optical semiconductor device, LED head, and image forming apparatus using the same
JP4140358B2 (en) Light emitting thyristor, light emitting thyristor manufacturing method, and light emitting element array chip
JP2016152244A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306