JPH0945959A - Light emitting element - Google Patents

Light emitting element

Info

Publication number
JPH0945959A
JPH0945959A JP19318495A JP19318495A JPH0945959A JP H0945959 A JPH0945959 A JP H0945959A JP 19318495 A JP19318495 A JP 19318495A JP 19318495 A JP19318495 A JP 19318495A JP H0945959 A JPH0945959 A JP H0945959A
Authority
JP
Japan
Prior art keywords
layer
semiconductor region
light emitting
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19318495A
Other languages
Japanese (ja)
Inventor
Yukio Watanabe
幸雄 渡辺
Hiromoto Fujita
宏元 藤田
Akira Saeki
亮 佐伯
Katsuaki Kondou
且章 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19318495A priority Critical patent/JPH0945959A/en
Publication of JPH0945959A publication Critical patent/JPH0945959A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain an LED having a Bragg multilayer reflection film in which the forward voltage drop is suppressed while enhancing the efficiency, luminance and purity of wavelength. SOLUTION: In an LED having a Bragg semiconductor multilayer reflection film 12 sandwiched between pn junction emission layer 13, 14, 15 of double heterostructure and a semiconductor substrate 10, the structure is contrived to feed the pn junction emission layer 13, 14, 15 with a current not through a multilayer reflection film 12. For example, a trench is made from the surface down to a specific depth and one electrode 18 of LED is disposed on the bottom 17 of the trench.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体発光素子に
関する。具体的にいうと、ブラッグ型の多層反射膜を有
する発光ダイオード等の半導体発光素子に関する。
TECHNICAL FIELD The present invention relates to a semiconductor light emitting device. Specifically, it relates to a semiconductor light emitting device such as a light emitting diode having a Bragg-type multilayer reflective film.

【0002】[0002]

【従来の技術】半導体発光ダイオード(LED)は、半
導体材料やその構造を選定することにより種々の色、輝
度を有した製品等が知られている。これら半導体LED
は、一般には半導体単結晶基板上に、基板の持つ欠陥に
起因する不良品の発生を防ぐため、品質のよい単結晶
を、エピタキシャル成長させることにより作られてい
る。そして、これらのLEDでは、エピタキシャル成長
により多層構造として形成されたpn接合により電子と
正孔を再結合させることにより発光させている。pn接
合はエピタシャル成長中もしくは、結晶成長後にp型お
よびn型の不純物をドーピングすることにより形成する
のが一般的であり、通常その電流経路は基板表面に形成
された多層構造の各面に対して垂直となる方向であり、
電極はpn接合層をはさんで表面側と裏面側とに分けら
れ対向して設けられている。そしてLEDの重要な特性
の一つである輝度については、少しでも高輝度の製品を
得るべく、いわゆるブラッグ型の多層反射膜を用いて一
方向から効率良く光を取り出す工夫が試みられている。
またpn接合により、より効率よく光を発光させるため
に活性層の両側にヘテロ構造を設け、電子と正孔とを活
性層に閉じ込めるダブルヘテロ(DH)構造が採用され
ている。
2. Description of the Related Art Semiconductor light emitting diodes (LEDs) are known as products having various colors and luminances by selecting a semiconductor material and its structure. These semiconductor LEDs
Is generally produced by epitaxially growing a high-quality single crystal on a semiconductor single crystal substrate in order to prevent generation of defective products due to defects of the substrate. In these LEDs, electrons and holes are recombined by a pn junction formed as a multilayer structure by epitaxial growth to emit light. The pn junction is generally formed by doping p-type and n-type impurities during the epitaxial growth or after the crystal growth. Usually, the current path is formed on each surface of the multilayer structure formed on the substrate surface. Is a vertical direction,
The electrodes are divided into a front surface side and a back surface side with the pn junction layer in between, and are provided so as to face each other. Regarding brightness, which is one of the important characteristics of LEDs, attempts have been made to efficiently extract light from one direction using a so-called Bragg-type multilayer reflective film in order to obtain a product with even higher brightness.
Further, due to the pn junction, in order to emit light more efficiently, a hetero structure is provided on both sides of the active layer, and a double hetero (DH) structure in which electrons and holes are confined in the active layer is adopted.

【0003】図5は、従来のブラッグ型多層反射膜を有
したAlGaInPダブルヘテロ構造LEDの構造の一
例を示す(例えば、高効率InGaAIP緑色発色ダイ
オード;1991年のインターナショナル・コンファレ
ンス・オブ・ソリッド−ステートーデバイスアンド・マ
テリアルのエクステンデッドアブストラクト,横浜,Hi
gh-Efficiency InGaAlP Green Light-Emitting Diode;
Extended Abstract ofthe 1991 International Confere
nce on Solid State Device and Materials,Yokohama,
1991 p741〜742 を参照)。図5に示したLEDは、n
−GaAs基板30の上にn−GaAsバッファ層3
1,ブラッグ型多層反射膜32,n−(Alx
1-x 0.5 In0.5 Pクラッド層33,アンドープ−
(Aly Ga1-y0.5 In0.5 P活性層34,p−
(Alx Ga1-x 0.5 In0.5 Pクラッド層35,p
−GaAsキャップ層36が順次積層され、p−GaA
sキャップ層36の上にp型電極38が形成され、n−
GaAs基板30の下にn型電極が形成されている。こ
の様な構造とすることにより、発光した光が半導体多層
反射膜32で反射され、裏面側のn−GaAs基板に吸
収されること無く有効に表面側のp−AlGaInPク
ラッド層35側より取り出される。LEDの発光波長を
λ、屈折率をnとしたときに、この半導体多層膜32
は、高屈折率のλ/4n膜と低屈折率膜のλ/4n膜を
多層形成したブラッグ反射膜を構成している。ここで高
屈折率膜はn−(Alz Ga1-z 0.5 In0.5 P(0
≦z<1)で、低屈折率膜は、n−Al0.5 In0.5
である。この様な構造とすることにより、発光波長領域
で高い反射率の反射膜を形成することができる。活性層
から発せられ基板側へ向かう光は多層反射膜で反射され
素子の上面から出射されるため、光取り出し効率を向上
させることができる。なお、光取り出し面となるp−
(AlxGa1-x 0.5 In0.5 Pクラッド層35の表
面には、光取り出し効率を向上させるため、その一部に
のみp−GaAsキャップ層16を介して金属電極であ
るp型電極38が形成されている。
FIG. 5 shows an example of the structure of an AlGaInP double heterostructure LED having a conventional Bragg-type multilayer reflection film (for example, a high efficiency InGaAIP green color-developing diode; 1991 International Conference of Solid-Stay). Toe Device and Material Extended Abstract, Yokohama, Hi
gh-Efficiency InGaAlP Green Light-Emitting Diode;
Extended Abstract of the 1991 International Confere
nce on Solid State Device and Materials, Yokohama,
1991 p741-742). The LED shown in FIG.
-N-GaAs buffer layer 3 on the -GaAs substrate 30
1, Bragg-type multilayer reflective film 32, n- (Al x G
a1 -x ) 0.5 In 0.5 P cladding layer 33, undoped-
(Al y Ga 1-y) 0.5 In 0.5 P active layer 34, p-
(Al x Ga 1-x ) 0.5 In 0.5 P clad layer 35, p
-A GaAs cap layer 36 is sequentially stacked to form p-GaA.
A p-type electrode 38 is formed on the s cap layer 36, and n−
An n-type electrode is formed under the GaAs substrate 30. With such a structure, the emitted light is reflected by the semiconductor multilayer reflective film 32 and is effectively extracted from the p-AlGaInP clad layer 35 side on the front surface side without being absorbed by the n-GaAs substrate on the rear surface side. . When the emission wavelength of the LED is λ and the refractive index is n, this semiconductor multilayer film 32
Constitutes a Bragg reflection film in which a λ / 4n film having a high refractive index and a λ / 4n film having a low refractive index are formed in multiple layers. Here, the high refractive index film is n- (Al z Ga 1-z ) 0.5 In 0.5 P (0
≦ z <1), the low refractive index film is n-Al 0.5 In 0.5 P
It is. With such a structure, it is possible to form a reflective film having a high reflectance in the emission wavelength region. Light emitted from the active layer and traveling toward the substrate is reflected by the multilayer reflective film and emitted from the upper surface of the element, so that the light extraction efficiency can be improved. The p-
(Al x Ga 1-x) 0.5 In 0.5 P on the surface of the cladding layer 35, to improve the light extraction efficiency, p-type electrode 38 is a metal electrode through the p-GaAs cap layer 16 only in a part of Are formed.

【0004】[0004]

【発明が解決しようとする課題】図5に示すように、多
層反射膜32をDH構造を構成するn−(Alx Ga1-
x 0.5 In0.5 Pクラッド層33とGaAs基板30
の間に設けることにより、高い光取り出し効率を実現す
ることが可能になったが、多層反射膜32を設けること
に起因する素子抵抗の増加という新たな問題が発生し
た。多層反射膜に用いられているAlGaInP系の材
料は、高屈折率膜と低屈折率膜との接合界面における価
電子帯のバンドオフセットが大きいため、特にp型多層
反射膜を形成した場合等には、正孔の注入が容易に行え
ず、素子抵抗の増加が顕著になるという欠点があった。
この素子抵抗の増加は、順方向電圧の増加につながり、
消費電力の増加や発熱など素子特性にも悪影響を与える
という欠点があった。たとえばダイオード電流20mA
において0.1V程度の順方向電圧が増大していた。ま
た、近年では、より高反射率を得るために高屈折率膜と
してGaAsが使用されるようになってきており、多層
反射膜を構成するそれぞれのヘテロ接合界面におけるバ
ンドオフセットは、さらに大きくなり素子抵抗の増加が
顕著になって来ている。また図5に示したAlGaIn
PLEDでは、黄色や緑の発光色を得るため、発光層の
Al組成を高くするに従い、クラッド層とのヘテロ障壁
の高さは小さくなるため、キャリアはオーバーフローし
やすくなり、オーバーフローしたキャリアによるGaA
sバッファ層での赤外発光が問題になった。近年注目さ
れている通信用光ファイバーにこの様な素子を用いる場
合、遠距離ではロスの少ない特定の波長領域のみが選択
的に送信されるため問題は少ないが、この赤外成分は、
黄色発光のLEDで発光量全体の50%に達することが
あり、短距離の通信では、赤外発光の成分まで送信さ
れ、トータルの受光量が大きくなり過ぎるため誤作動の
要因になりやすいという問題があった。
As shown in FIG. 5, the multilayer reflective film 32 is made of n- (Al x Ga 1-, which forms a DH structure.
x ) 0.5 In 0.5 P clad layer 33 and GaAs substrate 30
Although it is possible to realize high light extraction efficiency by disposing the multi-layered reflective film 32 between them, there is a new problem that the element resistance increases due to the provision of the multilayer reflective film 32. Since the AlGaInP-based material used for the multilayer reflective film has a large band offset of the valence band at the junction interface between the high refractive index film and the low refractive index film, it is particularly useful when a p-type multilayer reflective film is formed. However, there is a drawback in that holes cannot be easily injected and the device resistance is significantly increased.
This increase in element resistance leads to an increase in forward voltage,
There is a drawback that the device characteristics such as an increase in power consumption and heat generation are adversely affected. For example, diode current 20mA
, The forward voltage was increased by about 0.1V. Further, in recent years, GaAs has been used as a high-refractive index film in order to obtain a higher reflectance, and the band offset at each heterojunction interface forming the multilayer reflection film is further increased. The increase in resistance is becoming noticeable. Also, the AlGaIn shown in FIG.
In a PLED, in order to obtain a yellow or green emission color, as the Al composition of the light emitting layer is increased, the height of the hetero barrier with the cladding layer becomes smaller, and carriers easily overflow.
Infrared emission in the s buffer layer became a problem. When such an element is used for a communication optical fiber, which has been attracting attention in recent years, there is little problem because only a specific wavelength region with less loss is selectively transmitted in a long distance, but this infrared component is
The yellow light emitting LED may reach 50% of the total light emission amount, and in short-distance communication, even the infrared light emission component is transmitted, and the total light reception amount becomes too large, which may cause a malfunction. was there.

【0005】本発明はかかる点に鑑みて成されたもの
で、ブラッグ型多層反射膜が設けられたDH構造LED
等に於いて光取り出し効率の向上という長所を生かしつ
つ、多層反射膜に起因する素子抵抗の増加、ひいては順
方向電圧の増加を回避するための電流注入用電極構造を
有する発光素子、及び赤外発光を防止するための電流注
入用電極構造を有する発光素子を提供するものである。
The present invention has been made in view of the above points, and has a DH structure LED provided with a Bragg type multilayer reflective film.
In the light emitting element having an electrode structure for current injection for avoiding an increase in element resistance due to the multilayer reflective film and an increase in forward voltage, and an infrared ray, while taking advantage of the advantage of improving the light extraction efficiency. The present invention provides a light emitting device having a current injection electrode structure for preventing light emission.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明による発光素子は図1または図2に示すよう
に、半導体基板10,20と、半導体基板10,20の
上部に設けられたブラッグ型半導体多層反射膜12(以
下反射膜という)と、反射膜12の上部に設けられたp
n接合からなる発光層13,14,15と、このpn接
合からなる発光層13,14,15に所定の電流を印加
するための第1の金属電極18および第2の金属電極1
9とを少なく共具備するLED等の発光素子であり、p
n接合に印加する主電流が、反射膜12を介さず流れる
ように、この主電流の経路が選定され、かつ第1の金属
電極18および第2の金属電極が配置されていることを
特徴とする(請求項1参照)。
In order to achieve the above object, a light emitting device according to the present invention is provided on a semiconductor substrate 10, 20 and an upper portion of the semiconductor substrate 10, 20 as shown in FIG. 1 or 2. Bragg-type semiconductor multilayer reflective film 12 (hereinafter referred to as a reflective film), and p provided on the reflective film 12.
The light emitting layers 13, 14, 15 made of an n-junction, and the first metal electrode 18 and the second metal electrode 1 for applying a predetermined current to the light emitting layers 13, 14, 15 made of a pn junction.
9 is a light-emitting element such as an LED that has both 9 and p,
The main current path is selected so that the main current applied to the n-junction flows without passing through the reflective film 12, and the first metal electrode 18 and the second metal electrode are arranged. (Refer to claim 1).

【0007】好ましくは図1又は図2に示すように、p
n接合からなる発光層は第1導電型の第1の半導体領域
13と、第2導電型の第2の半導体領域15とを少なく
とも具備した発光層であり、第1の半導体領域13は反
射膜12の上部に形成され、第2の半導体領域15は第
1の半導体領域13の上部に形成されてpn接合をな
し、第1の金属電極18は、第2の半導体領域15の上
部側から第2の半導体領域15を貫通し、第1の半導体
領域13に達する溝部の底部に形成され、第2の金属電
極19は、第2の半導体領域15の上部に形成されてい
ることである(請求項2参照)。すなわち第1の金属電
極18と第2の金属電極19とは同一主表面から共に取
り出されている。ここで第1導電型とは、たとえば、n
型導電型を意味し、第2導電型とは第1導電型と反対導
電型のp型導電型を意味する。この場合第1の金属電極
18とはn型のオーミック電極を、第2の金属電極19
とはp型のオーミック電極ということになる。ただし、
導電型を全く逆にして第1導電型をp型、第2導電型を
n型としてもよいことはもちろんである。
Preferably, as shown in FIG. 1 or 2, p
The n-junction light emitting layer is a light emitting layer including at least a first conductivity type first semiconductor region 13 and a second conductivity type second semiconductor region 15, and the first semiconductor region 13 is a reflective film. 12, the second semiconductor region 15 is formed on the first semiconductor region 13 and forms a pn junction, and the first metal electrode 18 is formed on the second semiconductor region 15 from the upper side. That is, the second metal electrode 19 is formed on the bottom of the groove that penetrates the second semiconductor region 15 and reaches the first semiconductor region 13, and the second metal electrode 19 is formed on the upper part of the second semiconductor region 15. (See item 2). That is, the first metal electrode 18 and the second metal electrode 19 are both taken out from the same main surface. Here, the first conductivity type means, for example, n
Type conductivity type, and the second conductivity type means a p-type conductivity type opposite to the first conductivity type. In this case, the first metal electrode 18 is an n-type ohmic electrode, and the second metal electrode 19 is
Means a p-type ohmic electrode. However,
Of course, the conductivity types may be reversed, and the first conductivity type may be p-type and the second conductivity type may be n-type.

【0008】より好ましくは、図1又は図2に示すよう
に、反射膜12と半導体基板10,20との間に第1導
電型のバッファ層11,21が形成され(請求項3参
照)、あるいは、第2の半導体領域15と第2の金属電
極19との間に第2導電型のキャップ層16が形成され
ていることである(請求項4参照)。
More preferably, as shown in FIG. 1 or 2, buffer layers 11, 21 of the first conductivity type are formed between the reflective film 12 and the semiconductor substrates 10, 20 (see claim 3). Alternatively, the second conductive type cap layer 16 is formed between the second semiconductor region 15 and the second metal electrode 19 (see claim 4).

【0009】本発明の第1の特徴の構成において、さら
に好ましくは、前記pn接合からなる発光層は、第1導
電型の第1のクラッド層13と、第2導電型の第2のク
ラッド層15と、第1および第2のクラッド層に挟まれ
たアンドープの活性層14からなるダブルヘテロ接合
(DH)構造を具備することである(請求項5参照)。
このDH構造は、代表的には、クラッド層は(Alx
1-x 0.5 In0.5 P層であり、活性層が(Aly
1-y 0.5 In0.5 P層であり(請求項6参照)、n
型のクラッド層とn型のクラッド層13とp型のクラッ
ド層15とによりアンドープの活性層14がサンドイッ
チ状に挟まれるような構造をいう。クラッド層のAIの
組成xは0.7<x<1程度が望ましく、活性層のAI
の組成yは0<y<0.6程度が望ましい。DH構造は
AlGaAs系等他のDH構造でもよい。ここでアンド
ープとは故意には不純物をドープしていないということ
を意味し、1×1014〜2×1016cm-3程度の残留不
純物があってもかまわない。
In the structure of the first feature of the present invention, more preferably, the light emitting layer composed of the pn junction is a first clad layer 13 of a first conductivity type and a second clad layer of a second conductivity type. 15 and a double heterojunction (DH) structure including an undoped active layer 14 sandwiched between the first and second cladding layers (see claim 5).
In this DH structure, the cladding layer is typically (Al x G
a 1-x) is 0.5 an In 0.5 P layer, the active layer (Al y G
a 1-y ) 0.5 In 0.5 P layer (see claim 6), n
A structure in which an undoped active layer 14 is sandwiched between a type clad layer, an n type clad layer 13, and a p type clad layer 15. The composition x of AI of the clad layer is preferably about 0.7 <x <1.
The composition y is preferably 0 <y <0.6. The DH structure may be another DH structure such as an AlGaAs type. Here, “undoped” means that impurities are not intentionally doped, and there may be residual impurities of about 1 × 10 14 to 2 × 10 16 cm −3 .

【0010】さらに好ましくは、図2に示すように半導
体基板は半絶縁性GaAs基板20であることである。
More preferably, as shown in FIG. 2, the semiconductor substrate is a semi-insulating GaAs substrate 20.

【0011】本発明の第2の特徴は図3に示すように、
半導体基板10と、半導体基板10の上部に設けられた
反射膜12と、反射膜12の上部に設けられたpn接合
からなる発光層13,14,15と、このpn接合から
なる発光層13,14,15に所定の電流を印加するた
めの第1の金属電極18および第2の金属電極19とを
少なくとも具備するLED等の発光素子であり、pn接
合からなる発光層は第1導電型の第1の半導体領域13
と、第2導電型の第2の半導体領域15とを少なくとも
具備し、第1の半導体領域13は反射層12の上部に形
成され、第2の半導体領域15は第1の半導体領域13
の上部に形成され、第1の金属電極18は、半導体基板
10の裏面から、反射層を貫通し、第1の半導体領域1
3に達する溝部の底部に形成され、第2の金属電極19
は、第2の半導体領域15の上部に形成され、pn接合
に印加する主電流が反射膜12を介さずに流れるように
主電流の経路が選定されていることである(請求項8参
照)。
The second feature of the present invention is as shown in FIG.
The semiconductor substrate 10, the reflection film 12 provided on the semiconductor substrate 10, the light emitting layers 13, 14 and 15 provided on the reflection film 12 and having the pn junction, and the light emitting layer 13 having the pn junction, A light emitting element such as an LED having at least a first metal electrode 18 and a second metal electrode 19 for applying a predetermined current to the electrodes 14 and 15, and a light emitting layer formed of a pn junction has a first conductivity type. First semiconductor region 13
And a second semiconductor region 15 of the second conductivity type, the first semiconductor region 13 is formed on the reflective layer 12, and the second semiconductor region 15 is the first semiconductor region 13.
The first metal electrode 18 formed on the upper surface of the semiconductor substrate 10 penetrates the reflective layer from the back surface of the semiconductor substrate 10,
3 formed on the bottom of the groove reaching the second metal electrode 19
Means that the main current path is formed so that the main current applied to the pn junction flows through the second semiconductor region 15 without passing through the reflective film 12 (see claim 8). .

【0012】好ましくは、pn接合からなる発光層は、
第1導電型の第1のクラッド層13と、第2導電型の第
2のクラッド層15と、第1および第2のクラッド層に
挟まれたアンドープの活性層14とから構成されること
である。
[0012] Preferably, the light emitting layer comprising a pn junction is
By including the first conductivity type first cladding layer 13, the second conductivity type second cladding layer 15, and the undoped active layer 14 sandwiched between the first and second cladding layers. is there.

【0013】本発明の第3の特徴は、図4に示すよう
に、半導体基板10と、半導体基板10の上部に設けら
れた反射膜12と、反射膜12の上部に設けられたpn
接合からなる発光層13,14,15と、このpn接合
からなる発光層13,14,15に所定の電流を印加す
るための第1の金属電極18および第2の金属電極19
とを少なくとも具備するLED等の発光素子であり、p
n接合からなる発光層は第1導電型の第1の半導体領域
13と、第2導電型の第2の半導体領域15とを少なく
とも具備し、第1の半導体領域13は反射層12の上部
に形成され、第2の半導体領域15は第1の半導体領域
13の上部に形成され、第1の金属電極18は、反射膜
12の一部を貫通して設けられた第1の半導体領域13
と半導体基板10とを電気的に短絡する短絡45領域を
介して、第1の半導体領域13と電気的に接続されるべ
く、半導体基板10の裏面に形成され、第2の金属電極
19は、第2の半導体領域15の上部に形成され、pn
接合に印加する主電流が反射膜12を介さずに流れるよ
うに主電流の経路が選定されていることである(請求項
9参照)。電気的に短絡とはその間の電圧降下がLED
の順方向電圧降下に影響を与えない程度の小さな抵抗値
となるように電気的に接続することをいう。
As shown in FIG. 4, the third feature of the present invention is that the semiconductor substrate 10, the reflecting film 12 provided on the semiconductor substrate 10, and the pn provided on the reflecting film 12 are provided.
The light emitting layers 13, 14, 15 made of junctions, and the first metal electrode 18 and the second metal electrode 19 for applying a predetermined current to the light emitting layers 13, 14, 15 made of the pn junction.
A light emitting element such as an LED including at least
The light emitting layer formed of an n-junction includes at least a first semiconductor region 13 of the first conductivity type and a second semiconductor region 15 of the second conductivity type, and the first semiconductor region 13 is formed on the reflective layer 12. The second semiconductor region 15 is formed on the first semiconductor region 13 and the first metal electrode 18 is formed so as to penetrate a part of the reflective film 12.
The second metal electrode 19 is formed on the back surface of the semiconductor substrate 10 so as to be electrically connected to the first semiconductor region 13 via a short circuit 45 region that electrically short-circuits the semiconductor substrate 10 with the second metal electrode 19. Pn formed on the second semiconductor region 15
That is, the main current path is selected so that the main current applied to the junction flows without passing through the reflection film 12 (see claim 9). An electrical short circuit means that the voltage drop between them is an LED
Is to be electrically connected so as to have a small resistance value that does not affect the forward voltage drop.

【0014】好ましくは、pn接合からなる発光層は、
第1導電型の第1のクラッド層13と、第2導電型の第
2のクラッド層15と、第1および第2のクラッド層に
挟まれたアンドープの活性層14とから構成されること
である。
Preferably, the light emitting layer comprising a pn junction is
By including the first conductivity type first cladding layer 13, the second conductivity type second cladding layer 15, and the undoped active layer 14 sandwiched between the first and second cladding layers. is there.

【0015】好ましくは、図4に示すように短絡領域4
5の上部に絶縁領域44を設けたことである(請求項1
0参照)。絶縁領域44としては空隙(エヤーギャッ
プ)を用いてもよい。
Preferably, as shown in FIG. 4, the short circuit area 4
That is, the insulating region 44 is provided on the upper part of 5 (claim 1
0). A void (air gap) may be used as the insulating region 44.

【0016】上述した本発明の特徴によれば、ブラッグ
型半導体多層反射膜12上にDH構造等からなるpn接
合発光層を有する発光素子において、pn接合発光層に
電流を注入するためのp型電極又はn型電極のうちのい
ずれか一方は多層反射膜12上、若しくは多層反射膜1
2と接する層(たとえばクラッド層)に形成し、もう一
方の電極はpn接合発光層を構成する層のうち多層反射
膜と接する層とは反対側の層の側に形成することにより
多層反射膜12を電流が貫通することなく、発光層に電
流が注入可能となる。したがって、本発明の構造によれ
ば、多層反射膜に起因する素子抵抗の増加、ひいては順
方向電圧の増加を回避することが出来、同時に光取り出
し効率の向上という長所も生かせる。また、本発明の特
徴によれば、半導体多層膜構造上に設けられたDH構造
からオーバーフローしたキャリアが、半導体多層膜を通
過し、半導体基板側に達し、GaAsバッファ層等で赤
外光を発する事もなくなる。
According to the above-mentioned features of the present invention, in the light emitting device having the pn junction light emitting layer having the DH structure or the like on the Bragg type semiconductor multilayer reflection film 12, the p type for injecting current into the pn junction light emitting layer. Either the electrode or the n-type electrode is on the multilayer reflective film 12 or the multilayer reflective film 1
2 is formed on a layer (for example, a clad layer) which is in contact with 2, and the other electrode is formed on the layer opposite to the layer which is in contact with the multilayer reflective film among the layers constituting the pn junction light emitting layer. The current can be injected into the light emitting layer without the current passing through 12. Therefore, according to the structure of the present invention, it is possible to avoid an increase in element resistance due to the multilayer reflective film, and thus an increase in forward voltage, and at the same time, it is possible to take advantage of an improvement in light extraction efficiency. Further, according to the feature of the present invention, the carriers overflowing from the DH structure provided on the semiconductor multilayer film structure pass through the semiconductor multilayer film, reach the semiconductor substrate side, and emit infrared light in the GaAs buffer layer or the like. Things are gone.

【0017】[0017]

【発明の実施の形態】以下、本発明の詳細を以下の図に
示す実施の形態によって説明する。図1は本発明の第1
の実施の形態に係る多層反射膜を具備するDH型LED
構造を示す。図1において、n−GaAs基板10の上
に、n−GaAsバッファ層11を介して、厚さλ/4
nとした高屈折率膜n−(Al0.5 Ga0.5 0.5 In
0.5 P及び低屈折率膜n−Al0.5 In0.5 Pの周期構
造からなるブラッグ型半導体多層反射膜12が形成され
ている。この上にn−Al0.5 In0.5 Pクラッド層1
3,アンドープ(Al0.45Ga0.550.5 In0.5 P活
性層14,p−Al0.5In0.5 Pクラッド層15から
なるDH構造が形成され、さらにこのDH構造の上にp
−GaAsキャップ層16が形成されている。図1に示
すようにp−GaAsキャップ層16はp−Al0.5
0.5 Pクラッド層15の一部の上にのみ形成され、こ
のp−GaAsキャップ層16の上にAuZn合金から
なるp型電極が19が形成されている。p−Al0.5
0.5 Pクラッド層15,アンドープ(Al0.45Ga
0.550.5 In0.5 P活性層14を貫通し、n−Al
0.5 In0.5 Pクラッド層13に達する溝の底部に、A
uGe合金からなるn型電極18がp−Al0.5 In
0.5 Pクラッド層13と電気的に接続するように形成さ
れている。図示を省略するが、図1に示す素子は、リー
ドフレームに導電性接着剤でn−GaAs基板10側を
下に所定のステムあるいはフレームにマウントし、n電
極18および、p電極19へワイヤボンディングを行う
か、あるいはn電極18から導電性接着剤で直接フレー
ムへ接続することにより、外部回路との電気的接続を可
能とする。あるいは図1に示す素子を他のスイッチング
素子とモノリシックに集積化してもよい。図1に示した
構造はオーミックコンタクトをなす金属電極であるn電
極18およびp電極19が同一表面側にあるのでモノリ
シック化が容易である。
BEST MODE FOR CARRYING OUT THE INVENTION The details of the present invention will be described below with reference to the embodiments shown in the following drawings. FIG. 1 shows the first embodiment of the present invention.
DH type LED having a multilayer reflective film according to the embodiment
The structure is shown. In FIG. 1, a thickness λ / 4 is formed on an n-GaAs substrate 10 with an n-GaAs buffer layer 11 interposed therebetween.
n- (Al 0.5 Ga 0.5 ) 0.5 In
A Bragg-type semiconductor multilayer reflective film 12 having a periodic structure of 0.5 P and a low refractive index film n-Al 0.5 In 0.5 P is formed. On top of this, n-Al 0.5 In 0.5 P clad layer 1
3, an undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P active layer 14, a p-Al 0.5 In 0.5 P clad layer 15 are formed into a DH structure, and a p layer is formed on the DH structure.
-A GaAs cap layer 16 is formed. As shown in FIG. 1, the p-GaAs cap layer 16 has p-Al 0.5 I.
A p-type electrode 19 made of an AuZn alloy is formed only on a part of the n 0.5 P clad layer 15, and on this p-GaAs cap layer 16. p-Al 0.5 I
n 0.5 P cladding layer 15, undoped (Al 0.45 Ga
0.55 ) 0.5 In 0.5 P penetrates the active layer 14 and
At the bottom of the groove reaching the 0.5 In 0.5 P clad layer 13, A
The n-type electrode 18 made of uGe alloy is p-Al 0.5 In
It is formed so as to be electrically connected to the 0.5 P cladding layer 13. Although not shown, in the element shown in FIG. 1, a lead frame is mounted on a predetermined stem or frame with a conductive adhesive on the n-GaAs substrate 10 side downward, and wire-bonded to the n-electrode 18 and the p-electrode 19. Or by connecting the n-electrode 18 directly to the frame with a conductive adhesive to enable electrical connection with an external circuit. Alternatively, the element shown in FIG. 1 may be monolithically integrated with another switching element. In the structure shown in FIG. 1, since the n electrode 18 and the p electrode 19 which are ohmic contact metal electrodes are on the same surface side, monolithicization is easy.

【0018】図1においてブラッグ型の多層反射膜はL
EDの発光波長λに対し、λ/4nの膜厚の高屈折率膜
とλ/4nの膜厚の低屈折率膜とをたとえば、20周期
積層すればよい。なお、多層反射膜の反射率は10周期
程度で90%以上の反射率となるので、10周期の積層
でもかまわない。また、n−Al0.5 In0.5 Pクラッ
ド層13はSiドープで不純物密度4×1017cm-3
1×1018cm-3,厚さ0.3〜1μmとし,アンドー
プ(Al0.45Ga0.550.5 In0.5 P活性層14は不
純物密度1×1015〜1×1016cm-3,厚さ0.2〜
0.6μmとし,p−Al0.5 In0.5 Pクラッド層1
5はZnドープで、不純物密度4×1017〜1×1018
cm-3,厚さ0.5〜1μmとし,p−GaAsキャッ
プ層16は不純物密度1×1018〜1×1019cm-3
厚さ10nm〜50nmとすればよい。なお、本発明の
第1の実施の形態におけるクラッド層13,15はより
一般的には(AIx Ga1-x 0.5 In0.5 P層(0.
7<x<1)としてもよく、活性層14は(AIy Ga
1-y 0.5 In0.5 P層(0<y<0.6)としてもよ
い。
In FIG. 1, the Bragg type multilayer reflection film is L
For the emission wavelength λ of the ED, a high-refractive index film having a film thickness of λ / 4n and a low-refractive index film having a film thickness of λ / 4n may be stacked, for example, 20 cycles. The reflectance of the multilayer reflective film is 90% or more in about 10 cycles, so that 10 cycles of lamination may be used. The n-Al 0.5 In 0.5 P cladding layer 13 is Si-doped and has an impurity density of 4 × 10 17 cm −3 .
The undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P active layer 14 has an impurity density of 1 × 10 15 to 1 × 10 16 cm -3 and a thickness of 0 × 10 18 cm −3 and a thickness of 0.3 to 1 μm. .2-
0.6 μm, p-Al 0.5 In 0.5 P clad layer 1
5 is Zn-doped and has an impurity density of 4 × 10 17 to 1 × 10 18.
cm -3, and a thickness of 0.5 to 1 [mu] m, p-GaAs cap layer 16 may be a thick 10nm~50nm in impurity concentration 1 × 10 18 ~1 × 10 19 cm -3. The cladding layers 13 and 15 in the first embodiment of the present invention are more generally (AI x Ga 1-x ) 0.5 In 0.5 P layers (0.
7 <x <1 and the active layer 14 may be (AI y Ga).
It may be a 1-y ) 0.5 In 0.5 P layer (0 <y <0.6).

【0019】図1の構造では半導体多層反射膜12を介
さずに発光層に電流が注入されるため半導体多層反射膜
が無い素子と同等の低い素子抵抗とすることができ、L
EDの順方向電圧が低下し、発熱、消費電力が大幅に低
下する。また、図1の構造により半導体多層反射膜構造
上に設けられたDH構造からオーバーフローしたキャリ
アは、半導体多層反射膜を通過し、GaAsバッファ層
11に達し、赤外光を発する事もない。
In the structure of FIG. 1, current is injected into the light emitting layer without passing through the semiconductor multi-layer reflective film 12, so that a low element resistance equivalent to that of an element without the semiconductor multi-layer reflective film can be obtained.
The forward voltage of the ED is reduced, and heat generation and power consumption are significantly reduced. Further, the carriers overflowing from the DH structure provided on the semiconductor multilayer reflective film structure by the structure of FIG. 1 pass through the semiconductor multilayer reflective film, reach the GaAs buffer layer 11, and do not emit infrared light.

【0020】なお、より順方向降下電圧を低下させるた
めにはn型電極18の下部に5×1018cm-3〜2×1
19cm-3程度のn+ コンタクト領域を、必要に応じ
て、形成すればよい(n+ コンタクト領域は図示を省略
する)。
In order to further reduce the forward drop voltage, 5 × 10 18 cm −3 to 2 × 1 is formed below the n-type electrode 18.
An n + contact region of about 0 19 cm −3 may be formed if necessary (the n + contact region is not shown).

【0021】本発明の第1の実施の形態に示したDH構
造LEDは、以下のような製造方法により製造できる。
The DH structure LED shown in the first embodiment of the present invention can be manufactured by the following manufacturing method.

【0022】(a)まず、有機金属気相成長法(MOC
VD法)、CBE(Chemical Beam Ep
itaxy)法、MBE(Molecular Bea
mEpitaxy)法、ALE(Atomic Lay
er Epitaxy)法あるいはMLE(Molec
ular Layer Epitaxy)法等のエピタ
キシャル成長技術を用いて、n−GaAs基板10の上
にn−GaAsバッファ層11,n−(Al0.5 Ga
0.5 0.5 In0.5 P/n−Al0.5 In0.5P多層反
射膜12,n−Al0.5 In0.5 Pクラッド層13,ア
ンドープ(Al0.45Ga0.550.5 In0.5 P活性層1
4,p−Al0.5 In0.5 Pクラッド層15,p−Ga
Asキャップ層16の多層連続エピタキシャル成長を行
う。n−GaAs基板1としては、例えばSiドープの
(100)面の2〜30°オフ基板を用いればよい。
(A) First, metal organic chemical vapor deposition (MOC)
VD method), CBE (Chemical Beam Ep)
Itaxy) method, MBE (Molecular BEA)
m Epitaxy method, ALE (Atomic Lay)
er Epitaxy) method or MLE (Molec)
The n-GaAs buffer layer 11 and n- (Al 0.5 Ga) are formed on the n-GaAs substrate 10 by using an epitaxial growth technique such as a U.S.A.
0.5 ) 0.5 In 0.5 P / n-Al 0.5 In 0.5 P multilayer reflective film 12, n-Al 0.5 In 0.5 P clad layer 13, undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P active layer 1
4, p-Al 0.5 In 0.5 P clad layer 15, p-Ga
Multilayer continuous epitaxial growth of the As cap layer 16 is performed. As the n-GaAs substrate 1, for example, a Si-doped (100) plane 2 to 30 ° off substrate may be used.

【0023】MOCVD法としては、常圧MOCVDで
も減圧MOCVDでも可能であるが、望ましくは、減圧
MOCVD法、特に縦型減圧MOCVD法によるのがよ
い。III 族の原料ガスとしてはトリエチルガリウム(T
EG)、TMAAI(トリメチルアミンアラン)、TM
AI(トリメチルアルミニウム)、トリメチルインジウ
ム(TMI)など、V族の原料ガスとしてはホスフィン
(PH3 )、アルシン(AsH3 )などを用いる。ある
いはターシャリー・ブチル・フォスフィン(((C4
9 )PH2 ;TBP)、ターシャリー・ブチル・アルシ
ン((C4 9)AsH2 ;TBA)などを用いてもよ
い。n型のドーパントガスとしては、モノシラン(Si
4 )、ジシラン(Si2 6 )、あるいはジエチルセ
レン(DESe)、ジエチルテルル(DETe)等を用
いればよいが、モノシランが好ましい。p型のドーパン
トガスとしてはジエチル亜鉛(DEZn)あるいはトリ
メチルガリウム(TMG)を用いてよい。これらの原料
ガスおよびドーパントガスはマスフローコントローラ等
を用いて5kPa〜10kPaの減圧に制御された反応
管中に導入される。V族の原料ガスとIII 族の原料ガス
との比、いわゆるV/III 比は、たとえば120〜17
0程度で行えばよい。成長時の基板温度はたとえば65
0℃〜700℃程度で行えばよい。あるいはCBE法で
成長する場合、圧力1.3×10-3Paにおいて、基板
温度520℃で、TEGとAsH3 を導入しn−GaA
sバッファ層11,p−GaAsキャップ層16を成長
し、基板温度480〜520℃でTEG、TMAI、T
MIとPH3 によりn−(Al0.5 Ga0.5 0.5 In
0.5 P層を成長し、さらに、TMAI、TMIとPH3
とにより多層反射膜のn−Al0.5 In0.5 P層、n−
Al0.5 In0.5 Pクラッド層13等を成長すればよ
い。
The MOCVD method may be atmospheric pressure MOCVD or low pressure MOCVD, but preferably, low pressure MOCVD method, particularly vertical type low pressure MOCVD method. Triethyl gallium (T
EG), TMAAI (trimethylamine alane), TM
AI (trimethylaluminum), trimethylindium (TMI), or the like is used as a group V source gas such as phosphine (PH 3 ) or arsine (AsH 3 ). Or tertiary butyl phosphine (((C 4 H
9 ) PH 2 ; TBP), tertiary butyl arsine ((C 4 H 9 ) AsH 2 ; TBA) and the like may be used. As the n-type dopant gas, monosilane (Si
H 4 ), disilane (Si 2 H 6 ), diethyl selenium (DESe), diethyl tellurium (DETe) or the like may be used, but monosilane is preferable. Diethylzinc (DEZn) or trimethylgallium (TMG) may be used as the p-type dopant gas. These raw material gas and dopant gas are introduced into a reaction tube controlled to a reduced pressure of 5 kPa to 10 kPa using a mass flow controller or the like. The ratio of the group V source gas to the group III source gas, the so-called V / III ratio, is, for example, 120 to 17.
It may be performed at about 0. The substrate temperature during growth is, for example, 65
It may be performed at about 0 ° C to 700 ° C. Alternatively, when growing by the CBE method, at a substrate temperature of 520 ° C. under a pressure of 1.3 × 10 −3 Pa, TEG and AsH 3 are introduced and n-GaA is introduced.
The s buffer layer 11 and the p-GaAs cap layer 16 are grown, and TEG, TMAI, and T are formed at a substrate temperature of 480 to 520 ° C.
N- (Al 0.5 Ga 0.5 ) 0.5 In by MI and PH 3
0.5 P layer is grown, and then TMAI, TMI and PH 3 are added.
And n-Al 0.5 In 0.5 P layer of the multilayer reflective film, n-
The Al 0.5 In 0.5 P clad layer 13 and the like may be grown.

【0024】なお、CBE法に用いるソースガスを交互
導入し、半導体基板上の交換表面反応を用いればMLE
法となる。たとえば基板温度480℃、圧力6×10-4
Pa、においてTEGを4秒導入、3秒真空排気、As
3 を20秒導入、その後3秒真空排気という一連のガ
ス導入1サイクルでGaAs1分子層が成長できるの
で、MLE法によれば図1の積層ウエハは分子層単位の
精度を有した構造となる。特に多層反射膜12をλ/4
nの厚さで精密に制御して形成する場合には、MLE法
が好適である。また厚みや、その厚みの精度に応じて、
MLE法とMOCVD法(あるいはCBE法)とを組み
合わせて成長してもよい。
If the source gas used in the CBE method is alternately introduced and the exchange surface reaction on the semiconductor substrate is used, MLE is used.
It becomes law. For example, substrate temperature 480 ° C, pressure 6 × 10 -4
Introduced TEG for 4 seconds at Pa, evacuated for 3 seconds, As
Since one molecular layer of GaAs can be grown by a series of gas introduction 1 cycle of introducing H 3 for 20 seconds and then evacuating for 3 seconds, the laminated wafer of FIG. 1 has a structure with an accuracy of a molecular layer according to the MLE method. . In particular, the multilayer reflective film 12 is set to λ / 4
The MLE method is preferable when the layer is precisely controlled with the thickness of n. Also, depending on the thickness and accuracy of the thickness,
The MLE method and the MOCVD method (or the CBE method) may be combined and grown.

【0025】(b)次に、このように連続エピタキシャ
ル成長した多層構造のウェハを反応管より取り出し、フ
ォトリソグラフィーにより所定の部分をフォトレジスト
(以下レジストという)でカバーしそれ以外の部分を、
硫酸系エッチング液でp−GaAsキャップ層16をエ
ッチングし、続けて熱燐酸でp−AI0.5 In0.5 Pク
ラッド層15をエッチングし、さらにこのフォトレジス
トをマスクとしBr系エッチング液を用いて、アンドー
プ(AI0.45Ga0.550.5 In0.5 P活性層14をエ
ッチング除去し、再び熱リン酸でn−Al0.5 In0.5
Pクラッド層13の一部を残すように連続的にエッチン
グする。あるいはこのエッチングは、n−AI0.5 In
0.5 Pクラッド層13の一部を残さずに多層反射膜に達
するまで行ってもよい。
(B) Next, the wafer having a multilayer structure thus continuously epitaxially grown is taken out from the reaction tube, a predetermined portion is covered with a photoresist (hereinafter referred to as a resist) by photolithography, and the other portion is covered.
The p-GaAs cap layer 16 was etched with a sulfuric acid-based etching solution, the p-AI 0.5 In 0.5 P clad layer 15 was subsequently etched with hot phosphoric acid, and the photoresist was used as a mask to undoped the Br-type etching solution. (AI 0.45 Ga 0.55 ) 0.5 In 0.5 P The active layer 14 is removed by etching, and n-Al 0.5 In 0.5 is again added with hot phosphoric acid.
The P clad layer 13 is continuously etched so as to leave a part thereof. Alternatively, this etching is performed using n-AI 0.5 In
You may carry out until it reaches a multilayer reflective film, without leaving a part of 0.5 P clad layer 13.

【0026】そしてこのp−GaAsキャップ層16,
p−Al0.5 In0.5 Pクラッド層15,アンドープ
(Al0.45Ga0.550.5 In0.5 P活性層14,およ
びn−Al0.5 In0.5 Pクラッド層13のエッチング
に用いたレジストを除去し、溝部底部にオーミックコン
タクトをなす金属電極であるn型電極18を形成する。
n型電極18の形成はいわゆるリフトオフ法を用いれば
よい。すなわち、リフトオフのためレジストを全面に塗
布し、フォトリソグラフィーによりn型電極18形成予
定以外の部分に所定のレジストパターンを形成し、その
上からAuGe膜を真空蒸着あるいはスパッタリングに
より堆積する。たとえば200nm〜1μmの厚さのA
u−Ge(12wt%)膜をEB蒸着法にて形成する。
その後レジストを除去すれば、図1に示したような形状
のn型電極18が形成される。リフトオフ法を用いず、
通常のフォトリソグラフィーで、KI/I2 溶液等のハ
ロゲン/ハロゲン化塩系のエッチャントあるいはシアン
系エッチャント等所定のエッチャントでエッチングして
も同様なパターンは得られるが、リフトオフ法の方が簡
便である。その後、H2 雰囲気中あるいはN2 等の不活
性ガス雰囲気で360〜450℃で電極のシンタリング
を行う。360℃で2秒程度のシンタリングが好まし
い。なお、n型電極18の下部にイオン注入法又は選択
エピタキシャル成長法を用いて5×1018〜2×1019
cm-3程度のn+ −AI0.5 In0.5 Pコンタクト領域
を形成し、その後にAu−Ge膜等を堆積する方がコン
タクト抵抗が低減化されるので好ましい。
The p-GaAs cap layer 16,
The resist used for etching the p-Al 0.5 In 0.5 P clad layer 15, the undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P active layer 14, and the n-Al 0.5 In 0.5 P clad layer 13 was removed, and the bottom of the groove was removed. An n-type electrode 18 which is a metal electrode forming an ohmic contact is formed.
The so-called lift-off method may be used to form the n-type electrode 18. That is, a resist is applied to the entire surface for lift-off, a predetermined resist pattern is formed on a portion other than the portion where the n-type electrode 18 is to be formed by photolithography, and an AuGe film is deposited thereon by vacuum vapor deposition or sputtering. For example, A with a thickness of 200 nm to 1 μm
A u-Ge (12 wt%) film is formed by the EB vapor deposition method.
Then, if the resist is removed, the n-type electrode 18 having the shape shown in FIG. 1 is formed. Without using the lift-off method,
The same pattern can be obtained by etching with a predetermined etchant such as a halogen / halogenated salt-based etchant such as a KI / I 2 solution or a cyan-based etchant by ordinary photolithography, but the lift-off method is simpler. . Thereafter, sintering of the electrodes is performed at 360 to 450 ° C. in an H 2 atmosphere or an inert gas atmosphere such as N 2 . Sintering at 360 ° C. for about 2 seconds is preferable. It should be noted that 5 × 10 18 to 2 × 10 19 is formed below the n-type electrode 18 by using an ion implantation method or a selective epitaxial growth method.
It is preferable to form an n + -AI 0.5 In 0.5 P contact region of about cm −3 and then deposit an Au—Ge film or the like because the contact resistance can be reduced.

【0027】(c)n型電極18形成後、同様に、図1
に示すようにp−GaAsキャップ層16の所定の場所
にのみ、p型オーミック金属電極としてAuZn電極1
9を形成する。AuZn電極のパターニングも、AuG
e電極18と同様にリフトオフ法あるいは、ハロゲン/
ハロゲン化塩系等の所定のエッチャントを用いて行えば
よい。その後、H2 雰囲気中あるいはN2 等の不活性ガ
ス雰囲気中で360〜450℃でAuZn電極19のシ
ンタリングを行う。そしてこのAuZn電極19をマス
クとして、AuZn電極19の下部を除き、p−GaA
sキャップ層16をエッチングすれば図1に示すDH型
LEDが完成する。
(C) Similarly, after the n-type electrode 18 is formed, as shown in FIG.
As shown in FIG. 3, the AuZn electrode 1 as a p-type ohmic metal electrode is provided only at a predetermined position of the p-GaAs cap layer 16.
9 is formed. The AuZn electrode is also patterned by AuG
Lift-off method or halogen /
It may be carried out using a predetermined etchant such as a halide salt type. Thereafter, sintering of the AuZn electrode 19 is performed at 360 to 450 ° C. in an H 2 atmosphere or an inert gas atmosphere such as N 2 . Then, using this AuZn electrode 19 as a mask, except the lower part of the AuZn electrode 19, p-GaA
By etching the s cap layer 16, the DH type LED shown in FIG. 1 is completed.

【0028】(d)なお、この後、図1のLEDは、リ
ードフレームに導電性接着剤でn−GaAs基板10側
を下にしてマウントし、Au線等を用いてワイヤボンデ
ィング、あるいは導電性接着剤で直接フレームへ接続す
る。
(D) After that, the LED of FIG. 1 is mounted on a lead frame with a conductive adhesive with the n-GaAs substrate 10 side facing down, and is wire-bonded by using an Au wire or the like, or conductive. Connect directly to the frame with adhesive.

【0029】以上のような製造方法により、本発明の第
1の実施の形態のDH型LEDは容易かつ、高歩留りで
製造することができる。しかもn−GaAs基板側に電
流が流れないので、GaAs基板1の結晶の不完全性に
起因する劣化もないので、長寿命のLEDが生産性高く
製造できる。またマウント、ボンディング工程も、電極
が表面側にあるので容易である。なお、図1には片側が
欠けたL字型の溝が示されているが、n−Al0.5 In
0.5 Pクラッド層13に電流が供給できる溝ならば形状
は問わない。すなわちU字型溝やV字型溝、あるいは逆
メサ形状の溝でもよい。
With the above manufacturing method, the DH type LED of the first embodiment of the present invention can be manufactured easily and with a high yield. Moreover, since no current flows to the n-GaAs substrate side, there is no deterioration due to the imperfections of the crystal of the GaAs substrate 1, so that a long-life LED can be manufactured with high productivity. Also, the mounting and bonding steps are easy because the electrodes are on the front surface side. In addition, although an L-shaped groove with one side cut off is shown in FIG. 1, n-Al 0.5 In
The groove may have any shape as long as it can supply current to the 0.5 P cladding layer 13. That is, it may be a U-shaped groove, a V-shaped groove, or an inverted mesa-shaped groove.

【0030】図2は本発明の第2の実施の形態に係るD
H型LEDの断面構造を示す。本発明は基板側に電流を
流さないことが特徴であるので、基板は本発明の第1の
実施の形態のようなn−GaAs基板である必要はな
い、第2の実施の形態においては半絶縁性GaAs基板
20が用いられている。半絶縁性GaAs基板としては
アンドープもしくはInドープの液体封止引上げ法(L
EC)基板又は、最適As圧印加CZ基板(PCZ基
板)、あるいはCr−Oドープの半絶縁性GaAs基板
を用いればよい。好ましくは転位密度1000cm-2
下のPCZ基板を用いる。半絶縁性GaAs基板20の
上に厚さ0.5〜7μmの高抵抗GaAsバッファ層2
1が形成され、その上にブラッグ型半導体多層反射膜2
2が形成され、その上にn−Al0.5 In0.5 Pクラッ
ド層23,アンドープ(Al0.45Ga0.550.5 In
0.5 P活性層24,p−Al0.5 In0.5 Pクラッド層
からなるDH構造が形成され、p−GaAsキャップ層
16を介してp型電極19が形成されている。
FIG. 2 shows a D according to the second embodiment of the present invention.
The cross-sectional structure of H type LED is shown. Since the present invention is characterized in that no current is passed to the substrate side, the substrate does not have to be an n-GaAs substrate as in the first embodiment of the present invention. An insulating GaAs substrate 20 is used. As a semi-insulating GaAs substrate, undoped or In-doped liquid sealing pulling method (L
An EC) substrate, an optimal As pressure applied CZ substrate (PCZ substrate), or a Cr—O-doped semi-insulating GaAs substrate may be used. A PCZ substrate with a dislocation density of 1000 cm -2 or less is preferably used. A high-resistance GaAs buffer layer 2 having a thickness of 0.5 to 7 μm on a semi-insulating GaAs substrate 20.
1 is formed, and a Bragg-type semiconductor multilayer reflective film 2 is formed thereon.
2 is formed on the n-Al 0.5 In 0.5 P clad layer 23 and undoped (Al 0.45 Ga 0.55 ) 0.5 In.
A DH structure including a 0.5 P active layer 24 and a p-Al 0.5 In 0.5 P clad layer is formed, and a p-type electrode 19 is formed via a p-GaAs cap layer 16.

【0031】本発明の第2の実施の形態のブラッグ型半
導体多層反射膜22は、高屈折率膜として、厚さλ/4
nのn−GaAs膜、低屈折率膜として厚さλ/4nの
高抵抗Al0.5 In0.5 P膜から成り、この構造を15
〜30周期積層して構成する。また、n−Al0.5 In
0.5 Pクラッド層23はSiドープで不純物密度4×1
17cm-3〜1×1018cm-3,厚さ0.3〜1μmと
し,アンドープ(Al0.45Ga0.550.5 In0.5 P活
性層24は不純物密度1×1015〜1×1016cm-3
厚さ0.2〜0.6μmとし,p−Al0.5 In0.5
クラッド層25はZnドープで、不純物密度4×1017
〜1×1018cm-3,厚さ0.5〜1μmとすればよ
い。
The Bragg-type semiconductor multilayer reflective film 22 of the second embodiment of the present invention has a thickness of λ / 4 as a high refractive index film.
n-GaAs film and a low-refractive-index film made of a high-resistance Al 0.5 In 0.5 P film having a thickness of λ / 4n.
It is constructed by stacking for ~ 30 cycles. In addition, n-Al 0.5 In
The 0.5 P clad layer 23 is Si-doped and has an impurity density of 4 × 1.
0 17 cm −3 to 1 × 10 18 cm −3 , thickness 0.3 to 1 μm, undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P active layer 24 has an impurity density of 1 × 10 15 to 1 × 10 16 cm. -3 ,
Thickness is 0.2-0.6 μm, p-Al 0.5 In 0.5 P
The cladding layer 25 is Zn-doped and has an impurity density of 4 × 10 17
˜1 × 10 18 cm −3 and thickness 0.5 to 1 μm.

【0032】本発明の第1の実施の形態と同様に、部分
的に硫酸系、熱燐酸系及びBr系エッチング液用いて、
p−Al0.5 In0.5 Pクラッド層15の一部を残す
か、若しくは多層反射膜に達するまでエッチングを行
い、図2に示すような溝部を形成し、この溝部の底部の
エッチング表面27にn型電極18としてAuGe電極
が形成されている。AuZnのp型電極19の下部を除
きp−GaAsキャップ層16はエッチング除去され、
より高効率に光が取り出せるようになっている。図2の
断面構造のDH型LEDは図示を省略するが、リードフ
レームに導電性接着剤で基板側を下にマウントされ、さ
らにn電極18及び、p電極19へワイアボンディング
を行って本発明の発光素子の構造が組み立てられてい
る。n電極18から、導電性接着剤で直接フレームへ接
続してもよい。
Similar to the first embodiment of the present invention, partially using a sulfuric acid-based, hot phosphoric acid-based, and Br-based etching solution,
Etching is performed until a part of the p-Al 0.5 In 0.5 P clad layer 15 is left or until reaching the multilayer reflection film to form a groove portion as shown in FIG. 2, and an n-type is formed on the etching surface 27 at the bottom of the groove portion. An AuGe electrode is formed as the electrode 18. The p-GaAs cap layer 16 is removed by etching except the lower part of the p-type electrode 19 of AuZn.
The light can be extracted more efficiently. Although not shown, the DH type LED having the cross-sectional structure of FIG. 2 is mounted on the lead frame with a conductive adhesive on the substrate side downward, and further wire bonded to the n-electrode 18 and the p-electrode 19 according to the present invention. The structure of the light emitting device is assembled. The n-electrode 18 may be directly connected to the frame with a conductive adhesive.

【0033】本発明の第1の実施の形態と同様に、半導
体多重反射膜22やDH構造の各層23,24,25等
は、MOCVD法、CBE法、MBE法、ALE法、あ
るいはMLE法等のエピタキシャル成長により連続的に
堆積すればよい。
Similar to the first embodiment of the present invention, the semiconductor multiple reflection film 22, the layers 23, 24, 25, etc. of the DH structure are formed by MOCVD, CBE, MBE, ALE, MLE or the like. It may be continuously deposited by epitaxial growth.

【0034】図2に示した本発明の第2の実施の形態に
よれば、バンドオフセットの大きなGaAs−AlIn
P半導体多層膜を設けた場合にも、半導体多層膜が無い
素子と同等の低い素子抵抗とすることができ、順方向電
圧が低下する。また、半導体多層膜構造上に設けられた
ダブルヘテロ構造からオーバーフローしたキャリアが、
半導体多層膜を通過し、GaAs層に達し、赤外光を発
生する事もなくなる。さらに、基板に電流が流れないこ
とから基板の欠陥等に起因する劣化を防止することが出
来る。また図2の構造は半絶縁性GaAs基板20を用
いているので、光集積回路(光IC)を構成する場合、
素子分離が容易であり、しかもn型電極18,P型電極
19とが同一表面側にあるため集積化の際の配線も容易
となる。
According to the second embodiment of the present invention shown in FIG. 2, GaAs-AlIn having a large band offset.
Even when the P semiconductor multilayer film is provided, the element resistance can be as low as that of the element without the semiconductor multilayer film, and the forward voltage is lowered. In addition, carriers overflowing from the double hetero structure provided on the semiconductor multilayer film structure,
It does not pass through the semiconductor multilayer film, reaches the GaAs layer, and emits infrared light. Furthermore, since no current flows through the substrate, it is possible to prevent deterioration due to defects in the substrate. Since the structure of FIG. 2 uses the semi-insulating GaAs substrate 20, when an optical integrated circuit (optical IC) is formed,
The elements can be easily separated, and since the n-type electrode 18 and the P-type electrode 19 are on the same surface side, wiring at the time of integration is also easy.

【0035】上述した本発明の第1および第2の実施の
形態では、表面側に設けられた段差形状を基本として説
明したが、ブラッグ型半導体多層反射膜を電流が貫通す
ることなく供給されるような電極構造を有していること
が本発明の趣旨であり、裏面、すなわち基板側から反射
層表面またはクラッド層の一部まで貫通する電極を形成
したものでも、多層反射層に部分的に反射層が短絡状態
になるような領域を形成されたものでも構わない。図3
および図4はそのような実施の形態を示すものである。
すなわち、図3は本発明の第3の実施の形態に係るDH
型LEDの断面構造を示すが、n−GaAs基板1側か
らブラッグ型半導体多層反射膜12を貫通する溝が形成
され、この溝の底部にn型電極18が形成され、n−A
0.5 In0.5 Pクラッド層13に裏面側から電流が供
給できるように構成されている。すなわち、本発明の第
3の実施の形態のDH型LEDはn−GaAs基板10
の上部にn−GaAsバッファ層11,高屈折率膜n−
(Al0.5 Ga0.5 0.5In0.5 Pおよび、低屈折率
膜n−Al0.5 In0.5 Pからなる半導体多層反射膜1
2が形成され、さらにこの上にn−Al0.5 In0.5
クラッド層13,アンドープ(Al0.45Ga0.550.5
In0.5 P活性層14,n−Al0.5 In0. 5 Pクラッ
ド層15からなるDH構造およびその上のp−GaAs
キャップ層16を順次堆積した構造を基本としている。
図3に示すように裏面側から部分的に硫酸系、熱燐酸系
及び、Br系エッチング液等所定のエッチング液を用い
て、n−Al0.5 In0.5 Pクラッド層13の一部が残
るようにエッチングして溝を形成し、溝の底部のエッチ
ング表面にn型電極18としてAuGe電極を形成して
いる。次にp−GaAsキャップ層16上にはp型電極
19としてAuZn電極が形成され、p型電極19の下
部を除きp−GaAsキャップ層16をエッチング除去
されている。このようにして作成された素子は、リード
フレームに導電性接着剤で基板側を下にマウントし、p
電極19をワイアボンディングし、n電極18からは、
導電性接着剤で直接フレームへ接続する。
In the above-described first and second embodiments of the present invention, the step shape provided on the front surface side has been basically described, but a current is supplied without passing through the Bragg-type semiconductor multilayer reflective film. It is the gist of the present invention to have such an electrode structure, and even in the case where an electrode that penetrates from the rear surface, that is, the substrate side to a part of the reflective layer surface or the clad layer is formed, the multilayer reflective layer is partially The reflective layer may be formed with a region in which a short circuit occurs. FIG.
And FIG. 4 shows such an embodiment.
That is, FIG. 3 shows the DH according to the third embodiment of the present invention.
The sectional structure of the n-type LED is shown. A groove penetrating the Bragg-type semiconductor multilayer reflective film 12 is formed from the n-GaAs substrate 1 side, an n-type electrode 18 is formed at the bottom of this groove, and n-A
A current can be supplied to the l 0.5 In 0.5 P cladding layer 13 from the back surface side. That is, the DH type LED according to the third embodiment of the present invention is the n-GaAs substrate 10.
N-GaAs buffer layer 11 and high refractive index film n-
A semiconductor multilayer reflective film 1 composed of (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P and a low refractive index film n-Al 0.5 In 0.5 P.
2 is formed, and n-Al 0.5 In 0.5 P is further formed on this.
Cladding layer 13, undoped (Al 0.45 Ga 0.55 ) 0.5
In 0.5 P active layer 14, n-Al 0.5 In 0. consisting 5 P cladding layer 15 DH structure and p-GaAs thereon
It is based on a structure in which the cap layer 16 is sequentially deposited.
As shown in FIG. 3, a part of the n-Al 0.5 In 0.5 P clad layer 13 is partially left from the back surface side by using a predetermined etching solution such as a sulfuric acid-based, hot phosphoric acid-based, and Br-based etching solution. A groove is formed by etching, and an AuGe electrode is formed as the n-type electrode 18 on the etching surface at the bottom of the groove. Next, an AuZn electrode is formed as the p-type electrode 19 on the p-GaAs cap layer 16, and the p-GaAs cap layer 16 is removed by etching except the lower part of the p-type electrode 19. The device thus manufactured is mounted on a lead frame with a conductive adhesive and the substrate side is mounted downward.
The electrode 19 is wire-bonded, and from the n-electrode 18,
Connect directly to the frame with a conductive adhesive.

【0036】本発明の第3の実施の形態において半絶縁
性GaAs基板を用いてもよく、ブラッグ型半導体多層
反射膜はGaAs/AlInP層からなる多層膜を用い
てもよい。又は溝の形状はU字型でもV字型あるいは逆
メサ形状でもよく、さらに、図3に示すように端部近傍
に溝を形成するのでなく、中央部に溝を形成してもよ
い。
In the third embodiment of the present invention, a semi-insulating GaAs substrate may be used, and the Bragg type semiconductor multilayer reflective film may be a multilayer film composed of GaAs / AlInP layers. Alternatively, the groove may have a U-shape, a V-shape, or an inverted mesa shape, and the groove may be formed in the central portion instead of forming the groove near the end portion as shown in FIG.

【0037】図4は本発明の第4の実施の形態に係るD
H型LEDの模式的な断面構造を示し、ブラッグ型半導
体多層反射膜12を短絡状態にする短絡領域45を具備
する場合である。図4において、n−GaAs基板10
の上部にn−GaAsバッファ層11を介して(Al
0.5 Ga0.5 0.5 In0.5 P/Al0.5 In0.5 Pか
らなる半導体多層反射膜12,およびにn−Al0.5
0.5 Pクラッド層13,アンドープ(Al0.45Ga
0.550.5 In0.5 P活性層14,n−Al0.5 In
0.5 Pクラッド層15からなるDH構造が堆積され、最
上層はp−GaAsキャップ層16が形成されている。
そして、n−Al0.5 In0.5 Pクラッド層13から半
導体多層反射膜12を貫通して、n−GaAs基板10
に達するSiやSe等のn型不純物を高濃度に拡散した
短絡領域45が形成されている。短絡領域45の上部に
は絶縁領域44が形成されている。n−GaAs基板1
0の裏面には、n型電極18としてAuGe電極が形成
されている。p−GaAsキャップ層16上にはp型電
極19としてAuZn電極が形成され、p型電極19の
下部を除きp−GaAsキャップ層16はエッチング除
去され、有効に光が取り出せるようになされている。図
4には図示を省略するがこの素子は、リードフレームに
導電性接着剤で基板側を下にマウントし、p電極19へ
ワイアボンディングがなされる。
FIG. 4 shows a D according to the fourth embodiment of the present invention.
This is a case where a schematic cross-sectional structure of an H-type LED is provided, and a short-circuit region 45 that brings the Bragg-type semiconductor multilayer reflective film 12 into a short-circuit state is provided. In FIG. 4, an n-GaAs substrate 10
Through the n-GaAs buffer layer 11 (Al
0.5 Ga 0.5 ) 0.5 In 0.5 P / Al 0.5 In 0.5 P, the semiconductor multilayer reflective film 12, and n-Al 0.5 I.
n 0.5 P cladding layer 13, undoped (Al 0.45 Ga
0.55 ) 0.5 In 0.5 P active layer 14, n-Al 0.5 In
A DH structure composed of a 0.5 P clad layer 15 is deposited, and a p-GaAs cap layer 16 is formed on the uppermost layer.
Then, the semiconductor multilayer reflective film 12 is penetrated from the n-Al 0.5 In 0.5 P cladding layer 13 and the n-GaAs substrate 10 is formed.
A short-circuit region 45 is formed by diffusing n-type impurities such as Si and Se to reach a high concentration. An insulating region 44 is formed on the short circuit region 45. n-GaAs substrate 1
On the back surface of 0, an AuGe electrode is formed as the n-type electrode 18. An AuZn electrode is formed as a p-type electrode 19 on the p-GaAs cap layer 16, and the p-GaAs cap layer 16 is removed by etching except the lower part of the p-type electrode 19 so that light can be effectively extracted. Although not shown in FIG. 4, this element is mounted on the lead frame with the substrate side down by a conductive adhesive, and wire bonded to the p electrode 19.

【0038】図4のDH型LEDはMOCVD、MBE
法等を用いてn−GaAs基板1上にバッファ層11,
半導体多層反射層12,AlInP/AlGaInP
DH構造13,14,15,p−GaAsキャップ層1
6を連続エピタキシャル成長により堆積後、その表面を
フォトリソグラフィーにより発光領域部分をAl等のメ
タルマスクでカバーし、1MeV〜10MeVの間で加
速電圧を順次変えながら多段のイオン注入を行ない、S
iやSeのイオンを半導体多層反射層等を貫通する所定
の深さに選択的にイオン注入し、その後熱処理すること
により短絡領域45を形成する。さらにB(ボロン)又
は水素(H)をイオン注入し、n−Al0.5 In0.5
クラッド層15,およびアンドープ(Al0.45
0.550.5 In0.5 P活性層14の所定の部分を選択
的に高抵抗領域とし、絶縁領域44を形成すればよい。
イオン注入によるダメージが問題となる時は、本発明の
第1の実施の形態と同様に硫酸系、熱燐酸系およびBr
系エッチング液等を用いて、p−GaAsキャップ層1
6,n−Al0.5 In0.5 Pクラッド層15,………,
n−GaAsバッファ層11を選択的にエッチング除去
し、U型あるいはV型の溝等を形成し、この溝内を1×
1018〜5×1018cm-3程度のn+ GaAsあるいは
+ Al0.5 In0.5 P層で埋め戻すようにエピタキシ
ャル成長する方法、あるいはW,Ti等の高融点金属の
選択CVD、あるいはWSi2 等の高融点金属シリサイ
ドの選択CVDで溝内を所定の深さまで埋め戻して短絡
領域45を形成してもよい。選択CVDもしくはエピタ
キシャル成長により形成した短絡領域45の上部は空隙
として、いわゆるエヤーキャップの絶縁領域44として
もよく、SiO2 等をCVD、蒸着、スパッタリングで
形成して絶縁領域44を形成してもよい。あるいはGa
Asの陽極酸化によって絶縁領域44を形成してもよ
い。なお、本発明の第4の実施の形態における半導体多
層反射層12はGaAs/AlInP層からなる反射層
でもよく、さらに別のブラッグ型反射層でもよい。
The DH type LED of FIG. 4 is MOCVD, MBE.
Buffer layer 11, on the n-GaAs substrate 1 using
Semiconductor multilayer reflective layer 12, AlInP / AlGaInP
DH structure 13, 14, 15, p-GaAs cap layer 1
6 is deposited by continuous epitaxial growth, the surface of the light emitting region is covered with a metal mask such as Al by photolithography, and multi-stage ion implantation is performed while sequentially changing the acceleration voltage between 1 MeV and 10 MeV.
Ions of Se and Se are selectively ion-implanted to a predetermined depth penetrating the semiconductor multilayer reflection layer and the like, and then heat-treated to form the short-circuit region 45. Further, B (boron) or hydrogen (H) is ion-implanted, and n-Al 0.5 In 0.5 P
Cladding layer 15 and undoped (Al 0.45 G
a 0.55 ) 0.5 In 0.5 P A predetermined portion of the active layer 14 may be selectively used as a high resistance region to form the insulating region 44.
When the damage due to ion implantation becomes a problem, as in the first embodiment of the present invention, a sulfuric acid type, a hot phosphoric acid type, and Br are used.
P-GaAs cap layer 1 using a system etching solution or the like
6, n-Al 0.5 In 0.5 P clad layer 15, ...,
The n-GaAs buffer layer 11 is selectively removed by etching to form a U-shaped or V-shaped groove or the like, and the inside of the groove is 1 ×.
A method of epitaxial growth to backfill with an n + GaAs or n + Al 0.5 In 0.5 P layer of about 10 18 to 5 × 10 18 cm -3 , selective CVD of refractory metal such as W, Ti, WSi 2 etc. Alternatively, the short circuit region 45 may be formed by backfilling the groove to a predetermined depth by selective CVD of refractory metal silicide. The upper part of the short-circuit region 45 formed by selective CVD or epitaxial growth may be a so-called air-cap insulating region 44, or SiO 2 or the like may be formed by CVD, vapor deposition, or sputtering to form the insulating region 44. Or Ga
The insulating region 44 may be formed by anodic oxidation of As. The semiconductor multilayer reflective layer 12 according to the fourth embodiment of the present invention may be a reflective layer made of a GaAs / AlInP layer, or another Bragg type reflective layer.

【0039】なお、以上の実施の形態では(Al0.45
0.550.5 In0.5 P系のDH型LEDについて述べ
たが、本発明はGaAs系,AlGaAs系,InAl
GaAs系あるいはZnSe系等他のDH型LEDにも
適用できることはもちろんである。また以上の実施の形
態の説明においてpとnとを全く逆に置き換えてもよ
い。
In the above embodiment, (Al 0.45 G
a 0.55 ) 0.5 In 0.5 P DH type LED has been described, but the present invention is not limited to GaAs type, AlGaAs type, InAl.
Of course, it can be applied to other DH type LEDs such as GaAs type or ZnSe type. In the above description of the embodiments, p and n may be replaced with each other.

【0040】[0040]

【発明の効果】本発明によれば、半導体多層膜を設けた
場合にも、半導体多層膜が無い素子と同等の低い素子抵
抗とすることができ、またそのため、順方向電圧が低下
し、発熱、消費電力が大幅に低下する。たとえば従来の
半導体多層膜を有するLEDの順方向電圧は20mAで
2.0Vであるが、本発明では1.9Vとなった。
According to the present invention, even when the semiconductor multi-layer film is provided, the element resistance can be as low as that of the element without the semiconductor multi-layer film. Therefore, the forward voltage is lowered and the heat generation is reduced. , The power consumption is significantly reduced. For example, the forward voltage of an LED having a conventional semiconductor multilayer film was 2.0 V at 20 mA, but it was 1.9 V in the present invention.

【0041】また、本発明によれば、半導体多層膜構造
上に設けられたDH構造からオーバーフローしたキャリ
アは、半導体多層膜を通過し、GaAs基板側に達し、
GaAsバッファ層での赤外光を発する事もなくなり、
赤外光の低減に効果がある。したがって、近年注目され
ている通信用の光ファイバーにこの様な素子を用いれ
ば、誤作動が防止でき、そのメリットは大きい。同時
に、キャリアのGaAs基板側へのオーバーフローの心
配がなくなるので、黄色や、緑色の発光色を得るため
に、Al組成を最適値に選定することが容易となり、し
たがってLEDの設計も容易となり、工業的価値は大き
い。
Further, according to the present invention, the carriers overflowing from the DH structure provided on the semiconductor multilayer film structure pass through the semiconductor multilayer film and reach the GaAs substrate side,
No more emitting infrared light in the GaAs buffer layer,
Effective in reducing infrared light. Therefore, if such an element is used for an optical fiber for communication, which has been attracting attention in recent years, malfunction can be prevented and its merit is great. At the same time, since there is no fear of carriers overflowing to the GaAs substrate side, it is easy to select the Al composition to the optimum value in order to obtain the emission color of yellow or green, and therefore the design of the LED can be facilitated. Has great value.

【0042】さらに、ブラッグ型多層反射膜のバンドオ
フセットの問題を心配しなくてよいので、任意の材料、
任意の組成を選定でき、また20周期以上の厚い多層反
射膜も自由に形成できるため極めて高効率の反射膜が実
現できる。そのためLEDの高輝度化、高効率化が容易
となる。
Furthermore, since there is no need to worry about the band offset problem of the Bragg type multilayer reflective film, any material,
Since an arbitrary composition can be selected and a multilayer reflective film having a thickness of 20 cycles or more can be freely formed, an extremely highly efficient reflective film can be realized. Therefore, it is easy to increase the brightness and efficiency of the LED.

【0043】また、本発明によれば基板に電流が流れな
いことから基板の結晶欠陥等の結晶の不完全性に起因す
る劣化や損失を防止することが出来、そのためLEDの
長寿命化および高効率化が可能となる。
Further, according to the present invention, since no current flows through the substrate, deterioration or loss due to crystal imperfections such as crystal defects of the substrate can be prevented, and therefore, the LED has a long life and high performance. Efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るDH型LED
の断面構造を示す模式図である。
FIG. 1 is a DH type LED according to a first embodiment of the present invention.
It is a schematic diagram which shows the cross-sectional structure of.

【図2】本発明の第2の実施の形態に係るDH型LED
の断面構造を示す模式図である。
FIG. 2 is a DH type LED according to a second embodiment of the present invention.
It is a schematic diagram which shows the cross-sectional structure of.

【図3】本発明の第3の実施の形態に係るDH型LED
の断面構造を示す模式図である。
FIG. 3 is a DH type LED according to a third embodiment of the present invention.
It is a schematic diagram which shows the cross-sectional structure of.

【図4】本発明の第4の実施の形態に係るDH型LED
の断面構造を示す模式図である。
FIG. 4 is a DH type LED according to a fourth embodiment of the present invention.
It is a schematic diagram which shows the cross-sectional structure of.

【図5】従来技術におけるDH型LEDの断面構造を示
す模式図である。
FIG. 5 is a schematic view showing a cross-sectional structure of a DH type LED in the related art.

【符号の説明】[Explanation of symbols]

10 n型のGaAs基板 11 n型のGaAsバッファ層 12 n型の半導体多層反射膜 13 n−(Alx Ga1-x 0.5 In0.5 Pクラッド
層 14 アンドープ(Aly Ga1-y 0.5 In0.5 P活
性層 15 p−(Alx Ga1-x 0.5 In0.5 Pクラッド
層 16 p−GaAsキャップ層 17 多層反射膜表面 18 n型電極 19 p型電極 20 半絶縁性GaAs基板 21 高抵抗GaAsバッファ層 22 半導体多層反射膜 23 n−Al0.5 In0.5 Pクラッド層 24 アンドープ(Al0.45Ga0.550.5 In0.5
活性層 25 p−Al0.5 In0.5 Pクラッド層 27 多層反射膜表面 30 n型のGaAs基板 31 n型のGaAsバッファ層 32 n型の半導体多層反射膜 33 n−Al0.5 In0.5 Pクラッド層 34 アンドープ(Al0.45Ga0.550.5 In0.5
活性層 35 p−Al0.5 In0.5 Pクラッド層 36 p−GaAsキャップ層 37 n型電極 38 p型電極 44 絶縁領域 45 短絡領域
10 n-type GaAs substrate 11 an n-type GaAs buffer layer 12 of n-type semiconductor multilayer reflective film 13 n- (Al x Ga 1- x) 0.5 In 0.5 P cladding layer 14 of undoped (Al y Ga 1-y) 0.5 In 0.5 P active layer 15 p- (Al x Ga 1-x ) 0.5 In 0.5 P clad layer 16 p-GaAs cap layer 17 multilayer reflective film surface 18 n-type electrode 19 p-type electrode 20 semi-insulating GaAs substrate 21 high resistance GaAs Buffer layer 22 Semiconductor multilayer reflective film 23 n-Al 0.5 In 0.5 P clad layer 24 Undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P
Active layer 25 p-Al 0.5 In 0.5 P clad layer 27 Multilayer reflective film surface 30 n-type GaAs substrate 31 n-type GaAs buffer layer 32 n-type semiconductor multi-layer reflective film 33 n-Al 0.5 In 0.5 P clad layer 34 undoped (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P
Active layer 35 p-Al 0.5 In 0.5 P clad layer 36 p-GaAs cap layer 37 n-type electrode 38 p-type electrode 44 insulating region 45 short-circuit region

フロントページの続き (72)発明者 近藤 且章 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内Front page continuation (72) Inventor Katsumi Kondo 72 Horikawa-cho, Sachi-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Horikawa-cho factory

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、該半導体基板の表面の上
部に設けられたブラッグ型半導体多層反射膜(以下反射
膜という)と、該反射膜の上部に設けられたpn接合か
らなる発光層と、該pn接合に電流を印加するための第
1の金属電極および第2の金属電極とを少なくとも具備
する発光素子であって、 該pn接合に印加する電流が、該反射膜を介さずに流れ
るべく、第1の金属電極及び該第2の金属電極を配置し
たことを特徴とする発光素子。
1. A semiconductor substrate, a Bragg-type semiconductor multilayer reflective film (hereinafter referred to as a reflective film) provided on an upper surface of the semiconductor substrate, and a light emitting layer having a pn junction provided on the reflective film. A light emitting element having at least a first metal electrode and a second metal electrode for applying a current to the pn junction, wherein a current applied to the pn junction flows without passing through the reflection film. Therefore, a light emitting device having a first metal electrode and a second metal electrode arranged therein.
【請求項2】 前記pn接合からなる発光層は、第1導
電型の第1の半導体領域と、第2導電型の第2の半導体
領域とを少なくとも具備し、該第1の半導体領域は前記
反射膜の上部に形成され、該第2の半導体領域は該第1
の半導体領域の上部に形成され、 前記第1の金属電極は、該第2の半導体領域の上部側よ
り該第2の半導体領域を貫通し、該第1の半導体領域に
達する溝部の底部に形成され、 前記第2の金属電極は、該第2の半導体領域の上部に形
成したことを特徴とする請求項1記載の発光素子。
2. The light emitting layer composed of the pn junction includes at least a first-conductivity-type first semiconductor region and a second-conductivity-type second semiconductor region, and the first semiconductor region is the The second semiconductor region is formed on the reflective film, and the second semiconductor region is formed on the first semiconductor region.
The first metal electrode is formed on an upper portion of the semiconductor region, the first metal electrode is formed on a bottom portion of a groove portion which penetrates the second semiconductor region from an upper side of the second semiconductor region and reaches the first semiconductor region. The light emitting device according to claim 1, wherein the second metal electrode is formed on the second semiconductor region.
【請求項3】 前記反射膜と前記半導体基板の間に第1
導電型のバッファ層が形成されたことを特徴とする請求
項2記載の発光素子。
3. A first gap between the reflection film and the semiconductor substrate.
The light emitting device according to claim 2, wherein a conductive type buffer layer is formed.
【請求項4】 前記第2の半導体領域と前記第2の金属
領域との間に第2導電型のキャップ層が形成されたこと
を特徴とする請求項2記載の発光素子。
4. The light emitting device according to claim 2, wherein a second conductive type cap layer is formed between the second semiconductor region and the second metal region.
【請求項5】 前記pn接合からなる発光層は、第1導
電型の第1のクラッド層と、第2導電型の第2のクラッ
ド層と、該第1および第2のクラッド層に挟まれたアン
ドープの活性層からなるダブルヘテロ接合構造を具備す
ることを特徴とする請求項1記載の発光素子。
5. The light emitting layer formed of the pn junction is sandwiched between a first conductivity type first cladding layer, a second conductivity type second cladding layer, and the first and second cladding layers. The light emitting device according to claim 1, further comprising a double heterojunction structure including an undoped active layer.
【請求項6】 前記クラッド層は(Alx Ga1-x
0.5 In0.5 P層であり、前記活性層は(Aly Ga
1-y 0.5 In0.5 P層であることを特徴とする請求項
5記載の発光素子。
6. The cladding layer is (Al x Ga 1-x )
0.5 In 0.5 a P layer, the active layer (Al y Ga
The light emitting device according to claim 5, which is a 1-y ) 0.5 In 0.5 P layer.
【請求項7】 前記半導体基板は半絶縁性GaAs基板
であることを特徴とする請求項1記載の発光素子。
7. The light emitting device according to claim 1, wherein the semiconductor substrate is a semi-insulating GaAs substrate.
【請求項8】 前記pn接合からなる発光層は第1導電
型の第1の半導体領域と、第2導電型の第2の半導体領
域とを少なくとも具備し、該第1の半導体領域は前記反
射膜の上部に形成され、該第2の半導体領域は該第1の
半導体領域の上部に形成され、 前記第1の金属電極は、前記半導体基板の裏面から、前
記反射膜を貫通し、前記第1の半導体領域に達する溝部
の底部に形成され、 前記第2の金属電極は、該第2の半導体領域の上部に形
成したことを特徴とする請求項1記載の発光素子。
8. The light emitting layer formed of the pn junction includes at least a first semiconductor region of a first conductivity type and a second semiconductor region of a second conductivity type, and the first semiconductor region is the reflection layer. The second semiconductor region is formed on the first semiconductor region, the first metal electrode penetrates the reflection film from the back surface of the semiconductor substrate, and the second metal region is formed on the reflection film. The light emitting device according to claim 1, wherein the second metal electrode is formed on a bottom of a groove reaching the first semiconductor region, and the second metal electrode is formed on an upper part of the second semiconductor region.
【請求項9】 前記pn接合からなる発光層は第1導電
型の第1の半導体領域と、第2導電型の第2の半導体領
域とを少なくとも具備し、該第1の半導体領域は前記反
射膜の上部に形成され、該第2の半導体領域は該第1の
半導体領域の上部に形成され、 前記第1の金属電極は、前記反射膜の一部を貫通して設
けられた前記第1の半導体領域と前記半導体基板との間
を電気的に短絡する領域(以下短絡領域という)を介し
て、前記第1の半導体領域と電気的に接続されるべく、
前記半導体基板の裏面に形成され、 前記第2の金属電極は、該第2の半導体領域の上部に形
成されたことを特徴とする請求項1記載の発光素子。
9. The light emitting layer formed of the pn junction includes at least a first semiconductor region of a first conductivity type and a second semiconductor region of a second conductivity type, and the first semiconductor region is the reflection layer. The second semiconductor region is formed on the first semiconductor region, the first metal electrode is formed on the first film, and the first metal electrode is formed on the first film. To be electrically connected to the first semiconductor region via a region (hereinafter referred to as a short-circuit region) that electrically short-circuits the semiconductor region and the semiconductor substrate.
The light emitting device according to claim 1, wherein the second metal electrode is formed on a back surface of the semiconductor substrate, and the second metal electrode is formed on an upper portion of the second semiconductor region.
【請求項10】 前記短絡領域の上部に絶縁領域を設け
たことを特徴とする請求項10記載の発光素子。
10. The light emitting device according to claim 10, wherein an insulating region is provided on the short circuit region.
JP19318495A 1995-07-28 1995-07-28 Light emitting element Pending JPH0945959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19318495A JPH0945959A (en) 1995-07-28 1995-07-28 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19318495A JPH0945959A (en) 1995-07-28 1995-07-28 Light emitting element

Publications (1)

Publication Number Publication Date
JPH0945959A true JPH0945959A (en) 1997-02-14

Family

ID=16303708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19318495A Pending JPH0945959A (en) 1995-07-28 1995-07-28 Light emitting element

Country Status (1)

Country Link
JP (1) JPH0945959A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081947A (en) * 2001-04-20 2002-10-30 주식회사 옵토웨이퍼테크 Light-emitting device with multi-reflective coating layer and the preparation thereof
KR100480744B1 (en) * 1998-02-05 2005-06-16 삼성전자주식회사 An optical device and a fabrication method thereof
JP2007250961A (en) * 2006-03-17 2007-09-27 Fuji Xerox Co Ltd Light-emitting element array
JP2012109436A (en) * 2010-11-18 2012-06-07 Showa Denko Kk Light-emitting diode
JP2015005745A (en) * 2013-06-18 2015-01-08 エルジー イノテック カンパニー リミテッド Light emitting device and lighting system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480744B1 (en) * 1998-02-05 2005-06-16 삼성전자주식회사 An optical device and a fabrication method thereof
KR20020081947A (en) * 2001-04-20 2002-10-30 주식회사 옵토웨이퍼테크 Light-emitting device with multi-reflective coating layer and the preparation thereof
JP2007250961A (en) * 2006-03-17 2007-09-27 Fuji Xerox Co Ltd Light-emitting element array
JP2012109436A (en) * 2010-11-18 2012-06-07 Showa Denko Kk Light-emitting diode
JP2015005745A (en) * 2013-06-18 2015-01-08 エルジー イノテック カンパニー リミテッド Light emitting device and lighting system

Similar Documents

Publication Publication Date Title
EP0420691B1 (en) Semiconductor light-emitting device and method of fabricating the same
US6278137B1 (en) Semiconductor light-emitting devices
JP4091261B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR102000396B1 (en) Light-emitting diode and method of producing tunnel junction layer
JPH0897468A (en) Semiconductor light emitting device
JPH10145000A (en) Nitride semiconductor element and its manufacture
US7230281B2 (en) Semiconductor light emitting device
WO2014167773A1 (en) Semiconductor light emitting element and method for manufacturing same
CN111819702B (en) Infrared light-emitting diode
JP3787321B2 (en) Semiconductor light emitting device
JP2006040998A (en) Semiconductor light emitting device and epitaxial wafer therefor
JPH0945959A (en) Light emitting element
JP4341623B2 (en) Light emitting device and manufacturing method thereof
JP4123360B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3763303B2 (en) Semiconductor light emitting device
JP4565320B2 (en) Method for manufacturing light emitting device
JP3700767B2 (en) Semiconductor light emitting device
JP3606545B2 (en) Semiconductor light emitting device
JPH09172198A (en) Light emitting diode and its manufacture
JP3005115B2 (en) Semiconductor light emitting device
JP3141888B2 (en) Semiconductor light emitting device
JP2008166400A (en) Light-emitting element, epitaxial wafer for light-emitting element and its manufacturing method
JP2004281825A (en) Method of manufacturing light emitting diode
JP2894779B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3210071B2 (en) Semiconductor light emitting device