JP4825005B2 - Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus - Google Patents
Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus Download PDFInfo
- Publication number
- JP4825005B2 JP4825005B2 JP2005380391A JP2005380391A JP4825005B2 JP 4825005 B2 JP4825005 B2 JP 4825005B2 JP 2005380391 A JP2005380391 A JP 2005380391A JP 2005380391 A JP2005380391 A JP 2005380391A JP 4825005 B2 JP4825005 B2 JP 4825005B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- semiconductor layer
- switch element
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thyristors (AREA)
- Led Devices (AREA)
Description
本発明は、N型半導体層とP型半導体層とを順次積層してなるサイリスタのうち、半導体層の内部での発光が外部に取り出されるとともに、その発光状態を外部から電気的にあるいは光を照射することによって制御可能であって、発光強度及び受光感度を向上させた発光サイリスタに関する。また本発明は、この発光サイリスタを光励起による転送スイッチ素子として集積した自己走査型の発光装置に関するものであり、さらにこの発光装置を用いた画像形成装置に関する。 In the thyristor formed by sequentially laminating an N-type semiconductor layer and a P-type semiconductor layer, the present invention extracts light emitted from the inside of the semiconductor layer to the outside and changes the light emission state from the outside electrically. The present invention relates to a light emitting thyristor that can be controlled by irradiation and has improved light emission intensity and light receiving sensitivity. The present invention also relates to a self-scanning light-emitting device in which the light-emitting thyristor is integrated as a transfer switch element by light excitation, and further relates to an image forming apparatus using the light-emitting device.
発光サイリスタは、PNPN構造を有する通常のサイリスタの各層をガリウム砒素(GaAs)またはアルミニウムガリウム砒素(AlGaAs)などの直接遷移型の半導体を用いて形成したものであり、通常のサイリスタが有するスイッチング機能の他に、発光機能を有する。 A light-emitting thyristor is formed by using a direct transition type semiconductor such as gallium arsenide (GaAs) or aluminum gallium arsenide (AlGaAs) for each layer of a normal thyristor having a PNPN structure, and has a switching function of the normal thyristor. In addition, it has a light emitting function.
図16は、従来の発光サイリスタ114の基本構造を示す断面図である。図16で、基板101はガリウム砒素(GaAs)などのN型半導体基板であり、この上にGaAsまたはアルミニウムガリウム砒素(AlGaAs)などからなる各半導体層102,103,104,107がNPNPの導電型の順に積層される。図16において、第1半導体層102はN型、第2半導体層103はP型、第3半導体層104はN型、第4半導体層107はP型となる。基板を第1半導体層と同じ導電型にすることによって、基板の裏面に裏面電極111を設けることができ、この裏面電極111をカソード電極として用いる。アノード電極は表面電極110になる。さらに、第3半導体層104の表面(基板から離反する側)には、スイッチング信号を入力するためのゲート電極112が設けられている。 FIG. 16 is a cross-sectional view showing the basic structure of a conventional light emitting thyristor 114. In FIG. 16, the substrate 101 is an N-type semiconductor substrate such as gallium arsenide (GaAs), and the semiconductor layers 102, 103, 104, and 107 made of GaAs or aluminum gallium arsenide (AlGaAs) are NPNP conductivity type. Are stacked in this order. In FIG. 16, the first semiconductor layer 102 is N-type, the second semiconductor layer 103 is P-type, the third semiconductor layer 104 is N-type, and the fourth semiconductor layer 107 is P-type. By making the substrate have the same conductivity type as the first semiconductor layer, a back electrode 111 can be provided on the back surface of the substrate, and this back electrode 111 is used as a cathode electrode. The anode electrode becomes the surface electrode 110. Further, a gate electrode 112 for inputting a switching signal is provided on the surface (the side away from the substrate) of the third semiconductor layer 104.
基板101をP型半導体にした場合は、各半導体層102,103,104,107をPNPNの順に積層する。この場合、表面電極110がカソード電極になり、裏面電極111がアノード電極になる。いずれの導電型の順を用いてもサイリスタの動作は同じである。 When the substrate 101 is a P-type semiconductor, the semiconductor layers 102, 103, 104, and 107 are stacked in the order of PNPN. In this case, the front electrode 110 becomes a cathode electrode, and the back electrode 111 becomes an anode electrode. The operation of the thyristor is the same regardless of which conductivity type is used.
図17は、発光サイリスタ114の表面電極(アノード電極)110から裏面電極(カソード電極)111に順方向電流を印加した場合の電流電圧特性を示したものである。電流電圧特性は一般的なサイリスタと同様の負性抵抗特性を示す。図17に示したしきい電圧VBOは、ゲート電極112に印加する電圧もしくは電流によって、あるいは半導体層102,103,104,107に光照射を行うことによって、低下させることができる。光照射による変化は、図16において、第1半導体層(N型)102、第2半導体層(P型)103、第3半導体層(N型)104によるNPN層が受光素子としてのホトトランジスタとして機能することによる。 FIG. 17 shows current-voltage characteristics when a forward current is applied from the front surface electrode (anode electrode) 110 to the back surface electrode (cathode electrode) 111 of the light-emitting thyristor 114. The current-voltage characteristic shows a negative resistance characteristic similar to that of a general thyristor. The threshold voltage V BO shown in FIG. 17 can be lowered by voltage or current applied to the gate electrode 112 or by irradiating the semiconductor layers 102, 103, 104, and 107 with light. In FIG. 16, the change due to the light irradiation is shown in FIG. By functioning.
発光サイリスタのスイッチング機能は、このしきい電圧VBOの低下を利用したもので、電流電圧特性を表す特性曲線と負荷線72とが交わるオフ状態のb点と、特性曲線と負荷線72とが交わるオン状態のa点とを遷移させる。 The switching function of the light-emitting thyristor utilizes this decrease in the threshold voltage V BO , and the off-state b point where the characteristic curve representing the current-voltage characteristic and the load line 72 intersect, and the characteristic curve and the load line 72 The intersecting point a in the on state is changed.
発光サイリスタの発光機能は、オン状態でPN接合から注入されるキャリアの再結合を利用する。図16において、発光サイリスタ114がオン状態のとき、第1半導体層(N型)102と第2半導体層(P型)103とからなるPN接合J1および第3半導体層(N型)104と第4半導体層(P型)107とからなるPN接合J3に順方向電流が流れる結果、接合J1およびJ3の近傍で発光する。 The light emitting function of the light emitting thyristor utilizes recombination of carriers injected from the PN junction in the on state. In FIG. 16, when the light-emitting thyristor 114 is in the ON state, the PN junction J1 including the first semiconductor layer (N-type) 102 and the second semiconductor layer (P-type) 103, the third semiconductor layer (N-type) 104, and the first As a result of forward current flowing through the PN junction J3 composed of the four semiconductor layers (P-type) 107, light is emitted in the vicinity of the junctions J1 and J3.
発光サイリスタのスイッチング機能と発光機能を利用すると電子写真プリンタなどの光プリンタヘッドとして用いられる発光装置を実現できることが報告されている(たとえば、特許文献2,3参照)。従来、この種の発光装置としては、発光ダイオード(Light
Emitted Diode:略称LED)を多数配列して形成されるLEDアレイが知られていたが、LEDと駆動回路とを個別に接続する必要があるので多数のボンディングパッドを必要とし、高集積化が困難であるという問題点があった。発光サイリスタは、LEDアレイと比べて発光素子列をコンパクトに作製でき、基板への実装が簡便になることなどの利点がある。
It has been reported that a light emitting device used as an optical printer head such as an electrophotographic printer can be realized by using the switching function and the light emitting function of the light emitting thyristor (see, for example,
An LED array formed by arranging a large number of Emitted Diodes (abbreviated as LEDs) has been known, but since it is necessary to individually connect the LED and the drive circuit, a large number of bonding pads are required, and high integration is difficult. There was a problem that. The light-emitting thyristor has advantages such that a light-emitting element array can be made more compact than an LED array, and mounting on a substrate is simple.
これまで提案された発光サイリスタを利用した発光装置は、大別すると、光励起によるしきい電圧の低下を利用して発光状態の転送を実現させるタイプと、ゲート電極に電圧または電流を印加して電気的に発光状態の転送を実現させるタイプの2種類がある。図18に例示した第1の従来の技術の発光装置1は前者の光励起による方法を用いており、図19に例示した第2の従来の技術の発光装置2は後者の電気制御による方法を用いている(第1の従来の技術の発光装置1については、特許文献1および特許文献2の第8図とそれに関連する記載とを参照。第2の従来の技術の発光装置2については、特許文献3を参照。)。
The light-emitting devices using the light-emitting thyristors proposed so far can be broadly classified into a type that realizes the transfer of the light-emitting state by utilizing a decrease in the threshold voltage due to light excitation, and an electric voltage or current applied to the gate electrode. There are two types that can realize the transfer of the light emission state. The
図18に概略回路構成を示した第1の従来の技術の発光装置1では、オン状態の発光サイリスタから外部に放出された光が配列方向に隣接する他の発光サイリスタに入射するように、複数の発光サイリスタT0,T1,・・・,Tnが配列されている。隣接した発光サイリスタからの光を受光することによって発光サイリスタのしきい電圧が低下するタイミングに合わせて、走査信号φ1,φ2,φ3を与えることによって、発光状態を順に転送させる自己走査機能が実現される。感光体の露光を行うには、発光サイリスタが発光するタイミングに合わせて発光信号φEをハイレベルにすることによって、発光サイリスタに印加される電流量を増やし発光強度を増加させる。そのため、露光時以外でもスイッチング信号を転送するために、オン状態にある発光サイリスタから、ある程度の発光(バイアス光)を生じる。
In the
一方、図19に概略回路構成を示した第2の従来の技術の発光装置2では、スイッチング信号の転送のためのスイッチ用サイリスタTを分離してそれらを電気的に制御する構成となっている。スイッチ用サイリスタTでオン状態の転送を電気的に実現するために、転送方向指定ダイオードDやゲート電極にかかる電圧を制御するための負荷抵抗RLなどが必要となる。図19で、露光用の発光用サイリスタLを発光させるには、スイッチ用サイリスタTがオン状態になるタイミングに合わせて発光信号φEをハイレベルにする。スイッチ用サイリスタTと発光用サイリスタLとの対応するゲート電極同士が接続されていることから、発光サイリスタがオン状態に遷移して発光する。
On the other hand, in the
これらの発光装置への適用を目的として、発光サイリスタの各層のバンドギャップと不純物濃度とを最適化して発光サイリスタの性能を向上させる試みが提案されている(たとえば、特許文献4,5参照)。 For the purpose of application to these light emitting devices, attempts have been proposed to improve the performance of the light emitting thyristor by optimizing the band gap and impurity concentration of each layer of the light emitting thyristor (see, for example, Patent Documents 4 and 5).
特許文献4では、N型GaAs基板上に、N型AlGaAs層、P型GaAs層、N型GaAs層およびP型AlGaAs層をこの順に積層した発光サイリスタの構造が提案されている。活性層であるP型GaAs層、N型GaAs層へキャリアを閉じ込めるために、バンド幅の大きいAlGaAs層で活性層を挟んだ構造にすることによって、発光効率の向上が期待されている(特許文献4の第3頁第6欄参照)。 Patent Document 4 proposes a light-emitting thyristor structure in which an N-type AlGaAs layer, a P-type GaAs layer, an N-type GaAs layer, and a P-type AlGaAs layer are stacked in this order on an N-type GaAs substrate. In order to confine carriers in the P-type GaAs layer and the N-type GaAs layer, which are active layers, a structure in which the active layer is sandwiched between AlGaAs layers having a large bandwidth is expected to improve the light emission efficiency (Patent Literature). 4 (see page 6, column 6).
特許文献5では、不純物濃度とバンドギャップの両方を最適化する試みが提案されている。特許文献5によると、発光サイリスタのゲート層(図16の第2半導体層103と第3半導体層104に対応する)の不純物濃度に勾配を設けることによって、ゲート層内部に電界を発生させ、注入された少数キャリアを電界によって押し出して、その結果、ゲート層内部での少数キャリア滞在時間を短くし、スイッチング時間を短縮することが期待されている。上述の内部電界の形成は、ゲート層を構成する半導体層のバンドギャップに勾配を設けることでも可能である。また、特許文献5によると、発光サイリスタの外部への光の取り出し効率を大きくするために、発光サイリスタのゲート層を、発光するゲート層とそれ以外のゲート層に分割し、発光するゲート層のバンドギャップに対し、それ以外のゲート層のバンドギャップを大きくとる構造にする。この結果、発光ゲート層の厚さを薄くすることができ、発光場所自身での吸収を小さくするとともに、発光しないゲート層ではバンドギャップが広いので光を吸収することがなく、外部への光の取り出し効率を大きくできることが期待されている(特許文献5の段落[0045][0047][0049]の記載を参照)。 Patent Document 5 proposes an attempt to optimize both the impurity concentration and the band gap. According to Patent Document 5, an electric field is generated and implanted by providing a gradient in the impurity concentration of the gate layer of the light-emitting thyristor (corresponding to the second semiconductor layer 103 and the third semiconductor layer 104 in FIG. 16). The generated minority carriers are pushed out by an electric field, and as a result, the minority carrier residence time inside the gate layer is shortened, and the switching time is expected to be shortened. The above-described internal electric field can also be formed by providing a gradient in the band gap of the semiconductor layer constituting the gate layer. Further, according to Patent Document 5, in order to increase the light extraction efficiency to the outside of the light emitting thyristor, the gate layer of the light emitting thyristor is divided into a gate layer that emits light and another gate layer, and the gate layer that emits light is divided. The structure is such that the band gap of the other gate layer is larger than the band gap. As a result, the thickness of the light emitting gate layer can be reduced, the absorption at the light emitting place itself is reduced, and the gate layer that does not emit light has a wide band gap so that it does not absorb light, and the light to the outside can be absorbed. It is expected that the extraction efficiency can be increased (see paragraphs [0045] [0047] [0049] in Patent Document 5).
発光サイリスタを光プリンタヘッドなどの発光装置へ応用する場合、要求される発光サイリスタの性能は、第1に露光用の発光用サイリスタとして発光効率が優れていることである。発光効率は内部量子効率と光の取り出し効率との積で表されるので、そのいずれも高める必要がある。第2に、スイッチ用サイリスタとして必要なスイッチング素子としての性能を向上させる必要がある。第1の従来の技術の発光装置1のように光励起による方法の場合には、受光感度が優れていることが必要であり、第2の従来の技術の発光装置2のように電気制御による方法の場合には、スイッチング速度が速いこと、特にゲートターンオン時間の短縮が必要となる。通常、発光装置の製造工程では、発光用サイリスタとスイッチ用サイリスタは基板上に同時に製膜されるので、両サイリスタは同じ半導体層構成によって形成される。したがって、要求される発光サイリスタの性能としては、発光効率の向上と受光感度の向上との両立、あるいは、発光効率の向上とスイッチング速度の向上との両立が必要となる。しかしながら、従来の発光サイリスタではこの要求を十分に満たしていなかった。
When the light-emitting thyristor is applied to a light-emitting device such as an optical printer head, the required performance of the light-emitting thyristor is that the light-emitting thyristor is excellent in light emission efficiency as a light-emitting thyristor for exposure. Since the luminous efficiency is expressed by the product of the internal quantum efficiency and the light extraction efficiency, it is necessary to increase both of them. Second, it is necessary to improve the performance as a switching element required as a thyristor for a switch. In the case of the method by light excitation as in the
たとえば、特許文献5に記載された発光サイリスタでは、基板側のゲート層(図16では第2半導体層103に対応する)のバンドギャップが小さいことから、この部位が主たる発光場所として想定されている(特許文献5の図9および図11とそれに関連する記載を参照)。この場合、電子は基板側のカソードから注入されるので、正孔と電子の再結合による発光は、ゲート層の中でも基板に近い側の部位(図16では第2半導体層103のうち接合J1近傍に対応する)が最も強い。そうすると、光が外部へ取り出されるまでには、P型のゲート層(図16では第2半導体層103)大部分とN型のゲート層(図16では第3半導体層104)の内でバンドギャップの小さい部位とを通過しなければならなくなり、それらの層での光の再吸収を考慮すると、外部への取り出し効率が大きいとは言えない。特許文献5においてバンドギャップをこのような構成にした理由は、特許文献5では、第2の従来の技術の発光装置2への応用が目的とされているため、発光効率の向上よりも、スイッチ用サイリスタに必要なスイッチング速度の向上が優先されたためと考えられる。
For example, in the light emitting thyristor described in Patent Document 5, since the band gap of the gate layer on the substrate side (corresponding to the second semiconductor layer 103 in FIG. 16) is small, this portion is assumed as the main light emitting place. (See FIG. 9 and FIG. 11 of Patent Document 5 and description related thereto). In this case, since electrons are injected from the cathode on the substrate side, light emission due to recombination of holes and electrons causes a portion of the gate layer closer to the substrate (in the vicinity of the junction J1 in the second semiconductor layer 103 in FIG. 16). Is the strongest. Then, by the time the light is extracted to the outside, a band gap is formed in most of the P-type gate layer (second semiconductor layer 103 in FIG. 16) and the N-type gate layer (third semiconductor layer 104 in FIG. 16). If the re-absorption of light in those layers is taken into consideration, the extraction efficiency to the outside cannot be said to be high. The reason why the band gap is configured in this way in Patent Document 5 is that, in Patent Document 5, the application of the second conventional technique to the light-emitting
したがって、本発明の目的は、発光装置の発光用サイリスタと光励起を利用したスイッチ用サイリスタとの両方に使用可能なように、受光感度を低下することなく外部への発光強度を高くすることができる発光サイリスタを提供することにある。 Therefore, an object of the present invention is to increase the light emission intensity to the outside without reducing the light receiving sensitivity so that it can be used for both the light emitting thyristor of the light emitting device and the switch thyristor utilizing optical excitation. It is to provide a light emitting thyristor.
また、本発明の他の目的は、この発光サイリスタを用いることによって、全体構造を簡素化することが可能であり、かつ信頼性にも優れた発光装置を提供することにある。 Another object of the present invention is to provide a light emitting device that can simplify the overall structure and is excellent in reliability by using this light emitting thyristor.
また、本発明のさらに他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像形成装置を提供することにある。 Still another object of the present invention is to provide an image forming apparatus using the light emitting device of the present invention to obtain a recorded image with good image quality.
本発明の発光サイリスタは、基板上に、N型またはP型のいずれか一方の導電型の第1半導体層、第1半導体層と反対導電型の第2半導体層、第1半導体層と同じ導電型の第3半導体層、および第1半導体層と反対導電型の第4半導体層がこの順に積層されている発光サイリスタにおいて、
前記第3半導体層のバンドギャップは、前記第2半導体層のバンドギャップに対するバンドギャップの差が5%以内であり、かつ、前記第1および前記第4半導体層のバンドギャップより狭幅であり、
前記第3半導体層は、前記基板側の第1領域と前記基板と反対側の第2領域とからなり、かつ、前記第1領域の不純物濃度は前記第2領域の不純物濃度よりも低濃度であり、
前記第2半導体層の不純物濃度は、前記第3半導体層の第1領域の不純物濃度に対する不純物濃度の差が20%以内または前記第3半導体層の第1領域の不純物濃度より高濃度であり、前記第3半導体層の第2領域の不純物濃度よりも低濃度であり、かつ、前記第1半導体の不純物濃度より低濃度であり、
前記第4半導体層の不純物濃度は、前記第3半導体層の第2領域の不純物濃度に対する不純物濃度の差が20%以内または前記第3半導体層の第2領域の不純物濃度より高濃度であり、
前記第3半導体層の第2領域の膜厚は、前記第2半導体層の膜厚よりも大きいことを特徴とする。
The light-emitting thyristor according to the present invention has the same conductivity as the first semiconductor layer, the first semiconductor layer of the N type or P type conductivity type, the second semiconductor layer of the opposite conductivity type to the first semiconductor layer, and the first semiconductor layer. In the light emitting thyristor in which the third semiconductor layer of the type and the fourth semiconductor layer of the conductivity type opposite to the first semiconductor layer are stacked in this order,
The band gap of the third semiconductor layer is within 5% of the band gap difference with respect to the band gap of the second semiconductor layer, and is narrower than the band gaps of the first and fourth semiconductor layers,
The third semiconductor layer includes a first region on the substrate side and a second region on the opposite side of the substrate, and the impurity concentration of the first region is lower than the impurity concentration of the second region. Yes,
The impurity concentration of the second semiconductor layer is such that the difference in impurity concentration with respect to the impurity concentration of the first region of the third semiconductor layer is within 20% or higher than the impurity concentration of the first region of the third semiconductor layer , A lower concentration than the impurity concentration of the second region of the third semiconductor layer, and a lower concentration than the impurity concentration of the first semiconductor;
The impurity concentration of the fourth semiconductor layer, Ri higher concentration der than the impurity concentration of the second region of the third difference of the impurity concentration with respect to the impurity concentration of the second region of the semiconductor layer is within 20% or said third semiconductor layer ,
The thickness of the second region of the third semiconductor layer is larger than the thickness of the second semiconductor layer .
また本発明の発光サイリスタによれば、前記第4半導体層の前記基板と反対側に、前記第4半導体層と同じ導電型の第5半導体層が積層され、前記第5半導体層のバンドギャップは、前記第4半導体層のバンドギャップに対するバンドギャップの差が5%以内またはそれより広幅であり、前記第5半導体層の不純物濃度は、前記第4半導体層の不純物濃度に対する不純物濃度の差が20%以内または前記第4半導体層の不純物濃度より高濃度であることを特徴とする。 According to the light-emitting thyristor of the present invention, the fifth semiconductor layer having the same conductivity type as the fourth semiconductor layer is stacked on the opposite side of the fourth semiconductor layer from the substrate, and the band gap of the fifth semiconductor layer is The difference of the band gap with respect to the band gap of the fourth semiconductor layer is within 5% or wider, and the impurity concentration of the fifth semiconductor layer is 20 % different from the impurity concentration of the fourth semiconductor layer. % Or higher than the impurity concentration of the fourth semiconductor layer .
また本発明の発光装置によれば、
(a)発光信号を伝送する発光信号伝送路と、
(b)前記発光信号伝送路に接続された複数の発光素子が相互に間隔をあけて配列された発光素子アレイであって、
(b1)前記発光素子は、前記発光サイリスタで構成され、
(b2)前記発光素子を構成する発光サイリスタがゲート電極にトリガ信号を与えられることによってしきい電圧が低下した状態で、前記発光信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させる、発光素子アレイと、
(c)走査信号を伝送する複数の走査信号伝送路と、
(d)前記走査信号伝送路に接続された複数のスイッチ素子が相互に間隔をあけて1次元に配列されたスイッチ素子アレイであって、
(d1)前記複数のスイッチ素子と前記走査信号伝送路との接続は、配列方向に隣接するスイッチ素子では前記走査信号が異なるタイミングで与えられるようになされ、
(d2)前記スイッチ素子は、前記発光サイリスタで構成され、
(d3)前記スイッチ素子を構成する発光サイリスタは、配列方向に隣接する発光サイリスタの発光を受光するように配置され、
(d4)前記スイッチ素子を構成する発光サイリスタが配列方向に隣接する発光サイリスタの発光を受光することによってしきい電圧が低下した状態で、前記走査信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させるとともにゲート電極にトリガ信号を発生させる、スイッチ素子アレイと、
(e)前記スイッチ素子を構成する発光サイリスタのゲート電極と前記発光素子を構成する発光サイリスタのゲート電極とを電気的に接続する接続手段とを含むことを特徴とする。
According to the light emitting device of the present invention,
(A) a light emission signal transmission path for transmitting a light emission signal;
(B) A light-emitting element array in which a plurality of light-emitting elements connected to the light-emitting signal transmission path are arranged with a space therebetween,
(B1) The light emitting element includes the light emitting thyristor,
(B2) When the light emitting thyristor constituting the light emitting element is applied with the light emission signal between the anode electrode and the cathode electrode in a state where the threshold voltage is lowered by applying a trigger signal to the gate electrode, the light emission A light emitting element array that emits light from a thyristor;
(C) a plurality of scanning signal transmission paths for transmitting scanning signals;
(D) A switch element array in which a plurality of switch elements connected to the scanning signal transmission path are arranged one-dimensionally with a space between each other,
(D1) The connection between the plurality of switch elements and the scanning signal transmission path is such that the scanning signals are given at different timings in the switch elements adjacent in the arrangement direction,
(D2) The switch element includes the light emitting thyristor,
(D3) The light-emitting thyristor constituting the switch element is disposed so as to receive the light emission of the light-emitting thyristor adjacent in the arrangement direction,
(D4) The scanning signal is applied between the anode electrode and the cathode electrode in a state where the threshold voltage is lowered by the light emitting thyristor constituting the switch element receiving the light emission of the light emitting thyristor adjacent in the arrangement direction. A switch element array for causing the light emitting thyristor to emit light and generating a trigger signal at the gate electrode;
(E) including a connection means for electrically connecting a gate electrode of the light emitting thyristor constituting the switch element and a gate electrode of the light emitting thyristor constituting the light emitting element.
また本発明の発光装置によれば、前記発光素子の発する光が、前記スイッチ素子が発する光によって干渉されないように、前記スイッチ素子が発する光を遮光する遮光手段を含むことを特徴とする。 According to the light emitting device of the present invention, the light emitting device includes a light shielding means for shielding the light emitted from the switch element so that the light emitted from the light emitting element is not interfered with by the light emitted from the switch element.
また本発明の画像形成装置によれば、前記発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
前記感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする。
According to the image forming apparatus of the present invention, the light emitting device;
Driving means for driving the light emitting device based on image information;
Condensing means for condensing light from the light emitting element of the light emitting device on the photosensitive drum;
Developer supplying means for supplying the developer to the exposed photosensitive drum by which light from the light emitting device is condensed on the photosensitive drum by the condensing means;
Transfer means for transferring an image formed by a developer on the photosensitive drum to a recording sheet;
And fixing means for fixing the developer transferred to the recording sheet.
本発明の発光サイリスタによれば、第4半導体層(P型)のバンドギャップが第3半導体層(N型)のバンドギャップよりも大きいことから、両半導体層の界面でポテンシャル障壁が形成され、第1半導体層から注入された電子を閉じ込め、第3半導体層(N型)での電子密度を増大させることができる。また、第3半導体層(N型)を第1領域と第2領域の2層に分けて、第4半導体層(P型)側の第2領域の不純物濃度を高めたことから、第2領域での熱平衡状態の電子密度が増大する。さらに、第4半導体層(P型)の不純物濃度を第2領域の不純物濃度と略同一かそれより高濃度にしたことによって、第4半導体層から第2領域に注入される正孔密度を高めることができる。以上の設定によって、第2領域で正孔と電子とを効率よく再結合させて発光させることができ、内部量子効率を高めることができる。 According to the light emitting thyristor of the present invention, since the band gap of the fourth semiconductor layer (P-type) is larger than the band gap of the third semiconductor layer (N-type), a potential barrier is formed at the interface between the two semiconductor layers, The electrons injected from the first semiconductor layer can be confined, and the electron density in the third semiconductor layer (N-type) can be increased. Further, since the third semiconductor layer (N-type) is divided into two layers of the first region and the second region, the impurity concentration of the second region on the fourth semiconductor layer (P-type) side is increased, so that the second region The electron density in the thermal equilibrium state at 1 is increased. Further, the density of holes injected from the fourth semiconductor layer into the second region is increased by making the impurity concentration of the fourth semiconductor layer (P-type) substantially the same as or higher than the impurity concentration of the second region. be able to. With the above settings, holes and electrons can be efficiently recombined in the second region to emit light, and the internal quantum efficiency can be increased.
また、光の取り出し方向である第4半導体層(P型)のバンドギャップは、主たる発光層である第2領域のバンドギャップよりも広幅であるので、発光した光の吸収層とはならない。主たる発光層が光の取り出し方向に近い第2領域であることから、主たる発光層自身での吸収も問題とならず、本発明によれば、光の取り出し効率にも優れた発光サイリスタを提供することができる。 In addition, the band gap of the fourth semiconductor layer (P-type), which is the light extraction direction, is wider than the band gap of the second region, which is the main light emitting layer, and thus does not serve as an absorption layer for the emitted light. Since the main light-emitting layer is the second region close to the light extraction direction, absorption by the main light-emitting layer itself is not a problem, and according to the present invention, a light-emitting thyristor excellent in light extraction efficiency is provided. be able to.
さらに、第1半導体層(N型)のバンドギャップを、第2半導体層(P型)のバンドギャップよりも広幅にし、第1半導体層(N型)の不純物濃度を、第2半導体層(P型)の不純物濃度よりも大きくすることによって、第1半導体層と第2半導体層と第3半導体層とで構成されるNPN型のホトトランジスタのエミッタ注入効率を大きくすることができる。この結果、受光感度のよい発光サイリスタを提供することができる。 Furthermore, the band gap of the first semiconductor layer (N type) is made wider than the band gap of the second semiconductor layer (P type), and the impurity concentration of the first semiconductor layer (N type) is changed to the second semiconductor layer (P type). The emitter injection efficiency of the NPN phototransistor composed of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer can be increased. As a result, it is possible to provide a light emitting thyristor with high light receiving sensitivity.
また本発明の発光サイリスタによれば、高不純物濃度の第5半導体層(P型)を極薄膜のオーミックコンタクト層と第4半導体層(P型)との間に介することによって、アノード電極との間で良好なオーミック接触をとることができる。第5半導体層(P型)のバンドギャップは第4半導体層(P型)のバンドギャップと略同一またはそれより広幅なので、内部で発光した光の吸収層とならず、光の取り出し効率を低下させることはない。 Further, according to the light emitting thyristor of the present invention, the fifth semiconductor layer (P type) having a high impurity concentration is interposed between the ultrathin ohmic contact layer and the fourth semiconductor layer (P type), so that the anode electrode Good ohmic contact can be obtained between the two. The band gap of the fifth semiconductor layer (P type) is substantially the same as or wider than the band gap of the fourth semiconductor layer (P type), so that it does not become an absorption layer for light emitted inside, and the light extraction efficiency is reduced. I will not let you.
本発明の発光装置によれば、スイッチ素子アレイの複数のスイッチ素子のうち、1つのスイッチ素子を構成する発光サイリスタが発光したときに、この発光したスイッチ素子の光は、配列方向に相互に間隔をあけて隣接するスイッチ素子に受光される。受光したスイッチ素子を構成する発光サイリスタは、走査信号の電圧よりも、しきい電圧が低下し、このしきい電圧が低下したスイッチ素子に接続された走査信号伝送路によって伝送される走査信号を与えられることによって発光する。複数の走査信号伝送路によって伝送される走査信号は、配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられるので、受光によってしきい電圧が低下したスイッチ素子に、走査信号を与えることができ、これによってスイッチ素子を配列方向に順番に発光させることができる。 According to the light emitting device of the present invention, when the light emitting thyristor constituting one switch element emits light among the plurality of switch elements of the switch element array, the light of the emitted switch elements is mutually spaced in the arrangement direction. Is received by the adjacent switch element. The light-emitting thyristor constituting the received switch element has a threshold voltage lower than the voltage of the scan signal, and provides a scan signal transmitted by the scan signal transmission line connected to the switch element having the lowered threshold voltage. Light is emitted. Since the scanning signals transmitted by the plurality of scanning signal transmission paths are given at different timings for each switching element adjacent in the arrangement direction, the scanning signal can be given to the switching elements whose threshold voltage has decreased due to light reception. Thus, the switch elements can be made to emit light sequentially in the arrangement direction.
スイッチ素子が受光すると、このスイッチ素子を構成する発光サイリスタのゲート電極にトリガ信号が発生し、このトリガ信号は接続手段を介して対応する発光素子を構成する発光サイリスタのゲート電極に与えられる。発光素子を構成する発光サイリスタは、そのゲート電極にトリガ信号が与えられると、しきい電圧が低下する。発光素子を構成する発光サイリスタのしきい電圧が、発光信号の電圧よりも低下した状態で、発光信号伝送路によって伝送される発光信号を与えることによって、各発光素子を選択的に発光させることができる。 When the switch element receives light, a trigger signal is generated at the gate electrode of the light emitting thyristor constituting the switch element, and this trigger signal is applied to the gate electrode of the light emitting thyristor constituting the corresponding light emitting element through the connecting means. The threshold voltage of the light emitting thyristor constituting the light emitting element is lowered when a trigger signal is applied to the gate electrode. Each light emitting element can selectively emit light by giving a light emission signal transmitted through the light emission signal transmission path in a state where the threshold voltage of the light emitting thyristor constituting the light emitting element is lower than the voltage of the light emission signal. it can.
各スイッチ素子を構成する発光サイリスタは、隣接するスイッチ素子から発する光を受光することによって光励起によりそのしきい電圧が低下するので、電気制御による方法と異なり、ゲート電極に転送方向指定のためのダイオードおよび電源との間に接続される負荷抵抗などを接続する必要がない。したがって装置の構造を複雑にすることなく、なるべく少ない信号伝送路によって、複数配列される発光素子のうち所定の発光素子のみを選択的に発光させることができる。また第2の従来の技術の発光装置と比較して、装置の構造が簡素化されるので、製造工程を少なくすることができ、装置の生産性を向上させることができる。 The light emitting thyristor constituting each switch element receives a light emitted from an adjacent switch element, and its threshold voltage is lowered by photoexcitation. Therefore, unlike a method using electric control, a diode for specifying a transfer direction at a gate electrode. In addition, it is not necessary to connect a load resistor connected between the power source and the power source. Therefore, only a predetermined light emitting element among a plurality of light emitting elements arranged can be selectively caused to emit light with as few signal transmission paths as possible without complicating the structure of the device. Further, since the structure of the device is simplified as compared with the light emitting device of the second prior art, the manufacturing process can be reduced and the productivity of the device can be improved.
また本発明の発光装置よれば、各スイッチ素子を構成するスイッチ用サイリスタが配列方向に順番に発光する光を、遮光手段によって遮光することによって、スイッチ素子の発する光で感光体が露光されることがないようにする。その結果、感光体は発光素子が発する光のみで露光され、光プリンタヘッドに適用する場合に、露光量が安定し画像品質の優れた発光装置が提供できる。 Also, according to the light emitting device of the present invention, the photoconductor is exposed to the light emitted from the switch element by blocking the light emitted sequentially by the switch thyristors constituting each switch element by the light blocking means. So that there is no. As a result, the photosensitive member is exposed only to light emitted from the light emitting element, and when applied to an optical printer head, a light emitting device with a stable exposure amount and excellent image quality can be provided.
本発明の画像形成装置によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって、帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。 According to the image forming apparatus of the present invention, the light emitting device is driven by the driving unit based on the image information, and the light from the light emitting device is condensed on the charged photosensitive drum by the light collecting unit. The body drum is exposed to form an electrostatic latent image on its surface. When the developer is supplied to the photosensitive drum on which the electrostatic latent image is formed by the developer supplying means, the developer adheres to the photosensitive drum and an image is formed. An image formed with the developer on the photosensitive drum is transferred to the recording sheet by the transfer unit, and the developer transferred to the recording sheet is fixed by the fixing unit, whereby an image is formed on the recording sheet.
またスイッチ素子は走査方向に沿って順番に発光するが、スイッチ素子と発光素子とが離間しており、発光素子の発光によって感光体ドラムが露光され、スイッチ素子の発光によって感光体ドラムを露光させることがないので、優れた品質の記録画像を得ることができる。 The switch elements emit light in order along the scanning direction, but the switch elements and the light emitting elements are separated from each other, and the photosensitive drum is exposed by light emission of the light emitting elements, and the photosensitive drum is exposed by light emission of the switch elements. Therefore, a recorded image with excellent quality can be obtained.
また感光体ドラムへの露光を行うための発光素子と、信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装するための回路基板を小型化することができ、この回路基板とのワイヤボンディングの数および回路基板に搭載すべき駆動ICの数を低減することができるので、小型化および低コスト化を実現することができる。 In addition, the light-emitting element for exposing the photosensitive drum and the switch element for signal transfer can be integrated so that the circuit board for mounting the light-emitting device can be downsized. In addition, since the number of wire bondings with the circuit board and the number of drive ICs to be mounted on the circuit board can be reduced, downsizing and cost reduction can be realized.
以下、図面を参照して本発明の発光サイリスタおよびそれを用いた本発明の発光装置および画像形成装置の実施の形態について説明する。 Embodiments of a light-emitting thyristor of the present invention and a light-emitting device and an image forming apparatus of the present invention using the same will be described below with reference to the drawings.
図1は、本発明の第1の実施の形態の発光サイリスタ115の断面図と、発光サイリスタ115を構成する各層の不純物濃度およびバンドギャップを示したものである。なお、図1の不純物濃度とバンドギャップの値は望ましい一例を示したものであり、本発明の効果はこの値に限って生じるわけではない。 FIG. 1 shows a sectional view of the light-emitting thyristor 115 according to the first embodiment of the present invention, and the impurity concentration and band gap of each layer constituting the light-emitting thyristor 115. Note that the impurity concentration and band gap values in FIG. 1 show a desirable example, and the effects of the present invention are not limited to these values.
最初に、図1に示した発光サイリスタ115の構造について説明する。
図1に示す発光サイリスタ115は、N型半導体基板101上に、N型の第1半導体層102、P型の第2半導体層103、N型の第3半導体層104およびP型の第4半導体層107がこの順に積層されることによって、NPNPのサイリスタの構造が形成されている。ここで、第3半導体層104は、基板側の第1領域105と基板反対側の第2領域106との2層で構成され、これら各層はいずれもN型半導体によって形成される。さらに、P型の第4半導体層107の基板反対側の表面(基板から離反する側)には、表面電極110と良好なオーミック接触をとるためのP型半導体のオーミックコンタクト層109が形成される。表面電極110はオーミックコンタクト層109の基板反対側の表面に形成される。裏面電極111は、基板101の裏面に形成される。この場合、表面電極110はアノード電極として用いられ、裏面電極111はカソード電極として用いられる。また、第3半導体層104のうちの第2領域106の基板反対側の表面にはゲート電極112が設けられている。
First, the structure of the light emitting thyristor 115 shown in FIG. 1 will be described.
A light-emitting thyristor 115 shown in FIG. 1 includes an N-type first semiconductor layer 102, a P-type second semiconductor layer 103, an N-type third semiconductor layer 104, and a P-type fourth semiconductor on an N-type semiconductor substrate 101. By laminating the layers 107 in this order, an NPNP thyristor structure is formed. Here, the third semiconductor layer 104 includes two layers of a first region 105 on the substrate side and a second region 106 on the opposite side of the substrate, and each of these layers is formed of an N-type semiconductor. Further, a P-type semiconductor ohmic contact layer 109 for making good ohmic contact with the surface electrode 110 is formed on the surface of the P-type fourth semiconductor layer 107 opposite to the substrate (the side away from the substrate). . The surface electrode 110 is formed on the surface of the ohmic contact layer 109 opposite to the substrate. The back electrode 111 is formed on the back surface of the substrate 101. In this case, the front electrode 110 is used as an anode electrode, and the back electrode 111 is used as a cathode electrode. A gate electrode 112 is provided on the surface of the third semiconductor layer 104 on the opposite side of the substrate of the second region 106.
本実施の形態では、基板101をN型半導体によって形成した場合について例示する。これとは逆に、基板101にP型半導体基板を用い、半導体層を第1半導体層102をP型、第2半導体層103をN型、第3半導体層を104をP型、第4半導体層をN型としてPNPNのサイリスタ構造を形成することも可能である。この場合は、オーミックコンタクト層にはN型の半導体を用い、裏面電極111がアノード電極になり、表面電極110がカソード電極になるが、基板をN型半導体によって形成する方が好ましい。これは、発光サイリスタを集積化したときに、基板裏面の裏面電極(カソード電極)111を共通の接地とし、表面電極(アノード電極)110に正電源を接続できるからである。なお、いずれの導電型の順を用いても本実施の形態の効果に変わりはない。基板をP型半導体基板とした場合は、以下の説明は、正孔と電子を入れ替えればそのまま成り立つ。 In this embodiment, the case where the substrate 101 is formed using an N-type semiconductor is illustrated. On the contrary, a P-type semiconductor substrate is used as the substrate 101, the first semiconductor layer 102 is P-type, the second semiconductor layer 103 is N-type, the third semiconductor layer 104 is P-type, and the fourth semiconductor is used as the semiconductor layer. It is also possible to form a PNPN thyristor structure with an N-type layer. In this case, an N-type semiconductor is used for the ohmic contact layer, and the back electrode 111 serves as an anode electrode and the front electrode 110 serves as a cathode electrode. However, it is preferable to form the substrate from an N-type semiconductor. This is because when the light emitting thyristors are integrated, the back electrode (cathode electrode) 111 on the back surface of the substrate can be connected to a common ground, and a positive power source can be connected to the front electrode (anode electrode) 110. Note that the effect of the present embodiment is not changed regardless of the order of conductivity types. In the case where the substrate is a P-type semiconductor substrate, the following explanation is valid as long as holes and electrons are exchanged.
また、基板101に絶縁性基板および半絶縁性基板などを用いることもできる。この場合は、第2半導体層103、第3半導体層104、第4半導体層107およびオーミックコンタクト層109の一部をエッチングして、第1半導体層102の表面(基板から離反する側)を露出させ、第1半導体層102の露出させた表面に裏面電極111に相当するカソード電極を形成する。 Further, an insulating substrate, a semi-insulating substrate, or the like can be used for the substrate 101. In this case, the second semiconductor layer 103, the third semiconductor layer 104, the fourth semiconductor layer 107, and the ohmic contact layer 109 are partially etched to expose the surface of the first semiconductor layer 102 (the side away from the substrate). Then, a cathode electrode corresponding to the back electrode 111 is formed on the exposed surface of the first semiconductor layer 102.
各半導体層102,103,104,107およびオーミックコンタクト層109は、有機金属気層エピタキシャル成長法(MOVPE)および分子線エピタキシャル成長法(MBE)などのエピタキシャル成長法によって形成される。エピタキシャル成長が必要な理由は、格子欠陥などを多量に含んでいると発光素子および受光素子としてのホトトランジスタとして機能し得ないからである。したがって、格子整合の観点から、基板101、各半導体層102,103,104,107およびオーミックコンタクト層109の材料が選択される。 Each of the semiconductor layers 102, 103, 104, and 107 and the ohmic contact layer 109 are formed by an epitaxial growth method such as a metal organic vapor phase epitaxy (MOVPE) or a molecular beam epitaxy (MBE). The reason why the epitaxial growth is necessary is that it cannot function as a phototransistor as a light emitting element and a light receiving element if it contains a large amount of lattice defects. Therefore, materials for the substrate 101, the semiconductor layers 102, 103, 104, and 107 and the ohmic contact layer 109 are selected from the viewpoint of lattice matching.
基板101の材料としては、III/V族半導体およびII/VI族半導体の薄膜がエピタキシャル成長可能なものとして、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)およびゲルマニウム(Ge)などを用いることができる。基板101に絶縁性基板または半絶縁性基板を使用する場合には、たとえば、GaAs、窒化ガリウム(GaN)およびサファイアなどが用いられる。なお、各半導体層102,103,104,107の結晶性を良好にするために、基板101と第1半導体層102との間に第1半導体層102と同じ導電型のバッファ層を設ける場合がある。 As the material of the substrate 101, thin films of III / V semiconductors and II / VI semiconductors can be epitaxially grown. For example, gallium arsenide (GaAs), indium phosphide (InP), gallium phosphide (GaP), silicon (Si ) And germanium (Ge). When an insulating substrate or a semi-insulating substrate is used as the substrate 101, for example, GaAs, gallium nitride (GaN), sapphire, or the like is used. Note that in order to improve the crystallinity of each of the semiconductor layers 102, 103, 104, and 107, a buffer layer having the same conductivity type as that of the first semiconductor layer 102 may be provided between the substrate 101 and the first semiconductor layer 102. is there.
各半導体層102,103,104,107の材料には、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)、インジウムガリウムリン(InGaP)およびアルミニウムガリウムインジウムリン(AlGaInP)などが用いられる。なお、これらの材料で発光サイリスタを作製したときの発光波長は、600〜800nmになる。 As the material of each semiconductor layer 102, 103, 104, 107, gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), indium gallium phosphide (InGaP), aluminum gallium indium phosphide (AlGaInP), or the like is used. Note that the emission wavelength when a light-emitting thyristor is manufactured using these materials is 600 to 800 nm.
オーミックコンタクト層109の材料にはGaAs、InGaPなどアルミニウムを含んでいない材料が用いられる。アルミニウムを含んでいる場合は表面が大気中で酸化されやすく、表面電極110との間で良好なオーミック接触をとることが困難になるからである。また、オーミックコンタクト層109の不純物濃度を3×1019(cm−3)以上にすることも良好なオーミック接触をとるために必要である。なお、オーミックコンタクト層109の厚さは0.01〜0.02μmとなるべく薄くすることが好ましい。なぜなら、GaAs、InGaPのバンドギャップの値は、アルミニウムを含んでいる材料よりも小さいので、膜厚が大きいと内部で発生した光の再吸収層となるからである。 The ohmic contact layer 109 is made of a material that does not contain aluminum, such as GaAs or InGaP. This is because when aluminum is included, the surface is easily oxidized in the atmosphere, and it is difficult to make a good ohmic contact with the surface electrode 110. In addition, it is necessary for the ohmic contact layer 109 to have an impurity concentration of 3 × 10 19 (cm −3 ) or more in order to achieve good ohmic contact. The thickness of the ohmic contact layer 109 is preferably as thin as 0.01 to 0.02 μm. This is because the band gap value of GaAs and InGaP is smaller than that of a material containing aluminum, so that if the film thickness is large, it becomes a reabsorption layer for light generated inside.
各電極110,111,112の材料は、接触する半導体層または基板101との良好なオーミック接触を保つために適した材料が用いられる。表面電極110は、オーミックコンタクト層109と良好なオーミック接触をとるために、たとえば、金(Au)、金とゲルマニウムとの合金(AuGe)、および金と亜鉛との合金(AuZn)などが用いられる。ゲート電極112は、第3半導体層104の第2領域106と良好なオーミック接触をとるために、たとえば、Au、AuGeおよびニッケル(Ni)などが用いられる。裏面電極112は、半導体基板101と、または基板101に非導電性の材料を用いた場合には第1半導体層102と良好なオーミック接触がとれるという観点から、たとえば、Au、AuGeおよびNiなどが用いられる。 As the material of each of the electrodes 110, 111, and 112, a material suitable for maintaining good ohmic contact with the semiconductor layer or the substrate 101 that is in contact is used. For example, gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), or the like is used for the surface electrode 110 in order to make good ohmic contact with the ohmic contact layer 109. . For example, Au, AuGe, nickel (Ni), or the like is used for the gate electrode 112 in order to make a good ohmic contact with the second region 106 of the third semiconductor layer 104. The back electrode 112 is made of, for example, Au, AuGe, or Ni from the viewpoint that a good ohmic contact can be obtained with the semiconductor substrate 101 or when the substrate 101 is made of a nonconductive material. Used.
次に、本実施の形態の特徴である、発光サイリスタ115の各半導体層102,103,104,107のバンドギャップおよび不純物濃度の最適化について説明する。受光感度を低下することなく外部への発光強度を向上させるという本発明の目的に照らして最適になるように、各半導体層での不純物濃度とバンドギャップを決める。 Next, optimization of the band gap and impurity concentration of each of the semiconductor layers 102, 103, 104, and 107 of the light-emitting thyristor 115, which is a feature of the present embodiment, will be described. The impurity concentration and the band gap in each semiconductor layer are determined so as to be optimal in light of the object of the present invention to improve the light emission intensity to the outside without reducing the light receiving sensitivity.
なお、具体的なドーパントとして、本実施の形態においては、N型半導体にはシリコンおよびテルルなどを用いることができ、P型半導体のドーパントとしては、亜鉛、炭素およびマグネシウムなどを用いることができる。実際の素子の作製には、シリコンと亜鉛を用いている。 As specific dopants, silicon, tellurium, or the like can be used for the N-type semiconductor in this embodiment, and zinc, carbon, magnesium, or the like can be used as the dopant for the P-type semiconductor. Silicon and zinc are used for the actual device fabrication.
バンドギャップの値を制御するには、各半導体層102,103,104,107を構成する半導体材料の種類および組成を制御することによって行う。アルミニウムガリウム砒素(AlxGa1−xAs)は、格子整合条件を保ったまま、バンドギャップをAlの組成比xによって変化させることができる。アルミニウムガリウムインジウムリン((AlyGa1−y)0.5In0.5P)を用いた場合も、Alの組成比yを変えることによって、GaAsに格子整合した状態でバンドギャップを変化させることができる。 The band gap value is controlled by controlling the type and composition of the semiconductor material constituting each of the semiconductor layers 102, 103, 104, and 107. Aluminum gallium arsenide (Al x Ga 1-x As) can change the band gap according to the Al composition ratio x while maintaining the lattice matching condition. Even when aluminum gallium indium phosphide ((Al y Ga 1-y ) 0.5 In 0.5 P) is used, the band gap is changed in a lattice-matched state with GaAs by changing the Al composition ratio y. be able to.
また半導体層の不純物濃度が略同一とは、上述した材料を用いた場合には、不純物濃度の差が20%以内であることを意味する。またバンドギャップが略同一とは、上述した材料を用いた場合には、バンドギャップの差が5%以内であることを意味する。これは、設計値では同一であっても、実際に発光サイリスタを作製した場合には、装置の制御性および作製条件によって異なる場合があることを考慮したものである。特に不純物のドーピングについては、膜中で拡散が生じたり、ドーパントの再蒸発が基板温度に依存したりする場合があり、再現性が得られにくい。そこで、上述した材料を用いた場合には、不純物濃度については20%以内、バンドギャップについては5%以内であれば、実質的な違いはないものとして、この範囲にあれば略同一とする。 Moreover, the impurity concentration of the semiconductor layer being substantially the same means that the difference in impurity concentration is within 20% when the above-described materials are used. In addition, the band gaps being substantially the same means that the band gap difference is within 5% when the above-described materials are used. This is because, even if the design values are the same, when a light-emitting thyristor is actually manufactured, it may differ depending on the controllability of the device and the manufacturing conditions. In particular, for impurity doping, diffusion may occur in the film, and re-evaporation of the dopant may depend on the substrate temperature, and reproducibility is difficult to obtain. Therefore, when the above-described materials are used, if the impurity concentration is within 20% and the band gap is within 5%, there is no substantial difference.
本実施の形態の特徴は、図1に示されるように、バンドギャップについては、第2半導体層(P型)103と第3半導体層(N型)104のバンドギャップが略同一であり、それらの半導体層よりも広いバンドギャップを持つ第1半導体層(N型)102と第4半導体層(P型)107とに挟まれた構造にすることである。熱平衡状態の不純物濃度については、第3半導体層(N型)103を、基板側(第2半導体層102に接する側)の第1領域105と基板反対側(第4半導体層107に接する側)の第2領域106の2層に分けて、第2領域106の不純物濃度を第1領域105の不純物濃度よりも高濃度にする。さらに、第2半導体層(P型)103の不純物濃度は第1領域102の不純物濃度と略同一またはそれよりも高濃度にし、第1半導体層(N型)102は、第2半導体層(P型)103よりも高濃度にする。また、第4半導体層(P型)107の不純物濃度は、第3半導体層(N型)104の第2領域106の不純物濃度と略同一かそれよりも高濃度に設定したことに特徴がある。 As shown in FIG. 1, the feature of the present embodiment is that the band gaps of the second semiconductor layer (P type) 103 and the third semiconductor layer (N type) 104 are substantially the same. In other words, the first semiconductor layer (N-type) 102 and the fourth semiconductor layer (P-type) 107 having a wider band gap than the first semiconductor layer are used. With respect to the impurity concentration in the thermal equilibrium state, the third semiconductor layer (N-type) 103 is arranged such that the first region 105 on the substrate side (side in contact with the second semiconductor layer 102) and the opposite side of the substrate (side in contact with the fourth semiconductor layer 107). The second region 106 is divided into two layers so that the impurity concentration of the second region 106 is higher than the impurity concentration of the first region 105. Further, the impurity concentration of the second semiconductor layer (P-type) 103 is set to be substantially the same as or higher than the impurity concentration of the first region 102, and the first semiconductor layer (N-type) 102 includes the second semiconductor layer (P-type). The density is higher than that of mold 103. Further, the impurity concentration of the fourth semiconductor layer (P type) 107 is characterized by being set to be substantially the same as or higher than the impurity concentration of the second region 106 of the third semiconductor layer (N type) 104. .
表1は、本実施の形態における各半導体層102,103,104(105,106),107およびオーミックコンタクト層109の不純物濃度、バンドギャップおよび膜厚の値を示す。なお、この値は好ましい値の例示であって、各半導体層のバンドギャップと不純物濃度について上述した関係を満たせば、本実施の形態と同様の効果を得ることができる。 Table 1 shows the impurity concentration, band gap, and film thickness values of the semiconductor layers 102, 103, 104 (105, 106), 107 and the ohmic contact layer 109 in the present embodiment. Note that this value is an example of a preferable value, and the same effect as this embodiment can be obtained if the above-described relationship is satisfied with respect to the band gap and impurity concentration of each semiconductor layer.
各半導体層102,103,104,107のバンドギャップおよび不純物濃度をこのような設定にした第1の理由は、主たる発光層を第3半導体層(N型)104の中の第2領域106にすることによって、内部量子効率と光の取り出し効率をいずれも向上させることができるためである。 The first reason for setting the band gap and the impurity concentration of each of the semiconductor layers 102, 103, 104, and 107 is that the main light emitting layer is placed in the second region 106 in the third semiconductor layer (N-type) 104. This is because both the internal quantum efficiency and the light extraction efficiency can be improved.
内部量子効率を高めるには、注入されたキャリアを有効に再結合させる必要がある。基板101にはN型半導体基板が用いられるので、発光サイリスタ101では、正孔は第4半導体層(P型)107側から接合J3を通して注入されることになる。この場合、注入された正孔を有効に電子と有効に再結合させるためには、接合J3の近傍の第2領域106における電子密度を高めることが効果的である。そこで、第2領域106において、熱平衡状態での電子密度および注入されて増加した電子密度のいずれも高めるような設定をした。 In order to increase the internal quantum efficiency, it is necessary to recombine the injected carriers effectively. Since an N-type semiconductor substrate is used as the substrate 101, holes are injected from the fourth semiconductor layer (P-type) 107 side through the junction J3 in the light-emitting thyristor 101. In this case, in order to effectively recombine the injected holes with the electrons, it is effective to increase the electron density in the second region 106 near the junction J3. Therefore, in the second region 106, settings were made to increase both the electron density in the thermal equilibrium state and the electron density increased by injection.
接合からの注入による電子密度を高めるため、図1に示すように、第2半導体層(P型)103、第3半導体層(N型)104の内の第1領域105、および第3半導体層(N型)104の内の第2領域106の各層のバンドギャップを略同一して、それらのバンドギャップよりも第4半導体層107のバンドギャップを大きくする。第4半導体層(P型)107のバンドギャップが第2領域(N型)106のバンドギャップよりも大きいことから、両者のバンドギャップが等しい場合に比べて、バンドギャップの差の分だけ第4半導体層(P型)107における伝導帯の下端が上がり、電子に対するポテンシャル障壁を形成する。第1半導体層(N型)102から接合J1を通して注入された電子は、接合J3における、このポテンシャル障壁で跳ね返されることになるので、接合J3近傍の第2領域(N型)106での電子密度が高まる効果が得られる。 In order to increase the electron density by injection from the junction, as shown in FIG. 1, the second semiconductor layer (P type) 103, the first region 105 in the third semiconductor layer (N type) 104, and the third semiconductor layer The band gaps of the respective layers of the second region 106 in the (N-type) 104 are made substantially the same, and the band gap of the fourth semiconductor layer 107 is made larger than those band gaps. Since the band gap of the fourth semiconductor layer (P-type) 107 is larger than the band gap of the second region (N-type) 106, the fourth gap is equal to the difference between the band gaps as compared with the case where the band gaps of both are equal. The lower end of the conduction band in the semiconductor layer (P-type) 107 rises and forms a potential barrier against electrons. Electrons injected from the first semiconductor layer (N-type) 102 through the junction J1 are bounced back by this potential barrier in the junction J3, so that the electron density in the second region (N-type) 106 in the vicinity of the junction J3. The effect which increases is obtained.
熱平衡状態での電子密度を増やすためには、第3半導体層(N型)104を2層に分けて、基板側の第1領域105の不純物濃度を低く設定する一方で、接合J3に近い第2領域106の不純物濃度を増やした。第1領域105の不純物濃度を低く設定することは、ゲート電極112と裏面電極(カソード電極)111との間の耐圧を確保するために必要である。第1領域105の不純物濃度は全層で最も低い。 In order to increase the electron density in the thermal equilibrium state, the third semiconductor layer (N-type) 104 is divided into two layers, and the impurity concentration of the first region 105 on the substrate side is set low, while the second region close to the junction J3. The impurity concentration of the two regions 106 was increased. Setting the impurity concentration of the first region 105 to be low is necessary to ensure a breakdown voltage between the gate electrode 112 and the back electrode (cathode electrode) 111. The impurity concentration of the first region 105 is the lowest in all layers.
第2領域106の熱平衡状態でのキャリア密度を増やすことが、発光強度の増加に効果的であることを実験で確認するために、第2領域106の不純物濃度を変えたサンプルを数個作製して、発光強度の比較を行った。 In order to confirm by experiments that increasing the carrier density in the thermal equilibrium state of the second region 106 is effective for increasing the emission intensity, several samples with different impurity concentrations in the second region 106 were prepared. The emission intensity was compared.
図2は、第2領域106の不純物濃度を変えて作製した複数の発光サイリスタ115の発光強度を示すグラフである。発光強度の測定は、発光サイリスタ115のゲート電極112をローレベルにして発光サイリスタ115をオン状態に遷移させたあと、動作電圧を5Vにして行った。図2で、縦軸は測定した発光強度を任意単位で表示したもので、横軸は第2領域106の不純物濃度を示している。図2から明らかなように、第2領域106での不純物濃度(熱平衡状態でのキャリア密度)を1桁増やすことによって発光強度は約5倍の大きさになっており、発光強度に対する不純物濃度の効果が実証された。 FIG. 2 is a graph showing the light emission intensity of a plurality of light-emitting thyristors 115 produced by changing the impurity concentration of the second region 106. The light emission intensity was measured by setting the gate electrode 112 of the light emitting thyristor 115 to a low level and switching the light emitting thyristor 115 to the on state, and then setting the operating voltage to 5V. In FIG. 2, the vertical axis represents the measured emission intensity in arbitrary units, and the horizontal axis represents the impurity concentration in the second region 106. As is apparent from FIG. 2, the emission intensity is increased by about five times by increasing the impurity concentration (carrier density in the thermal equilibrium state) in the second region 106 by one digit. The effect has been demonstrated.
さらに内部発光効率を高める工夫として、第4半導体層(P型)107の不純物濃度を第2領域と略同一またはそれより高濃度にするとよい。主たる発光層である第2領域106に注入される正孔密度を増加させるためである。 In order to further increase the internal light emission efficiency, the impurity concentration of the fourth semiconductor layer (P-type) 107 may be set substantially the same as or higher than that of the second region. This is for increasing the density of holes injected into the second region 106 which is the main light emitting layer.
一方、光の取り出し効率という点では、発光した光が再吸収されないように、光の取り出し方向の各半導体層のバンドギャップを大きくするとよい。通常、発光サイリスタを発光素子として用いる場合の光の取り出し方向は、基板が光の吸収層になるので、図1ではオーミックコンタクト層109の側(基板から離反する側)になる。したがって、第2領域106で発光した光は、第4半導体層(P型)107とオーミックコンタクト層109を通過して外部に取り出されることになるが、第4半導体層(P型)107のバンドギャップは、主たる発光層である第2領域106のバンドギャップよりも大きいので、第4半導体層(P型)107での光の吸収はない。また、オーミックコンタクト層109の厚みは、0.01μm〜0.02μmに選ばれ、このように非常に薄いのでこの層での発光の吸収は無視できる程度である。 On the other hand, in terms of light extraction efficiency, the band gap of each semiconductor layer in the light extraction direction may be increased so that emitted light is not reabsorbed. Normally, when the light-emitting thyristor is used as a light-emitting element, the light extraction direction is the ohmic contact layer 109 side (side away from the substrate) in FIG. Therefore, light emitted from the second region 106 passes through the fourth semiconductor layer (P-type) 107 and the ohmic contact layer 109 and is extracted to the outside, but the band of the fourth semiconductor layer (P-type) 107 is extracted. Since the gap is larger than the band gap of the second region 106 which is a main light emitting layer, the fourth semiconductor layer (P-type) 107 does not absorb light. Further, the thickness of the ohmic contact layer 109 is selected from 0.01 μm to 0.02 μm, and is so thin that the absorption of light emission in this layer is negligible.
さらに、本実施の形態では、各半導体層102,103,104,107の不純物濃度およびバンドギャップを前述したように選ぶことによって、主たる発光層である第2領域の膜厚を0.5μm〜1.0μmと比較的厚く設定することができる。本実施の形態では、第4半導体層(P型)107側から接合J3を通って注入された正孔は、主として第2領域106で電子と再結合して発光する。第2領域106の中でも、注入された正孔密度が最も大きい接合J3の近傍で最も強い発光が生じると考えられるが、発光した光は接合J3の側から第4半導体層(P型)107側を通って取り出されるので、第2領域自身での吸収は問題とならない。したがって、主たる発光層の厚みを十分なものにして、発光場所の体積を増やしたほうが、全体としての発光強度を高めることができる。 Further, in the present embodiment, by selecting the impurity concentration and the band gap of each of the semiconductor layers 102, 103, 104, and 107 as described above, the film thickness of the second region that is the main light emitting layer is 0.5 μm to 1 μm. It can be set relatively thick as 0.0 μm. In the present embodiment, holes injected through the junction J3 from the fourth semiconductor layer (P-type) 107 side mainly recombine with electrons in the second region 106 to emit light. Among the second regions 106, it is considered that the strongest light emission occurs in the vicinity of the junction J3 having the highest injected hole density. The emitted light is transmitted from the junction J3 side to the fourth semiconductor layer (P-type) 107 side. Since it is taken out through, absorption in the second region itself does not matter. Therefore, when the thickness of the main light emitting layer is made sufficient and the volume of the light emitting place is increased, the light emission intensity as a whole can be increased.
以上から明らかなように、第3半導体層104のうちで基板反対側の第2領域106が主たる発光層となるように、不純物濃度およびバンドギャップを設定することが内部量子効率の点からも光の取り出し効率の点からも最良である。なお、第2領域106の不純物濃度を高めることは、ゲート電極112との接触抵抗を低めるという副次的な効果もある。 As is clear from the above, setting the impurity concentration and the band gap so that the second region 106 on the opposite side of the substrate in the third semiconductor layer 104 becomes the main light emitting layer is also effective from the viewpoint of internal quantum efficiency. It is the best also from the point of taking out efficiency. Note that increasing the impurity concentration of the second region 106 has a secondary effect of reducing the contact resistance with the gate electrode 112.
次に、各半導体層102,103,104,107の不純物濃度とバンドギャップについて本実施の形態で示した関係を満たせば、発光サイリスタの受光感度を高める点からも最適であることを述べる。 Next, it will be described that it is optimal from the viewpoint of increasing the light receiving sensitivity of the light emitting thyristor if the relationship shown in the present embodiment is satisfied with respect to the impurity concentration and the band gap of each of the semiconductor layers 102, 103, 104, and 107.
発光サイリスタ115の光照射によるしきい電圧の変化は、図1において、第1半導体層(N型)102、第2半導体層(P型)103、第3半導体層(N型)104によるNPN層が、受光素子としてのホトトランジスタとして機能するものとして説明することができる。この場合、第1半導体層(N型)102がエミッタに相当し、第2半導体層(P型)103がベースに相当し、第3半導体層(N型)104がコレクタに相当する。したがって、発光サイリスタ115の受光感度を高めるには、NPNトランジスタのエミッタ注入効率を高めるように設定にすればよいことがわかる。 The threshold voltage change due to light irradiation of the light emitting thyristor 115 is shown in FIG. 1 by the NPN layer formed by the first semiconductor layer (N-type) 102, the second semiconductor layer (P-type) 103, and the third semiconductor layer (N-type) 104. However, it can be described as functioning as a phototransistor as a light receiving element. In this case, the first semiconductor layer (N type) 102 corresponds to the emitter, the second semiconductor layer (P type) 103 corresponds to the base, and the third semiconductor layer (N type) 104 corresponds to the collector. Therefore, it can be seen that in order to increase the light receiving sensitivity of the light emitting thyristor 115, the emitter injection efficiency of the NPN transistor should be set to be increased.
エミッタ注入効率を高めるため、第1に、エミッタに相当する第1半導体層(N型)102のバンドギャップを、ベースに相当する第2半導体層(P型)103のバンドギャップよりも大きいヘテロ接合にしている。第2に、エミッタに相当する第1半導体層(N型)102の不純物濃度を、ベースに相当する第2半導体層(P型)103の不純物濃度よりも大きくしている。第3に、ベースに相当する第2半導体層(P型)103の膜厚を薄くしている。第2半導体層(P型)103の厚みは0.01μm〜0.5μm程度が望ましい。このような受光感度を高めるために行った第1半導体層(N型)102および第2半導体層における不純物濃度およびバンドギャップの設定は、発光効率を向上させるために行った設定と矛盾無く両立している。 In order to increase the emitter injection efficiency, first, the heterojunction in which the band gap of the first semiconductor layer (N type) 102 corresponding to the emitter is larger than the band gap of the second semiconductor layer (P type) 103 corresponding to the base. I have to. Second, the impurity concentration of the first semiconductor layer (N-type) 102 corresponding to the emitter is set higher than the impurity concentration of the second semiconductor layer (P-type) 103 corresponding to the base. Third, the thickness of the second semiconductor layer (P-type) 103 corresponding to the base is reduced. The thickness of the second semiconductor layer (P-type) 103 is desirably about 0.01 μm to 0.5 μm. The settings of the impurity concentration and the band gap in the first semiconductor layer (N-type) 102 and the second semiconductor layer performed to increase the light receiving sensitivity are compatible with the settings performed in order to improve the light emission efficiency. ing.
以上のように、本発明の実施の形態の発光サイリスタによれば、発光効率および受光感度が共に優れた発光サイリスタを提供することができる。 As described above, according to the light-emitting thyristor of the embodiment of the present invention, it is possible to provide a light-emitting thyristor excellent in both light emission efficiency and light receiving sensitivity.
図3は、本発明の第2の実施の形態の発光サイリスタ116の断面図と、各層の不純物濃度およびバンドギャップを示したものである。なお、図3の不純物濃度とバンドギャップの値は望ましい一例を示したものであり、本発明の効果はこの値に限って生じるわけでない。なお、以下の説明は基板を一般的なN型半導体基板にした場合ついて行う。第1の実施の形態で説明したとおり、基板101、各半導体層102,103,104,107,108,およびオーミックコンタクト層109の導電型を反対にしても効果は同じである。 FIG. 3 shows a cross-sectional view of the light-emitting thyristor 116 according to the second embodiment of the present invention, and the impurity concentration and band gap of each layer. Note that the impurity concentration and band gap values in FIG. 3 show a desirable example, and the effects of the present invention are not limited to these values. The following description will be made on the case where the substrate is a general N-type semiconductor substrate. As described in the first embodiment, the effect is the same even if the conductivity types of the substrate 101, the semiconductor layers 102, 103, 104, 107, 108, and the ohmic contact layer 109 are reversed.
図3に示した本実施の形態のサイリスタ116と、図1に示した第1の実施の形態の発光サイリスタ115との違いは、第4半導体層(P型)107とオーミックコンタクト層109の間に、第4半導体層(P型)107と同じ導電型の第5半導体層(P型)108を積層したことにある。図3において、サイリスタに特有のNPNP構造の部分は、第1半導体層(N型)102、第2半導体層(P型)103、第3半導体層(N型)104および第4半導体層(P型)107によって構成され、この部分は第1の実施の形態と共通している。第5半導体層(P型)108のバンドギャップは、第4半導体層(P型)107のバンドギャップと略同一またはそれよりも広幅に設定され、第5半導体層(P型)108の不純物濃度は、第4半導体層(P型)106の不純物濃度と略同一またはそれよりも高濃度に設定される。第5半導体層(P型)108以外の各半導体層102,103,104,107およびオーミックコンタクト層109については、それらの層のバンドギャップ、不純物濃度および膜厚の値は、図1に示す第1の実施の形態と同様に設定される。以下の説明では、図3に示される第5半導体層(P型)108以外の部分は、図1に示される実施の形態と同様であるので、対応する部分には同一の参照符号を付し重複を避けて説明は省略する。 The difference between the thyristor 116 of the present embodiment shown in FIG. 3 and the light-emitting thyristor 115 of the first embodiment shown in FIG. 1 is the difference between the fourth semiconductor layer (P-type) 107 and the ohmic contact layer 109. In addition, a fifth semiconductor layer (P type) 108 having the same conductivity type as the fourth semiconductor layer (P type) 107 is laminated. In FIG. 3, the part of the NPNP structure peculiar to the thyristor includes a first semiconductor layer (N-type) 102, a second semiconductor layer (P-type) 103, a third semiconductor layer (N-type) 104, and a fourth semiconductor layer (P This part is common to the first embodiment. The band gap of the fifth semiconductor layer (P type) 108 is set to be substantially the same as or wider than the band gap of the fourth semiconductor layer (P type) 107, and the impurity concentration of the fifth semiconductor layer (P type) 108 is set. Is set to be substantially the same as or higher than the impurity concentration of the fourth semiconductor layer (P-type) 106. For each of the semiconductor layers 102, 103, 104, 107 and the ohmic contact layer 109 other than the fifth semiconductor layer (P-type) 108, the values of the band gap, impurity concentration, and film thickness of those layers are shown in FIG. It is set similarly to the first embodiment. In the following description, parts other than the fifth semiconductor layer (P-type) 108 shown in FIG. 3 are the same as those in the embodiment shown in FIG. The description is omitted to avoid duplication.
本実施の形態において、第5半導体層(P型)108のバンドギャップの具体的な値は、第4半導体層(P型)107と略同一にして、1.75eV〜1.88eV程度の値を用いた。第5半導体層(P型)108の不純物濃度の値は、第4半導体層(P型)より大きくして1×1019〜3×1019とした。第5半導体層108の厚さは、0.1〜0.5μmに設定される。第5半導体層(P型)108の材料、形成方法、ドーパント材料については、第1の実施の形態で説明した他の半導体層102,103,104,107と同様であるので説明は省略する。 In the present embodiment, the specific value of the band gap of the fifth semiconductor layer (P-type) 108 is substantially the same as that of the fourth semiconductor layer (P-type) 107, and is about 1.75 eV to 1.88 eV. Was used. The value of the impurity concentration of the fifth semiconductor layer (P type) 108 was set to 1 × 10 19 to 3 × 10 19 larger than that of the fourth semiconductor layer (P type). The thickness of the fifth semiconductor layer 108 is set to 0.1 to 0.5 μm. Since the material, formation method, and dopant material of the fifth semiconductor layer (P-type) 108 are the same as those of the other semiconductor layers 102, 103, 104, and 107 described in the first embodiment, description thereof is omitted.
本実施の形態の特徴は、第5半導体層(P型)を設けることによって、表面電極(アノード電極)110との間でオーミック接触をとりやすくしたことにある。第1の実施の形態で述べたように、通常、オーミックコンタクト層は、アルミニウムを含まないGaAs、InGaPなど材料を用いて高濃度の不純物をドーピングして形成される。GaAs、InGaPはバンドギャップが小さいので、発光した光の吸収層とならないように、オーミックコンタクト層は0.01μm〜0.02μmと極めて薄く形成する必要がある。しかし、オーミックコンタクト層を薄くすると、表面電極(アノード電極)110との間で良好なオーミック接触が得られなくなる場合があるので、第4半導体層(P型)107とオーミックコンタクト層109との間に比較的膜厚の大きい第5半導体層(P型)108を設けた。第5半導体層(P型)108の不純物濃度は、第4半導体層(P型)107の不純物濃度と略同一またはそれより高濃度にして良好なオーミック接触が得られるようにする。それとともに、第5半導体層(P型)108のバンドギャップは第4半導体層(P型)107のバンドギャップと略同一またはそれより広幅に設定して、第3半導体層(N型)のバンドギャップよりも大きくすることによって内部で発光した光の再吸収層とならないようにする。こうすることによって確実なオーミック接触を得ることができる。 The feature of this embodiment is that an ohmic contact with the surface electrode (anode electrode) 110 can be easily made by providing the fifth semiconductor layer (P-type). As described in the first embodiment, the ohmic contact layer is usually formed by doping a high-concentration impurity using a material such as GaAs or InGaP that does not contain aluminum. Since GaAs and InGaP have a small band gap, it is necessary to form the ohmic contact layer as extremely thin as 0.01 μm to 0.02 μm so as not to be an absorption layer for emitted light. However, if the ohmic contact layer is thinned, good ohmic contact with the surface electrode (anode electrode) 110 may not be obtained, so that there is a problem between the fourth semiconductor layer (P-type) 107 and the ohmic contact layer 109. A fifth semiconductor layer (P-type) 108 having a relatively large film thickness is provided. The impurity concentration of the fifth semiconductor layer (P-type) 108 is substantially the same as or higher than the impurity concentration of the fourth semiconductor layer (P-type) 107 so that good ohmic contact can be obtained. At the same time, the band gap of the fifth semiconductor layer (P type) 108 is set to be substantially the same as or wider than the band gap of the fourth semiconductor layer (P type) 107, and the band of the third semiconductor layer (N type). By making it larger than the gap, it is prevented from becoming a reabsorption layer of light emitted inside. By doing so, a reliable ohmic contact can be obtained.
次に本発明の発光サイリスタを用いて構成される本発明の実施の一形態の発光装置10について説明する。
Next, a
図4は、発光装置10の基本的構成を示す平面図であり、発光素子アレイを構成する各発光素子の光の出射方向を紙面に垂直手前側として配置された発光装置10の平面を示している。同図では、図解を容易にするために、発光信号伝送路12、走査信号伝送路15、スタート信号伝送路16、発光素子のゲート電極19、スイッチ素子のゲート電極24、走査スタート用スイッチ素子のゲート電極26、接続手段14、発光素子遮光部23および表面電極25は、斜線を付して示されている。また、同図で、スイッチ素子アレイの配列方向である紙面左右方向をX方向と定義し、右側をX1方向、左側をX2方向とする。基板垂直方向である紙面垂直方向をZ方向と定義し、手前側をZ1方向、奥側をZ2方向とする。X方向およびZ方向に垂直方向である紙面上下方向をY方向と定義し、上側をY1方向、下側をY2方向とする。また同図では、図解を容易にするために、絶縁層17を省略して示している。
FIG. 4 is a plan view showing a basic configuration of the light-emitting
発光装置10は、発光素子アレイ11と、発光信号伝送路12と、スイッチ素子アレイ13と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、走査スタート用スイッチ素子T0と、スタート信号伝送路16と、絶縁層17と、遮光層18と、発光素子遮光部23とを含んで構成され、これらは、1つの基板31に集積されて形成される。発光信号伝送路12と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16とは、信号を伝送するための配線である。発光装置10のうち、発光素子アレイ11を構成する各発光素子、スイッチ素子アレイ13を構成する各スイッチ素子および走査スタート用スイッチ素子T0に発光サイリスタが用いられる。本実施の形態の発光サイリスタには、第2の実施の形態で示した発光サイリスタ116を用いるが、第1の実施の形態で示した発光サイリスタ115を用いても同様の発光装置10を構成することができる。各発光素子、各スイッチ素子および走査スタート用スイッチ素子T0は製造工程では同一の基板31に同時に形成されるので、これらは同一の層構成を有している。
The
発光素子アレイ11は、複数の発光素子L1,L2,…,Li−1,Li(記号iは、2以上の正の整数)を含んで構成され、各発光素子L1,L2,…,Li−1,Liが、相互に間隔W1をあけて配列される。以後、各発光素子L1,L2,…,Li−1,Liを総称する場合、および発光素子L1,L2,…,Li−1,Liのうち不特定のものを示す場合、単に発光素子Lと記載する場合がある。発光素子Lは、発光サイリスタ116を露光用の発光素子として用いたものである。なお、発光素子Lを構成する発光サイリスタのしきい電圧を、単に発光素子Lのしきい電圧と記載する場合がある。また、発光素子Lを構成する発光サイリスタがオン状態になって発光するとき、単に発光素子Lがオン状態になって発光すると記載する場合がある。本実施の形態では、各発光素子Lは、等間隔に配列され、かつ直線状に配列される。 The light emitting element array 11 includes a plurality of light emitting elements L1, L2,..., Li-1, Li (the symbol i is a positive integer of 2 or more), and each light emitting element L1, L2,. 1, Li are arranged at a distance W1 from each other. Hereinafter, when the light emitting elements L1, L2,..., Li-1, Li are collectively referred to, and when an unspecified one among the light emitting elements L1, L2,. May be described. The light emitting element L uses the light emitting thyristor 116 as a light emitting element for exposure. Note that the threshold voltage of the light-emitting thyristor included in the light-emitting element L may be simply referred to as the threshold voltage of the light-emitting element L. In addition, when the light-emitting thyristor constituting the light-emitting element L is turned on to emit light, the light-emitting element L is sometimes turned on to emit light. In the present embodiment, the light emitting elements L are arranged at regular intervals and in a straight line.
X方向の各発光素子Lの間隔W1と、発光素子LのX方向の長さW2とは、発光装置10が搭載される後述する画像形成装置87において形成すべき画像の解像度によって決定され、たとえば画像の解像度が600ドットパーインチ(dpi)の場合、前記間隔W1は、約24μm(マイクロメートル)に選ばれ、前記長さW2は、約18μmに選ばれる。また前記長さW2は、隣接する発光素子Lとの間に、発光素子遮光部23を形成可能に選ばれる。発光素子LのX方向の寸法は、発光素子LのY方向の寸法よりも小さく選ばれる。これによって、各発光素子LをX方向に近接させて、集積密度を高めたときに、発光素子Lの光量が不足してしまうことが防止される。
The interval W1 between the light emitting elements L in the X direction and the length W2 in the X direction of the light emitting elements L are determined by the resolution of an image to be formed in an image forming apparatus 87 to be described later on which the
発光信号伝送路12は、各発光素子Lに接続され、各発光素子Lに発光信号φEを伝送する。ここで、発光素子Lに発光信号φEを伝送するとは、発光素子を構成する発光サイリスタのアノード電極とカソード電極との間に発光信号φEを与えることを意味する。図3に示した発光サイリスタ116では、表面電極(アノード電極)110と裏面電極(カソード電極)111との間に発光信号φEの電圧が印加されることを意味する。なお、図3の表面電極(アノード電極)110は、図4の発光信号伝送路12のうちの素子接続部22に対応する。
The light emission
発光信号伝送路12は、金属材料および合金材料などの導電性を有する材料によって、発光素子Lが発する波長の光を反射するように形成される。具体的には発光信号伝送路12は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
The light emission
発光信号伝送路12は、各発光素子LのY方向に隣接して、発光素子アレイ11に沿って延びる信号路延在部21と、前記X方向に相互に間隔をあけて信号路延在部21からY1方向に突出して、各発光素子Lの厚み方向一端部に接続される素子接続部22を有する。
The light emission
スイッチ素子アレイ13は、複数のスイッチ素子T1,T2,…,Tj−1,Tj(記号jは、2以上の正の整数)を含んで構成され、各スイッチ素子T1,T2,…,Tj−1,Tjが、隣接するスイッチ素子T1,T2,…,Tj−1,Tjからの光を受光するように相互に間隔W3をあけて配列される。以後、各スイッチ素子T1,T2,…,Tj−1,Tjを総称する場合、およびスイッチ素子T1,T2,…,Tj−1,Tjのうち不特定のものを示す場合、単にスイッチ素子Tと記載する場合がある。スイッチ素子Tは、発光サイリスタ116を光励起によるスイッチング素子として用いたものである。なお、スイッチ素子Tを構成する発光サイリスタのしきい電圧を、単にスイッチ素子Tのしきい電圧と記載する場合がある。また、スイッチ素子Tを構成する発光サイリスタがオン状態になって発光するとき、単にスイッチ素子Tがオン状態になって発光すると記載する場合がある。本実施の形態では、各スイッチ素子Tは、等間隔に配置される。各スイッチ素子Tは、発光素子アレイ11のY方向に隣接し、この発光素子アレイ11に沿って、複数の発光素子Lに対向した状態で直線状に配列される。したがって、各スイッチ素子の配列方向は、前記各発光素子LのX方向と同じである。スイッチ素子TのY方向の寸法は、スイッチ素子TのX方向の寸法よりも大きく選ばれる。これによって、各スイッチ素子TをX方向に近接させて集積密度を高めたときに、隣接するスイッチ素子用発光サイリスタを光励起によってオン状態に遷移させるのに必要な光量が不足してしまうことが防止される。
The
本実施の形態では、発光素子Lとスイッチ素子Tとの数は等しく、すなわち前記iと記号jとは等しい数に選ばれる。 In the present embodiment, the numbers of light emitting elements L and switch elements T are equal, i.e., i and symbol j are selected to be equal.
X方向の各スイッチ素子Tの間隔W3は、製造工程における制限を受けるので、スイッチ素子Tの厚み方向Zの高さの2倍以上に形成されるが、20μm未満に選ばれ、好ましくは10μm以下に選ばれる。本実施の形態では、スイッチ素子Tの高さを約4μmとしており、この場合には間隔W3は8μm程度になる。前記間隔W3が20μm以上になると、光励起による発光状態の転送が困難になる。 Since the interval W3 between the switch elements T in the X direction is limited in the manufacturing process, it is formed at least twice the height in the thickness direction Z of the switch element T, but is selected to be less than 20 μm, preferably 10 μm or less. Chosen. In the present embodiment, the height of the switch element T is about 4 μm, and in this case, the interval W3 is about 8 μm. When the interval W3 is 20 μm or more, it becomes difficult to transfer the light emission state by light excitation.
スイッチ素子TのX方向の長さW4は、前記X方向の各発光素子Lの間隔W1と、発光素子LのX方向の長さW2と、X方向の各スイッチ素子Tの間隔W3とによって決定される。すなわちX方向の各発光素子Lの間隔W1と、発光素子LのX方向の長さW2とを加算した長さと、X方向の各スイッチ素子Tの間隔W3とスイッチ素子TのX方向の長さW4とを加算した長さとが、等しく選ばれる。 The length W4 in the X direction of the switch element T is determined by the interval W1 between the light emitting elements L in the X direction, the length W2 in the X direction of the light emitting elements L, and the interval W3 between the switch elements T in the X direction. Is done. That is, the length obtained by adding the interval W1 between the light emitting elements L in the X direction and the length W2 in the X direction of the light emitting elements L, and the interval W3 between the switch elements T in the X direction and the length in the X direction of the switch elements T. The length obtained by adding W4 is selected equally.
接続手段14は、各発光素子Lのゲート電極19と、各発光素子Lに対応する各スイッチ素子Tのゲート電極24とを、電気的に接続する。本実施の形態においては、接続手段14は、発光素子L1のゲート電極19と、スイッチ素子T1のゲート電極24とを電気的に接続し、発光素子L2のゲート電極19と、スイッチ素子T2のゲート電極24とを電気的に接続し、以下同様に、発光素子Liのゲート電極19と、スイッチ素子Tjのゲート電極24とを電気的に接続する(本実施の形態ではi=jである)。なお、発光素子Lのゲート電極19およびスイッチ素子Tのゲート電極24は、発光サイリスタ116の構成を示す図3の第3半導体層(N型)104に対応し、接続手段14がゲート電極112に対応する。
The connection means 14 electrically connects the
接続手段14は、金属材料および合金材料などの導電性を有する材料によって形成される導電路によって実現される。具体的には接続手段14は、金(Au)、金とゲルマニウムとの合金(AuGe)金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
The connection means 14 is realized by a conductive path formed of a conductive material such as a metal material and an alloy material. Specifically, the connecting
第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの表面電極25に接続され、X方向に隣接するスイッチ素子T毎に、異なるタイミングで与えられる前記第1〜第3走査信号φ1〜φ3を伝送する。ここで、スイッチ素子Tに走査信号を伝送するとは、スイッチ素子を構成する発光サイリスタのアノード電極とカソード電極との間に走査信号を与えることを意味する。図3に示した発光サイリスタ116では、表面電極(アノード電極)110と裏面電極(カソード電極)111との間に走査信号の電圧が印加されることを意味する。なお、各スイッチ素子Tの表面電極25は、発光サイリスタ116の構成を示す図3での表面電極(アノード電極)110に対応する。
The first, second, and third scanning
本実施の形態において、第1走査信号伝送路15aは、第1走査信号φ1を伝送し、第2走査信号伝送路15bは、第2走査信号φ2を伝送し、第3走査信号伝送路15cは、第3走査信号φ3を伝送する。第1、第2および第3走査信号伝送路15a,15b,15cを総称する場合、および第1、第2および第3走査信号伝送路15a,15b,15cのうち不特定のものを示す場合、単に走査信号伝送路15と記載し、第1〜第3走査信号φ1,φ2,φ3を総称する場合、および第1〜第3走査信号φ1,φ2,φ3のうち不特定のものを示す場合、単に走査信号φと記載する場合がある。走査信号伝送路15は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
In the present embodiment, the first scanning
第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子TのZ1方向で絶縁層17を介して各スイッチ素子Tに重なって形成され、X方向に沿って延びる。第1、第2および第3走査信号伝送路15a,15b,15cは、Y方向に間隔W5をあけて配置される。間隔W5は、第1、第2および第3走査信号伝送路15a,15b,15c間で短絡が発生しない距離に選ばれ、たとえば10μmに選ばれる。
The first, second, and third scanning
第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの表面電極25に順次1つずつ接続され、配列されるスイッチ素子Tに沿って、それぞれが3つおきにスイッチ素子Tに接続される。すなわち、第1走査信号伝送路15aは、スイッチ素子T1,T4,…,Tj−2に接続され(記号jは、整数かつ3×mであり、記号mは自然数)、第2走査信号伝送路15bは、スイッチ素子T2,T5,…,Tj−1に接続され、第3走査信号伝送路15cは、スイッチ素子T3,T6,…,Tjに接続される。したがって、スイッチ素子Tのうち、X方向のn番目(記号nは、2以上j以下となる正の整数)に配置されるスイッチ素子Tnと、このスイッチ素子TnのX1方向側に隣接するスイッチ素子Tn−1と、スイッチ素子TnのX2方向側に隣接するスイッチ素子Tn+1とは、それぞれ異なる走査信号伝送路15に接続される。
The first, second, and third scanning
走査スタート用スイッチ素子T0は、発光サイリスタ116で構成され、スイッチ素子アレイ13のX方向の端部に配置されるスイッチ素子Tに、発光サイリスタのオン状態で発光した光を照射するように配置される。なお、走査スタート用スイッチ素子T0を構成する発光サイリスタのしきい電圧を、単に走査スタート用スイッチ素子T0のしきい電圧と記載する場合がある。また、走査スタート用スイッチ素子T0を構成する発光サイリスタがオン状態になって発光するとき、単に走査スタート用スイッチ素子T0がオン状態になって発光すると記載する場合がある。本実施の形態では、走査スタート用スイッチ素子T0は、スイッチ素子T1に光を照射するように配置される。したがって、走査スタート用スイッチ素子T0が配置されるX方向の一方X1が、光走査装置における光の走査方向の上流側となる。
The scanning start switch element T0 is composed of a light emitting thyristor 116, and is arranged to irradiate the light emitted from the light emitting thyristor on the switch element T arranged at the end of the
スタート信号伝送路16は、走査スタート用スイッチ素子T0のゲート電極26に接続され、走査スタート用スイッチ素子T0にトリガ信号となるスタート信号φSを伝送する。走査スタート用スイッチ素子T0のゲート電極26は、発光サイリスタ116の構成を示す図3の第3半導体層(N型)104に対応する。スタート信号伝送路26の一部が図3のゲート電極112に対応する。スタート信号伝送路16は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的にはスタート信号伝送路16は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
The start
前述した発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0は、絶縁層17によって覆われる。
The light emitting element L, the switch element T, and the scan start switch element T0 described above are covered with the insulating
遮光層18は、各スイッチ素子Tの厚み方向Zの一方側、すなわち各スイッチ素子Tの図1の紙面に垂直手前側から、各スイッチ素子Tを覆い、発光素子Lが発する光に、スイッチ素子Tが発する光が干渉しないように、スイッチ素子Tが発する光を遮光する。
The
発光素子遮光部23は、各発光素子Lの間と、発光素子アレイ11のX方向の両端部の発光素子LのX方向の外方とに設けられ、発光素子LからX方向に向かう光を遮光する。発光素子遮光部23は、発光信号伝送路12から離間して設けられ、発光信号伝送路12とは、絶縁層17によって電気的に絶縁される。
The light-emitting element light-shielding
以下、発光装置10の各構成について、さらに具体的に説明する。
図5は、図4の切断面線A1−A1から見た発光装置10の基本的構成を示す一部の断面図である。本実施の形態では、基板31にはN型半導体基板を用いる。発光素子Lは、発光サイリスタ116で構成され、基板31のZ1方向の表面に第1半導体層(N型)32、第2半導体層(P型)33、第3半導体層(N型)34のうちの第1領域34a、第2領域34b、第4半導体層(P型)35および第5半導体層(P型)36、オーミックコンタクト層37がこの順に積層されて形成される。各半導体層32,33,34a、34b、35,36,37の材料、バンドギャップ、不純物濃度および膜厚は、第2の実施の形態で例示した発光サイリスタ116と同様である。なお、図3と図5とで参照符号は異なるが、対応する構成は同じ名称で記載する。たとえば、図5の基板31は前述した図3の基板101に対応し、図5の各第1〜第5半導体層32,33,34、35,36は、前述した図3の各第1〜第5半導体層102,103,104,107,108にそれぞれ対応する。
Hereinafter, each configuration of the
FIG. 5 is a partial cross-sectional view showing the basic configuration of the light-emitting
基板31のZ2方向の表面には、裏面電極99が形成される。裏面電極99は、基板31のZ2方向の全面にわたって形成され、発光サイリスタ116の構成を示す図3の裏面電極111に対応する。裏面電極99は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極99は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。
A
第1半導体層(N型)32、第2半導体層(P型)33、第3半導体層(N型)34、第4半導体層(P型)35、第5半導体層(P型)36およびオーミックコンタクト層37が積層された積層体は、略直方体形状を有する。これらの半導体層32,33,34,35,36,37は、絶縁層17によって覆われる。絶縁層17は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層17は、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成される。
A first semiconductor layer (N-type) 32, a second semiconductor layer (P-type) 33, a third semiconductor layer (N-type) 34, a fourth semiconductor layer (P-type) 35, a fifth semiconductor layer (P-type) 36, and The stacked body in which the
絶縁層17のうち、隣接する発光素子Lの間の部分には、Y方向に垂直な仮想一平面において、V字形状となり、基板31のZ1方向の表面まで達する溝部38が形成され、この溝部38に前記発光素子遮光部23が形成される。発光素子遮光部23は、溝部38の表面に沿って形成され、基板31のZ1方向の表面からオーミックコンタクト層37のX方向の側方にわたって設けられる。発光素子遮光部23は、発光素子LのY方向の一端部および他端部間にわたって形成され、発光素子LのY方向の端部よりも発光素子LのY1方向およびY2方向まで延びる。このような発光素子遮光部23を形成することによって、隣接する発光素子Lが発光したときにこの光を受光することが防止され、隣接する発光素子Lが発光しても、この発光に伴って発光素子Lのしきい電圧が変化してしまうことがないので、発光素子Lを選択的に安定して発光させることができる。
A portion of the insulating
オーミックコンタクト層37のZ1方向の表面には、発光信号伝送路12の素子接続部22が接続される。絶縁層17のうち、オーミックコンタクト層37のZ1方向の表面上に形成される部分には、貫通孔39が形成され、この貫通孔39に前記素子接続部22の一部が形成されて、素子接続部22がオーミックコンタクト層37に接触している。前記貫通孔39は、発光素子LのX方向の中央かつ発光素子LのY方向の中央に形成され、発光信号伝送路12からの電流を、発光素子Lの中央部に効率的に供給して、発光させる。
The
発光信号伝送路12の素子接続部22のX方向の長さW6は、発光素子LのX方向の長さW2の1/3以下に形成される。素子接続部22は発光素子Lの光の出射方向の一部を覆うが、長さW6を前述したように選ぶことによって、素子接続部22が発光素子Lから発せられZ1方向に向かう光を遮ってしまうことをできるだけ防止する。また発光素子Lから発せられ、Z1方向に向かい、発光信号伝送路12によって反射された光の一部は、発光素子遮光部23および基板31などによって再反射されることによって、Z1方向へと向かう。
The length W6 in the X direction of the
図6は、図1の切断面線A2−A2から見た発光装置10の基本的構成を示す一部の断面図である。スイッチ素子Tは、発光サイリスタ116によって構成され、基板31のZ1方向の表面に第1半導体層(N型)42、第2半導体層(P型)43、第3半導体層(N型)44のうちの第1領域44a、第2領域44b、第4半導体層(P型)45、第5半導体層(P型)46、およびオーミックコンタクト層47がこの順に積層されて形成される。さらにオーミックコンタクト層のZ1方向の表面には表面電極25が形成される。各半導体層42,43,44a,44b,45,46、オーミックコンタクト層47および表面電極25の積層体は、略直方体形状を有する。各半導体層42,43,44a、44b、45,46、およびオーミックコンタクト層47の材料、バンドギャップ、不純物濃度および膜厚は、第2の実施の形態で例示した発光サイリスタ116と同様である。
FIG. 6 is a partial cross-sectional view showing the basic configuration of the
オーミックコンタクト層47のZ1方向の表面上には、表面電極25が形成される。表面電極25は、オーミックコンタクト層47のZ1方向の表面の周縁部を除き、走査方向の下流側寄り、言い換えればX2方向寄りに、表面積の約半分の領域に形成される。このように表面電極25を形成することによって、スイッチ素子Tの各半導体層への電界をなるべく不均一にならないようにして、スイッチ素子Tから放射される光の発光強度を増加させるとともに、X1方向に隣接するスイッチ素子Tから出射され、遮光層18によって反射されてZ1方向から到来する光を、各半導体層により多く入射させるようにする。その結果、スイッチ素子Tの走査方向の下流側であるX2方向では、表面電極25によって光を反射することによって、X2方向のスイッチ素子Tにより強い光を与えることができ、スイッチ素子Tの走査方向の上流側であるX1方向では、表面電極25が形成されていないので、走査信号伝送路15または遮光層18によって反射して、Z1方向から到来する光を効率よく受光することができる。表面電極25は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には表面電極25は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。
A
各半導体層42,43,44a,44b,45,46、オーミックコンタクト層47および表面電極25は、絶縁層17によって覆われ、隣接するスイッチ素子Tと電気的に絶縁される。前述したように絶縁層17は、透光性を有するので、スイッチ素子Tが発光すると、この光は絶縁層17を透過して、X方向に隣接するスイッチ素子Tに入射する。絶縁層17は、スイッチ素子Tが発する波長の光の95%以上を透過する樹脂材料によって形成される。
Each of the semiconductor layers 42, 43, 44 a, 44 b, 45, 46, the
図6の矢符で示すように、スイッチ素子Tは、第3半導体層(N型)44および第4半導体層(P型)45の界面付近で、第3半導体層(N型)44寄りの第2領域44bから主に発光する。また第1半導体層(N型)42および第2半導体層(P型)43の界面付近でもわずかに発光する。スイッチ素子Tは、光を全方向に放射する。
As indicated by the arrows in FIG. 6, the switch element T is near the third semiconductor layer (N-type) 44 near the interface between the third semiconductor layer (N-type) 44 and the fourth semiconductor layer (P-type) 45. Light is emitted mainly from the
絶縁層17は、樹脂材料を塗付し、この樹脂材料を硬化させて形成される。絶縁層17を塗布したときに平坦性を有する樹脂材料によって形成することによって、絶縁層17を形成するときに、各スイッチ素子Tの間にも樹脂材料を充填して、絶縁層17を各スイッチ素子Tの間に確実に形成することができる。また、樹脂材料が硬化時に収縮することによって、各スイッチ素子Tの間に形成される絶縁層17のZ1方向の表面部には、Y方向に延びる凹所48が形成される。
The insulating
さらに、絶縁層17を、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成することによって、各スイッチ素子Tの間隔W3を前述のように選んでも、この空隙に絶縁層17を確実に形成することができ、また各半導体層42,43,44,45,46、オーミックコンタクト層47、表面電極25および基板31に絶縁層17を密着して形成することができる。絶縁層17が、スイッチ素子Tの表面から剥離してしまうと、この剥離した部分の界面によって、光が反射されてしまい、隣接するスイッチ素子Tからの光の受光量が低下してしまうおそれがあるが、このような問題が発生しない。
Furthermore, by forming the insulating
表面電極25のZ1方向の表面には、第1〜第3走査信号伝送路15a,15b,15cのうちの、いずれか1つが接続される。絶縁層17のうち、表面電極25のZ1方向の表面上に形成される部分には、貫通孔49が形成され、この貫通孔49を介して第1〜第3走査信号伝送路15a,15b,15cのうちの、いずれか1つが接続され、スイッチ素子Tと第1〜第3走査信号伝送路15a,15b,15cのうちの他の2つの走査信号伝送路15とは、絶縁層17によって電気的に絶縁される。スイッチ素子Tは絶縁層17によって覆われているので、スイッチ素子TのZ1方向側に、第1〜第3走査信号伝送路15a,15b,15cを積層することができる。
Any one of the first to third scanning
本実施の形態においては、N型半導体基板を用いているので、発光信号伝送路12および走査信号伝送路15が、各素子のアノードに接続される構成となり、カソード電位を0ボルト(V)にすると、発光素子Lおよびスイッチ素子Tに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Lにおいては発光信号伝送路12がアノード電極として機能し、裏面電極99がカソード電極として機能する。またスイッチ素子Tにおいては、表面電極25が走査信号伝送路15とともにアノード電極として機能し、裏面電極99がカソード電極として機能する。
In this embodiment, since an N-type semiconductor substrate is used, the light emission
各スイッチ素子TのZ1方向側が、絶縁層17または走査信号伝送路15によって覆われ、さらに絶縁層17および走査信号伝送路15は遮光層18によって覆われる。遮光層18の材料としては、電気絶縁性を有し、スイッチ素子Tから発せられる波長の光を、2μm〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々ものが使用可能である。本実施の形態では遮光層18は、緑色のポリイミドによって形成される。遮光層18の厚みは、5μm〜10μm程度に選ばれる。
The Z1 direction side of each switch element T is covered by the insulating
スイッチ素子Tから発せられ、Z1方向へ向かう光は、絶縁層17と走査信号伝送路15と界面、走査信号伝送路15、絶縁層17と遮光層18との界面などによって反射されるか、遮光層18によって吸収される。各走査信号伝送路15および絶縁層17によって反射手段が形成される。これによって、スイッチ素子Tからの光が、発光素子LからZ1方向に出射される光に干渉してしまうことが防止される。したがって発光装置10を、後述する画像形成装置87の露光装置として用いた場合に、スイッチ素子Tからの漏れ光によって、画像の劣化が発生せず、優れた品質の画像を形成することができる。
Light emitted from the switch element T and traveling in the Z1 direction is reflected by the insulating
図7は、図1の切断面線A3−A3から見た発光装置10の基本的構成を示す一部の断面図である。発光素子Lと、スイッチ素子Tとは、Y方向に隣接して配置される。発光素子Lの第1半導体層(N型)32と、第2半導体層(P型)33と、第3半導体層(N型)34とのスイッチ素子T寄りの端部は、第4半導体層(P型)35と、第5半導体層(P型)36と、オーミックコンタクト層37とのスイッチ素子T寄りの端部よりも、スイッチ素子Tに向かって突出し、発光素子接続部51を構成する。発光素子接続部51のX方向の長さは、前述した長さW2よりもわずかに小さい。
FIG. 7 is a partial cross-sectional view showing the basic configuration of the light-emitting
またスイッチ素子Tの、第1半導体層(N型)42と、第2半導体層(P型)43と、第3半導体層(N型)44との発光素子L寄りの端部は、第4半導体層(P型)45と、第5半導体層(P型)と、オーミックコンタクト層47との発光素子L寄りの端部よりも、スイッチ素子Tに向かって突出し、スイッチ素子接続部52を構成する。スイッチ素子接続部52のX方向の長さは、発光素子接続部51の配列方向の長さと等しく選ばれる。
The end of the switch element T near the light emitting element L of the first semiconductor layer (N-type) 42, the second semiconductor layer (P-type) 43, and the third semiconductor layer (N-type) 44 is a fourth element. The end of the semiconductor layer (P-type) 45, the fifth semiconductor layer (P-type), and the
発光素子Lの第3半導体層(N型)34のうち、発光素子接続部51を構成する部分340Aは、第4半導体層(P型)35が積層される部分340Bよりも厚みが小さく形成される。また発光素子スイッチTの第3半導体層(N型)44のうち、スイッチ素子接続部52を構成する部分440Aは、第4半導体層(P型)45が積層される部分440Bよりも厚みが小さく形成される。これは、発光素子接続部51およびスイッチ素子接続部52をエッチング工程で形成したときに、第4半導体層(P型)が残存しないようにオーバーエッチングしたためである。
Of the third semiconductor layer (N-type) 34 of the light-emitting element L, the
絶縁層17は、発光素子Lおよびスイッチ素子Tの表面に沿って形成されており、発光素子Lとスイッチ素子Tと間にも形成され、発光素子Lとスイッチ素子Tとが絶縁層17によって電気的に絶縁される。発光素子Lとスイッチ素子Tと間に設けられる絶縁層17の厚みは、基板31から発光素子接続部51およびスイッチ素子接続部52の厚みとほぼ等しい。絶縁層17のうち、発光素子Lとスイッチ素子Tと間に設けられる部分には、基板31側が底部となり、X方向に沿って延びる凹部53が形成される。絶縁層17のうち、前記発光素子接続部51の第3半導体層(N型)34のZ1方向の表面に積層されている部分には貫通孔54が形成され、前記スイッチ素子接続部52の第3半導体層(N型)44のZ1方向の表面に積層される部分には貫通孔55がそれぞれ形成される。
The insulating
発光素子Lのゲート電極19と、この発光素子Lに対応するスイッチ素子Tのゲート電極24とを接続する接続手段14は、発光素子接続部51とスイッチ素子接続部52とにわたって、発光素子Lとスイッチ素子Tとの間で、絶縁層17に積層して設けられる。接続手段14は、前記貫通孔54,55に接続手段14の一部が形成され、発光素子接続部51の第3半導体層(N型)34のZ1方向の表面と、前記スイッチ素子接続部52の第3半導体層(N型)44のZ1方向の表面とに接続される。接続手段14の抵抗値は、1kΩ(オーム)以下に選ばれる。抵抗値が高すぎると、スイッチ素子Tから発光素子Lへのトリガ信号が減衰されてしまう恐れがあるが、接続手段14の抵抗値を前記範囲に選ぶことによって、スイッチ素子Tから発光素子Lへトリガ信号が伝達される際に減衰することを抑制できる。
The connecting means 14 for connecting the
発光素子Lの第3半導体層(N型)34は、発光素子Lのゲート電極19であり、スイッチ素子Tの第3半導体層(N型)44は、スイッチ素子Tのゲート電極24である。したがって、接続手段14は、発光素子Lとスイッチ素子Tのゲート電極同士を電気的に接続している。
The third semiconductor layer (N type) 34 of the light emitting element L is the
発光素子Lの第4半導体層(P型)35およびオーミックコンタクト層37のスイッチ素子T寄りの端部は、絶縁層17を介して前述した発光信号伝送路12によって覆われる。これによって、発光素子Lから、スイッチ素子Tに向かう光を遮光することができる。発光信号伝送路12の信号路延在部21は、第4半導体層(P型)35およびオーミックコンタクト層37のスイッチ素子Tに対向する側部に臨んで設けられ、また発光素子接続部51の第4半導体層(P型)35寄りの端部を覆う。
The ends of the fourth semiconductor layer (P-type) 35 and the
またスイッチ素子Tの第4半導体層(P型)45およびオーミックコンタクト層47の発光素子L寄りの端部は、絶縁層17に積層される遮光層18によって覆われる。これによって、スイッチ素子Tから、発光素子Lに向かう光を遮光することができる。またスイッチ素子Tの、発光素子Lとは反対側の端部は、絶縁層17を介して遮光層18によって覆われる。遮光層18は、スイッチ素子接続部52のZ1方向を覆い、前記発光素子Lとスイッチ素子Tとの間に形成される凹所53付近まで延びる。
The ends of the fourth semiconductor layer (P type) 45 of the switch element T and the
図8は、図1の切断面線A4−A4から見た発光装置10の基本的構成を示す一部の断面図である。走査スタート用スイッチ素子T0と、スイッチ素子Tとは、同様な構成であるので、同様の部分には、同様の参照符号を付して、重複する説明を省略する場合がある。
FIG. 8 is a partial cross-sectional view showing the basic configuration of the
走査スタート用スイッチ素子T0は、発光サイリスタ116で構成され、基板31のZ1方向の表面に第1半導体層(N型)62、第2半導体層(P型)63、第3半導体層(N型)64のうちの第1領域64a、第2領域64b、第4半導体層(P型)65および第5半導体層(P型)66、オーミックコンタクト層67がこの順に積層されて形成される。さらにオーミックコンタクト層のZ1方向の表面には表面電極25が形成される。走査スタート用スイッチ素子T0の表面電極25は、オーミックコンタクト層61のZ1方向の表面の周縁部を除く全領域に形成される。各半導体層62,63,64a,64b,65,66、オーミックコンタクト層67および表面電極25の積層体は、略直方体形状を有する。各半導体層62,63,64a、64b、65,66、オーミックコンタクト層67およびの材料、バンドギャップ、不純物濃度および膜厚は、第2の実施の形態で例示した発光サイリスタ116と同様である。図3と図8とで参照符号は異なるが、対応する層同士は同じ名称で記載する。たとえば、図8の基板31は前述した図3の基板101に対応し、図8の各第1〜第5半導体層62,63,64、65,66は、前述した図3の各第1〜第5半導体層102,103,104,107,108にそれぞれ対応する。
The scanning start switch element T0 includes a light emitting thyristor 116, and a first semiconductor layer (N type) 62, a second semiconductor layer (P type) 63, and a third semiconductor layer (N type) are formed on the surface of the
また走査スタート用スイッチ素子T0の、第1半導体層(N型)62と、第2半導体層(P型)63と、第3半導体層(N型)64との発光素子L寄りの端部は、第4半導体層(P型)65と、第5半導体層(P型)66と、オーミックコンタクト層67との発光素子L寄りの端部よりも、発光素子アレイ11側に向かって突出し、走査スタート用スイッチ素子接続部68を構成する。
Further, end portions of the scanning start switch element T0 near the light emitting element L of the first semiconductor layer (N-type) 62, the second semiconductor layer (P-type) 63, and the third semiconductor layer (N-type) 64 are The fourth semiconductor layer (P-type) 65, the fifth semiconductor layer (P-type) 66, and the
走査スタート用スイッチ素子T0は、絶縁層17および遮光層18に覆われる。走査スタート用スイッチ素子T0のZ1方向に積層される絶縁層17に積層して走査信号伝送路15が形成され、絶縁層17のうち走査スタート用スイッチ素子T0のZ1方向に積層される部分に形成される貫通孔69に第3走査信号伝送路15cの一部が形成されて、貫通孔69を介して第3走査信号伝送路15cが走査スタート用スイッチ素子T0の表面電極25に接続される。また絶縁層17のうち、走査スタート用スイッチ素子接続部68の積層される部分には、貫通孔71が形成され、この貫通孔71にスタート信号伝送路16の一部が形成され、貫通孔71を介して、絶縁層17に積層して形成されるスタート信号伝送路16が接続される。走査スタート用スイッチ素子T0、走査信号伝送路15およびスタート信号伝送路16とは、遮光層18によって覆われる。走査スタート用スイッチ素子T0の第3半導体層(N型)64は、走査スタート用スイッチ素子T0のゲート電極26である。
The scanning start switch element T0 is covered with the insulating
各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0は、基板31のZ1方向の表面に、第1半導体層(N型)32,42,62、第2半導体層(P型)33,43,63、第3半導体層(N型)34,44,64、第4半導体層(P型)35,45,65、オーミックコンタクト層37,47,67を、それぞれ形成するための半導体材料を、有機金属気層エピタキシャル成長法(MOVPE)および分子線エピタキシャル成長法(MBE)などのエピタキシャル成長法によって順次積層した後、フォトリソグラフィによるパターニングおよびエッチングを行うことによって形成される。したがって、一連の製造プロセスにおいて、発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0を同時に形成することができるので、製造コストを低減することができる。各半導体層を形成した後、導電体層を蒸着法などによって形成し、フォトリソグラフィによるパターニングとエッチングとを行って、表面電極25を形成する。
Each light emitting element L, each switch element T, and scan start switch element T0 are provided on the surface of the
絶縁層17は、表面電極25を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングしてから、塗付した樹脂材料を硬化させる。その後、発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子L、スイッチ素子Tまたは走査スタート用スイッチ素子T0との接続に必要な各貫通孔39,49,54,55,69,71をフォトリソグラフィによるパターニングとエッチング工程とによって形成する。
After forming the
発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子遮光部23とは、絶縁層17を形成した後、蒸着法などによって導電性材料を絶縁層17の表面に積層し、フォトリソグラフィによるパターニングおよびエッチングを行うことで同時に形成される。したがって、発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子遮光部23と厚みは、ほぼ等しく形成される。
The light emitting
図9は、図1に示される発光装置10の基本的構成を示す一部の等価回路を示す回路図である。発光装置10は、駆動手段73によって駆動される。前記発光装置10は、駆動手段73を含んで構成されてもよい。駆動手段73は、第1〜第3走査信号伝送路15a,15b,15cと、発光信号伝送路12と、スタート信号伝送路16とに接続され、第1〜第3走査信号伝送路15a,15b,15cに走査信号φを与え、スタート信号伝送路16にスタート信号φSを与え、発光信号伝送路12に発光信号φEをそれぞれ与える。駆動手段73は、駆動用ドライバーIC(Integrated Circuit)によって実現される。
FIG. 9 is a circuit diagram showing a part of an equivalent circuit showing the basic configuration of the
駆動手段73は、外部から基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、第1〜第3走査信号φ1〜φ3およびスタート信号φSを同期して出力し、走査信号伝送路15およびスタート信号伝送路16にそれぞれ与える。前記クロックパルス信号は、後述する画像形成装置87の制御手段96から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置87の制御手段96における制御周期よりも長く選ばれる。また駆動手段73は、クロックパルス信号とともに与えられる画像情報に基づいて、発光信号φEを出力して、発光信号伝送路12に与える。
The driving means 73 receives a clock pulse signal as a reference from the outside, and outputs the first to third scanning signals φ1 to φ3 and the start signal φS in synchronization with the clock pulse signal to transmit the scanning signal. Are provided to the
第1〜第3走査信号伝送路15a,15b,15cには、各スイッチ素子Tと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段73は、抵抗素子Rφを介して第1〜第3走査信号伝送路15a,15b,15cに接続される。抵抗素子Rφは、駆動手段73から走査信号伝送路15に過電流が流れてしまうことを防止するとともに、各スイッチ素子Tに印加される電圧を分圧する分圧抵抗としての機能を有する。
The first to third scanning
また発光信号伝送路12にも、各発光素子Lと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段73は、抵抗素子Rφを介して発光信号伝送路12に接続される。抵抗素子Rφは、駆動手段73から発光信号伝送路12に過電流が流れてしまうことを防止するとともに、各発光素子Lに印加される電圧を分圧する分圧抵抗としての機能を有する。
Also, the light emitting
図10は、駆動手段73が、スタート信号伝送路16に与えるスタート信号φS、第1走査信号伝送路15aに与える第1走査信号φ1、第2走査信号伝送路15bに与える第2走査信号φ2、第3走査信号伝送路15cに与える第3走査信号φ3および発光信号伝送路12に与える発光信号φEと、発光素子L1の発光強度と、走査スタート用スイッチ素子T0およびスイッチ素子T1〜T4の発光強度とを示す波形図である。発光素子L1および走査スタート用スイッチ素子T0ならびにスイッチ素子T1〜T4の発光強度は、ハイ(H)レベルのとき発光していることを表し、ロー(L)レベルのとき発光していないことを表す。図10において、横軸は時間であって、基準時刻からの経過時間を表す。
FIG. 10 shows that the drive means 73 supplies a start signal φS to the start
またスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEについて、縦軸は、信号レベルを表す。信号レベルは、電圧または電流の大きさを表し、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがハイ(H)レベルのとき、高電圧または高電流が信号伝送路に供給され、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがロー(L)レベルのとき、低電圧または低電流が信号伝送路に供給される。スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがLレベルのとき、信号伝送路に低電圧または低電流が供給される結果、各素子に印加される電圧は、各素子のしきい電圧よりも小さくなる。電圧の場合、Hレベルは、たとえば3ボルト(V)〜10ボルト(V)である。Lレベルは、たとえば0(零)ボルト(V)である。 For the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE, the vertical axis represents the signal level. The signal level represents the magnitude of voltage or current. When the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE are at a high (H) level, a high voltage or high current is applied to the signal transmission line. When the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE are at the low (L) level, a low voltage or a low current is supplied to the signal transmission line. When the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE are at the L level, a low voltage or a low current is supplied to the signal transmission path. It becomes smaller than the threshold voltage. In the case of voltage, the H level is, for example, 3 volts (V) to 10 volts (V). The L level is, for example, 0 (zero) volts (V).
本実施の形態では、Hレベルのときのスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEの電圧をたとえば5ボルト(V)とし、Lレベルのスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEの電圧をたとえば0ボルト(V)とする。第1〜第3走査信号φ1〜φ3の波形は同じであり、それぞれ位相が異なる。 In the present embodiment, the voltage of the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE at the H level is, for example, 5 volts (V), and the L level start signal φS, The voltages of the third scanning signals φ1 to φ3 and the light emission signal φE are set to 0 volts (V), for example. The waveforms of the first to third scanning signals φ1 to φ3 are the same and have different phases.
発光装置10では、発光させるべき発光素子Lのしきい電圧を低下させるために、スイッチ素子Tの発光状態を、X方向に沿って転送する。
In the
以後、駆動手段73の動作について説明する。まず時刻t0で、駆動手段73は、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEをローレベルとする。スタート信号φSをローレベルにしておくことによって、走査スタート用スイッチ素子T0のしきい電圧は、第3走査信号φのハイレベルよりも小さくなる。駆動手段73は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持する。また駆動手段73は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。
Hereinafter, the operation of the driving
時刻t1で、駆動手段73は、第3走査信号φ3のみをローレベルからハイレベルに変化させる。時刻t1において、スタート信号φS、第1,第2走査信号φ1,φ2および発光信号φEは、ローレベルである。これによって、走査スタート用スイッチ素子T0が、オン状態になり、すなわちターンオンし、発光する。
At time t1, the driving
走査スタート用スイッチ素子T0の光は、隣接するスイッチ素子アレイ13のX方向の端部に配置されるスイッチ素子T1に最も強く入射する。スイッチ素子アレイ13の他のスイッチ素子Tでは、X方向に走査スタート用スイッチ素子T0から離間した位置に配置されるスイッチ素子Tほど、走査スタート用スイッチ素子T0から照射される光の強度が小さくなる。スイッチ素子Tを構成する発光サイリスタは受光する光強度が大きくなるほどしきい電圧の降下が大きい。
The light of the scanning start switch element T0 is most strongly incident on the switch element T1 disposed at the end of the adjacent
次に走査スタート用スイッチ素子T0からスイッチ素子T1への発光状態の転送について説明する。走査スタート用スイッチ素子T0が発光すると、この光をスイッチ素子T1が受光し、スイッチ素子T1のしきい電圧が低下する。 Next, the transfer of the light emission state from the scanning start switch element T0 to the switch element T1 will be described. When the scanning start switch element T0 emits light, the switch element T1 receives this light, and the threshold voltage of the switch element T1 decreases.
時刻t2において、スイッチ素子T1のしきい電圧はVTH(T1)となっている。第1走査信号伝送路15aには、スイッチ素子T1,T4,…,Tj−2が接続されているが、スイッチ素子T4,…,Tj−2は、走査スタート用スイッチ素子T0から十分に離れているので、走査スタート用スイッチ素子T0からの光を受光しても、その光は微弱であるので、しきい電圧はほとんど変化しない。
At time t2, the threshold voltage of the switch element T1 is V TH (T1). Switch elements T1, T4,..., Tj-2 are connected to the first scanning
時刻t2で、駆動手段73は、第1走査信号φ1をローレベルからハイレベルにする。時刻t2において、スタート信号φS、第2走査信号φ2、発光信号φEはローレベルであり、第3走査信号φ3は、ハイレベルである。第1走査信号φ1のハイレベルは、第1走査信号伝送路15aに接続されるスイッチ素子T1を除く他のスイッチ素子T4,…,Tj−2のしきい電圧うちの最低値よりも、高い電圧または高い電流に選ばれる。
At time t2, the driving
隣接するスイッチ素子Tからの光を受光することによってしきい電圧が低下したスイッチ素子Tが接続される前記走査信号伝送路15に、この走査信号伝送路15に接続される他のスイッチ素子Tのしきい電圧の最低値よりも高い電圧または電流の走査信号φを与えると、走査信号φは抵抗素子Rφを介して、走査信号伝送路15に与えられ、スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が与えられる。各スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が徐々に印加されることとなり、同じ走査信号伝送路15に接続される複数のスイッチ素子Tのうち、隣接しているスイッチ素子Tからの光を受光したスイッチ素子Tに与えられる電圧が、最も早くこのスイッチ素子Tのしきい電圧よりも大きくなる。これによって、しきい電圧が最も低いスイッチ素子Tのみが発光し、他のスイッチ素子Tは、発光しない。
The scanning
これによって、時刻t2で、スイッチ素子T1がオン状態となり、すなわちターンオンし、発光する。 Accordingly, at time t2, the switch element T1 is turned on, that is, turned on and emits light.
スイッチ素子T1がオン状態となった後、時刻t3で、駆動手段73は、第3走査信号φ3をローレベルにする。これによって、走査スタート用スイッチ素子T0は、オフ状態、すなわちターンオフして、消灯する。
After the switch element T1 is turned on, the driving
このようにして、走査スタート用スイッチ素子T0から、スイッチ素子T1へと発光状態が遷移する。また時刻t3において、駆動手段73は、スタート信号φSをローレベルからハイレベルにし、以後、ハイレベルを維持させることによって、時刻t3以降に、第3走査信号φ3をローレベルからハイレベルにしても、走査スタート用スイッチ素子T0はオフ状態を維持する。 In this way, the light emission state transitions from the scanning start switch element T0 to the switch element T1. Further, at time t3, the driving means 73 changes the start signal φS from the low level to the high level, and thereafter maintains the high level, thereby changing the third scanning signal φ3 from the low level to the high level after time t3. The scanning start switch element T0 maintains the off state.
時刻t2と時刻t3との間の時間は、第1走査信号φ1がハイレベルとなる時間の1/10程度に選ばれる。このように、隣接するスイッチ素子Tにおいて与えられる走査信号φがハイレベルとなる時間が重なるように駆動手段73が走査信号φを与えることによって、隣接するスイッチ素子Tのしきい電圧が確実に低下している間に、走査信号φをハイレベルとすることができ、光走査を確実に行うことができる。 The time between the time t2 and the time t3 is selected to be about 1/10 of the time when the first scanning signal φ1 becomes high level. In this way, the threshold voltage of the adjacent switch element T is reliably reduced by the drive means 73 providing the scan signal φ so that the time when the scan signal φ applied to the adjacent switch element T is at the high level overlaps. During this time, the scanning signal φ can be set to a high level, and optical scanning can be performed reliably.
本実施の形態では、第1〜第3走査信号φ1〜φ3がハイレベルとなる時間は、1μ秒程度に選ばれる。したがって、時刻t2と時刻t3との間の時間は、0.1μ秒程度に選ばれる。 In the present embodiment, the time during which the first to third scanning signals φ1 to φ3 are at a high level is selected to be about 1 μsec. Therefore, the time between time t2 and time t3 is selected to be about 0.1 μsec.
スイッチ素子T1は、受光によってしきい電圧が低下した状態で、時刻t2において走査信号φ1がハイレベルになりオン状態となると、走査信号φ1がローレベルになるまでは、オン状態を維持する。オン状態となると、スイッチ素子T1のゲート電極24の電圧は、ほぼ0(零)ボルト(V)になる。ここで前記スイッチ素子T1のゲート電極24の電圧とは、このゲート電極24と接地される裏面電極99との電位差である。スイッチ素子T1のゲート電極24の電圧が0Vになることは、ゲート電極24にトリガ信号が発生したことを意味する。スイッチ素子T1のゲート電極24は、発光素子L1のゲート電極19に接続されているので、スイッチ素子T1のゲート電極24の電圧は、発光素子L1のゲート電極19の電圧と等しくなる。このようにスイッチ素子T1は、発光素子L1のゲート電極19と裏面電極99とに印加される電圧を変化させることができ、このことは、スイッチ素子T1のゲート電極24に発生したトリガ信号が、発光素子L1のゲート電極19に与えられたことを意味する。
When the threshold voltage is lowered by light reception and the scanning signal φ1 becomes high level and becomes on at time t2, the switch element T1 maintains the on state until the scanning signal φ1 becomes low level. When turned on, the voltage of the
発光素子L1を発光させる場合、駆動手段73は、第3走査信号φ3をハイレベルからローレベルにした時刻t3が経過した後、時刻t4で、発光信号φEをローレベルからハイレベルにする。
When the light emitting element L1 emits light, the driving
発光素子L1は、スイッチ素子T1がオン状態であるので、前述したように発光素子L1のゲート電極19は、ほぼ0(零)ボルト(V)となる。このときスイッチ素子T2,…,Tj−1,Tjは、オフ状態であり、時刻t4における発光素子L1のしきい電圧をVTH(L1)とし、時刻t4における発光素子L2,…,Li−1,Liのしきい電圧をそれぞれVTH(L2),…,VTH(Li−1),VTH(Li)とすると、発光信号φEのハイレベルVHを、発光素子L1のしきい電圧以上であって、発光素子L2,…,Li−1,Liのしきい電圧のうち、最低値のものよりも小さな値に選ぶことによって、発光素子L1のみを選択的にオン状態として、発光させることができる。
In the light emitting element L1, since the switch element T1 is in the ON state, as described above, the
時刻t5において、駆動手段73が発光信号φEをローレベルにすると、発光素子L1は、オフ状態となり、消灯する。後述する感光体ドラム90への露光量は、発光素子Lの発光強度は一定として、発光素子Lの発光する時間によって調整される。すなわち、発光信号φEがハイレベルとなる時刻t4から時刻t5までの間の時間を決定することによって、露光量が決定される。発光素子Lの発光強度によって露光量を変更する場合、発光素子L1に与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号φEがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Lに与えられるので、発光素子L1を安定して発光させることができる。発光素子Lが発光する時間、言い換えれば発光信号φEがハイレベルとなる時間は、走査信号φがハイレベルとなる時間の80%以下に選ばれる。
At time t5, when the driving
時刻t5が経過した後、駆動手段73は、時刻t6で第2走査信号φ2をハイレベルにすると、スイッチ素子T2が発光し、時刻t6が経過した後、時刻t7で、第1走査信号φ1をローレベルにすると、スイッチ素子T1が消灯する。これによって、スイッチ素子T1からスイッチ素子T2へと発光状態が移る。
After the time t5 has elapsed, when the driving
時刻t7が経過した後、駆動手段73は、時刻t8で第3走査信号φ3をハイレベルにすると、スイッチ素子T3が発光し、時刻t8が経過した後、時刻t9で、第2走査信号φ2をローレベルにすると、スイッチ素子T2が消灯する。これによって、スイッチ素子T2からスイッチ素子T3へと発光状態が移る。
After the elapse of time t7, when the driving
時刻t9が経過した後、駆動手段73は、時刻t10で再び第1走査信号φ1をハイレベルにすると、スイッチ素子T4が発光する。
After the time t9 has elapsed, when the driving
時刻t6と時刻t7との間の時間は、第2走査信号φ2がハイレベルとなる時間の1/10程度に選ばれ、時刻t8と時刻t9との間の時間は、第3走査信号φ3がハイレベルとなる時間の1/10程度に選ばれる。 The time between the time t6 and the time t7 is selected to be about 1/10 of the time when the second scanning signal φ2 becomes high level, and the time between the time t8 and the time t9 is determined by the third scanning signal φ3. It is selected to be about 1/10 of the time for high level.
このように駆動手段73が、第1〜第3走査信号φ1〜φ3を繰り返して与えることによって、スイッチ素子T4,…,Tj−1,Tjにおいても、オン状態がX方向に沿って順次転送される。スイッチ素子Tが発光しているとき、発光信号伝送路12の発光信号φEをローレベルからハイレベルにすることによって、この発光しているスイッチ素子Tに対応する、すなわち発光しているスイッチ素子Tに接続されている発光素子Lのみを選択的に発光させることができる。
In this way, the driving means 73 repeatedly applies the first to third scanning signals φ1 to φ3, so that the ON state is sequentially transferred along the X direction in the switch elements T4,..., Tj−1, Tj. The When the switch element T emits light, the light emission signal φE of the light emission
発光しているスイッチ素子TのX方向の両側に位置するスイッチ素子Tは、いずれも励起状態となってしまうが、第1〜第3走査信号伝送路15a,15b,15cによって、前述したように第1〜第3走査信号φ1〜φ3を伝送させて、各スイッチ素子Tに第1〜第3走査信号φ1〜φ3を与えることによって、X方向のX1方向からX2方向へと、スイッチ素子Tの発光状態の転送を行うことができ、言い換えれば光走査することができる。
The switch elements T located on both sides in the X direction of the light emitting switch element T are all excited, but as described above by the first to third scanning
図11は、第1走査信号伝送路15aに接続されるスイッチ素子T1,T4,T7のしきい電圧の変化を表す波形図である。図11において、横軸は時間であって、基準時刻からの経過時間を表す。なお同図には、スタート信号φSおよび第1〜第3走査信号φ1〜φ3も示している。同図に示す時刻t1,t2,t7,t8,t10は、前述した図10に示す時刻t1,t2,t7,t8,t10にそれぞれ対応する。各スイッチ素子T1,T4,T7の初期のしきい電圧をVBOとし、隣接するスイッチ素子Tまたは走査スタート用スイッチ素子T0からの受光することによって低下したしきい電圧をV1とする。
FIG. 11 is a waveform diagram showing a change in threshold voltage of the switch elements T1, T4, T7 connected to the first scanning
時刻t1で走査スタート用スイッチ素子T0が発光するので、走査スタート用スイッチ素子T0の光を受光することによって、スイッチ素子T1のしきい電圧が徐々に低下し、時刻taでスイッチ素子T1のしきい電圧は、V1になる。走査スタート用スイッチ素子T0の発光状態が維持される時刻t3まで、スイッチ素子T1のしきい電圧はV1に維持される。 Since the scan start switch element T0 emits light at time t1, the threshold voltage of the switch element T1 gradually decreases by receiving the light of the scan start switch element T0, and the threshold of the switch element T1 at time ta. voltage, becomes V 1. Until time t3 at which the light emitting state of the scan start switch element T0 is maintained, threshold voltage of the switching element T1 is maintained at V 1.
時刻t2で、第1走査信号φ1がローレベルからハイレベルになることによって、スイッチ素子T1が発光し、スイッチ素子T1のしきい電圧は、さらに低下して時刻tbで、V2となる。時刻tbにおいて、スイッチ素子T4,T7のしきい電圧は、VBOである。 At time t2, by the first scan signal φ1 changes from low level to high level, and the light-emitting switch element T1 is the threshold voltage of the switching element T1 is further at time tb decreases, the V 2. At time tb, the threshold voltage of the switch elements T4 and T7 is V BO .
時刻t7で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T1のしきい電圧は、時間の経過にともなって、V2から徐々に上昇する。 In time t7, the when the first scan signal φ1 changes from high level to low level, the threshold voltage of the switching element T1 is with time, gradually rises from V 2.
時刻t8でスイッチ素子T3が発光するので、スイッチ素子T3の光を受光することによって、スイッチ素子T4のしきい電圧が徐々に低下し、時刻tcでスイッチ素子T4のしきい電圧は、V1になる。 Since the switch element T3 emits light at time t8, the threshold voltage of the switch element T4 gradually decreases by receiving the light of the switch element T3, and the threshold voltage of the switch element T4 becomes V 1 at time tc. Become.
時刻t10では、スイッチ素子T4のしきい電圧は、V1であり、スイッチ素子T1のしきい電圧は、V1よりも高くVBOよりも低いV3であり、スイッチ素子T7のしきい電圧は、VBOである。 At time t10, the threshold voltage of the switch element T4 is V 1, the threshold voltage of the switch element T1 is a lower V 3 than higher V BO than V 1, the threshold voltage of the switch element T7 is , V BO .
時刻t10で、第1走査信号φ1をローレベルからハイレベルにするが、このハイレベルの電圧を、第1走査信号伝送路15aに接続されているスイッチ素子Tのうち、隣接するスイッチ素子Tからの光の受光していないスイッチ素子Tのうちで、最もしきい電圧の低いスイッチ素子T1のしきい電圧V3よりも高くすることによって、スイッチ素子T4のみを発光させることができる。スイッチ素子T4は、発光するとしきい電圧がさらに低下して時刻tdで、V2となる。 At time t10, the first scanning signal φ1 is changed from the low level to the high level. This high level voltage is supplied from the adjacent switching element T among the switching elements T connected to the first scanning signal transmission path 15a. in one of the switch element T that is not receiving light, by higher than the threshold voltage V 3 of the most threshold voltage lower switching element T1, it is possible to emit only the switch element T4. When the switch element T4 emits light, the threshold voltage further decreases and becomes V 2 at time td.
時刻t11で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T4のしきい電圧は、時間の経過にともなって、V2から徐々に上昇する。 In time t11, the when the first scan signal φ1 changes from high level to low level, the threshold voltage of the switching element T4 is with the passage of time, gradually rises from V 2.
図12は、スイッチ素子Tを構成する発光サイリスタのの順方向電流−電圧特性と、各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧VHの範囲とを示すグラフである。なお、図12では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。
FIG. 12 shows the forward current-voltage characteristics of the light-emitting thyristors constituting the switch element T and the high-level voltage V H of the first to third scanning signals φ 1 to φ 3 supplied to each scanning
スイッチ素子Tの初期のしきい電圧をVB0とし、スイッチ素子Tに光を照射することによって最もしきい電圧が低下した状態のしきい電圧をV1とし、同じ走査信号伝送路15に接続されているスイッチ素子Tのうち、2番目にしきい電圧が低いスイッチ素子Tのしきい電圧をV3とする。このV3は、光を受光することによって、わずかにしきい電圧が低下した状態のスイッチ素子T、またはターンオフ時、すなわちいったんオン状態となった後、初期状態に回復しつつあるスイッチ素子Tのしきい電圧である。
The initial threshold voltage of the switch element T is set to V B0, and the threshold voltage in the state where the threshold voltage is most lowered by irradiating the switch element T with light is set to V 1, and is connected to the same scanning
スイッチ素子Tに接続される各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧VHは、同じ走査信号伝送路15に接続されているスイッチ素子Tのうち、隣接するスイッチ素子Tの発光を受光することによってしきい電圧が最も低下したスイッチ素子Tのしきい電圧V1と、2番目に低いしきい電圧V3を有するスイッチ素子Tのしきい電圧との間の電圧、すなわち図12の符号P2で示される範囲の電圧に選ぶ。このように走査信号φのハイレベルの電圧を選ぶことによって、受光によって最もしきい電圧が低下しているスイッチ素子Tのみを、選択的に発光させることができる。
The high-level voltage V H of the first to third scanning signals φ 1 to φ 3 supplied to each scanning
以上のように発光装置10によれば、各スイッチ素子Tは、隣接するスイッチ素子Tから発する光を受光することによって、そのしきい電圧を低下させることができ、各スイッチ素子Tのゲート電極24に、第2の従来の技術の発光装置2のような転送方向指定のためのダイオードおよび電源との間に接続される負荷抵抗などを接続する必要がない。したがって発光装置10の構造を複雑にすることなく、できるだけ少ない信号伝送路を用いて、複数配列される発光素子Lのうち所定の発光素子Lのみを選択的に発光させることができる。
As described above, according to the
また走査スタート用スイッチ素子T0は、走査信号伝送路15に接続され、走査信号伝送路15を介して走査信号φが与えられることによって発光するので、スイッチ素子Tの発光に必要な電力を供給する伝送路と、走査スタート用スイッチ素子T0が発光するために必要な電力を供給する伝送路を共通化することができ、走査スタート用スイッチ素子T0に必要な電力を供給する伝送路を特別に設ける必要がない。
Further, the scanning start switch element T0 is connected to the scanning
走査スタート用スイッチ素子T0は、スイッチ素子Tに接続される走査信号伝送路15からの走査信号φに基づいて発光するので、駆動手段73は、スイッチ素子アレイ13のスイッチ素子Tと発光のタイミングを同期させやすい。また走査スタート用スイッチ素子T0は、ゲート電極26にトリガ信号を与え、さらに走査信号φを与えなければ発光しないので、不所望にトリガ信号が与えられたとしても、発光してしまうことが防止される。
Since the scanning start switch element T0 emits light based on the scanning signal φ from the scanning
また発光サイリスタ116を用いて、スイッチ素子Tおよび発光素子Lならびにスタート用スイッチ素子T0を実現することによって、発光装置10の作製が容易である。スイッチ素子Tと発光素子Lとスタート用スイッチ素子T0とを基板31上に同一の製造プロセスによって形成することができ、発光装置10の製造工程をできるだけ少なくすることができる。さらに、同一の基板31上にスイッチ素子Tおよび発光素子Lならびにスタート用スイッチ素子T0が集積されて構成されるので、各素子を高密度に形成することができ、スイッチ素子アレイ13ではX方向に隣接するスイッチ素子T同士を密接させることができる。これによって各スイッチ素子Tは、隣接するスイッチ素子Tからの光を効率的に受光することができ、隣接するスイッチ素子Tの発光強度が小さい場合であっても、発光したスイッチ素子Tに隣接するスイッチ素子Tのしきい電圧を低下させることができる。したがって、スイッチ素子Tを発光させるために必要な電力を小さくすることができ、より消費電力の小さな発光装置10を実現することができる。また発光素子Lにおいても、配列方向に隣接する発光素子L同士を密接させることができるので、画像形成装置87に用いて画像の解像度を向上させることができる。
In addition, by using the light emitting thyristor 116 to realize the switch element T, the light emitting element L, and the start switch element T0, the
また各スイッチ素子Tは、X方向に沿って順番に発光するので、この光を遮光層18によって遮光し、発光素子Lが発する光に干渉しないようにすることによって、発光素子Lが発光しているときには、発光素子Lの光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。また遮光層18によって、バイアス光が漏れることが防止されるので、画像形成装置87では、画像の品位を低下させることがなく、良好な品質の画像を形成することができる。
Since each switch element T emits light in order along the X direction, the light emitting element L emits light by shielding this light by the
また絶縁層17は、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路15および発光信号伝送路12との間に設けられ、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路15および発光信号伝送路12が短絡してしまうことが防止される。
The insulating
各走査信号伝送路15および絶縁層17によって反射手段が形成されるので、反射手段を作製するために特別に反射層などを形成する必要がなく、既存の構成を利用して形成することができる。したがって、発光装置10の作製工程が増加することなく、反射手段を形成することができる。
Since each scanning
図13は、本発明の他の実施の形態の発光装置120の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光装置120の平面を示し、発光信号伝送路12、スタート信号伝送路16、走査信号伝送路15、発光素子Lのゲート電極19、スイッチ素子Tのゲート電極24、接続手段14、発光素子遮光部23、および表面電極25は図解を容易にするため、斜線を付して示されている。また、同図で、スイッチ素子アレイの配列方向である紙面左右方向をX方向と定義し、右側をX1方向、左側をX2方向とする。基板垂直方向である紙面垂直方向をZ方向と定義し、手前側をZ1方向、奥側をZ2方向とする。X方向およびZ方向に垂直方向である紙面上下方向をY方向と定義し、上側をY1方向、下側をY2方向とする。
FIG. 13 is a partial plan view showing a basic configuration of a
図14は、図13の切断面線A5−A5から見た発光装置120の基本的構成を示す一部の断面図である。また同図では、図解を容易にするために、絶縁層17を省略して示している。
FIG. 14 is a partial cross-sectional view showing the basic configuration of the
本実施の形態の発光装置120と前述の図4に示される実施の形態の発光装置10とは、発光素子アレイ11の各発光素子Lとスイッチ素子アレイ13と各スイッチ素子Tとを接続する接続手段14の構成が異なるのみであって、その他の構成は、同様であるので同様の構成には、同様の参照符号を付して、その説明を省略する場合する。
The
本実施の形態において接続手段14は、前述した発光素子Lの第3半導体層(N型)34のうち発光素子接続部51を構成する部分と、前述したスイッチ素子Tの第3半導体層(N型)44のうちスイッチ素子接続部52を構成する部分とを含んで構成される。発光素子接続部51とスイッチ素子接続部52とは一体的に形成される。すなわち、発光素子Lの第1半導体層(N型)32と、スイッチ素子Tの第1半導体層(N型)42とが一体形成されており、発光素子Lの第2半導体層(P型)33と、スイッチ素子Tの第2半導体層(P型)43とが一体形成されており、発光素子Lの第3半導体層(N型)34と、スイッチ素子Tの第3半導体層(N型)44とが一体形成されている。
In the present embodiment, the connection means 14 includes a portion constituting the light emitting
発光信号伝送路12の信号路延在部21は、Y方向において、発光素子Lの第3半導体層(N型)34およびスイッチ素子Tの第3半導体層(N型)44の表面に沿って、発光素子Lの第4半導体層(P型)35と、スイッチ素子Tの第4半導体層(P型)45との間の中央付近まで延びる。遮光層18は、絶縁層17の表面に沿って、発光素子L側に延び、前記信号路延在部21のスイッチ素子T側の端部を覆う。
The signal
このように接続手段14を構成することによって、発光素子Lのゲート電極19とスイッチ素子Tのゲート電極24とを接続するために、前述の実施の形態の発光装置10のように金属層を形成する必要がないので、製造工程をより少なくすることができ、また発光素子Lとスイッチ素子TとをY方向により近接させることができるので、発光装置120を構成する発光体チップをより小さく形成して、小型化することができる。
By configuring the connection means 14 in this way, a metal layer is formed as in the
次に、本発明の発光装置を用いて構成される本発明の実施の一形態の画像形成装置87について説明する。 Next, an image forming apparatus 87 according to an embodiment of the present invention configured using the light emitting device of the present invention will be described.
図15は、図4に示した発光装置10を有する画像形成装置87の基本的構成を示す側面図である。画像形成装置87は、電子写真方式の画像形成装置であり、発光装置10を、感光体ドラム90への露光装置に使用している。本実施の形態では、複数の発光装置10および駆動手段73が、回路基板に実装される。回路基板に実装される複数の発光装置10を、単に発光装置10と記載する。
FIG. 15 is a side view showing a basic configuration of an image forming apparatus 87 having the
画像形成装置87は、Y(イエロ)、M(マゼンタ)、C(シアン)、K(ブラック)の4色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、4つの発光装置10Y,10M,10C,10K、集光手段であるレンズアレイ88Y,88M,88C,88k、前記発光装置10および駆動手段73が実装された回路基板31およびレンズアレイ88を保持する第1ホルダ89Y,89M,89C,89K、4つの感光体ドラム90Y,90M,90C,90K、4つの現像剤供給手段91Y,91M,91C,91K、転写手段である転写ベルト92、4つのクリーナ93Y,93M,93C,93K、4つの帯電器94Y,94M,94C,94K、定着手段95および制御手段96を含んで構成される。
The image forming apparatus 87 is an apparatus that employs a tandem system that forms four color images of Y (yellow), M (magenta), C (cyan), and K (black), and is roughly divided into four light emitting elements.
各発光装置10は、駆動手段73によって各色のカラー画像情報に基づいて駆動される。4つ発光装置10のX方向の長さW11は、たとえば200mm〜400mmに選ばれる。
Each
各発光装置10の発光素子Lからの光は、レンズアレイ88を介して各感光体ドラム90C,90M,90Y,90Kに集光して照射される。レンズアレイ88は、たとえば発光素子Lの光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。
Light from the light emitting element L of each light emitting
発光装置10が実装される回路基板およびレンズアレイ88は、第1ホルダ89によって保持される。ホルダ89によって、発光素子Lの光照射方向と、レンズアレイ88のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。
The circuit board on which the
各感光体ドラム90Y,90M,90C,90Kは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置10Y,10M,10C,10Kからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。
Each of the
各感光体ドラム90Y,90M,90C,90Kの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム90Y,90M,90C,90Kに現像剤を供給する現像剤供給手段91Y,91M,91C,91K、転写ベルト92、クリーナ93C,93M,93Y,93K、および帯電器94Y,94M,94C,94Kがそれぞれ配置される。感光体ドラム90に現像剤によって形成された画像を記録シートに転写する転写ベルト92は、4つの感光体ドラム90Y,90M,90C,90Kに対して共通に設けられる。
The exposed
前記感光体ドラム90Y,90M,90C,90Kは、第2ホルダによって保持され、この第2ホルダと第1ホルダ89とは、相対的に固定される。各感光体ドラム90Y,90M,90C,90Kの回転軸方向と、各発光体チップ組立体86の前記X方向とがほぼ一致するようにして位置合わせされる。
The
転写ベルト92によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段95に搬送される。定着手段95は、記録シートに転写された現像剤を定着させる。感光体ドラム90Y,90M,90C,90Kは、回転駆動手段によって回転される。
The recording sheet is conveyed by the
制御手段96は、前述した駆動手段73にクロック信号および画像情報を与えるとともに、感光体ドラム90Y,90M,90C,90Kを回転駆動する回転駆動手段、現像剤供給手段91Y,91M,91C,91K、転写手段92、帯電手段94Y,94M,94C,94Kおよび定着手段95の各部を制御する。
The
このような構成の画像形成装置87では、露光装置として使用される発光装置10からバイアス光および漏れ光が発生しないので、高画質の画像を形成することができる。また発光サイリスタによるスイッチ素子Tおよび発光素子Lを集積化した発光装置10を露光装置に用いているので、このような露光装置は、安価に製造することができ、これによって画像形成装置87の製造コストを低減することができる。また本実施の形態の画像形成装置87の発光装置10を発光装置120に代えても、同様の効果を達成することができる。
In the image forming apparatus 87 having such a configuration, bias light and leakage light are not generated from the
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。 In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
115,116 発光サイリスタ
10,120 発光装置
101 基板(N型)
102 第1半導体層(N型)
103 第2半導体層(P型)
104 第3半導体層(N型)
105 第1領域
106 第2領域
107 第4半導体層(P型)
108 第5半導体層(P型)
110 表面電極(アノード電極)
111 裏面電極(カソード電極)
112 ゲート電極
11 発光素子アレイ
12 発光信号伝送路
13 スイッチ素子アレイ
14 接続手段
15 走査信号伝送路
T0 走査スタート用スイッチ素子
16 スタート信号伝送路
17 絶縁層
18 遮光層
L 発光素子
T スイッチ素子
115,116 Light-emitting thyristor 10,120 Light-emitting device 101 Substrate (N-type)
102 First semiconductor layer (N-type)
103 Second semiconductor layer (P type)
104 Third semiconductor layer (N-type)
105 1st area | region 106 2nd area | region 107 4th semiconductor layer (P type)
108 Fifth semiconductor layer (P type)
110 Surface electrode (anode electrode)
111 Back electrode (cathode electrode)
DESCRIPTION OF SYMBOLS 112 Gate electrode 11 Light emitting
Claims (5)
前記第3半導体層のバンドギャップは、前記第2半導体層のバンドギャップに対するバンドギャップの差が5%以内であり、かつ、前記第1および前記第4半導体層のバンドギャップより狭幅であり、
前記第3半導体層は、前記基板側の第1領域と前記基板と反対側の第2領域とからなり、かつ、前記第1領域の不純物濃度は前記第2領域の不純物濃度よりも低濃度であり、
前記第2半導体層の不純物濃度は、前記第3半導体層の第1領域の不純物濃度に対する不純物濃度の差が20%以内または前記第3半導体層の第1領域の不純物濃度より高濃度であり、前記第3半導体層の第2領域の不純物濃度よりも低濃度であり、かつ、前記第1半導体の不純物濃度より低濃度であり、
前記第4半導体層の不純物濃度は、前記第3半導体層の第2領域の不純物濃度に対する不純物濃度の差が20%以内または前記第3半導体層の第2領域の不純物濃度より高濃度であり、
前記第3半導体層の第2領域の膜厚は、前記第2半導体層の膜厚よりも大きいことを特徴とする発光サイリスタ。 On the substrate, a first semiconductor layer of either N-type or P-type conductivity, a second semiconductor layer of a conductivity type opposite to the first semiconductor layer, a third semiconductor layer of the same conductivity type as the first semiconductor layer, And a light emitting thyristor in which a fourth semiconductor layer having a conductivity type opposite to that of the first semiconductor layer is laminated in this order,
The band gap of the third semiconductor layer is within 5% of the band gap difference with respect to the band gap of the second semiconductor layer, and is narrower than the band gaps of the first and fourth semiconductor layers,
The third semiconductor layer includes a first region on the substrate side and a second region on the opposite side of the substrate, and the impurity concentration of the first region is lower than the impurity concentration of the second region. Yes,
The impurity concentration of the second semiconductor layer is such that the difference in impurity concentration with respect to the impurity concentration of the first region of the third semiconductor layer is within 20% or higher than the impurity concentration of the first region of the third semiconductor layer , A lower concentration than the impurity concentration of the second region of the third semiconductor layer, and a lower concentration than the impurity concentration of the first semiconductor;
The impurity concentration of the fourth semiconductor layer, Ri higher concentration der than the impurity concentration of the second region of the third difference of the impurity concentration with respect to the impurity concentration of the second region of the semiconductor layer is within 20% or said third semiconductor layer ,
2. The light emitting thyristor according to claim 1, wherein a thickness of the second region of the third semiconductor layer is larger than a thickness of the second semiconductor layer .
(b)前記発光信号伝送路に接続された複数の発光素子が相互に間隔をあけて配列された発光素子アレイであって、
(b1)前記発光素子は、請求項1または2記載の発光サイリスタで構成され、
(b2)前記発光素子を構成する発光サイリスタがゲート電極にトリガ信号を与えられることによってしきい電圧が低下した状態で、前記発光信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させる、発光素子アレイと、
(c)走査信号を伝送する複数の走査信号伝送路と、
(d)前記走査信号伝送路に接続された複数のスイッチ素子が相互に間隔をあけて1次元に配列されたスイッチ素子アレイであって、
(d1)前記複数のスイッチ素子と前記走査信号伝送路との接続は、配列方向に隣接するスイッチ素子では前記走査信号が異なるタイミングで与えられるようになされ、
(d2)前記スイッチ素子は、請求項1または2記載の発光サイリスタで構成され、
(d3)前記スイッチ素子を構成する発光サイリスタは、配列方向に隣接する発光サイリスタの発光を受光するように配置され、
(d4)前記スイッチ素子を構成する発光サイリスタが配列方向に隣接する発光サイリスタの発光を受光することによってしきい電圧が低下した状態で、前記走査信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させるとともにゲート電極にトリガ信号を発生させる、スイッチ素子アレイと、
(e)前記スイッチ素子を構成する発光サイリスタのゲート電極と前記発光素子を構成する発光サイリスタのゲート電極とを電気的に接続する接続手段とを含むことを特徴とする発光装置。 (A) a light emission signal transmission path for transmitting a light emission signal;
(B) A light-emitting element array in which a plurality of light-emitting elements connected to the light-emitting signal transmission path are arranged with a space therebetween,
(B1) The light emitting element includes the light emitting thyristor according to claim 1 or 2,
(B2) When the light emitting thyristor constituting the light emitting element is applied with the light emission signal between the anode electrode and the cathode electrode in a state where the threshold voltage is lowered by applying a trigger signal to the gate electrode, the light emission A light emitting element array that emits light from a thyristor;
(C) a plurality of scanning signal transmission paths for transmitting scanning signals;
(D) A switch element array in which a plurality of switch elements connected to the scanning signal transmission path are arranged one-dimensionally with a space between each other,
(D1) The connection between the plurality of switch elements and the scanning signal transmission path is such that the scanning signals are given at different timings in the switch elements adjacent in the arrangement direction,
(D2) The switch element includes the light-emitting thyristor according to claim 1 or 2,
(D3) The light-emitting thyristor constituting the switch element is disposed so as to receive the light emission of the light-emitting thyristor adjacent in the arrangement direction,
(D4) The scanning signal is applied between the anode electrode and the cathode electrode in a state where the threshold voltage is lowered by the light emitting thyristor constituting the switch element receiving the light emission of the light emitting thyristor adjacent in the arrangement direction. A switch element array for causing the light emitting thyristor to emit light and generating a trigger signal at the gate electrode;
(E) A light emitting device comprising: a connecting means for electrically connecting a gate electrode of a light emitting thyristor constituting the switch element and a gate electrode of the light emitting thyristor constituting the light emitting element.
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
前記感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。 A light emitting device according to claim 3 or 4,
Driving means for driving the light emitting device based on image information;
Condensing means for condensing light from the light emitting element of the light emitting device on the photosensitive drum;
Developer supplying means for supplying the developer to the exposed photosensitive drum by which light from the light emitting device is condensed on the photosensitive drum by the condensing means;
Transfer means for transferring an image formed by a developer on the photosensitive drum to a recording sheet;
An image forming apparatus comprising: fixing means for fixing the developer transferred to the recording sheet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005380391A JP4825005B2 (en) | 2005-12-28 | 2005-12-28 | Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005380391A JP4825005B2 (en) | 2005-12-28 | 2005-12-28 | Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007180460A JP2007180460A (en) | 2007-07-12 |
JP4825005B2 true JP4825005B2 (en) | 2011-11-30 |
Family
ID=38305311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005380391A Expired - Fee Related JP4825005B2 (en) | 2005-12-28 | 2005-12-28 | Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4825005B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008155940A1 (en) * | 2007-06-20 | 2008-12-24 | Kyocera Corporation | Light emitting device and its manufacturing method as well as image forming device |
JP5543124B2 (en) * | 2009-03-31 | 2014-07-09 | 京セラ株式会社 | Light emitting thyristor, light emitting element array, light emitting device, and image forming apparatus |
JP2011023713A (en) * | 2009-06-19 | 2011-02-03 | Sumitomo Chemical Co Ltd | Light-emitting device and method of manufacturing light-emitting device |
JP5482441B2 (en) * | 2010-05-20 | 2014-05-07 | 富士ゼロックス株式会社 | Method for manufacturing compound semiconductor device |
JP2012204677A (en) * | 2011-03-25 | 2012-10-22 | Fuji Xerox Co Ltd | Light-emitting thyristor, light source head, and image forming apparatus |
JP6264837B2 (en) * | 2013-10-25 | 2018-01-24 | 富士ゼロックス株式会社 | Semiconductor light emitting element, light source head, and image forming apparatus |
JP6394210B2 (en) * | 2013-10-25 | 2018-09-26 | 富士ゼロックス株式会社 | Semiconductor light emitting element, light source head, and image forming apparatus |
JP6926414B2 (en) * | 2016-08-10 | 2021-08-25 | 富士フイルムビジネスイノベーション株式会社 | Light emitting element array and optical transmission device |
JP6815129B2 (en) * | 2016-08-26 | 2021-01-20 | 株式会社沖データ | Semiconductor devices, optical printheads, and image forming devices |
CN109473510B (en) * | 2017-09-07 | 2022-05-13 | 佳能株式会社 | Light emitting thyristor, light emitting thyristor array, exposure head, and image forming apparatus |
JP7268972B2 (en) * | 2017-09-07 | 2023-05-08 | キヤノン株式会社 | Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus |
JP2019110230A (en) * | 2017-12-19 | 2019-07-04 | 株式会社沖データ | Semiconductor device, light-emitting element chip, optical print head, and image forming apparatus |
JP2020107726A (en) | 2018-12-27 | 2020-07-09 | 株式会社沖データ | Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2784052B2 (en) * | 1988-10-19 | 1998-08-06 | 日本板硝子株式会社 | Self-scanning light emitting element array and driving method thereof |
JPH08153890A (en) * | 1994-09-28 | 1996-06-11 | Nippon Sheet Glass Co Ltd | Light emitting thyristor and self-scanning light emitting device |
JP4140358B2 (en) * | 2002-11-27 | 2008-08-27 | 富士ゼロックス株式会社 | Light emitting thyristor, light emitting thyristor manufacturing method, and light emitting element array chip |
JP2005059356A (en) * | 2003-08-11 | 2005-03-10 | Fuji Xerox Co Ltd | Light emitting device and image forming apparatus |
JP4443304B2 (en) * | 2004-05-26 | 2010-03-31 | 京セラ株式会社 | Light emitting device and image forming apparatus |
-
2005
- 2005-12-28 JP JP2005380391A patent/JP4825005B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007180460A (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825005B2 (en) | Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus | |
US8022387B2 (en) | Composite semiconductor device having a thyristor structure | |
JP5857569B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
US8659035B2 (en) | Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device | |
JP5853496B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
JP5543124B2 (en) | Light emitting thyristor, light emitting element array, light emitting device, and image forming apparatus | |
US20130214303A1 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
JP2018107420A (en) | Light emitting device, light emitting device array, light exposure head, and image forming apparatus | |
JP4967538B2 (en) | Surface light emitting device, image reading device and image writing device using surface light emitting device, and method for manufacturing surface light emitting device | |
JP4443304B2 (en) | Light emitting device and image forming apparatus | |
JP2013058789A (en) | Self-scanning light-emitting element array, optical writing head and image formation apparatus | |
JP2013065593A (en) | Light-emitting element, light-emitting element array, optical writing head, and image formation device | |
JP4673655B2 (en) | Light emitting device and image forming apparatus | |
JP2006286982A (en) | Light-emitting apparatus and image forming apparatus | |
JP4732786B2 (en) | Light emitting device and image forming apparatus | |
JP2006297721A (en) | Optical scanning type switching apparatus, light emitting apparatus and image forming apparatus | |
JP4763437B2 (en) | Optical scanning device, light emitting device, and image forming apparatus | |
JP2006339248A (en) | Light emitting device and image formation apparatus | |
JP2854556B2 (en) | Self-scanning light emitting element array and driving method thereof | |
JP2006286981A (en) | Light-emitting apparatus and image forming apparatus | |
JP4637517B2 (en) | Light emitting device and image recording device | |
JP2007173748A (en) | Light-emitting thyristor, optical scanning type switch device, light-emitting device and image forming apparatus | |
JP2006286983A (en) | Optically scanning switching device, light emitting device, and image forming apparatus | |
JP4704110B2 (en) | Optical scanning device driving method and optical scanning device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4825005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |