JP4637517B2 - Light emitting device and image recording device - Google Patents

Light emitting device and image recording device Download PDF

Info

Publication number
JP4637517B2
JP4637517B2 JP2004190455A JP2004190455A JP4637517B2 JP 4637517 B2 JP4637517 B2 JP 4637517B2 JP 2004190455 A JP2004190455 A JP 2004190455A JP 2004190455 A JP2004190455 A JP 2004190455A JP 4637517 B2 JP4637517 B2 JP 4637517B2
Authority
JP
Japan
Prior art keywords
light
terminal
emitting
type semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004190455A
Other languages
Japanese (ja)
Other versions
JP2006013255A (en
Inventor
元一 小川
浩紀 喜井
道真 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004190455A priority Critical patent/JP4637517B2/en
Publication of JP2006013255A publication Critical patent/JP2006013255A/en
Application granted granted Critical
Publication of JP4637517B2 publication Critical patent/JP4637517B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting apparatus with excellent reliability whose whole structure can be simplified. <P>SOLUTION: A light emitting apparatus with high photosensitivity comprises a three terminal light emitting switch device array 16 according to optical excitation wherein many three terminal light emitting switch devices are linearly arranged and a three terminal light emitting device array 15, wherein many three terminal light emitting devices are arranged corresponding to the three terminal light emitting switch devices. Because a light emitter is formed on a light receiving part in the three terminal light emitting switch device so that the light emitter is formed with deviation toward the side opposite to the incident side of the light emitted from the adjacent three terminal light emitting device, in addition to the side surface of the light receiver of the three terminal light emitting switch device, the region on the light receiver can also receive the light wherein the light emitting part is not disposed. Therefore, the light receiving area is increased, and the light emitting apparatus with high photosensitivity can be obtained. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、発光サイリスタを用いた、光励起による転送スイッチ素子を集積した発光装置に関するものであり、特に全体構造を簡素化することができ、かつ信頼性の高い発光装置に関するものである。また本発明は、このような光励起による転送スイッチ素子を集積した発光装置を用いた画像記録装置に関するものである。   The present invention relates to a light-emitting device using a light-emitting thyristor and integrating transfer switch elements by optical excitation, and more particularly to a light-emitting device that can simplify the overall structure and has high reliability. The present invention also relates to an image recording apparatus using a light emitting device in which transfer switch elements by such light excitation are integrated.

画像記録装置のうち電子写真プリンタの露光装置の一つである光プリンタヘッドとして用いられている発光装置として、PNPN構造を持つ負性抵抗素子である発光サイリスタを発光素子に使用し、これを発光素子列として配置して発光状態の転送が実現できる発光装置とするものが提案されており、これを光プリンタヘッドに用いることで、実装上簡便となること、発光素子アレイをコンパクトに作製できること等が示されている(例えば、特許文献1,2を参照。)。   A light-emitting thyristor, which is a negative resistance element having a PNPN structure, is used as a light-emitting device as a light-emitting device used as an optical printer head, which is one of the exposure devices of electrophotographic printers among image recording devices. Proposals have been made for light emitting devices that can be arranged as element rows and realize light emission state transfer. By using this for an optical printer head, it is easy to mount and a light emitting element array can be made compact. (For example, refer to Patent Documents 1 and 2).

図8に従来の発光サイリスタの基本構造を示す断面図を各層のキャリア密度の状態を表す線図とともに示す。図8において、21はGaAs等のn型半導体基板であり、このn型半導体基板21上にGaAsまたはAlGaAs等からなる各種の半導体層22〜26が積層される。一般的には、22はn型AlGaAs層、23はp型AlGaAs層、24はn型AlGaAs層、25はp型AlGaAs層であり、26はアノード端子27とのオーミック接触の容易性を得るためのp型GaAs層である。また、27はアノード端子、28はゲート端子、29はn型半導体基板21裏面のカソード端子である。   FIG. 8 is a cross-sectional view showing the basic structure of a conventional light-emitting thyristor together with a diagram showing the carrier density state of each layer. In FIG. 8, reference numeral 21 denotes an n-type semiconductor substrate such as GaAs, and various semiconductor layers 22 to 26 made of GaAs or AlGaAs are stacked on the n-type semiconductor substrate 21. In general, 22 is an n-type AlGaAs layer, 23 is a p-type AlGaAs layer, 24 is an n-type AlGaAs layer, 25 is a p-type AlGaAs layer, and 26 is for easy ohmic contact with the anode terminal 27. P-type GaAs layer. Reference numeral 27 denotes an anode terminal, 28 denotes a gate terminal, and 29 denotes a cathode terminal on the back surface of the n-type semiconductor substrate 21.

このような発光サイリスタの電流−電圧特性を図9に示す。図9は、発光サイリスタのアノード端子27−カソード端子29間の順方向電圧−電流特性を模式的に示す線図であり、横軸はアノード電圧を、縦軸はアノード電流を表わしており、実線および破線の特性曲線はアノード電圧とアノード電流との関係を示している。同図に実線の特性曲線で示すように、この発光サイリスタは、通常のサイリスタと同様のS字形負性抵抗を有している。そして、この電流−電圧特性は、同図に破線の特性曲線で示すように、ゲート端子28に印加する電圧もしくは電流によって、あるいは半導体層に光照射を行なうことによって、発光サイリスタの発光のしきい電圧もしくはしきい電流を変化させる(低下させる)ことができ、これによって発光サイリスタがスイッチとして機能することが知られている。この光照射による変化は、n型AlGaAs層22,p型AlGaAs層23,n型AlGaAs層24によるNPN層部が受光素子としてのフォトトランジスタとして機能し、この部分で外部から照射された光を受光することによって、発光サイリスタの発光のしきい電圧もしくはしきい電流が変化する(低下する)ことによるものである。そして、発光サイリスタがオン状態のとき、その積層された半導体層22〜26の内部において、n型AlGaAs層24およびp型AlGaAs層25のPN接合部に順方向電流が流れることにより、発光する。この光が外部に放出され、この光を近接する他の発光サイリスタに入射させることによって、発光状態を順に転送させることができる自己走査機能を有するスイッチングアレイとして動作させることができる(例えば、特許文献1を参照。)。   FIG. 9 shows the current-voltage characteristics of such a light emitting thyristor. FIG. 9 is a diagram schematically showing forward voltage-current characteristics between the anode terminal 27 and the cathode terminal 29 of the light-emitting thyristor, in which the horizontal axis represents the anode voltage, the vertical axis represents the anode current, and the solid line. The broken characteristic curve indicates the relationship between the anode voltage and the anode current. As shown by a solid characteristic curve in the figure, this light-emitting thyristor has an S-shaped negative resistance similar to that of a normal thyristor. This current-voltage characteristic is determined by the voltage or current applied to the gate terminal 28 or by irradiating the semiconductor layer with light, as shown by the dashed characteristic curve in FIG. It is known that the voltage or threshold current can be changed (reduced), whereby the light emitting thyristor functions as a switch. The change due to the light irradiation is such that the NPN layer portion of the n-type AlGaAs layer 22, the p-type AlGaAs layer 23, and the n-type AlGaAs layer 24 functions as a phototransistor as a light receiving element, and receives light irradiated from the outside at this portion. This is because the threshold voltage or threshold current of light emission of the light emitting thyristor changes (decreases). When the light-emitting thyristor is in the ON state, light is emitted by a forward current flowing through the PN junctions of the n-type AlGaAs layer 24 and the p-type AlGaAs layer 25 inside the stacked semiconductor layers 22 to 26. By emitting this light to the outside and making this light incident on another light emitting thyristor in the vicinity, it can be operated as a switching array having a self-scanning function capable of sequentially transferring the light emitting state (for example, Patent Documents) 1).

図10に、従来の発光サイリスタを用いた、自己走査機能を有する従来の第1の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図を示す。発光サイリスタT0〜Tnは略直線状に配列され、その発光が順次隣接する発光サイリスタに入射するように構成されている。発光サイリスタT0〜Tnはそれぞれ光照射を受けることによってそのしきい電圧もしくはしきい電流が低下する特性を持つため、発光している発光サイリスタに隣接している発光サイリスタのしきい電圧が下がることとなる。また、各発光サイリスタのアノード端子に対して3本のクロックラインφ1,φ2,φ3がそれぞれ発光サイリスタ3個おきに繰返し接続されており、各クロックラインφ1,φ2,φ3にはそれぞれ電流源I,I,Iが接続されており、その電流量を発光信号φIが制御するように構成されている(例えば、特許文献2、特許文献3を参照。)。 FIG. 10 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional first light emitting device having a self-scanning function using a conventional light emitting thyristor, and a diagram showing waveforms of each clock pulse and light emission intensity. Show. The light emitting thyristors T0 to Tn are arranged in a substantially linear shape, and are configured such that the emitted light sequentially enters the adjacent light emitting thyristors. Since each of the light emitting thyristors T0 to Tn has a characteristic that a threshold voltage or a threshold current is reduced by receiving light irradiation, the threshold voltage of the light emitting thyristor adjacent to the light emitting thyristor is decreased. Become. Further, three clock lines φ1, φ2, and φ3 are repeatedly connected to the anode terminal of each light emitting thyristor every three light emitting thyristors, and current sources I 1 are connected to the clock lines φ1, φ2, and φ3, respectively. , I 2 , and I 3 are connected, and the amount of current is controlled by the light emission signal φI (see, for example, Patent Document 2 and Patent Document 3).

図10に示す従来の第1の発光装置の動作について説明する。まず、スタートパルスラインφSがローレベルからハイレベルに変化し、これによって、最初の発光サイリスタT0がオフ状態からオン状態へ変化して発光する。発光サイリスタT0からの発光は隣接する発光サイリスタT1に入射し、光励起によりその発光のしきい電圧を下げる。このとき、発光サイリスタT2以降は発光サイリスタT1よりも発光サイリスタT0から離れているため、それらへの入射光は弱く、発光のしきい電圧の低下は小さい。この状態で、次にクロックラインφ1がローレベルからハイレベルに変化すると、発光サイリスタT1の発光のしきい電圧が発光サイリスタT0からの光照射により低下しているため、クロックラインφ1のハイレベルをそのしきい電圧に合わせたレベルとすることにより、発光サイリスタT1がオフ状態からオン状態へ変化して発光する。このとき、同じクロックラインφ1が接続されている発光サイリスタT4は、発光サイリスタT0から十分離れているためその発光のしきい電圧の低下はほとんどないので、発光サイリスタT1を発光させるレベルのクロックラインφ1のハイレベルでは発光せず、よって発光サイリスタT1のみがオン状態となって発光する。次に、スタートパルスφSをローレベルとすることで、発光サイリスタT0はオン状態からオフ状態へ変化して発光が終了する。これによりオン状態がT0からT1へ転送される。   The operation of the conventional first light emitting device shown in FIG. 10 will be described. First, the start pulse line φS changes from the low level to the high level, whereby the first light emitting thyristor T0 changes from the off state to the on state and emits light. The light emitted from the light emitting thyristor T0 enters the adjacent light emitting thyristor T1, and the threshold voltage of the light emission is lowered by light excitation. At this time, since the light-emitting thyristor T2 and the subsequent light-emitting thyristors T0 are further away from the light-emitting thyristor T0, the incident light is weaker and the threshold voltage for light emission is less lowered. Next, when the clock line φ1 changes from the low level to the high level in this state, the light emission threshold voltage of the light emitting thyristor T1 is reduced by the light irradiation from the light emitting thyristor T0. By setting the level according to the threshold voltage, the light emitting thyristor T1 changes from the off state to the on state and emits light. At this time, since the light emitting thyristor T4 to which the same clock line φ1 is connected is sufficiently away from the light emitting thyristor T0, there is almost no decrease in the threshold voltage of the light emission, so that the clock line φ1 at a level for causing the light emitting thyristor T1 to emit light. No light is emitted at the high level, and only the light emitting thyristor T1 is turned on to emit light. Next, by setting the start pulse φS to a low level, the light-emitting thyristor T0 changes from the on state to the off state, and light emission ends. As a result, the ON state is transferred from T0 to T1.

以下同様に、各クロックパルスφ1〜φ3の波形を図10に示す線図のように変化させることにより、次に発光サイリスタT1から発光サイリスタT2へ、その次に発光サイリスタT2から発光サイリスタT3へと時間とともにオン状態(発光状態)が転送される。   Similarly, by changing the waveform of each clock pulse φ1 to φ3 as shown in the diagram of FIG. 10, the light emitting thyristor T1 is then changed to the light emitting thyristor T2, and then the light emitting thyristor T2 is changed to the light emitting thyristor T3. The on state (light emission state) is transferred with time.

例えば、クロックラインφ3のみがハイレベルにあり、発光サイリスタT3がオン状態にあるとき、発光サイリスタT3からの発光は隣接する発光サイリスタT2,T4に最も強く入射してこれらの発光のしきい電圧を低下させる。このとき、発光サイリスタT1,T5はそれぞれ発光サイリスタT2,T4に比べて発光サイリスタT3から遠方にあるためこれらに発光サイリスタT3から入射する光は弱く、これらの発光のしきい電圧はあまり低下しない。この状態でクロックラインφ1がローレベルからハイレベルに変化すると、発光サイリスタT4のしきい電圧VTH(T4)は発光サイリスタT1のしきい電圧VTH(T1)に比べてより低下しているため、クロックパルスφ1のハイレベル電圧VをVTH(T4)<V<VTH(T1)と設定することで発光サイリスタT4のみがオン状態となって発光し、発光サイリスタT1はオフ状態のままとなる。そして次にクロックラインφ3をハイレベルからローレベルにすることで発光サイリスタT3はオフ状態になり、オン状態(発光状態)は発光サイリスタT3から発光サイリスタT4へ転送される。 For example, when only the clock line φ3 is at a high level and the light-emitting thyristor T3 is in the on state, the light emission from the light-emitting thyristor T3 is most strongly incident on the adjacent light-emitting thyristors T2 and T4, and the threshold voltage of these light emission is set. Reduce. At this time, since the light-emitting thyristors T1 and T5 are located farther from the light-emitting thyristor T3 than the light-emitting thyristors T2 and T4, the light incident from the light-emitting thyristor T3 is weak, and the threshold voltage of the light emission does not decrease so much. In this state, when the clock line φ1 changes from the low level to the high level, the threshold voltage V TH (T4) of the light emitting thyristor T4 is lower than the threshold voltage V TH (T1) of the light emitting thyristor T1. , a high-level voltage V H of the clock pulse φ1 only V TH (T4) <V H <V TH (T1) and the light-emitting thyristor by setting T4 emits light in the oN state, the light-emitting thyristor T1 is in an off state Will remain. Then, when the clock line φ3 is changed from the high level to the low level, the light emitting thyristor T3 is turned off, and the on state (light emitting state) is transferred from the light emitting thyristor T3 to the light emitting thyristor T4.

このようにクロックラインφ1,φ2,φ3のクロックパルスのハイレベルを互いに一部が重なるように設定することで、発光サイリスタT0〜Tnのオン状態(発光状態)は順次転送されていく。   In this way, by setting the high levels of the clock pulses on the clock lines φ1, φ2, and φ3 so as to partially overlap each other, the on states (light emitting states) of the light emitting thyristors T0 to Tn are sequentially transferred.

また、図10の線図に示すように、発光サイリスタT3のみを強く発光させる場合には、発光サイリスタT3が発光するタイミングに合わせて発光信号φIをハイレベルにする。これにより、その時のオン状態の発光素子である発光サイリスタT3のみが印加される電流量が増加し、発光強度(L(T3))も大きくなる。   Further, as shown in the diagram of FIG. 10, when only the light emitting thyristor T3 emits light strongly, the light emission signal φI is set to the high level in accordance with the timing at which the light emitting thyristor T3 emits light. As a result, the amount of current applied only to the light-emitting thyristor T3 that is the light-emitting element at that time is increased, and the light emission intensity (L (T3)) is also increased.

従来の第1の発光装置は、この発光サイリスタT3の発光を外部へ照射する光として利用するものである。   The conventional first light-emitting device uses light emitted from the light-emitting thyristor T3 as light for irradiating the outside.

しかしながら、この従来の第1の発光装置では、図10に示す発光強度L(T0)〜L(T5)の線図からも分かるように、光プリンタヘッド等に適用する場合には、外部へ照射させる光を発光させる時以外でもスイッチング信号を転送するためのオン状態(発光状態)にある各発光サイリスタからある程度の発光(バイアス光)を生じる。これはオン状態を維持するための電流により各発光サイリスタから弱い発光が生じるためであるが、この従来の第1の発光装置を画像記録装置の光プリンタヘッド等に適用する場合は、このバイアス光も感光体に照射されてしまって本来の画像記録のための照射光に対してノイズとして作用するため、画像品質を悪化させる原因となるという問題点がある。   However, in the first light emitting device of the related art, as can be seen from the light emission intensities L (T0) to L (T5) shown in FIG. Even when light to be emitted is not emitted, a certain amount of light emission (bias light) is generated from each light emitting thyristor in an on state (light emission state) for transferring a switching signal. This is because weak light emission is generated from each light-emitting thyristor due to the current for maintaining the on-state. However, when this conventional first light-emitting device is applied to an optical printer head or the like of an image recording apparatus, this bias light is used. However, since the photosensitive member is irradiated with light and acts as noise with respect to the irradiation light for original image recording, there is a problem that the image quality is deteriorated.

そこで、このような問題点を解消するため、スイッチング信号の転送のための素子を分離してそれらの素子を電気的に制御する構造のものが提案されている(例えば、特許文献4,特許文献5を参照。)。   Therefore, in order to solve such problems, a structure in which elements for transferring a switching signal are separated and these elements are electrically controlled has been proposed (for example, Patent Documents 4 and 4) See 5).

図11にそのような自己走査機能を有する従来の第2の発光装置の基本構造の概略回路構成を等価回路図で示す。この従来の第2の発光装置における発光サイリスタアレイは、信号転送のためのスイッチ用のスイッチ用サイリスタ(T1〜Tn)が略直線状に配列された部分と、外部へ照射する光の発光用の発光用サイリスタ(L1〜Ln)が略直線状に配列された部分とを有している。スイッチ用サイリスタと発光用サイリスタとはそれぞれの対応したゲート端子同士が電気的に接続されており(例えば、n番目のスイッチ用サイリスタTnとn番目の発光用サイリスタLnとのゲート端子同士が接続される。)、1番目のスイッチ用サイリスタT1のゲート端子はスタートパルスラインφSに接続される。また、スイッチ用サイリスタT1〜Tnの各々のゲート端子は負荷抵抗Rを介して制御用電源VGKに接続され、アノード端子には2本のクロックラインφ1,φ2がそれぞれ1つおきに接続される。 FIG. 11 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional second light emitting device having such a self-scanning function. The light-emitting thyristor array in the conventional second light-emitting device has a portion in which switch thyristors (T1 to Tn) for switching signals are arranged substantially linearly, and a light-emitting device for emitting light to be irradiated to the outside. The light emitting thyristors (L1 to Ln) have portions arranged in a substantially straight line. The corresponding gate terminals of the switch thyristor and the light emitting thyristor are electrically connected to each other (for example, the gate terminals of the nth switch thyristor Tn and the nth light emitting thyristor Ln are connected to each other). The gate terminal of the first switch thyristor T1 is connected to the start pulse line φS. The gate terminals of the switch thyristors T1 to Tn are connected to the control power supply V GK via the load resistor RL, and the clock terminals φ1 and φ2 are connected to every other one of the anode terminals. The

また、2番目のスイッチ用サイリスタT2のゲート端子には1番目のスイッチ用サイリスタT1のゲート端子が転送方向指定ダイオードDを介して電気的に接続され、以後、同様の接続の繰り返しで各ゲート端子が電気的に接続されている。   The gate terminal of the first switch thyristor T1 is electrically connected to the gate terminal of the second switch thyristor T2 via the transfer direction designating diode D. Thereafter, each gate terminal is repeatedly connected in the same manner. Are electrically connected.

このような従来の第2の発光装置における、従来の電気制御によるスイッチ素子を用いた発光状態の転送および発光について説明する。   A description will be given of the light emission state transfer and light emission using a switch element by conventional electrical control in such a conventional second light emitting device.

発光状態の転送はスタートパルスラインφSがハイレベルからローレベルに変化することにより始まる。これにより、電気的に1番目のスイッチ用サイリスタT1の発光のしきい電圧が低下する。このときクロックラインφ2をローレベルからハイレベルにすることで、1番目のスイッチ用サイリスタT1がオン状態になり発光する。2番目のスイッチ用サイリスタT2以降は、転送方向指定ダイオードDにより、1番目のスイッチ用サイリスタT1から離れるほど転送方向指定ダイオードDの順方向電圧降下分に応じてスイッチ用サイリスタT2,T3・・のゲート端子にかかる電圧が上昇する。そのため、同じクロックラインφ2が接続されている3番目のスイッチ用サイリスタT3では発光のしきい電圧が転送方向指定ダイオードD2つ分の順方向電圧降下分だけ上昇することとなるので、クロックパルスφ2のハイレベルがこの3番目のスイッチ用サイリスタT3の発光のしきい電圧以下となるようなスタートパルスを用いることで、1番目のスイッチ用サイリスタT1のみがオン状態になり発光することとなる。   The light emission state transfer starts when the start pulse line φS changes from the high level to the low level. As a result, the threshold voltage for light emission of the first switch thyristor T1 is lowered. At this time, the clock line φ2 is changed from the low level to the high level, so that the first switch thyristor T1 is turned on to emit light. After the second switch thyristor T2, the transfer direction designating diode D causes the switch thyristors T2, T3,... To move away from the first switch thyristor T1, depending on the forward voltage drop of the transfer direction designating diode D. The voltage applied to the gate terminal rises. Therefore, in the third switch thyristor T3 to which the same clock line φ2 is connected, the light emission threshold voltage is increased by the forward voltage drop corresponding to the two transfer direction designating diodes D, so that the clock pulse φ2 By using a start pulse whose high level is equal to or lower than the threshold voltage for light emission of the third switch thyristor T3, only the first switch thyristor T1 is turned on to emit light.

この状態で発光用サイリスタL1〜Ln用の電源ラインφIをローレベルからハイレベルにすると、1番目の発光用サイリスタL1においては発光のオン条件がゲート端子同士が電気的に接続されている1番目のスイッチ用サイリスタT1のオン条件と同じになるため、1番目の発光用サイリスタL1がオン状態になって発光し、1番目の発光部が発光して点灯することになる。次に、電源ラインφIをローレベルに戻すことにより、1番目の発光用サイリスタL1はオフ状態になり発光が終了する。   In this state, when the power supply line φI for the light emitting thyristors L1 to Ln is changed from the low level to the high level, in the first light emitting thyristor L1, the light emission on condition is the first in which the gate terminals are electrically connected to each other. Therefore, the first light emitting thyristor L1 is turned on and emits light, and the first light emitting unit emits light and is lit. Next, by returning the power supply line φI to the low level, the first light-emitting thyristor L1 is turned off and light emission ends.

次に、1番目のスイッチ用サイリスタT1から2番目のスイッチ用サイリスタT2への発光状態の転送(オン条件の転送)について説明する。1番目の発光用サイリスタL1がオフ状態になってもクロックラインφ2がハイレベルのままなので、1番目のスイッチ用サイリスタT1はオン状態(発光状態)を保持する。このとき、2番目のスイッチ用サイリスタT2では1番目のスイッチ用サイリスタT1に比べて転送方向指定ダイオードD1つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなり、同じクロックラインφ1が接続されている4番目のスイッチ用サイリスタT4はそれよりさらに転送方向指定ダイオードD2つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなる。この状態でクロックラインφ1をローレベルからハイレベルにしたとき、2番目のスイッチ用サイリスタT2の発光のしきい電圧と4番目のスイッチ用サイリスタT4の発光のしきい電圧との間の電圧となるようにクロックパルスφ1のハイレベルを選べば、2番目のスイッチ用サイリスタT2のみがオン状態になり発光する。   Next, the light emission state transfer (transfer of the ON condition) from the first switch thyristor T1 to the second switch thyristor T2 will be described. Even when the first light-emitting thyristor L1 is turned off, the clock line φ2 remains at the high level, so the first switch thyristor T1 is kept in the on-state (light-emitting state). At this time, the voltage applied to the gate terminal of the second switch thyristor T2 is higher than the first switch thyristor T1 by the forward voltage drop of one transfer direction designation diode D, and the same clock line φ1 is connected. In the fourth switching thyristor T4, the voltage applied to the gate terminal is further increased by the forward voltage drop of two transfer direction designating diodes D. When the clock line φ1 is changed from the low level to the high level in this state, the voltage is between the light emission threshold voltage of the second switch thyristor T2 and the light emission threshold voltage of the fourth switch thyristor T4. Thus, if the high level of the clock pulse φ1 is selected, only the second switch thyristor T2 is turned on to emit light.

こうして2番目のスイッチ用サイリスタT2がオン状態(発光状態)となった後、クロックラインφ2をハイレベルからローレベルにすることにより、1番目のスイッチ用サイリスタT1は1番目の発光用サイリスタL1がオフ状態となったのと同様にオフ状態になり発光か終了する。このとき、スタートパルスラインφSがローレベルからハイレベルに変化しているため、転送方向指定ダイオードDにより1番目のスイッチ用サイリスタT1のゲート端子にかかる電圧はほぼ制御用電源VGKの電圧に等しくなり、発光のしきい電圧が最も低いスイッチ用サイリスタは2番目のスイッチ用サイリスタT2となる。こうして、スイッチ用サイリスタのオン状態(発光状態)は1番目のスイッチ用サイリスタT1から2番目のスイッチ用サイリスタT2に転送される。そして、このとき電源ラインφIをローレベルからハイレベルにすると、2番目の発光用サイリスタL2のみがオン状態となり発光する。 After the second switch thyristor T2 is turned on (light emission state) in this way, the first switch thyristor T1 becomes the first light emission thyristor L1 by changing the clock line φ2 from the high level to the low level. In the same manner as when the light is turned off, the light is turned off and light emission ends. At this time, since the start pulse line φS changes from the low level to the high level, the voltage applied to the gate terminal of the first switch thyristor T1 by the transfer direction designation diode D is substantially equal to the voltage of the control power supply V GK. Thus, the switch thyristor having the lowest emission threshold voltage is the second switch thyristor T2. Thus, the ON state (light emission state) of the switch thyristor is transferred from the first switch thyristor T1 to the second switch thyristor T2. At this time, when the power supply line φI is changed from the low level to the high level, only the second light emitting thyristor L2 is turned on to emit light.

以上の操作を順次繰り返すことにより、スイッチ用サイリスタT0〜Tnの発光状態が順次転送され、それに対応させて発光用サイリスタL1〜Lnの発光状態の制御を行なうことができる。
特開昭49−124992号公報 特許第2577034号公報 特許第3020177号公報 特許第2577089号公報 特開2003−243696号公報
By sequentially repeating the above operations, the light emission states of the switch thyristors T0 to Tn are sequentially transferred, and the light emission states of the light emission thyristors L1 to Ln can be controlled accordingly.
JP-A-49-124992 Japanese Patent No. 2757334 Japanese Patent No. 3020177 Japanese Patent No. 2577089 JP 2003-243696 A

しかしながら、上記の従来の第1の発光装置では、発光サイリスタが発光する光を受光して隣接する発光サイリスタが光励起する構成のため、発光する発光サイリスタの外部への光の取り出し効率が高いこと、および受光する発光サイリスタの受光感度が高いことが要求される。また、前述のように、スイッチング信号を転送するためのバイアス光の発生により、光プリンタヘッド等へ適用した場合に画像品質が悪化するという問題点がある。   However, in the above-described conventional first light emitting device, since the light emitting thyristor receives light emitted and the adjacent light emitting thyristor is photoexcited, the light extraction efficiency to the outside of the light emitting thyristor is high. In addition, the light receiving thyristor that receives light is required to have high light receiving sensitivity. In addition, as described above, there is a problem that image quality deteriorates when applied to an optical printer head or the like due to generation of bias light for transferring a switching signal.

また、上記の従来の第2の発光装置では、スイッチ用サイリスタにおけるスイッチング信号の転送やスイッチ用サイリスタによる発光用サイリスタの発光のしきい電圧の制御には発光サイリスタの光励起を利用しない構成のため、発光する発光サイリスタの外部への光の取り出し効率が高いことや受光する発光サイリスタの受光感度が高いことは重要ではない。しかし、スイッチング信号の転送のための素子アレイにおいてサイリスタの電気的制御により転送を実現しているため、転送方向指定のための転送方向指定ダイオードDやスイッチ用サイリスタのゲート端子にかかる電圧を制御するための負荷抵抗R等を必要とする。そのためスイッチ用サイリスタの構成が複雑となり、製造に際しても工程数が多くなってしまうという問題点がある。 Further, in the above-described conventional second light emitting device, since the switching signal is transferred in the switch thyristor and the threshold voltage of light emission of the light emitting thyristor by the switch thyristor is not used, the light excitation of the light emitting thyristor is not used. It is not important that the efficiency of extracting light to the outside of the light emitting thyristor that emits light or the light receiving sensitivity of the light emitting thyristor that receives light is high. However, since the transfer is realized by the electrical control of the thyristor in the element array for transferring the switching signal, the voltage applied to the transfer direction specifying diode D for specifying the transfer direction and the gate terminal of the switching thyristor is controlled. Load resistance R L and the like are required. Therefore, the configuration of the switch thyristor becomes complicated, and there is a problem that the number of processes is increased in manufacturing.

本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、全体構造を簡素化することが可能であり、かつ信頼性にも優れた、光励起による転送スイッチ素子を集積した構成の発光装置を提供することにある。また、本発明のさらに他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像記録装置を提供することにある。   The present invention has been made in view of the problems in the prior art as described above, and an object of the present invention is to provide a transfer switch by optical excitation that can simplify the overall structure and has excellent reliability. An object of the present invention is to provide a light emitting device having a structure in which elements are integrated. Still another object of the present invention is to provide an image recording apparatus using the light emitting device of the present invention to obtain a recorded image with good image quality.

本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子を多数個、1つの前記3端子発光スイッチ素子からの発光が隣接する前記3端子スイッチ素子に入射するように直線状に配列するとともに、前記3端子発光スイッチ素子の各々の前記アノード端子にクロックラインを接続した3端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する3端子発光素子を多数個、前記3端子発光スイッチ素子に対応させて配列するとともに、前記3端子発光素子の前記ゲート端子をそれぞれ対応する前記3端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記3端子発光素子の前記アノード端子を発光のための電圧または電流を供給するラインに接続した3端子発光素子アレイとを具備しており、前記3端子発光スイッチ素子および前記3端子発光素子は、それぞれn型半導体基板の上に、第1のn型半導体層と第1のp型半導体層と第2のn型半導体層とが順次積層された受光部と、該受光部上に第3のn型半導体層と第2のp型半導体層とが積層された発光部とを有するとともに、前記第2のp型半導体層に前記アノード端子を、前記n型半導体基板または前記第1のn型半導体層に前記カソード端子を、前記第2または第3のn型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、前記3端子発光スイッチ素子は、前記受光部上で前記発光部が、隣接する前記3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置されていることを特徴とするものである。   The light-emitting device of the present invention includes a large number of three-terminal light-emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, which can control a light emission threshold voltage or threshold current by irradiating light from the outside. Three terminals that are arranged in a straight line so that light emitted from the three terminal light emitting switch elements is incident on the adjacent three terminal switch elements, and a clock line is connected to the anode terminal of each of the three terminal light emitting switch elements A number of three-terminal light-emitting elements having an anode terminal, a cathode terminal, and the gate terminal, the light-emitting switch element array, and a threshold voltage or threshold current of light emission that can be electrically controlled from the outside via the gate terminal; The gate terminals of the three-terminal light emitting elements correspond to the three-terminal light emitting switch elements, respectively. A three-terminal light-emitting element array electrically connected to the gate terminal of the three-terminal light-emitting switch element, and the anode terminal of the three-terminal light-emitting element connected to a line for supplying voltage or current for light emission. The three-terminal light-emitting switch element and the three-terminal light-emitting element are respectively formed on a n-type semiconductor substrate, a first n-type semiconductor layer, a first p-type semiconductor layer, and a second n-type semiconductor layer. Are sequentially stacked, and a light emitting portion in which a third n-type semiconductor layer and a second p-type semiconductor layer are stacked on the light-receiving portion, and the second p-type semiconductor layer includes A light-emitting thyristor in which the anode terminal is electrically connected to the n-type semiconductor substrate or the first n-type semiconductor layer, and the gate terminal is electrically connected to the second or third n-type semiconductor layer; Yes, 3 terminals Optical switching element, wherein the light emitting portion on the light-receiving portion, the light emitting from the 3-terminal light emitting switch element adjacent and is characterized in that it is arranged disproportionately on the side opposite to the side where the incident.

また、本発明の発光装置は、上記構成において、直線状に配列された前記3端子発光スイッチ素子の隣接する前記発光部と前記受光部とを覆うように、前記発光を反射する反射層が設けられていることを特徴とするものである。   In the light emitting device of the present invention, in the above configuration, a reflective layer that reflects the light emission is provided so as to cover the light emitting unit and the light receiving unit adjacent to each other of the three-terminal light emitting switch elements arranged linearly. It is characterized by being.

また、本発明の発光装置は、上記構成において、前記クロックラインが前記反射層を兼ねていることを特徴とするものである。   In the above structure, the light-emitting device of the present invention is characterized in that the clock line also serves as the reflective layer.

また、本発明の発光装置は、上記構成において、前記3端子発光スイッチ素子アレイと前記3端子発光素子アレイとが基板上に並列に配設されているとともに、前記3端子発光スイッチ素子からの発光のうち前記基板の表面に垂直方向の発光と前記3端子発光素子方向の発光と前記3端子発光素子の反対方向の発光とを遮光する遮光層を設けたことを特徴とするものである。   In the light emitting device according to the present invention, in the above configuration, the three terminal light emitting switch element array and the three terminal light emitting element array are arranged in parallel on a substrate, and light is emitted from the three terminal light emitting switch element. Among them, a light-shielding layer is provided on the surface of the substrate for shielding light emitted in the vertical direction, light emitted in the direction of the three-terminal light-emitting element, and light emitted in the direction opposite to the three-terminal light-emitting element.

また、本発明の画像記録装置は、上記本発明の発光装置を感光体への露光装置に使用していることを特徴とするものである。   The image recording apparatus of the present invention is characterized in that the light emitting device of the present invention is used in an exposure device for a photoreceptor.

本発明の発光装置によれば、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子を多数個、1つの3端子発光スイッチ素子からの発光が隣接する3端子スイッチ素子に入射するように直線状に配列するとともに、3端子発光スイッチ素子の各々のアノード端子にクロックラインを接続した3端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光素子を多数個、3端子発光スイッチ素子に対応させて配列するとともに、3端子発光素子のゲート端子をそれぞれ対応する3端子発光スイッチ素子のゲート端子と電気的に接続し、3端子発光素子のアノード端子を発光のための電圧または電流を供給するラインに接続した3端子発光素子アレイとを具備しており、3端子発光スイッチ素子および3端子発光素子は、それぞれn型半導体基板の上に、第1のn型半導体層と第1のp型半導体層と第2のn型半導体層とが順次積層された受光部と、該受光部上に第3のn型半導体層と第2のp型半導体層とが積層された発光部とを有するとともに、第2のp型半導体層にアノード端子を、n型半導体基板または第1のn型半導体層にカソード端子を、第2または第3のn型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、3端子発光スイッチ素子は、受光部上で発光部が、隣接する3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置されていることから、3端子発光スイッチ素子のゲート端子電圧によって3端子発光素子のゲート電圧を制御してその発光のしきい電圧またはしきい電流を制御することができるので、スイッチ用サイリスタによるスイッチング信号の転送を発光サイリスタを用いた光励起により行なうことで、従来の第2の発光装置におけるような転送方向指定ダイオードやゲート端子にかかる電圧の制御のための負荷抵抗等を必要とせず、したがって3端子発光スイッチ素子のアレイ構造が簡便となるとともに、発光状態を順に転送させることができる自己走査機能を有するスイッチングアレイにおいて従来のように転送方向指定ダイオードを作製するためのショットキー接合の作製工程や負荷抵抗の作製工程が不要となる。また、3端子発光スイッチ素子は、受光部上で発光部が、隣接する3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置されていることから、従来の第1および第2の発光装置における3端子発行スイッチ素子の受光部の側面のみで受光していた状態に比べて、3端子発光スイッチ素子の受光部の側面に加えて、受光部上の発光部が配置されていない部位でも受光できるため受光面積が大きくなり、受光感度が高くなり、したがって信頼性の高い発光装置を得ることができる。さらに、3端子発光スイッチ素子と3端子発光素子とを個別に設けているため、従来の第1の発光装置におけるような発光スイッチ素子と発光素子とを兼ねることによるバイアス光の問題もないので、本発明の発光装置を電子写真式の画像記録装置に用いると、優れた画像品質の記録画像を得ることができる。   According to the light emitting device of the present invention, a large number of three-terminal light emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, which can control the light emission threshold voltage or threshold current by irradiating light from the outside. A three-terminal light-emitting switch in which light from one three-terminal light-emitting switch element is linearly arranged so as to enter an adjacent three-terminal switch element, and a clock line is connected to each anode terminal of the three-terminal light-emitting switch element Many three-terminal light-emitting elements having an anode terminal, a cathode terminal, and a gate terminal, which can electrically control the threshold voltage or threshold current of light emission from the outside via the gate terminal, and the element array. The gate terminals of the three-terminal light-emitting elements are arranged corresponding to the switch elements, and the gate terminals of the corresponding three-terminal light-emitting switch elements are arranged. And a three-terminal light-emitting element array in which the anode terminal of the three-terminal light-emitting element is connected to a line for supplying voltage or current for light emission. The terminal light emitting element includes a light receiving unit in which a first n type semiconductor layer, a first p type semiconductor layer, and a second n type semiconductor layer are sequentially stacked on an n type semiconductor substrate, and the light receiving unit. A light emitting portion in which a third n-type semiconductor layer and a second p-type semiconductor layer are stacked is provided, and an anode terminal is provided on the second p-type semiconductor layer, and the n-type semiconductor substrate or the first n-type semiconductor layer. A light emitting thyristor in which a cathode terminal is electrically connected to a type semiconductor layer and a gate terminal is electrically connected to a second or third n type semiconductor layer, and the light emitting part is adjacent to the light emitting part From a three-terminal light emitting switch Is biased to the side opposite to the incident side, so that the gate voltage of the three-terminal light-emitting element is controlled by the gate terminal voltage of the three-terminal light-emitting switch element to control the threshold voltage or threshold current of the light emission. The switching signal is transferred by the switch thyristor by light excitation using the light emitting thyristor, so that the voltage applied to the transfer direction specifying diode and the gate terminal in the conventional second light emitting device can be controlled. Therefore, the array structure of the three-terminal light-emitting switch element is simplified, and a transfer direction designation diode is conventionally used in a switching array having a self-scanning function capable of sequentially transferring the light emission state. No need for a Schottky junction fabrication process or load resistance fabrication process Become. In the three-terminal light emitting switch element, the light emitting part is disposed on the light receiving part so as to be biased to the side opposite to the side on which light emitted from the adjacent three terminal light emitting switch element is incident. In addition to the side surface of the light receiving portion of the three-terminal light emitting switch element, the light emitting portion on the light receiving portion is arranged in comparison with the state where light is received only by the side surface of the light receiving portion of the three terminal emitting switch element in the light emitting device of FIG. Since the light can be received even in a region that is not present, the light receiving area is increased, the light receiving sensitivity is increased, and thus a highly reliable light emitting device can be obtained. Furthermore, since the three-terminal light-emitting switch element and the three-terminal light-emitting element are individually provided, there is no problem of bias light due to the combined use of the light-emitting switch element and the light-emitting element as in the conventional first light-emitting device. When the light emitting device of the present invention is used in an electrophotographic image recording apparatus, a recorded image with excellent image quality can be obtained.

また、本発明の発光装置によれば、上記構成において、直線状に配列された3端子発光スイッチ素子の隣接する発光部と受光部とを覆うように、発光を反射する反射層が設けられているときには、隣接する3端子発光スイッチ素子間において一方の3端子発光スイッチ素子の発光部からの発光の内、3端子発光スイッチアレイの上方向への漏れ光を反射させて他方の3端子発光スイッチ素子の受光部に効率よく導くことができるものとなる。   According to the light emitting device of the present invention, in the above configuration, the reflective layer for reflecting the light emission is provided so as to cover the adjacent light emitting portion and light receiving portion of the three-terminal light emitting switch elements arranged in a straight line. When the light is emitted from the light emitting part of one of the three-terminal light-emitting switch elements between the adjacent three-terminal light-emitting switch elements, the other three-terminal light-emitting switch The light can be efficiently guided to the light receiving portion of the element.

また、本発明の発光装置によれば、上記構成において、クロックラインが反射層を兼ねているときには、隣接する3端子発光スイッチ素子間において一方の3端子発光スイッチ素子の発光部からの発光の内、クロックラインの上方向への漏れ光を反射させて他方の3端子発光スイッチ素子の受光部に効率よく導くことができるものとなる。   Further, according to the light emitting device of the present invention, in the above configuration, when the clock line also serves as the reflection layer, the light emission from the light emitting portion of one of the three terminal light emitting switch elements is between the adjacent three terminal light emitting switch elements. The light leaking upward in the clock line can be reflected and efficiently guided to the light receiving portion of the other three-terminal light emitting switch element.

また、本発明の発光装置によれば、上記構成において、3端子発光スイッチ素子アレイと3端子発光素子アレイとが基板上に並列に配設されているとともに、3端子発光スイッチ素子からの発光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とを遮光する遮光層を設けたときには、3端子発光スイッチ素子アレイからの漏れ光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とはこの遮光層によって十分に遮光されるので、3端子発光スイッチ素子アレイにおいて発光状態を転送すべき隣接した3端子発光スイッチ素子方向への発光のみを効率良く利用することができ、漏れ光の影響を抑制することができるとともに、3端子発光素子アレイからの出力光のみを外部に効率良く取り出すことができるものとなる。   According to the light-emitting device of the present invention, in the above configuration, the three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate, and light emitted from the three-terminal light-emitting switch element is emitted. Of these, when a light-shielding layer is provided on the surface of the substrate to block light emission in the vertical direction, light emission in the direction of the three-terminal light-emitting element, and light emission in the opposite direction of the three-terminal light-emitting element, Light emission in the direction perpendicular to the surface of the substrate, light emission in the direction of the three-terminal light-emitting element, and light emission in the opposite direction of the three-terminal light-emitting element are sufficiently shielded by this light-shielding layer. Therefore, it is possible to efficiently use only the light emitted in the direction of the adjacent three-terminal light-emitting switch element, to suppress the influence of leaking light, and to Only the output light from the Lee outside becomes that can be efficiently extracted.

また、本発明の画像記録装置によれば、電子写真方式の画像記録装置であって、本発明の発光装置を感光体への露光装置に使用していることから、露光装置としての発光装置において感光体への画像露光を行なうための発光素子と信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装して露光装置を構成する回路基板を小型化することができ、またこの回路基板とのワイヤボンディングの数や回路基板に搭載すべき駆動ICの数を低減することができるので、小型化が可能で、かつ低コストの露光装置を備えた画像記録装置を提供することができるものとなる。   Further, according to the image recording apparatus of the present invention, an electrophotographic image recording apparatus, in which the light emitting apparatus of the present invention is used as an exposure apparatus for a photosensitive member, and therefore, in a light emitting apparatus as an exposure apparatus. Since the light emitting element for performing image exposure on the photosensitive member and the switch element for signal transfer can be integrated, a circuit board that mounts the light emitting device and constitutes the exposure apparatus is provided. The size can be reduced, and the number of wire bondings to the circuit board and the number of drive ICs to be mounted on the circuit board can be reduced, so that it is possible to reduce the size and provide a low-cost exposure apparatus. An image recording apparatus can be provided.

以下、図面を参照して本発明の発光装置の実施の形態の例について説明する。   Hereinafter, an example of an embodiment of a light emitting device of the present invention will be described with reference to the drawings.

図1(a)は本発明の発光装置に用いる発光サイリスタの層構造の一例を示す断面図であり、(b)は発光サイリスタの層構造の別の例を示す断面図である。   FIG. 1A is a cross-sectional view showing an example of the layer structure of a light-emitting thyristor used in the light-emitting device of the present invention, and FIG. 1B is a cross-sectional view showing another example of the layer structure of the light-emitting thyristor.

図1において、1はSiやGaAs等からなるn型半導体基板、2はGaAs等からなる第1のn型半導体層、3はInGaAs等からなる第1のp型半導体層、4aはGaAs等からなる第2のn型半導体層、4bはAlGaAs等からなる第3のn型半導体層、5はAlGaAs等からなる第2のp型半導体層、6はGaAs等からなる第3のp型半導体層であり、7はアノード端子、8はゲート端子、9はカソード端子である。   In FIG. 1, 1 is an n-type semiconductor substrate made of Si, GaAs or the like, 2 is a first n-type semiconductor layer made of GaAs or the like, 3 is a first p-type semiconductor layer made of InGaAs or the like, 4a is made of GaAs or the like. A second n-type semiconductor layer 4b is a third n-type semiconductor layer made of AlGaAs or the like, 5 is a second p-type semiconductor layer made of AlGaAs or the like, and 6 is a third p-type semiconductor layer made of GaAs or the like. 7 is an anode terminal, 8 is a gate terminal, and 9 is a cathode terminal.

また、これら各半導体層のエネルギーギャップ(バンドギャップエネルギー)およびキャリア密度は、発光サイリスタの受光感度,外部への光の取り出し効率および発光効率を高めるように設計することが好ましい。具体的には、第3のn型半導体層4bはエネルギーギャップが第2のn型半導体層4aより大きく、第3のn型半導体層4bのエネルギーギャップが第2のp型半導体層5より大きく、第2のp型半導体層5はエネルギーギャップが第1のp型半導体層3より大きくすればよい。   The energy gap (band gap energy) and carrier density of each of these semiconductor layers are preferably designed so as to increase the light receiving sensitivity of the light emitting thyristor, the light extraction efficiency to the outside, and the light emission efficiency. Specifically, the energy gap of the third n-type semiconductor layer 4b is larger than that of the second n-type semiconductor layer 4a, and the energy gap of the third n-type semiconductor layer 4b is larger than that of the second p-type semiconductor layer 5. The second p-type semiconductor layer 5 may have an energy gap larger than that of the first p-type semiconductor layer 3.

このようなエネルギーギャップの関係とすることにより、発光層となる第2のp型半導体層5に電子および正孔を効率良く閉じ込めることができるので、内部量子効率が高く、発光効率の高い発光サイリスタを提供できるものとなる。また、主たる受光層となる第1のp型半導体層3のエネルギーギャップが発光層である第2のp型半導体層5からの発光のエネルギーより小さいものとなるので、隣接する発光サイリスタが発光する光を効率良く受光することができ、受光感度の高い発光サイリスタを提供できるものとなる。   With such an energy gap relationship, electrons and holes can be efficiently confined in the second p-type semiconductor layer 5 serving as a light emitting layer, and thus a light emitting thyristor with high internal quantum efficiency and high light emitting efficiency. Can be provided. Further, since the energy gap of the first p-type semiconductor layer 3 serving as the main light receiving layer is smaller than the energy of light emitted from the second p-type semiconductor layer 5 serving as the light emitting layer, adjacent light emitting thyristors emit light. A light-emitting thyristor that can efficiently receive light and has high light-receiving sensitivity can be provided.

ここで、第3のp型半導体層6のエネルギーギャップは、アノード端子7とのオーミック接合を得るために他の半導体層に比べて小さいものであるが、外部への光の取り出し効率に対するこの第3のp型半導体層6による影響は、この層の厚みが通常は10nm〜20nmと非常に薄いため、主たる発光層である第2のp型半導体層5からの発光の吸収は無視できる程度である。   Here, the energy gap of the third p-type semiconductor layer 6 is smaller than that of other semiconductor layers in order to obtain an ohmic junction with the anode terminal 7. 3 is affected by the p-type semiconductor layer 6 because the thickness of this layer is usually very thin, 10 nm to 20 nm, so that the absorption of light emission from the second p-type semiconductor layer 5 which is the main light-emitting layer is negligible. is there.

また、第1のp型半導体層3のキャリア密度を第2のn型半導体層4aのキャリア密度より高くすることで、これらの層によるpn接合部における第2のn型半導体層4a側での空乏層が厚くなるので、受光領域を増大させることができることより半導体層に照射される光に対する受光感度をより改善することができるものとなる。   Further, by making the carrier density of the first p-type semiconductor layer 3 higher than the carrier density of the second n-type semiconductor layer 4a, the pn junction portion formed by these layers on the second n-type semiconductor layer 4a side. Since the depletion layer becomes thicker, the light receiving area can be increased, so that the light receiving sensitivity to the light applied to the semiconductor layer can be further improved.

また、第2のp型半導体層5に比べて第3のp型半導体層6のキャリア密度が高くなるようにすることで、主たる発光層である第2のp型半導体層5に注入できる正孔濃度を増加させることができ、さらに、アノード端子7とのオーミック抵抗も低減できるので、主たる発光層である第2のp型半導体層5での高い内部量子効率、およびアノード端子7との良好なオーミック接合を得ることができるものとなる。   In addition, by making the carrier density of the third p-type semiconductor layer 6 higher than that of the second p-type semiconductor layer 5, the positive p-type semiconductor layer 5 that is the main light-emitting layer can be injected. Since the hole concentration can be increased and the ohmic resistance with the anode terminal 7 can also be reduced, high internal quantum efficiency in the second p-type semiconductor layer 5 which is the main light emitting layer, and good with the anode terminal 7 An ohmic junction can be obtained.

さらに、第1のn型半導体層2のエネルギーギャップを第1のp型半導体層3および第2のn型半導体層4aより大きくすることで、第1,第2のn型半導体層2,4aおよび第1のp型半導体層3で構成されるフォトトランジスタ部において、エミッタの注入効率が増すことにより電流増幅率が増大するので、効率良く外部からの光を受光することができるものとなる。このとき、具体的には、第1のp型半導体層3のエネルギーギャップは第1および第2のn型半導体層2,4aのエネルギーギャップより、第1のp型半導体層3から第1のn型半導体層2への正孔の注入が抑えられるように小さいことが望ましい。   Further, the energy gap of the first n-type semiconductor layer 2 is made larger than that of the first p-type semiconductor layer 3 and the second n-type semiconductor layer 4a, so that the first and second n-type semiconductor layers 2, 4a. In the phototransistor portion formed of the first p-type semiconductor layer 3, the current amplification factor is increased by increasing the injection efficiency of the emitter, so that light from the outside can be efficiently received. At this time, specifically, the energy gap of the first p-type semiconductor layer 3 is larger than the energy gap of the first and second n-type semiconductor layers 2 and 4a from the first p-type semiconductor layer 3 to the first. It is desirable that the hole be small so that injection of holes into the n-type semiconductor layer 2 is suppressed.

さらに、この構成において、第1のp型半導体層3および第2のn型半導体層4aはGaAsからなり、第1のn型半導体層2はInAlGaPまたはAlGaAsからなるときには、第1のp型半導体層3のエネルギーギャップが第1のn型半導体層2より小さくなり、さらにその接合部でのマッチングが良好となるため、第1,第2のn型半導体層2,4aおよび第1のp型半導体層3で構成されるフォトトランジスタ部において、エミッタの注入効率が増すことにより電流増幅率が増大するので、効率良く外部からの光を受光することができるものとなる。   Further, in this configuration, when the first p-type semiconductor layer 3 and the second n-type semiconductor layer 4a are made of GaAs, and the first n-type semiconductor layer 2 is made of InAlGaP or AlGaAs, the first p-type semiconductor is formed. Since the energy gap of the layer 3 is smaller than that of the first n-type semiconductor layer 2 and matching at the junction is improved, the first and second n-type semiconductor layers 2 and 4a and the first p-type In the phototransistor portion formed of the semiconductor layer 3, since the current amplification factor increases as the emitter injection efficiency increases, light from the outside can be efficiently received.

本発明の発光装置に用いる発光サイリスタにおいて、n型半導体基板1は、III/V族半導体層やII/VI族半導体層が成長可能なものであり、例えば、GaAs,InP,GaP,Si,Ge等からなる。なお、カソード端子9を第1のn型半導体層2に形成する場合は、n型半導体基板1に絶縁性基板や半絶縁性基板をベース基板として使用することもできる。例えば、GaAs,GaN,サファイア等をベース基板に用いてその表面にn型半導体層を形成したものであってもよい。   In the light-emitting thyristor used in the light-emitting device of the present invention, the n-type semiconductor substrate 1 can grow a III / V group semiconductor layer or a II / VI group semiconductor layer. For example, GaAs, InP, GaP, Si, Ge Etc. When the cathode terminal 9 is formed on the first n-type semiconductor layer 2, an insulating substrate or a semi-insulating substrate can be used as the base substrate for the n-type semiconductor substrate 1. For example, GaAs, GaN, sapphire or the like may be used as a base substrate and an n-type semiconductor layer may be formed on the surface thereof.

第1のn型半導体層2は、エネルギーギャップが主たる発光層である第2のp型半導体層5より小さく、キャリア密度は1×1018cm−3程度のものであり、例えば、GaAs,AlGaAs,InGaP等からなる。 The first n-type semiconductor layer 2 has an energy gap smaller than that of the second p-type semiconductor layer 5 which is a main light emitting layer, and has a carrier density of about 1 × 10 18 cm −3 . For example, GaAs, AlGaAs , InGaP or the like.

第1のp型半導体層3は、エネルギーギャップが第1のn型半導体層2より小さく、キャリア密度は1×1018cm−3程度のものであり、例えば、AlGaAs,GaAs等からなる。特に、この層の厚みを50〜1000Åとすると、フォトトランジスタ部の電流増幅率が大きくなるので、効率良く外部からの光を受光できるものとなる。 The first p-type semiconductor layer 3 has an energy gap smaller than that of the first n-type semiconductor layer 2, has a carrier density of about 1 × 10 18 cm −3 , and is made of, for example, AlGaAs or GaAs. In particular, when the thickness of this layer is 50 to 1000 mm, the current amplification factor of the phototransistor portion is increased, so that light from the outside can be efficiently received.

第2のn型半導体層4aは、エネルギーギャップが第1のn型半導体層2より小さく、キャリア密度は全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであり、例えば、GaAs,AlGaAs等からなる。 The second n-type semiconductor layer 4a has an energy gap smaller than that of the first n-type semiconductor layer 2, and the carrier density is the smallest among all layers, which is about 1 × 10 16 cm −3 to 1 × 10 17 cm −3. For example, it is made of GaAs, AlGaAs or the like.

第3のn型半導体層4bは、エネルギーギャップが第2のp型半導体層5より大きく、キャリア密度は1×1017〜1×1018cm−3程度のものであり、例えば、AlGaAs,InAlGaP等からなる。特に、AlGa1−yAs(0<y≦0.5)からなるものとすると、電子のキャリア密度を高くでき、主たる発光層である第2のp型半導体層5により多くの電子を注入できるため、内部量子効率を高くすることができる。 The third n-type semiconductor layer 4b has an energy gap larger than that of the second p-type semiconductor layer 5 and a carrier density of about 1 × 10 17 to 1 × 10 18 cm −3 . For example, AlGaAs, InAlGaP Etc. In particular, when it is made of Al y Ga 1-y As (0 <y ≦ 0.5), the electron carrier density can be increased, and more electrons can be injected into the second p-type semiconductor layer 5 which is the main light emitting layer. Therefore, the internal quantum efficiency can be increased.

第2のp型半導体層5は、主たる発光層となる層であって、キャリア密度は1×1018cm−3程度のものであり、例えば、AlGaAs,InAlGaP等からなる。特に、AlGa1−zAs(0<z≦0.3)からなるものとすると、直接遷移型の半導体として機能するため、高い内部量子効率を得ることができる。 The second p-type semiconductor layer 5 is a layer that becomes a main light-emitting layer and has a carrier density of about 1 × 10 18 cm −3 and is made of, for example, AlGaAs, InAlGaP, or the like. In particular, when it is made of Al z Ga 1-z As (0 <z ≦ 0.3), it functions as a direct transition type semiconductor, so that high internal quantum efficiency can be obtained.

また、第2のp型半導体層5は、例えば図1(b)に示すように、複数の層を積層したものを用いてもよい。図1(b)において第2のp型半導体層5は、第3のn型半導体層4bの上に第2のp型半導体層5a,5b,5cを順次積層して形成されている。   Further, the second p-type semiconductor layer 5 may be formed by stacking a plurality of layers as shown in FIG. 1B, for example. In FIG. 1B, the second p-type semiconductor layer 5 is formed by sequentially stacking second p-type semiconductor layers 5a, 5b, and 5c on the third n-type semiconductor layer 4b.

ここで第2のp型半導体層5b,5cのエネルギーギャップを第2のp型半導体層5aに比べて大きくすることで、第2のp型半導体層5aへの電子および正孔の閉じ込め効果を大きくすることができるため、内部量子効率が高く、発光効率の高い発光サイリスタとなる。なお、第2のp型半導体層5b,5cのエネルギーギャップを第3のn型半導体層4bとほぼ等しく、かつ第2のp型半導体層5aに比べて大きくすることで、主たる発光層となる第2のp型半導体層5aからの発光に対して第2のp型半導体層5b,5cが透明とみなせるようになるので、第2のp型半導体層5aにおいて発生した光を第2のp型半導体層5b,5cで吸収することがなくなり、外部への光の取り出し効率を大きくすることができる。   Here, by enlarging the energy gap of the second p-type semiconductor layers 5b and 5c as compared with the second p-type semiconductor layer 5a, the effect of confining electrons and holes in the second p-type semiconductor layer 5a can be obtained. Since it can be increased, the internal quantum efficiency is high and the light emitting thyristor has high light emission efficiency. The energy gap between the second p-type semiconductor layers 5b and 5c is substantially equal to that of the third n-type semiconductor layer 4b and is larger than that of the second p-type semiconductor layer 5a, so that the main light emitting layer is obtained. Since the second p-type semiconductor layers 5b and 5c can be regarded as transparent with respect to light emission from the second p-type semiconductor layer 5a, the light generated in the second p-type semiconductor layer 5a is transmitted to the second p-type semiconductor layer 5a. Absorption by the type semiconductor layers 5b and 5c is eliminated, and the light extraction efficiency to the outside can be increased.

また、正孔のキャリア密度を第2のp型半導体層5a,5b,5cの順に高くすることで、主たる発光層となる第2のp型半導体層5aにより多くの正孔を注入できるため、内部量子効率を高くすることができる。   In addition, since the hole carrier density is increased in the order of the second p-type semiconductor layers 5a, 5b, and 5c, more holes can be injected into the second p-type semiconductor layer 5a serving as the main light emitting layer. The internal quantum efficiency can be increased.

このような第2のp型半導体層5a,5b,5cは、キャリア密度を順に、1×1018cm−3,5×1018cm−3,1×1019cm−3程度とすればよく、例えば、AlGaAs,InAlGaP等からなる。特に、第2のp型半導体層5aにおいてはAlGa1−zAs(0<z≦0.3)からなるものとすると直接遷移型の半導体として機能し、かつ第2のp型半導体層5b,5cにおいては、AlGa1−yAs(0<y≦0.5)からなるものとすると正孔のキャリア密度を高くすることができるため、内部量子効率の高いものとなる。 Such second p-type semiconductor layers 5a, 5b, 5c may have carrier densities of about 1 × 10 18 cm −3 , 5 × 10 18 cm −3 , and 1 × 10 19 cm −3 in order. For example, it is made of AlGaAs, InAlGaP or the like. In particular, if the second p-type semiconductor layer 5a is made of Al z Ga 1-z As (0 <z ≦ 0.3), the second p-type semiconductor layer 5a functions as a direct transition type semiconductor, and the second p-type semiconductor layer 5b, In 5c, if it is made of Al y Ga 1-y As (0 <y ≦ 0.5), the hole carrier density can be increased, and therefore the internal quantum efficiency is high.

そして、第3のp型半導体層6は、アノード端子7とのオーミック接合を行なうための層であって、キャリア密度は1×1019cm−3以上のものであり、例えば、GaAs,InGaP等からなる。 The third p-type semiconductor layer 6 is a layer for performing ohmic contact with the anode terminal 7 and has a carrier density of 1 × 10 19 cm −3 or more. For example, GaAs, InGaP, etc. Consists of.

また、アノード端子7は、第3のp型半導体層6とオーミック接合をしてアノード電極として機能するものであり、例えば、Au,AuGe,AuZn等からなる。   The anode terminal 7 functions as an anode electrode by ohmic contact with the third p-type semiconductor layer 6 and is made of, for example, Au, AuGe, AuZn, or the like.

ゲート端子8は、第2のn型半導体層4aとオーミック接合をしてサイリスタにおけるゲート電極として機能するものであり、例えば、Au,AuGe,Ni等からなる。   The gate terminal 8 has an ohmic contact with the second n-type semiconductor layer 4a and functions as a gate electrode in the thyristor, and is made of, for example, Au, AuGe, Ni, or the like.

カソード端子9は、n型半導体基板1または第1のn型半導体層2とオーミック接合をしてカソード電極として機能するものであり、例えば、Au,AuGe,Ni等からなる。   The cathode terminal 9 functions as a cathode electrode by making ohmic contact with the n-type semiconductor substrate 1 or the first n-type semiconductor layer 2 and is made of, for example, Au, AuGe, Ni, or the like.

そして、このように形成された発光サイリスタは、以上のような構成に対して、アノード端子7とカソード端子9との間に例えばしきい電圧より大きな値の電圧を印加することにより、第2のp型半導体層5で主に発光し、また、第1,第2のn型半導体層2,4aおよび第1のp型半導体層3で構成されるフォトトランジスタ部において受光することによって光電流が流れるため、発光のしきい電圧またはしきい電流が低下するものとなる。   In the light emitting thyristor thus formed, the second configuration is applied by applying, for example, a voltage having a value larger than the threshold voltage between the anode terminal 7 and the cathode terminal 9 to the above configuration. The p-type semiconductor layer 5 emits light mainly, and the photocurrent is received by receiving light in the phototransistor portion composed of the first and second n-type semiconductor layers 2, 4 a and the first p-type semiconductor layer 3. Since it flows, the threshold voltage or threshold current of light emission decreases.

以上のように、上記構成の発光サイリスタによれば、外部への光の取り出し効率および受光感度が高い発光サイリスタとすることができる。   As described above, according to the light-emitting thyristor having the above-described configuration, a light-emitting thyristor having high light extraction efficiency and high light-receiving sensitivity can be obtained.

次に図2は、光励起による転送スイッチ素子を集積した3端子発光スイッチ素子アレイ16と3端子発光素子アレイ15とを具備してなる、本発明の発光装置の実施の形態の一例を示す平面図であり、図3(a)は図2のA−A’線断面図であり、(b)は図2のB−B’線断面図である。   Next, FIG. 2 is a plan view showing an example of an embodiment of a light-emitting device according to the present invention, comprising a three-terminal light-emitting switch element array 16 and a three-terminal light-emitting element array 15 in which transfer switch elements by light excitation are integrated. 3A is a cross-sectional view taken along line AA ′ in FIG. 2, and FIG. 3B is a cross-sectional view taken along line BB ′ in FIG.

図2および図3に示すように、本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子7とカソード端子9とゲート端子8とを有する3端子発光スイッチ素子を多数個、1つの3端子発光スイッチ素子からの発光が隣接する3端子発光スイッチ素子に入射するように直線状に配列するとともに、3端子発光スイッチ素子の各々のアノード端子7にクロックライン(φ1,φ2)13を接続した3端子発光スイッチ素子アレイ16と、発光のしきい電圧またはしきい電流を外部からゲート端子8を介して電気的に制御可能な、アノード端子7とカソード端子とゲート端子8とを有する3端子発光素子を多数個、3端子発光スイッチ素子に対応させて配列するとともに、3端子発光素子のゲート端子8をそれぞれ対応する3端子発光スイッチ素子のゲート端子8と電気的に接続し、3端子発光素子のアノード端子7を発光のための電圧または電流を供給するライン(φI)12に接続した3端子発光素子アレイ15とを具備しており、3端子発光スイッチ素子および3端子発光素子は、それぞれn型半導体基板1の上に第1のn型半導体層2と第1のp型半導体層3と第2のn型半導体層4aとが順次積層された受光部と、受光部上に第3のn型半導体層4bと第2のp型半導体層5とが積層された発光部とを有するとともに、発光部上に積層した第3のp型半導体層6にアノード端子7を、n型半導体基板1または第1のn型半導体層2、この例ではn型半導体基板1にカソード端子9を、第2または第3のn型半導体層4a,4b、この例では第2のn型半導体層4aにゲート端子8をそれぞれ電気的に接続したものであり、3端子発光スイッチ素子は、受光部上で発光部が、隣接する3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置されている。   As shown in FIGS. 2 and 3, the light emitting device of the present invention can control the threshold voltage or threshold current of light emission by irradiating light from the outside, the anode terminal 7, the cathode terminal 9, and the gate terminal 8. Are arranged in a straight line so that light emitted from one three-terminal light-emitting switch element is incident on an adjacent three-terminal light-emitting switch element. A three-terminal light emitting switch element array 16 having a clock line (φ1, φ2) 13 connected to the anode terminal 7 and an anode capable of electrically controlling the threshold voltage or threshold current of light emission from the outside via the gate terminal 8 A number of three-terminal light-emitting elements each having a terminal 7, a cathode terminal, and a gate terminal 8 are arranged corresponding to the three-terminal light-emitting switch elements, and the three-terminal light-emitting elements The gate terminals 8 are electrically connected to the gate terminals 8 of the corresponding three-terminal light emitting switch elements, and the anode terminals 7 of the three-terminal light emitting elements are connected to a line (φI) 12 for supplying voltage or current for light emission. The three-terminal light-emitting element array 15 is provided, and the three-terminal light-emitting switch element and the three-terminal light-emitting element are respectively provided on the n-type semiconductor substrate 1 with a first n-type semiconductor layer 2 and a first p-type semiconductor layer. 3 and the second n-type semiconductor layer 4a are sequentially stacked, and a light-emitting portion in which the third n-type semiconductor layer 4b and the second p-type semiconductor layer 5 are stacked on the light-receiving portion. The anode terminal 7 is provided on the third p-type semiconductor layer 6 stacked on the light emitting portion, and the cathode terminal 9 is provided on the n-type semiconductor substrate 1 or the first n-type semiconductor layer 2, in this example, the n-type semiconductor substrate 1. To the second or third n-type semiconductor layer 4a, 4b In this example, the gate terminal 8 is electrically connected to the second n-type semiconductor layer 4a, and the three-terminal light-emitting switch element has a light-emitting part on the light-receiving part from an adjacent three-terminal light-emitting switch element. Are arranged so as to be biased to the side opposite to the side on which the emitted light is incident.

この例において、発光サイリスタを発光素子として用いた素子アレイは、スイッチ用の発光サイリスタが直線状に配列された3端子発光スイッチ素子アレイ16に同様の発光サイリスタからなるスタート用スイッチサイリスタ17が接続された部分と、発光用の発光サイリスタが直線状に配列された3端子発光素子アレイ15の部分とからなり、それぞれ素子アレイ15,16の対応した3端子発光スイッチ素子としての発光サイリスタのゲート端子8と、3端子発光素子としての発光サイリスタのゲート端子8とが、この例ではゲート端子8同士を共通化した配線で電気的に接続されている。また、スタート用スイッチサイリスタ17としての発光サイリスタのゲート端子は、スタートパルスラインφSに接続されて信号入力部とされており、アノード端子7は3端子発光スイッチ素子アレイ16の各発光サイリスタのアノード端子7には、2本のクロックライン(φ1,φ2)13がそれぞれ交互に1本ずつ接続されている。また、この例ではアノード端子7はライン(φI)12およびクロックライン(φ1,φ2)13の一部にその機能を持たせた構成となっている。   In this example, an element array using a light emitting thyristor as a light emitting element has a start switch thyristor 17 composed of a similar light emitting thyristor connected to a three-terminal light emitting switch element array 16 in which switch light emitting thyristors are linearly arranged. And a gate terminal 8 of the light-emitting thyristor as a corresponding three-terminal light-emitting switch element of each of the element arrays 15 and 16, and a portion of the three-terminal light-emitting element array 15 in which light-emitting light-emitting thyristors are linearly arranged. In this example, the gate terminal 8 of the light-emitting thyristor as a three-terminal light-emitting element is electrically connected by a wiring in which the gate terminals 8 are shared. The gate terminal of the light emitting thyristor serving as the start switch thyristor 17 is connected to the start pulse line φS as a signal input unit, and the anode terminal 7 is the anode terminal of each light emitting thyristor of the three-terminal light emitting switch element array 16. 7, two clock lines (φ1, φ2) 13 are alternately connected one by one. Further, in this example, the anode terminal 7 has a configuration in which a part of the line (φI) 12 and the clock line (φ1, φ2) 13 has the function.

そして、3端子発光スイッチ素子アレイ16と3端子発光素子アレイ15とが基板上、例えばn型半導体基板1上に並列に配設されることにより、電子写真方式の画像記録装置用の光プリンタヘッド等のラインヘッドとしての発光装置に用いられる。   The three-terminal light-emitting switch element array 16 and the three-terminal light-emitting element array 15 are arranged in parallel on the substrate, for example, the n-type semiconductor substrate 1, so that an optical printer head for an electrophotographic image recording apparatus is provided. It is used for a light emitting device as a line head.

ここで、3端子発光スイッチ素子において、受光部上で発光部を、隣接する3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置するためには、発光サイリスタを構成する各半導体層2〜6を順に積層して3端子発光スイッチ素子を形成した後に、それぞれの3端子発光スイッチ素子においてスタート用スイッチサイリスタ17が配置されている側の受光部を露出させるように、第3のn型半導体層4bと第2,第3のp型半導体層5,6の一部をエッチングにより除去したり、受光部を形成する各半導体層2,3,4aを順に形成した後に、それぞれの3端子発光スイッチ素子においてスタート用スイッチサイリスタ17が配置されている側の受光部を露出させるように、マスクを用いて第3のn型半導体層4bと第2,第3のp型半導体層5,6を形成したりすればよい。なお、エッチングにより発光部の一部を除去した3端子発光スイッチ素子において、受光部上で発光部を、隣接する3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置するときには、受光部を構成する第2のn型半導体層4aの上部の一部を発光部とともに除去してもよい。3端子発光スイッチ素子において受光部を露出させる面積は、発光強度を考慮すると小さい方が好ましいが、3端子発光スイッチ素子における受光感度を高めるためには大きい方が好ましいため、両方を考慮して決定される。なお、スタート用スイッチサイリスタ17が配置されている側の受光部上に、発光部を構成する半導体層の一部である第3のn型半導体層4bがあってもよい。なぜなら、第3のn型半導体層4bのバンドギャップは第2のp型半導体層5に比べて大きいため第2のp型半導体層5で発生する光に対して第3のn型半導体層4bは透明とみなすことができ、受光部の受光感度を低下させないからである。   Here, in the three-terminal light emitting switch element, in order to dispose the light emitting part on the light receiving part so as to be biased to the side opposite to the side on which the light emitted from the adjacent three terminal light emitting switch element is incident, each of the light emitting thyristors is configured. After the semiconductor layers 2 to 6 are sequentially stacked to form the three-terminal light-emitting switch element, the third light-emitting section on the side where the start switch thyristor 17 is disposed is exposed in each of the three-terminal light-emitting switch elements. The n-type semiconductor layer 4b and a part of the second and third p-type semiconductor layers 5 and 6 are removed by etching, or the respective semiconductor layers 2, 3, and 4a forming the light receiving portion are formed in order, respectively. In the three-terminal light emitting switch element, the third n-type semiconductor layer 4b and the second and third layers are exposed using a mask so as to expose the light receiving portion on the side where the start switch thyristor 17 is disposed. The p-type semiconductor layers 5 and 6 may be formed. In the three-terminal light emitting switch element from which a part of the light emitting part has been removed by etching, when the light emitting part is arranged on the light receiving part so as to be biased to the side opposite to the side on which light emitted from the adjacent three terminal light emitting switch element is incident. A part of the upper part of the second n-type semiconductor layer 4a constituting the light receiving part may be removed together with the light emitting part. The area where the light receiving portion is exposed in the three-terminal light-emitting switch element is preferably smaller in consideration of the light emission intensity, but is preferably larger in order to increase the light-receiving sensitivity in the three-terminal light-emitting switch element. Is done. Note that the third n-type semiconductor layer 4b, which is a part of the semiconductor layer constituting the light emitting portion, may be present on the light receiving portion on the side where the start switch thyristor 17 is disposed. Because the band gap of the third n-type semiconductor layer 4 b is larger than that of the second p-type semiconductor layer 5, the third n-type semiconductor layer 4 b with respect to the light generated in the second p-type semiconductor layer 5. This is because it can be regarded as transparent and does not decrease the light receiving sensitivity of the light receiving portion.

このように、3端子発光スイッチ素子において、受光部上で発光部を、隣接する3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置することにより、3端子発行スイッチ素子の側面に露出している受光部に加え、受光部上の発光部が配置されていない部位でも受光できるため受光感度が高まり、弱い光でも動作することのできる、感度の高い発光装置とすることができる。   In this way, in the three-terminal light emitting switch element, the light emitting part is arranged on the light receiving part so as to be biased to the side opposite to the side on which the light emitted from the adjacent three terminal light emitting switch element is incident. In addition to the light receiving part exposed on the side surface, it is possible to receive light even at a part where the light emitting part on the light receiving part is not arranged, so that the light receiving sensitivity is increased, and a highly sensitive light emitting device capable of operating even with weak light is provided. it can.

ライン(φI)12,クロックライン(φ1,φ2)13,スタートパルスラインφSは、例えば、Au,AuGe,Ni等からなる。   The line (φI) 12, the clock line (φ1, φ2) 13, and the start pulse line φS are made of, for example, Au, AuGe, Ni, or the like.

また、10は3端子発光スイッチ素子アレイ16に用いられている発光サイリスタの第3のp型半導体層6とクロックライン13とのオーミックコンタクトを取るための単層あるいは積層構造の金属層であり、クロックライン13とともに発光サイリスタのアノード端子7として機能するものである。なお、この例では3端子発光素子アレイ15に用いられている発光サイリスタのアノード端子7は発光のための電圧または電流を供給するライン(φI)12の一部にその機能を持たせた構成としているが、こちらの発光サイリスタにも同様に第3のp型半導体層6とライン12とのオーミックコンタクトを取るための金属層を設けてアノード端子7として機能させてもよい。   Reference numeral 10 denotes a metal layer of a single layer or a laminated structure for making an ohmic contact between the third p-type semiconductor layer 6 of the light emitting thyristor used in the three-terminal light emitting switch element array 16 and the clock line 13, It functions as the anode terminal 7 of the light emitting thyristor together with the clock line 13. In this example, the anode terminal 7 of the light-emitting thyristor used in the three-terminal light-emitting element array 15 is configured such that a part of a line (φI) 12 that supplies a voltage or current for light emission has its function. However, the light emitting thyristor may be provided with a metal layer for making ohmic contact between the third p-type semiconductor layer 6 and the line 12 and function as the anode terminal 7.

11はクロックライン13(7)あるいは発光のための電圧または電流を供給するライン12(7)と、金属層10あるいは各半導体層との電気的絶縁を確保するための絶縁層であり、透光性ポリイミド等の透光性があり、かつ平坦性のある絶縁性膜が用いられる。   Reference numeral 11 denotes an insulating layer for ensuring electrical insulation between the clock line 13 (7) or the line 12 (7) for supplying voltage or current for light emission and the metal layer 10 or each semiconductor layer. An insulating film having translucency and flatness such as conductive polyimide is used.

この絶縁層11は各発光サイリスタ間にも、その間を埋めるように形成してもよい。各発光サイリスタ間に絶縁層11が形成されているときには、ライン(φI)12,クロックライン(φ1,φ2)13,スタートパルスラインφSやゲート端子8を形成しやすくなるとともに、各半導体層の酸化を防ぐことができるため好ましい。   The insulating layer 11 may be formed so as to fill in between the light emitting thyristors. When the insulating layer 11 is formed between the light emitting thyristors, it is easy to form the line (φI) 12, the clock line (φ1, φ2) 13, the start pulse line φS and the gate terminal 8, and the oxidation of each semiconductor layer. Can be prevented.

18は直線状に配列された3端子発光スイッチ素子の隣接する発光部と受光部とを覆うように設けられた、発光部からの発光を反射する反射層である。反射層18は、3端子発光スイッチ素子の隣接する発光部と受光部との間を埋める絶縁層11を構成する材料よりも屈折率の低い絶縁性の材料や、Cr,Au,AuGeおよびAlなどの高い反射率を有する金属材料を用いて、通常の薄膜を形成する方法で形成すればよい。ここで、反射層18に導電性を有する材料を用いる場合には、例えば、クロックライン13を形成した3端子発光スイッチアレイ16を覆うように絶縁性層を形成し、その上に導電性を有する材料から成る反射層18を形成することにより、クロックライン13との絶縁性を確保する必要がある。また、絶縁性層の上に導電性を有する材料から成る層を形成した多層構造の反射層18としてもよい。このような絶縁性層は、例えば絶縁層11と同一材料を用いて、同一手法で形成すればよい。   Reference numeral 18 denotes a reflective layer that reflects light emitted from the light emitting part and is provided so as to cover the adjacent light emitting part and light receiving part of the three-terminal light emitting switch elements arranged in a straight line. The reflective layer 18 is made of an insulating material having a refractive index lower than that of the material constituting the insulating layer 11 that fills the space between the adjacent light emitting portion and light receiving portion of the three-terminal light emitting switch element, Cr, Au, AuGe, Al, etc. Using a metal material having a high reflectivity, a normal thin film may be formed. Here, when a conductive material is used for the reflective layer 18, for example, an insulating layer is formed so as to cover the three-terminal light emitting switch array 16 in which the clock line 13 is formed, and the conductive layer is provided thereon. It is necessary to ensure insulation from the clock line 13 by forming the reflective layer 18 made of a material. Alternatively, the reflective layer 18 may have a multilayer structure in which a layer made of a conductive material is formed on the insulating layer. Such an insulating layer may be formed by the same method using the same material as that of the insulating layer 11, for example.

このように反射層18を設けることにより、隣接する3端子発光スイッチ素子間において一方の3端子発光スイッチ素子の発光部からの発光の内、3端子発光スイッチアレイの上方向への漏れ光を反射させて他方の3端子発光スイッチ素子の受光部に効率よく導くことができるため好ましい。さらに、図3(a),(b)に示すように反射層18を、3端子発光スイッチ素子アレイ16の各発光サイリスタにおいて、3端子発光素子アレイ15側の面および3端子発光素子アレイ15側と反対側の面の各半導体層を覆うように形成すれば、3端子発光スイッチ素子アレイ16からの漏れ光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とを反射させて、効率良く受光部に導くことができるため好ましい。   By providing the reflection layer 18 in this manner, the light leaking upward from the light emission part of one of the three-terminal light-emitting switch elements is reflected between adjacent three-terminal light-emitting switch elements. This is preferable because it can be efficiently guided to the light receiving portion of the other three-terminal light emitting switch element. Further, as shown in FIGS. 3 (a) and 3 (b), the reflective layer 18 is provided on the surface of the three-terminal light-emitting element array 15 side and the side of the three-terminal light-emitting element array 15 in each light-emitting thyristor of the three-terminal light-emitting switch element array 16. If it is formed so as to cover each semiconductor layer on the opposite surface, light emission from the three-terminal light-emitting switch element array 16 in the direction perpendicular to the surface of the substrate, light emission in the direction of the three-terminal light-emitting element, and three-terminal light emission This is preferable because light emitted in the opposite direction of the element can be reflected and efficiently guided to the light receiving portion.

また、クロックライン(φ1,φ2)13(7)が、例えば、Cr,Au,AuGeおよびAlなどの高い反射率を有する材料で形成されるときには、クロックライン(φ1,φ2)13が反射層18を兼ねることができ、隣接する3端子発光スイッチ素子間において一方の3端子発光スイッチ素子の発光部からの発光の内、クロックライン(φ1,φ2)13(7)の上方向への漏れ光を反射させて他方の3端子発光スイッチ素子の受光部に効率よく導くことができるため好ましい。さらに、一方のクロックライン13(7)を他方のクロックライン13(7)や、金属層10あるいは各半導体層と絶縁層11により電気的絶縁を確保した状態で、3端子発光スイッチ素子の隣接する発光部と受光部とを覆うように形成すれば、一方のクロックライン13(7)により一方の3端子発光スイッチ素子の発光部からの発光の内、3端子発光スイッチ素子アレイの上方向への漏れ光を反射させて他方の3端子発光スイッチ素子の受光部に効率よく導くことができるものとなる。このような構成を得るためには、例えば、金属層10の上に、クロックライン(φ1,φ2)13(7)が接続される部位を除いて絶縁層11を設け、まず他方のクロックライン13(7)を形成した後に、他方のクロックライン13(7)を覆い、かつ一方のクロックライン13(7)が金属層10に接続される部位を除いて絶縁性層を設けてから、この絶縁性層のほぼ全面を覆うように一方のクロックライン13(7)を形成すればよい。   Further, when the clock line (φ1, φ2) 13 (7) is formed of a material having a high reflectivity such as Cr, Au, AuGe and Al, for example, the clock line (φ1, φ2) 13 is formed in the reflective layer 18. Of the light emitted from the light-emitting portion of one of the three-terminal light-emitting switch elements between the adjacent three-terminal light-emitting switch elements, the light leaking upward from the clock line (φ1, φ2) 13 (7) This is preferable because it can be reflected and efficiently guided to the light receiving portion of the other three-terminal light emitting switch element. Further, one clock line 13 (7) is adjacent to the other clock line 13 (7), the metal layer 10 or each semiconductor layer, and the insulating layer 11 so as to be electrically adjacent to the three-terminal light emitting switch element. If it is formed so as to cover the light emitting part and the light receiving part, the light emitted from the light emitting part of one of the three terminal light emitting switch elements by the one clock line 13 (7) is directed upward in the three terminal light emitting switch element array. The leakage light is reflected and can be efficiently guided to the light receiving portion of the other three-terminal light emitting switch element. In order to obtain such a configuration, for example, the insulating layer 11 is provided on the metal layer 10 except for the portion where the clock lines (φ1, φ2) 13 (7) are connected. After forming (7), the other clock line 13 (7) is covered and an insulating layer is provided except for the portion where one clock line 13 (7) is connected to the metal layer 10, and then this insulation is performed. One clock line 13 (7) may be formed so as to cover almost the entire surface of the conductive layer.

また、図4および図5に示すように、特に3端子発光スイッチ素子アレイ16と3端子発光素子アレイ15とが基板上に並列に配設されているときに、3端子発光スイッチ素子からの発光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とを遮光する遮光層14を設けてもよい。   Further, as shown in FIGS. 4 and 5, the light emission from the three-terminal light-emitting switch element particularly when the three-terminal light-emitting switch element array 16 and the three-terminal light-emitting element array 15 are arranged in parallel on the substrate. Among them, a light shielding layer 14 that shields light emitted in the vertical direction, light emitted in the direction of the three-terminal light-emitting element, and light emitted in the direction opposite to the three-terminal light-emitting element may be provided on the surface of the substrate.

図4は図1(b)に示した層構造の発光サイリスタを用いた、本発明の発光装置の他の例を示す平面図であり、図5(a)は図4のA−A’断面図,(b)は図4のB−B’断面図である。図1〜図3と同じ機能を有するものには同じ符合を付けており、重複する説明は省略する。   4 is a plan view showing another example of the light-emitting device of the present invention using the light-emitting thyristor having the layer structure shown in FIG. 1B, and FIG. 5A is a cross-sectional view taken along line AA ′ of FIG. FIG. 4B is a sectional view taken along the line BB ′ of FIG. Components having the same functions as those in FIGS. 1 to 3 are given the same reference numerals, and redundant descriptions are omitted.

このような遮光層14を設けることにより、3端子発光スイッチ素子アレイ16からの漏れ光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とはこの遮光層14によって十分に遮光されるので、本発明の発光装置を電子写真方式の画像記録装置に露光装置として用いた場合に、そのような漏れ光による画像の劣化が発生せず優れた画像品質を得ることができるものとなる。このような遮光層14は、3端子発光スイッチ素子からの発光を2〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々の材料が使用可能であり、例えば、ポリイミド等をスピンコーティングし、フォトエッチングで所定のパターンに加工して形成すればよい。また、遮光層14には、3端子発光スイッチ素子からの発光を3端子発光スイッチ素子側へ反射するような反射層18と同様の材料を用いてもよい。   By providing such a light shielding layer 14, light leaking from the three-terminal light-emitting switch element array 16 is emitted in the direction perpendicular to the surface of the substrate, emitted in the direction of the three-terminal light-emitting element, and emitted in the direction opposite to the three-terminal light-emitting element. Is sufficiently shielded from light by the light-shielding layer 14. Therefore, when the light-emitting device of the present invention is used as an exposure device in an electrophotographic image recording apparatus, the image is not deteriorated due to such leakage light. Image quality can be obtained. Various materials can be used for the light shielding layer 14 as long as the light emitted from the three-terminal light emitting switch element can be absorbed almost completely with a thickness of about 2 to 3 μm. What is necessary is just to coat and process and form in a predetermined pattern by photoetching. The light shielding layer 14 may be made of the same material as that of the reflective layer 18 that reflects light emitted from the three-terminal light-emitting switch element toward the three-terminal light-emitting switch element.

次に、図6に本発明の発光サイリスタを用いて光励起による転送スイッチ素子を集積した本発明の発光装置の実施の形態の一例における基本構造の概略回路構成を示す等価回路図を示し、図7に図6の概念図を示す。   Next, FIG. 6 shows an equivalent circuit diagram showing a schematic circuit configuration of a basic structure in an example of an embodiment of a light emitting device of the present invention in which transfer switch elements by light excitation are integrated using the light emitting thyristor of the present invention. FIG. 6 shows a conceptual diagram of FIG.

図6および図7に示す例では、3端子発光スイッチ素子アレイ16を構成する本発明の発光サイリスタT0〜Tnと、3端子発光素子アレイ15を構成する本発明の発光サイリスタL1〜Lnとが、それぞれ直線状に配列されて並列に配設されており、それぞれの素子アレイの対応した発光サイリスタT1〜Tnのゲート端子と発光サイリスタL1〜Lnのゲート端子とが電気的に接続されており(例えば、3端子発光スイッチ素子アレイ16のi番目(i<n)の発光サイリスタTiのゲート端子と、3端子発光素子アレイ15のi番目の発光サイリスタLiのゲート端子とが接続される。)、スタート用のスイッチサイリスタT0のゲート端子にはスタートパルスラインφSが接続されて信号入力部とされている。このスタート用のスイッチサイリスタT0を含めて、3端子発光スイッチ素子アレイ16の発光サイリスタのアノード端子には、2本のクロックライン(φ1,φ2)がそれぞれ順次交互に1本ずつ接続されている。   In the example shown in FIGS. 6 and 7, the light-emitting thyristors T0 to Tn of the present invention constituting the three-terminal light-emitting switch element array 16 and the light-emitting thyristors L1 to Ln of the present invention constituting the three-terminal light-emitting element array 15 are The gate terminals of the corresponding light emitting thyristors T1 to Tn and the gate terminals of the light emitting thyristors L1 to Ln of each element array are electrically connected (for example, The gate terminal of the i-th (i <n) light-emitting thyristor Ti of the three-terminal light-emitting switch element array 16 and the gate terminal of the i-th light-emitting thyristor Li of the three-terminal light-emitting element array 15 are connected. A start pulse line φS is connected to the gate terminal of the switch thyristor T0 for use as a signal input section. Two clock lines (φ1, φ2) are alternately connected to the anode terminals of the light-emitting thyristors of the three-terminal light-emitting switch element array 16 in sequence, including the start switch thyristor T0.

このように構成された例を基に、本発明の発光装置におけるスイッチング信号の転送および発光の動作について説明する。   Based on the example configured as described above, switching signal transfer and light emission operation in the light emitting device of the present invention will be described.

スイッチング信号の転送のスタートは、スタート用のスイッチサイリスタT0のアノード端子に接続されたクロックラインφ2がハイレベルになり、スタートパルスラインφSがハイレベルからローレベル(発光サイリスタT0の発光条件を満たすゲート電圧以下の電圧)に変化することにより始まる。これによりスタート用のスイッチサイリスタT0がオン状態になり、発光する。このスタート用のスイッチサイリスタT0からの発光は、その一部が近傍の次の発光サイリスタT1に最も強く入射するよう構成されており、この光照射により発光サイリスタT1の発光のしきい電圧が低下する。   The transfer of the switching signal is started by changing the clock line φ2 connected to the anode terminal of the start switch thyristor T0 to the high level, and changing the start pulse line φS from the high level to the low level (the gate satisfying the emission condition of the light emitting thyristor T0). It starts by changing to a voltage below the voltage. As a result, the start switch thyristor T0 is turned on to emit light. The light emitted from the start switch thyristor T0 is configured so that a part thereof is most strongly incident on the next light emitting thyristor T1, and the light emission threshold voltage of the light emitting thyristor T1 is reduced by this light irradiation. .

次に、発光サイリスタT0から発光サイリスタT1へのオン条件の転送について説明する。発光サイリスタT0からの発光による光照射により、発光サイリスタT1の発光のしきい電圧が低下し、この状態で発光サイリスタT1のゲート端子に接続されているクロックラインφ1をローレベルからハイレベルに変化させる。このとき、同じクロックラインφ1がゲート端子に接続されている発光サイリスタT3は、スタート用のスイッチサイリスタT0から十分離れているため、スタート用のスイッチサイリスタT0の発光の光照射による発光のしきい電圧の低下はほとんどない。そこで、クロックラインφ1のハイレベルV(φ1)を、発光サイリスタT3の発光のしきい電圧VTH(T3)と発光サイリスタT1の発光のしきい電圧VTH(T1)との間の電圧となるように設定すれば(すなわち、V(φ1)をVTH(T1)<V(φ1)<VTH(T3)と設定すれば)、発光サイリスタT1のみがオン状態になり発光する。 Next, transfer of the ON condition from the light emitting thyristor T0 to the light emitting thyristor T1 will be described. The light emission by the light emission from the light emitting thyristor T0 reduces the light emission threshold voltage of the light emitting thyristor T1, and in this state, the clock line φ1 connected to the gate terminal of the light emitting thyristor T1 is changed from the low level to the high level. . At this time, since the light emitting thyristor T3 having the same clock line φ1 connected to the gate terminal is sufficiently away from the start switch thyristor T0, the threshold voltage of light emission due to the light emission of the light emission of the start switch thyristor T0. There is almost no decline. Therefore, the high level V H (φ1) of the clock line φ1 is set to a voltage between the light emission threshold voltage V TH (T3) of the light emitting thyristor T3 and the light emission threshold voltage V TH (T1) of the light emitting thyristor T1. If this is set (that is, if V H (φ1) is set as V TH (T1) <V H (φ1) <V TH (T3)), only the light-emitting thyristor T1 is turned on and emits light.

発光サイリスタT1がオン状態となって発光した後、クロックラインφ2をハイレベルからローレベルに変化させることにより、発光サイリスタT0はオフ状態になり発光が終了する。こうして3端子発光スイッチ素子アレイ16を構成する発光サイリスタのオン状態はスタート用のスイッチサイリスタT0から次の発光サイリスタT1に転送される。このとき、スタートパルスラインφSをローレベルからハイレベルに変化させることにより、再度クロックラインφ2をハイレベルに変化させても、スタート用のスイッチサイリスタT0はオフ状態を保つ。ここで、発光のための電圧または電流を供給するラインφIをローレベルからハイレベルにする。3端子発光素子アレイ15の1番目の発光サイリスタL1は対応する3端子発光スイッチ素子アレイ16の発光サイリスタT1がオン状態のため、そのゲート端子にかかる電圧はほぼ0Vとなるが、3端子発光素子アレイ15の2番目の発光サイリスタL2は3端子発光スイッチ素子アレイ16の対応する発光サイリスタT2がオフ(光励起)状態であり、3端子発光素子アレイ15の1,2番目の発光サイリスタL1,L2の発光のしきい電圧をそれぞれVTH(L1),VTH(L2)とすると、前述したようにクロックラインφIのハイレベルV(φI)をVTH(L1)<V(φI)<VTH(L2)となるように設定すれば、発光サイリスタL1のみオン状態となり、発光する。そして、発光のための電圧または電流を供給するラインφIをハイレベルからローレベルにすると、3端子発光素子アレイ15の1番目の発光サイリスタL1はオフになり発光は終了する。 After the light emitting thyristor T1 is turned on and emits light, the light emitting thyristor T0 is turned off and the light emission ends by changing the clock line φ2 from the high level to the low level. Thus, the ON state of the light-emitting thyristors constituting the three-terminal light-emitting switch element array 16 is transferred from the start switch thyristor T0 to the next light-emitting thyristor T1. At this time, by changing the start pulse line φS from the low level to the high level, the start switch thyristor T0 remains off even if the clock line φ2 is changed to the high level again. Here, the line φI for supplying the voltage or current for light emission is changed from the low level to the high level. In the first light-emitting thyristor L1 of the three-terminal light-emitting element array 15, since the light-emitting thyristor T1 of the corresponding three-terminal light-emitting switch element array 16 is in the on state, the voltage applied to its gate terminal is almost 0V. The second light-emitting thyristor L2 of the array 15 has the corresponding light-emitting thyristor T2 of the three-terminal light-emitting switch element array 16 in the off (light-excited) state, and the first and second light-emitting thyristors L1 and L2 of the three-terminal light-emitting element array 15 Assuming that the threshold voltages of light emission are V TH (L1) and V TH (L2), respectively, the high level V H (φI) of the clock line φI is V TH (L1) <V H (φI) <V as described above. If set to be TH (L2), only the light-emitting thyristor L1 is turned on to emit light. When the line φI that supplies the voltage or current for light emission is changed from the high level to the low level, the first light-emitting thyristor L1 of the three-terminal light-emitting element array 15 is turned off and the light emission ends.

次に、3端子発光スイッチ素子アレイ16においてスイッチング信号が転送される方法を説明する。   Next, a method for transferring a switching signal in the three-terminal light emitting switch element array 16 will be described.

例えば、発光サイリスタT2が発光状態となっていると、その発光による光が両隣の発光サイリスタT1およびT3に照射される。ここで、発光サイリスタT1は発光サイリスタT2側の受光部上に発光部が形成されており、発光サイリスタT3は発光サイリスタT2側の受光部上に発光部が配置されておらず受光部が露出した状態となっている。このため、発光サイリスタT2の発光の光照射により、発光サイリスタT3の受光量は発光サイリスタT1に比べて大きくなり、その結果、発光サイリスタT3の発光しきい電圧は発光サイリスタT1に比べて大きく低下する。ここで、クロックラインφ1のハイレベルV(φ1)を、発光サイリスタT3の発光のしきい電圧VTH(T3)と発光サイリスタT1の発光のしきい電圧VTH(T1)との間の電圧となるように設定すれば(すなわち、V(φ1)をVTH(T3)<V(φ1)<VTH(T1)と設定すれば)、発光サイリスタT3のみがオン状態になり発光する。このように、3端子発光スイッチ素子の受光部上で発光部が、隣接する3端子発光スイッチ素子からの発光が入射する側、すなわちスイッチサイリスタT0が配置されている側と反対側に偏って配置されていることよりスイッチング信号の転送方向を発光サイリスタT0からTnの一方向へ指定することができる。すなわち、クロックラインが2本でも、発光サイリスタT2の次に発光サイリスタT3のみへ転送することができ、これを繰り返すことにより、発光サイリスタT3,T4,T5・・・へと順次転送することができる。 For example, when the light emitting thyristor T2 is in the light emitting state, the light emitted by the light emission is applied to the adjacent light emitting thyristors T1 and T3. Here, the light emitting thyristor T1 has a light emitting portion formed on the light receiving portion on the light emitting thyristor T2 side, and the light emitting thyristor T3 has no light emitting portion disposed on the light receiving portion on the light emitting thyristor T2 side and the light receiving portion is exposed. It is in a state. For this reason, the amount of light received by the light-emitting thyristor T3 becomes larger than that of the light-emitting thyristor T1 due to light emission of light emitted from the light-emitting thyristor T2, and as a result, the light emission threshold voltage of the light-emitting thyristor T3 is greatly reduced compared to the light-emitting thyristor T1. . Here, the high level V H (φ1) of the clock line φ1 is a voltage between the light emission threshold voltage V TH (T3) of the light emitting thyristor T3 and the light emission threshold voltage V TH (T1) of the light emitting thyristor T1. (That is, if V H (φ1) is set as V TH (T3) <V H (φ1) <V TH (T1)), only the light emitting thyristor T3 is turned on and emits light. . In this way, on the light receiving part of the three-terminal light-emitting switch element, the light-emitting part is arranged so as to be biased to the side where the light emitted from the adjacent three-terminal light-emitting switch element enters, that is, the side opposite to the side where the switch thyristor T0 is arranged. Thus, the transfer direction of the switching signal can be designated in one direction of the light emitting thyristors T0 to Tn. That is, even if there are two clock lines, it can be transferred only to the light-emitting thyristor T3 next to the light-emitting thyristor T2, and by repeating this, it can be sequentially transferred to the light-emitting thyristors T3, T4, T5. .

このように、従来の第2の発光装置における転送方向指定ダイオードをなくしても、発光状態の転送方向を決めるための新たなクロックラインを増やさずにクロックラインがφ1,φ2の2本のままでも3端子発光スイッチ素子における発光状態の転送方向を一方向に制御することもできるので、全体構造を簡素化することができる。   As described above, even if the transfer direction designation diode in the conventional second light emitting device is eliminated, the number of clock lines φ1 and φ2 remains two without increasing the number of new clock lines for determining the transfer direction of the light emission state. Since the transfer direction of the light emission state in the three-terminal light emitting switch element can also be controlled in one direction, the entire structure can be simplified.

以上のようにして3端子発光スイッチ素子アレイ16によるスイッチング信号の転送とそれに対応させた3端子発光素子アレイ15による発光の動作とを順次繰り返すことにより、スタート用のスイッチサイリスタT0のオン状態(発光状態)がスイッチング信号として発光サイリスタT1,T2,T3・・・へと順次転送され、それに対応して発光サイリスタL1,L2,L3・・・の発光動作の制御が行なわれる。   By sequentially repeating the switching signal transfer by the three-terminal light-emitting switch element array 16 and the light-emitting operation by the corresponding three-terminal light-emitting element array 15 as described above, the start switch thyristor T0 is turned on (light emission). State) is sequentially transferred to the light emitting thyristors T1, T2, T3... As a switching signal, and the light emitting operation of the light emitting thyristors L1, L2, L3.

なお、3端子発光スイッチ素子アレイ16の各発光サイリスタT1,T2,T3・・・からの発光は、直線状に配列された隣接する発光サイリスタへ向かう方向のみでなく、基板の表面に垂直方向(基板の表面に対して各発光サイリスタT1,T2,T3・・・から外部へ向かう方向)および各発光サイリスタT1,T2,T3・・・に対応させて3端子発光スイッチ素子アレイ16に並列に配設された3端子発光素子アレイ15の発光サイリスタL1,L2,L3・・・へ向かう方向へも生じる。   The light emission from each light-emitting thyristor T1, T2, T3... Of the three-terminal light-emitting switch element array 16 is not only in the direction toward the adjacent light-emitting thyristors arranged in a straight line, but also in the direction perpendicular to the surface of the substrate ( The light emitting thyristors T1, T2, T3... To the outside with respect to the surface of the substrate and the light emitting thyristors T1, T2, T3. This also occurs in the direction toward the light emitting thyristors L1, L2, L3... Of the provided three-terminal light emitting element array 15.

そこで基板の表面に垂直方向、すなわち、隣接する3端子発光スイッチ素子間における3端子発光スイッチアレイ16の上方向への漏れ光は、図2および図3に示すように反射層18を設けて反射させることが好ましい。これにより、隣接する3端子発光スイッチ素子間において一方の3端子発光スイッチ素子の発光部からの発光の内、3端子発光スイッチアレイ16の上方向への漏れ光を反射させて他方の3端子発光スイッチ素子の受光部に効率よく導くことができるため、受光感度の高い発光装置となる。   Therefore, the light leaked in the direction perpendicular to the surface of the substrate, that is, the upward direction of the three-terminal light-emitting switch array 16 between the adjacent three-terminal light-emitting switch elements is reflected by providing a reflective layer 18 as shown in FIGS. It is preferable to make it. As a result, light leaking upward from the light emitting portion of one of the three terminal light emitting switch elements is reflected between the adjacent three terminal light emitting switch elements, and the other three terminal light emission is reflected. Since the light can be efficiently guided to the light receiving portion of the switch element, the light emitting device has high light receiving sensitivity.

このような反射層18としては、3端子発光スイッチ素子の隣接する受光部と発光部間を埋める絶縁層11に比べて屈折率の低い材料や、高い反射率を有する材料を使用することができ、例えば、ポリイミドとCrとから成る多層膜を反射層18として、ポリイミドをスピンコート法で形成した上にCrを普通の薄膜を形成する方法で積層して形成すればよい。   As such a reflective layer 18, a material having a lower refractive index or a material having a higher reflectance than the insulating layer 11 that fills the space between the light receiving portion and the adjacent light receiving portion of the three-terminal light emitting switch element can be used. For example, a multilayer film made of polyimide and Cr may be used as the reflective layer 18, and polyimide may be formed by spin coating and Cr may be laminated by a method of forming an ordinary thin film.

また、クロックライン13を高い反射率を有する材料で形成することにより、クロックライン13に反射層18の機能を持たせてもよい。ここで、クロックライン13のみで反射層18としてもよいし、クロックライン13とともに3端子発光スイッチ素子の隣接する受光部と発光部とを覆うように反射層18を設けてもよいが、クロックライン13のみで反射層18とすれば新たに反射層18を形成することなく、受光感度の高い発光装置を形成することができるため好ましい。   Further, the clock line 13 may be made of a material having a high reflectance so that the clock line 13 has the function of the reflective layer 18. Here, only the clock line 13 may be used as the reflective layer 18, or the reflective layer 18 may be provided so as to cover the light receiving unit and the light emitting unit adjacent to the three-terminal light emitting switch element together with the clock line 13. If only 13 is used as the reflective layer 18, a light emitting device with high light receiving sensitivity can be formed without forming a new reflective layer 18, which is preferable.

また、これら基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とは、発光装置からのバイアス光として画像記録において画像ノイズの原因となったり、3端子発光素子の発光に対して誤動作を引き起こすノイズとなったりすることがある。そこで、基板の表面に垂直方向の発光および3端子発光素子方向の発光は、図4および図5に示すように遮光層14を設けて遮光することが好ましい。これにより、3端子発光スイッチ素子アレイ16からの漏れ光を遮光膜14で確実に遮光することができるので、そのような漏れ光による画質の劣化がない、優れた画像品質を得ることができる発光装置となる。   Further, light emission in the direction perpendicular to the surface of the substrate, light emission in the direction of the three-terminal light-emitting element, and light emission in the opposite direction of the three-terminal light-emitting element may cause image noise in image recording as bias light from the light-emitting device, There may be noise that causes a malfunction with respect to light emission of the three-terminal light emitting element. Therefore, it is preferable to provide light shielding in the direction perpendicular to the surface of the substrate and light emission in the direction of the three-terminal light emitting element by providing a light shielding layer 14 as shown in FIGS. As a result, light leaking from the three-terminal light-emitting switch element array 16 can be reliably shielded by the light-shielding film 14, so light emission that does not deteriorate image quality due to such leaked light and can obtain excellent image quality It becomes a device.

このような遮光層14としては、3端子発光スイッチ素子からの発光を2〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々の材料が使用可能であり、例えば、ポリイミド等をスピンコーティングし、フォトエッチングで所定のパターンに加工して形成すればよい。   As such a light shielding layer 14, various materials can be used as long as the light emitted from the three-terminal light emitting switch element is almost completely absorbed with a thickness of about 2 to 3 μm. For example, polyimide or the like can be used. The film may be formed by spin coating and processing into a predetermined pattern by photoetching.

なお、図4および図5に示す例のような構成の場合には、基板の表面に垂直方向の発光に対する遮光層として発光サイリスタの半導体層の上に位置している金属層10を利用することができ、3端子発光素子方向の発光に対する遮光層として3端子発光スイッチ素子としての発光サイリスタのゲート端子8と3端子発光素子としての発光サイリスタのゲート端子8とを共通化した導体層を利用することができる。   4 and 5, the metal layer 10 located on the semiconductor layer of the light emitting thyristor is used as a light shielding layer for light emission perpendicular to the surface of the substrate. As a light shielding layer for light emission in the direction of the three-terminal light-emitting element, a conductive layer in which the gate terminal 8 of the light-emitting thyristor as the three-terminal light-emitting switch element and the gate terminal 8 of the light-emitting thyristor as the three-terminal light-emitting element are used in common is used. be able to.

また、図5に示すように3端子発光スイッチ素子としての発光サイリスタのアノード端子7を第3のp型半導体層6のほぼ全面を覆うように形成した金属層10で構成することにより、この金属層10を基板の表面に垂直方向の発光を遮光する遮光層として利用できるとともに、半導体層への電界を均一化でき、これによって積層された半導体層の側面方向へ放射される発光強度を増すことができる。   Further, as shown in FIG. 5, the anode terminal 7 of the light-emitting thyristor as a three-terminal light-emitting switching element is constituted by a metal layer 10 formed so as to cover almost the entire surface of the third p-type semiconductor layer 6, whereby this metal The layer 10 can be used as a light-shielding layer that shields light emitted in the direction perpendicular to the surface of the substrate, and the electric field to the semiconductor layer can be made uniform, thereby increasing the emission intensity radiated in the lateral direction of the stacked semiconductor layers. Can do.

また、図5(a)に示すように、3端子発光スイッチ素子において、隣接する3端子発光スイッチ素子からの発光が入射する側の、受光部上の発光部の壁面に遮光層14(この例では発光部の壁面に絶縁層11を介して形成された遮光層14の機能をもつ金属層10)を形成することより、スイッチング信号の転送方向と逆に配置された3端子発光スイッチ素子への発光を防ぐことができるため、スイッチング信号の転送方向をより確実に一方向に制御できるものとなる。   Further, as shown in FIG. 5A, in the three-terminal light-emitting switch element, the light shielding layer 14 (this example) is formed on the wall surface of the light-emitting section on the light-receiving section on the side where the light emitted from the adjacent three-terminal light-emitting switch element is incident. Then, by forming the metal layer 10) having the function of the light shielding layer 14 formed on the wall surface of the light emitting portion through the insulating layer 11, the three-terminal light emitting switching element arranged opposite to the transfer direction of the switching signal is provided. Since light emission can be prevented, the transfer direction of the switching signal can be more reliably controlled in one direction.

そして、本発明の画像形成装置は、電子写真方式の画像形成装置であって、本発明の発光装置を感光体への露光装置に使用しているものである。その構成例は、例えば、感光体と帯電装置と露光装置と現像装置と転写装置と定着装置とを有しており、その感光体への露光装置を、本発明の発光サイリスタによる3端子発光スイッチ素子および3端子発光素子を集積化したアレイを、回路基板上に直線状に配置してそれぞれ3端子発光スイッチ素子アレイ16および3端子発光素子アレイ15を有する発光装置とし、これを用いて同じ回路基板に駆動用ドライバーIC等を搭載して構成する。   The image forming apparatus of the present invention is an electrophotographic image forming apparatus in which the light emitting device of the present invention is used as an exposure device for a photoreceptor. The configuration example includes, for example, a photoconductor, a charging device, an exposure device, a developing device, a transfer device, and a fixing device, and the exposure device for the photoconductor is a three-terminal light emitting switch using the light emitting thyristor of the present invention. An array in which elements and three-terminal light-emitting elements are integrated is linearly arranged on a circuit board to form a light-emitting device having a three-terminal light-emitting switch element array 16 and a three-terminal light-emitting element array 15, respectively. A driver IC is mounted on the board.

このような構成の本発明の画像形成装置によれば、本発明の発光装置を感光体への露光装置に使用していることから、本発明の発光サイリスタによる3端子発光スイッチ素子および3端子発光素子を集積化したアレイを用いて露光装置を安価に製造することができ、また、露光装置からバイアス光や漏れ光も発生しないので、安価で高画質の画像が形成できる露光装置を備えた画像形成装置を提供できるものとなる。   According to the image forming apparatus of the present invention having such a configuration, since the light emitting device of the present invention is used in the exposure device for the photosensitive member, the three-terminal light emitting switch element and the three terminal light emitting by the light emitting thyristor of the present invention are used. An exposure apparatus can be manufactured at low cost by using an array in which elements are integrated, and since no bias light or leakage light is generated from the exposure apparatus, an image provided with an exposure apparatus capable of forming an inexpensive and high-quality image. A forming apparatus can be provided.

なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更・改良等が可能である。   The present invention is not limited to the embodiments described above, and various changes and improvements can be made without departing from the scope of the present invention.

例えば、上記実施の形態の例ではクロックライン13を2本設けていたが、3本以上設けてもよい。クロックライン13を3本以上設けることにより、3端子発光スイッチ素子アレイ16においてスイッチング信号が転送される方向をより確実に制御することができる。   For example, in the example of the above embodiment, two clock lines 13 are provided, but three or more clock lines 13 may be provided. By providing three or more clock lines 13, the direction in which the switching signal is transferred in the three-terminal light emitting switch element array 16 can be controlled more reliably.

(a)は本発明の発光装置に用いる発光サイリスタの層構造の一例を示す断面図であり、(b)は発光サイリスタの層構造の他の例を示す断面図である。(A) is sectional drawing which shows an example of the layer structure of the light emitting thyristor used for the light-emitting device of this invention, (b) is sectional drawing which shows the other example of the layer structure of a light emitting thyristor. 本発明の発光サイリスタを用いて構成した、光励起による転送スイッチ素子を集積した3端子発光スイッチ素子アレイ16と、3端子発光素子アレイ15とを具備してなる、本発明の発光装置の実施の形態の一例を示す平面図である。Embodiment of Light-Emitting Device of the Present Invention Comprising a Three-Terminal Light-Emitting Switch Element Array 16 and a Three-Terminal Light-Emitting Element Array 15 Constructed by Using Light-Emitting Thyristors of the Present Invention It is a top view which shows an example. (a)は図2のA−A’線断面図であり、(b)は図2のB−B’線断面図である。(A) is the sectional view on the A-A 'line of FIG. 2, (b) is the sectional view on the B-B' line of FIG. 本発明の図1(b)に示した層構造の発光サイリスタを用いた、本発明の発光装置の実施の形態の他の例を示す平面図である。It is a top view which shows the other example of embodiment of the light-emitting device of this invention using the light emitting thyristor of the layer structure shown in FIG.1 (b) of this invention. (a)は図4のA−A’線断面図であり、(b)は図4のB−B’線断面図である。(A) is the sectional view on the A-A 'line of FIG. 4, (b) is the sectional view on the B-B' line of FIG. 本発明の発光装置の実施の形態の一例における基本構造の概略回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the schematic circuit structure of the basic structure in an example of embodiment of the light-emitting device of this invention. 図6の概念図である。FIG. 7 is a conceptual diagram of FIG. 6. 従来の発光サイリスタの基本構造を示す断面図および各層のキャリア密度の状態を示す線図である。It is sectional drawing which shows the basic structure of the conventional light emitting thyristor, and the diagram which shows the state of the carrier density of each layer. 発光サイリスタの電流−電圧特性を模式的に示す線図である。It is a diagram which shows typically the current-voltage characteristic of a light emitting thyristor. 従来の第1の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルス発光強度の波形を示す線図である。It is the equivalent circuit diagram which shows the schematic circuit structure of the basic structure of the conventional 1st light-emitting device, and the diagram which shows the waveform of each clock pulse light emission intensity. 従来の第2の発光装置の基本構造の概略回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the schematic circuit structure of the basic structure of the conventional 2nd light-emitting device.

符号の説明Explanation of symbols

1・・・n型半導体基板
2・・・第1のn型半導体層
3・・・第1のp型半導体層
4a・・第2のn型半導体層
4b・・第3のn型半導体層
5・・・第2のp型半導体層
6・・・第3のp型半導体層
7・・・アノード端子
8・・・ゲート端子
9・・・カソード端子
10・・・金属層
14・・・遮光層
15・・・3端子発光素子アレイ
16・・・3端子発光スイッチ素子アレイ
18・・・反射層
T0,T1,T2,T3〜Tn・・・発光サイリスタ(3端子発光スイッチ素子)
L1,L2,L3〜Ln・・・発光サイリスタ(3端子発光素子)
φ1,φ2・・・クロックライン
φI・・・発光のための電圧または電流を供給するライン
DESCRIPTION OF SYMBOLS 1 ... N-type semiconductor substrate 2 ... 1st n-type semiconductor layer 3 ... 1st p-type semiconductor layer 4a .. 2nd n-type semiconductor layer 4b .. 3rd n-type semiconductor layer 5 ... Second p-type semiconductor layer 6 ... Third p-type semiconductor layer 7 ... Anode terminal 8 ... Gate terminal 9 ... Cathode terminal
10 ... Metal layer
14 ... Light shielding layer
15 ... 3 terminal light emitting element array
16 ... 3 terminal light emitting switch element array
18 ... Reflective layer T0, T1, T2, T3 to Tn ... Light-emitting thyristor (3-terminal light-emitting switch element)
L1, L2, L3 to Ln ... Light-emitting thyristor (3-terminal light-emitting element)
φ1, φ2 ・ ・ ・ Clock line φI ・ ・ ・ Line for supplying voltage or current for light emission

Claims (5)

発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子を多数個、1つの前記3端子発光スイッチ素子からの発光が隣接する前記3端子スイッチ素子に入射するように直線状に配列するとともに、前記3端子発光スイッチ素子の各々の前記アノード端子にクロックラインを接続した3端子発光スイッチ素子アレイと、
発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する3端子発光素子を多数個、前記3端子発光スイッチ素子に対応させて配列するとともに、前記3端子発光素子の前記ゲート端子をそれぞれ対応する前記3端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記3端子発光素子の前記アノード端子を発光のための電圧または電流を供給するラインに接続した3端子発光素子アレイとを具備しており、
前記3端子発光スイッチ素子および前記3端子発光素子は、それぞれn型半導体基板の上に、第1のn型半導体層と第1のp型半導体層と第2のn型半導体層とが順次積層された受光部と、該受光部上に第3のn型半導体層と第2のp型半導体層とが積層された発光部とを有するとともに、前記第2のp型半導体層に前記アノード端子を、前記n型半導体基板または前記第1のn型半導体層に前記カソード端子を、前記第2または第3のn型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、
前記3端子発光スイッチ素子は、前記受光部上で前記発光部が、隣接する前記3端子発光スイッチ素子からの発光が入射する側と反対側に偏って配置されていることを特徴とする発光装置。
A large number of three-terminal light-emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, each of which can control a light-emission threshold voltage or a threshold current by irradiating light from the outside. A three-terminal light-emitting switch element array that is arranged in a straight line so that light emitted from the three-terminal light-emitting elements is incident on the adjacent three-terminal switch elements, and a clock line is connected to each anode terminal of the three-terminal light-emitting switch elements;
A number of three-terminal light-emitting elements having an anode terminal, a cathode terminal, and the gate terminal, the threshold voltage or threshold current of light emission being electrically controllable from the outside via the gate terminal, the three-terminal light-emitting switch element The gate terminals of the three-terminal light-emitting elements are electrically connected to the gate terminals of the corresponding three-terminal light-emitting switch elements, and the anode terminals of the three-terminal light-emitting elements emit light. A three-terminal light emitting element array connected to a line for supplying voltage or current for
The three-terminal light-emitting switch element and the three-terminal light-emitting element are each formed by sequentially stacking a first n-type semiconductor layer, a first p-type semiconductor layer, and a second n-type semiconductor layer on an n-type semiconductor substrate. And a light emitting portion in which a third n-type semiconductor layer and a second p-type semiconductor layer are stacked on the light-receiving portion, and the anode terminal is connected to the second p-type semiconductor layer. A light emitting thyristor in which the cathode terminal is electrically connected to the n-type semiconductor substrate or the first n-type semiconductor layer, and the gate terminal is electrically connected to the second or third n-type semiconductor layer.
The three-terminal light-emitting switch element is characterized in that the light-emitting part is arranged on the light-receiving part so as to be biased to the side opposite to the side on which light emitted from the adjacent three-terminal light-emitting switch element is incident. .
直線状に配列された前記3端子発光スイッチ素子の隣接する前記発光部と前記受光部とを覆うように、前記発光を反射する反射層が設けられていることを特徴とする請求項1記載の発光装置。 The reflective layer which reflects the said light emission is provided so that the said light emission part and the said light-receiving part which the said 3 terminal light emission switch element arranged in a straight line may adjoin may be provided. Light emitting device. 前記クロックラインが前記反射層を兼ねていることを特徴とする請求項2記載の発光装置。 The light emitting device according to claim 2, wherein the clock line also serves as the reflective layer. 前記3端子発光スイッチ素子アレイと前記3端子発光素子アレイとが基板上に並列に配設されているとともに、前記3端子発光スイッチ素子からの発光のうち前記基板の表面に垂直方向の発光と前記3端子発光素子方向の発光と前記3端子発光素子の反対方向の発光とを遮光する遮光層を設けたことを特徴とする請求項1乃至請求項3のいずれかに記載の発光装置。 The three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate, and light emitted from the three-terminal light-emitting switch element in a direction perpendicular to the surface of the substrate The light-emitting device according to any one of claims 1 to 3, further comprising a light-shielding layer that shields light emitted in the direction of the three-terminal light-emitting element and light emitted in a direction opposite to the three-terminal light-emitting element. 請求項1乃至請求項4のいずれかに記載の発光装置を感光体への露光装置に使用していることを特徴とする画像記録装置。 5. An image recording apparatus, wherein the light emitting device according to claim 1 is used in an exposure device for a photosensitive member.
JP2004190455A 2004-06-28 2004-06-28 Light emitting device and image recording device Expired - Fee Related JP4637517B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190455A JP4637517B2 (en) 2004-06-28 2004-06-28 Light emitting device and image recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190455A JP4637517B2 (en) 2004-06-28 2004-06-28 Light emitting device and image recording device

Publications (2)

Publication Number Publication Date
JP2006013255A JP2006013255A (en) 2006-01-12
JP4637517B2 true JP4637517B2 (en) 2011-02-23

Family

ID=35780113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190455A Expired - Fee Related JP4637517B2 (en) 2004-06-28 2004-06-28 Light emitting device and image recording device

Country Status (1)

Country Link
JP (1) JP4637517B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6264837B2 (en) * 2013-10-25 2018-01-24 富士ゼロックス株式会社 Semiconductor light emitting element, light source head, and image forming apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336474A (en) * 1991-05-13 1992-11-24 Ricoh Co Ltd Semiconductor light function element
JPH08153890A (en) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd Light emitting thyristor and self-scanning light emitting device
JPH0992885A (en) * 1995-09-25 1997-04-04 Nippon Sheet Glass Co Ltd Surface light emitting element and self-scanning light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336474A (en) * 1991-05-13 1992-11-24 Ricoh Co Ltd Semiconductor light function element
JPH08153890A (en) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd Light emitting thyristor and self-scanning light emitting device
JPH0992885A (en) * 1995-09-25 1997-04-04 Nippon Sheet Glass Co Ltd Surface light emitting element and self-scanning light emitting device

Also Published As

Publication number Publication date
JP2006013255A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US6614055B1 (en) Surface light-emitting element and self-scanning type light-emitting device
JP2577034B2 (en) Self-scanning light emitting element array and driving method thereof
EP0917212B1 (en) Self-scanning light-emitting element array
JP4825005B2 (en) Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus
US8659035B2 (en) Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
JP5857569B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP3647968B2 (en) Self-scanning light emitting device
JP5310960B1 (en) Light emitting thyristor, self-scanning light emitting element array, optical writing head, and image forming apparatus
JP4443304B2 (en) Light emitting device and image forming apparatus
JP4068172B2 (en) Surface emitting thyristor and self-scanning light emitting device
JP2015038913A (en) Light-emitting element, self-scanning light-emitting element array, optical writing head, and image formation device
JP4637517B2 (en) Light emitting device and image recording device
JP2016152244A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP4578195B2 (en) Light emitting device and image recording device
JP4578191B2 (en) Light emitting device and image recording device
JP2006297721A (en) Optical scanning type switching apparatus, light emitting apparatus and image forming apparatus
JP4732786B2 (en) Light emitting device and image forming apparatus
JP2006286982A (en) Light-emitting apparatus and image forming apparatus
JP2758587B2 (en) Optical device using self-scanning light emitting element array
JP2854556B2 (en) Self-scanning light emitting element array and driving method thereof
JP2006339248A (en) Light emitting device and image formation apparatus
JP2006286979A (en) Light-emitting apparatus and image forming apparatus
JP2020150052A (en) Semiconductor light-emitting device, exposure head and image forming apparatus
JP4511262B2 (en) Light emitting device and image recording device
JP2006286983A (en) Optically scanning switching device, light emitting device, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees