JP4578191B2 - Light emitting device and image recording device - Google Patents
Light emitting device and image recording device Download PDFInfo
- Publication number
- JP4578191B2 JP4578191B2 JP2004278621A JP2004278621A JP4578191B2 JP 4578191 B2 JP4578191 B2 JP 4578191B2 JP 2004278621 A JP2004278621 A JP 2004278621A JP 2004278621 A JP2004278621 A JP 2004278621A JP 4578191 B2 JP4578191 B2 JP 4578191B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- terminal
- emitting
- thyristor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Description
本発明は、発光サイリスタを具備した、光励起による転送スイッチ素子を集積した自己走査型の発光装置に関し、さらにこの発光装置を用いた画像記録装置に関するものである。 The present invention relates to a self-scanning light-emitting device having a light-emitting thyristor and integrated transfer switch elements by optical excitation, and further relates to an image recording apparatus using the light-emitting device.
画像記録装置のうち電子写真プリンタの露光装置の一つである光プリンタヘッドとして用いられている発光装置として、ｐｎｐｎ構造を持つ負性抵抗素子である発光サイリスタを発光素子に使用し、これを発光素子列として配置して発光状態の転送が実現できる発光装置とするものが提案されており、これを光プリンタヘッドに用いることで、実装上簡便となること、発光素子アレイをコンパクトに作製できること等が示されている（例えば、特許文献１，２を参照。）。
A light-emitting thyristor, which is a negative resistance element having a pnpn structure, is used as a light-emitting device as a light-emitting device used as an optical printer head that is one of the exposure devices of an electrophotographic printer among image recording devices. Proposals have been made for light emitting devices that can be arranged as element rows and realize light emission state transfer. By using this for an optical printer head, it is easy to mount and a light emitting element array can be made compact. (For example, refer to
図５に、このような発光状態の転送機能（自己走査機能）を有する従来の第１の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図を示す。発光サイリスタＴ０〜Ｔｎは略直線状に配列され、各発光サイリスタの発光が順次隣接する発光サイリスタに入射するように構成されている。発光サイリスタＴ０〜Ｔｎはそれぞれ光照射を受けることによってそのしきい電圧もしくはしきい電流が低下する特性を持つため、発光している発光サイリスタに隣接している発光サイリスタのしきい電圧もしくはしきい電流が下がることとなる。また、各発光サイリスタのアノード端子に対して３本のクロックラインφ１，φ２，φ３がそれぞれ発光サイリスタ２個おきに繰返し接続されており、各クロックラインφ１，φ２，φ３にはそれぞれ電流源Ｉ１，Ｉ２，Ｉ３が接続されており、その電流量を発光信号φＩが制御するように構成されている（例えば、特許文献２，３を参照。）。
FIG. 5 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional first light emitting device having such a light emission state transfer function (self-scanning function), and lines showing waveforms of clock pulses and light emission intensity. The figure is shown. The light emitting thyristors T0 to Tn are arranged in a substantially linear shape, and are configured such that the light emission of each light emitting thyristor sequentially enters the adjacent light emitting thyristor. Since each of the light emitting thyristors T0 to Tn has a characteristic that the threshold voltage or threshold current is lowered by receiving light irradiation, the threshold voltage or threshold current of the light emitting thyristor adjacent to the light emitting thyristor that is emitting light. Will go down. In addition, three clock lines φ1, φ2, φ3 are repeatedly connected to every two light emitting thyristors to the anode terminal of each light emitting thyristor, and each clock line φ1, φ2, φ3 has a current source I 1. , I 2 , I 3 are connected, and the light emission signal φI controls the amount of current (see, for example,
図５を用いて、従来の第１の発光装置における発光状態の転送機能の動作について説明する。まず、スタートパルスラインφＳがローレベルからハイレベルに変化し、これによって、最初の発光サイリスタＴ０がオフ状態からオン状態へ変化して発光する。発光サイリスタＴ０からの発光は隣接する発光サイリスタＴ１に入射し、光励起によりその発光のしきい電圧を下げる。このとき、発光サイリスタＴ２以降は発光サイリスタＴ１よりも発光サイリスタＴ０から離れているため、それらへの入射光は弱く、発光のしきい電圧の低下は小さい。すなわち、発光サイリスタＴ０からの距離が大きいほど入射光は弱まり、その発光サイリスタにおけるしきい電圧の変化も小さくなる。この状態で、次にクロックラインφ１がローレベルからハイレベルに変化すると、発光サイリスタＴ１の発光のしきい電圧が発光サイリスタＴ０からの光照射により低下しているため、クロックラインφ１のハイレベルをそのしきい電圧に合わせたレベルとすることにより、発光サイリスタＴ１がオフ状態からオン状態へ変化して発光する。このとき、同じクロックラインφ１が接続されている発光サイリスタＴ４は、発光サイリスタＴ０から十分離れているためその発光のしきい電圧の低下はほとんどないので、発光サイリスタＴ１を発光させるレベルのクロックラインφ１のハイレベルでは発光せず、よって発光サイリスタＴ１のみがオン状態となって発光する。次に、スタートパルスφＳをローレベルとすることで、発光サイリスタＴ０はオン状態からオフ状態へ変化して発光が終了する。これによりオン状態がＴ０からＴ１へ転送される。 The operation of the light emitting state transfer function in the conventional first light emitting device will be described with reference to FIG. First, the start pulse line φS changes from the low level to the high level, whereby the first light emitting thyristor T0 changes from the off state to the on state and emits light. The light emitted from the light emitting thyristor T0 enters the adjacent light emitting thyristor T1, and the threshold voltage of the light emission is lowered by light excitation. At this time, since the light-emitting thyristor T2 and the subsequent light-emitting thyristors T0 are further away from the light-emitting thyristor T0, the incident light is weaker and the threshold voltage for light emission is less lowered. That is, the greater the distance from the light emitting thyristor T0, the weaker the incident light, and the smaller the change in threshold voltage in the light emitting thyristor. Next, when the clock line φ1 changes from the low level to the high level in this state, the light emission threshold voltage of the light emitting thyristor T1 is reduced by the light irradiation from the light emitting thyristor T0. By setting the level according to the threshold voltage, the light emitting thyristor T1 changes from the off state to the on state and emits light. At this time, since the light emitting thyristor T4 to which the same clock line φ1 is connected is sufficiently away from the light emitting thyristor T0, there is almost no decrease in the threshold voltage of the light emission, so that the clock line φ1 at a level for causing the light emitting thyristor T1 to emit light. No light is emitted at the high level, and only the light emitting thyristor T1 is turned on to emit light. Next, by setting the start pulse φS to a low level, the light-emitting thyristor T0 changes from the on state to the off state, and light emission ends. As a result, the ON state is transferred from T0 to T1.
以下同様に、各クロックパルスφ１〜φ３の波形を図５に示す線図のように変化させることにより、次に発光サイリスタＴ１から発光サイリスタＴ２へ、その次に発光サイリスタＴ２から発光サイリスタＴ３へと時間とともにオン状態（発光状態）が転送される。 Similarly, by changing the waveforms of the clock pulses φ1 to φ3 as shown in the diagram of FIG. 5, the light emitting thyristor T1 is then changed to the light emitting thyristor T2, and then the light emitting thyristor T2 is changed to the light emitting thyristor T3. The on state (light emission state) is transferred with time.
例えば、クロックラインφ３のみがハイレベルにあり、発光サイリスタＴ３がオン状態にあるとき、発光サイリスタＴ３からの発光は隣接する発光サイリスタＴ２，Ｔ４に最も強く入射してこれらの発光のしきい電圧を低下させる。このとき、発光サイリスタＴ１，Ｔ５はそれぞれ発光サイリスタＴ２，Ｔ４に比べて発光サイリスタＴ３から遠方にあるためこれらに発光サイリスタＴ３から入射する光は弱く、これらの発光のしきい電圧はあまり低下しない。この状態でクロックラインφ１がローレベルからハイレベルに変化すると、発光サイリスタＴ４のしきい電圧ＶＴＨ（Ｔ４）は発光サイリスタＴ１のしきい電圧ＶＴＨ（Ｔ１）に比べてより低下しているため、クロックパルスφ１のハイレベル電圧ＶＨをＶＴＨ（Ｔ４）＜ＶＨ＜ＶＴＨ（Ｔ１）と設定することで発光サイリスタＴ４のみがオン状態となって発光し、発光サイリスタＴ１はオフ状態のままとなる。そして次にクロックラインφ３をハイレベルからローレベルにすることで発光サイリスタＴ３はオフ状態になり、オン状態（発光状態）は発光サイリスタＴ３から発光サイリスタＴ４へ転送される。 For example, when only the clock line φ3 is at a high level and the light-emitting thyristor T3 is in the on state, the light emission from the light-emitting thyristor T3 is most strongly incident on the adjacent light-emitting thyristors T2 and T4, and the threshold voltage of these light emission is set. Reduce. At this time, since the light-emitting thyristors T1 and T5 are located farther from the light-emitting thyristor T3 than the light-emitting thyristors T2 and T4, the light incident from the light-emitting thyristor T3 is weak, and the threshold voltage of the light emission does not decrease much. In this state, when the clock line φ1 changes from the low level to the high level, the threshold voltage V TH (T4) of the light emitting thyristor T4 is lower than the threshold voltage V TH (T1) of the light emitting thyristor T1. , a high-level voltage V H of the clock pulse φ1 only V TH (T4) <V H <V TH (T1) and the light-emitting thyristor by setting T4 emits light in the oN state, the light-emitting thyristor T1 is in an off state Will remain. Then, when the clock line φ3 is changed from the high level to the low level, the light emitting thyristor T3 is turned off, and the on state (light emitting state) is transferred from the light emitting thyristor T3 to the light emitting thyristor T4.
このようにクロックラインφ１，φ２，φ３のクロックパルスのハイレベルを互いに少しずつ重なるように設定することで、発光サイリスタＴ０〜Ｔｎのオン状態（発光状態）は順次転送されていく。 In this way, by setting the high levels of the clock pulses on the clock lines φ1, φ2, and φ3 so as to slightly overlap each other, the on states (light emitting states) of the light emitting thyristors T0 to Tn are sequentially transferred.
また、図５の線図に示すように、発光サイリスタＴ３のみを強く発光させる場合には、発光サイリスタＴ３が発光するタイミングに合わせて発光信号φＩをハイレベルにする。これにより、その時のオン状態の発光素子である発光サイリスタＴ３のみが印加される電流量が増加し、発光強度Ｌ（Ｔ３）も大きくなる。 Further, as shown in the diagram of FIG. 5, when only the light emitting thyristor T3 emits light strongly, the light emission signal φI is set to the high level in accordance with the timing at which the light emitting thyristor T3 emits light. As a result, the amount of current applied only to the light-emitting thyristor T3 which is the light-emitting element at that time is increased, and the light emission intensity L (T3) is also increased.
従来の第１の発光装置は、この発光サイリスタＴ３の発光を外部へ照射する光として利用するものである。 The conventional first light-emitting device uses light emitted from the light-emitting thyristor T3 as light for irradiating the outside.
しかしながら、この従来の第１の発光装置では、図５に示す発光強度Ｌ（Ｔ０）〜Ｌ（Ｔ５）の線図からも分かるように、光プリンタヘッド等に適用する場合には、外部へ照射させる光を発光させる時以外でもスイッチング信号を転送するためのオン状態（発光状態）にある各発光サイリスタからある程度の発光（バイアス光）を生じる。これはオン状態を維持するための電流により各発光サイリスタから弱い発光が生じるためであるが、この従来の第１の発光装置を画像記録装置の光プリンタヘッド等に適用する場合は、このバイアス光も感光体に照射されてしまって本来の画像記録のための照射光に対してノイズとして作用するため、画像品質を悪化させる原因となるという問題点がある。 However, in this conventional first light-emitting device, as can be seen from the diagrams of the light emission intensities L (T0) to L (T5) shown in FIG. Even when light to be emitted is not emitted, a certain amount of light emission (bias light) is generated from each light emitting thyristor in an on state (light emission state) for transferring a switching signal. This is because weak light emission is generated from each light-emitting thyristor due to the current for maintaining the on-state. However, when this conventional first light-emitting device is applied to an optical printer head or the like of an image recording apparatus, this bias light is used. However, since the photosensitive member is irradiated with light and acts as noise with respect to the irradiation light for original image recording, there is a problem that the image quality is deteriorated.
そこで、このような問題点を解消するため、スイッチング信号の転送のための素子を分離してそれらの素子を電気的に制御する構造のものが提案されている（例えば、特許文献４を参照。）。 In order to solve such problems, a structure in which elements for transferring a switching signal are separated and these elements are electrically controlled has been proposed (see, for example, Patent Document 4). ).
図６にそのような自己走査機能を有する従来の第２の発光装置の基本構造の概略回路構成を等価回路図で示す。この従来の第２の発光装置における発光サイリスタアレイは、信号転送のためのスイッチ用のスイッチ用サイリスタ（Ｔ１〜Ｔｎ）が略直線状に配列された部分と、外部へ照射する光の発光用の発光用サイリスタ（Ｌ１〜Ｌｎ）が略直線状に配列された部分とを有している。スイッチ用サイリスタと発光用サイリスタとはそれぞれの対応したゲート端子同士が電気的に接続されており（例えば、ｎ番目のスイッチ用サイリスタＴｎとｎ番目の発光用サイリスタＬｎとのゲート端子同士が接続される。）、１番目のスイッチ用サイリスタＴ１のゲート端子はスタートパルスラインφＳに接続される。また、スイッチ用サイリスタＴ１〜Ｔｎの各々のゲート端子は負荷抵抗ＲＬを介して制御用電源ＶＧＫに接続され、アノード端子には２本のクロックラインφ１，φ２がそれぞれ１つおきに接続される。 FIG. 6 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional second light emitting device having such a self-scanning function. The light-emitting thyristor array in the conventional second light-emitting device has a portion in which switch thyristors (T1 to Tn) for switching signals are arranged substantially linearly, and a light-emitting device for emitting light to be irradiated to the outside. The light emitting thyristors (L1 to Ln) have portions arranged in a substantially straight line. The corresponding gate terminals of the switch thyristor and the light emitting thyristor are electrically connected to each other (for example, the gate terminals of the nth switch thyristor Tn and the nth light emitting thyristor Ln are connected to each other). The gate terminal of the first switch thyristor T1 is connected to the start pulse line φS. The gate terminals of the switch thyristors T1 to Tn are connected to the control power supply V GK via the load resistor RL, and the clock terminals φ1 and φ2 are connected to every other one of the anode terminals. The
また、２番目のスイッチ用サイリスタＴ２のゲート端子には１番目のスイッチ用サイリスタＴ１のゲート端子が転送方向指定ダイオードＤを介して電気的に接続され、以後、同様の接続の繰り返しで各ゲート端子が電気的に接続されている。 The gate terminal of the first switch thyristor T1 is electrically connected to the gate terminal of the second switch thyristor T2 via the transfer direction designating diode D. Thereafter, each gate terminal is repeatedly connected in the same manner. Are electrically connected.
このような従来の第２の発光装置における、従来の電気制御によるスイッチ素子を用いた発光状態の転送および発光について説明する。 A description will be given of the light emission state transfer and light emission using a switch element by conventional electrical control in such a conventional second light emitting device.
発光状態の転送はスタートパルスラインφＳがハイレベルからローレベルに変化することにより始まる。これにより、電気的に１番目のスイッチ用サイリスタＴ１の発光のしきい電圧が低下する。このときクロックラインφ２をローレベルからハイレベルにすることで、１番目のスイッチ用サイリスタＴ１がオン状態になり発光する。２番目のスイッチ用サイリスタＴ２以降は、転送方向指定ダイオードＤにより、１番目のスイッチ用サイリスタＴ１から離れるほど転送方向指定ダイオードＤの順方向電圧降下分に応じてスイッチ用サイリスタＴ２，Ｔ３・・のゲート端子にかかる電圧が上昇する。そのため、同じクロックラインφ２が接続されている３番目のスイッチ用サイリスタＴ３では発光のしきい電圧が転送方向指定ダイオードＤ２つ分の順方向電圧降下分だけ上昇することとなるので、クロックパルスφ２のハイレベルがこの３番目のスイッチ用サイリスタＴ３の発光のしきい電圧以下となるようなスタートパルスを用いることで、１番目のスイッチ用サイリスタＴ１のみがオン状態になり発光することとなる。 The light emission state transfer starts when the start pulse line φS changes from the high level to the low level. As a result, the threshold voltage for light emission of the first switch thyristor T1 is lowered. At this time, the clock line φ2 is changed from the low level to the high level, so that the first switch thyristor T1 is turned on to emit light. After the second switch thyristor T2, the transfer direction designating diode D causes the switch thyristors T2, T3,... To move away from the first switch thyristor T1, depending on the forward voltage drop of the transfer direction designating diode D. The voltage applied to the gate terminal rises. Therefore, in the third switch thyristor T3 to which the same clock line φ2 is connected, the light emission threshold voltage is increased by the forward voltage drop corresponding to the two transfer direction designating diodes D, so that the clock pulse φ2 By using a start pulse whose high level is equal to or lower than the threshold voltage for light emission of the third switch thyristor T3, only the first switch thyristor T1 is turned on to emit light.
この状態で発光用サイリスタＬ１〜Ｌｎ用の電源ラインφＩをローレベルからハイレベルにすると、１番目の発光用サイリスタＬ１においては発光のオン条件がゲート端子同士が電気的に接続されている１番目のスイッチ用サイリスタＴ１のオン条件と同じになるため、１番目の発光用サイリスタＬ１がオン状態になって発光し、１番目の発光部が発光して点灯することになる。次に、電源ラインφＩをローレベルに戻すことにより、１番目の発光用サイリスタＬ１はオフ状態になり発光が終了する。 In this state, when the power supply line φI for the light emitting thyristors L1 to Ln is changed from the low level to the high level, in the first light emitting thyristor L1, the light emission on condition is the first in which the gate terminals are electrically connected to each other. Therefore, the first light emitting thyristor L1 is turned on and emits light, and the first light emitting unit emits light and is lit. Next, by returning the power supply line φI to the low level, the first light-emitting thyristor L1 is turned off and light emission ends.
次に、１番目のスイッチ用サイリスタＴ１から２番目のスイッチ用サイリスタＴ２への発光状態の転送（オン条件の転送）について説明する。１番目の発光用サイリスタＬ１がオフ状態になってもクロックラインφ２がハイレベルのままなので、１番目のスイッチ用サイリスタＴ１はオン状態（発光状態）を保持する。このとき、２番目のスイッチ用サイリスタＴ２では１番目のスイッチ用サイリスタＴ１に比べて転送方向指定ダイオードＤ１つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなり、同じクロックラインφ１が接続されている４番目のスイッチ用サイリスタＴ４はそれよりさらに転送方向指定ダイオードＤ２つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなる。この状態でクロックラインφ１をローレベルからハイレベルにしたとき、２番目のスイッチ用サイリスタＴ２の発光のしきい電圧と２番目のスイッチ用サイリスタＴ４の発光のしきい電圧との間の電圧となるようにクロックパルスφ１のハイレベルを選べば、２番目のスイッチ用サイリスタＴ２のみがオン状態になり発光する。 Next, the light emission state transfer (transfer of the ON condition) from the first switch thyristor T1 to the second switch thyristor T2 will be described. Even when the first light-emitting thyristor L1 is turned off, the clock line φ2 remains at the high level, so the first switch thyristor T1 is kept in the on-state (light-emitting state). At this time, the voltage applied to the gate terminal of the second switch thyristor T2 is higher than the first switch thyristor T1 by the forward voltage drop of one transfer direction designation diode D, and the same clock line φ1 is connected. In the fourth switching thyristor T4, the voltage applied to the gate terminal is further increased by the forward voltage drop of two transfer direction designating diodes D. When the clock line φ1 is changed from the low level to the high level in this state, the voltage is between the light emission threshold voltage of the second switch thyristor T2 and the light emission threshold voltage of the second switch thyristor T4. Thus, if the high level of the clock pulse φ1 is selected, only the second switch thyristor T2 is turned on to emit light.
こうして２番目のスイッチ用サイリスタＴ２がオン状態（発光状態）となった後、クロックラインφ２をハイレベルからローレベルにすることにより、１番目のスイッチ用サイリスタＴ１は１番目の発光用サイリスタＬ１がオフ状態となったのと同様にオフ状態になり発光か終了する。このとき、スタートパルスラインφＳがローレベルからハイレベルに変化しているため、転送方向指定ダイオードＤにより１番目のスイッチ用サイリスタＴ１のゲート端子にかかる電圧はほぼ制御用電源ＶＧＫの電圧に等しくなり、発光のしきい電圧が最も低いスイッチ用サイリスタは２番目のスイッチ用サイリスタＴ２となる。こうして、スイッチ用サイリスタのオン状態（発光状態）は１番目のスイッチ用サイリスタＴ１から２番目のスイッチ用サイリスタＴ２に転送される。そして、このとき電源ラインφＩをローレベルからハイレベルにすると、２番目の発光用サイリスタＬ２のみがオン状態となり発光する。 After the second switch thyristor T2 is turned on (light emission state) in this way, the first switch thyristor T1 becomes the first light emission thyristor L1 by changing the clock line φ2 from the high level to the low level. In the same manner as when the light is turned off, the light is turned off and light emission ends. At this time, since the start pulse line φS changes from the low level to the high level, the voltage applied to the gate terminal of the first switch thyristor T1 by the transfer direction designation diode D is substantially equal to the voltage of the control power supply V GK. Thus, the switch thyristor having the lowest emission threshold voltage is the second switch thyristor T2. Thus, the ON state (light emission state) of the switch thyristor is transferred from the first switch thyristor T1 to the second switch thyristor T2. At this time, when the power supply line φI is changed from the low level to the high level, only the second light emitting thyristor L2 is turned on to emit light.
以上の操作を順次繰り返すことにより、スイッチ用サイリスタＴ０〜Ｔｎの発光状態が順次転送され、それに対応させて発光用サイリスタＬ１〜Ｌｎの発光状態の制御を行なうことができる。
上記の従来の第１の発光装置では、前述のように、スイッチング信号を転送するためのバイアス光の発生により、光プリンタヘッド等へ適用した場合に画像品質が悪化するという問題点がある。 As described above, the conventional first light emitting device has a problem that image quality deteriorates when applied to an optical printer head or the like due to generation of bias light for transferring a switching signal.
また、上記の従来の第２の発光装置では、信号転送用に電気的に駆動するスイッチ素子としてスイッチ用サイリスタを用い、その電気的制御により発光素子としての発光用サイリスタの発光状態の転送を実現しているため、転送方向指定のための転送方向指定ダイオードＤやスイッチ用サイリスタのゲート端子にかかる電圧を制御するための負荷抵抗ＲＬ等を必要としており、これらをサイリスタ（ｐｎｐｎ）構造の一部を使用して形成している。そのためスイッチ用サイリスタの構成が複雑となり、製造に際しても工程数が多くなってしまい生産性に劣るという問題点がある。 Further, in the above-described conventional second light emitting device, a switch thyristor is used as a switch element that is electrically driven for signal transfer, and the light emission state transfer of the light emitting thyristor as the light emitting element is realized by electrical control thereof. Therefore, a transfer direction designating diode D for designating the transfer direction and a load resistor RL for controlling the voltage applied to the gate terminal of the switch thyristor are required. These are one of the thyristor (pnpn) structures. The part is formed using. Therefore, the configuration of the switch thyristor is complicated, and there is a problem that the number of processes is increased in manufacturing and the productivity is inferior.
また、上記の従来の第２の発光装置では、光プリンタヘッド等に適用する場合には、発光サイリスタが外部へ照射させる光を発光させる時以外でも、オン状態にあるスイッチ用サイリスタからある程度の発光を生じる。これは、スイッチ用サイリスタにおいて信号転送のために必要とするもので、その発光強度は発光用サイリスタに比べ小さいが、この従来の第２の発光装置を光プリンタヘッド等に適用する場合には、このスイッチ用サイリスタからの光も感光体に照射されてしまって本来の画像記録のための照射光に対してノイズとして作用するため、画像品質を悪化させる原因となるという問題点がある。さらに、スイッチ用サイリスタからの発光が発光用サイリスタに照射されることにより、発光させたい発光サイリスタ以外の発光サイリスタのしきい電圧を下げ、誤作動を生じさせてしまい、光プリンタヘッド等に適用した場合に画像品質が悪くなるという問題点がある。 In addition, in the above-described conventional second light emitting device, when applied to an optical printer head or the like, a certain amount of light is emitted from the switch thyristor in the on state even when the light emitting thyristor emits light to be emitted to the outside. Produce. This is necessary for signal transfer in the switch thyristor, and its light emission intensity is smaller than that of the light emitting thyristor. However, when this conventional second light emitting device is applied to an optical printer head or the like, Since the light from the switch thyristor is also irradiated on the photosensitive member and acts as noise on the irradiation light for original image recording, there is a problem that the image quality is deteriorated. Furthermore, when the light emission from the switch thyristor is irradiated to the light emission thyristor, the threshold voltage of the light emitting thyristor other than the light emitting thyristor desired to emit light is lowered, causing a malfunction, and applied to an optical printer head or the like. In this case, there is a problem that the image quality is deteriorated.
本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、全体構造を簡便化することが可能であり、信頼性にも優れた、光励起による転送スイッチ素子を集積した発光装置を提供することにある。また、本発明の他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像記録装置を提供することにある。 The present invention has been made in view of the problems in the conventional techniques as described above, and an object of the present invention is to provide a transfer switch element by optical excitation that can simplify the entire structure and is excellent in reliability. It is an object to provide a light emitting device in which the above are integrated. Another object of the present invention is to provide an image recording apparatus using the light emitting device of the present invention, which can obtain a recorded image with good image quality.
本発明における発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、第１のアノード端子と第１のカソード端子と第１のゲート端子とを有する３端子発光スイッチ素子を多数個、１つの前記３端子発光スイッチ素子からの発光が隣接する前記３端子発光スイッチ素子に入射するように基板上に直線状に配列するとともに、２本または３本のクロックラインを前記３端子発光スイッチ素子の各々の前記第１のアノード端子または前記第１のカソード端子に順々に接続した３端子発光スイッチ素子アレイと、
発光のしきい電圧またはしきい電流を外部から第２のゲート端子を介して電気的に制御可能な、第２のアノード端子と第２のカソード端子と前記第２のゲート端子とを有する３端子発光素子を多数個、前記３端子発光スイッチ素子に対応させて前記基板上に配列するとともに、前記３端子発光素子の前記第２のゲート端子をそれぞれ対応する前記３端子発光スイッチ素子の前記第１のゲート端子と電気的に接続し、前記３端子発光素子の前記第２のアノード端子または前記第２のカソード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、
前記３端子発光スイッチ素子および前記３端子発光素子は、それぞれ一方導電型半導体基板の上に、第１の一方導電型半導体層と第１の他方導電型半導体層と第２の一方導電型半導体層とが順次積層された受光部と、この受光部上に第３の一方導電型半導体層と第２の他方導電型半導体層とが積層された発光部とを有するとともに、前記第２の他方導電型半導体層に前記第１および第２のアノード端子または前記第１および第２のカソード端子のうちの一方を、前記一方導電型半導体基板または前記第１の一方導電型半導体層に前記第１および第２のカソード端子または前記第１および第２のアノード端子のうちの他方を、前記第２または第３の一方導電型半導体層に前記第１および第２のゲート端子をそれぞれ電気的に接続した発光サイリスタであり、
前記クロックラインの１本は、他のクロックラインの上に絶縁層を介して、前記３端子発光スイッチ素子アレイを上面から前記３端子発光素子アレイ側の側面にかけて覆うように形成されていることを特徴とするものである。
The light-emitting device according to the present invention includes a first anode terminal, a first cathode terminal, and a first gate terminal, which can control a light emission threshold voltage or threshold current by irradiating light from the outside. A number of terminal light emitting switch elements are arranged in a straight line on the substrate so that light emitted from one of the three terminal light emitting switch elements is incident on the adjacent three terminal light emitting switch element, and two or three clocks are provided. 3 and terminal light emitting switch element array connected in turn to the line each of said first anode terminal or the first cathode terminal of the 3-terminal light emitting switch element,
The threshold voltage or the threshold current of the light emitting from the outside through the second gate terminal electrically-controllable, three-terminal having said second anode terminal and the second cathode terminal second gate terminal A plurality of light emitting elements are arranged on the substrate in correspondence with the three-terminal light-emitting switch elements, and the second gate terminals of the three-terminal light-emitting elements respectively correspond to the first of the three-terminal light-emitting switch elements . A three-terminal light-emitting element array electrically connected to a gate terminal of the three-terminal light-emitting element, wherein the second anode terminal or the second cathode terminal of the three-terminal light-emitting element is connected to a line for supplying voltage or current for light emission; It has
The three-terminal light-emitting switching element and the three-terminal light-emitting element are each formed on a first conductive semiconductor substrate, a first one conductive semiconductor layer, a first other conductive semiconductor layer, and a second one conductive semiconductor layer. And a light emitting part in which a third one-conductivity-type semiconductor layer and a second other-conductivity-type semiconductor layer are laminated on the light-receiving part, and the second other-conductivity type semiconductor layer to said first and second anode terminal or the first and second one of the cathode terminals, said first and said one conductivity type semiconductor substrate or the first one conductivity type semiconductor layer the other of the second cathode terminal or the first and second anode terminal and connected to the second or third one conductivity type semiconductor layer on said first and second gate terminals, respectively electrically Luminous siri It is the data,
One of the clock lines is formed so as to cover the three-terminal light-emitting switch element array from the upper surface to the side surface on the three-terminal light-emitting element array side through an insulating layer on the other clock lines. It is a feature.
また、本発明の画像記録装置は、上記本発明の発光装置を感光体への露光装置に使用していることを特徴とするものである。 The image recording apparatus of the present invention is characterized in that the light emitting device of the present invention is used in an exposure device for a photoreceptor.
本発明の発光装置によれば、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの３端子発光スイッチ素子からの発光が隣接する３端子発光スイッチ素子に入射するように基板上に直線状に配列するとともに、２本または３本のクロックラインを３端子発光スイッチ素子の各々のアノード端子またはカソード端子に順々に接続した３端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光素子を多数個、３端子発光スイッチ素子に対応させて基板上に配列するとともに、３端子発光素子のゲート端子をそれぞれ対応する３端子発光スイッチ素子のゲート端子と電気的に接続し、３端子発光素子のアノード端子またはカソード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、３端子発光スイッチ素子および３端子発光素子は、それぞれ一方導電型半導体基板の上に、第１の一方導電型半導体層と第１の他方導電型半導体層と第２の一方導電型半導体層とが順次積層された受光部と、この受光部上に第３の一方導電型半導体層と第２の他方導電型半導体層とが積層された発光部とを有するとともに、第２の他方導電型半導体層にアノード端子またはカソード端子を、一方導電型半導体基板または第１の一方導電型半導体層にカソード端子またはアノード端子を、第２または第３の一方導電型半導体層にゲート端子をそれぞれ電気的に接続した発光サイリスタであり、クロックラインの１本は、他のクロックラインの上に絶縁層を介して、３端子発光スイッチ素子アレイを上面から３端子発光素子アレイ側の側面にかけて覆うように形成されていることから、三端子発光スイッチ素子による信号転送を発光サイリスタの光励起により行なう構成としたことで、三端子発光スイッチ素子アレイ部に転送方向指定ダイオードやゲート電圧制御のための負荷抵抗等を必要とせず、従来の発光装置に比べて簡便化したアレイ構造で三端子発光スイッチ素子アレイ部を構成することができ、製造に際しても工程数を削減することができる。また、クロックラインの１本は、他のクロックラインの上に絶縁層を介して、３端子発光スイッチ素子アレイを上面から３端子発光素子アレイ側の側面にかけて覆うように形成されていることから、このクロックラインの１本が遮光層として機能するため、三端子発光スイッチアレイからの漏れ光のうち基板の表面に垂直方向の発光と３端子発光素子方向の発光とが外部に漏れることがないので、３端子発光スイッチ素子アレイにおいて発光状態を転送すべき隣接した３端子発光スイッチ素子方向への発光のみを効率良く利用することができ、漏れ光の影響を抑制することができるとともに、３端子発光素子アレイからの出力光のみを外部に効率良く取り出すことができるものとなる。このように、本発明の発光装置によれば、別途遮光層を設ける必要がないため、簡便な構造で漏れ光の影響を抑制した信頼性の高い発光装置を構成することができ、製造に際しても、工程数を増やすことなく製造できるものとなる。 According to the light emitting device of the present invention, a large number of three-terminal light emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, which can control the light emission threshold voltage or threshold current by irradiating light from the outside. Each of the three-terminal light-emitting switch elements is arranged in a straight line on the substrate so that light emitted from one three-terminal light-emitting switch element is incident on an adjacent three-terminal light-emitting switch element. A three-terminal light-emitting switch element array sequentially connected to the anode terminal or the cathode terminal, and an anode terminal and a cathode terminal capable of electrically controlling the threshold voltage or threshold current of light emission from the outside via the gate terminal; A number of three-terminal light-emitting elements having gate terminals are arranged on the substrate in correspondence with the three-terminal light-emitting switch elements, and the three-terminal light-emitting elements The three terminals are electrically connected to the gate terminals of the corresponding three-terminal light-emitting switch elements, and the anode terminal or cathode terminal of the three-terminal light-emitting element is connected to a line for supplying voltage or current for light emission. A three-terminal light-emitting switch element and a three-terminal light-emitting element, each having a first one-conductivity-type semiconductor layer and a first other-conductivity-type semiconductor layer on one-conductivity-type semiconductor substrate. A light-receiving portion in which a second one-conductivity-type semiconductor layer is sequentially stacked; and a light-emitting portion in which a third one-conductivity-type semiconductor layer and a second other-conductivity-type semiconductor layer are stacked on the light-receiving portion. In addition, an anode terminal or a cathode terminal is provided on the second other conductivity type semiconductor layer, a cathode terminal or an anode terminal is provided on the one conductivity type semiconductor substrate or the first one conductivity type semiconductor layer, and a second type. Is a light emitting thyristor in which the gate terminal is electrically connected to the third one-conductivity type semiconductor layer, and one of the clock lines is a three-terminal light emitting switch element array via an insulating layer on the other clock line. Is formed so as to cover from the upper surface to the side surface on the three-terminal light-emitting element array side, so that the signal transfer by the three-terminal light-emitting switch element is performed by the light excitation of the light-emitting thyristor. In addition, a three-terminal light-emitting switch element array section can be configured with a simplified array structure compared to conventional light-emitting devices, without requiring a transfer direction designating diode or a load resistance for gate voltage control. The number of processes can be reduced. One of the clock lines is formed so as to cover the three-terminal light-emitting switch element array from the upper surface to the side surface on the side of the three-terminal light-emitting element array via an insulating layer on the other clock lines. Since one of the clock lines functions as a light shielding layer, light emitted from the three-terminal light emitting switch array in a direction perpendicular to the surface of the substrate and light emitted in the direction of the three-terminal light emitting element does not leak to the outside. In the three-terminal light-emitting switch element array, it is possible to efficiently use only the light emitted in the direction of the adjacent three-terminal light-emitting switch element to which the light emission state is to be transferred. Only output light from the element array can be efficiently extracted outside. As described above, according to the light emitting device of the present invention, since it is not necessary to provide a separate light shielding layer, it is possible to configure a highly reliable light emitting device that has a simple structure and suppresses the influence of leakage light. It can be manufactured without increasing the number of steps.
そして、本発明の画像記録装置によれば、電子写真方式の画像記録装置であって、本発明の発光装置を感光体への露光装置に使用していることから、露光装置としての発光装置において感光体への画像露光を行なうための発光素子と信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装して露光装置を構成する回路基板を小型化することができ、またこの回路基板とのワイヤボンディングの数や回路基板に搭載すべき駆動ＩＣの数を低減することができるので、小型化が可能で、かつ低コストの露光装置を備えた画像記録装置を提供することができるものとなる。また、従来の発光装置におけるようなバイアス光や漏れ光の問題もないので、電子写真方式の画像記録によって優れた画像品質の画像を得ることができるものとなる。 According to the image recording apparatus of the present invention, since the electrophotographic image recording apparatus uses the light emitting device of the present invention for the exposure device for the photosensitive member, in the light emitting device as the exposure device. Since the light emitting element for performing image exposure on the photosensitive member and the switch element for signal transfer can be integrated, a circuit board that mounts the light emitting device and constitutes the exposure apparatus is provided. The size can be reduced, and the number of wire bondings to the circuit board and the number of drive ICs to be mounted on the circuit board can be reduced, so that it is possible to reduce the size and provide a low-cost exposure apparatus. An image recording apparatus can be provided. Further, since there is no problem of bias light and leakage light as in the conventional light emitting device, an image with excellent image quality can be obtained by electrophotographic image recording.
以下、図面を参照して本発明の発光装置の実施の形態の例について説明する。 Hereinafter, an example of an embodiment of a light emitting device of the present invention will be described with reference to the drawings.
図１は本発明の発光装置の実施の形態の一例を示す要部平面図であり、図２は図１におけるＡ−Ａ’線断面図であり、図３は図１におけるＢ−Ｂ’線断面図である。 FIG. 1 is a main part plan view showing an example of an embodiment of a light emitting device of the present invention, FIG. 2 is a cross-sectional view taken along line AA ′ in FIG. 1, and FIG. 3 is a line BB ′ in FIG. It is sectional drawing.
図１〜図３に示す例のように、本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの３端子発光スイッチ素子からの発光が隣接する３端子発光スイッチ素子に入射するように基板１上に直線状に配列するとともに、２本または３本のクロックライン（この例では３本のクロックライン10（φ１），11（φ２），12（φ３））を３端子発光スイッチ素子の各々のアノード端子または前記カソード端子に順々に接続した３端子発光スイッチ素子アレイ17と、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光素子を多数個、３端子発光スイッチ素子に対応させて基板１上に配列するとともに、３端子発光素子のゲート端子をそれぞれ対応する３端子発光スイッチ素子のゲート端子とゲート間配線９によって電気的に接続し、３端子発光素子のアノード端子または前記カソード端子を発光のための電圧または電流を供給するライン８（φＩ）に接続した３端子発光素子アレイ16とを具備しており、３端子発光スイッチ素子および３端子発光素子は、それぞれ一方導電型半導体基板１の上に、第１の一方導電型半導体層２と第１の他方導電型半導体層３と第２の一方導電型半導体層４ａとが順次積層された受光部と、この受光部上に第３の一方導電型半導体層４ｂと第２の他方導電型半導体層５とが積層された発光部とを有するとともに、第２の他方導電型半導体層５にアノード端子またはカソード端子を、一方導電型半導体基板１または第１の一方導電型半導体層２に、この例では一方導電型半導体基板１にカソード端子またはアノード端子を、第２または第３の一方導電型半導体層４ａ，４ｂに、この例では第２の一方導電型半導体層４ａにゲート端子をそれぞれ電気的に接続した発光サイリスタであり、クロックラインの１本（この例ではクロックライン11（φ２））は、他のクロックライン（この例ではクロックライン10（φ１），12（φ３））の上に絶縁層14を介して、３端子発光スイッチ素子アレイ17を上面から３端子発光素子アレイ16側の側面にかけて覆うように形成されているものである。
As in the example shown in FIGS. 1 to 3, the light-emitting device of the present invention includes an anode terminal, a cathode terminal, and a gate terminal that can control a threshold voltage or a threshold current of light emission by irradiating light from the outside. Are arranged in a straight line on the
この例において、発光サイリスタを発光素子として用いた素子アレイは、信号転送のためのスイッチ用の発光サイリスタである三端子発光スイッチ素子が直線状に配列された３端子発光スイッチ素子アレイ17に、これと同様の発光サイリスタからなるスタート用スイッチサイリスタ18が接続された部分と、発光用の発光サイリスタである三端子発光素子が直線状に配列された３端子発光素子アレイ16の部分とからなり、それぞれの素子アレイ16，17に対応した３端子発光スイッチ素子のゲート端子と、３端子発光素子のゲート端子とが、ゲート端子同士を共通化した配線であるゲート間配線９により電気的に接続されている。また、スタート用スイッチサイリスタ18のゲート端子は、スタートパルスラインφＳに接続されており、３端子発光スイッチ素子のアノード端子またはカソード端子には、３本のクロックライン10（φ１），11（φ２），12（φ３）がそれぞれ順次２個おきに１本ずつ接続されている。
In this example, an element array using a light emitting thyristor as a light emitting element is divided into a three terminal light emitting
また、本発明に用いる発光サイリスタを構成する各半導体層のエネルギーギャップおよびキャリア密度は、発光サイリスタの受光感度，外部への光取り出し効率および発光効率を高めるように設計することが好ましい。具体的には、第３の一方導電型半導体層４ｂのエネルギーギャップが第２の一方導電型半導体層４ａおよび第２の他方導電型半導体層５より大きく、第２の他方導電型半導体層５のエネルギーギャップが第１の他方導電型半導体層３に比べ大きくすればよい。
In addition, the energy gap and carrier density of each semiconductor layer constituting the light emitting thyristor used in the present invention are preferably designed so as to increase the light receiving sensitivity, the light extraction efficiency to the outside, and the light emitting efficiency of the light emitting thyristor. Specifically, the energy gap of the third one-conductivity-type semiconductor layer 4b is larger than that of the second one-conductivity-type semiconductor layer 4a and the second other-conductivity-
このようなエネルギーギャップとすることで主たる発光層となる第２の他方導電型半導体層５に電子および正孔を効率よく閉じ込めることができるので、内部量子効率が高く、発光効率の高い発光サイリスタとなるとともに、主たる受光層となる第１の他方導電型半導体層３のエネルギーギャップが主たる発光層となる第２の他方導電型半導体層５に比べ小さいものとなるので、隣接する発光サイリスタが発光する光を効率良く受光することができ、受光感度の優れた発光サイリスタとなる。
By setting such an energy gap, electrons and holes can be efficiently confined in the second other-conductivity-
このような発光サイリスタにおいて、一方導電型をｎ型，他方導電型をｐ型とした発光サイリスタは、クロックライン10（φ１），11（φ２），12（φ３）およびライン８（φＩ）がアノード端子に接続される構成となり、カソード電圧を０Ｖとすると、発光サイリスタに電圧または電流を印加する電源に正電源を用いることができるため好ましい。また、一方導電型をｐ型，他方導電型をｎ型としても、バイアス電圧の極を反対とすることにより一方導電型をｎ型，他方導電型をｐ型とした発光サイリスタと同様の動作を得ることができる。このため、発光部の光取り出し効率および発光効率や受光部の受光感度が最適となるように発光サイリスタを構成する各半導体層の組み合わせを選択し、これらの各半導体層を作製するための製造上の観点から導電型を決定してもよい。 In such a light-emitting thyristor, a light-emitting thyristor having one conductivity type as n-type and the other conductivity type as p-type has clock lines 10 (φ1), 11 (φ2), 12 (φ3) and line 8 (φI) as anodes. It is preferable that the cathode voltage be 0 V because a positive power source can be used as a power source for applying voltage or current to the light emitting thyristor. Also, even if one conductivity type is p-type and the other conductivity type is n-type, the same operation as a light-emitting thyristor having one conductivity type n-type and the other conductivity type p-type can be achieved by reversing the polarity of the bias voltage. Obtainable. For this reason, the combination of the semiconductor layers constituting the light-emitting thyristor is selected so that the light extraction efficiency and the light-emitting efficiency of the light-emitting part and the light-receiving sensitivity of the light-receiving part are optimized, and the manufacturing process for manufacturing these semiconductor layers is selected. From the point of view, the conductivity type may be determined.
以下、一方導電型をｎ型，他方導電型をｐ型として説明する。これにより、本発明の発光装置は第２の他方導電型半導体層５にアノード端子が接続され、このアノード端子に３本のクロックライン10（φ１），11（φ２），12（φ３）が順々に接続され、一方導電型半導体基板１にカソード端子が接続され、３端子発光素子のアノード端子に発光のための電圧または電流を供給するライン８（φＩ）が接続された構成となる。
In the following description, one conductivity type is n-type and the other conductivity type is p-type. Thus, in the light emitting device of the present invention, the anode terminal is connected to the second other conductive
一方導電型（ｎ型）半導体基板１は、III／Ｖ族半導体層やII／ＶＩ族半導体層が成長可能なものであり、例えば、ＧａＡｓ，ＩｎＰ，ＧａＰ，Ｓｉ，Ｇｅ等からなる。
On the other hand, the conductive type (n-type)
第１の一方導電型（ｎ型）半導体層２は、エネルギーギャップが主たる発光層である第２の他方導電型（ｐ型）半導体層５より小さく、キャリア密度は１×10１８ｃｍ−３程度のものが望ましく、例えば、ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＰ等からなる。
The first one-conductivity-type (n-type)
第１の他方導電型（ｐ型）半導体層３は、エネルギーギャップが第１の一方導電型（ｎ型）半導体層２より小さく、キャリア密度は１×10１８ｃｍ−３程度のものが望ましく、例えば、ＡｌＧａＡｓ，ＧａＡｓ等からなる。特に、この層の厚みを50〜1000Åとすると、受光部のフォトトランジスタとして機能する部分（ｎｐｎ部）の電流増幅率が大きくなるので、効率良く外部からの光を受光できるものとなる。
The first other conductivity type (p-type)
第２の一方導電型（ｎ型）半導体層４ａは、エネルギーギャップが第１の一方導電型（ｎ型）半導体層２より小さく、キャリア密度は全層の中で最も小さく１×10１６ｃｍ−３〜１×10１７ｃｍ−３程度のものであることが望ましく、例えば、ＧａＡｓ，ＡｌＧａＡｓ等からなる。
The second one-conductivity-type (n-type) semiconductor layer 4a has an energy gap smaller than that of the first one-conductivity-type (n-type)
第３の一方導電型（ｎ型）半導体層４ｂは、エネルギーギャップが第２の他方導電型（ｐ型）半導体層５より大きく、キャリア密度は１×10１７〜１×10１８ｃｍ−３程度のものが望ましく、例えば、ＡｌＧａＡｓ，ＩｎＡｌＧａＰ等からなる。特に、ＡｌｙＧａ１−ｙＡｓ（０＜ｙ≦0.5）からなるものとすると、電子のキャリア密度を高くでき、主たる発光層である第２の他方導電型（ｐ型）半導体層５により多くの電子を注入できるため、内部量子効率を高くすることができる。
The third one conductivity type (n-type) semiconductor layer 4b has an energy gap larger than that of the second other conductivity type (p-type)
第２の他方導電型（ｐ型）半導体層５は、主たる発光層となる層であって、エネルギーギャップが第３の一方導電型（ｎ型）半導体層４ｂより小さいものが望ましく、例えば、ＡｌＧａＡｓ，ＩｎＡｌＧａＰ等からなるものとすると、高い内部量子効率を得ることができる。
The second other conductivity type (p-type)
なお、図２および図３において一方導電型（ｎ型）半導体基板１と、第１の一方導電型（ｎ型）半導体層２との間には、一方導電型（ｎ型）バッファ層を介在させてもよい。また、第２の他方導電型（ｐ型）半導体層５とアノード端子との間には、他方導電型（ｐ型）オーミックコンタクト層６を介在させてもよい。
2 and 3, a one-conductivity type (n-type) buffer layer is interposed between the one-conductivity type (n-type)
13は、オーミックコンタクト層６上に設けられ、オーミックコンタクト層６とオーミック接合をしてアノード端子として機能する金属層であり、例えば、Ａｕ，ＡｕＧｅ，ＡｕＺｎ等からなる。ここで、図２および図３に示すように、金属層13を、オーミックコンタクト層６のほぼ全面を覆うように形成することにより、発光サイリスタの各半導体層への電界を均一化でき、これによって放射される光の発光強度を増すことができる。
13 is a metal layer that is provided on the ohmic contact layer 6 and functions as an anode terminal by making ohmic contact with the ohmic contact layer 6 and is made of, for example, Au, AuGe, AuZn, or the like. Here, as shown in FIGS. 2 and 3, by forming the
ゲート間配線９は、第２の一方導電型（ｎ型）半導体層４ａとオーミック接合をして発光サイリスタにおけるゲート端子として機能するものであり、例えば、Ａｕ，ＡｕＧｅ，Ｎｉ等からなる。
The
15は、一方導電型（ｎ型）半導体基板１とオーミック接合をして、カソード端子として機能する裏面電極であり、例えば、Ａｕ，ＡｕＧｅ，Ｎｉ等からなる。
ライン８（φＩ）は、オーミックコンタクト層６上に設けられ、アノード端子として機能するものであり、例えば、Ａｕ，ＡｕＧｅ，Ｎｉ等からなる。 The line 8 (φI) is provided on the ohmic contact layer 6 and functions as an anode terminal, and is made of, for example, Au, AuGe, Ni, or the like.
スタートパルスラインφＳは、スタート用スイッチサイリスタ18の第２の一方導電型（ｎ型）半導体層４ａとオーミック接合され、その一部にスタート用スイッチサイリスタ18のゲート端子としての機能を持たせたものであり、例えば、Ａｕ，ＡｕＧｅ，Ｎｉ等からなる。
The start pulse line φS is in ohmic contact with the second one-conductivity type (n-type) semiconductor layer 4a of the
次に、金属層13とともにアノード端子として機能するクロックライン10（φ１），11（φ２），12（φ３）について説明する。
Next, the clock lines 10 (φ1), 11 (φ2), and 12 (φ3) that function as the anode terminal together with the
クロックライン11（φ２）は、他のクロックライン10（φ１），12（φ３）の上に絶縁層14を介して３端子発光スイッチ素子アレイ17を上面から３端子発光素子アレイ16側の側面にかけて覆うように形成されている。以下、クロックライン11（φ２）を上層のクロックライン，クロックライン10（φ１），12（φ２）を下層のクロックラインと呼ぶ。このようなクロックライン11（φ２）は、特に３端子発光スイッチ素子アレイ17と三端子発光素子アレイ16とが基板１上に並列に配設されているときに、３端子発光スイッチ素子からの発光のうち、基板１の表面に垂直方向の光と３端子発光素子アレイ16方向への光とを遮光するように設けられる。クロックライン11（φ２）をこのような構成とすることにより、３端子発光スイッチ素子アレイ17からの漏れ光のうち基板１の表面に垂直な方向の光と３端子発光素子アレイ16方向への光とをこのクロックライン11（φ２）によって十分に遮光できるので、本発明の発光装置を電子写真方式の画像記録装置に露光装置として用いた場合に、そのような漏れ光による画像の劣化が発生せず優れた画像品質を得ることができるものとなる。
The clock line 11 (φ2) extends from the top surface to the side surface on the side of the three-terminal light emitting
ここで、図２および図３に示すように、クロックライン11（φ２）を３端子発光スイッチ素子アレイ17の３端子発光素子アレイ16側と反対側の面にも形成するときには、３端子発光スイッチ素子アレイ17からの漏れ光をさらに確実に遮光することができるものとなる。
Here, as shown in FIGS. 2 and 3, when the clock line 11 (φ2) is also formed on the surface of the three-terminal light-emitting
このようなクロックライン11（φ２）は、３端子発光スイッチ素子からの発光を２〜３μｍ程度の厚みでほぼ完全に吸収するような導体、あるいは３端子発光スイッチ素子からの発光に対して反射率の高い導体であれば種々の材料を用いることができる。特に３端子発光スイッチ素子からの発光に対して反射率の高い導体を用いることより、漏れ光を遮光することに加えて、発光装置の外部へ放射される光をクロックライン11（φ２）により反射して隣接する３端子発光スイッチ素子の受光部へ入射させることができ、３端子発光スイッチ素子の受光部へ入射される光量がより多くなるので、受光効率の極めて高い発光装置とすることができる。３端子発光スイッチ素子からの発光に対して反射率の高い導体としては、例えば、Ａｌ，Ａｕ，ＡｕＧｅ，ＡｕＺｎ等があり、通常の薄膜を作製する方法で成膜し、フォトリソグラフィ技術により所望のパターンに形成すればよい。 Such a clock line 11 (φ2) has a reflectivity with respect to light emitted from the three-terminal light-emitting switch element, or a conductor that absorbs light from the three-terminal light-emitting switch element almost completely with a thickness of about 2 to 3 μm. Various materials can be used as long as the conductor is high. In particular, by using a highly reflective conductor for the light emitted from the three-terminal light emitting switch element, in addition to shielding the leaked light, the light emitted to the outside of the light emitting device is reflected by the clock line 11 (φ2). Thus, the light can be made incident on the light receiving portion of the adjacent three-terminal light emitting switch element, and the amount of light incident on the light receiving portion of the three terminal light emitting switch element is increased, so that a light emitting device with extremely high light receiving efficiency can be obtained. . For example, Al, Au, AuGe, AuZn and the like are conductors having high reflectivity with respect to light emitted from the three-terminal light-emitting switch element. What is necessary is just to form in a pattern.
また、クロックライン10（φ１），11（φ２），12（φ３）をこのような構成とすることで、漏れ光を遮光する機能および３端子発光スイッチ素子からの光を隣接する３端子発光スイッチ素子の受光部へ反射させる機能をもつ遮光層および反射層を新たに形成しなくても、簡便な構造で漏れ光の影響を抑制した信頼性の高い発光装置を構成することができ、製造に際しても、工程数を増やすことなく製造できるものとなる。 In addition, the clock lines 10 (φ1), 11 (φ2), and 12 (φ3) have such a configuration, so that the leakage light is blocked and the light from the three-terminal light-emitting switch element is adjacent to the three-terminal light-emitting switch. Even without newly forming a light-shielding layer and a reflective layer that have the function of reflecting to the light-receiving part of the element, a highly reliable light-emitting device with a simple structure that suppresses the influence of leakage light can be configured. However, it can be manufactured without increasing the number of steps.
クロックライン10（φ１），11（φ２），12（φ３）をこのような構成とするためには、例えば、オーミックコンタクト層６の少なくとも一部を露出させるとともに発光サイリスタの各半導体層を覆うように設けた保護層７上に下層のクロックライン10（φ１），12（φ３）を設け、露出したオーミックコンタクト層６上に金属層13を設ける。ここで、クロックライン10（φ１）またはクロックライン12（φ３）をアノード端子の機能を持つ金属層13に電気的に接続するときには、絶縁層７上のクロックライン10（φ１）またはクロックライン12（φ３）が金属層13と一体となるようなパターンに各クロックライン10（φ１），12（φ３）および金属層13を形成すればよい。次に、これら下層のクロックライン10（φ１），12（φ３）を覆い、かつ金属層13を上層のクロックライン11（φ２）が電気的に接続される部位を除いて覆うように形成された絶縁層14上にクロックライン11（φ２）を所望のパターンに形成すればよい。
In order to make the clock lines 10 (φ1), 11 (φ2), and 12 (φ3) as described above, for example, at least a part of the ohmic contact layer 6 is exposed and each semiconductor layer of the light-emitting thyristor is covered. The lower clock lines 10 (φ 1) and 12 (φ 3) are provided on the
クロックライン10（φ１），12（φ３）は導体であれば種々の材料を用いることができるが、金属層13と同一材料を用いて、同一工程にて形成することが好ましい。また、クロックライン12（φ２）と同一材料を用いて、下層のクロックライン10（φ１），12（φ３）に漏れ光を遮光する機能および３端子発光スイッチ素子からの光を隣接する３端子発光スイッチ素子の受光部へ反射させる機能を持たせてもよい。
Various materials can be used for the clock lines 10 (φ1) and 12 (φ3) as long as they are conductors. However, it is preferable to use the same material as the
保護層７は、下層のクロックライン10（φ１），12（φ３）あるいは発光のための電圧または電流を供給するライン８（φＩ）と、発光サイリスタの各半導体層との電気的絶縁性を確保するとともに、各半導体層の酸化等による劣化を防ぐためのものであり、ポリイミド等の透光性があり、かつ平坦性のある絶縁性膜が用いられる。
The
また、絶縁層14は、下層のクロックライン10（φ１），12（φ３）と、上層のクロックライン11（φ２）との電気的絶縁性を確保するためのものであり、ＳｉＯｘ、Ｓｉ３Ｎ４等の透光性のある絶縁性膜が用いられる。
The insulating
なお、以上の構成の本発明の発光装置において、一方導電型をｐ型，他方導電型をｎ型としてもよく、これにより、本発明の発光装置は第２の他方導電型半導体層５にカソード端子が接続され、このカソード端子に３本のクロックライン10（φ１），11（φ２），12（φ３）が順々に接続され、一方導電型半導体基板１にアノード端子が接続され、３端子発光素子のカソード端子に発光のための電圧または電流を供給するライン８（φＩ）が接続された構成となる。この場合、一方導電型（ｐ型）半導体基板１としては、例えばＧａＡｓ，ＩｎＰ，ＧａＰ，Ｓｉ，Ｇｅ等を用いればよい。
In the light emitting device of the present invention having the above configuration, one conductivity type may be p-type and the other conductivity type may be n-type, so that the light emitting device of the present invention has a cathode on the second other conductivity
図４は本発明の発光装置の実施の形態の例における概略回路構成を示す等価回路図である。３端子発光スイッチ素子アレイ17を構成する３端子発光スイッチ素子としての発光サイリスタＴ０〜Ｔｎと、３端子発光素子アレイ16を構成する３端子発光素子としての発光サイリスタＬ１〜Ｌｎとが、それぞれ直線状に配列されて並列に配設されており、それぞれの素子アレイの対応した発光サイリスタＴ１〜Ｔｎのゲート端子と発光サイリスタＬ１〜Ｌｎのゲート端子とが電気的に接続されており（例えば、３端子発光スイッチ素子アレイ17のｉ番目（ｉ＜ｎ）の発光サイリスタＴｉのゲート端子と、３端子発光素子アレイ16のｉ番目の発光サイリスタＬｉのゲート端子とが接続される。）、スタート用のスイッチサイリスタＴ０のゲート端子にはスタートパルスラインφＳが接続されている。このスタート用のスイッチサイリスタＴ０を含めて、３端子発光スイッチ素子アレイの発光サイリスタのアノード端子には、３本のクロックライン（φ１〜φ３）がそれぞれ順々に、２個おきに１本ずつ接続されている。
FIG. 4 is an equivalent circuit diagram showing a schematic circuit configuration in the example of the embodiment of the light emitting device of the present invention. The light emitting thyristors T0 to Tn as the three terminal light emitting switch elements constituting the three terminal light emitting
このように構成された例を基に、本発明の発光装置におけるスイッチング信号の転送および発光の動作について説明する。 Based on the example configured as described above, switching signal transfer and light emission operation in the light emitting device of the present invention will be described.
スイッチング信号の転送のスタートは、スタート用のスイッチサイリスタＴ０のアノード端子に接続されたクロックラインφ３がハイレベルになり、スタートパルスラインφＳがハイレベルからローレベル（発光サイリスタＴ０の発光条件を満たすゲート電圧以下の電圧）に変化することにより始まる。これによりスタート用のスイッチサイリスタＴ０がオン状態になり、発光する。このスタート用のスイッチサイリスタＴ０からの発光は、その一部が近傍の次の発光サイリスタＴ１に最も強く入射するよう構成されており、この光照射により発光サイリスタＴ１の発光のしきい電圧が低下する。 The transfer of the switching signal is started by changing the clock line φ3 connected to the anode terminal of the start switch thyristor T0 to the high level, and changing the start pulse line φS from the high level to the low level (the gate satisfying the emission condition of the light emitting thyristor T0). It starts by changing to a voltage below the voltage. As a result, the start switch thyristor T0 is turned on to emit light. The light emitted from the start switch thyristor T0 is configured so that a part thereof is most strongly incident on the next light emitting thyristor T1, and the light emission threshold voltage of the light emitting thyristor T1 is reduced by this light irradiation. .
次に、発光サイリスタＴ０から発光サイリスタＴ１へのオン条件の転送について説明する。発光サイリスタＴ０からの発光による光照射により、発光サイリスタＴ１の発光のしきい電圧が低下し、この状態で発光サイリスタＴ１のアノード端子に接続されているクロックラインφ１をローレベルからハイレベルに変化させる。このとき、同じクロックラインφ１がアノード端子に接続されている発光サイリスタＴ４は、スタート用のスイッチサイリスタＴ０から十分離れているため、スタート用のスイッチサイリスタＴ０の発光の光照射による発光のしきい電圧の低下はほとんどない。そこで、クロックラインφ１のハイレベルＶＨ（φ１）を、発光サイリスタＴ４の発光のしきい電圧ＶＴＨ（Ｔ４）と発光サイリスタＴ１の発光のしきい電圧ＶＴＨ（Ｔ１）との間の電圧となるように設定すれば（すなわち、ＶＨ（φ１）をＶＴＨ（Ｔ１）＜ＶＨ（φ１）＜ＶＴＨ（Ｔ４）と設定すれば）、発光サイリスタＴ１のみがオン状態になり発光する。 Next, transfer of the ON condition from the light emitting thyristor T0 to the light emitting thyristor T1 will be described. The light emission by the light emission from the light emitting thyristor T0 reduces the light emission threshold voltage of the light emitting thyristor T1, and in this state, the clock line φ1 connected to the anode terminal of the light emitting thyristor T1 is changed from the low level to the high level. . At this time, since the light emitting thyristor T4 having the same clock line φ1 connected to the anode terminal is sufficiently away from the start switch thyristor T0, the threshold voltage of light emission due to light emission of the light emission of the start switch thyristor T0. There is almost no decline. Therefore, the high level V H (φ1) of the clock line φ1 is set to a voltage between the light emission threshold voltage V TH (T4) of the light emitting thyristor T4 and the light emission threshold voltage V TH (T1) of the light emitting thyristor T1. If this is set (that is, if V H (φ1) is set as V TH (T1) <V H (φ1) <V TH (T4)), only the light-emitting thyristor T1 is turned on and emits light.
発光サイリスタＴ１がオン状態となって発光した後、クロックラインφ３をハイレベルからローレベルに変化させることにより、発光サイリスタＴ０はオフ状態になり発光が終了する。こうして３端子発光スイッチ素子アレイ17を構成する発光サイリスタのオン状態はスタート用のスイッチサイリスタＴ０から次の発光サイリスタＴ１に転送される。このとき、スタートパルスラインφＳをローレベルからハイレベルに変化させることにより、再度クロックラインφ３をハイレベルに変化させても、スタート用のスイッチサイリスタＴ０はオフ状態を保つ。ここで、発光のための電圧または電流を供給するラインφＩをローレベルからハイレベルにする。３端子発光素子アレイ16の１番目の発光サイリスタＬ１は対応する３端子発光スイッチ素子アレイ17の発光サイリスタＴ１がオン状態のため、そのゲート端子にかかる電圧はほぼ０Ｖとなるが、３端子発光素子アレイ16の２番目の発光サイリスタＬ２は３端子発光スイッチ素子アレイ17の対応する発光サイリスタＴ２がオフ（光励起）状態であり、３端子発光素子アレイ16の１，２番目の発光サイリスタＬ１，Ｌ２の発光のしきい電圧をそれぞれＶＴＨ（Ｌ１），ＶＴＨ（Ｌ２）とすると、前述したようにクロックラインφ１のハイレベルＶＨ（φＩ）をＶＴＨ（Ｌ１）＜ＶＨ（φＩ）＜ＶＴＨ（Ｌ２）となるように設定すれば、発光サイリスタＬ１のみオン状態となり、発光する。そして、発光のための電圧または電流を供給するラインφＩをハイレベルからローレベルにすると、３端子発光素子アレイの１番目の発光サイリスタＬ１はオフになり発光は終了する。
After the light emitting thyristor T1 is turned on and emits light, the light emitting thyristor T0 is turned off and the light emission ends by changing the clock line φ3 from the high level to the low level. Thus, the ON state of the light-emitting thyristors constituting the three-terminal light-emitting
以上のようにして３端子発光スイッチ素子アレイ17によるスイッチング信号の転送とそれに対応させた３端子発光素子アレイ16による発光の動作とを順次繰り返すことにより、スタート用のスイッチサイリスタＴ０のオン状態（発光状態）がスイッチング信号として発光サイリスタＴ１，Ｔ２，Ｔ３・・・へと順次転送され、それに対応して発光サイリスタＬ１，Ｌ２，Ｌ３・・・の発光動作の制御が行なわれる。
By sequentially repeating the transfer of the switching signal by the three-terminal light-emitting
なお、３端子発光スイッチ素子アレイの動作のためにクロックパルスを供給するクロックラインとしてφ１，φ２，φ３の３本が必要な理由は、３端子発光スイッチ素子アレイ17においてスイッチング信号が転送されて発光状態にある例えば発光サイリスタＴ２に対しては、その発光による光が両隣の発光サイリスタＴ１およびＴ３に照射されてこれらが共に発光のしきい電圧またはしきい電流が低下した状態にあるため、クロックラインが２本では発光サイリスタＴ２の次にＴ１およびＴ３の両方が発光状態になってしまい、Ｔ１からＴ２へ、Ｔ２からＴ３へと順次転送していくことができないためである。
The reason why three clock lines φ1, φ2 and φ3 are required as clock lines for supplying clock pulses for the operation of the three-terminal light-emitting switch element array is that the switching signal is transferred in the three-terminal light-emitting
クロックラインを２本とするには、３端子発光スイッチ素子において直線状に並んだ３端子発光スイッチ素子方向の一方側と他方側とで受光感度もしくは光取り出し効率を異なるようにすればよい。例えば、三端子発光スイッチ素子の受光部において、隣接する３端子発光スイッチ素子方向の一方側の面を遮光層で覆ったり、発光部において、他方側の面を遮光層で覆ったりすれば、スイッチング信号の転送方向を他方側の一方向に決定することができるのでクロックラインは２本でよい。三端子発光スイッチ素子の受光部において、隣接する３端子発光スイッチ素子方向の一方側の面を遮光層で覆い、光取り出し効率を一方側と他方側とで異ならせた場合を例にとり、より具体的説明する。発光サイリスタＴ２が発光状態となっていると、その発光による光が隣接する発光サイリスタＴ１，Ｔ３に照射される。ここで、発光サイリスタＴ１〜Ｔｎは発光部の発光サイリスタＴ０側の面に遮光層が設けられているため、発光サイリスタＴ３の受光量は発光サイリスタＴ１の受光量に比べて大きくなり、その結果、発光サイリスタＴ３の発光しきい電圧ＶＴＨ（３）は発光サイリスタＴ１の発光しきい電圧ＶＴＨ（１）に比べ大きく低下する。ここで、発光サイリスタＴ１およびＴ２が接続されているクロックラインのハイレベルＶＨを、ＶＴＨ（３）＜ＶＨ＜ＶＴＨ（１）となるように設定すれば、発光サイリスタＴ３のみが発光する。このように、クロックラインが２本でも、発光サイリスタＴ２の次に発光サイリスタＴ３のみへ転送することができ、これを繰り返すことにより、発光サイリスタＴ３，Ｔ４，Ｔ５・・・へと順次転送することができる。 In order to use two clock lines, the light receiving sensitivity or the light extraction efficiency may be different between one side and the other side in the direction of the three-terminal light-emitting switch elements arranged in a straight line in the three-terminal light-emitting switch element. For example, in the light receiving part of a three-terminal light-emitting switch element, if one surface in the direction of the adjacent three-terminal light-emitting switch element is covered with a light-shielding layer, or in the light-emitting part, the other surface is covered with a light-shielding layer, switching Since the signal transfer direction can be determined as one direction on the other side, two clock lines are sufficient. In the light receiving part of the three-terminal light-emitting switch element, the surface of one side in the direction of the adjacent three-terminal light-emitting switch element is covered with a light shielding layer, and the light extraction efficiency is made different between one side and the other side. Explain. When the light emitting thyristor T2 is in the light emitting state, the light emitted by the light emission is applied to the adjacent light emitting thyristors T1 and T3. Here, since the light-emitting thyristors T1 to Tn are provided with the light shielding layer on the light-emitting thyristor T0 side surface of the light-emitting portion, the light-receiving amount of the light-emitting thyristor T3 is larger than the light-receiving amount of the light-emitting thyristor T1. The light emission threshold voltage V TH (3) of the light emitting thyristor T3 is significantly lower than the light emission threshold voltage V TH (1) of the light emitting thyristor T1. Here, the high level V H of the clock line emitting thyristors T1 and T2 are connected, V TH (3) <is set so that V H <V TH (1) , only the light-emitting thyristor T3 emission To do. In this way, even if there are two clock lines, it can be transferred only to the light emitting thyristor T3 after the light emitting thyristor T2, and by repeating this, it is sequentially transferred to the light emitting thyristors T3, T4, T5. Can do.
そして、本発明の画像形成装置は、電子写真方式の画像形成装置であって、本発明の発光装置を感光体への露光装置に使用しているものである。その構成例は、例えば、感光体と帯電装置と露光装置と現像装置と転写装置と定着装置とを有しており、その感光体への露光装置を、本発明の発光サイリスタによる３端子発光スイッチ素子および３端子発光素子を集積化したアレイを、回路基板上に直線状に配置してそれぞれ３端子発光スイッチ素子アレイおよび３端子発光素子アレイを有する発光装置とし、これを用いて同じ回路基板に駆動用ドライバーＩＣ等を搭載して構成する。 The image forming apparatus of the present invention is an electrophotographic image forming apparatus in which the light emitting device of the present invention is used as an exposure device for a photoreceptor. The configuration example includes, for example, a photoconductor, a charging device, an exposure device, a developing device, a transfer device, and a fixing device, and the exposure device for the photoconductor is a three-terminal light emitting switch using the light emitting thyristor of the present invention. An array in which elements and three-terminal light-emitting elements are integrated is linearly arranged on a circuit board to form a light-emitting device having a three-terminal light-emitting switch element array and a three-terminal light-emitting element array, respectively. It is configured with a driver IC for driving.
このような構成の本発明の画像形成装置によれば、本発明の発光装置を感光体への露光装置に使用していることから、本発明の発光サイリスタによる３端子発光スイッチ素子および３端子発光素子を集積化したアレイを用いて露光装置を安価に製造することができ、また、露光装置からバイアス光や漏れ光も発生しないので、安価で高画質の画像が形成できる露光装置を備えた画像形成装置を提供できるものとなる。 According to the image forming apparatus of the present invention having such a configuration, since the light emitting device of the present invention is used in the exposure device for the photosensitive member, the three-terminal light emitting switch element and the three terminal light emitting by the light emitting thyristor of the present invention are used. An exposure apparatus can be manufactured at low cost by using an array in which elements are integrated, and since no bias light or leakage light is generated from the exposure apparatus, an image provided with an exposure apparatus capable of forming an inexpensive and high-quality image. A forming apparatus can be provided.
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
１・・・基板
２・・・第１の一方導電型半導体層
３・・・第１の他方導電型半導体層
４ａ・・・第２の一方導電型半導体層
４ｂ・・・第３の一方導電型半導体層
５・・・第２の他方導電型半導体層
６・・・オーミックコンタクト層
７・・・保護層
８・・・ラインφＩ
９・・・ゲート間配線
10・・・クロックラインφ１
11・・・クロックラインφ２
12・・・クロックラインφ３
13・・・金属層
14・・・絶縁層
15・・・裏面電極
16・・・３端子発光素子アレイ
17・・・３端子発光スイッチ素子アレイ
Ｔ０，Ｔ１，Ｔ２，Ｔ３〜Ｔｎ・・・発光サイリスタ（３端子発光スイッチ素子）
Ｌ１，Ｌ２，Ｌ３〜Ｌｎ・・・発光サイリスタ（３端子発光素子）
DESCRIPTION OF
9 ... Wiring between gates
10 ... clock line φ1
11 ・ ・ ・ Clock line φ2
12 ・ ・ ・ Clock line φ3
13 ... Metal layer
14 ... Insulating layer
15 ... Back electrode
16 ... 3 terminal light emitting element array
17 ... 3-terminal light-emitting switch element array T0, T1, T2, T3-Tn ... Light-emitting thyristor (3-terminal light-emitting switch element)
L1, L2, L3 to Ln ... Light-emitting thyristor (3-terminal light-emitting element)
Claims (2)
発光のしきい電圧またはしきい電流を外部から第２のゲート端子を介して電気的に制御可能な、第２のアノード端子と第２のカソード端子と前記第２のゲート端子とを有する３端子発光素子を多数個、前記３端子発光スイッチ素子に対応させて前記基板上に配列するとともに、前記３端子発光素子の前記第２のゲート端子をそれぞれ対応する前記３端子発光スイッチ素子の前記第１のゲート端子と電気的に接続し、前記３端子発光素子の前記第２のアノード端子または前記第２のカソード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、
前記３端子発光スイッチ素子および前記３端子発光素子は、それぞれ一方導電型半導体基板の上に、第１の一方導電型半導体層と第１の他方導電型半導体層と第２の一方導電型半導体層とが順次積層された受光部と、該受光部上に第３の一方導電型半導体層と第２の他方導電型半導体層とが積層された発光部とを有するとともに、前記第２の他方導電型半導体層に前記第１および第２のアノード端子または前記第１および第２のカソード端子のうちの一方を、前記一方導電型半導体基板または前記第１の一方導電型半導体層に前記第１および第２のカソード端子または前記第１および第２のアノード端子のうち他方を、前記第２または第３の一方導電型半導体層に前記第１および第２のゲート端子をそれぞれ電気的に接続した発光サイリスタであり、
前記クロックラインの１本は、他のクロックラインの上に絶縁層を介して、前記３端子発光スイッチ素子アレイを上面から前記３端子発光素子アレイ側の側面にかけて覆うように形成されていることを特徴とする発光装置。 Controllable by irradiating light to the threshold voltage or the threshold current of the light emitting from the outside, a large number of 3-terminal light emitting switch element having a first anode terminal and a first cathode terminal and a first gate terminal The three-terminal light-emitting switch elements are linearly arranged on the substrate so that light emitted from one of the three-terminal light-emitting switch elements is incident on the adjacent three-terminal light-emitting switch element, and two or three clock lines are arranged on the three-terminal light-emitting switch. 3 and terminal light emitting switch element array connected in turn to each of said first anode terminal or the first cathode terminal of the device,
The threshold voltage or the threshold current of the light emitting from the outside through the second gate terminal electrically-controllable, three-terminal having said second anode terminal and the second cathode terminal second gate terminal A plurality of light emitting elements are arranged on the substrate in correspondence with the three-terminal light-emitting switch elements, and the second gate terminals of the three-terminal light-emitting elements respectively correspond to the first of the three-terminal light-emitting switch elements . A three-terminal light-emitting element array electrically connected to a gate terminal of the three-terminal light-emitting element, wherein the second anode terminal or the second cathode terminal of the three-terminal light-emitting element is connected to a line for supplying voltage or current for light emission; It has
The three-terminal light-emitting switching element and the three-terminal light-emitting element are each formed on a first conductive semiconductor substrate, a first one conductive semiconductor layer, a first other conductive semiconductor layer, and a second one conductive semiconductor layer. And a light emitting part in which a third one-conductivity-type semiconductor layer and a second other-conductivity-type semiconductor layer are laminated on the light-receiving part, and the second other-conductivity type semiconductor layer to said first and second anode terminal or the first and second one of the cathode terminals, said first and said one conductivity type semiconductor substrate or the first one conductivity type semiconductor layer the other of the second cathode terminal or the first and second anode terminal, said second or third one conductivity type semiconductor layer on said first and second gate terminals electrically connected to each light-emitting Thyristor Yes,
One of the clock lines is formed so as to cover the three-terminal light-emitting switch element array from the upper surface to the side surface on the three-terminal light-emitting element array side through an insulating layer on the other clock lines. A light emitting device characterized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004278621A JP4578191B2 (en) | 2004-09-27 | 2004-09-27 | Light emitting device and image recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004278621A JP4578191B2 (en) | 2004-09-27 | 2004-09-27 | Light emitting device and image recording device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006093479A JP2006093479A (en) | 2006-04-06 |
| JP4578191B2 true JP4578191B2 (en) | 2010-11-10 |
Family
ID=36234142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004278621A Expired - Fee Related JP4578191B2 (en) | 2004-09-27 | 2004-09-27 | Light emitting device and image recording device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4578191B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04336474A (en) * | 1991-05-13 | 1992-11-24 | Ricoh Co Ltd | Semiconductor light function element |
| JPH0992885A (en) * | 1995-09-25 | 1997-04-04 | Nippon Sheet Glass Co Ltd | Surface light emitting element and self-scanning light emitting device |
-
2004
- 2004-09-27 JP JP2004278621A patent/JP4578191B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006093479A (en) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP2577034B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JP3647968B2 (en) | Self-scanning light emitting device | |
| JP2007180460A (en) | Light-emitting thyristor, and light-emitting device and image forming device using light-emitting thyristor | |
| JP2013051255A (en) | Light emitting element, light emitting element array, optical writing head and image forming apparatus | |
| JP5310960B1 (en) | Light emitting thyristor, self-scanning light emitting element array, optical writing head, and image forming apparatus | |
| JP5327376B2 (en) | Light emitting element, self-scanning light emitting element array, optical writing head, and image forming apparatus | |
| JP4068172B2 (en) | Surface emitting thyristor and self-scanning light emitting device | |
| JP4443304B2 (en) | Light emitting device and image forming apparatus | |
| JPH09283794A (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP4140358B2 (en) | Light emitting thyristor, light emitting thyristor manufacturing method, and light emitting element array chip | |
| JP4578191B2 (en) | Light emitting device and image recording device | |
| JP4578195B2 (en) | Light emitting device and image recording device | |
| JP4637517B2 (en) | Light emitting device and image recording device | |
| JP4511262B2 (en) | Light emitting device and image recording device | |
| EP1115162A1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP2758587B2 (en) | Optical device using self-scanning light emitting element array | |
| JP2854556B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JP2006286982A (en) | Light-emitting apparatus and image forming apparatus | |
| JP4732786B2 (en) | Light emitting device and image forming apparatus | |
| JP2006297721A (en) | Optical scanning type switching apparatus, light emitting apparatus and image forming apparatus | |
| JP2006339248A (en) | Light emitting device and image formation apparatus | |
| JPH11330541A (en) | End face light emitting element | |
| JP2006286981A (en) | Light-emitting apparatus and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |