JPH09283794A - Surface light-emitting element and self-scanning type light-emitting device - Google Patents
Surface light-emitting element and self-scanning type light-emitting deviceInfo
- Publication number
- JPH09283794A JPH09283794A JP8523696A JP8523696A JPH09283794A JP H09283794 A JPH09283794 A JP H09283794A JP 8523696 A JP8523696 A JP 8523696A JP 8523696 A JP8523696 A JP 8523696A JP H09283794 A JPH09283794 A JP H09283794A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor layer
- electrode
- light
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、面発光ダイオー
ド，面発光サイリスタのような面発光素子の外部発光効
率を高めるための構造、およびこのような面発光素子を
用いた自己走査型発光装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure for increasing the external light emission efficiency of a surface emitting device such as a surface emitting diode and a surface emitting thyristor, and a self-scanning light emitting device using such a surface emitting device. It is a thing.
【０００２】[0002]
【従来の技術】従来、面発光素子の代表的なものとして
発光ダイオードおよびレーザダイオードが知られてい
る。発光ダイオードは化合物半導体（ＧａＡｓ，Ｇａ
Ｐ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形
成し、これに順方向電圧を加えることにより接合内部に
キャリアを注入し、その再結合の過程で生じる発光現象
を利用するものである。2. Description of the Related Art Conventionally, a light emitting diode and a laser diode are known as typical surface emitting devices. The light emitting diode is a compound semiconductor (GaAs, Ga
P, AlGaAs, etc.) PN junction or PIN junction is formed, carriers are injected into the junction by applying a forward voltage to the junction, and the light emission phenomenon that occurs in the process of recombination is utilized.
【０００３】またレーザダイオードは、この発光ダイオ
ードの内部に導波路を設けた構造となっている。あるし
きい電流以上の電流を流すと注入される電子−正孔対が
増加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。A laser diode has a structure in which a waveguide is provided inside the light emitting diode. When a current of a certain threshold current or more is applied, the number of injected electron-hole pairs increases and the population is inverted, and photon multiplication (gain) occurs due to stimulated emission, and a parallel reflecting mirror using a cleavage plane. The light generated by this is returned to the active layer again and laser oscillation occurs. Then, the laser light is emitted from the end face of the waveguide.
【０００４】これら発光ダイオード，レーザダイオード
と同じ発光メカニズムを有する発光素子として、発光機
能を有する負性抵抗素子（発光サイリスタ，レーザサイ
リスタ等）も知られている。発光サイリスタは先に述べ
たような化合物半導体でＰＮＰＮ構造を作るものであ
り、シリコンではサイリスタとして実用化されている。
これらについては、例えば青木昌治編著「発光ダイオー
ド」工業調査会、１６７〜１６９頁に記載されている。
この発光機能を有する負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰ
ＮＰＮ構造を形成したもので、サイリスタと全く同じ構
造である。電流−電圧特性もサイリスタと全く同じＳ字
形負性抵抗の特性を示す。As a light emitting element having the same light emitting mechanism as these light emitting diode and laser diode, a negative resistance element (light emitting thyristor, laser thyristor, etc.) having a light emitting function is also known. The light emitting thyristor is made of a compound semiconductor as described above to form a PNPN structure, and is practically used as a thyristor in silicon.
These are described, for example, in "Light Emitting Diodes" Industrial Research Society, edited by Shoji Aoki, pp. 167-169.
The basic structure of a negative resistance element (herein called a light emitting thyristor) having a light emitting function is P on an N-type GaAs substrate.
It is an NPN structure and has exactly the same structure as a thyristor. The current-voltage characteristic also shows the characteristic of S-shaped negative resistance which is exactly the same as that of the thyristor.
【０００５】また本出願人は、面発光型のサイリスタ
（以下、面発光サイリスタという）を用いた自己走査型
発光装置について、既に多くの出願において開示してい
る。例えば、特開平２−２６３６６８号公報「発光装
置」、特開平２−２１２１７０号公報「発光素子アレイ
およびその駆動方法」、特開平３−５５８８５号公報
「発光・受光モジュール」、特開平３−２００３６４号
公報「光信号の読み取り方法及びこれに使用するスイッ
チ素子アレイ」、特開平４−２３３６７号公報「発光装
置」、特開平４−２９６５７９号公報「発光素子アレイ
の駆動方法」である。The present applicant has already disclosed in many applications a self-scanning light emitting device using a surface emitting thyristor (hereinafter referred to as a surface emitting thyristor). For example, JP-A-2-263668, “Light-Emitting Device”, JP-A-2-212170, “Light-Emitting Element Array and Driving Method Therefor”, JP-A-3-55885, “Light-Emitting / Light-Receiving Module”, and JP-A-3-200364. JP-A No. 4-23367, "Light-emitting device" and JP-A No. 4-296579, "Light-emitting element array driving method".
【０００６】多数個の発光素子を同一基板上に集積した
発光素子アレイはその駆動用ＩＣと組み合わせて光プリ
ンタ等の書き込み用光源として利用されている。本発明
者らは発光素子アレイの構成要素としてＰＮＰＮ構造を
持つ面発光サイリスタに注目し、発光点の自己走査が実
現できることを既に特許出願し、光プリンタ用光源とし
て実装上簡便となること、発光素子ピッチを細かくでき
ること、コンパクトな自己走査型発光装置を作製できる
こと等を示した。A light emitting element array in which a large number of light emitting elements are integrated on the same substrate is used as a writing light source for an optical printer or the like in combination with its driving IC. The present inventors have paid attention to a surface emitting thyristor having a PNPN structure as a constituent element of a light emitting element array, have already applied for a patent that a self-scanning of a light emitting point can be realized, and are easy to mount as a light source for an optical printer. It was shown that the element pitch can be made fine and a compact self-scanning light emitting device can be manufactured.
【０００７】さらに本発明者らは、スイッチ素子アレイ
をシフトレジスタとして、発光素子アレイと分離した構
造の自己走査型発光装置を提案している（特開平２−２
６３６６８号公報）。Further, the present inventors have proposed a self-scanning light emitting device having a structure in which the switch element array is used as a shift register and is separated from the light emitting element array (Japanese Patent Laid-Open No. 2-2).
63668 gazette).
【０００８】[0008]
【発明が解決しようとする課題】面発光ダイオード，面
発光サイリスタのような面発光素子においては、電流を
注入する電極の真下に発光中心が位置し、電極自身が遮
光層となって外部発光効率が良くないという問題があ
る。この問題を面発光サイリスタを例に説明する。In a surface emitting device such as a surface emitting diode or a surface emitting thyristor, an emission center is located directly below an electrode for injecting a current, and the electrode itself serves as a light shielding layer to enhance external emission efficiency. There is a problem that is not good. This problem will be described by taking a surface emitting thyristor as an example.
【０００９】図１（ａ），（ｂ）は、メサ型のＰＮＰＮ
構造の従来の面発光サイリスタの断面図および平面図を
示す。この面発光サイリスタは、Ｎ形半導体基板１上に
形成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形
半導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１
にオーミック接触するように形成されたアノード電極４
０とを備えている。図１（ａ）の構造上には、図示しな
いが全体に絶縁被膜（光を透過する絶縁材料よりなる）
が設けられ、その上にＡｌ配線１４０が設けられてい
る。絶縁被膜には、電極４０とＡｌ配線１４０とを電気
的に接続するためのコンタクトホールＣが開けられてい
る。また、Ｎ形半導体基板１の裏面には、カソード電極
（図示せず）が設けられている。1A and 1B show a mesa type PNPN.
The cross-sectional view and top view of the conventional surface emitting thyristor of a structure are shown. This surface emitting thyristor is composed of an N-type semiconductor layer 24, a P-type semiconductor layer 23, an N-type semiconductor layer 22, a P-type semiconductor layer 21, and a P-type semiconductor layer 21 formed on an N-type semiconductor substrate 1.
Electrode 4 formed in ohmic contact with the
It has 0 and. On the structure of FIG. 1 (a), an insulating film (which is made of an insulating material that transmits light) is formed on the entire surface, although not shown.
Is provided, and the Al wiring 140 is provided thereon. A contact hole C is formed in the insulating film for electrically connecting the electrode 40 and the Al wiring 140. A cathode electrode (not shown) is provided on the back surface of the N-type semiconductor substrate 1.
【００１０】このようなＰＮＰＮ構造の面発光サイリス
タにおいては、アノード電極４０から流れる電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れる。したがってゲート層２２，２３での発光
中心は電極４０の真下にある。このように発光中心が電
極４０の真下にあるため、光が電極４０自身さらにはＡ
ｌ配線１４０によって遮られる結果、外部発光効率が良
くない。In the surface emitting thyristor having such a PNPN structure, the current flowing from the anode electrode 40 mainly flows right below the electrode 40 as shown by the arrow in FIG. Therefore, the emission center of the gate layers 22 and 23 is directly below the electrode 40. In this way, since the light emission center is directly below the electrode 40, the light is transmitted to the electrode 40 itself and further to A
As a result of being blocked by the l-wiring 140, the external light emission efficiency is not good.
【００１１】また電極４０に近い所では、注入電流が大
きいため発光光量は大きいが、電極４０から遠ざかるに
従って、注入電流が小さくなるため発光光量は小さくな
る。これは、外部発光効率を低下させる要因の１つとも
なっている。In addition, the amount of emitted light is large near the electrode 40 because the injection current is large, but the amount of emitted light decreases as the injection current decreases as the distance from the electrode 40 increases. This is one of the factors that reduce the external light emission efficiency.
【００１２】一方、特開平６−１４０６６６号公報「モ
ノリシック発光ダイオードアレイ」には、外部量子効率
の高い、すなわち外部発光効率の良い面発光ダイオード
が提案されている。これによると、図２に示すように、
絶縁形ＧａＡｓ基板１０上にＰ形ＡｌＧａＡｓ活性層１
１およびＮ形ＡｌＧａＡｓクラッド層１２が設けられ、
クラッド層１２上にカソード電極（個別コンタクト電
極）１３が、活性層１１上にアノード電極（共通コンタ
クト電極）１４が設けられている。On the other hand, Japanese Unexamined Patent Publication No. 6-140666 "Monolithic Light Emitting Diode Array" proposes a surface emitting diode having a high external quantum efficiency, that is, a high external emission efficiency. According to this, as shown in FIG.
P-type AlGaAs active layer 1 on insulating GaAs substrate 10
1 and N-type AlGaAs cladding layer 12 are provided,
A cathode electrode (individual contact electrode) 13 is provided on the clad layer 12, and an anode electrode (common contact electrode) 14 is provided on the active layer 11.
【００１３】アノード電極１４が活性層１１上に設けら
れているため、カソード電極１３から注入された電子
は、点線矢印で示すようにアノード電極１４に向って流
れる。したがって、発光中心がカソード電極１３の真下
からずれる結果、カソード電極１３に妨げられることな
く光を取り出すことができる。Since the anode electrode 14 is provided on the active layer 11, the electrons injected from the cathode electrode 13 flow toward the anode electrode 14 as shown by the dotted arrow. Therefore, as a result of the emission center being displaced from directly below the cathode electrode 13, light can be extracted without being obstructed by the cathode electrode 13.
【００１４】しかし、この従来技術は、活性層の表面に
共通コンタクト電極を設けるという基本思想を開示する
のみであって、外部発光効率を高めるという点について
は、なんら示唆するところがない。However, this prior art only discloses the basic idea of providing a common contact electrode on the surface of the active layer, and has no suggestion of enhancing external light emission efficiency.
【００１５】この発明の目的は、上記面発光ダイオード
を改良し、さらに外部発光効率を高めることにある。It is an object of the present invention to improve the above surface emitting diode and further enhance the external light emitting efficiency.
【００１６】この発明の他の目的は、外部発光効率を高
めた面発光サイリスタを提供することにある。Another object of the present invention is to provide a surface emitting thyristor with improved external light emission efficiency.
【００１７】この発明のさらに他の目的は、上記面発光
サイリスタを用いた自己走査型発光装置を提供すること
にある。Still another object of the present invention is to provide a self-scanning light emitting device using the above surface emitting thyristor.
【００１８】[0018]
【課題を解決するための手段】本発明は、絶縁基板上に
設けられた第１導電形の第１の半導体層と、第１の半導
体層上にメサ構造により設けられた第２導電形の第２の
半導体層と、第１の半導体層上に設けられた第１の電極
と、第２の半導体層上に設けられた第２の電極とを備え
る面発光ダイオードにおいて、第２の半導体層のシート
抵抗値を、第１の半導体層のシート抵抗値以下としたこ
とを特徴とする。According to the present invention, there is provided a first conductivity type first semiconductor layer provided on an insulating substrate and a second conductivity type first semiconductor layer provided on the first semiconductor layer by a mesa structure. A surface emitting diode comprising a second semiconductor layer, a first electrode provided on the first semiconductor layer, and a second electrode provided on the second semiconductor layer, wherein the second semiconductor layer The sheet resistance value of is less than or equal to the sheet resistance value of the first semiconductor layer.
【００１９】また本発明は、絶縁基板上に設けられた第
１導電形の第１の半導体層と、第１の半導体層上にメサ
構造により設けられた、第２導電形の第２の半導体層，
第１導電形の第３の半導体層と、第２導電形の第４の半
導体層と、第１の半導体層上に設けられた第１の電極
と、第３の半導体層上に設けられた第２の電極と、第４
の半導体層上に設けられた第３の電極とを備える面発光
サイリスタにおいて、第４の半導体層のシート抵抗値
を、第１の半導体層のシート抵抗値以下としたことを特
徴とする。According to the present invention, the first conductive type first semiconductor layer provided on the insulating substrate and the second conductive type second semiconductor provided on the first semiconductor layer by a mesa structure. layer,
A third semiconductor layer of the first conductivity type, a fourth semiconductor layer of the second conductivity type, a first electrode provided on the first semiconductor layer, and a third semiconductor layer provided on the third semiconductor layer. A second electrode and a fourth
In the surface emitting thyristor including the third electrode provided on the semiconductor layer, the sheet resistance value of the fourth semiconductor layer is set to be equal to or less than the sheet resistance value of the first semiconductor layer.
【００２０】上記面発光ダイオードおよび面発光サイリ
スタにおいては、第１導電形をＰ形とし、第２導電形を
Ｎ形とするのが好適である。In the surface emitting diode and the surface emitting thyristor, it is preferable that the first conductivity type is P type and the second conductivity type is N type.
【００２１】また本発明は、スイッチング動作のための
しきい電圧またはしきい電流の制御電極を有するスイッ
チ素子を複数個配列し、各スイッチ素子の前記制御電極
をその近傍に位置する少なくとも１つのスイッチ素子の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各スイッチ素子
の制御電極に電源ラインを負荷抵抗を介して接続し、か
つ各スイッチ素子にクロックパルスラインを接続して形
成したスイッチ素子アレイと、発光動作のためのしきい
電圧またはしきい電流の制御電極を有する発光素子を複
数個配列した発光素子アレイとからなり、前記発光素子
アレイの各制御電極を前記スイッチ素子の制御電極と電
気的手段にて接続し、各発光素子に発光のための電流を
供給する配線を設けた自己走査型発光装置において、前
記発光素子およびスイッチ素子は、それぞれ、上記面発
光サイリスタよりなることを特徴とする。Further, according to the present invention, a plurality of switch elements each having a control electrode of a threshold voltage or a threshold current for switching operation are arranged, and the control electrode of each switch element is located in the vicinity of at least one switch. Connect to the control electrode of the element via a connecting resistor or an electrically unidirectional electrical element, connect the power supply line to the control electrode of each switch element via a load resistor, and connect to each switch element. A switch element array formed by connecting clock pulse lines, and a light emitting element array in which a plurality of light emitting elements having control electrodes for a threshold voltage or a threshold current for light emitting operation are arranged are provided. Each control electrode is connected to the control electrode of the switch element by an electric means, and wiring for supplying a current for light emission to each light emitting element is provided. In the self-scanning light-emitting device, the light emitting element and the switch element, respectively, characterized in that it consists of the surface-emitting thyristor.
【００２２】また本発明の自己走査型発光装置は、前記
スイッチ素子アレイと前記発光素子アレイとを、略平行
に、かつ略直線状に配列し、前記各スイッチ素子の第１
の電極および前記各発光素子の第１の電極を、前記スイ
ッチ素子アレイと前記発光素子アレイとの間に設けられ
た共通の１本の接地配線より構成するのが好適である。Further, in the self-scanning light emitting device of the present invention, the switch element array and the light emitting element array are arranged substantially parallel to each other and substantially linearly, and the first switch element of each switch element is arranged.
It is preferable that the electrode and the first electrode of each of the light emitting elements are composed of one common ground wiring provided between the switch element array and the light emitting element array.
【００２３】さらに本発明の自己走査型発光装置は、前
記電流供給配線に接続される第１のボンディングパッド
と、前記接地配線に接続される第２のボンディングパッ
ドとを備え、前記第１および第２のボンディングパッド
を、前記発光素子アレイの配列方向両端に設けるのが好
適である。Further, the self-scanning light-emitting device of the present invention comprises a first bonding pad connected to the current supply wiring and a second bonding pad connected to the ground wiring. It is preferable to provide two bonding pads at both ends in the arrangement direction of the light emitting element array.
【００２４】また本発明の自己走査型発光装置は、発光
動作のためのしきい電圧またはしきい電流の制御電極を
有する発光素子を複数個配列し、各発光素子の前記制御
電極をその近傍に位置する少なくとも１つの発光素子の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各発光素子に電
源ラインを負荷抵抗を介して前記制御電極に接続し、か
つ各発光素子にクロックラインを接続して形成した自己
走査型発光装置において、前記発光素子は、上記面発光
サイリスタよりなることを特徴とする。In the self-scanning light emitting device of the present invention, a plurality of light emitting elements having control electrodes for a threshold voltage or a threshold current for light emitting operation are arranged, and the control electrodes of each light emitting element are arranged in the vicinity thereof. The light emitting element is connected to the control electrode of at least one light emitting element via a connection resistor or an electric element having electrical unidirectionality, and a power supply line is connected to the control electrode to each light emitting element via a load resistor. In addition, in the self-scanning light emitting device formed by connecting a clock line to each light emitting element, the light emitting element is formed of the above surface emitting thyristor.
【００２５】[0025]
【００２６】[0026]
【実施例１】図３は、図２の面発光ダイオードの改良を
説明するための図である。基本構成は図２と全く同じで
ある。すなわち、絶縁ＧａＡｓ基板１０上にＰ形ＡｌＧ
ａＡｓ層１１およびＮ形ＡｌＧａＡｓ層１２が設けら
れ、Ｎ形層１２上にカソード電極１３が、Ｐ形層１１上
にアノード電極１４が設けられている。EXAMPLE 1 FIG. 3 is a diagram for explaining an improvement of the surface emitting diode of FIG. The basic configuration is exactly the same as in FIG. That is, P-type AlG is formed on the insulating GaAs substrate 10.
An aAs layer 11 and an N-type AlGaAs layer 12 are provided, a cathode electrode 13 is provided on the N-type layer 12, and an anode electrode 14 is provided on the P-type layer 11.
【００２７】本実施例の面発光ダイオードでは、Ｎ形半
導体層１２およびＰ形半導体層１１のサイズおよび不純
物濃度を調整することによって、半導体層内の横方向電
流に伴う抵抗値（シート抵抗値）を制御することによっ
て、電流の分布を変えることができる。In the surface emitting diode of this embodiment, the resistance value (sheet resistance value) associated with the lateral current in the semiconductor layer is adjusted by adjusting the size and the impurity concentration of the N-type semiconductor layer 12 and the P-type semiconductor layer 11. It is possible to change the current distribution by controlling the.
【００２８】図３に示すように、カソード電極１３直下
よりアノード電極１４に至るシート抵抗回路を考えた場
合、Ｎ形半導体層１２のシート抵抗値をＲN ，Ｐ形半導
体層１１のシート抵抗値をＲP とすると、シート抵抗値
ＲN ，ＲP は前述したように、Ｎ形半導体層１２，Ｐ形
半導体層１１のサイズおよび不純物濃度で定まる。一例
として、Ｎ形層１２の厚さを０．５〜２μｍ、不純物濃
度を１０18ｃｍ-3、Ｐ形層１１の厚さを０．５〜２μ
ｍ、不純物濃度を１０19ｃｍ-3とすると、シート抵抗値
ＲN とシート抵抗値ＲP はほぼ等しくなる。その結果、
カソード電極１３からアノード電極１４への電子の流
れ、すなわちアノード電極１４からカソード電極１３へ
の電流の流れは、ほぼ均等に拡がる。したがって、半導
体層のシート抵抗値を調整しない場合に比べて、外部発
光効率を高める（約５０％）ことができた。As shown in FIG. 3, when considering the sheet resistance circuit extending to the anode electrode 14 directly below the cathode electrode 13, the sheet resistance of the N-type semiconductor layer 12 R N, the sheet resistance of the P-type semiconductor layer 11 the When R P, the sheet resistance R N, the R P as described above, determined by the size and impurity concentration of the N-type semiconductor layer 12, P-type semiconductor layer 11. As an example, the N-type layer 12 has a thickness of 0.5 to 2 μm, the impurity concentration is 10 18 cm −3 , and the P-type layer 11 has a thickness of 0.5 to 2 μm.
When m and the impurity concentration are 10 19 cm −3 , the sheet resistance value R N and the sheet resistance value R P are almost equal. as a result,
The flow of electrons from the cathode electrode 13 to the anode electrode 14, that is, the flow of current from the anode electrode 14 to the cathode electrode 13 spreads almost uniformly. Therefore, as compared with the case where the sheet resistance value of the semiconductor layer is not adjusted, the external light emission efficiency can be increased (about 50%).
【００２９】さらに、シート抵抗値ＲN をシート抵抗値
ＲP よりも小さくすると、図４に示すように、電流が端
に集中するので、さらに外部発光効率が上がる。Further, when the sheet resistance value R N is made smaller than the sheet resistance value R P , the current is concentrated at the end as shown in FIG. 4, so that the external light emission efficiency is further improved.
【００３０】以上の実施例では、絶縁基板上にＰ形半導
体層およびＮ形半導体層の順序で積層された構造につい
て説明したが、Ｎ形半導体層およびＰ形半導体層の順序
で積層された構造であってもよい。この場合、不純物濃
度の設定の点からは、Ｎ形半導体のシート抵抗値をＰ形
半導体のシート抵抗値よりも小さくすることの方が容易
である。したがって、図４に示した電流分布を得るに
は、絶縁基板上にＰ形半導体層およびＮ形半導体層の順
序で積層された構造とするのが好適である。In the above embodiments, the structure in which the P-type semiconductor layer and the N-type semiconductor layer are stacked in this order on the insulating substrate has been described. However, the structure in which the N-type semiconductor layer and the P-type semiconductor layer are stacked in this order. May be In this case, from the viewpoint of setting the impurity concentration, it is easier to make the sheet resistance value of the N-type semiconductor smaller than the sheet resistance value of the P-type semiconductor. Therefore, in order to obtain the current distribution shown in FIG. 4, it is preferable to have a structure in which the P-type semiconductor layer and the N-type semiconductor layer are stacked in this order on the insulating substrate.
【００３１】また、以上の実施例では、絶縁基板上に直
接にＰＮ構造を形成しているが、基板の直上の半導体層
の結晶性の悪さから、デバイスとしての特性が劣化する
おそれがある場合には、前記直上の半導体層と同一の導
電形の半導体層を設け、この上にＰＮ接合を形成しても
よい。In the above embodiments, the PN structure is formed directly on the insulating substrate. However, when the semiconductor layer directly above the substrate has poor crystallinity, the device characteristics may be deteriorated. In this case, a semiconductor layer having the same conductivity type as the semiconductor layer directly above may be provided, and a PN junction may be formed thereon.
【００３２】以上の実施例では、ヘテロ接合構造の面発
光ダイオードについて説明したが、ダブルヘテロ構造，
ホモ接合構造，量子井戸構造を含む面発光ダイオードに
も適用できる。Although the surface emitting diode having the heterojunction structure has been described in the above embodiments, the double hetero structure,
It can also be applied to surface-emitting diodes that include a homojunction structure and a quantum well structure.
【００３３】[0033]
【実施例２】図５は、本発明を面発光サイリスタに適用
した例を示す図である。この実施例によれば、絶縁Ｇａ
Ａｓ基板３１上に、ＧａＡｓまたはＡｌＧａＡｓよりな
るＰ形半導体層３２，Ｎ形半導体層３３，Ｐ形半導体層
３４，Ｎ形半導体層３５が順に積層されている。Ｎ形層
３５上にカソード電極３６、Ｐ形層３４上にゲート電
極、Ｐ形層３２上にアノード電極３８が設けられてい
る。カソード電極３６真下よりアノード電極３８に至る
シート抵抗回路を考えた場合、Ｎ形層３５のシート抵抗
値をＲN ，Ｐ形層３２のシート抵抗値をＲP とすると、
シート抵抗値ＲN ，ＲP はＮ形半導体層３５，Ｐ形半導
体層３２のサイズおよび不純物濃度で定まる。一例とし
て、Ｎ形層３５の厚さを０．５〜２μｍ、不純物濃度を
１０18ｃｍ-3、Ｐ形層３２の厚さを０．５〜２μｍ、不
純物濃度を１０19ｃｍ-3とすると、シート抵抗値ＲN は
シート抵抗値ＲP よりも小さくなる。その結果、図６に
示すように電流が端に集中するので、外部発光効率が上
がる。Second Embodiment FIG. 5 is a diagram showing an example in which the present invention is applied to a surface emitting thyristor. According to this embodiment, the insulating Ga
A P-type semiconductor layer 32, an N-type semiconductor layer 33, a P-type semiconductor layer 34, and an N-type semiconductor layer 35 made of GaAs or AlGaAs are sequentially stacked on an As substrate 31. A cathode electrode 36 is provided on the N-type layer 35, a gate electrode is provided on the P-type layer 34, and an anode electrode 38 is provided on the P-type layer 32. Considering a sheet resistance circuit from directly below the cathode electrode 36 to the anode electrode 38, if the sheet resistance value of the N-type layer 35 is R N and the sheet resistance value of the P-type layer 32 is R P ,
The sheet resistance values R N and R P are determined by the size and impurity concentration of the N-type semiconductor layer 35 and the P-type semiconductor layer 32. As an example, if the thickness of the N-type layer 35 is 0.5 to 2 μm, the impurity concentration is 10 18 cm −3 , the thickness of the P-type layer 32 is 0.5 to 2 μm, and the impurity concentration is 10 19 cm −3. , The sheet resistance value R N is smaller than the sheet resistance value R P. As a result, as shown in FIG. 6, the current is concentrated at the end, and the external light emission efficiency is improved.
【００３４】以上の実施例は、絶縁基板上に、順にＰ
形，Ｎ形，Ｐ形，Ｎ形の半導体層を積層した面発光サイ
リスタを説明したが、絶縁基板上に、順にＮ形，Ｐ形，
Ｎ形，Ｐ形の半導体層を積層した面発光サイリスタとす
ることもできる。但し、不純物濃度の設定の点からは、
前者の方が製造が容易である。In the above embodiment, P is sequentially formed on the insulating substrate.
The surface emitting thyristor in which semiconductor layers of N-type, N-type, P-type and N-type are laminated has been described, but N-type, P-type, and
A surface emitting thyristor in which N-type and P-type semiconductor layers are laminated can also be used. However, from the point of setting the impurity concentration,
The former is easier to manufacture.
【００３５】また、以上の実施例では、絶縁基板上に直
接にＰＮＰＮ構造を形成しているが、基板の直上の半導
体層の結晶性の悪さから、デバイスとしての特性が劣化
するおそれがある場合には、前記直上の半導体層と同一
の導電形の半導体層を設け、この上にＰＮＰＮ構造を形
成してもよい。In the above embodiments, the PNPN structure is formed directly on the insulating substrate. However, when the semiconductor layer directly above the substrate has poor crystallinity, the device characteristics may deteriorate. In this case, a semiconductor layer having the same conductivity type as that of the semiconductor layer directly above may be provided, and a PNPN structure may be formed thereon.
【００３６】[0036]
【実施例３】実施例２の面発光サイリスタを用いた自己
走査型発光装置について説明する。図７に、この自己走
査型発光装置の等価回路図を示す。この自己走査型発光
装置は、シフトレジスタを構成するスイッチ素子アレイ
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子アレイＬ
（−１）〜Ｌ（２）からなる。隣接するスイッチ素子の
ゲート電極間は、ダイオードＤ-1，Ｄ0 ，Ｄ1 を用いて
接続している。スイッチ素子の各アノード電極は交互に
転送クロックラインφ1 ，φ2 に接続されている。スイ
ッチ素子のゲート電極Ｇ-1〜Ｇ1 は、負荷抵抗ＲL を介
して電源電圧ＶGKに接続されるとともに、書き込み用発
光素子のゲートにも接続される。書き込み用発光素子の
アノード電極には、書き込み信号Ｓinが加えられてい
る。初段のスイッチ素子のゲート電極には、スタートパ
ルスφS が印加され、スイッチ素子がオン状態にされ
る。Third Embodiment A self-scanning light emitting device using the surface emitting thyristor of the second embodiment will be described. FIG. 7 shows an equivalent circuit diagram of this self-scanning light emitting device. This self-scanning light emitting device includes switch element arrays T (-1) to T (2) forming a shift register and a writing light emitting element array L.
(-1) to L (2). Diodes D -1 , D 0 , and D 1 are used to connect the gate electrodes of adjacent switch elements. Each anode electrode of the switch element is alternately connected to the transfer clock lines φ 1 and φ 2 . The gate electrodes G -1 to G 1 of the switch element are connected to the power supply voltage V GK via the load resistance RL and also connected to the gate of the writing light emitting element. A writing signal S in is applied to the anode electrode of the writing light emitting element. A start pulse φ S is applied to the gate electrode of the switch element in the first stage, and the switch element is turned on.
【００３７】スイッチ素子および発光素子には、本発明
の面発光サイリスタを用いる。いま、スイッチ素子Ｔ
（０）がオン状態にあるとすると、ゲート電極Ｇ0 の電
圧は、電源電圧ＶGK（ここでは５ボルトとする）より低
下し、ほぼ零ボルトとなる。したがって、書き込み信号
Ｓinの電圧が、ＰＮ接合の拡散電位（約１ボルト）以上
であれば、発光素子Ｌ（０）の発光状態とすることがで
きる。The surface emitting thyristor of the present invention is used for the switch element and the light emitting element. Now switch element T
If (0) is in the ON state, the voltage of the gate electrode G 0 becomes lower than the power supply voltage V GK (here, 5 V) and becomes almost 0 V. Therefore, if the voltage of the write signal S in is equal to or higher than the diffusion potential of the PN junction (about 1 volt), the light emitting element L (0) can be in the light emitting state.
【００３８】これに対し、ゲート電極Ｇ-1は約５ボルト
であり、ゲート電極Ｇ1 は約１ボルト（ダイオードＤ0
の順方向立上り電圧）となる。したがって、発光素子Ｌ
（−１）の書き込み電圧は約６ボルト、発光素子Ｌ
（１）の書き込み電圧は約２ボルトとなる。これから、
発光素子Ｌ（０）のみに書き込める書き込み信号Ｓinの
電圧は、１〜２ボルトの範囲となる。発光素子Ｌ（０）
がオン、すなわち発光状態に入ると、書き込み信号Ｓin
ラインの電圧は約１ボルトに固定されてしまうので、他
の発光素子が選択されてしまう、というエラーは防ぐこ
とができる。On the other hand, the gate electrode G -1 is about 5 volts, and the gate electrode G 1 is about 1 volt (diode D 0
Forward rising voltage). Therefore, the light emitting element L
The writing voltage of (-1) is about 6 V, and the light emitting element L
The write voltage of (1) is about 2 volts. from now on,
The voltage of the write signal S in that can be written only to the light emitting element L (0) is in the range of 1 to 2 volts. Light emitting element L (0)
Is on, that is, when the light emitting state is entered, the write signal S in
Since the line voltage is fixed at about 1 volt, it is possible to prevent an error that another light emitting element is selected.
【００３９】発光強度は書き込み信号Ｓinに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の発光素子に転送するために
は、書き込み信号Ｓinラインの電圧を一度零ボルトまで
おとし、発光している発光素子をいったんオフにしてお
く必要がある。The light emission intensity is determined by the amount of current flowing in the write signal S in , and image writing can be performed at any intensity. Further, in order to transfer the light emitting state to the next light emitting element, it is necessary to once hold the voltage of the write signal S in line to 0 V and once turn off the light emitting element which is emitting light.
【００４０】図８は、１つの発光素子Ｌと、この発光素
子に接続されるスイッチ素子ＴおよびダイオードＤの簡
略化した構成断面図を示す。絶縁ＧａＡｓ基板２０上に
Ｎ形半導体層２４が積層されている。発光素子Ｌは、Ｎ
形半導体層２４と、この上に島状に積層されたＰ形半導
体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１により
形成される。Ｐ形半導体層２１上にはアノード電極２６
が設けられ、Ｎ形半導体層２２上にはゲート電極２７が
設けられている。FIG. 8 shows a simplified cross-sectional view of one light emitting element L and a switch element T and a diode D connected to this light emitting element. An N-type semiconductor layer 24 is laminated on the insulating GaAs substrate 20. The light emitting element L is N
The semiconductor layer 24 is formed by the P-type semiconductor layer 24, the P-type semiconductor layer 23, the N-type semiconductor layer 22, and the P-type semiconductor layer 21, which are stacked in an island shape. An anode electrode 26 is formed on the P-type semiconductor layer 21.
And a gate electrode 27 is provided on the N-type semiconductor layer 22.
【００４１】一方、スイッチ素子ＴおよびダイオードＤ
は、Ｎ形半導体層２４と、この上に島状に積層されたＰ
形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１
ａ，２１ｂにより形成される。半導体層２１ａと２１ｂ
とは層２２上で２つの島に分離されており、半導体層２
１ａはスイッチ素子の一部を、半導体層２１ｂはダイオ
ードの一部を構成する。半導体層２１ａ上にはアノード
電極２８が設けられ、半導体層２２上には、半導体層２
１ａ，２１ｂを挟むようにして２つのゲート電極２９
ａ，２９ｂが設けられている。これら２つのゲート電極
は、下側の半導体層２２を介して電気的に接続されてい
る。On the other hand, the switch element T and the diode D
Is an N-type semiconductor layer 24 and an P-shaped semiconductor layer 24 formed thereon in an island shape.
Type semiconductor layer 23, N type semiconductor layer 22, P type semiconductor layer 21
a, 21b. Semiconductor layers 21a and 21b
And are separated into two islands on layer 22,
1a constitutes a part of the switch element, and the semiconductor layer 21b constitutes a part of the diode. The anode electrode 28 is provided on the semiconductor layer 21 a, and the semiconductor layer 2 is provided on the semiconductor layer 22.
Two gate electrodes 29 sandwiching 1a and 21b
a, 29b are provided. These two gate electrodes are electrically connected via the lower semiconductor layer 22.
【００４２】スイッチ素子アレイと発光素子アレイとの
間には、ストライプ状のグランド（ＧＮＤ）電極４１が
設けられている。このＧＮＤ電極は、スイッチ素子Ｔお
よび発光素子Ｌの共通のカソード電極となる。ＧＮＤ電
極の材料は、下側半導体層２４がＮ形であるので、オー
ミック接触するＡｕＧｅＮｉとするのが好適である。ま
た、下側半導体層がＰ形の場合には、ＡｕＺｎとするの
が好適である。A stripe-shaped ground (GND) electrode 41 is provided between the switch element array and the light emitting element array. The GND electrode serves as a common cathode electrode for the switch element T and the light emitting element L. Since the lower semiconductor layer 24 is N-type, the material of the GND electrode is preferably AuGeNi which makes ohmic contact. When the lower semiconductor layer is P-type, AuZn is suitable.
【００４３】スイッチ素子Ｔの一方のゲート電極２９ｂ
は、負荷抵抗ＲL を介して電源電圧ＶGKに接続され、ダ
イオードＤのアノード層２１ｂは次段のゲート電極２９
ｂに接続される。スイッチ素子Ｔのアノード電極２８
は、転送のロックラインφ1 またはφ2 に接続される。
スイッチ素子Ｔの他方のゲート電極２９ａは、配線４２
により発光素子Ｌのゲート電極２７に接続される。発光
素子Ｌのアノード電極２６は、書き込み信号Ｓinに接続
される。One gate electrode 29b of the switch element T
Is connected to the power supply voltage V GK via the load resistance R L, and the anode layer 21b of the diode D is the gate electrode 29 of the next stage.
b. Anode electrode 28 of switch element T
Are connected to the transfer lock line φ 1 or φ 2 .
The other gate electrode 29a of the switch element T is connected to the wiring 42.
Is connected to the gate electrode 27 of the light emitting element L. The anode electrode 26 of the light emitting element L is connected to the write signal S in .
【００４４】図９は、図７の自己走査型発光装置が形成
されたチップの概略を示す平面図である。図中、４３は
ＧＮＤ取出しパッドであり、４４はＳin信号取出しパッ
ドである。ＧＮＤ取出しパッド４３はＧＮＤ配線４１に
接続され、Ｓin信号取出しパッド４４は配線４５を介し
て、各発光素子のアノード電極２６に接続されている。
なお、図７と同一の要素には同一の参照番号を付して示
してある。FIG. 9 is a plan view showing the outline of a chip in which the self-scanning light emitting device of FIG. 7 is formed. In the figure, 43 is a GND extraction pad, and 44 is a S in signal extraction pad. The GND extraction pad 43 is connected to the GND wiring 41, and the S in signal extraction pad 44 is connected to the anode electrode 26 of each light emitting element via the wiring 45.
The same elements as those in FIG. 7 are designated by the same reference numerals.
【００４５】ＧＮＤ配線４１を、スイッチ素子アレイと
発光素子アレイとの間に設けるのは、以下の理由によ
る。図８からもわかるように、スイッチ素子Ｔと発光素
子ＬとはＧａＡｓ基板１およびＮ形半導体層２４を介し
て電気的に接続されている。したがって、発光素子また
はスイッチ素子の電位変動が相互に影響しないようにす
るためである。The GND wiring 41 is provided between the switch element array and the light emitting element array for the following reason. As can be seen from FIG. 8, the switch element T and the light emitting element L are electrically connected via the GaAs substrate 1 and the N-type semiconductor layer 24. Therefore, this is to prevent potential fluctuations of the light emitting element or the switching element from affecting each other.
【００４６】図７〜図９に示した自己走査型発光装置で
は、絶縁基板２０上に、順にＮ形，Ｐ形，Ｎ形，Ｐ形の
半導体層を積層した構造を用いているが、基板の導電形
をＰ形とし、Ｐ形基板上に、順にＰ形，Ｎ形，Ｐ形，Ｎ
形の半導体層を積層した構造を用いることもできる。前
述したように、スイッチ素子Ｔおよび発光素子Ｌに本発
明の面発光サイリスタを使用する場合には、不純物濃度
の設定の点からは、後者の方が好適である。The self-scanning light-emitting device shown in FIGS. 7 to 9 has a structure in which semiconductor layers of N-type, P-type, N-type, and P-type are sequentially laminated on the insulating substrate 20, but the substrate is The conductivity type of P is P type, and P type, N type, P type, N
It is also possible to use a structure in which semiconductor layers having a rectangular shape are stacked. As described above, when the surface emitting thyristor of the present invention is used for the switch element T and the light emitting element L, the latter is preferable from the viewpoint of setting the impurity concentration.
【００４７】また、図９に示したように、ＧＮＤ取出し
パッド４３およびＳin信号取出しパッド４４は、チップ
の左右両端にそれぞれ設けられている。左右両端に設け
るのは、以下の理由による。すなわち、ＧＮＤ配線４１
およびＳin信号配線４５には、配線抵抗が存在する。図
１０に発光素子アレイに対するＧＮＤ配線４１およびＳ
in信号配線４５の配線抵抗分布を示す。ＲGND はＧＮＤ
配線の分布抵抗を、Ｒ inはＳin信号配線の分布抵抗を示
す。Also, as shown in FIG. 9, GND extraction
Pad 43 and SinThe signal extraction pad 44 is a chip
Are provided at the left and right ends of the. Provided on both left and right ends
The reason is as follows. That is, the GND wiring 41
And SinWiring resistance exists in the signal wiring 45. Figure
Reference numeral 10 is the GND wiring 41 and S for the light emitting element array.
inThe wiring resistance distribution of the signal wiring 45 is shown. RGND Is GND
The distributed resistance of the wiring is R inIs SinIndicates the distributed resistance of signal wiring
You.
【００４８】前述したように自己走査型発光装置では、
発光サイリスタは自己走査により発光点が順次移動して
いく。発光している１つのサイリスタに注目した場合、
電流はＳin信号パッド４３から発光サイリスタのアノー
ド電極，カソード電極を経て、ＧＮＤパッド４３に流れ
る。この電流経路中の配線抵抗の総和は、どのサイリス
タが発光していても同じである。したがって、発光する
サイリスタに流れる電流は等しくなる。発光サイリスタ
の発光量は、流れる電流により決まるから、全発光サイ
リスタを通じて均一の光を発することができ、発光ムラ
が生じないという利点がある。As described above, in the self-scanning light emitting device,
The light emitting point of the light emitting thyristor is sequentially moved by self-scanning. If you look at one thyristor that is emitting light,
The current flows from the S in signal pad 43 to the GND pad 43 via the anode electrode and the cathode electrode of the light emitting thyristor. The total wiring resistance in this current path is the same regardless of which thyristor is emitting light. Therefore, the currents flowing through the thyristors that emit light become equal. Since the amount of light emitted from the light emitting thyristor is determined by the flowing current, there is an advantage that uniform light can be emitted through all the light emitting thyristors and uneven light emission does not occur.
【００４９】[0049]
【実施例４】本発明の面発光サイリスタを適用できる自
己走査型発光装置の他の例を示す。本実施例は、複数の
発光素子を同時に発光できるようにした発光装置であ
る。この自己走査型発光装置の等価回路図を、図１１に
示す。Fourth Embodiment Another example of a self-scanning light emitting device to which the surface emitting thyristor of the present invention can be applied will be shown. The present embodiment is a light emitting device capable of simultaneously emitting light from a plurality of light emitting elements. An equivalent circuit diagram of this self-scanning light emitting device is shown in FIG.
【００５０】図７の回路と異なるのは、発光素子を３つ
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin
２，Ｓin３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ
3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3
（０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3
（−１）等が、ブロック化された発光素子を示してい
る。The difference from the circuit of FIG. 7 is that three light emitting elements are used as a block, and the light emitting elements in one block are controlled by one switch element, and different write signals are supplied to the light emitting elements in one block. Line S in 1, S in
2 and S in 3 are connected to control the light emission of the light emitting element. In the figure, light emitting elements L 1 (−1), L 2 (−1), L
3 (−1), light emitting elements L 1 (0), L 2 (0), L 3
(0), light emitting elements L 1 (−1), L 2 (−1), L 3
(-1) and the like indicate blocked light-emitting elements.
【００５１】動作は図７の回路と同じで、１素子ずつＳ
inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。The operation is the same as that of the circuit shown in FIG.
which emission is written by in is more written emit light simultaneously, in which it is adapted to transfer each block.
【００５２】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。Considering the use of this light emitting device as a light source for a generally known optical printer such as an LED printer, a print corresponding to the short side (about 21 cm) of A4 is provided with a resolution of 16 dots / mm. About 3 to print
A 400-bit light emitting element is required.
【００５３】実施例１にて説明してきた発光装置では、
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。In the light emitting device described in Example 1,
There is always one point of light emission, and in the above case, the intensity of this light emission is changed to write an image.
When an optical printer is formed by using this, compared with a commonly used LED array for an optical printer (LEDs located at a point to write an image are controlled by a drive IC so that they simultaneously emit light) In some cases, a luminance of 3400 times is required, and if the luminous efficiency is the same, it is necessary to flow a current of 3400 times. However, the light emission time is, on the contrary, 1/3400 of that of a normal LED array.
【００５４】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。However, the light-emitting element generally tends to have a shorter life as the current increases, and the life is shorter than that of the conventional LED printer, although the duty is 1/3400. Had a point.
【００５５】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例３の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例３に比べ長
寿命化することが可能である。However, according to the present embodiment, if the comparison is made under the condition that the total number of bits is the same, in this example, 3 in 1 block.
As compared with the light emitting device of the third embodiment, the device has 1
The emission time of the device is tripled. Therefore, the current passed through the light emitting element in the ON state may be 1/3, and the life can be extended as compared with the third embodiment.
【００５６】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。In this embodiment, the case where three elements are included in one block has been illustrated. However, the larger the number of elements, the smaller the write current, and the longer the life can be achieved.
【００５７】[0057]
【実施例５】本実施例は、特開平４−２３３６７号公報
に示された自己走査型発光装置であって、本発明の面発
光サイリスタを適用できる１つの例である。[Embodiment 5] This embodiment is one example of the self-scanning light emitting device disclosed in Japanese Patent Laid-Open No. 4-23367, to which the surface emitting thyristor of the present invention can be applied.
【００５８】実施例の発光装置を図１２に示す。図１２
においては、スイッチ素子アレイと発光素子アレイと
が、上下に分けて記載されている。The light emitting device of the embodiment is shown in FIG. FIG.
In FIG. 1, the switch element array and the light emitting element array are described separately in the upper and lower parts.
【００５９】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ1 ，φ2 は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ1 は転送クロックφ
1 を供給されるクロックラインであり、ＣＬ2 は転送ク
ロックφ2 を供給されるクロックラインである。First, a switch element array having a shift register function will be described. S (-2) to S (2)
Is a switch element (thyristor with PNPN structure)
It is. φ 1 and φ 2 are transfer clocks for driving the switch element array. CL 1 is the transfer clock φ
CL 2 is a clock line supplied with 1 and CL 2 is a clock line supplied with a transfer clock φ 2 .
【００６０】各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲ
ート電極Ｇ-1〜Ｇ2 の間は、それぞれ結合用ダイオード
Ｄ-2〜Ｄ1 によって、接続されている。このようなダイ
オード結合方式を採用しているために、スイッチ素子ア
レイは２相の転送クロックφ 1 ，φ2 にて情報の転送動
作を行うことができる。The switch elements S (-2) to S (2) are
Electrode G-1~ GTwo Between them are coupling diodes
D-2~ D1 Connected by. Such a die
Since the ode coupling method is used, the switching element
Ray is a two-phase transfer clock φ 1 , ΦTwo Information transfer in
Can do the work.
【００６１】また、ＲA1，ＲA2 は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックライ
ンＣＬ1 ，ＣＬ2 のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗ＲA1，ＲA2
は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｓ（−
２）〜Ｓ（２）のカソードはそれぞれ接地されている。R A1 and R A2 are anode load resistors that connect the anodes of the switch elements S (-2) to S (2) and one of the clock lines CL 1 and CL 2 , respectively. This anode load resistance R A1 , R A2
Is to limit the amount of current in the ON state of each of the switch elements S (−2) to S (2). Each switch element S (-
The cathodes of 2) to S (2) are grounded.
【００６２】さらに、ＲL1，ＲL2は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のゲートＧ-2〜Ｇ2 と電源
電圧ＶGKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗ＲL1，ＲL2は、電源電圧ＶGKの
直流電源から各ゲートＧ-2〜Ｇ2 に流れる電流量を制限
するものである。そして、各ゲートＧ-2，Ｇ0 ，Ｇ
2は、それぞれダイオードＤ-2′，Ｄ0 ′，Ｄ2 ′のカ
ソードに接続されている。Further, R L1 and R L2 are load resistances of the gates that connect the gates G -2 to G 2 of the switch elements S (-2) to S (2) and the DC power source of the power source voltage V GK , respectively. Is. The gate load resistors R L1 and R L2 limit the amount of current flowing from the DC power source of the power source voltage V GK to the gates G -2 to G 2 . Then, each gate G -2 , G 0 , G
2 are connected to the cathodes of the diodes D -2 ', D 0 ' and D 2 ', respectively.
【００６３】次に、発光素子アレイについて説明する。
φR は発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬR はクロックφ R を供給する電流供給
ラインである。Next, the light emitting element array will be described.
φR Is a light emitting element (light emitting thyristor) L (-2), L
Controls permission / prohibition of writing information to (0) and L (2)
And a clock that resets the written state.
You. And CLR Is the clock φ R Supply current
It is a line.
【００６４】またＲA3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬR と
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。RA3Is each light emitting element L (−2), L
(0), L (2) anodes and current supply line CLR When
Is the anode load resistance to connect to. This anode load
Resistance R A3Are light emitting elements L (−2), L (0), L
This is to limit the amount of current in the ON state of (2). So
Then, the light emitting elements L (-2), L (0), and L (2)
The swords are each grounded.
【００６５】さらにＲL3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ-2′，Ｇ0 ′，Ｇ2 ′と電
源電圧ＶGKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗ＲL3は、電源電圧ＶGKの直流電源から、各
ゲートＧ-2′，Ｇ0 ′，Ｇ2′に流れる電流量を制限す
るものである。そして、各ゲートＧ-2′，Ｇ0 ′，Ｇ
2 ′は、それぞれダイオードＤ-2′，Ｄ0 ′，Ｄ2 ′の
アノードに接続されている。Further RL3Is each light emitting element L (−2), L
Gate G of (0) and L (2)-2′, G0 ′, GTwo ′ And electric
Source voltage VGKThis is the gate load resistance that connects to. This game
Load resistance RL3Is the power supply voltage VGKFrom the DC power supply of each
Gate G-2′, G0 ′, GTwoLimit the amount of current flowing through
Things. And each gate G-2′, G0 ′, G
Two ′ Is the diode D-2', D0 ', DTwo 'of
It is connected to the anode.
【００６６】すなわち、図１２においては、スイッチ素
子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞ
れダイオードＤ-2′，Ｄ0 ′，Ｄ2 ′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ-2′，Ｇ
0 ′，Ｇ2 ′に個々に接続されている。That is, in FIG. 12, the gates of the switch elements S (−2), S (0), S (2) emit light via the diodes D −2 ′, D 0 ′, D 2 ′, respectively. The gates G -2 ', G of the elements L (-2), L (0), L (2)
0 ', G 2' are individually connected to.
【００６７】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφSとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｓ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧ＶGKに拡散電位Ｖdif を
加えた電圧以上に高ければ、スイッチ素子Ｓ（−３）は
オン状態になる。そして、次に供給されるスタートパル
スφS のローレベルの電圧が、スイッチ素子Ｓ（−３）
のオン状態維持電圧より低ければ、Ｓ（−３）はオフ状
態となる。Next, the operation of the switch element array portion will be described. Now, it is assumed that a high level or low level voltage is supplied to the anode (not shown) of the switch element S (-3) as the start pulse φ S. In this case,
If the high level voltage is higher than the voltage obtained by adding the diffusion potential V dif to the power supply voltage V GK , the switch element S (−3) is turned on. Then, the low-level voltage of the next supplied start pulse φ S changes the switching element S (−3).
If it is lower than the on-state maintaining voltage of, S (-3) is in the off state.
【００６８】オン状態では、スイッチ素子Ｓ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧ＶGKと同じ電圧になる。スイッチ素子Ｓ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ-3（図示せず）によって、スイッチ素子Ｓ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｓ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ2 によって、スイッチ素子Ｓ（−２）をオ
ン状態に設定することができる。In the ON state, the gate potential of the switch element S (-3) becomes approximately 0 volt, and in the OFF state, the gate voltage becomes the same voltage as the power source voltage V GK . Switch element S
If the gate potential is zero volts (-3), the coupling diode D -3 (not shown), the switching element S (-
The gate potential of 2) decreases. And the switch element S
The turn-on voltage of (-2) also decreases. Therefore, the transfer clock φ 2 can set the switch element S (−2) to the ON state.
【００６９】このオン状態はφ1 ，φ2 によって順次、
図１２の右方向へ転送されていく。つまり、スタートパ
ルスφS のハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。This ON state is sequentially set by φ 1 and φ 2 ,
The data is transferred to the right in FIG. That is, the ON state is written in the switch element array by the high-level voltage of the start pulse φ S , and the ON state is sequentially transferred to the right.
【００７０】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφS の波形も、転送パルスφ1 ，
φ2 に同期して、ハイレベルとローレベルとを交互に送
る必要がある。However, when all the bits are in the ON state, it is impossible to transfer the ON state from the operating principle of the switch element array, and the ON and OFF are repeated every other bit. Will be transferred. That is, the waveform of the start pulse φ S is also the transfer pulse φ 1 ,
It is necessary to send high level and low level alternately in synchronization with φ 2 .
【００７１】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφS によって１または
０が書き込まれ、転送クロックφ1 ，φ2 によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。Now, assuming that there is valid information in the ON and OFF states of only even bits, if the ON state is 1 and the OFF state is 0, 1 or 0 is written by the start pulse φ S , and the transfer clock φ is written. 1 , 1 , 2 will transfer the 1, 0. In this way, the signal (information) of 1 or 0 is written in the switch element array.
【００７２】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφR の電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφR の電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶGK＋Ｖdif の間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。Next, the light emitting elements L (-2) (L (0), L
The operation (2)) will be described. If L (−2) is 0, the light emitting element L (−2) is not turned on if the voltage of the clock φ R is 0 volt. That is, the light emitting element L (-2) is set to the write-protected state. The voltage of the clock φ R is the light emitting element L (-2)
If the voltage is set to a voltage between V GK + V dif from the ON state maintaining voltage of No. 1 , the light emitting element L (−2) is set to the write-enabled state. Then, by changing the potential of the gate G -2 ', the light emitting element L (-2) can be set to the ON state.
【００７３】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ1 ，φ2 をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。Now, the writing of information from the switch element array to the light emitting element array will be described. The 1 or 0 signal is written in the switch element array as described above. At the stage where the last bit is written, the transfer clocks φ 1 and φ 2 are maintained at low level and high level, respectively. As a result, the information transfer operation is completed, and the information written in the switch element array is held (especially, held in even bits).
【００７４】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｓのゲート電位
は、Ｖdi f の約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｓのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶdif の約２倍であり、それ以外はＶdif の約２
倍の電圧よりも大きくなる。なお、ここでＶdif はＰＮ
接合の拡散電位である。In the even-numbered bits of the switch element array, the gate potential of the switch element S in the ON state is almost 0 volt, and the gate potential of the switch element S in the OFF state is about twice the V di f or more. The gate potential of the switch element S in the off state is approximately twice V dif when the adjacent even bit located in the opposite direction to the transfer direction is in the on state, and otherwise V dif . About 2
Double the voltage. Here, V dif is PN
It is the diffusion potential of the junction.
【００７５】スイッチ素子Ｓ（−２），Ｓ（０），Ｓ
（２）のそれぞれのゲート電圧は、ダイオードＤ-2′，
Ｄ0 ′，Ｄ2 ′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ-2′，Ｇ0 ′，Ｇ2 ′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
difとなり、オフ状態の場合でＶdif の３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶdif の２倍となり、オフ状態でＶdif の４倍とな
る。Switch elements S (-2), S (0), S
The gate voltage of each of (2) is the diode D -2 ',
D 0 ′ and D 2 ′ correspond to the corresponding light emitting elements L (−2),
L (0), the gate G -2 of L (2) ', G 0 ', is transmitted to the G 2 '. Therefore, the light emitting elements L (-2), L
The gate voltages of (0) and L (2) are V in the ON state.
dif , which is three times V dif or more in the off state. In the ON state, the turn-on voltage of the light emitting element is twice V dif , and in the OFF state it is 4 times V dif .
【００７６】一方、クロックφR については、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位ＶHRまで上昇させ
る。この電圧φHRとして ２Ｖdif ＜ＶHR＜４Ｖdif の範囲に設定されていると、オン状態のスイッチ素子Ｓ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｓの対応する発光素子Ｌはオフ状態のままに
なる。On the other hand, the clock φ R is once set to zero volt to eliminate the entire light emission (that is, reset), and then raised to the high level potential V HR . When the voltage φ HR is set in the range of 2V dif <V HR <4V dif , the switch element S in the on state is turned on.
The light emitting element L corresponding to is turned on, and the light emitting element L corresponding to the switch element S in the off state remains off.
【００７７】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。Therefore, the information of 1, 0 written in the switch element array is directly written in the light emitting element array.
【００７８】この後、電圧ＶHRは発光素子のオン状態維
持電圧以上であってＶdif の２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｓのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。After that, the voltage V HR is reset to a value which is equal to or higher than the ON state maintaining voltage of the light emitting element and less than twice the voltage V dif . As a result, the light emitting element L is not affected by the gate potential of the switch element S and continues to hold the written information. Then, while the light emitting element array is in the information holding state, the following information is written in the switch element array in the same manner as described above.
【００７９】やがて、クロックφR がローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。Eventually, the clock φ R is set to a low level voltage and each light emitting element L is reset. After the reset, the information is written in the light emitting element array again. As described above, a series of operations is repeated.
【００８０】次に図１２に示す発光装置を、光プリンタ
用の書き込み光源に適用した場合について述べる。Next, the case where the light emitting device shown in FIG. 12 is applied to a writing light source for an optical printer will be described.
【００８１】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｓはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。For example, if the light emitting device has a light emitting element L of 2048 bits, the switch element S needs 4096 bits, which is twice that. Since the current amount of the writing light source in the optical printer is about 5 mA, if the light emitting elements L of all the bits are in the light emitting state, a current of about 10 A flows.
【００８２】一方、スイッチ素子Ｓからの情報転送のた
めの電流は、ゲート負荷抵抗ＲL3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。On the other hand, it is experimentally known that the current for transferring information from the switch element S is 0.5 mA when the gate load resistance R L3 = 30 kΩ, so that the light emitting elements of all bits are In the light emitting state, it is about 1A. Note that the amount of current for this information transfer is about 10% compared to 10 A required for optical printing, which is a value that poses no practical problem.
【００８３】また、スイッチ素子Ｓからの情報が、発光
素子Ｌに移動させられた段階でクロックφ1 ，φ2 の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。Further, when the information from the switch element S is moved to the light emitting element L, the voltages of the clocks φ 1 and φ 2 are once reduced to zero volt, and the entire switch element array is turned off and reset. Is done. When this method is used, the current value equivalently decreases when the time during which the switch element S is in the ON state is taken into consideration. That is, 0.5A is equivalent to 1A described above.
It has fallen to a degree.
【００８４】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφS が供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。With respect to 2048 bits of the light emitting element L, if only one data input terminal (not shown) is supplied with the start pulse φ S , it is necessary that the information transfer rate is considerably high. In this regard, the information transfer rate can be reduced by providing a plurality of data input terminals. For example, typically 64 bits or 128
A chip of the light emitting element L is formed with the bit as one unit,
Information may be input for each chip.
【００８５】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。When data is input in parallel every 128 bits, 20 data input terminals are provided for 2048 bits. Therefore, the transfer rate of information is 1
/ 20 is good. Therefore, the light emitting device can perform a sufficient operation.
【００８６】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗ＲA3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。It should be noted that the anode load resistance R A3 can be finely adjusted by a laser or the like in order to prevent variations in the amount of light output from the light emitting element L. As a result, it is possible to obtain a light emitting device in which the output light does not vary.
【００８７】また、図１２では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ-2，Ｄ0 の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ-1，Ｄ1 の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、ＲL2＜
ＲL1，ＲA1＜ＲA2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。[0087] In FIG. 12, the coupling diode D is connected to the right side of the even bits in the switching element array -2, and characteristics of D 0, the coupling diode is connected to the right side of odd bit D -1, D The characteristics of 1 are different. Therefore, it is important to optimize the operating current etc. for the even bits and the odd bits. For this reason, R L2 <
It is preferable to set R L1 and R A1 <R A2, in which case the light emitting device can operate more stably and at high speed.
【００８８】さらに、図１２では、ダイオード結合方式
と呼ばれる構成を採用しているが、結合方式はこれに限
られず、抵抗結合方式であってもよい。Further, in FIG. 12, a configuration called a diode coupling system is adopted, but the coupling system is not limited to this, and a resistance coupling system may be used.
【００８９】[0089]
【実施例６】図１３は、本発明の面発光サイリスタを適
用できる自己走査型発光装置の他の例を示す図である。
この自己走査型発光装置は、実施例３の自己走査型発光
装置とは異なり、シフトレジスタを有していない。発光
素子として、面発光サイリスタＴ（−２）〜Ｔ（＋２）
を用い、面発光サイリスタＴ（−２）〜Ｔ（＋２）に
は、各々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々
のゲート電極には、負荷抵抗ＲL を介して電源電圧ＶGK
が印加される。また、各々のゲート電極Ｇ-2〜Ｇ +2は、
相互作用を作るために結合用抵抗ＲI を介して電気的に
接続されている。また、各単体発光サイリスタのアノー
ド電極に、３本の転送クロックライン（φ 1 ，φ2 ，φ
3 ）が、それぞれ３素子おきに（繰り返されるように）
接続される。[Embodiment 6] FIG. 13 shows a surface emitting thyristor according to the present invention.
It is a figure which shows the other example of the self-scanning light-emitting device which can be used.
This self-scanning light emitting device is the self-scanning light emitting device of the third embodiment.
Unlike the device, it does not have a shift register. Glow
As elements, surface emitting thyristors T (-2) to T (+2)
For surface emitting thyristors T (-2) to T (+2)
Are the gate electrodes G-2~ G+2Is provided. Each
The load resistance RL Through the power supply voltage VGK
Is applied. In addition, each gate electrode G-2~ G +2Is
Coupling resistor R to create interactionI Electrically through
It is connected. In addition, each individual light emitting thyristor
3 transfer clock lines (φ 1 , ΦTwo , Φ
Three ), But every 3 elements (as repeated)
Connected.
【００９０】動作を説明すると、まず転送クロックφ3
がハイレベルになり、面発光サイリスタＴ（０）がオン
しているとする。このとき３端子サイリスタの特性か
ら、ゲート電極Ｇ0 は零ボルト近くまで引き下げられ
る。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗Ｒ
L 、結合用抵抗ＲI のネットワークから各面発光サイリ
スタのゲート電圧が決まる。そして、面発光サイリスタ
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
にＴ（０）から離れるにしたがいゲート電圧は上昇して
いく。これは次のように表せる。The operation will be described. First, the transfer clock φ 3
Becomes high level and the surface emitting thyristor T (0) is turned on. At this time, due to the characteristics of the three-terminal thyristor, the gate electrode G 0 is pulled down to near zero volt. Assuming that the power supply voltage V GK is 5 V, the load resistance R
The gate voltage of each surface emitting thyristor is determined from the network of L and the coupling resistor R I. Then, the gate voltage of the element close to the surface emitting thyristor T (0) is the lowest, and thereafter the gate voltage is increased as the distance from T (0) is increased. This can be expressed as:
【００９１】 ＶG0＜ＶG1＝ＶG-1 ＜ＶG2＝ＶG-2 （１） これらの電圧の差は、負荷抵抗ＲL ，結合用抵抗ＲI の
値を適当に選択することにより設定することができる。V G0 <V G1 = V G-1 <V G2 = V G-2 (1) The difference between these voltages can be obtained by appropriately selecting the values of the load resistance R L and the coupling resistance R I. Can be set.
【００９２】３端子サイリスタのアノード側のターンオ
ン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
dif だけ高い電圧となることが知られている。The turn-on voltage V ON on the anode side of the three-terminal thyristor is determined from the gate voltage to the diffusion potential V PN of the PN junction.
It is known that the voltage will be higher by dif .
【００９３】ＶON≒ＶG ＋Ｖdif （２） したがって、アノードにかける電圧をこのターンオン電
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。V ON ≈V G + V dif (2) Therefore, if the voltage applied to the anode is set higher than the turn-on voltage V ON , the light emitting thyristor turns on.
【００９４】さてこの面発光サイリスタＴ（０）がオン
している状態で、次の転送クロックパルスφ1 にハイレ
ベル電圧ＶH を印加する。このクロックパルスφ1 は面
発光サイリスタＴ（＋１）とＴ（−２）に同時に加わる
が、ハイレベル電圧ＶH の値を次の範囲に設定すると、
面発光サイリスタＴ（＋１）のみをオンさせることがで
きる。Now, with the surface emitting thyristor T (0) turned on, the high level voltage V H is applied to the next transfer clock pulse φ 1 . This clock pulse φ 1 is applied to the surface emitting thyristors T (+1) and T (-2) at the same time, but if the value of the high level voltage V H is set to the following range,
Only the surface emitting thyristor T (+1) can be turned on.
【００９５】 ＶG-2 ＋Ｖdif ＞ＶH ＞ＶG+1 ＋Ｖdif （３） これで面発光サイリスタＴ（０），Ｔ（＋１）が同時に
オンしていることになる。そしてクロックパルスφ3 の
ハイレベル電圧を切ると、面発光サイリスタＴ（０）が
オフとなりオン状態の転送ができたことになる。V G−2 + V dif > V H > V G + 1 + V dif (3) Thus, the surface emitting thyristors T (0) and T (+1) are turned on at the same time. When the high level voltage of the clock pulse φ 3 is cut off, the surface emitting thyristor T (0) is turned off and the transfer in the on state is completed.
【００９６】このように、本実施例では抵抗ネットワー
クで各面発光サイリスタのゲート電極間を結ぶことによ
り、面発光サイリスタに転送機能をもたせることが可能
となる。As described above, in this embodiment, the surface emitting thyristors can be provided with a transfer function by connecting the gate electrodes of the surface emitting thyristors with the resistor network.
【００９７】上に述べたような原理から、転送クロック
φ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。From the principle described above, if the high-level voltages of the transfer clocks φ 1 , φ 2 , and φ 3 are set so as to overlap each other little by little, the ON state of the light emitting thyristor is sequentially transferred. . That is, the light emitting points are sequentially transferred, and a self-scanning light emitting device can be realized.
【００９８】[0098]
【実施例７】図１４は、実施例６において結合用抵抗に
代えて、ダイオードを用いた自己走査型発光装置を示す
図である。Seventh Embodiment FIG. 14 is a diagram showing a self-scanning light emitting device using a diode instead of the coupling resistor in the sixth embodiment.
【００９９】本実施例の自己走査型発光装置では、面発
光サイリスタＴ（−２）〜Ｔ（＋２は、一列に並べられ
た構成となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタ
Ｔ（−２）〜Ｔ（＋２）のそれぞれのゲート電極を表
す。ＲL はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は
電気的相互作用を行うダイオードを表す。またＶGKは電
源電圧を表す。各単体面発光サイリスタのアノード電極
に、２本の転送クロックライン（φ1 ，φ2 ）がそれぞ
れ１素子おきに接続される。In the self-scanning light emitting device of this embodiment, the surface emitting thyristors T (-2) to T (+2) are arranged in a line. G -2 to G +2 are surface emitting. Each of the thyristors T (−2) to T (+2) represents a gate electrode, R L represents a load resistance of the gate electrode, D −2 to D +2 represent a diode which performs an electrical interaction, and V GK represents a power supply voltage, and two transfer clock lines (φ 1 and φ 2 ) are connected to the anode electrode of each single surface emitting thyristor every other element.
【０１００】動作を説明する。まず転送クロックφ2 が
ハイレベルとなり、面発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性からゲ
ート電極Ｇ0 は零ボルト近くまで引き下げられる。電源
電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオー
ドＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲ
ート電圧が決まる。そして発光サイリスタＴ（０）に近
い素子のゲート電圧が最も低下し、以降順にＴ（０）か
ら離れるにしたがいゲート電圧は上昇していく。The operation will be described. First, it is assumed that the transfer clock φ 2 becomes high level and the surface emitting thyristor T (0) is turned on. At this time, due to the characteristics of the three-terminal thyristor, the gate electrode G 0 is pulled down to near zero volt. Assuming that the power supply voltage V GK is 5 V, the gate voltage of each light emitting thyristor is determined by the network of the resistor RL and the diodes D -2 to D +2 . Then, the gate voltage of the element close to the light emitting thyristor T (0) is the lowest, and thereafter, the gate voltage is increased with increasing distance from T (0).
【０１０１】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ1 はＧ0 に
対し、ダイオードの順方向立ち上がり電圧Ｖdif （ＰＮ
接合の拡散電位に等しい）だけ高い電圧に設定され、ゲ
ート電極Ｇ2 はＧ1 に対し、さらにダイオードの順方向
立ち上がり電圧Ｖdif だけ高い電圧に設定される。一
方、Ｔ（０）の左側のゲート電極Ｇ-1はダイオードＤ-1
が逆バイアスになっているため電流が流れず、したがっ
て電源電圧ＶGKと同電位となる。However, due to the unidirectionality and asymmetry of the diode characteristics, the effect of lowering the voltage works only to the right of T (0). That is, the gate electrode G 1 whereas G 0, a forward rise voltage V dif of the diode (PN
The gate electrode G 2 is set to a voltage higher than G 1 by the forward rising voltage V dif of the diode, which is higher than the diffusion potential of the junction). On the other hand, the gate electrode G -1 on the left side of T (0) is the diode D -1.
Is reverse-biased, no current flows therethrough, and therefore has the same potential as the power supply voltage V GK .
【０１０２】次の転送クロックパルスφ1 は、最近接の
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖ
dif であるが、これはＶdif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋
Ｖdif となる。The next transfer clock pulse φ 1 is sent to the nearest light emitting thyristors T (1), T (-1), and T (3).
And T (−3), among these,
The element with the lowest turn-on voltage is T (1),
The turn-on voltage of T (1) is about the gate voltage of G 1 + V
dif , which is about twice V dif . The element with the next lowest turn voltage is T (3), which is about four times V dif . The ON voltage of T (-1) and T (-3) is about V GK +
V dif .
【０１０３】以上から、転送クロックパルスのハイレベ
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。[0103] From the above, by setting the high-level voltage of the transfer clock pulses between about 2 times the V dif of approximately 4 times the V dif, it is possible to turn on only the light-emitting thyristor T (1), Transfer operations can be performed.
【０１０４】[0104]
【実施例８】本発明の自己走査型発光装置の応用例とし
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図１５に示す。まず円筒形の感光ドラム６１
の表面にアモルファスＳｉ等の光導伝性を持つ材料（感
光体）が作られている。このドラムはプリントの速度で
回転している。まず帯電器６７で感光体表面を一様に帯
電させる。そして発光素子アレイ光プリントヘッド６８
で印字するドットイメージの光を感光体上に照射し、光
の当たったところの帯電を中和する。次に現像器で感光
体上の帯電状態に従って、トナーを感光体上に付ける。
そして転写器６２でカセット６１１中から送られてきた
用紙６９上にトナーを転写する。そしてその用紙は定着
器６３にて熱等を加えられ定着される。一方転写の終了
したドラムは消去ランプ６５で帯電が全面に渡って中和
され、清掃器６６で残ったトナーが除去される。Embodiment 8 An application to an optical printer will be described as an application example of the self-scanning light emitting device of the present invention. 2. Description of the Related Art Conventionally, there is known an example in which a module in which a driving IC is connected to each pixel of an LED array is applied to an optical printer. A principle diagram of the optical printer is shown in FIG. First, the cylindrical photosensitive drum 61
A material (photoreceptor) having optical conductivity such as amorphous Si is formed on the surface of the. This drum rotates at the speed of the print. First, the surface of the photoconductor is uniformly charged by the charger 67. The light emitting element array optical print head 68
The light of the dot image to be printed with is radiated onto the photoconductor to neutralize the charge where the light hits. Next, toner is applied to the photoconductor by the developing device according to the charged state on the photoconductor.
Then, the transfer device 62 transfers the toner onto the sheet 69 sent from the cassette 611. Then, the sheet is heated and fixed by the fixing device 63 and fixed. On the other hand, the erased lamp 65 neutralizes the entire surface of the transferred drum, and the cleaning device 66 removes the remaining toner.
【０１０５】さて本発明による自己走査型発光装置を所
定の実装基板上に直線状に一列に配列した発光素子アレ
イモジュールを光プリントヘッドに応用する。光プリン
トヘッドの構造を図１６に示す。この光プリントヘッド
は、発光素子アレイ６１２とロッドレンズアレイ６１３
とで構成され、レンズの焦点が感光ドラム６１上に結ぶ
ようになっている。この発光素子アレイモジュールから
の光で感光ドラムに画像情報を書き込むことができる。Now, the light emitting element array module in which the self-scanning light emitting device according to the present invention is linearly arranged in a line on a predetermined mounting substrate is applied to an optical print head. The structure of the optical print head is shown in FIG. The optical print head includes a light emitting element array 612 and a rod lens array 613.
The focal point of the lens is formed on the photosensitive drum 61. Image information can be written on the photosensitive drum by the light from the light emitting element array module.
【０１０６】本実施例によれば、この発光素子アレイモ
ジュールのコストを従来よりはるかに低減できるため、
低価格のプリントヘッド、低価格の光プリンタを提供す
ることができる。According to this embodiment, the cost of the light emitting element array module can be reduced much more than ever before.
It is possible to provide a low-priced print head and a low-priced optical printer.
【０１０７】[0107]
【発明の効果】本発明によれば、外部発光効率の良い面
発光素子を提供することが可能であり、このような面発
光素子のうち面発光サイリスタを用いた自己走査型発光
装置は、外部発光効率が良い。さらには、このような自
己走査型発光装置を用いて、光プリンタ用の低価格の光
プリントヘッドを実現することができる。According to the present invention, it is possible to provide a surface light emitting device having a high external light emission efficiency. Among such surface light emitting devices, a self-scanning light emitting device using a surface light emitting thyristor is an external light emitting device. The luminous efficiency is good. Furthermore, a low cost optical print head for an optical printer can be realized by using such a self-scanning light emitting device.
【図１】メサ型のＰＮＰＮ構造の従来の面発光サイリス
タの断面図および平面図である。FIG. 1 is a cross-sectional view and a plan view of a conventional surface emitting thyristor having a mesa type PNPN structure.
【図２】従来の面発光ダイオードの断面図である。FIG. 2 is a cross-sectional view of a conventional surface emitting diode.
【図３】本発明の面発光ダイオードの改良を説明するた
めの図である。FIG. 3 is a diagram for explaining an improvement of the surface emitting diode of the present invention.
【図４】図３の面発光ダイオードの電流分布を示す図で
ある。FIG. 4 is a diagram showing a current distribution of the surface emitting diode of FIG.
【図５】本発明の面発光サイリスタを示す図である。FIG. 5 is a diagram showing a surface emitting thyristor of the present invention.
【図６】図５の面発光サイリスタの電流分布を示す図で
ある。6 is a diagram showing a current distribution of the surface emitting thyristor of FIG.
【図７】自己走査型発光装置の等価回路図である。FIG. 7 is an equivalent circuit diagram of a self-scanning light emitting device.
【図８】自己走査型発光装置における、１つの発光素子
Ｌと、この発光素子に接続されるスイッチ素子Ｔおよび
ダイオードＤの簡略化した構成断面図である。FIG. 8 is a simplified cross-sectional configuration diagram of one light emitting element L and a switch element T and a diode D connected to the light emitting element in the self-scanning light emitting device.
【図９】図７の自己走査型発光装置が形成されたチップ
の概略を示す平面図である。9 is a plan view schematically showing a chip on which the self-scanning light emitting device of FIG. 7 is formed.
【図１０】発光素子アレイに対するＧＮＤ配線およびＳ
in信号配線の配線抵抗分布を示す図である。FIG. 10: GND wiring and S for the light emitting element array
It is a figure which shows the wiring resistance distribution of in signal wiring.
【図１１】他の自己走査型発光装置の等価回路図であ
る。FIG. 11 is an equivalent circuit diagram of another self-scanning light emitting device.
【図１２】他の自己走査型発光装置の等価回路図であ
る。FIG. 12 is an equivalent circuit diagram of another self-scanning light emitting device.
【図１３】他の自己走査型発光装置の等価回路図であ
る。FIG. 13 is an equivalent circuit diagram of another self-scanning light emitting device.
【図１４】他の自己走査型発光装置の等価回路図であ
る。FIG. 14 is an equivalent circuit diagram of another self-scanning light emitting device.
【図１５】光プリンタ装置を示す図である。FIG. 15 is a diagram showing an optical printer device.
【図１６】発光素子モジュールとロッドレンズアレイと
の組合せを示す図である。FIG. 16 is a diagram showing a combination of a light emitting element module and a rod lens array.
Ｔ スイッチ素子 Ｌ 発光素子 φ1 ，φ2 転送用クロックパルス ＶGK 電源電圧 φS スタートパルス Ｓin 書き込み信号 １ Ｎ形基板 １０，２０，３１ 絶縁基板 １３ カソード電極 １４，２６ アノード電極 １１，２２，２４，３２，３４ Ｐ形半導体層 １２，２１，２３，３３，３５ Ｎ形半導体層 ３８ アノード電極 ４１ ＧＮＤ配線T switch element L light emitting element φ 1 , φ 2 transfer clock pulse V GK power supply voltage φ S start pulse S in write signal 1 N-type substrate 10, 20, 31 insulating substrate 13 cathode electrode 14, 26 anode electrode 11, 22, 24, 32, 34 P-type semiconductor layer 12, 21, 23, 33, 35 N-type semiconductor layer 38 Anode electrode 41 GND wiring
Claims (8)
の半導体層と、第１の半導体層上にメサ構造により設け
られた第２導電形の第２の半導体層と、第１の半導体層
上に設けられた第１の電極と、第２の半導体層上に設け
られた第２の電極とを備える面発光ダイオードにおい
て、 第２の半導体層のシート抵抗値を、第１の半導体層のシ
ート抵抗値以下としたことを特徴とする面発光ダイオー
ド。1. A first conductivity type first device provided on an insulating substrate.
Semiconductor layer, a second semiconductor layer of the second conductivity type provided on the first semiconductor layer by a mesa structure, a first electrode provided on the first semiconductor layer, and a second semiconductor A surface-emitting diode comprising a second electrode provided on a layer, wherein the sheet resistance value of the second semiconductor layer is equal to or lower than the sheet resistance value of the first semiconductor layer.
形である、請求項１記載の面発光ダイオード。2. The first conductivity type is P type and the second conductivity type is N type.
The surface-emitting diode according to claim 1, which has a shape.
の半導体層と、第１の半導体層上にメサ構造により設け
られた、第２導電形の第２の半導体層，第１導電形の第
３の半導体層，第２導電形の第４の半導体層と、第１の
半導体層上に設けられた第１の電極と、第３の半導体層
上に設けられた第２の電極と、第４の半導体層上に設け
られた第３の電極とを備える面発光サイリスタにおい
て、 第４の半導体層のシート抵抗値を、第１の半導体層のシ
ート抵抗値以下としたことを特徴とする面発光サイリス
タ。3. A first conductivity type first provided on an insulating substrate.
Semiconductor layer, and a second semiconductor layer of the second conductivity type, a third semiconductor layer of the first conductivity type, and a fourth semiconductor of the second conductivity type, which are provided on the first semiconductor layer by a mesa structure. A layer, a first electrode provided on the first semiconductor layer, a second electrode provided on the third semiconductor layer, and a third electrode provided on the fourth semiconductor layer A surface emitting thyristor comprising: a surface emitting thyristor, wherein the sheet resistance value of the fourth semiconductor layer is equal to or less than the sheet resistance value of the first semiconductor layer.
形である、請求項３記載の面発光サイリスタ。4. The first conductivity type is P-type and the second conductivity type is N-type.
The surface emitting thyristor according to claim 3, wherein the surface emitting thyristor has a shape.
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、接
続用抵抗または電気的に一方向性を有する電気素子を介
して接続するとともに、各スイッチ素子の制御電極に電
源ラインを負荷抵抗を介して接続し、かつ各スイッチ素
子にクロックパルスラインを接続して形成したスイッチ
素子アレイと、 発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を供給する配線を設けた自己走査型発光装置
において、 前記発光素子およびスイッチ素子は、それぞれ、請求項
３または４記載の面発光サイリスタよりなることを特徴
とする自己走査型発光装置。5. A plurality of switch elements each having a control electrode for controlling a threshold voltage or a threshold current for switching operation are arranged, and the control electrode of each switch element controls at least one switch element located in the vicinity thereof. Connect to the electrodes via a connecting resistor or an electrically unidirectional electrical element, connect the power supply line to the control electrode of each switch element via a load resistor, and connect the clock pulse line to each switch element. A switch element array formed by connecting a plurality of light emitting elements, and a light emitting element array in which a plurality of light emitting elements having control electrodes for a threshold voltage or a threshold current for light emitting operation are arranged. Self-scanning in which wiring is connected to the control electrode of the switch element by electrical means, and a wiring for supplying a current for light emission to each light emitting element In the light emitting device, the light emitting element and the switch element are each self-scanning light-emitting device characterized by consisting of a surface light-emitting thyristor of claim 3 or 4, wherein.
レイとは、略平行に、かつ略直線状に配列され、 前記各スイッチ素子の第１の電極および前記各発光素子
の第１の電極は、前記スイッチ素子アレイと前記発光素
子アレイとの間に設けられた共通の１本の接地配線より
なる、請求項５記載の自己走査型発光装置。6. The switch element array and the light emitting element array are arranged substantially parallel to each other and substantially linearly, and the first electrode of each of the switch elements and the first electrode of each of the light emitting elements are: The self-scanning light emitting device according to claim 5, comprising one common ground wiring provided between the switch element array and the light emitting element array.
ディングパッドと、前記接地配線に接続される第２のボ
ンディングパッドとを備え、前記第１および第２のボン
ディングパッドは、前記発光素子アレイの配列方向両端
に設けられている、請求項６記載の自己走査型発光装
置。7. A first bonding pad connected to the current supply wiring and a second bonding pad connected to the ground wiring, wherein the first and second bonding pads are the light emitting element. The self-scanning light emitting device according to claim 6, wherein the self-scanning light emitting device is provided at both ends of the array in the arrangement direction.
電流の制御電極を有する発光素子を複数個配列し、各発
光素子の前記制御電極をその近傍に位置する少なくとも
１つの発光素子の制御電極に、接続用抵抗または電気的
に一方向性を有する電気素子を介して接続するととも
に、各発光素子に電源ラインを負荷抵抗を介して前記制
御電極に接続し、かつ各発光素子にクロックラインを接
続して形成した自己走査型発光装置において、 前記発光素子は、請求項３または４記載の面発光サイリ
スタよりなることを特徴とする自己走査型発光装置。8. A plurality of light emitting elements having control electrodes for controlling a threshold voltage or a threshold current for light emitting operation are arranged, and the control electrode of each light emitting element is controlled for at least one light emitting element located in the vicinity thereof. The light-emitting element is connected to the electrode through a connection resistor or an electric element having electrical unidirectionality, a power supply line is connected to each light-emitting element to the control electrode via a load resistance, and a clock line is connected to each light-emitting element. 7. A self-scanning light emitting device formed by connecting the above, wherein the light emitting element comprises the surface emitting thyristor according to claim 3 or 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8523696A JPH09283794A (en) | 1996-04-08 | 1996-04-08 | Surface light-emitting element and self-scanning type light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8523696A JPH09283794A (en) | 1996-04-08 | 1996-04-08 | Surface light-emitting element and self-scanning type light-emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283794A true JPH09283794A (en) | 1997-10-31 |
Family
ID=13852934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8523696A Pending JPH09283794A (en) | 1996-04-08 | 1996-04-08 | Surface light-emitting element and self-scanning type light-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283794A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015243A1 (en) * | 1999-08-23 | 2001-03-01 | Nippon Sheet Glass Co., Ltd. | Light-emitting thyristor and self-scanning light-emitting device |
| WO2001057934A1 (en) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Light-emitting thyristor matrix array |
| JP2001250980A (en) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | Three-terminal light emitting thyristor |
| JP2004128175A (en) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | Light emitting device and scanning light emitting device array chip |
| JP2004165535A (en) * | 2002-11-15 | 2004-06-10 | Nippon Sheet Glass Co Ltd | Self-scan type light emitting element array |
| JP2005259856A (en) * | 2004-03-10 | 2005-09-22 | Nippon Sheet Glass Co Ltd | Self-scanning light emitting element array chip |
| JP2007152572A (en) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | Optical scanner, light emitting device and image forming apparatus |
| JP2011054760A (en) * | 2009-09-02 | 2011-03-17 | Oki Data Corp | Semiconductor composite device, method for manufacturing the same, optical print head, and image forming apparatus |
| US7948004B2 (en) | 2008-05-30 | 2011-05-24 | Fuji Xerox Co., Ltd. | Light source head and image forming apparatus |
| KR20180078693A (en) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | Light emitting element and light emitting device including the same |
| JP2019057653A (en) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | Light-emitting component, print head, image formation apparatus and manufacturing method for light-emitting component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263668A (en) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | Light emitter |
| JPH04296579A (en) * | 1991-03-26 | 1992-10-20 | Nippon Sheet Glass Co Ltd | Driving of light-emitting element array |
| JPH07111339A (en) * | 1993-10-12 | 1995-04-25 | Sumitomo Electric Ind Ltd | Surface emission type semiconductor light emitting device |
| JPH07254732A (en) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | Semiconductor light emitting device |
-
1996
- 1996-04-08 JP JP8523696A patent/JPH09283794A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263668A (en) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | Light emitter |
| JPH04296579A (en) * | 1991-03-26 | 1992-10-20 | Nippon Sheet Glass Co Ltd | Driving of light-emitting element array |
| JPH07111339A (en) * | 1993-10-12 | 1995-04-25 | Sumitomo Electric Ind Ltd | Surface emission type semiconductor light emitting device |
| JPH07254732A (en) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | Semiconductor light emitting device |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009221B2 (en) | 1999-08-23 | 2006-03-07 | Nippon Sheet Glass Company Limited | Light-emitting thyristor and self-scanning light-emitting device |
| WO2001015243A1 (en) * | 1999-08-23 | 2001-03-01 | Nippon Sheet Glass Co., Ltd. | Light-emitting thyristor and self-scanning light-emitting device |
| US6825500B1 (en) | 1999-08-23 | 2004-11-30 | Nippon Sheet Glass Co., Ltd. | Light-emitting thyristor and self-scanning light-emitting device |
| WO2001057934A1 (en) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Light-emitting thyristor matrix array |
| KR100742520B1 (en) * | 2000-01-31 | 2007-08-02 | 후지제롯쿠스 가부시끼가이샤 | Light Emitting Thyristor Matrix Array |
| JP2001250980A (en) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | Three-terminal light emitting thyristor |
| JP2004128175A (en) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | Light emitting device and scanning light emitting device array chip |
| JP2004165535A (en) * | 2002-11-15 | 2004-06-10 | Nippon Sheet Glass Co Ltd | Self-scan type light emitting element array |
| JP2005259856A (en) * | 2004-03-10 | 2005-09-22 | Nippon Sheet Glass Co Ltd | Self-scanning light emitting element array chip |
| JP2007152572A (en) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | Optical scanner, light emitting device and image forming apparatus |
| US7948004B2 (en) | 2008-05-30 | 2011-05-24 | Fuji Xerox Co., Ltd. | Light source head and image forming apparatus |
| JP2011054760A (en) * | 2009-09-02 | 2011-03-17 | Oki Data Corp | Semiconductor composite device, method for manufacturing the same, optical print head, and image forming apparatus |
| KR20180078693A (en) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | Light emitting element and light emitting device including the same |
| JP2019057653A (en) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | Light-emitting component, print head, image formation apparatus and manufacturing method for light-emitting component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (en) | Light emitting device and driving method thereof | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| EP0410695B1 (en) | Light-emitting device | |
| US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
| JP4649701B2 (en) | Self-scanning light emitting device | |
| JP2683781B2 (en) | Light emitting device | |
| JP3647968B2 (en) | Self-scanning light emitting device | |
| US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JPH0992885A (en) | Surface light emitting element and self-scanning light emitting device | |
| US20130049027A1 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JP2784052B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JPH08153890A (en) | Light emitting thyristor and self-scanning light emitting device | |
| JPH09283794A (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| JP4068172B2 (en) | Surface emitting thyristor and self-scanning light emitting device | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP4443304B2 (en) | Light emitting device and image forming apparatus | |
| JP2013065593A (en) | Light-emitting element, light-emitting element array, optical writing head, and image formation device | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| JP3595044B2 (en) | Self-scanning light emitting device and optical printer device using the same | |
| JP3604474B2 (en) | Self-scanning light emitting device | |
| JPH11330541A (en) | End face light emitting element | |
| JP3212498B2 (en) | Self-scanning light emitting device and protection circuit for preventing electrostatic breakdown thereof | |
| JP3975613B2 (en) | Edge-emitting thyristor and self-scanning light-emitting device | |
| JP3212497B2 (en) | Self-scanning light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |