JP6923474B2 - Semiconductor device packages and semiconductor devices - Google Patents

Semiconductor device packages and semiconductor devices Download PDF

Info

Publication number
JP6923474B2
JP6923474B2 JP2018056149A JP2018056149A JP6923474B2 JP 6923474 B2 JP6923474 B2 JP 6923474B2 JP 2018056149 A JP2018056149 A JP 2018056149A JP 2018056149 A JP2018056149 A JP 2018056149A JP 6923474 B2 JP6923474 B2 JP 6923474B2
Authority
JP
Japan
Prior art keywords
plate
substrate
semiconductor device
wiring
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018056149A
Other languages
Japanese (ja)
Other versions
JP2019169607A (en
Inventor
茂典 高谷
茂典 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018056149A priority Critical patent/JP6923474B2/en
Publication of JP2019169607A publication Critical patent/JP2019169607A/en
Priority to JP2021123462A priority patent/JP7196249B2/en
Application granted granted Critical
Publication of JP6923474B2 publication Critical patent/JP6923474B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体素子が搭載される基板を含む半導体素子用パッケージおよび半導体装置に関する。 The present invention relates to a semiconductor device package and a semiconductor device including a substrate on which the semiconductor device is mounted.

光半導体素子または半導体集積回路素子等の半導体素子を収容する半導体素子用パッケージとして、基板と、基板の上面に設けられた枠体とを有するものが用いられている。基板の上面は、その中央部等に半導体素子が搭載される領域を有している。枠体は、その半導体素子が搭載される領域を平面視で囲んでいる。基板に半導体素子が搭載され、枠体の上側の開口が蓋体等の封止材で封止されて半導体装置が製作される。半導体装置において、半導体素子は、基板と枠体と蓋体とで構成される容器内に気密封止される。 As a package for a semiconductor element that houses a semiconductor element such as an optical semiconductor element or a semiconductor integrated circuit element, a package having a substrate and a frame provided on the upper surface of the substrate is used. The upper surface of the substrate has a region in which a semiconductor element is mounted, such as a central portion thereof. The frame body surrounds the area on which the semiconductor element is mounted in a plan view. A semiconductor device is mounted on a substrate, and an opening on the upper side of the frame is sealed with a sealing material such as a lid to manufacture a semiconductor device. In a semiconductor device, a semiconductor element is airtightly sealed in a container composed of a substrate, a frame body, and a lid body.

半導体素子用パッケージおよび半導体装置において、容器内の半導体素子と外部との電気的な接続は、枠体の内外を導通する配線導体を介して行われる。配線導体は、例えば、枠体を内外に貫通する入出力端子に設けられる(特許文献1〜3を参照)。 In semiconductor device packages and semiconductor devices, the electrical connection between the semiconductor device inside the container and the outside is made via a wiring conductor that conducts inside and outside the frame. The wiring conductor is provided, for example, at an input / output terminal that penetrates the frame body in and out (see Patent Documents 1 to 3).

特開2002−118191号公報Japanese Unexamined Patent Publication No. 2002-118191 特開2012−226377号公報Japanese Unexamined Patent Publication No. 2012-226377 特開2017−120901号公報JP-A-2017-120901

上記従来技術においては、入出力端子に外部接続用のフレキシブル基板を押し当てて接続するときに生じる応力で、入出力端子に部分的なクラック等の機械的な破壊が生じる可能性がある。これに対し、例えば特許文献3に記載されているような支持部を入出力端子の下側に設けることが考えられる。しかしながら、この場合にも、支持部の下面と基板の下面とが同じ高さであるため、実装時の載置基板からの反作用による応力が支持部を介して入出力端子に加わり、同様に機械的な破壊を生じることが懸念される。 In the above-mentioned prior art, the stress generated when a flexible substrate for external connection is pressed against the input / output terminals to connect them may cause mechanical damage such as partial cracks in the input / output terminals. On the other hand, for example, it is conceivable to provide a support portion as described in Patent Document 3 on the lower side of the input / output terminal. However, even in this case, since the lower surface of the support portion and the lower surface of the substrate are at the same height, stress due to the reaction from the mounting substrate at the time of mounting is applied to the input / output terminals via the support portion, and similarly, the machine There is a concern that it will cause serious destruction.

本発明の一つの態様の半導体素子用パッケージは、半導体素子の搭載部を含む上面を有する基板と、該基板の前記上面に平面視で前記搭載部を囲んで位置しており、前記基板側に開口部を有する枠体と、前記枠体の内側から外側にかけて、前記開口部を塞ぐように位置している絶縁板および該絶縁板の上面に位置 する第1配線を含む入出力端子と、前記
絶縁板のうち前記開口部よりも外側に位置する部分において前記絶縁板の下面に位置しており、前記基板の下面よりも上側に位置する下面を有する板状体と、前記第1配線に接続された第2配線が位置する下面を有するフレキシブル基板とを備える。
The package for a semiconductor element according to one aspect of the present invention is located on a substrate having an upper surface including a mounting portion of the semiconductor element and on the upper surface of the substrate so as to surround the mounting portion in a plan view and is located on the substrate side. A frame having an opening, an insulating plate located from the inside to the outside of the frame so as to close the opening, an input / output terminal including a first wiring located on the upper surface of the insulating plate, and the above. A plate-like body having a lower surface located on the lower surface of the insulating plate and located above the lower surface of the substrate in a portion of the insulating plate located outside the opening is connected to the first wiring. It is provided with a flexible substrate having a lower surface on which the second wiring is located.

また、本発明の半導体装置は、上記構成の半導体素子用パッケージと、前記基板の前記搭載部に搭載された半導体素子と、前記枠体に接合された蓋体とを備える。 Further, the semiconductor device of the present invention includes a semiconductor element package having the above configuration, a semiconductor element mounted on the mounting portion of the substrate, and a lid bonded to the frame body.

本発明の一つの態様の半導体素子用パッケージによれば、入出力端子に作用する応力が板状体によって低減される。また、板状体から入出力端子に応力が作用する可能性も低減される。そのため、入出力端子の機械的な破壊の可能性が低減された半導体素子用パッケ
ージを提供することができる。
According to the semiconductor device package of one aspect of the present invention, the stress acting on the input / output terminals is reduced by the plate-shaped body. In addition, the possibility of stress acting from the plate-shaped body to the input / output terminals is also reduced. Therefore, it is possible to provide a package for a semiconductor element in which the possibility of mechanical destruction of the input / output terminals is reduced.

本発明の一つの態様の半導体装置によれば、上記構成の半導体素子用パッケージを含むことから、入出力端子の機械的な破壊の可能性が低減された、信頼性向上に有利な半導体装置を提供することができる。 According to the semiconductor device according to one aspect of the present invention, since the package for the semiconductor element having the above configuration is included, the semiconductor device in which the possibility of mechanical destruction of the input / output terminals is reduced and is advantageous for improving reliability can be obtained. Can be provided.

本発明の実施形態の半導体素子用パッケージを分解して示す斜視図である。It is a perspective view which shows by disassembling the package for the semiconductor element of embodiment of this invention. (a)は本発明の実施形態の半導体素子用パッケージを示す側面図であり、(b)は(a)の一部を拡大して示す側面図である。(A) is a side view showing a package for a semiconductor device according to an embodiment of the present invention, and (b) is a side view showing a part of (a) in an enlarged manner. (a)は、本発明の実施形態の半導体素子用パッケージを示す平面図であり、(b)は、本発明の実施形態の半導体素子用パッケージを示す底面図である。(A) is a plan view showing the semiconductor device package of the embodiment of the present invention, and (b) is a bottom view showing the semiconductor device package of the embodiment of the present invention. (a)は本発明の実施形態の半導体素子用パッケージを上側から見た斜視図であり、(b)は本発明の実施形態の半導体素子用パッケージを下側から見た斜視図である。(A) is a perspective view of the semiconductor device package of the embodiment of the present invention as viewed from above, and (b) is a perspective view of the semiconductor device package of the embodiment of the present invention as viewed from below. (a)は、本発明の実施形態の半導体装置を示す斜視図であり、(b)は(a)から蓋体を除いた状態を示す斜視図である。(A) is a perspective view showing a semiconductor device according to an embodiment of the present invention, and (b) is a perspective view showing a state in which a lid is removed from (a). (a)は、本発明の実施形態の半導体素子用パッケージおよび半導体装置の一部を示す斜視図であり、(b)は、その平面図である。(A) is a perspective view showing a part of a semiconductor device package and a semiconductor device according to the embodiment of the present invention, and (b) is a plan view thereof.

本発明の実施形態の半導体素子用パッケージおよび半導体装置について、図面を参照して説明する。以下の説明における上下の区別は説明上の便宜的ものであり、半導体素子用パッケージおよび半導体装置が実際に用いられるときの上下方向を規定するものではない。 The semiconductor device package and the semiconductor device according to the embodiment of the present invention will be described with reference to the drawings. The distinction between the top and bottom in the following description is for convenience of explanation, and does not specify the vertical direction when the semiconductor element package and the semiconductor device are actually used.

図1は、本発明の実施形態の半導体素子用パッケージ10を分解して示す斜視図である。図2(a)は本発明の実施形態の半導体素子用パッケージを示す側面図であり、図2(b)は図2(a)の一部を拡大して示す側面図である。図3(a)は、本発明の実施形態の半導体素子用パッケージを示す平面図であり、図3(b)は、本発明の実施形態の半導体素子用パッケージを示す底面図である。図4(a)は本発明の実施形態の半導体素子用パッケージを上側から見た斜視図であり、図4(b)は本発明の実施形態の半導体素子用パッケージを下側から見た斜視図である。例えば図1〜図4に示す半導体素子用パッケージに半導体素子が搭載されて、本発明の実施形態の半導体装置が構成される。図5(a)は、本発明の実施形態の半導体装置を示す斜視図であり、図5(b)は図5(a)から蓋体を除いた状態を示す斜視図である。図6(a)は、本発明の実施形態の半導体素子用パッケージおよび半導体装置の一部を他と分けて示す斜視図であり、図6(b)は、その平面図である。 FIG. 1 is a perspective view showing the semiconductor device package 10 according to the embodiment of the present invention in an exploded manner. FIG. 2A is a side view showing a semiconductor device package according to an embodiment of the present invention, and FIG. 2B is an enlarged side view showing a part of FIG. 2A. FIG. 3A is a plan view showing the semiconductor device package of the embodiment of the present invention, and FIG. 3B is a bottom view showing the semiconductor device package of the embodiment of the present invention. FIG. 4A is a perspective view of the semiconductor device package of the embodiment of the present invention as viewed from above, and FIG. 4B is a perspective view of the semiconductor device package of the embodiment of the present invention as viewed from below. Is. For example, the semiconductor device is mounted in the semiconductor device package shown in FIGS. 1 to 4, and the semiconductor device according to the embodiment of the present invention is configured. 5 (a) is a perspective view showing the semiconductor device according to the embodiment of the present invention, and FIG. 5 (b) is a perspective view showing a state in which the lid is removed from FIG. 5 (a). FIG. 6A is a perspective view showing a part of the semiconductor device package and the semiconductor device according to the embodiment of the present invention separately from the others, and FIG. 6B is a plan view thereof.

実施形態の半導体素子用パッケージ10は、半導体素子の搭載部1aを含む上面を有する基板1と、基板1の上面に平面視で搭載部1aを囲んで位置している枠体2とを備えている。枠体2は、基板1側(つまり下端側)に開口部2aを有している。枠体2の開口部2aは入出力端子3によって塞がれているとともに内外に電気的に導通されている。すなわち、入出力端子3は、枠体2の内側から外側にかけて、開口部2aを塞ぐように位置している絶縁板31および絶縁板31の上面に位置する第1配線32を含んでいる。また、実施形態の半導体素子用パッケージ10は、板状体4およびフレキシブル基板5を備えている。板状体4は、絶縁板31のうち開口部2aよりも外側に位置する部分において、絶縁板31の下面に位置している。板状体4は、基板1の下面よりも上側に位置する下面を有している。また、フレキシブル基板5は、第1配線32に接続された第2配線52が位置する下面を有している。 The semiconductor device package 10 of the embodiment includes a substrate 1 having an upper surface including a mounting portion 1a of the semiconductor element, and a frame body 2 located on the upper surface of the substrate 1 so as to surround the mounting portion 1a in a plan view. There is. The frame body 2 has an opening 2a on the substrate 1 side (that is, the lower end side). The opening 2a of the frame body 2 is closed by the input / output terminals 3 and electrically conducted inside and outside. That is, the input / output terminal 3 includes an insulating plate 31 located so as to close the opening 2a and a first wiring 32 located on the upper surface of the insulating plate 31 from the inside to the outside of the frame body 2. Further, the semiconductor device package 10 of the embodiment includes a plate-shaped body 4 and a flexible substrate 5. The plate-shaped body 4 is located on the lower surface of the insulating plate 31 in a portion of the insulating plate 31 located outside the opening 2a. The plate-shaped body 4 has a lower surface located above the lower surface of the substrate 1. Further, the flexible substrate 5 has a lower surface on which the second wiring 52 connected to the first wiring 32 is located.

なお、搭載部1aは、例えば基板1のうち枠体2の内側に位置する部分の中央部等である。図3に、搭載部1aの一例を仮想線(二点鎖線)で示している。この仮想線で囲まれた範囲が搭載部であり、この範囲に半導体素子101が搭載される。 The mounting portion 1a is, for example, a central portion of a portion of the substrate 1 located inside the frame body 2. FIG. 3 shows an example of the mounting portion 1a as a virtual line (dashed-dotted line). The range surrounded by this virtual line is the mounting unit, and the semiconductor element 101 is mounted in this range.

上記のように、半導体素子用パッケージ10に半導体素子101が搭載されて半導体装置100が構成される。搭載される半導体素子としては、例えば半導体レーザ(レーザダイオード、LD)またはフォトダイオード(PD)等の光半導体素子、半導体集積回路素子および光センサ等のセンサ素子が挙げられる。本実施形態では、半導体素子101が光半導体素子である場合を例に挙げて説明する。光半導体素子を含む半導体装置100は、例えば光通信に用いられる光半導体装置である。 As described above, the semiconductor device 101 is mounted on the semiconductor device package 10 to form the semiconductor device 100. Examples of the mounted semiconductor element include an optical semiconductor element such as a semiconductor laser (laser diode, LD) or a photodiode (PD), a semiconductor integrated circuit element, and a sensor element such as an optical sensor. In this embodiment, a case where the semiconductor element 101 is an optical semiconductor element will be described as an example. The semiconductor device 100 including an optical semiconductor element is, for example, an optical semiconductor device used for optical communication.

基板1は、半導体素子101を支持するための支持部材、および半導体素子101で発生した熱を放散するための放熱板として機能する。基板1は、例えば、銅、銅−タングステン(Cu−W)合金、鉄−ニッケル−コバルト(Fe−Ni−Co)合金、鉄−ニッケル(Fe−Ni)合金等の金属材料により形成されている。 The substrate 1 functions as a support member for supporting the semiconductor element 101 and a heat radiating plate for dissipating the heat generated by the semiconductor element 101. The substrate 1 is formed of a metal material such as copper, a copper-tungsten (Cu-W) alloy, an iron-nickel-cobalt (Fe-Ni-Co) alloy, or an iron-nickel (Fe-Ni) alloy. ..

基板1は、例えば、上記金属材料のインゴットに圧延加工、打ち抜き加工、研磨加工、切削加工およびエッチング加工等の種々の金属加工から適宜選択した加工を施すことによって、所定の形状および寸法で製作することができる。また、基板1は、その表面にニッケルめっき層および金めっき層等のめっき層が被着されていてもよい。例えば、厚さ0.5〜9μm程度のニッケルめっき層と厚さ0.5〜3μm程度の金めっき層を順次電気めっき法等の方法で基板1の表面に被着させる。それによって、基板1が酸化腐食するのを有効に防止することができるとともに、基板1に対するろう材の濡れ性が向上する。ろう材の濡れ性向上により、基板1上面にろう材で半導体素子101等が固定されるときの接続強度および信頼性を向上させることができる。 The substrate 1 is manufactured in a predetermined shape and dimensions by subjecting the ingot of the metal material to a process appropriately selected from various metal processes such as rolling, punching, polishing, cutting and etching. be able to. Further, the substrate 1 may have a plating layer such as a nickel plating layer and a gold plating layer adhered to the surface thereof. For example, a nickel plating layer having a thickness of about 0.5 to 9 μm and a gold plating layer having a thickness of about 0.5 to 3 μm are sequentially adhered to the surface of the substrate 1 by a method such as an electroplating method. As a result, the substrate 1 can be effectively prevented from being oxidatively corroded, and the wettability of the brazing material with respect to the substrate 1 is improved. By improving the wettability of the brazing material, it is possible to improve the connection strength and reliability when the semiconductor element 101 or the like is fixed to the upper surface of the substrate 1 with the brazing material.

枠体2は、平面視で基板1の載置部1bを囲んで位置している。また、枠体2の開口部2aは、基板1側において枠体2が切り欠かれた切欠き部とみなすこともできる。枠体2が、平面視して矩形枠状の形状を有し、開口部2aが、枠体2の4つの側壁のうちの1つの側壁に形成されてもよく、隣接する2つの側壁に連続して形成されてもよく、3つの側壁に連続して形成されてもよい。 The frame body 2 is located so as to surround the mounting portion 1b of the substrate 1 in a plan view. Further, the opening 2a of the frame body 2 can be regarded as a notch portion in which the frame body 2 is cut out on the substrate 1 side. The frame body 2 has a rectangular frame-like shape in a plan view, and the opening 2a may be formed on one side wall of the four side walls of the frame body 2 and is continuous with two adjacent side walls. It may be formed in succession on three side walls.

枠体2は、例えば基板1と同様の金属材料(鉄−ニッケル−コバルト合金等)により形成されている。また、枠体2は、上記の金属材料であって基板1とは異なる金属材料からなるものでもよい。例えば、基板1が銅−タングステン合金からなり、枠体2が鉄−ニッケル合金等からなるものでもよい。枠体2は、基板1と同様に、鉄−ニッケル−コバルト等の金属材料のインゴットに上記金属加工から適宜選択した加工を施して所定の形状および寸法に成形する方法で、製作することができる。 The frame 2 is formed of, for example, a metal material (iron-nickel-cobalt alloy or the like) similar to that of the substrate 1. Further, the frame body 2 may be made of the above-mentioned metal material and is made of a metal material different from that of the substrate 1. For example, the substrate 1 may be made of a copper-tungsten alloy, and the frame 2 may be made of an iron-nickel alloy or the like. Similar to the substrate 1, the frame 2 can be manufactured by a method of forming an ingot of a metal material such as iron-nickel-cobalt into a predetermined shape and dimensions by subjecting an ingot of a metal material such as iron-nickel-cobalt to a process appropriately selected from the above metal processing. ..

また、実施形態の半導体素子用パッケージ10において、枠体2は、開口部2aが位置しているのと反対側の短辺側側面に、円形状の貫通孔2bを有している。貫通孔2bは、光半導体素子である半導体素子101と外部との間で光信号を送受する光ファイバが配置され
る部分である。貫通孔2bに光ファイバが挿入され、その光ファイバの端部分が半導体素子101の受光部または発光部に接続される。これにより、半導体素子101(光半導体素子)と外部との間で光信号の送受が可能になる。
Further, in the semiconductor element package 10 of the embodiment, the frame body 2 has a circular through hole 2b on the side surface on the short side opposite to the position where the opening 2a is located. The through hole 2b is a portion in which an optical fiber for transmitting and receiving an optical signal is arranged between the semiconductor element 101, which is an optical semiconductor element, and the outside. An optical fiber is inserted into the through hole 2b, and the end portion of the optical fiber is connected to a light receiving portion or a light emitting portion of the semiconductor element 101. This makes it possible to send and receive optical signals between the semiconductor element 101 (optical semiconductor element) and the outside.

枠体2の貫通孔2bは、例えば、ドリルによる孔あけ加工等により形成される。貫通孔2bの枠体2外側開口の周囲にフェルール等を含む筒状の固定部材の一端が接合されてもよく、または貫通孔2bに固定部材がはめ込まれて接合されてもよい。筒状の固定部材が
有する長さ方向の貫通孔内に光ファイバが挿入され、固定部材を介して光ファイバが枠体2に対して位置決め固定される。
The through hole 2b of the frame body 2 is formed by, for example, drilling with a drill or the like. One end of a tubular fixing member including a ferrule or the like may be joined around the outer opening of the frame 2 of the through hole 2b, or the fixing member may be fitted and joined to the through hole 2b. The optical fiber is inserted into the through hole in the length direction of the tubular fixing member, and the optical fiber is positioned and fixed to the frame 2 via the fixing member.

枠体2の表面にも、基板1と同様にめっき層が被着されていて構わない。めっき層としては、例えば、枠体2の表面に順次被着された、厚さ0.5〜9μmのニッケルめっき層と
厚さ0.5〜9μmの金めっき層とを含むものが挙げられる。この場合、枠体2の表面部分
における耐食性およびろう材の濡れ性等の特性を向上させることができる。それによって、枠体2が酸化腐食の可能性を低減することができる。また、枠体2に後述する蓋体102等の部材をろう付けするときのろう材の濡れ性を向上させることができ、電子素子用パッケージ10としての気密封止の信頼性向上等に有利になる。
A plating layer may be adhered to the surface of the frame body 2 as in the substrate 1. Examples of the plating layer include a nickel plating layer having a thickness of 0.5 to 9 μm and a gold plating layer having a thickness of 0.5 to 9 μm, which are sequentially adhered to the surface of the frame body 2. In this case, characteristics such as corrosion resistance and wettability of the brazing material on the surface portion of the frame body 2 can be improved. Thereby, the frame body 2 can reduce the possibility of oxidative corrosion. Further, it is possible to improve the wettability of the brazing material when brazing a member such as the lid 102, which will be described later, to the frame body 2, which is advantageous for improving the reliability of airtight sealing as the package 10 for electronic elements. Become.

入出力端子3は、枠体2の内側から外側にかけて、開口部2aを塞ぐように位置している。開口部2aが入出力端子3で塞がれることにより、枠体2の内側に半導体素子101を
気密封止することができる。この場合、枠体2の貫通孔2bは上記のように光ファイバおよび固定部材で塞がれ、枠体2の上側の開口は蓋体102で塞がれる。これにより、基板1
(上面)、枠体2、固定部材および蓋体102等で囲まれた容器が形成され、この容器内に
半導体素子101が封止される。
The input / output terminals 3 are positioned so as to close the opening 2a from the inside to the outside of the frame body 2. By closing the opening 2a with the input / output terminals 3, the semiconductor element 101 can be hermetically sealed inside the frame body 2. In this case, the through hole 2b of the frame body 2 is closed by the optical fiber and the fixing member as described above, and the opening on the upper side of the frame body 2 is closed by the lid body 102. As a result, the substrate 1
A container surrounded by (upper surface), a frame body 2, a fixing member, a lid body 102, and the like is formed, and the semiconductor element 101 is sealed in the container.

入出力端子3は、絶縁板31および絶縁板31の上面に位置する第1配線32を含んでいる。第1配線32は、枠体2bの内側から外側にかけて位置している。第1配線32は、上記容器の内外を電気的に導通する機能を有している。すなわち、第1配線32を介して、搭載部1aに搭載される半導体素子101と外部電気回路との間の電気的な接続が行なわれる。 The input / output terminal 3 includes an insulating plate 31 and a first wiring 32 located on the upper surface of the insulating plate 31. The first wiring 32 is located from the inside to the outside of the frame body 2b. The first wiring 32 has a function of electrically conducting the inside and outside of the container. That is, an electrical connection is made between the semiconductor element 101 mounted on the mounting portion 1a and the external electric circuit via the first wiring 32.

この実施形態の半導体素子用パッケージ10では、2層の絶縁層31a、31bが順次上下に積層されて絶縁板31が形成されている。上側の絶縁層31bの上面が絶縁板31の上面に相当し、ここに第1配線32が位置している。 In the semiconductor device package 10 of this embodiment, two insulating layers 31a and 31b are sequentially laminated one above the other to form an insulating plate 31. The upper surface of the upper insulating layer 31b corresponds to the upper surface of the insulating plate 31, and the first wiring 32 is located here.

なお、図2等に示すように、この実施形態では、枠体2の外側において、下側の絶縁層31aの端部分が上側の絶縁層31bの端部分よりも外側に位置している。これにより、絶縁板31のうち枠体2の外側に位置する部分は段状になっている。下側の絶縁層31aの上面にも第1配線32の一部が位置し、段状の部分で外部に露出している。下側の絶縁層31a上面の第1配線32は、段状の部分から上下の絶縁層31b、31aの層間を通り、枠体2の内側まで伸びている。下側の絶縁層31aの第1配線32も、枠体2の内外を電気的に導通する機能を有している。 As shown in FIG. 2 and the like, in this embodiment, the end portion of the lower insulating layer 31a is located outside the end portion of the upper insulating layer 31b on the outside of the frame body 2. As a result, the portion of the insulating plate 31 located outside the frame 2 is stepped. A part of the first wiring 32 is also located on the upper surface of the lower insulating layer 31a, and is exposed to the outside at the stepped portion. The first wiring 32 on the upper surface of the lower insulating layer 31a passes between the upper and lower insulating layers 31b and 31a from the stepped portion and extends to the inside of the frame 2. The first wiring 32 of the lower insulating layer 31a also has a function of electrically conducting the inside and outside of the frame body 2.

また、この実施形態の半導体素子用パッケージ10では、上側の絶縁層31aの上面にさらに他の絶縁層31cが位置している。他の絶縁層31cは、第1配線32のうち枠体2と平面視で重なる部分を含むように被覆し、第1配線32と枠体2との電気絶縁性を確保する機能を有している。他の絶縁層31cは、例えば、絶縁層31の後述する材料と同様の材料を用い、同様の方法で形成することができる。 Further, in the semiconductor device package 10 of this embodiment, another insulating layer 31c is located on the upper surface of the upper insulating layer 31a. The other insulating layer 31c has a function of covering the first wiring 32 so as to include a portion of the first wiring 32 that overlaps the frame body 2 in a plan view to ensure electrical insulation between the first wiring 32 and the frame body 2. There is. The other insulating layer 31c can be formed by, for example, using the same material as the material described later of the insulating layer 31 and in the same method.

第1配線32の外部電気回路との電気的な接続は、フレキシブル基板5(Flexible Printed Circuits、FPC)を介して行われる。フレキシブル基板5は、半導体素子101およびこれを含む半導体装置100を外部接続するための外部端子として機能する。フレキシブル基板5は、数十μm程度の比較的薄い樹脂基板51と、その表面に設けられた配線導体とを含んでいる。フレキシブル基板5の配線導体は、第1配線32と電気的に接続されて、これを外部電気回路に電気的に接続する第2配線52として機能する。第2配線52のうち枠体2に近い側の端部分が第1配線32と対向して互いに接続され、これと反対側の端部分が外部電気回路に接続される。これらの接続は、例えば、はんだまたは導電性接着剤等の導電性接合材を介して行なわれる。 The electrical connection of the first wiring 32 to the external electric circuit is made via a flexible printed circuit board 5 (FPC). The flexible substrate 5 functions as an external terminal for externally connecting the semiconductor element 101 and the semiconductor device 100 including the semiconductor element 101. The flexible substrate 5 includes a relatively thin resin substrate 51 having a thickness of about several tens of μm and a wiring conductor provided on the surface thereof. The wiring conductor of the flexible substrate 5 is electrically connected to the first wiring 32 and functions as the second wiring 52 which is electrically connected to the external electric circuit. The end portion of the second wiring 52 on the side closer to the frame 2 is connected to the first wiring 32 facing each other, and the end portion on the opposite side is connected to the external electric circuit. These connections are made, for example, via a conductive bonding material such as solder or a conductive adhesive.

なお、図3〜図5では、図を見やすくするためにフレキシブル基板5を省略している。図5で示された半導体装置100においても、図1および図2に示す例のように、入出力端
子3の枠体2と反対側の端部分にフレキシブル基板5が接続される。
In addition, in FIGS. 3 to 5, the flexible substrate 5 is omitted in order to make the figure easier to see. Also in the semiconductor device 100 shown in FIG. 5, the flexible substrate 5 is connected to the end portion of the input / output terminal 3 opposite to the frame 2 as in the examples shown in FIGS. 1 and 2.

絶縁板31のうち開口部2aよりも外側に位置する部分において絶縁板31の下面に板状体4が位置している。板状体4は、基板1の下面よりも上側に位置する下面を有している。すなわち、仮に1つの平面(載置用の台の上面等)に半導体素子用パッケージ10が置かれたとすると、基板1の下面がその平面に接し、板状体4の下面はその平面から少し離れた(いわゆる浮いた)状態になる。板状体4は、入出力端子3のたわみ(撓み)を低減する機能を有している。また、これにより、入出力端子3にクラック等の機械的な破壊が生じる可能性を低減する機能を有している。 The plate-like body 4 is located on the lower surface of the insulating plate 31 in a portion of the insulating plate 31 located outside the opening 2a. The plate-shaped body 4 has a lower surface located above the lower surface of the substrate 1. That is, if the semiconductor element package 10 is placed on one flat surface (such as the upper surface of the mounting table), the lower surface of the substrate 1 is in contact with the plane, and the lower surface of the plate-like body 4 is slightly separated from the plane. It becomes a (so-called floating) state. The plate-shaped body 4 has a function of reducing the deflection (deflection) of the input / output terminals 3. Further, this has a function of reducing the possibility that the input / output terminal 3 is mechanically damaged such as a crack.

すなわち、例えば上記台(平面)上に半導体素子用パッケージ10(フレキシブル基板5が未接続のもの)を載せてフレキシブル基板5(第2配線52)を入出力端子3(第1配線32)に接続する際に、入出力端子3上側から下方向に力が加わり、入出力端子3の枠体2との接続部分等に応力が生じる。このときに、基板1の下面と板状体4の下面との高さの差に応じて、わずかにたわんだ状体で、入出力端子3の、それ以上の変形(たわみ)が抑制される。これにより、上記応力が抑制され、入出力端子3におけるクラック等の機械的な破壊が効果的に抑制される。 That is, for example, the semiconductor element package 10 (the one to which the flexible substrate 5 is not connected) is placed on the table (flat surface), and the flexible substrate 5 (second wiring 52) is connected to the input / output terminal 3 (first wiring 32). At this time, a force is applied downward from the upper side of the input / output terminal 3, and stress is generated in the connection portion of the input / output terminal 3 with the frame body 2. At this time, according to the difference in height between the lower surface of the substrate 1 and the lower surface of the plate-like body 4, the input / output terminal 3 is suppressed from further deformation (deflection) by the slightly bent shape. .. As a result, the stress is suppressed, and mechanical breakage such as cracks in the input / output terminal 3 is effectively suppressed.

この場合、仮に板状体4の下面と基板1の下面とが同じ高さであるとすると、フレキシブル基板5の接続時の力が板状体4から入出力2に反作用として加わるため、入出力端子2における応力低減の効果が低くなる可能性がある。これに対して、実施形態の半導体素子用パッケージ10では、入出力端子3がわずかにたわむため、応力を分散して、低減することができる。 In this case, assuming that the lower surface of the plate-shaped body 4 and the lower surface of the substrate 1 are at the same height, the force at the time of connecting the flexible substrate 5 is applied from the plate-shaped body 4 to the input / output 2 as a reaction, so that the input / output is input / output. The effect of stress reduction at the terminal 2 may be reduced. On the other hand, in the semiconductor device package 10 of the embodiment, since the input / output terminals 3 are slightly bent, the stress can be dispersed and reduced.

すなわち、実施形態の半導体素子用パッケージ10では、入出力端子3に作用する応力が板状体4によって低減される。また、板状体4から入出力端子3に応力が作用する可能性も低減される。そのため、入出力端子3の機械的な破壊の可能性が低減された半導体素子用パッケージ10を提供することができる。 That is, in the semiconductor device package 10 of the embodiment, the stress acting on the input / output terminals 3 is reduced by the plate-shaped body 4. Further, the possibility that stress acts from the plate-shaped body 4 to the input / output terminals 3 is also reduced. Therefore, it is possible to provide the semiconductor element package 10 in which the possibility of mechanical destruction of the input / output terminal 3 is reduced.

なお、基板1の下面と板状体4の下面との高さの差Hは、例えば上記のような入出力端子3の機械的な破壊を抑制する効果を得る上で、0.05〜0.2mm程度の範囲に設定される
。この高さの差Hが0.05mm以上であれば、入出力端子3を適度に変形させて(たわませて)応力を分散させることができる。また、この高さの差Hが0.2mm以下であれば、入
出力端子3の変形し過ぎ(たわみ過ぎ)を抑制することができる。そのため、入出力端子3の機械的な破壊を効果的に抑制することができる。
The height difference H between the lower surface of the substrate 1 and the lower surface of the plate-like body 4 is, for example, about 0.05 to 0.2 mm in order to obtain the effect of suppressing mechanical destruction of the input / output terminal 3 as described above. Is set in the range of. When this height difference H is 0.05 mm or more, the input / output terminal 3 can be appropriately deformed (deflected) to disperse the stress. Further, when the height difference H is 0.2 mm or less, it is possible to suppress excessive deformation (excessive deflection) of the input / output terminal 3. Therefore, the mechanical destruction of the input / output terminal 3 can be effectively suppressed.

この場合、平面視における基板1の外形寸法は、例えば1辺の長さが10〜50mm程度の四角形状(矩形状)である。基板1が平面視において長方形状の場合には、短辺の長さが約5〜30mmであり、長辺の長さが約10〜50mmである。また、板状体4は、例えば図1
および図6等に示すように長方形状であり、角部分が平面状または円弧状に成形されている。つまり、板状体4は、平面視において角がC面状またはR面状に加工された平板状の部材である。なお、平面視における板状体4の形状は、上記のように入出力端子の変形を抑制することができるものであれば、種々の形状に設定することができ、例えば長円状でもよい。
In this case, the external dimensions of the substrate 1 in a plan view are, for example, a rectangular shape (rectangular shape) having a side length of about 10 to 50 mm. When the substrate 1 has a rectangular shape in a plan view, the length of the short side is about 5 to 30 mm, and the length of the long side is about 10 to 50 mm. Further, the plate-shaped body 4 is, for example, FIG.
As shown in FIG. 6 and the like, the shape is rectangular, and the corner portions are formed into a flat shape or an arc shape. That is, the plate-shaped body 4 is a flat plate-shaped member whose angles are processed into a C-plane or an R-plane in a plan view. The shape of the plate-shaped body 4 in a plan view can be set to various shapes as long as the deformation of the input / output terminals can be suppressed as described above, and may be, for example, an oval shape.

入出力端子3の絶縁板31は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結、窒化ケイ素質焼結体およびガラスセラミック焼結体等のセラミ
ック材料によって形成されている。
The insulating plate 31 of the input / output terminal 3 is formed of a ceramic material such as an aluminum oxide-based sintered body, a mullite-based sintered body, an aluminum nitride-based sintered body, a silicon nitride-based sintered body, and a glass-ceramic sintered body. ing.

絶縁板31は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず、酸化アルミニウム、酸化ケイ素、酸化カルシウムおよび酸化マグネシウム等の原料粉末を、有機溶媒およびバインダ等とともに混練してスラリーを作製する。次に、このスラリーをドクターブレード法またはリップコータ法等の方法でシート状に成形してセラミックグリーンシートを作製する。その後、このセラミックグリーンシートを所定に形状および寸法に切断して複数のシートを作製、これらのシートを上下に積層し、約1300〜1600℃の温度で焼成する。以上の工程によって、絶縁板31を製作することができる。この場合、それぞれのシートが、焼成後に絶縁層31a、31bになる。 The insulating plate 31 can be manufactured as follows, for example, when it is made of an aluminum oxide sintered body. First, raw material powders such as aluminum oxide, silicon oxide, calcium oxide and magnesium oxide are kneaded together with an organic solvent and a binder to prepare a slurry. Next, this slurry is formed into a sheet by a method such as a doctor blade method or a lip coater method to prepare a ceramic green sheet. Then, the ceramic green sheet is cut into a predetermined shape and size to prepare a plurality of sheets, and these sheets are laminated one above the other and fired at a temperature of about 1300 to 1600 ° C. The insulating plate 31 can be manufactured by the above steps. In this case, each sheet becomes insulating layers 31a and 31b after firing.

入出力端子3の第1配線32は、例えば、タングステン、モリブデン、マンガン、銅、銀、金、パラジウム、白金等の金属材料から適宜選択された金属材料によって形成されている。第1配線32は、これらの金属材料を含む合金材料からなるものでもよい。これらの金属材料は、例えばメタライズ層またはめっき層として絶縁板31の所定位置に被着され、形成されている。 The first wiring 32 of the input / output terminal 3 is formed of, for example, a metal material appropriately selected from metal materials such as tungsten, molybdenum, manganese, copper, silver, gold, palladium, and platinum. The first wiring 32 may be made of an alloy material containing these metal materials. These metal materials are formed by being adhered to a predetermined position of the insulating plate 31 as, for example, a metallized layer or a plating layer.

第1配線32は、例えばタングステンのメタライズ層からなる場合であれば、次のようにして形成することができる。まずタングステンの粉末を、適当な有機溶媒およびバインダ等とともに混練してタングステンの金属ペーストを作製する。次に、この金属ペーストを絶縁板31(絶縁層31a、31b)となるシートの表面に、スクリーン印刷法等の方法で所定パターンに塗布する。その後、この金属ペーストをシートとともに上記条件で同時焼成する。以上の工程により、絶縁板31の所定に位置に第1配線32を設けることができる。 The first wiring 32 can be formed as follows, for example, when it is made of a tungsten metallized layer. First, the tungsten powder is kneaded with an appropriate organic solvent and a binder to prepare a tungsten metal paste. Next, this metal paste is applied to the surface of the sheet to be the insulating plate 31 (insulating layers 31a, 31b) in a predetermined pattern by a method such as a screen printing method. Then, this metal paste is co-fired together with the sheet under the above conditions. Through the above steps, the first wiring 32 can be provided at a predetermined position on the insulating plate 31.

第1配線32は、上記のメタライズ層の表面に、ニッケルめっき層および金めっき層等のめっき層が被着されたものでもよい。めっき層が被着されている場合には、第1配線32の酸化腐食を低減することができる。また、第1配線32と第2配線52とがはんだを介して接続されるときの、はんだの濡れ性等の特性を向上させることもできる。これにより、第1配線32と第2配線52との電気的および機械的な接続信頼性を向上させることができる。つまり、半導体素子用パッケージ10としての信頼性向上に有効である。 The first wiring 32 may have a plating layer such as a nickel plating layer and a gold plating layer adhered to the surface of the metallize layer. When the plating layer is adhered, oxidative corrosion of the first wiring 32 can be reduced. Further, when the first wiring 32 and the second wiring 52 are connected via the solder, the characteristics such as the wettability of the solder can be improved. Thereby, the electrical and mechanical connection reliability between the first wiring 32 and the second wiring 52 can be improved. That is, it is effective in improving the reliability of the semiconductor element package 10.

板状体4は、例えば、基板1と同様の金属材料からなるものでもよく、絶縁板31と同様のセラミック材料からなるものでもよい。板状体4が基板1と同様の金属材料からなる場合であれば、後述するように基板1および枠体2と入出力端子3とを接続するときに、板状体4もあわせて入出力端子3に接合することが容易である。このときには、半導体素子用パッケージ10としての生産性等を向上させるうえで有利である。 The plate-shaped body 4 may be made of, for example, a metal material similar to that of the substrate 1, or may be made of a ceramic material similar to that of the insulating plate 31. If the plate-shaped body 4 is made of the same metal material as the substrate 1, when the substrate 1 and the frame body 2 are connected to the input / output terminal 3, the plate-shaped body 4 is also input / output as described later. It is easy to join to the terminal 3. At this time, it is advantageous in improving the productivity of the semiconductor element package 10.

入出力端子3の基板1および枠体2に対する接合(つまり、開口部2aを塞ぐ工程)は、例えば、開口部2aを塞ぐように入出力端子3を位置決めし、ジグ等で仮固定しながら、これらを加熱してろう材で固定する方法で行なわれる。この場合、入出力端子3と基板1および枠体2との間に銀ろう等のろう材のフィルムまたはペーストを介在させておき、この状態で加熱する。入出力端子3のろう材との接合部分には、ろう付け用の下地金属層を設けておいてもよい。この下地金属層は、例えば第1配線32と同様の金属材料を用い、同様の方法で設けることができる。なお、上記の銀ろうは、例えば銀−銅系ろう材であり、JIS規定のBAg8等である。 In the joining of the input / output terminals 3 to the substrate 1 and the frame body 2 (that is, the step of closing the opening 2a), for example, the input / output terminals 3 are positioned so as to close the opening 2a and temporarily fixed with a jig or the like. These are heated and fixed with a brazing material. In this case, a film or paste of a brazing material such as silver brazing is interposed between the input / output terminal 3, the substrate 1 and the frame 2, and the film or paste is heated in this state. A base metal layer for brazing may be provided at the joint portion of the input / output terminal 3 with the brazing material. This base metal layer can be provided by the same method using, for example, the same metal material as that of the first wiring 32. The silver brazing material is, for example, a silver-copper brazing material, such as BAg8 specified by JIS.

前述したように、上記構成の半導体素子用パッケージ10と、基板1の搭載部1aに搭載された半導体素子101と、枠体2に接合された蓋体102とによって、実施形態の半導体装置100が基本的に構成される。半導体装置100において、搭載部1aに対する半導体素子101
の固定は、例えばスズ−銀等の低融点ろう材、金−シリコン(Au−Si)接合材、樹脂
系接着剤およびガラス等の接合材から適宜選択した接合材を用いて行なうことができる。例えば、金−シリコンのペーストまたはフィルム等を介して搭載部1a上に半導体素子101を位置決めして載せ、これらを加熱することで、搭載部1aに半導体素子101を接合し、固定することができる。
As described above, the semiconductor device 100 of the embodiment is formed by the semiconductor element package 10 having the above configuration, the semiconductor element 101 mounted on the mounting portion 1a of the substrate 1, and the lid 102 joined to the frame body 2. It is basically composed. In the semiconductor device 100, the semiconductor element 101 with respect to the mounting portion 1a
Can be fixed by using a bonding material appropriately selected from, for example, a low melting point brazing material such as tin-silver, a gold-silicon (Au-Si) bonding material, a resin adhesive, and a bonding material such as glass. For example, the semiconductor element 101 can be bonded and fixed to the mounting portion 1a by positioning and mounting the semiconductor element 101 on the mounting portion 1a via a gold-silicon paste or film, and heating these. ..

また、半導体素子101は、載置用基台(図示せず)を介して、基板1の載置部1bに載
置され、固定されてもよい。載置用基台は、例えば、シリコン(Si)、または基板1の熱膨張係数に近似する酸化アルミニウム質焼結体または窒化アルミニウム質焼結体等の誘電体材料によって形成される。この載置用基台は、半導体素子101から基板1へ熱を伝え
るための伝熱媒体であるとともに、その高さを調整する機能を有している。半導体素子101の高さを調整することにより、例えば、半導体素子10と光ファイバとの光軸が合うように調節する作業を容易なものとすることができる。つまり、光ファイバに対する受発光の精度向上および生産性の点で有利な半導体装置100とすることができる。
Further, the semiconductor element 101 may be mounted and fixed on the mounting portion 1b of the substrate 1 via a mounting base (not shown). The mounting base is formed of, for example, silicon (Si) or a dielectric material such as an aluminum oxide sintered body or an aluminum nitride sintered body that approximates the coefficient of thermal expansion of the substrate 1. This mounting base is a heat transfer medium for transferring heat from the semiconductor element 101 to the substrate 1, and also has a function of adjusting the height thereof. By adjusting the height of the semiconductor element 101, for example, it is possible to facilitate the work of adjusting the optical axes of the semiconductor element 10 and the optical fiber so as to be aligned with each other. That is, it is possible to obtain the semiconductor device 100 which is advantageous in terms of improving the accuracy of receiving and emitting light with respect to the optical fiber and the productivity.

載置用基台の上面には、高周波信号が伝送される配線導体(図示せず)が形成されるとともに、半導体素子101を搭載するための導体層(図示せず)が形成されていてもよい。
この場合に、半導体素子101の各電極と載置用基台上面の配線導体とを電気的に接続する
ボンディングワイヤが設けられてもよい。配線導体と半導体素子101との電気的な接続は
、例えば金属バンプまたは導電性接着剤等の、ボンディングワイヤ以外の導電性接続在によって行なわれてもよい。
Even if a wiring conductor (not shown) for transmitting high-frequency signals is formed on the upper surface of the mounting base and a conductor layer (not shown) for mounting the semiconductor element 101 is formed. good.
In this case, a bonding wire that electrically connects each electrode of the semiconductor element 101 and the wiring conductor on the upper surface of the mounting base may be provided. The electrical connection between the wiring conductor and the semiconductor element 101 may be made by a conductive connection other than the bonding wire, such as a metal bump or a conductive adhesive.

なお、載置用基台がないときには、搭載部1aに搭載された半導体素子101と、入出力
端子3のうち枠体2の内側に位置する部分に設けられた第1配線32とが、例えばボンディングワイヤ(図示せず)を介して互いに電気的に接続される。以上の形態の半導体装置100において、半導体素子101は、第1配線32と電気的に接続され、第1配線32および第2配線52を介して外部電気回路に電気的に接続される。
When there is no mounting base, for example, the semiconductor element 101 mounted on the mounting portion 1a and the first wiring 32 provided in the portion of the input / output terminal 3 located inside the frame body 2 are used. They are electrically connected to each other via bonding wires (not shown). In the semiconductor device 100 of the above embodiment, the semiconductor element 101 is electrically connected to the first wiring 32 and electrically connected to the external electric circuit via the first wiring 32 and the second wiring 52.

蓋体102は、前述したように、枠体2の上側の開口を塞ぐものであり、半導体素子101を気密に収容する容器を構成する一部として機能する。蓋体102は、例えば、鉄−ニッケル
−コバルト(Fe−Ni−Co)合金等の金属材料や酸化アルミニウム質焼結体等のセラミック材料からなる。蓋体102と枠体2上面との接合は、例えば、金−スズ(Au−Sn
)合金はんだ等の低融点ロウ材を介した接合法により行なわれる。また、蓋体102と枠体
2上面との接合は、YAG(イットリウム−アルミニウム−ガーネット)レーザ溶接、抵抗溶接等の溶接法により行なわれてもよい。
As described above, the lid 102 closes the opening on the upper side of the frame 2, and functions as a part of forming a container for airtightly accommodating the semiconductor element 101. The lid 102 is made of, for example, a metal material such as an iron-nickel-cobalt (Fe-Ni-Co) alloy or a ceramic material such as an aluminum oxide sintered body. The joint between the lid 102 and the upper surface of the frame 2 is, for example, gold-tin (Au-Sn).
) It is performed by a joining method using a low melting point brazing material such as alloy solder. Further, the lid 102 and the upper surface of the frame 2 may be joined by a welding method such as YAG (yttrium-aluminum-garnet) laser welding or resistance welding.

上記実施形態の半導体素子用パッケージ10および半導体装置100は、平面視において、
複数の第1配線32が絶縁板31の上面の幅方向に、互いに間隔をおいて平行に配列されていてもよい。絶縁板31の上面の幅方向とは、この上面における第1配線32の長さ方向に直交する方向(つまり第1配線32の線幅方向)である。また、このときに、上記配列の幅方向の両端に位置する第1配線32よりも板状体4の幅方向の両端がそれぞれ外側に位置していてもよい。言い換えれば、板状体4は、平面視において、複数の第1配線32の全部を線幅方向に含むような形状および外形寸法を有するものでもよい。板状体4が前述したように長方形状であれば、その長辺方向において、複数の第1配線32全部を線幅方向に含むように位置することが容易である。
The semiconductor device package 10 and the semiconductor device 100 of the above embodiment are viewed in a plan view.
A plurality of first wirings 32 may be arranged in parallel with each other in the width direction of the upper surface of the insulating plate 31 at intervals. The width direction of the upper surface of the insulating plate 31 is a direction orthogonal to the length direction of the first wiring 32 on the upper surface (that is, the line width direction of the first wiring 32). Further, at this time, both ends of the plate-like body 4 in the width direction may be located outside the first wiring 32 located at both ends of the arrangement in the width direction. In other words, the plate-shaped body 4 may have a shape and external dimensions that include all of the plurality of first wirings 32 in the line width direction in a plan view. If the plate-shaped body 4 has a rectangular shape as described above, it is easy to position the plate-shaped body 4 so as to include all of the plurality of first wirings 32 in the line width direction in the long side direction thereof.

上記構成の場合には、第1配線32の全部に相当する範囲において、第2配線52を接続させるための力が入出力端子3に加えられたときに、絶縁板31に生じる応力を板状体4により効果的に低減させることができる。これにより、絶縁板31を含む入出力端子3の機械的な破壊の可能性を効果的に低減することができる。すなわち、半導体装置100について、
外部電気回路との電気的な接続信頼性および気密封止信頼性等を効果的に向上させること
ができる。また、そのような半導体装置100の製作がより容易な半導体素子用パッケージ10とすることができる。
In the case of the above configuration, in the range corresponding to the entire first wiring 32, when a force for connecting the second wiring 52 is applied to the input / output terminals 3, the stress generated in the insulating plate 31 is plate-shaped. It can be effectively reduced by the body 4. As a result, the possibility of mechanical destruction of the input / output terminal 3 including the insulating plate 31 can be effectively reduced. That is, about the semiconductor device 100
It is possible to effectively improve the reliability of electrical connection with an external electric circuit, the reliability of airtight sealing, and the like. Further, the semiconductor device package 10 can be made, which makes it easier to manufacture such a semiconductor device 100.

また、上記実施形態の半導体素子用パッケージ10および半導体装置100において、板状
体4と絶縁板31との熱膨張率の差が、基板1と絶縁板31との熱膨張率の差よりも大きくてもよい。言い換えれば、板状体4と絶縁板31との熱膨張率の差は、半導体素子用パッケージ10および半導体装置100において相対的に大きいものとされていてもよい。さらに言い
換えれば、板状体4の材料に関しては、絶縁板31との熱膨張率の差を特に小さくするようなものを優先して選択する必要性が(基板1に比べて)比較的小さい。金属材料は、絶縁板31を形成するセラミック材料に比べて熱膨張率が大きい傾向があるため、熱膨張率が比較的大きいものを使えることで、板状体4が金属材料であるときに、その材料選択の制約が低減される。
Further, in the semiconductor element package 10 and the semiconductor device 100 of the above embodiment, the difference in the coefficient of thermal expansion between the plate-shaped body 4 and the insulating plate 31 is larger than the difference in the coefficient of thermal expansion between the substrate 1 and the insulating plate 31. You may. In other words, the difference in the coefficient of thermal expansion between the plate-shaped body 4 and the insulating plate 31 may be relatively large in the semiconductor element package 10 and the semiconductor device 100. Furthermore, with respect to the material of the plate-shaped body 4, it is relatively small (compared to the substrate 1) that it is necessary to preferentially select a material that makes the difference in thermal expansion coefficient with that of the insulating plate 31 particularly small. Since the metal material tends to have a larger coefficient of thermal expansion than the ceramic material forming the insulating plate 31, it is possible to use a material having a relatively large coefficient of thermal expansion when the plate-like body 4 is a metal material. The restrictions on material selection are reduced.

例えば図1および図2に示す例のように板状体4が基板1よりも小さい場合、基板1と絶縁板31との熱膨張率の差に起因する熱応力の大きさに対して、板状体4と絶縁基板31との熱膨張率との差によって発生する熱応力の影響は比較的小さくなる。よって、板状体4と絶縁基板31との熱膨張率の差が大きい場合、より多くの材質の中から選択して板状体を作製することができる。そのため、半導体素子用パッケージ10の生産性を向上させることができる。また、半導体素子用パッケージ10および半導体装置100としての設計の自由度
、例えば板状体の熱伝導率、透磁率、色調(外観)および経済性等を基準にした選択肢を広くすることができる。
For example, when the plate-like body 4 is smaller than the substrate 1 as in the examples shown in FIGS. 1 and 2, the plate is opposed to the magnitude of thermal stress caused by the difference in the coefficient of thermal expansion between the substrate 1 and the insulating plate 31. The effect of thermal stress generated by the difference between the coefficient of thermal expansion of the body 4 and the insulating substrate 31 is relatively small. Therefore, when the difference in the coefficient of thermal expansion between the plate-shaped body 4 and the insulating substrate 31 is large, the plate-shaped body can be produced by selecting from a larger number of materials. Therefore, the productivity of the semiconductor device package 10 can be improved. Further, it is possible to broaden the options based on the degree of freedom in designing the semiconductor element package 10 and the semiconductor device 100, for example, the thermal conductivity, magnetic permeability, color tone (appearance), and economic efficiency of the plate-shaped body.

なお、上記の熱膨張率は、例えば、板状体4、絶縁板31および基板1等を構成する各部材の線膨張係数である。これらの線膨張係数等は、例えば、熱機械分析装置等の測定装置を用いて測定することができる。 The coefficient of thermal expansion is, for example, the coefficient of linear expansion of each member constituting the plate-shaped body 4, the insulating plate 31, the substrate 1, and the like. These linear expansion coefficients and the like can be measured using, for example, a measuring device such as a thermomechanical analyzer.

また、上記実施形態の半導体素子用パッケージ10および半導体装置100は、絶縁板31の
上面から下面にかけて貫通する貫通導体6をさらに備えているものでもよい。また、このときに、板状体4が金属材料を含んでいるとともに、貫通導体6を介して第1配線32と板状体4の金属材料とが互いに電気的に接続されていてもよい。貫通導体6を介して板状体4の金属材料と電気的に接続される第1配線32は、例えば接地電位を半導体素子101に供
給する接地配線である。
Further, the semiconductor element package 10 and the semiconductor device 100 of the above embodiment may further include a through conductor 6 penetrating from the upper surface to the lower surface of the insulating plate 31. Further, at this time, the plate-shaped body 4 may contain a metal material, and the first wiring 32 and the metal material of the plate-shaped body 4 may be electrically connected to each other via the through conductor 6. The first wiring 32 that is electrically connected to the metal material of the plate-like body 4 via the through conductor 6 is, for example, a ground wiring that supplies a ground potential to the semiconductor element 101.

上記の場合には、第1配線32の接地電位をより安定させることができる。これにより、接地用以外の第1配線32を伝送される高周波信号の伝送特性を向上させることができる。なお、板状体4が、上記のように基板1等と同様の金属材料からなるものであるときには、板状体4の任意の箇所に貫通導体6を接続させることで、第1配線32と板状体4とを互いに電気的に接続させることができる。また、板状体4の金属材料部分の面積が比較的大きいので、接地電位をより効果的に安定させることができる。また、第1配線32と外部との間の電磁ノイズの授受を効果的に低減することもできる。 In the above case, the ground potential of the first wiring 32 can be made more stable. As a result, it is possible to improve the transmission characteristics of the high frequency signal transmitted through the first wiring 32 other than for grounding. When the plate-shaped body 4 is made of the same metal material as the substrate 1 or the like as described above, the through conductor 6 is connected to an arbitrary portion of the plate-shaped body 4 to form the first wiring 32. The plate-shaped bodies 4 can be electrically connected to each other. Further, since the area of the metal material portion of the plate-shaped body 4 is relatively large, the ground potential can be stabilized more effectively. In addition, the transfer of electromagnetic noise between the first wiring 32 and the outside can be effectively reduced.

貫通導体6は、例えば、第1配線32と同様の金属材料を用い、同様の金属ペーストを塗布して焼成する方法で形成することができる。この場合、あらかじめ絶縁板31または絶縁板31となるセラミックグリーンシートに、機械的な穴あけ加工またはレーザ加工等の方法で貫通孔を形成しておく。この貫通孔内に上記の金属ペーストを、真空吸引を併用したスクリーン印刷等の方法で充填し、その後に焼成する。 The through conductor 6 can be formed, for example, by using the same metal material as the first wiring 32, applying the same metal paste, and firing. In this case, through holes are formed in advance in the insulating plate 31 or the ceramic green sheet to be the insulating plate 31 by a method such as mechanical drilling or laser machining. The above metal paste is filled in the through holes by a method such as screen printing using vacuum suction, and then fired.

また、上記実施形態の半導体素子用パッケージ10および半導体装置100は、例えば図3
(b)に示す例のように、平面視において基板1および板状体4がそれぞれ矩形状であり、基板1の側面と板状体4の側面とが互いに一定の間隔を置いて対向し合っているものでもよい。すなわち、基板1および板状体4それぞれの1つの側面が互いに対向し合い、これらの側面間に平面視で一定の幅の隙間があってもよい。言い換えれば、基板1と板状体4とは、互いに接し合っていなくてもよい。
Further, the semiconductor element package 10 and the semiconductor device 100 of the above embodiment are shown in, for example, FIG.
As shown in the example shown in (b), the substrate 1 and the plate-shaped body 4 are each rectangular in a plan view, and the side surface of the substrate 1 and the side surface of the plate-shaped body 4 face each other at a constant distance from each other. It may be the one that is. That is, one side surface of each of the substrate 1 and the plate-shaped body 4 may face each other, and there may be a gap having a certain width in a plan view between these side surfaces. In other words, the substrate 1 and the plate-like body 4 do not have to be in contact with each other.

このような場合には、板状体4および基板1それぞれの熱膨張を隙間部分に収めることもできる。そのため、基板1と板状体4との間に熱応力が生じるような可能性を効果的に低減することができ、半導体素子用パッケージ10および半導体装置100としての信頼性を
向上させることができる。
In such a case, the thermal expansion of each of the plate-shaped body 4 and the substrate 1 can be accommodated in the gap portion. Therefore, the possibility that thermal stress is generated between the substrate 1 and the plate-shaped body 4 can be effectively reduced, and the reliability of the semiconductor element package 10 and the semiconductor device 100 can be improved. ..

また、このような場合には、前述したように、開口部2aを塞ぐように入出力端子3を位置決めして、入出力端子3を基板1および枠体2に接合する工程において、ジグ等による仮固定が容易になる。つまり、生産の向上に有利な半導体素子用パッケージ10および半導体装置100とすることができる。すなわち、このような構成の場合には、基板1の側面
と板状体4の側面との間の隙間にジグの一部を容易にはめ込むことができ、ジグの一部は、例えば、板状体4を平面視で囲むような枠状の部分に含まれるものでもよい。これにより、ジグの一部で板状体4等を動きにくいように仮固定することができる。つまり、板状体4の位置精度の向上および生産性の向上等についても有利な半導体素子用パッケージ10および半導体装置100とすることができる。
Further, in such a case, as described above, in the step of positioning the input / output terminals 3 so as to close the opening 2a and joining the input / output terminals 3 to the substrate 1 and the frame body 2, a jig or the like is used. Temporary fixing becomes easy. That is, the semiconductor element package 10 and the semiconductor device 100 can be used, which is advantageous for improving production. That is, in the case of such a configuration, a part of the jig can be easily fitted in the gap between the side surface of the substrate 1 and the side surface of the plate-shaped body 4, and the part of the jig is, for example, plate-shaped. It may be included in a frame-shaped portion that surrounds the body 4 in a plan view. As a result, the plate-shaped body 4 and the like can be temporarily fixed with a part of the jig so as not to move easily. That is, the semiconductor element package 10 and the semiconductor device 100 can be used, which are also advantageous in improving the position accuracy and productivity of the plate-shaped body 4.

また、上記実施形態の半導体素子用パッケージ10および半導体装置100は、第1配線32
のうち絶縁板31の上面の幅方向と直交する長さ方向における外側の端L1(図2における仮想線の位置)が、平面視において板状体4と重なって位置しているものでもよい。図2に示す例では、上側の絶縁層31bの上面の第1配線32が、上記の構成になっている。このような場合には、第1配線32の外側の端L1においてフレキシブル基板5接続時の応力が比較的大きく作用したとしても、その部分を板状体4で支えて、入出力端子3(特に絶縁板31)に機械的な破壊が生じる可能性を効果的に低減することができる。
Further, the semiconductor element package 10 and the semiconductor device 100 of the above embodiment have the first wiring 32.
Of these, the outer end L1 (position of the virtual line in FIG. 2) in the length direction orthogonal to the width direction of the upper surface of the insulating plate 31 may be positioned so as to overlap the plate-like body 4 in a plan view. In the example shown in FIG. 2, the first wiring 32 on the upper surface of the upper insulating layer 31b has the above configuration. In such a case, even if the stress at the time of connecting the flexible substrate 5 acts on the outer end L1 of the first wiring 32 relatively large, the portion is supported by the plate-shaped body 4 and the input / output terminal 3 (particularly). The possibility of mechanical damage to the insulating plate 31) can be effectively reduced.

実施形態の半導体装置100は、上記のように、枠体2の上側の開口が蓋体で塞がれ、開
口部2aが入出力端子3で塞がれ、さらに貫通孔2bが光ファイバを含む固定部材等で塞がれることにより、搭載部1aに搭載された半導体素子101が気密封止されている。半導
体素子101は、入出力端子3およびフレキシブル基板5を介して外部電気回路と電気的に
接続させることができる。また、半導体素子101は、光ファイバを介して外部と光接続さ
れる。半導体素子101が半導体レーザであれば、外部電気回路から伝送された電気信号に
応じて光信号が放射され、光ファイバを介して外部に光信号が伝送される。半導体素子101がフォトダイオードであれば、光ファイバを介して外部から伝送された光信号に応じて電気信号が発信され、入出力端子3およびフレキシブル基板5を介して外部電気回路に電気信号が伝送する。
In the semiconductor device 100 of the embodiment, as described above, the opening on the upper side of the frame body 2 is closed by the lid, the opening 2a is closed by the input / output terminal 3, and the through hole 2b includes an optical fiber. The semiconductor element 101 mounted on the mounting portion 1a is hermetically sealed by being closed with a fixing member or the like. The semiconductor element 101 can be electrically connected to an external electric circuit via an input / output terminal 3 and a flexible substrate 5. Further, the semiconductor element 101 is optically connected to the outside via an optical fiber. If the semiconductor element 101 is a semiconductor laser, an optical signal is radiated in response to an electric signal transmitted from an external electric circuit, and the optical signal is transmitted to the outside via an optical fiber. If the semiconductor element 101 is a photodiode, an electric signal is transmitted in response to an optical signal transmitted from the outside via an optical fiber, and the electric signal is transmitted to an external electric circuit via an input / output terminal 3 and a flexible substrate 5. do.

1・・基板
1a・・搭載部
2・・枠体
2a・・開口部
2b・・貫通孔
3・・入出力端子
31・・絶縁板
31a、31b・・絶縁層
31c・・他の絶縁層
32・・第1配線
4・・板状体
5・・フレキシブル基板
51・・樹脂基板
52・・第2配線
6・・貫通導体
10・・半導体素子用パッケージ
100・・半導体装置
101・・半導体素子
102・・蓋体
1 ・ ・ Board 1a ・ ・ Mounting part 2 ・ ・ Frame body 2a ・ ・ Opening 2b ・ ・ Through hole 3 ・ ・ Input / output terminal
31 ... Insulation plate
31a, 31b ... Insulation layer
31c ... Other insulation layer
32 ... 1st wiring 4 ... Plate-like body 5 ... Flexible substrate
51 ... Resin substrate
52 ... 2nd wiring 6 ... Through conductor
10 ... Package for semiconductor devices
100 ... Semiconductor device
101 ... Semiconductor element
102 ... lid

Claims (7)

半導体素子の搭載部を含む上面を有する基板と、
該基板の前記上面に平面視で前記搭載部を囲んで位置しており、前記基板側に開口部を有する枠体と、
前記枠体の内側から外側にかけて、前記開口部を塞ぐように位置している絶縁板および該絶縁板の上面に位置する第1配線を含む入出力端子と、
前記絶縁板のうち前記開口部よりも外側に位置する部分において前記絶縁板の下面に位置しており、前記基板の下面よりも上側に位置する下面を有する板状体と、
前記第1配線に接続された第2配線が位置する下面を有するフレキシブル基板とを備える半導体素子用パッケージ。
A substrate having an upper surface including a mounting portion of a semiconductor element,
A frame body that is located on the upper surface of the substrate so as to surround the mounting portion in a plan view and has an opening on the substrate side.
From the inside to the outside of the frame, an input / output terminal including an insulating plate located so as to close the opening and a first wiring located on the upper surface of the insulating plate.
A plate-like body having a lower surface located on the lower surface of the insulating plate and above the lower surface of the substrate in a portion of the insulating plate located outside the opening.
A package for a semiconductor element including a flexible substrate having a lower surface on which a second wiring connected to the first wiring is located.
平面視において、複数の前記第1配線が前記絶縁板の前記上面の幅方向に、互いに間隔をおいて平行に配列されているとともに、前記幅方向の両端に位置する前記第1配線よりも前記板状体の幅方向の両端がそれぞれ外側に位置している請求項1記載の半導体素子用パッケージ。 In a plan view, a plurality of the first wirings are arranged in parallel with each other in the width direction of the upper surface of the insulating plate at intervals, and more than the first wirings located at both ends in the width direction. The package for a semiconductor element according to claim 1, wherein both ends of the plate-like body in the width direction are located on the outside. 前記板状体と前記絶縁板との熱膨張率の差が、前記基板と前記絶縁板との熱膨張率の差よりも大きい請求項1または請求項2記載の半導体素子用パッケージ。 The package for a semiconductor device according to claim 1 or 2, wherein the difference in the coefficient of thermal expansion between the plate-shaped body and the insulating plate is larger than the difference in the coefficient of thermal expansion between the substrate and the insulating plate. 前記絶縁板の前記上面から下面にかけて貫通する貫通導体をさらに備えており、
前記板状体が金属材料を含んでいるとともに、前記貫通導体を介して前記第1配線と前記板状体の前記金属材料とが互いに電気的に接続されている請求項1〜請求項3のいずれか1項記載の半導体素子用パッケージ。
Further, a penetrating conductor penetrating from the upper surface to the lower surface of the insulating plate is provided.
The first to third aspects of the present invention, wherein the plate-shaped body contains a metal material, and the first wiring and the metal material of the plate-shaped body are electrically connected to each other via the through conductor. The package for a semiconductor device according to any one of the above.
平面視において前記基板および前記板状体がそれぞれ矩形状であり、前記基板の側面と前記板状体の側面とが互いに一定の間隔を置いて対向し合っている請求項1〜請求項4のいずれか1項記載の半導体素子用パッケージ。 Claims 1 to 4, wherein the substrate and the plate-like body are each rectangular in a plan view, and the side surface of the substrate and the side surface of the plate-like body face each other at a certain interval. The package for a semiconductor device according to any one of the above. 前記第1配線のうち前記絶縁板の前記上面の幅方向と直交する長さ方向における外側の端が、平面視において前記板状体と重なって位置している請求項1〜請求項5のいずれか1項記載の半導体素子用パッケージ。 Any of claims 1 to 5, wherein the outer end of the first wiring in the length direction orthogonal to the width direction of the upper surface of the insulating plate is located so as to overlap the plate-like body in a plan view. The package for semiconductor devices according to item 1. 請求項1〜6のいずれか1項に記載の半導体素子用パッケージと、
前記基板の前記搭載部に搭載された半導体素子と、
前記枠体に接合された蓋体とを備える半導体装置。
The semiconductor device package according to any one of claims 1 to 6.
A semiconductor element mounted on the mounting portion of the substrate and
A semiconductor device including a lid joined to the frame.
JP2018056149A 2018-03-23 2018-03-23 Semiconductor device packages and semiconductor devices Active JP6923474B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018056149A JP6923474B2 (en) 2018-03-23 2018-03-23 Semiconductor device packages and semiconductor devices
JP2021123462A JP7196249B2 (en) 2018-03-23 2021-07-28 Packages for semiconductor devices and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018056149A JP6923474B2 (en) 2018-03-23 2018-03-23 Semiconductor device packages and semiconductor devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021123462A Division JP7196249B2 (en) 2018-03-23 2021-07-28 Packages for semiconductor devices and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2019169607A JP2019169607A (en) 2019-10-03
JP6923474B2 true JP6923474B2 (en) 2021-08-18

Family

ID=68106903

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018056149A Active JP6923474B2 (en) 2018-03-23 2018-03-23 Semiconductor device packages and semiconductor devices
JP2021123462A Active JP7196249B2 (en) 2018-03-23 2021-07-28 Packages for semiconductor devices and semiconductor devices

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021123462A Active JP7196249B2 (en) 2018-03-23 2021-07-28 Packages for semiconductor devices and semiconductor devices

Country Status (1)

Country Link
JP (2) JP6923474B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480598B2 (en) * 2004-02-26 2010-06-16 京セラ株式会社 Electronic component storage package and electronic device
JP2006128267A (en) * 2004-10-27 2006-05-18 Kyocera Corp I/o terminal, package for storing electronic component using same, and electronic device
JP2006128261A (en) * 2004-10-27 2006-05-18 Kyocera Corp I/o terminal, package for storing electronic component using same, and electronic device
JP2007005636A (en) * 2005-06-24 2007-01-11 Kyocera Corp Input/output terminal, package for storing electronic component, and electronic apparatus
JP2009158511A (en) * 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc Input/output terminal and package for housing semiconductor device
CN104126224B (en) * 2012-03-22 2017-02-22 京瓷株式会社 Element-accomodating package
JP6853034B2 (en) * 2015-12-25 2021-03-31 京セラ株式会社 Optical semiconductor device storage package and optical semiconductor device

Also Published As

Publication number Publication date
JP2019169607A (en) 2019-10-03
JP7196249B2 (en) 2022-12-26
JP2021170675A (en) 2021-10-28

Similar Documents

Publication Publication Date Title
JP4822820B2 (en) Semiconductor element storage package and semiconductor device
JP2007005636A (en) Input/output terminal, package for storing electronic component, and electronic apparatus
JP6274358B1 (en) Semiconductor device
WO2013077199A1 (en) Package for housing electronic component, and electronic apparatus
JP4511376B2 (en) Connection terminal and electronic component storage package and electronic device using the same
JP6626735B2 (en) Electronic component mounting board, electronic device and electronic module
JP2006270082A (en) Wiring board and electronic device using it
JP6224322B2 (en) Electronic component storage package and electronic device using the same
JP6923474B2 (en) Semiconductor device packages and semiconductor devices
JP2009283898A (en) Electronic part container, package for storing electronic part using the same and electronic device
JP2005159277A (en) Package for housing optical semiconductor device and optical semiconductor apparatus
JP5153682B2 (en) Semiconductor element storage package and optical semiconductor device
JP6034054B2 (en) Electronic component storage package and electronic device
US20210398866A1 (en) Package for containing electronic component, and electronic device
JP5705471B2 (en) Optical semiconductor element storage package and optical semiconductor device
WO2013161660A1 (en) Package for housing semiconductor element, and semiconductor device
JP3784346B2 (en) I / O terminal and semiconductor element storage package and semiconductor device
JP2019175939A (en) Package for semiconductor element and semiconductor device
JP6773910B2 (en) Wiring boards, electronics packages and electronics
JP6965060B2 (en) Electronic component storage packages and electronic devices
JP6849558B2 (en) Electronic component storage packages and electronic devices
JP3850344B2 (en) I / O terminal and semiconductor element storage package and semiconductor device
JP3670574B2 (en) I / O terminal and semiconductor element storage package
JP2017152557A (en) Package for housing optical semiconductor element and optical semiconductor device
JP4167576B2 (en) Semiconductor element storage package and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210729

R150 Certificate of patent or registration of utility model

Ref document number: 6923474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150