JP2019175939A - Package for semiconductor element and semiconductor device - Google Patents
Package for semiconductor element and semiconductor device Download PDFInfo
- Publication number
- JP2019175939A JP2019175939A JP2018060423A JP2018060423A JP2019175939A JP 2019175939 A JP2019175939 A JP 2019175939A JP 2018060423 A JP2018060423 A JP 2018060423A JP 2018060423 A JP2018060423 A JP 2018060423A JP 2019175939 A JP2019175939 A JP 2019175939A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- wiring
- insulating plate
- semiconductor element
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、外部接続用のピン端子を有する半導体素子用パッケージおよび半導体装置に関する。 The present invention relates to a package for a semiconductor element and a semiconductor device having pin terminals for external connection.
情報が伝送される通信機器の高速化，大容量化に伴って、通信機器に実装される半導体装置における高周波化が進んでいる。半導体装置は、例えば光変調器等の光電変換素子がパッケージに封止されたものである。パッケージは、例えば、高周波信号が伝送される導体（中心導体）と、中心導体の両側に位置する接地導体とを有している（例えば特許文献１を参照）。 With the increase in speed and capacity of communication devices that transmit information, the frequency of semiconductor devices mounted on communication devices is increasing. The semiconductor device is a device in which a photoelectric conversion element such as an optical modulator is sealed in a package. The package includes, for example, a conductor (center conductor) through which a high-frequency signal is transmitted and ground conductors located on both sides of the center conductor (see, for example, Patent Document 1).
近年、半導体素子用パッケージおよび半導体装置において、より一層の高周波化が求められている。これに対して、例えば高周波信号のクロストークノイズ低減のために、高周波信号が伝送される導体と、その両側の接地導体との距離を小さくすると、浮遊容量の増加による反射特性低下の可能性が生じる。 In recent years, higher frequency has been demanded in semiconductor element packages and semiconductor devices. On the other hand, for example, if the distance between the conductor through which the high-frequency signal is transmitted and the ground conductor on both sides thereof is reduced in order to reduce the crosstalk noise of the high-frequency signal, there is a possibility that the reflection characteristics may deteriorate due to an increase in stray capacitance. Arise.
本発明の１つの態様の半導体素子用パッケージは、壁部分で囲まれた半導体素子の収容部を有する基体と、該基体の前記壁部分の外面に隣接 して位置する絶縁板と、前記壁部
分から前記絶縁板の表面に突出して位置しているピン端子と、前記絶縁板の表面に位置しており、前記ピン端子と接続された端部を有する信号配線と、前記絶縁板の表面に、前記信号配線を挟んで、該信号配線と間隔をあけて位置している第１接地配線および第２接地配線とを備えている。また、前記第１接地配線のみが、前記ピン端子と隣り合う位置まで延在している。
A package for a semiconductor device according to one aspect of the present invention includes a base body having a semiconductor element housing portion surrounded by a wall portion, an insulating plate positioned adjacent to an outer surface of the wall portion of the base body, and the wall portion. A pin terminal that protrudes from the surface of the insulating plate, a signal wiring that is positioned on the surface of the insulating plate and has an end connected to the pin terminal, and a surface of the insulating plate, A first ground wiring and a second ground wiring are provided with a space between the signal wiring and the signal wiring. Further, only the first ground wiring extends to a position adjacent to the pin terminal.
本発明の１つの態様の半導体装置は、上記構成の半導体素子用パッケージと、前記収容部に収容された半導体素子とを備えている。 A semiconductor device according to one aspect of the present invention includes a package for a semiconductor element having the above-described configuration and a semiconductor element accommodated in the accommodating portion.
本発明の１つの態様の半導体素子用パッケージによれば、第１接地配線のみがピン端子と隣り合う位置まで延在していることから、クロストークノイズを低減しながら、反射特性を効果的に向上させることができる。 According to the package for a semiconductor element of one aspect of the present invention, since only the first ground wiring extends to a position adjacent to the pin terminal, the reflection characteristics are effectively reduced while reducing crosstalk noise. Can be improved.
本発明の１つの態様の半導体装置によれば、上記構成の半導体素子用パッケージを含むことから、クロストークノイズの低減および反射特性の向上に有効な半導体装置を提供することができる。 According to the semiconductor device of one aspect of the present invention, since the semiconductor element package having the above-described configuration is included, a semiconductor device effective in reducing crosstalk noise and improving reflection characteristics can be provided.
本発明の実施形態の半導体素子用パッケージおよび半導体装置について、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に半導体素子用パッケージおよび半導体装置が使用されるときの上下を限定するものではない。また、以下の説明におけるインピーダンスは、特性インピーダンスを意味する。 A package for a semiconductor element and a semiconductor device according to an embodiment of the present invention will be described with reference to the accompanying drawings. Note that the distinction between the upper and lower sides in the following description is for convenience of explanation, and does not limit the upper and lower sides when the package for semiconductor elements and the semiconductor device are actually used. Moreover, the impedance in the following description means characteristic impedance.
図１（ａ）は、本発明の実施形態の半導体素子用パッケージを上から見た斜視図であり、（ｂ）は本発明の実施形態の半導体装置の斜視図である。図２（ａ）および（ｂ）は、それぞれ図１に示す半導体素子用パッケージの要部を拡大して示す斜視図である。図３（ａ）は本発明の実施形態の半導体素子用パッケージの要部を拡大して示す平面図であり、図３（ｂ）は図３（ａ）の側面図である。図４（ａ）および（ｂ）は、それぞれ図３（ａ）の一部をさらに拡大して示す平面図である。図５は、本発明の実施形態の半導体装置の一部を拡大して示す平面図である。図６は、本発明の実施形態の半導体素子用パッケージの変形例を示す平面図である。 FIG. 1A is a perspective view of a semiconductor element package according to an embodiment of the present invention as viewed from above, and FIG. 1B is a perspective view of a semiconductor device according to an embodiment of the present invention. 2 (a) and 2 (b) are enlarged perspective views showing the main part of the package for a semiconductor element shown in FIG. FIG. 3A is an enlarged plan view showing a main part of the package for a semiconductor device according to the embodiment of the present invention, and FIG. 3B is a side view of FIG. 4 (a) and 4 (b) are plan views showing a part of FIG. 3 (a) further enlarged. FIG. 5 is an enlarged plan view showing a part of the semiconductor device according to the embodiment of the present invention. FIG. 6 is a plan view showing a modification of the package for a semiconductor device according to the embodiment of the present invention.
実施形態の半導体素子用パッケージ10は、基本的に、半導体素子を収容する基体１と、基体１に配置された絶縁板２と、外部接続端子であるピン端子３と、半導体素子と電気的に接続される信号配線４と、信号配線の両側に位置する同一面接地導体である第１接地配線５および第２接地配線６とを有している。信号配線４、第1接地配線５および第２接地
配線６はコプレナ型の伝送線路またはマイクロストリップ線路を形成している。
The package 10 for a semiconductor device according to the embodiment basically includes a base 1 that accommodates a semiconductor element, an insulating plate 2 disposed on the base 1, a pin terminal 3 that is an external connection terminal, and a semiconductor element. It has signal wiring 4 to be connected, and first ground wiring 5 and second ground wiring 6 which are coplanar ground conductors located on both sides of the signal wiring. The signal wiring 4, the first ground wiring 5, and the second ground wiring 6 form a coplanar transmission line or a microstrip line.
基体１は、壁部分１ａで囲まれた半導体素子の収容部１ａａを有している。絶縁板２は、基体１の壁部分１ａの側面に隣接して位置している。ピン端子３は、壁部分１ａから絶縁板２の表面に突出して位置している。信号配線４は、絶縁板２の表面に位置しており、ピン端子３と接続された端部を有している。第１接地配線５および第２接地配線６は、絶縁板２の表面（図１等に示す例では上面）に、信号配線４を挟んで、信号配線４と間隔をあけて位置している。絶縁板２の表面第１接地配線５のみが、ピン端子と隣り合う位置まで延在している。 The base body 1 has a semiconductor element housing portion 1aa surrounded by a wall portion 1a. The insulating plate 2 is located adjacent to the side surface of the wall portion 1 a of the base 1. The pin terminal 3 is located so as to protrude from the wall portion 1 a to the surface of the insulating plate 2. The signal wiring 4 is located on the surface of the insulating plate 2 and has an end connected to the pin terminal 3. The first ground wiring 5 and the second ground wiring 6 are located on the surface of the insulating plate 2 (upper surface in the example shown in FIG. 1 and the like) with the signal wiring 4 interposed therebetween and spaced from the signal wiring 4. Only the surface first ground wiring 5 of the insulating plate 2 extends to a position adjacent to the pin terminal.
また、収容部１ａａに半導体素子11が収容されるとともに、蓋体12で収容部１ａａが封止されて半導体装置20が構成されている。搭載される半導体素子11としては、例えば半導体レーザ（レーザダイオード、ＬＤ）またはフォトダイオード（ＰＤ）等の光半導体素子、半導体集積回路素子および光センサ等のセンサ素子が挙げられる。 In addition, the semiconductor element 11 is accommodated in the accommodating portion 1aa, and the accommodating portion 1aa is sealed with the lid 12 to constitute the semiconductor device 20. Examples of the semiconductor element 11 to be mounted include an optical semiconductor element such as a semiconductor laser (laser diode, LD) or photodiode (PD), a semiconductor integrated circuit element, and a sensor element such as an optical sensor.
また、光半導体素子は、強誘電体素子であるＬＮ（ニオブ酸リチウム）による変調素子（以下、ＬＮ素子という）であってもよい。本実施形態では、半導体素子11がＬＮ素子である場合を例に挙げて説明する。光半導体素子を含む半導体装置20は、例えば光通信に用いられる光半導体装置である。例えば、ＬＮ素子に入力されたレーザ光等の光信号が電気信号に変換され、上記信号配線を通って外部電気回路に伝送される。この場合の光半導体
装置は、いわゆるＬＮ変調器であり、光ファイバを含む通信システムにおいて光電変換用の部品として用いられる。
The optical semiconductor element may be a modulation element (hereinafter referred to as an LN element) made of LN (lithium niobate) which is a ferroelectric element. In the present embodiment, the case where the semiconductor element 11 is an LN element will be described as an example. The semiconductor device 20 including an optical semiconductor element is an optical semiconductor device used for optical communication, for example. For example, an optical signal such as a laser beam input to the LN element is converted into an electric signal and transmitted to an external electric circuit through the signal wiring. The optical semiconductor device in this case is a so-called LN modulator, and is used as a component for photoelectric conversion in a communication system including an optical fiber.
基体１は、例えば平面視で矩形状（図１等に示す例では細長い長方形状）であり、直方体状である。直方体状の基体１の上面に凹状の収容部１ａａの開口が位置している。基体１のうち収容部１ａａを囲む部分が壁部分１ａである。半導体素子11は、例えば収容部１ａａの底面に搭載される。また、半導体素子11は、搭載用の基台（いわゆるサブマウント）を介して収容部１ａａの底面に搭載されても構わない。 The base body 1 has, for example, a rectangular shape in a plan view (in the example shown in FIG. 1 and the like, an elongated rectangular shape), and has a rectangular parallelepiped shape. An opening of the concave accommodating portion 1aa is positioned on the upper surface of the rectangular parallelepiped base 1. A portion of the base body 1 surrounding the housing portion 1aa is a wall portion 1a. The semiconductor element 11 is mounted on, for example, the bottom surface of the housing portion 1aa. Further, the semiconductor element 11 may be mounted on the bottom surface of the accommodating portion 1aa via a mounting base (so-called submount).
また、この例における基体１は、上記光ファイバを位置決め固定するための貫通孔１ｂを有している。貫通孔１ｂは、ＬＮ素子である半導体素子11と外部との間で光信号を送受する光ファイバが配置される部分である。貫通孔１ｂに光ファイバが挿入され、その光ファイバの端部分が半導体素子11の受光部または発光部に接続される。これにより、半導体素子11（光半導体素子）と外部との間で光信号の送受が可能になる。 The base 1 in this example has a through hole 1b for positioning and fixing the optical fiber. The through hole 1b is a portion where an optical fiber that transmits and receives an optical signal between the semiconductor element 11 that is an LN element and the outside is disposed. An optical fiber is inserted into the through hole 1b, and an end portion of the optical fiber is connected to the light receiving part or the light emitting part of the semiconductor element 11. As a result, it is possible to transmit and receive optical signals between the semiconductor element 11 (optical semiconductor element) and the outside.
基体１の貫通孔１ｂは、例えば、ドリルによる孔あけ加工等により形成される。貫通孔１ｂの基体１外側開口の周囲にフェルール等を含む筒状の固定部材の一端が接合されてもよく、または貫通孔１ｂに固定部材がはめ込まれて接合されてもよい。筒状の固定部材が有する長さ方向の貫通孔内に光ファイバが挿入され、固定部材を介して光ファイバが基体１に対して位置決め固定される。 The through hole 1b of the base 1 is formed by, for example, drilling with a drill. One end of a cylindrical fixing member including a ferrule or the like may be joined around the outer opening of the base body 1 of the through hole 1b, or the fixing member may be fitted into the through hole 1b and joined. An optical fiber is inserted into a through-hole in the length direction of the cylindrical fixing member, and the optical fiber is positioned and fixed with respect to the substrate 1 through the fixing member.
基体１は、例えば、鉄−ニッケル−クロム合金（ＪＩＳ規格のＳＵＳ304、ＳＵＳ310等）、鉄−ニッケル−クロム−モリブデン合金（ＪＩＳ規格のＳＵＳ303、ＳＵＳ316等）等のステンレス鋼、鉄−ニッケル−コバルト合金および銅−亜鉛合金等の金属材料から適宜選択された材料によって形成されている。 The substrate 1 is made of, for example, stainless steel such as iron-nickel-chromium alloy (JIS standard SUS304, SUS310, etc.), iron-nickel-chromium-molybdenum alloy (JIS standard SUS303, SUS316, etc.), iron-nickel-cobalt alloy, etc. And a material appropriately selected from metal materials such as a copper-zinc alloy.
例えば、基体１の収容部１ａａに収容される半導体素子11が、ＬＮ素子の熱膨張係数15.4×10−６／℃と近似している材料が選択される。すなわち、この場合には、例えば、ＳＵＳ303（熱膨張係数14.6×10−６／℃）、ＳＵＳ304（熱膨張係数17.3×10−６／℃）、ＳＵＳ310（熱膨張係数15.8×10−６／℃）、ＳＵＳ316(熱膨張係数16.0×10−６／℃)等の鉄−ニッケル−クロム合金、鉄−ニッケル−クロム−モリブデン合金の金属材料が、基体１を作製する材料として選択される。この基体１の収容部１ａａにＬＮ素子を収容して半導体装置（光電変換装置）とした場合、基体１と半導体素子11との熱膨張係数が近似する。そのため、半導体素子11が作動した際に発生する熱、または半導体素子11を基体１に実装するときに加えられる熱等によって生じる熱応力が低減される。したがって、熱応力による半導体素子11の基体１からの剥がれ等の可能性を効果的に低減することができる。 For example, a material is selected in which the semiconductor element 11 accommodated in the accommodating portion 1aa of the base 1 approximates the thermal expansion coefficient of 15.4 × 10 −6 / ° C. of the LN element. That is, in this case, for example, SUS303 (thermal expansion coefficient 14.6 × 10 −6 / ° C.), SUS304 (thermal expansion coefficient 17.3 × 10 −6 / ° C.), SUS310 (thermal expansion coefficient 15.8 × 10 −6 / ° C.) A metal material such as iron-nickel-chromium alloy or iron-nickel-chromium-molybdenum alloy such as SUS316 (thermal expansion coefficient 16.0 × 10 −6 / ° C.) is selected as a material for producing the substrate 1. When an LN element is accommodated in the accommodating portion 1aa of the base 1 to form a semiconductor device (photoelectric conversion device), the thermal expansion coefficients of the base 1 and the semiconductor element 11 are approximated. Therefore, thermal stress generated by heat generated when the semiconductor element 11 is operated or heat applied when the semiconductor element 11 is mounted on the substrate 1 is reduced. Therefore, the possibility of peeling of the semiconductor element 11 from the substrate 1 due to thermal stress can be effectively reduced.
基体１は、基体１を形成する金属材料の原材料に、圧延、打ち抜き、放電、切削および研磨等の金属加工法から適宜選択した加工を施すことによって製作することができる。この場合、基体１は、収容部１ａａの底面を含む板状の部分と、板状の部分の上面の外周に位置する枠状の部分（壁部分１ａ）とを別々に作製した後、これらを互いに接合させる方法で製作しても構わない。板状の部分と枠部状の部分とは、例えば、ろう材を介した接合等の接合法で接合させることができる。 The base body 1 can be manufactured by subjecting the raw material of the metal material forming the base body 1 to processing appropriately selected from metal processing methods such as rolling, punching, electric discharge, cutting and polishing. In this case, the base body 1 is prepared by separately producing a plate-like portion including the bottom surface of the accommodating portion 1aa and a frame-like portion (wall portion 1a) located on the outer periphery of the upper surface of the plate-like portion. You may manufacture by the method of mutually joining. The plate-like portion and the frame-like portion can be joined by, for example, a joining method such as joining via a brazing material.
また、基体１は、その露出表面にニッケルおよび金等のめっき層を被着させてもよい。金めっき層等によって、基体１の酸化の抑制およびろう材の濡れ性向上等の効果を得ることができる。一例を挙げれば、厚さ0.5〜９μｍのニッケル層と厚さ0.5〜９μｍの金層とが、順次電気めっき法等のめっき法により基体１の表面に被着される。これによって、基体１が酸化腐食するのを抑制することができる。また、基体１に対するコネクタ３等の接合（詳細は後述）を容易で強固なものとすることができる。 The substrate 1 may be coated with a plating layer such as nickel and gold on the exposed surface. Effects such as suppression of oxidation of the substrate 1 and improvement of the wettability of the brazing material can be obtained by the gold plating layer or the like. For example, a nickel layer having a thickness of 0.5 to 9 μm and a gold layer having a thickness of 0.5 to 9 μm are sequentially deposited on the surface of the substrate 1 by a plating method such as an electroplating method. Thereby, it is possible to prevent the base body 1 from being oxidatively corroded. In addition, the connector 3 and the like can be easily and firmly joined to the base 1 (details will be described later).
なお、基体１は、全体的に一体成形されたものでもよい。この一体成形の方法としては材料の原材料に上記のような金属加工を施す方法が挙げられる。基体１が全体的に一体成型されたものである場合は、上記板状の部分と枠状の部分との境界部分における機械的な強度の向上およびこれらの位置精度の向上等の点において有利である。 The base 1 may be integrally formed as a whole. As a method of this integral molding, there is a method of subjecting the raw material of the material to metal processing as described above. When the substrate 1 is integrally molded as a whole, it is advantageous in terms of improving the mechanical strength at the boundary portion between the plate-like portion and the frame-like portion and improving the positional accuracy thereof. is there.
ピン端子３および信号配線４は、半導体素子11を外部電気回路と電気的に接続する導電路の一部として機能する。すなわち、収容部１ａａの底面に搭載される半導体素子11と信号配線４とが、後述するボンディングワイヤ13等の導電性接続材によって互いに電気的に接続される。半導体素子11に送受される電気信号は、端部がピン端子３と接続されている配線導体４とピン端子３との間で送受される。ピン端子３のうち壁部分１ａよりも外側に位置する部分が外部電気回路と電気的に接続されれば、ピン端子３およぶ信号配線４を介して半導体素子11と外部電気回路とが互いに電気的に接続される。これにより、半導体素子11と外部電気回路との間で電気信号の送受が行なわれるようになる。 The pin terminal 3 and the signal wiring 4 function as a part of a conductive path that electrically connects the semiconductor element 11 to an external electric circuit. That is, the semiconductor element 11 mounted on the bottom surface of the housing portion 1aa and the signal wiring 4 are electrically connected to each other by a conductive connecting material such as a bonding wire 13 described later. The electrical signal transmitted / received to / from the semiconductor element 11 is transmitted / received between the pin terminal 3 and the wiring conductor 4 whose end is connected to the pin terminal 3. If a portion of the pin terminal 3 located outside the wall portion 1a is electrically connected to the external electric circuit, the semiconductor element 11 and the external electric circuit are electrically connected to each other via the pin terminal 3 and the signal wiring 4. Connected to. As a result, electric signals are transmitted and received between the semiconductor element 11 and the external electric circuit.
半導体素子11がＬＮ素子等の光電変換素子であるときには、伝送される電気信号は、例えば約10〜65ＧＨｚの高周波信号である。高周波信号が伝送される伝送線路においては、インピーダンス整合の精度向上が必要であり、また、外部との間で電磁ノイズの低減が必要である。 When the semiconductor element 11 is a photoelectric conversion element such as an LN element, the transmitted electrical signal is a high-frequency signal of about 10 to 65 GHz, for example. In a transmission line through which a high-frequency signal is transmitted, it is necessary to improve the accuracy of impedance matching and to reduce electromagnetic noise with the outside.
第１接地配線５および第２接地配線６は、上記のように、信号配線４とともにコプレナ型の伝送線路を構成する部分であり、この伝送線路における、いわゆる同一面接地導体として機能する。第１接地配線５および第２接地配線６により、信号配線４と外部との間の電磁ノイズを低減することができる。また、第１接地配線５および第２接地配線６と信号配線４との間に生じる容量成分により、信号配線４のインピーダンスを低く抑えて、伝送線路全体におけるインピーダンス整合を図ることもできる。 As described above, the first ground wiring 5 and the second ground wiring 6 are portions that constitute a coplanar type transmission line together with the signal wiring 4, and function as a so-called coplanar ground conductor in the transmission line. The first ground wiring 5 and the second ground wiring 6 can reduce electromagnetic noise between the signal wiring 4 and the outside. Moreover, the impedance of the signal wiring 4 can be suppressed low by the capacitance component generated between the first ground wiring 5 and the second ground wiring 6 and the signal wiring 4, and impedance matching in the entire transmission line can be achieved.
実施形態の半導体素子用パッケージ10においては、第１接地配線５および第２接地配線６のうち、第１接地配線５のみが、信号配線４と隣り合う位置から、ピン端子３と隣り合う位置まで延在している。言い換えれば、信号配線４を線幅方向に挟む一対の同一面接地導体のうち一方のみが、ピン端子３に隣り合うような寸法で形成されている。つまり、この一方の同一面接地導体を第１接地配線５とし、他の同一面接地導体を第２接地配線６とした構成ということもできる。 In the semiconductor element package 10 of the embodiment, of the first ground wiring 5 and the second ground wiring 6, only the first ground wiring 5 extends from a position adjacent to the signal wiring 4 to a position adjacent to the pin terminal 3. It is extended. In other words, only one of the pair of same-surface ground conductors sandwiching the signal wiring 4 in the line width direction is formed with a size adjacent to the pin terminal 3. That is, it can be said that the one ground conductor is the first ground wiring 5 and the other ground conductor is the second ground wiring 6.
第１配線５のピン端子３と隣り合う延在部分は、図２および図３等に示されているように、壁部分１ａに接する部分まで延びていてもよい。第１接地配線５が壁部分１ａに接し、互いに電気的に接続されている場合には、壁部分１ａを含む基体１が接地電位であってもよい。これにより、第１接地配線５における接地電位をより安定させることができる。そのため、信号配線４に対する電磁ノイズの遮蔽効果およびインピーダンス整合効果を高めて、信号配線４の伝送特性等を向上させることができる。 The extending portion adjacent to the pin terminal 3 of the first wiring 5 may extend to a portion in contact with the wall portion 1a as shown in FIGS. When the first ground wiring 5 is in contact with the wall portion 1a and electrically connected to each other, the base 1 including the wall portion 1a may be at the ground potential. Thereby, the ground potential in the first ground wiring 5 can be further stabilized. Therefore, the electromagnetic noise shielding effect and impedance matching effect on the signal wiring 4 can be enhanced, and the transmission characteristics and the like of the signal wiring 4 can be improved.
すなわち、上記構成の場合には、第１接地配線５がピン端子３と隣り合う位置まで延びているため、信号配線４から、信号配線４とピン端子３との接続部分およびピン端子３のうち壁部分１ａの内側に位置する部分にかけて、伝送線路に効果的に容量成分を付与できる。また、この伝送線路の全体において、電磁ノイズを低減して、（複数の信号配線４が配列されるとき等の）クロストークノイズを低減することができる。 That is, in the case of the above configuration, since the first ground wiring 5 extends to a position adjacent to the pin terminal 3, the connection portion between the signal wiring 4 and the pin terminal 3 and the pin terminal 3 Capacitance components can be effectively applied to the transmission line over the portion located inside the wall portion 1a. Further, in the entire transmission line, electromagnetic noise can be reduced, and crosstalk noise (such as when a plurality of signal wirings 4 are arranged) can be reduced.
また、上記構成の場合には、第２接地配線６がピン端子３に隣り合う部分には位置していない。言い換えれば、ピン端子３の部分においては、同一面接地導体から付与される容量成分が、信号配線４に比べて小さく抑えられている。そのため、伝送線路のうちピン端
子３部分でインピーダンスが小さくなり過ぎる可能性が効果的に低減されている。
In the case of the above configuration, the second ground wiring 6 is not located in a portion adjacent to the pin terminal 3. In other words, in the portion of the pin terminal 3, the capacitance component applied from the same surface ground conductor is suppressed to be smaller than that of the signal wiring 4. Therefore, the possibility that the impedance becomes too small at the pin terminal 3 portion of the transmission line is effectively reduced.
すなわち、実施形態の半導体素子用パッケージ10では、第１接地配線５により最低限必要な容量成分を得るとともにクロストークノイズ等の電磁ノイズを低減しながら、第２接地配線６による容量成分を低減して、線路導体４のインピーダンス整合の精度を向上させることができる。したがって、実施形態の半導体素子用パッケージ10によれば、クロストークノイズを低減しながら、反射特性を効果的に向上させることが容易な半導体素子用パッケージを提供することができる。 That is, in the semiconductor element package 10 according to the embodiment, the minimum grounding component is obtained by the first ground wiring 5, and the capacitance component by the second ground wiring 6 is reduced while reducing electromagnetic noise such as crosstalk noise. Thus, the impedance matching accuracy of the line conductor 4 can be improved. Therefore, according to the semiconductor element package 10 of the embodiment, it is possible to provide a semiconductor element package that can easily improve the reflection characteristics while reducing crosstalk noise.
なお、第１接地配線５および第２接地配線６は、例えば図５に示す例のように、実施形態の半導体素子用パッケージ10を含む半導体装置20において、半導体素子11（ＬＮ素子）の接地電極と電気的に接続されていてもよい。この場合には、ＬＮ素子の接地電極に対して、より安定した接地電位を付与して、ＬＮ素子の動作を効果的に安定させることもできる。 The first ground wiring 5 and the second ground wiring 6 are connected to the ground electrode of the semiconductor element 11 (LN element) in the semiconductor device 20 including the semiconductor element package 10 of the embodiment, for example, as shown in FIG. And may be electrically connected. In this case, the operation of the LN element can be effectively stabilized by applying a more stable ground potential to the ground electrode of the LN element.
第１接地配線５および第２接地配線は、絶縁板２の厚み方向の少なくとも一部貫通する貫通導体７と接続されていてもよく、貫通導体７によって、絶縁板２の内部または下面に位置する接地導体層（図示せず）と電気的に接続されていてもよい。接地導体層は、例えば、平面視における面積が第１接地配線５および第２接地配線６を合わせた面積よりも大きい導体層である。接地導体層との電気的な接続により、第１接地配線５および第２接地配線６の接地電位を安定させることができる。 The first ground wiring 5 and the second ground wiring may be connected to a through conductor 7 that penetrates at least a part of the insulating plate 2 in the thickness direction, and is located inside or on the lower surface of the insulating plate 2 by the through conductor 7. It may be electrically connected to a ground conductor layer (not shown). The ground conductor layer is, for example, a conductor layer having a larger area in plan view than an area obtained by combining the first ground wiring 5 and the second ground wiring 6. The ground potential of the first ground wiring 5 and the second ground wiring 6 can be stabilized by electrical connection with the ground conductor layer.
信号配線４、第１接地配線５、第２接地配線６、貫通導体７および接地導体層といった導体部分は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルまたはコバルト等の金属材料によって形成されている。信号配線４、第１接地配線５および第２接地配線６は、このような金属材料の合金材料からなるものでもよく、複数の金属層が互いに積層されたものでもよい。複数の金属層は、互いに異なる種類の金属材料からなるものでもよく、互いに異なる厚みを有するものでもよい。また、上記導体部分は、セラミック粒子またはガラス粒子等の粒子を微量含有するものでもよい。 For example, tungsten, molybdenum, manganese, copper, silver, palladium, gold, platinum, nickel, cobalt, etc. are used as conductor portions such as the signal wiring 4, the first ground wiring 5, the second ground wiring 6, the through conductor 7, and the ground conductor layer. It is made of a metal material. The signal wiring 4, the first ground wiring 5, and the second ground wiring 6 may be made of an alloy material of such a metal material, or may be a stack of a plurality of metal layers. The plurality of metal layers may be made of different kinds of metal materials or may have different thicknesses. The conductor portion may contain a trace amount of particles such as ceramic particles or glass particles.
信号配線４、第１接地配線５および第２接地配線６は、例えば、タングステンからなる場合であれば、次のようにして形成することができる。まず、タングステン等の金属材料の粉末を有効溶剤およびバインダ等とともに混練して金属ペーストを作製する。次に、この金属ペーストを絶縁板２となるグリーンシートの表面にスクリーン印刷法等の方法で所定パターンに印刷する。その後、この金属ペーストとグリーンシートとを同時焼成する。以上の工程によって、タングステン等のメタライズ層が配線導体として配置された絶縁板２を製作することができる。 If the signal wiring 4, the first ground wiring 5, and the second ground wiring 6 are made of tungsten, for example, they can be formed as follows. First, a powder of a metal material such as tungsten is kneaded together with an effective solvent and a binder to produce a metal paste. Next, this metal paste is printed in a predetermined pattern on the surface of the green sheet to be the insulating plate 2 by a method such as screen printing. Thereafter, the metal paste and the green sheet are fired simultaneously. Through the above steps, the insulating plate 2 in which a metallized layer such as tungsten is disposed as a wiring conductor can be manufactured.
信号配線４、第１接地配線５および第２接地配線６は、上記のメタライズ層の露出表面にニッケルおよび金等のめっき層がさらに設けられたものでもよい。めっき層によって、配線導体22の酸化等が抑制され、信頼性が向上する。また、ろう材またはボンディングワイヤ等の接続性（ろう材の濡れ性またはボンディング性等）の特性が向上する。 The signal wiring 4, the first ground wiring 5, and the second ground wiring 6 may be one in which a plating layer such as nickel and gold is further provided on the exposed surface of the metallized layer. The plating layer suppresses oxidation or the like of the wiring conductor 22 and improves reliability. Moreover, the characteristics of the connectivity (such as the wettability or bonding property of the brazing material) of the brazing material or the bonding wire are improved.
なお、上記導体部分は、互いに同じ材料からなるもの、または互いに同じ厚みのものである必要はなく、互いに異なる材料からなるものでもよく互いに異なる厚みのものでもよい。 The conductor portions are not necessarily made of the same material or the same thickness, and may be made of different materials or different thicknesses.
絶縁板２は、収容部１ａａ内に上記信号配線４を、他と電気的に絶縁させた状態で位置決めして配置するための部材として機能する。絶縁板２は、例えば平面視で四角形状（図２等に示す例では長方形状）の平板状の部材である。なお、絶縁板２の形状および寸法は
、絶縁板２の用途または収容部１ａａの形状および寸法等に応じて適宜設定されて構わない。また、絶縁板２は、平板状でもよく、上面、下面および側面等の外表面に、段状の部分または湾曲した部分等を有していてもよい。
The insulating plate 2 functions as a member for positioning and arranging the signal wiring 4 in the accommodating portion 1aa while being electrically insulated from the others. The insulating plate 2 is a flat plate member having a quadrangular shape (rectangular shape in the example shown in FIG. 2 and the like) in plan view, for example. In addition, the shape and dimension of the insulating plate 2 may be appropriately set according to the use of the insulating plate 2 or the shape and size of the housing portion 1aa. The insulating plate 2 may have a flat plate shape, and may have a stepped portion or a curved portion on the outer surface such as the upper surface, the lower surface, and the side surface.
なお、この実施形態では、基体１は、収容部１ａａの底面に位置する台座１ｃを有している。台座１ｃは、基体１のうち収容部１ａａ内に段状の搭載部（絶縁板２が搭載される部位）を設ける機能を有する部分である。また、この実施形態では、台座１ｃから壁部分１ａの一部を構成する壁状の部分が上方向に伸びるように設けられている。台座１ｃおよび壁部分１ａのうち台座１ｃ上に位置する部分は、収容部１ａａの底面を含む平板状の部分（符号なし）とともに基体１を構成している。 In this embodiment, the base 1 has a pedestal 1c located on the bottom surface of the accommodating portion 1aa. The pedestal 1c is a portion having a function of providing a stepped mounting portion (a portion where the insulating plate 2 is mounted) in the housing portion 1aa of the base body 1. Moreover, in this embodiment, it is provided so that the wall-shaped part which comprises a part of wall part 1a may extend upward from the base 1c. Of the pedestal 1c and the wall portion 1a, the portion located on the pedestal 1c constitutes the base body 1 together with a flat plate-like portion (not indicated) including the bottom surface of the accommodating portion 1aa.
絶縁板２は、壁部分１ａから収容部１ａａ内に突出しているピン端子３との接続が容易な位置に信号配線４を位置させるために、壁部分１ａの側面（収容部１ａａ内に位置する面であり、内側面）に隣接して位置している。絶縁板２と壁部分１ａとの間の距離は、例えば約数十〜数百μｍ程度またはそれ以下に設定される。また、絶縁板２と壁部分１ａとが互いに接していてもよい。また、壁部分１ａの収容部１ａａ側の側面に横方向に溝状の凹みを設け、この凹み内に絶縁板２の端部分を差し込むようにしてもよい。 The insulating plate 2 is located on the side surface of the wall portion 1a (inside the housing portion 1aa) in order to position the signal wiring 4 at a position where it can be easily connected to the pin terminal 3 protruding from the wall portion 1a into the housing portion 1aa. The inner surface). The distance between the insulating plate 2 and the wall portion 1a is set to, for example, about several tens to several hundreds μm or less. Further, the insulating plate 2 and the wall portion 1a may be in contact with each other. Further, a groove-like recess may be provided in the lateral direction on the side surface of the wall portion 1a on the accommodating portion 1aa side, and the end portion of the insulating plate 2 may be inserted into the recess.
また、絶縁板２は、例えば図２に示す例のように、収容部１ａａの底面においても基体１と接しているものでも構わない。この例では、基体１のうち収容部１ａａの底面と内側面との間の隅部分に絶縁板２が接合されている。絶縁板２と基体１との接合は、例えば、銀ろう等のろう材により（つまり、ろう付けにより）行なわれる。絶縁板２のうち基体１にろう付けされる部分には、あらかじめ下地金属層（図示せず）を設けておいてもよい。下地金属層は、例えば信号配線４等の導体部分と同様の金属材料を用い、同様の方法で形成することができる。 Further, the insulating plate 2 may be in contact with the base body 1 also on the bottom surface of the accommodating portion 1aa as in the example shown in FIG. In this example, the insulating plate 2 is joined to a corner portion between the bottom surface and the inner side surface of the housing portion 1aa in the base body 1. The insulating plate 2 and the substrate 1 are joined by, for example, a brazing material such as silver brazing (that is, by brazing). A portion of the insulating plate 2 to be brazed to the base 1 may be provided with a base metal layer (not shown) in advance. The base metal layer can be formed by the same method using the same metal material as that of the conductor portion such as the signal wiring 4.
絶縁板２は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体またはガラスセラミック焼結体等のセラミック焼結体によって形成されている。絶縁板２は、このようなセラミック焼結体を含む複数の絶縁層によって形成されているものでもよい。絶縁層の層数は、絶縁板２の所定の寸法および機械的な強度等の条件に応じて適宜設定される。 The insulating plate 2 is formed of a ceramic sintered body such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, or a glass ceramic sintered body. The insulating plate 2 may be formed of a plurality of insulating layers including such a ceramic sintered body. The number of insulating layers is appropriately set according to conditions such as predetermined dimensions and mechanical strength of the insulating plate 2.
絶縁板２（絶縁層）は、例えば酸化アルミニウム質焼結体からなる場合であれば、以下のようにして作製される。まず、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ、有機溶剤、可塑剤，分散剤等を添加混合してスラリーを作製する。次に、このスラリーをドクターブレード法等のシート成型技術によって帯状等のセラミックグリーンシートに成形する。次に、このセラミックグリーンシートを所定の形状および寸法に切断することによって複数枚のグリーンシートを得る。 その後、これらのセラミックグリーンシートを必要に応じて複数枚積層し、約1300〜1600℃の温度で焼成する。これによって、絶縁板２を製作することができる。 If the insulating plate 2 (insulating layer) is made of, for example, an aluminum oxide sintered body, it is produced as follows. First, an appropriate organic binder, organic solvent, plasticizer, dispersant, etc. are added to raw material powders such as aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), magnesium oxide (MgO), and calcium oxide (CaO). Mix to make a slurry. Next, this slurry is formed into a belt-like ceramic green sheet by a sheet forming technique such as a doctor blade method. Next, the ceramic green sheet is cut into a predetermined shape and size to obtain a plurality of green sheets. Thereafter, a plurality of these ceramic green sheets are laminated as necessary and fired at a temperature of about 1300 to 1600 ° C. Thereby, the insulating plate 2 can be manufactured.
ピン端子３は、絶縁板２の壁部分１ａ側の端部において、上記絶縁板２の上面に位置する信号配線４と接続されている。ピン端子３は、前述したように信号配線４とともに高周波信号の伝送線路を構成している。ピン端子３は、例えばスズ−銀、スズ−銀−銅等のはんだ、または導電性接着剤等の導電性接続材（図示せず）に接続されていてもよい。 The pin terminal 3 is connected to the signal wiring 4 positioned on the upper surface of the insulating plate 2 at the end of the insulating plate 2 on the wall portion 1a side. As described above, the pin terminal 3 and the signal wiring 4 constitute a high-frequency signal transmission line. The pin terminal 3 may be connected to, for example, a solder such as tin-silver or tin-silver-copper, or a conductive connecting material (not shown) such as a conductive adhesive.
ピン端子３は、外部接続のため、収容部１ａａと反対側の端部分が壁部分１ａの外側に位置している。この場合、壁部分１ａの内外を貫通する貫通孔（符号なし）があり、この貫通孔にピン端子３が挿入されていてもよい。ピン端子３と貫通孔の内面との間に隙間が
生じるときには、ガラスまたは金属材料（ろう材）等で隙間を塞いで、収容部１ａａ内の気密性を確保する。
Since the pin terminal 3 is externally connected, the end portion on the opposite side to the accommodating portion 1aa is located outside the wall portion 1a. In this case, there is a through hole (not indicated) penetrating the inside and outside of the wall portion 1a, and the pin terminal 3 may be inserted into the through hole. When a gap is generated between the pin terminal 3 and the inner surface of the through hole, the gap is closed with glass or a metal material (brazing material) or the like to ensure airtightness in the housing portion 1aa.
ピン端子３は、例えば細長い円柱状（線状）であり、長さが1.5〜22ｍｍ、直径が0.1〜0.5ｍｍである。ピン端子３は、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等
の金属材料からなる。例えば、ピン端子３が鉄−ニッケル−コバルト合金からなる場合は、この合金の原材料に打ち抜き、圧延、研磨およびエッチング等の金属加工方法から適宜選択した加工を施すことによって、ピン端子３を製作することができる。
The pin terminal 3 has, for example, an elongated cylindrical shape (linear shape), a length of 1.5 to 22 mm, and a diameter of 0.1 to 0.5 mm. The pin terminal 3 is made of a metal material such as iron-nickel-cobalt alloy or iron-nickel alloy. For example, in the case where the pin terminal 3 is made of an iron-nickel-cobalt alloy, the pin terminal 3 is manufactured by stamping the raw material of the alloy and performing processing appropriately selected from metal processing methods such as rolling, polishing, and etching. be able to.
なお、ピン端子３は、その直径が0.1ｍｍより大きい（0.1ｍｍ超である）場合には、曲がり等の変形の抑制に対して有効である。これによって、ピン端子３部分におけるインピーダンスの制御を容易で精度の高いものとすることができる。またピン端子３の直径が0.5ｍｍ以下であれば、貫通孔の径を小さく抑えること等において有利であり、半導体装置20の小型化等に対して有効である。 The pin terminal 3 is effective for suppressing deformation such as bending when its diameter is larger than 0.1 mm (greater than 0.1 mm). Thereby, it is possible to easily and accurately control the impedance in the pin terminal 3 portion. In addition, if the diameter of the pin terminal 3 is 0.5 mm or less, it is advantageous for suppressing the diameter of the through hole to be small, and is effective for reducing the size of the semiconductor device 20.
なお、上記構成の半導体素子用パッケージ10において、第２接地配線６のうち壁部分１ａ側の端部分は、例えば図３（ａ）に示すように、信号配線４のうちピン端子３との接続部分の境界に位置しているが、これより多少、壁部分１ａに近くてもよく、遠くてもよい。この位置のずれは、例えばピン端子３の接続時の作業および第２接地配線６となる金属ペーストの印刷精度等に応じた距離であり、例えば数十μｍ程度である。 In the semiconductor element package 10 having the above-described configuration, the end portion on the wall portion 1a side of the second ground wiring 6 is connected to the pin terminal 3 of the signal wiring 4, for example, as shown in FIG. Although it is located at the boundary of the part, it may be slightly closer to the wall part 1a or farther away. This positional shift is a distance according to, for example, the operation when the pin terminal 3 is connected and the printing accuracy of the metal paste serving as the second ground wiring 6, and is, for example, about several tens of μm.
また、第１接地配線５および第２接地配線６それぞれと、信号配線４およびピン端子３との平面視における距離は、高周波信号の伝送線路におけるインピーダンス整合等を考慮して適宜設定することができる。例えば、伝送される信号が約40ＧＨｚの高周波信号であり、信号配線４の線幅が約30〜300μｍであり、ピン端子３が直径約0.3ｍｍであるときに、次のように設定してもよい。すなわち、それぞれ平面視において、第１接地配線５と信号配線４との間の距離を約10〜100μｍ、第１接地配線５とピン端子３との間の距離を約100〜400μｍとしてもよい。また、第２接地配線６と信号配線４との間の距離を約10〜100μｍとしてもよい。第１接地配線５および第２接地配線６と信号配線４との間の距離は、互いに同じであってもよく、互いに異なっていてもよい。 Further, the distance in plan view between each of the first ground wiring 5 and the second ground wiring 6, and the signal wiring 4 and the pin terminal 3 can be appropriately set in consideration of impedance matching in the transmission line of the high frequency signal. . For example, when the signal to be transmitted is a high frequency signal of about 40 GHz, the line width of the signal wiring 4 is about 30 to 300 μm, and the pin terminal 3 has a diameter of about 0.3 mm, the following setting is possible. Good. That is, in plan view, the distance between the first ground wiring 5 and the signal wiring 4 may be about 10 to 100 μm, and the distance between the first ground wiring 5 and the pin terminal 3 may be about 100 to 400 μm. Further, the distance between the second ground wiring 6 and the signal wiring 4 may be about 10-100 μm. The distances between the first ground wiring 5 and the second ground wiring 6 and the signal wiring 4 may be the same or different from each other.
また、例えば図３（ａ）等に示すように、第１接地配線５は、信号配線４に隣り合う部分からピン端子３に隣り合う部分にかけて、これらとの間の距離が段階的に大きくなるものでもよい。この場合、例えば信号配線４とピン端子３とを接続する上記導電性接続材による信号配線４とピン端子３との電気的な短絡の可能性を効果的に低減することができる。また、ピン端子３が隣接することによる静電容量の増加分を相殺し、信号配線４のインピーダンス変化を効果的に抑制することができる。そのため、電気信号の伝送に関して半導体素子用パッケージ10の信頼性を向上させることができる。 Further, for example, as shown in FIG. 3A and the like, the distance between the first ground wiring 5 and the first ground wiring 5 increases stepwise from a portion adjacent to the signal wiring 4 to a portion adjacent to the pin terminal 3. It may be a thing. In this case, for example, the possibility of an electrical short circuit between the signal wiring 4 and the pin terminal 3 due to the conductive connecting material that connects the signal wiring 4 and the pin terminal 3 can be effectively reduced. Further, the increase in capacitance due to the adjacent pin terminals 3 can be offset, and the impedance change of the signal wiring 4 can be effectively suppressed. Therefore, it is possible to improve the reliability of the semiconductor element package 10 with respect to transmission of electric signals.
前述したように、上記構成の半導体素子用パッケージ10と、収容部１ａａに収容された半導体素子11とによって、実施形態の半導体装置20が基本的に構成されている。半導体素子11は、上記のようにＬＮ素子等の光半導体素子を含む半導体素子である。半導体素子11は、接合材を介して収容部底面に直接に搭載されてもよく、サブマウントを介して搭載されてもよい。この接合材は、例えばスズ−銀等の低融点ろう材、金−シリコン（Ａｕ−Ｓｉ）接合材、樹脂系接着剤およびガラス等の接合材から適宜選択した接合材である。例えば、金−シリコンのペーストまたはフィルム等を介して収容部１ａａ底面に半導体素子11を位置決めして載せ、これらを加熱することで、収容部１ａａ底面に半導体素子11を接合し、固定することができる。 As described above, the semiconductor device 20 of the embodiment is basically configured by the semiconductor element package 10 having the above-described configuration and the semiconductor element 11 accommodated in the accommodating portion 1aa. The semiconductor element 11 is a semiconductor element including an optical semiconductor element such as an LN element as described above. The semiconductor element 11 may be directly mounted on the bottom surface of the housing portion via a bonding material, or may be mounted via a submount. This bonding material is a bonding material appropriately selected from, for example, a low melting point brazing material such as tin-silver, a gold-silicon (Au—Si) bonding material, a resin adhesive, and a bonding material such as glass. For example, the semiconductor element 11 can be positioned and placed on the bottom surface of the housing portion 1aa via a gold-silicon paste or film, and the semiconductor element 11 can be bonded and fixed to the bottom surface of the housing portion 1aa by heating them. it can.
収容部１ａａに収容された半導体素子11は、信号用および接地用等の電極が、ボンディ
ングワイヤ13等によって信号配線４、第１接地配線５および第２接地配線６の、それぞれ対応する配線に電気的に接続される。
In the semiconductor element 11 accommodated in the accommodating portion 1aa, the signal and ground electrodes are electrically connected to the corresponding wirings of the signal wiring 4, the first ground wiring 5 and the second ground wiring 6 by bonding wires 13 and the like. Connected.
また、壁部分１ａの上面に蓋体12が接合されて、収容部１ａａの上側の開口が塞がれる。壁部分１ａの上面と蓋体12との接合は、例えば例えば、金−スズ（Ａｕ−Ｓｎ）合金はんだ等の低融点ロウ材を介した接合法により行なわれる。また、蓋体12と基体１上面との接合は、ＹＡＧ（イットリウム−アルミニウム−ガーネット）レーザ溶接、抵抗溶接等の溶接法により行なわれてもよい。 Further, the lid 12 is joined to the upper surface of the wall portion 1a, and the upper opening of the housing portion 1aa is closed. The upper surface of the wall portion 1a and the lid 12 are joined by, for example, a joining method using a low melting point brazing material such as gold-tin (Au—Sn) alloy solder. The lid 12 and the upper surface of the substrate 1 may be joined by a welding method such as YAG (yttrium-aluminum-garnet) laser welding or resistance welding.
また、ＬＮ素子（半導体素子11）に光信号を伝送するための光ファイバが半導体装置20に含まれるときには、貫通孔１ｂに光ファイバ等が挿入され、固定される。この光ファイバの端部分がＬＮ素子等の半導体素子11の受光部または発光部に接続される。これにより、半導体素子11と外部との間で光信号の送受が可能になる。光ファイバは、フェルールを含む筒状の部材を介して、貫通孔１ｂ内に位置する基体１表面に接合されてよい。この接合は、低融点ろう材を含む各種の接合材により行なうことができる。 Further, when the semiconductor device 20 includes an optical fiber for transmitting an optical signal to the LN element (semiconductor element 11), an optical fiber or the like is inserted into the through hole 1b and fixed. An end portion of the optical fiber is connected to a light receiving portion or a light emitting portion of a semiconductor element 11 such as an LN element. As a result, it is possible to transmit and receive optical signals between the semiconductor element 11 and the outside. The optical fiber may be bonded to the surface of the substrate 1 located in the through hole 1b through a cylindrical member including a ferrule. This joining can be performed by various joining materials including a low melting point brazing material.
また、上記実施形態の半導体素子用パッケージ10および半導体装置20において、それぞれ２つ以上のピン端子３および信号配線４が、壁部分１ａの側面に沿って互いに並んで位置していてもよい。また、このときに、互いに隣り合う２つの信号配線４の間において互いに隣り合って位置する２つ以上の第１接地配線５があってよい。すなわち、それぞれ１つの信号配線４およびピン端子３と、それに隣り合う１つの第１接地配線５とを一組の伝送線路の一部と見たときに、１つの伝送線路に含まれる信号線路４に対する第１接地配線５の位置が、その隣の伝送線路に含まれる信号配線４に近い側であってもよい。言い換えれば、２つの第１接地配線５が、互いに隣り合う位置にあってもよい。 Further, in the semiconductor element package 10 and the semiconductor device 20 of the above-described embodiment, two or more pin terminals 3 and signal wirings 4 may be positioned side by side along the side surface of the wall portion 1a. At this time, there may be two or more first ground wirings 5 positioned adjacent to each other between the two signal wirings 4 adjacent to each other. That is, when each of the signal wiring 4 and the pin terminal 3 and the one first ground wiring 5 adjacent thereto are viewed as a part of a set of transmission lines, the signal lines 4 included in one transmission line. The position of the first ground wiring 5 with respect to may be closer to the signal wiring 4 included in the adjacent transmission line. In other words, the two first ground wirings 5 may be adjacent to each other.
この場合には、２つの第１接地配線５が隣り合う側において、信号配線４に対するクロストークノイズ等の電磁ノイズを効果的に低減することができる。例えば、互いに隣り合う２つの信号配線４が異なる高周波信号であり、一方の信号配線の電磁ノイズの放射が他方の信号配線に影響を与える可能性がある場合に、クロストークノイズの低減による伝送特性向上の効果を高めることができる。 In this case, electromagnetic noise such as crosstalk noise with respect to the signal wiring 4 can be effectively reduced on the side where the two first ground wirings 5 are adjacent to each other. For example, when two signal wirings 4 adjacent to each other are different high-frequency signals and electromagnetic noise radiation of one signal wiring may affect the other signal wiring, transmission characteristics due to reduction of crosstalk noise The improvement effect can be enhanced.
また、上記実施形態の半導体素子用パッケージ10および半導体装置20において、２つ以上の第１接地配線５があるときに、互いに隣り合う２つの第１接地配線５が、絶縁板２のうち壁部分１ａと反対側の外周部分において合流して１つの接地層５Ａになっていてもよい。 Further, in the semiconductor element package 10 and the semiconductor device 20 of the above embodiment, when there are two or more first ground wirings 5, the two first ground wirings 5 adjacent to each other are the wall portions of the insulating plate 2. The outer peripheral portion on the side opposite to 1a may merge to form one ground layer 5A.
この場合には、第１接地配線５を含む接地層５Ａの平面視における面積をより大きくすることができ、第１接地配線５の接地電位を効果的に安定させることができる。このような場合には、信号配線４におけるクロストークノイズ等の電磁ノイズの影響を効果的に低減することができる。そのため、伝送線路の伝送特性向上に有利な半導体素子用パッケージ10および半導体装置20とすることができる。 In this case, the area in plan view of the ground layer 5A including the first ground wiring 5 can be increased, and the ground potential of the first ground wiring 5 can be effectively stabilized. In such a case, the influence of electromagnetic noise such as crosstalk noise in the signal wiring 4 can be effectively reduced. Therefore, the semiconductor element package 10 and the semiconductor device 20 that are advantageous in improving the transmission characteristics of the transmission line can be obtained.
また、この例には、ピン端子３から比較的離れた位置で第１接地配線５の線幅（接地面）を比較的広くした例とみなすこともできる。ピン端子３から比較的遠い位置では、ピン端子３の接続などによるインピーダンス不整合の影響の可能性が低減され、共振が起きにくい。そのため、信号配線４と接地配線５の関係性を重要視することよりも、接地面積を大きくしグランド強化することにより高周波信号の伝送特性を向上させることができる。 In addition, this example can be regarded as an example in which the line width (ground plane) of the first ground wiring 5 is relatively wide at a position relatively distant from the pin terminal 3. At a position relatively far from the pin terminal 3, the possibility of the effect of impedance mismatch due to the connection of the pin terminal 3 is reduced, and resonance hardly occurs. Therefore, it is possible to improve the transmission characteristics of high-frequency signals by increasing the grounding area and strengthening the ground, rather than focusing on the relationship between the signal wiring 4 and the grounding wiring 5.
なお、前述したように、平面視における第１接地配線５の延在部分とピン端子３との間の距離、ならびに第１接地配線５および第２接地配線６のそれぞれと信号配線４との間の
距離は適宜設定することができるが、第１接地配線５の延在部分とピン端子３との間の距離が、第１接地配線５および第２接地配線６のそれぞれと信号配線４との間の距離以上であるときには、次のような点で有利である。
As described above, the distance between the extended portion of the first ground wiring 5 and the pin terminal 3 in the plan view and the distance between each of the first ground wiring 5 and the second ground wiring 6 and the signal wiring 4. The distance between the extended portion of the first ground wiring 5 and the pin terminal 3 is determined by the distance between the first ground wiring 5 and the second ground wiring 6 and the signal wiring 4. When it is more than the distance between, it is advantageous in the following points.
すなわち、この場合には、上記のように接合材による信号配線４およびピン端子３と第１接地配線５との電気的な短絡の可能性低減の効果に加えて、ピン端子３の接合によるインピーダンス整合の影響をコントロールすることが容易となる。 That is, in this case, in addition to the effect of reducing the possibility of electrical short-circuiting between the signal wiring 4 and the pin terminal 3 and the first ground wiring 5 by the bonding material as described above, the impedance due to the bonding of the pin terminal 3 It becomes easier to control the effects of alignment.
また、上記実施形態の半導体素子用パッケージ10および半導体装置20において、例えば図６に示すように、絶縁板２が、壁部分１ａに隣接した部分において表面（上面）から側面に沿って伸びる溝部８を有していてもよい。また、第１接地配線５の壁部分１ａ側の端部が溝部内まで延在していてもよい。この場合には、溝部８内に位置する第１接地配線５により、隣接する信号配線４からのクロストークノイズなどの電磁ノイズをより効果的に低減することができる。 図６に示す変形例においても、図１〜図５と同様の部分には同
様の符号を付している。
Further, in the semiconductor element package 10 and the semiconductor device 20 of the above embodiment, as shown in FIG. 6, for example, the insulating plate 2 is a groove portion 8 extending along the side surface from the surface (upper surface) in a portion adjacent to the wall portion 1a. You may have. Further, the end of the first ground wiring 5 on the wall portion 1a side may extend into the groove. In this case, electromagnetic noise such as crosstalk noise from the adjacent signal wiring 4 can be more effectively reduced by the first ground wiring 5 located in the groove 8. Also in the modification shown in FIG. 6, the same reference numerals are given to the same parts as those in FIGS. 1 to 5.
次に、図１〜図５に示す実施形態の半導体装置20および比較例の半導体装置（図示せず）における高周波特性に関するシミュレーション結果について、図７（ａ）および（ｂ）を参照して説明する。 Next, simulation results regarding high-frequency characteristics in the semiconductor device 20 of the embodiment shown in FIGS. 1 to 5 and the semiconductor device (not shown) of the comparative example will be described with reference to FIGS. .
図７（ａ）は、上記実施形態の半導体装置における高周波特性を示すグラフであり、（ｂ）は比較例の半導体装置における高周波特性を示すグラフである。比較例の半導体装置は、基本的に上記実施形態の半導体装置20と同様の構成であり、ピン端子が接続している信号配線を挟んで２つの接地配線が位置している構造等を備えている。比較例の半導体装置では、信号配線を挟む２つの接地配線の両方が、ピン端子と隣り合う位置まで延在している。すなわち、絶縁板2の上面において、信号配線とピン端子とを含む高周波信号の伝送線路のほぼ全長にわたって、同一面接地導体が位置している。 FIG. 7A is a graph showing the high frequency characteristics in the semiconductor device of the above embodiment, and FIG. 7B is a graph showing the high frequency characteristics in the semiconductor device of the comparative example. The semiconductor device of the comparative example has basically the same configuration as that of the semiconductor device 20 of the above-described embodiment, and has a structure in which two ground wirings are located across the signal wiring to which the pin terminals are connected. Yes. In the semiconductor device of the comparative example, both of the two ground wirings sandwiching the signal wiring extend to a position adjacent to the pin terminal. That is, on the upper surface of the insulating plate 2, the same-surface ground conductor is located over almost the entire length of the high-frequency signal transmission line including the signal wiring and the pin terminal.
シミュレーション条件は、以下のとおりとした。すなわち、信号配線４と第１接地配線５および第２接地配線６とのそれぞれの隣接間隔を250μｍとし、信号配線４とピン端子
３とを電気的に接続するためにピン端子３の平面視における壁部分１ａからの突出長さを350μｍとして、それぞれ設定した。シミュレーションは、Ｓパラメータにより、Ｓ11、
Ｓ33、Ｓ55に関して行ない、50ＧＨｚ以下の周波数（Frequency）における周波数に対す
る反射損失（Return Loss）の変化をシミュレータにより解析し、グラフ化した。
The simulation conditions were as follows. That is, the adjacent distance between the signal wiring 4 and the first ground wiring 5 and the second ground wiring 6 is set to 250 μm, and the signal wiring 4 and the pin terminal 3 are electrically connected in plan view of the pin terminal 3. The protruding length from the wall portion 1a was set to 350 μm. The simulation is based on S parameter, S11,
This was performed for S33 and S55, and the change in return loss with respect to the frequency at a frequency of 50 GHz or less (Frequency) was analyzed by a simulator and graphed.
シミュレーションの結果、図７に示すように、実施形態の半導体装置20（およびこれを構成する半導体素子用パッケージ10）における高周波特性向上の効果を確認することができた。例えば10〜50ＧＨｚの高周波信号に対して、実施形態の半導体装置10は比較例の半導体装置よりも反射損失が小さく、信号を良好に伝送できることがわかる。また、反射損失が−20ｄＢを一つの基準とすると、実施形態では45ＧＨｚ程度まで対応可能であるが、比較例では30ＧＨｚ程度までしか対応できていない。これにより、本実施形態ではより高周波回路に対して有効な装置であることがわかる。 As a result of the simulation, as shown in FIG. 7, the effect of improving the high frequency characteristics in the semiconductor device 20 of the embodiment (and the semiconductor element package 10 constituting the semiconductor device 20) could be confirmed. For example, with respect to a high frequency signal of 10 to 50 GHz, it can be seen that the semiconductor device 10 of the embodiment has a smaller reflection loss than the semiconductor device of the comparative example and can transmit the signal satisfactorily. In addition, when the reflection loss is -20 dB as one reference, the embodiment can cope with up to about 45 GHz, but the comparative example can cope with only up to about 30 GHz. Thereby, it turns out that it is an apparatus more effective with respect to a high frequency circuit in this embodiment.
なお、本発明は、以上の実施形態の例に限定されるものではなく、本発明の要旨の範囲内であれば、種々の変更は可能である。例えば、壁部分１ａと反対側の端部において、第１接地配線５と第２接地配線６とが合流して１つの接地層になっていてもよい。また、複数の第１接地配線５および複数の第２接地配線６が１つの接地層になっていてもよい。 In addition, this invention is not limited to the example of the above embodiment, A various change is possible if it is in the range of the summary of this invention. For example, the first ground wiring 5 and the second ground wiring 6 may merge to form one ground layer at the end opposite to the wall portion 1a. The plurality of first ground wirings 5 and the plurality of second ground wirings 6 may be a single ground layer.
また、ピン端子３は、基体１（壁部分１ａ等）を貫通して、基体１の外表面まで電気的に導出されたものでもよい。これにより、信号配線４のピン端子３を介した外部電気回路
との電気的な接続が容易になる。
Further, the pin terminal 3 may be electrically led to the outer surface of the substrate 1 through the substrate 1 (wall portion 1a or the like). This facilitates electrical connection with an external electric circuit via the pin terminal 3 of the signal wiring 4.
１・・基体
１ａ・・壁部分
１ａａ・・収容部
１ｂ・・貫通孔
１ｃ・・台座
２・・絶縁板
３・・ピン端子
４・・信号配線
５・・第１接地配線
５Ａ・・接地層
６・・第２接地配線
７・・貫通導体
８・・溝部
10・・半導体素子用パッケージ
11・・半導体素子
12・・蓋体
20・・半導体装置
DESCRIPTION OF SYMBOLS 1 .. Base 1a .. Wall part 1aa .. Accommodating portion 1b .. Through hole 1c. Base 2 ... Insulating plate 3. Pin terminal 4. Signal wiring 5. First ground wiring 5A. Ground layer 6. Second ground wiring 7. Through conductor 8 Groove
10. ・ Packaging for semiconductor devices
11. ・ Semiconductor elements
12..Lid
20. ・ Semiconductor equipment
Claims (6)
該基体の前記壁部分の側面に隣接して位置する絶縁板と、
前記壁部分から前記絶縁板の表面に突出して位置しているピン端子と、
前記絶縁板の表面に位置しており、前記ピン端子と接続された端部を有する信号配線と、前記絶縁板の表面に、前記信号配線を挟んで、該信号配線と間隔をあけて位置している第１接地配線および第２接地配線とを備えており、
前記第１接地配線のみが、前記ピン端子と隣り合う位置まで延在している半導体素子用パッケージ。 A base body having a housing portion of a semiconductor element surrounded by a wall portion;
An insulating plate located adjacent to a side surface of the wall portion of the substrate;
A pin terminal located protruding from the wall portion to the surface of the insulating plate;
The signal wiring is located on the surface of the insulating plate and has an end connected to the pin terminal, and the signal wiring is sandwiched between the signal wiring and the surface of the insulating plate with a space therebetween. A first ground wiring and a second ground wiring,
A package for a semiconductor element, wherein only the first ground wiring extends to a position adjacent to the pin terminal.
互いに隣り合う２つの前記信号配線の間において互いに隣り合って位置する２つ以上の前記第１接地配線を備えている請求項１記載の半導体素子用パッケージ 。 Each of the two or more pin terminals and the signal wiring are positioned alongside each other along the side surface of the wall portion;
2. The package for a semiconductor device according to claim 1, further comprising two or more first ground wirings positioned adjacent to each other between the two signal wirings adjacent to each other.
前記第１接地配線の前記壁部分側の端部が前記溝部内まで延在している請求項１〜請求項４のいずれか１項記載の半導体素子用パッケージ。 The insulating plate has a groove extending along the side surface from the surface in a portion adjacent to the wall portion;
5. The package for a semiconductor device according to claim 1, wherein an end of the first ground wiring on the wall portion side extends into the groove.
前記収容部に収容された半導体素子とを備える半導体装置。 A package for a semiconductor device according to any one of claims 1 to 5,
A semiconductor device comprising: a semiconductor element housed in the housing portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018060423A JP7036646B2 (en) | 2018-03-27 | 2018-03-27 | Packages for semiconductor devices and semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018060423A JP7036646B2 (en) | 2018-03-27 | 2018-03-27 | Packages for semiconductor devices and semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019175939A true JP2019175939A (en) | 2019-10-10 |
| JP7036646B2 JP7036646B2 (en) | 2022-03-15 |
Family
ID=68167313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018060423A Active JP7036646B2 (en) | 2018-03-27 | 2018-03-27 | Packages for semiconductor devices and semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7036646B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013262A (en) * | 2019-12-20 | 2021-06-22 | 日本剑桥光电有限公司 | Optical module |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064459A (en) * | 2002-07-30 | 2004-02-26 | Sumitomo Metal Electronics Devices Inc | Transmission line substrate for high frequency and method for manufacturing same |
| JP2010191346A (en) * | 2009-02-20 | 2010-09-02 | Opnext Japan Inc | Optical module |
| JP2011015200A (en) * | 2009-07-02 | 2011-01-20 | Anritsu Corp | High-frequency connection wiring board, and optical modulator module including the same |
| JP2012028521A (en) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | Element housing package, and semiconductor device having the same |
| JP2012244002A (en) * | 2011-05-20 | 2012-12-10 | Kyocera Corp | Package for housing electronic component and electronic device |
| JP2015226311A (en) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | Wiring board |
-
2018
- 2018-03-27 JP JP2018060423A patent/JP7036646B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064459A (en) * | 2002-07-30 | 2004-02-26 | Sumitomo Metal Electronics Devices Inc | Transmission line substrate for high frequency and method for manufacturing same |
| JP2010191346A (en) * | 2009-02-20 | 2010-09-02 | Opnext Japan Inc | Optical module |
| JP2011015200A (en) * | 2009-07-02 | 2011-01-20 | Anritsu Corp | High-frequency connection wiring board, and optical modulator module including the same |
| JP2012028521A (en) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | Element housing package, and semiconductor device having the same |
| JP2012244002A (en) * | 2011-05-20 | 2012-12-10 | Kyocera Corp | Package for housing electronic component and electronic device |
| JP2015226311A (en) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | Wiring board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013262A (en) * | 2019-12-20 | 2021-06-22 | 日本剑桥光电有限公司 | Optical module |
| CN113013262B (en) * | 2019-12-20 | 2024-03-19 | 日本剑桥光电有限公司 | Optical module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7036646B2 (en) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6470428B2 (en) | Electronic component mounting package and electronic device | |
| US10014233B2 (en) | Electronic component containing package and electronic device | |
| JP4822820B2 (en) | Semiconductor element storage package and semiconductor device | |
| JP6825986B2 (en) | Wiring boards, electronic component storage packages and electronic devices | |
| JP6971921B2 (en) | Differential transmission lines, wiring boards and semiconductor packages | |
| US6936921B2 (en) | High-frequency package | |
| JP4874177B2 (en) | Connection terminal, package using the same, and electronic device | |
| CN107534021B (en) | Electronic component mounting package and electronic device using same | |
| JP7036646B2 (en) | Packages for semiconductor devices and semiconductor devices | |
| CN109075527B (en) | Semiconductor package and semiconductor device using the same | |
| JP2005159277A (en) | Package for housing optical semiconductor device and optical semiconductor apparatus | |
| JP5709427B2 (en) | Device storage package and semiconductor device including the same | |
| JP2012244002A (en) | Package for housing electronic component and electronic device | |
| JP6965060B2 (en) | Electronic component storage packages and electronic devices | |
| JP3673491B2 (en) | I / O terminal and semiconductor element storage package | |
| JP4172783B2 (en) | I / O terminal and semiconductor element storage package and semiconductor device | |
| JP6849558B2 (en) | Electronic component storage packages and electronic devices | |
| WO2020218608A1 (en) | Wiring board, electronic member package, and electronic device | |
| JP2009283898A (en) | Electronic part container, package for storing electronic part using the same and electronic device | |
| JP6923474B2 (en) | Semiconductor device packages and semiconductor devices | |
| JP2004207259A (en) | Optical semiconductor device and package for housing the same | |
| JP4164011B2 (en) | Semiconductor element storage package and semiconductor device | |
| JP3612292B2 (en) | Semiconductor element storage package and semiconductor device | |
| JP3628254B2 (en) | Package for storing semiconductor elements | |
| JP4206321B2 (en) | Semiconductor element storage package and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7036646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |