JP6909128B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP6909128B2
JP6909128B2 JP2017209614A JP2017209614A JP6909128B2 JP 6909128 B2 JP6909128 B2 JP 6909128B2 JP 2017209614 A JP2017209614 A JP 2017209614A JP 2017209614 A JP2017209614 A JP 2017209614A JP 6909128 B2 JP6909128 B2 JP 6909128B2
Authority
JP
Japan
Prior art keywords
reconstruction
unit
logic circuit
area
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017209614A
Other languages
English (en)
Other versions
JP2019083404A (ja
Inventor
鳥羽 忠信
忠信 鳥羽
健一 新保
健一 新保
泰輔 植田
泰輔 植田
坂本 英之
英之 坂本
敏明 中村
敏明 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2017209614A priority Critical patent/JP6909128B2/ja
Priority to PCT/JP2018/037988 priority patent/WO2019087728A1/ja
Publication of JP2019083404A publication Critical patent/JP2019083404A/ja
Application granted granted Critical
Publication of JP6909128B2 publication Critical patent/JP6909128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)

Description

本発明は、電子制御装置に関する。
自動運転の実用化を目指した技術開発が進められている。自動運転は人間に代わり認知、判断、操作を行う必要があり、高度な情報処理や走行制御が求められる。このように増大する処理に対応するため、従来のCPUに加え、ハードウェアチップを用いて高性能化する検討が進められている。その中でも、FPGA(Field−Programmable Gate Array)のように論理回路を変更可能な再構成回路が着目されている。再構成回路を用いることで、複数のハードウェアに備える処理を1つの回路上で実現することが期待される。特許文献1には、論理素子の接続を変更することにより、論理素子を共有してかつ複数の論理構造を実現する電気的に変更可能なプログラマブルゲートアレーにより構成されたプログラマブル演算器と、上記プログラマブルゲートアレーを命令に応じて論理構造を変更するべく、予め定められた上記プログラマブルゲートアレーの論理構造を変更するための複数の配線情報(論理構造情報)を記憶し、実行すべき命令に依存して上記複数の配線情報を切り替えて上記プログラマブル演算器に供給する制御回路とを有するプロセッサが開示されている。
特開平11−296345号公報
特許文献1に記載の発明では、再構成する論理回路情報の書き込み領域を変更することができない。
本発明の第1の態様による電子制御装置は、車両に搭載され、複数の論理回路を構成可能な再構成領域と、前記再構成領域に構成する論理回路を次々に決定し、決定した論理回路を示す回路指定情報を出力する制御処理部と、前記制御処理部が出力する前記回路指定情報を一時的に格納する命令記憶部と、前記命令記憶部に格納された前記回路指定情報が示す論理回路を書き込む前記再構成領域における領域を決定する再構成スケジューラ部と、前記再構成スケジューラ部が決定した領域に論理回路を構成する再構成制御部とを備え、前記電子制御装置の消費電力を計測する消費電力計測部と、前記消費電力計測部が測定する消費電力が予め定めた閾値を超えると判断すると異常の発生を前記再構成スケジューラ部に伝達する異常判断部とをさらに備え、前記再構成スケジューラ部は、前記異常判断部から異常の発生が伝達されると、前記車両を安全に停車させる縮退機能を有する論理回路を前記再構成領域に優先して残す
本発明によれば、再構成する論理回路情報の書き込み領域を変更することができる。
第1の実施の形態における電子制御装置1の機能構成図 再構成制御部4の構成を示す機能ブロック図 回路テーブル48の一例を示す図 再構成スケジューラ部7の動作を表すフローチャート 第2の実施の形態における電子制御装置1の機能構成図 対応表11aの一例を示す図 第3の実施の形態における電子制御装置1の機能構成図 第3の実施の形態の動作例を示す図 第4の実施の形態における電子制御装置1の機能構成図 第4の実施の形態の動作例を示す図 第5の実施の形態における電子制御装置1の機能構成図 再構成診断部41の構成を示す図 第6の実施の形態における電子制御装置1の機能構成図 第7の実施の形態における電子制御装置1の機能構成図 重複情報61の一例を示す図 第8の実施の形態における電子制御装置1を搭載する車両の車載システムの構成を示す図 論理回路選択表81の一例を示す図
―第1の実施の形態―
以下、図1〜図4を参照して、本発明に係る電子制御装置の第1の実施の形態を説明する。
図1は第1の実施の形態における電子制御装置1の機能構成図である。電子制御装置1は論理回路情報を格納する論理回路情報記憶部2とともに用いられる。電子制御装置1は、書き換え可能な論理回路、たとえばFPGAであり、部分再構成が可能である。論理回路情報記憶部2は読み込み専用の記憶装置である。ただし論理回路情報記憶部2は書き換え可能な記憶装置、たとえばEEPROMやフラッシュメモリでもよい。電子制御装置1は、制御処理部3と、再構成制御部4と、再構成領域5と、命令記憶部6と、再構成スケジューラ部7と、バス制御部8とを備える。ただし本実施の形態では、再構成領域5を除くすべての機能、すなわち制御処理部3、再構成制御部4、命令記憶部6、再構成スケジューラ部7、およびバス制御部8は、あらかじめ論理回路が構成されており、本実施の形態で説明する範囲ではこれらの再構成は行われない。
制御処理部3は、再構成領域5を用いる演算を制御する。具体的には制御処理部3は、再構成領域5に形成する論理回路を特定する情報を命令記憶部6に出力し、再構成領域5に指定した論理回路が形成されるとバス制御部8を介して再構成領域5に形成された論理回路に演算対象データを送信して演算を実行させる。なお制御処理部3が命令記憶部6に出力する情報である論理回路を特定する情報は、あらかじめ定めた符号などを用いることもできるが、本実施の形態では論理回路の名称を用いる。なお論理回路の名称は、「回路指定情報」とも呼ぶ。制御処理部3は、再構成領域5に形成された論理回路が演算した結果をバス制御部8を介して取得する。
再構成制御部4は、再構成スケジューラ部7からの指示に従い、論理回路情報記憶部2から論理回路情報を読み出し、再構成領域5に論理回路を作成する。再構成制御部4の動作は後に図2を参照して詳しく説明する。再構成領域5は、様々な論理回路が構成される領域であり、複数の領域に分割されている。本実施の形態では分割された再構成領域5のそれぞれの領域を分割領域P1、P2,P3、・・・Pnと呼ぶ。再構成制御部4は、再構成領域5のいずれかの分割領域に論理回路を作成すると、作成した論理回路の名称、論理回路を作成した分割領域、および論理回路を作成した時刻を不図示の構成状況テーブルに書き込む。なお構成状況テーブルは、再構成制御部4または再構成スケジューラ部7に作成される。命令記憶部6は、制御処理部3から受信する論理回路の名称、すなわち再構成領域5に形成する論理回路の名称を一時的に格納する。命令記憶部6の動作はFIFO(FirstIn FirstOut)であり、換言すると命令記憶部6はキューである。
再構成スケジューラ部7は、命令記憶部6に格納されている情報、すなわち再構成領域5に形成すべき論理回路の名称、および再構成制御部4の回路テーブル48(図2参照)を参照し、論理回路を作成する再構成領域5の分割領域を決定する。そして再構成スケジューラ部7は、その論理回路の名称およびその論理回路を作成する分割領域を示す情報を再構成制御部4に出力する。なお分割領域を示す情報は、分割領域の先頭アドレスなど様々なものが考えられるが、本実施の形態では分割領域を示す情報として分割領域の名称を用いる。すなわち再構成スケジューラ部7は、その論理回路の名称およびその論理回路を作成する分割領域の名称を再構成制御部4に出力する。
このとき再構成スケジューラ部7は、再構成制御部4に出力した論理回路の名称を命令記憶部6から削除する。バス制御部8は、再構成領域5と制御処理部3との間で処理に必要なデータ授受の仲介、すなわちデータバス通信制御を行う。さらにバス制御部8は、必要に応じて再構成領域5の各領域の通信帯域の変更、いわゆるバス幅変換を行う。
図2は、再構成制御部4の構成を示す機能ブロック図である。再構成制御部4は、アドレス決定部43と、RW制御部44と、回路テーブル48とを備える。回路テーブル48には、論理回路の名称ごとに、書き込み可能な再構成領域5の分割領域の名称およびその分割領域の具体的なアドレスと、回路情報が格納されている論理回路情報記憶部2のアドレスとが格納される。ただし論理回路が書き込み可能な分割領域は複数存在する場合もあり、そのような論理回路は再構成領域5の分割領域が複数記載される。
アドレス決定部43は、RW制御部44が回路情報を読み出す論理回路情報記憶部2におけるアドレス、およびRW制御部44が回路情報を書き込む再構成領域5のアドレスを決定する。すなわちアドレス決定部43は、再構成スケジューラ部7から受信した論理回路の名称に関連付けられた回路情報のアドレスを回路テーブル48から読み出してRW制御部44に出力する。またアドレス決定部43は、再構成スケジューラ部7から受信した論理回路の名称に関連付けられた再構成領域5のアドレスをRW制御部44に出力する。RW制御部44は、アドレス決定部43から指定された論理回路情報記憶部2のアドレスから回路情報を読み出し、再構成領域5の指定されたアドレスにその回路情報を書き込む。
図3は、回路テーブル48の一例を示す図である。回路テーブル48は複数のレコードから構成され、各レコードは名称、書込み領域、回路情報のフィールドを有する。名称のフィールドには、論理回路の名称が格納される。書込み領域のフィールドには、その論理回路の回路情報を書き込み可能な再構成領域5の分割領域の名称、およびその分割領域のアドレスが格納される。回路情報のフィールドには、その論理回路の論理回路情報が格納されている論理回路情報記憶部2のアドレスが格納される。たとえば図3の1つ目のレコードは、回路Aは分割領域P2またはP3に書き込み可能であり、再構成領域5の分割領域P2の先頭アドレスは0x02000であり、分割領域P3の先頭アドレスは0x03000であり、論理回路情報記憶部2のアドレス0x11000に回路Aの論理回路情報が格納されていることを表している。
図4は、再構成スケジューラ部7の動作を表すフローチャートである。再構成スケジューラ部7は、まず命令記憶部6の先頭領域に格納されている論理回路の名称を読み込み(S201)、その論理回路がすでに再構成領域5に存在するか否かを判断する。再構成スケジューラ部7は、すでに再構成領域5に存在すると判断する場合は(S202:YES)そのまま処理を終了する。再構成スケジューラ部7は、その論理回路が再構成領域5に存在しないと判断すると(S202:NO)、再構成制御部4の回路テーブル48を参照し、その論理回路を書き込み可能な分割領域を特定する(S203)。そして再構成スケジューラ部7は、特定した分割領域のうち、前回の書き込みが最も古い分割領域を特定して、その分割領域を示す情報を論理回路の名称とともに再構成制御部4に送信する(S204)。以上が再構成スケジューラ部7の動作である。
上述した第1の実施の形態によれば、次の作用効果が得られる。
(1)電子制御装置1は、複数の論理回路を構成可能な再構成領域5と、再構成領域5に構成する論理回路を次々に決定し、決定した論理回路の名称を出力する制御処理部3と、制御処理部3が出力する論理回路の名称を一時的に格納する命令記憶部6と、命令記憶部6に格納された名称の論理回路を書き込む再構成領域5における分割領域を決定する再構成スケジューラ部7と、再構成スケジューラ部7が決定した分割領域に論理回路を構成する再構成制御部4とを備える。そのため、再構成する論理回路情報の書き込み領域を変更することができる。
(変形例1)
上述した第1の実施の形態では、電子制御装置1を構成する制御処理部3、再構成制御部4、再構成領域5、命令記憶部6、再構成スケジューラ部7、およびバス制御部8の全てがFPGAに構成されるとした。しかし再構成領域5以外はFPGA以外のハードウエアにより実現されてもよい。たとえば電子制御装置1がFPGA以外にCPU、ROM、およびRAMを備え、CPUがROMに格納されるプログラムをRAMに展開して実行することにより、制御処理部3、再構成制御部4、再構成スケジューラ部7、およびバス制御部8の少なくとも1つを実現してもよい。命令記憶部6はRAMにより実現されてもよい。また制御処理部3、再構成制御部4、再構成スケジューラ部7、およびバス制御部8の少なくとも1つは、ASICにより構成されてもよい。
(変形例2)
論理回路情報記憶部2は記憶領域と回路情報制御部から構成され、電子制御装置1が出力する論理回路の名称に基づき記憶領域の適切な領域からその論理回路の論理回路情報を読み出してもよい。この場合は電子制御装置1の回路テーブル48には論理回路情報記憶部2におけるアドレスが記載されていなくてもよい。
(変形例3)
上述した第1の実施の形態では電子制御装置1が設置される場所を特に説明しなかったが、電子制御装置1は車両に搭載されてもよいし机上で使用されてもよい。
(変形例4)
上述した第1の実施の形態では、再構成スケジューラ部7は図4のS204において前回の書き込みが最も新しい分割領域を選択してもよい。
―第2の実施の形態―
図5〜図6を参照して、電子制御装置1の第2の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、電子制御装置が車両に搭載され、状態監視部を備える点で、第1の実施の形態と異なる。
図5は、第2の実施の形態における電子制御装置1の機能構成図である。本実施の形態における電子制御装置1は、車両に搭載される。車両は少なくとも電子制御装置1とセンサ群12とを備える。センサ群12は車両内部の状態である内部状態を測定するセンサと、車両外部の状態である外部状態を測定するセンサから構成される。内部状態を測定するセンサとはたとえば、速度センサや温度センサである。外部状態を測定するセンサとはたとえば、カメラ、超音波センサ、およびレーザーレンジファインダである。センサ群12は、電子制御装置1に測定結果を出力する。ただしセンサ群12と電子制御装置1とは直接接続されてもよいし、CAN(Controller Area Network、登録商標)などの通信ネットワークを介して接続されてもよい。
第2の実施の形態における電子制御装置1は、第1の実施の形態における構成に加えて、状態監視部11をさらに備える。また再構成スケジューラ部7の動作が第1の実施の形態と異なる。状態監視部11は、対応表11aを備える。対応表11aは、内部状態または外部状態と論理回路の名称対応を示す表であり、状態監視部11内の記憶領域に格納されている。状態監視部11は、センサ群12から内部状態および外部状態を取得し、対応表11aに記載された状態に該当すると判断すると、その状態に対応する論理回路の名称を再構成スケジューラ部7に伝達する。以下では、状態監視部11が再構成スケジューラ部7に伝達する名称の論理回路を「優先論理回路」とも呼ぶ。
図6は、対応表11aの一例を示す図である。対応表11aは複数のレコードから構成され、各レコードは状態と回路名称のフィールドを有する。状態のフィールドには、内部状態または外部状態の条件が格納される。回路名称のフィールドには、論理回路の名称が格納される。たとえば図6に示す1つ目のレコードは、状態監視部11がセンサ群12の出力に基づき雨が降っていると判断すると、論理回路の名称である回路Pを再構成スケジューラ部7に出力することを示す。なお回路Pは雨天時に必要となる可能性が高い処理、たとえばカメラが撮影して得られた画像から水滴が原因であるノイズを除去するフィルタ処理を実行する。また2つ目のレコードは、状態監視部11がセンサ群12の出力に基づき遠方に複数の車両が存在すると判断すると、論理回路の名称である回路Qを再構成スケジューラ部7に出力することを示す。たとえば回路Qは車両のセンシング処理を実行する。
状態監視部11は、センサ群12から取得する内部情報および外部情報をそのまま用いて対応表11aに格納された状態のフィールドの値を評価してもよいし、複数の内部状態および複数の外部状態を組み合わせて状態のフィールドの値を評価してもよい。またセンサ群12には通信装置が含まれ、状態監視部11は車車間通信や路車間通信により取得した情報を用いて状態のフィールドの値を評価してもよい。
再構成スケジューラ部7は、状態監視部11から論理回路の名称を受信すると、その名称の論理回路、すなわち優先論理回路が今後は頻繁に使用されると判断して優先的に扱う。すなわち再構成スケジューラ部7は、優先論理回路がすでに再構成領域5に作成されている場合は、優先論理回路が作成されている分割領域には新たな論理回路を作成させず、優先論理回路を優先して再構成領域5に残すようにする。換言すると再構成スケジューラ部7は、優先論理回路が作成されている分割領域以外の分割領域に論理回路を作成するように再構成制御部4に指示する。
上述した第2の実施の形態によれば、次の作用効果が得られる。
(2)電子制御装置1は、内部状態または外部状態の条件およびその条件に対応する論理回路の名称を示す対応表11aを記憶する記憶領域と、電子制御装置1の外部から信号を受信し、受信した信号に基づき条件に合致すると判断すると、対応する回路指定情報を再構成スケジューラ部に出力する状態監視部11とを備える。再構成スケジューラ部7は、状態監視部が出力する回路指定情報が示す論理回路を再構成領域5に優先して残す。
(3)電子制御装置1はセンサ群12を備える車両に搭載され、状態監視部11はセンサ群12が取得した情報を取得する。
電子制御装置1は、内部状態および外部状態に基づき実行頻度が高くなると推定される処理を実行する論理回路、すなわち優先論理回路を再構成領域5に優先して残す。そのため優先論理回路を再構成領域5に構成する時間が削減され、論理回路の構成時間を含めた処理時間を削減することができる。
(第2の実施の形態の変形例)
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は状態監視部11から論理回路の名称を受信すると、その名称の論理回路、すなわち優先論理回路が今後は頻繁に使用されると判断して優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
―第3の実施の形態―
図7〜図8を参照して、電子制御装置の第3の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、再構成領域に構成される論理回路の統計情報を作成する命令キャッシュ部を備える点で、第1の実施の形態と異なる。
図7は第3の実施の形態における電子制御装置1の機能構成図である。第3の実施の形態における電子制御装置1は、命令記憶部6から論理回路の名称を一時的にバッファリングし、出現頻度をカウントすることで再構成領域5における論理回路の統計情報を作成し、そのカウント結果を記憶する命令キャッシュ部21をさらに備える。命令キャッシュ部21はカウント結果に基づき、出現頻度の最も高い論理回路(以下、「高頻度回路」)の名称を再構成スケジューラ部7に出力する。再構成スケジューラ部7は、高頻度回路を優先的に扱う。すなわち再構成スケジューラ部7は、高頻度回路がすでに再構成領域5に作成されている場合は、高頻度回路が作成されている分割領域には新たな論理回路を作成させない。換言すると再構成スケジューラ部7は、高頻度回路が作成されている分割領域以外の分割領域に論理回路を作成するように再構成制御部4に指示する。
(動作例)
図8は、第3の実施の形態の動作例を示す図である。図8(a)は制御処理部3が出力する論理回路の名称を時系列順に示す図であり、図8(b)は再構成領域5に作成される論理回路を示す図であり、図8(c)は命令キャッシュ部21のカウント結果を示す図である。ただしここでは、再構成領域5の分割数nは2、すなわちP1とP2のみが存在する。なお図8(b)の丸囲みの数字は、論理回路を書き換えた回数を示している。図8()に示すように、制御処理部3が出力した論理回路の名称の順番は、f0、f1、f2、f0、f3、f4、f0、f5である。また論理回路f0は分割領域P1のみに作成可能であり、他の論理回路はいずれの分割領域にも作成可能である。
図8(b)の左側に示す比較例では、分割領域P1には時系列順に、f0、f2、f0、f4、f0が作成され、分割領域P2にはf1、f3、f5が作成される。そのため合計6回の書き換えが行われる。図8(b)の右側に示す第3の実施の形態の手法によれば、分割領域P1には時系列順にf0、f2、f0が作成され、分割領域P2にはf1、f3、f4、f5が作成される。すなわち第3の実施の形態の手法によれば、書き換えは5回だけである。このように論理回路が作成される理由を図8(c)を参照して説明する。
命令キャッシュ部21は図8(c)に示すように論理回路をカウントするが、そのカウントは再構成制御部4への指令の直前に1つずつ行われる。たとえば命令キャッシュ部21が命令記憶部6からf2を読み込んだ際には、f0、f1、f2がそれぞれ1回ずつカウントされているだけであり回数に優劣がないため、再構成スケジューラ部7は先に論理回路が作成されていた分割領域であるP1に次の論理回路f2を作成させる。次に命令キャッシュ部21が命令記憶部6からf0を読み込むと、f0がカウント数「2」となり最も頻度が高いと判断して命令キャッシュ部21は再構成スケジューラ部7に高頻度回路がf0である旨を伝達する。しかし分割領域P1はすでに論理回路f2に書き換えられているため、論理回路f0を使用するために再度、論理回路f0が書き込まれる。図8(b)ではこの状態をキャッシュのミスに例えて「Miss」と記載している。
その次に命令キャッシュ部21はf3とf4をカウントするが、依然としてf0が最も頻度が高い状態には変化がなく、再構成スケジューラ部7はf0を維持させるためにf3とf4は分割領域P2に作成させる。そして次に命令キャッシュ部21がf0をカウントした状態が図8(c)であり、f0が最も頻度が高い状態には変化がない。再構成スケジューラ部7は、再構成領域5にf0が存在するため命令記憶部6には再構成の指令を出力しない。図8(b)では、f0を囲む四角を点線で描画することにより論理回路を作成する必要がないことを表している。またここでは、キャッシュのヒットにたとえて「Hit」と記載している。そして最後のf5もf0を維持するために分割領域P2に形成される。このように最も頻度が高い論理回路を再構成領域5に残すことで、再構成の回数を削減することができる。
上述した第3の実施の形態によれば、次の作用効果が得られる。
(4)命令キャッシュ部21は、命令記憶部6に格納される論理回路の名称を参照して統計情報を作成する。再構成スケジューラ部7は、統計情報に基づき論理回路を作成する再構成領域5の分割領域を決定し、論理回路の名称および論理回路を作成する再構成領域5の分割領域を再構成制御部4に出力する。そのため電子制御装置1は、再構成領域5に作成される論理回路の統計に基づき論理回路を作成する領域を決定することができる。
(5)命令キャッシュ部21は、命令記憶部6に格納される論理回路の名称であって再構成スケジューラ部7が再構成制御部4に出力した回路指定情報に基づき統計情報を作成する。そのため、次に構成する論理回路の名称が明らかであればよいので、先読みができない場合、たとえば直前の実行までいずれの論理回路を作成するかが明らかでない場合にも実行することができる。
(第3の実施の形態の変形例)
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は高頻度回路を優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
―第4の実施の形態―
図9〜図10を参照して、電子制御装置の第4の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、命令記憶部6を先読みして統計情報を作成する点で、第1の実施の形態と異なる。
図9は、第4の実施の形態における電子制御装置1の機能構成図である。第4の実施の形態における電子制御装置1は、先読み部31をさらに備える。先読み部31は、命令記憶部6に格納される論理回路の名称を先読みして統計情報を作成し、出現頻度が最も高い論理回路、すなわち高頻度回路の名称を再構成スケジューラ部7に出力する。再構成スケジューラ部7の動作は第3の実施の形態と同様である。すなわち第3の実施の形態は、論理回路の作成を再構成制御部4に指示する段階で統計情報を作成したが、本実施の形態では先に統計情報を作成する点が異なる。
(動作例)
図10は、第4の実施の形態の動作例を示す図である。図10(a)は制御処理部3が出力する論理回路の名称を時系列順に示す図であり、図10(b)は再構成領域5に作成される論理回路を示す図である。なお図10(a)は図8(a)と同一であり、図10(b)の比較例は図8(b)の比較例と同一である。そのためここでは図8(b)の右に示す第4の実施の形態の手法を適用した場合のみ説明する。第4の実施の形態では、先読み部31が図10(a)に示す全ての論理回路の名称を取得し、統計情報、すなわち出現頻度を算出している。したがって先読み部31は論理回路f0が高頻度回路であることを事前に再構成スケジューラ部7に伝達している。
再構成スケジューラ部7は、f0を分割領域P1に、f1を分割領域P2に作成させた後、f2は分割領域P2に作成させる。再構成スケジューラ部7はすでにf0が高頻度回路であることを命令先読み部31から伝達されており、f0を再構成領域5に維持するためにf0が存在しない分割領域P2を選択するからである。そのため分割領域P1にはf0が維持され、分割領域P2ではf1〜f5が順番に作成される。このように第4の実施の形態の手法によれば書き換え回数は「4」であり、論理回路の構成時間を含めた処理時間を削減することができる。
上述した第4の実施の形態によれば、次の作用効果が得られる。
(6)先読み部31は、命令記憶部6に格納される回路指定情報であって再構成スケジューラ部7が再構成制御部4に出力していない回路指定情報に基づき統計情報を作成する。そのため、これから作成する論理回路の統計情報に基づき、より効率よく論理回路を配置できる。これにより、論理回路の再構成の回数をより削減することができる。
(第4の実施の形態の変形例)
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は高頻度回路を優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
―第5の実施の形態―
図11〜図12を参照して、電子制御装置の第5の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、構成した論理回路を診断する点で、第1の実施の形態と異なる。なお本実施の形態では、再構成スケジューラ部7は再構成診断部41にも論理回路の名称およびその論理回路を作成する分割領域の名称を出力する。
図11は、第5の実施の形態における電子制御装置1の機能構成図である。第5の実施の形態における電子制御装置1は、再構成診断部41をさらに備える。再構成診断部41は、再構成制御部4により書き換えられた領域が正常に書き換えられたか否かを診断する。換言すると再構成診断部41は、再構成領域5に構成された論理回路の診断を行う。診断の方法は後述する。再構成診断部41は、論理回路に異常があると判断すると、異常があると判断した分割領域の名称を再構成スケジューラ部7に伝達する。再構成スケジューラ部7は、再構成診断部41から論理回路の異常を伝達されると、通知された再構成領域5の分割領域に再度同じ論理回路を構成する指令を再構成制御部4に出力する。所定の回数以上診断で異常が発見されると、異なる分割領域に同一の論理回路、または特別な処理を行う論理回路を構成する指令を再構成制御部4に出力する。特別な処理とは、たとえば電子制御装置1を搭載する車両を安全に停止するための処理である。これにより、再構成時の異常を検出し、異常状態が発生した際の復旧もしくは代替機能への再構成を可能とし、可用性および信頼性を向上できる。
図12は、再構成診断部41の構成を示す図である。再構成診断部41は、CRC格納メモリ45と、CRC演算部46と、CRCエラー検出部47とを備える。前述のとおり再構成診断部41は再構成スケジューラ部7から論理回路の名称およびその論理回路を作成する分割領域の名称を知得する。CRC演算部46はそのうち後者、すなわち分割領域の名称を利用し、CRCエラー検出部47は前者、すなわち論理回路の名称を利用する。
CRC格納メモリ45には、それぞれの論理回路情報について、誤り検出符号の一種であるCRC(Cyclic Redundancy Check)の値(以下、「CRC値」)が格納される。CRC演算部46は再構成スケジューラ部7から知得した分割領域から論理回路情報を読み取り、CRC値を算出する。CRCエラー検出部47は、再構成スケジューラ部7から知得した論理回路の名称に対応するCRC値をCRC格納メモリ45から読み取り、CRC演算部46が算出したCRC値と比較する。CRCエラー検出部47は、両者の値が一致すれば異常なしと判断し、一致しなければ異常と判断する。そしてCRCエラー検出部47は、判断結果を再構成スケジューラ部7に出力する。ただしCRCエラー検出部47は異常と判断した際にはCRC演算部46が論理回路情報を読み込んだ分割領域を示す情報を再構成スケジューラ部7に出力する。またCRCエラー検出部47は、異常なしと判断した際には異常がない旨を再構成スケジューラ部7に出力してもよいし再構成スケジューラ部7に何も出力しなくてもよい。
上述した第5の実施の形態によれば、次の作用効果が得られる。
(7)電子制御装置1は、再構成領域5に作成された論理回路を診断する再構成診断部41を備える。再構成スケジューラ部7は、再構成診断部41が再構成領域におけるある領域に構成された論理回路の異常を検出すると、異常が検出された論理回路をその領域とは異なる領域に作成させる指令を再構成制御部4に出力する。そのため作成した論理回路の異常を検出し、改めて論理回路を構成することができる。
(第5の実施の形態の変形例)
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は、再構成診断部41が再構成領域におけるある領域に構成された論理回路の異常を検出すると、異常が検出された論理回路をその領域とは異なる領域に作成させる指令を再構成制御部4に出力すればよく、それ以外はどのような動作を行ってもよい。
―第6の実施の形態―
図13を参照して、電子制御装置1の第6の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、消費電力に着目する点で、第1の実施の形態と異なる。
図13は、第6の実施の形態における電子制御装置1の機能構成図である。第6の実施の形態における電子制御装置1は、第1の実施の形態における構成に加えて、消費電力計測部51と異常判断部52とを備える。消費電力計測部51は、電子制御装置1の消費電力を測定し、異常判断部52に出力する。異常判断部52は、消費電力計測部51が測定した消費電力があらかじめ定めた閾値よりも高い場合に、再構成スケジューラ部7に異常発生を伝達する。
再構成スケジューラ部7は、異常判断部52から異常発生を伝達されると、車両を安全に停止する機能を有する縮退回路を優先的に扱う。すなわち再構成スケジューラ部7は、再構成制御部4に論理回路を構成する分割領域を指定する際に、縮退回路が書き込まれている分割領域以外の分割領域を優先的に指定することで縮退回路を再構成領域5に優先的に残すようにし、縮退回路が再構成領域5からなるべく削除されないようにする。
上述した第6の実施の形態によれば、次の作用効果が得られる。
(8)電子制御装置1は、再構成領域5に構成された論理回路の消費電力を計測する消費電力計測部51と、消費電力計測部51が測定する消費電力が予め定めた閾値を超えたと判断すると、異常の発生を再構成スケジューラ部7に伝達する異常判断部52とを備える。再構成スケジューラ部7は、異常判断部52から異常の発生が伝達されると、車両を安全に停車させる縮退機能を有する論理回路を再構成領域5に優先して残す。そのため、消費電力の異常を検出して縮退機能の必要性を予測し、制御処理部3が縮退機能の実行を指示すると迅速に縮退機能を実行できる。
(第6の実施の形態の変形例1)
再構成スケジューラ部7は、異常判断部52から異常を伝達されると、命令記憶部6に縮退回路が格納されていなくても再構成制御部4に縮退回路の書き込みを指示してもよい。本変形例によれば、制御処理部3が初回に縮退機能を実行する際にも、すでに縮退回路が構成されているので迅速に実行することができる。
(第6の実施の形態の変形例2)
縮退機能は、複数の論理回路により実現されてもよい。すなわち再構成スケジューラ部7は、異常判断部52から異常を伝達されると、縮退機能を構成する複数の論理回路を再構成領域5に優先して残してもよい。
(第6の実施の形態の変形例3)
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は異常判断部52から異常発生を伝達されると、車両を安全に停止する機能を有する縮退回路を優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
―第7の実施の形態―
図14〜図15を参照して、電子制御装置1の第7の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、論理回路の再構成において重複する情報を書き換えない点で、第1の実施の形態と異なる。
図14は、第7の実施の形態における電子制御装置1の機能構成図である。第7の実施の形態における電子制御装置1は、第1の実施の形態の構成に加えて、論理回路ごとに重複する領域を示す情報である重複情報61をさらに有する。再構成制御部4は、重複情報61を参照して重複する領域には書き込みを行わないことで論理回路を構成する時間を短縮する。
図15は、重複情報61の一例を示す図である。図15に示す例では、論理回路A〜Cの3つについて、それぞれが重複する情報が格納される領域が示されている。重複情報61は複数のレコードから構成され、各レコードは組み合わせのフィールドと、重複相対アドレスのフィールドとを有する。組み合わせのフィールドには、対象となる2つの論理回路が格納される。重複相対アドレスのフィールドには、論理回路が重複する領域を示すアドレスが、論理回路情報が格納される先頭アドレスを基準とする相対アドレスの形式で記載されている。
たとえば論理回路Aが再構成領域5のアドレス0x2000〜0x2fffに格納されており、この領域に論理回路Bを構成する場合には、再構成制御部4は0x2000〜0x2199、および0x2301〜0x2fffに論理回路Bの回路情報を書き込む。図15に示すように、0x2200〜0x2300は論理回路Aと論理回路Bで論理回路情報が重複するからである。
上述した第7の実施の形態によれば、次の作用効果が得られる。
(9)電子制御装置1は、論理回路ごとの重複する領域を示す重複情報61が格納される重複情報格納部を備える。再構成制御部4は、再構成領域において論理回路Aを論理回路Bに書き換える際に、重複情報61を参照し、論理回路Aと論理回路Bの重複する領域を除いて書き換えを行う。そのため電子制御装置1は、論理回路の構成時間を短縮することができる。
(第7の実施の形態の変形例1)
重複情報61は、電子制御装置1に内蔵されなくてもよい。すなわち重複情報61は、電子制御装置1の外部の記憶部、たとえば論理回路情報記憶部2に格納され、必要に応じて電子制御装置1から読み出されてもよい。
(第7の実施の形態の変形例2)
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち本実施の形態において再構成スケジューラ部7の動作アルゴリズムは任意である。
―第8の実施の形態―
図16〜図17を参照して、電子制御装置1の第8の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、電子制御装置1が搭載される環境を特定している点で、第1の実施の形態と異なる。
図16は、電子制御装置1を搭載する車両の車載システムの構成を示す図である。この車載システムは、車両の外界状況を認識するための外界認識センサである、カメラ71およびレーダ72と、自車位置センサ73と、自動運転ボタン74と、無線通信装置75と、後述する複数の電子制御装置、すなわちECU(Electronic Control Unit)とを備える。自車位置センサ73は複数の衛星から受信する信号を用いて車両の位置を算出する。自動運転ボタン74は、自動運転制御の開始や自動運転モードの変更に用いられる。無線通信装置75は、不図示の無線ネットワークに接続され、OTA(Over−The−Air)により車載システムを更新するための情報を受信する。
車載システムに搭載される複数のECUは、自律走行制御部80と、補助制御部76と、ブレーキ制御部77と、エンジン制御部78と、パワーステアリング制御部79とを含む。これらはCANによって相互に通信可能に接続される。カメラ71、レーダ72、自車位置センサ73、自動運転ボタン74、および、無線通信装置75は、自律走行制御部80に接続される。自律走行制御部80には、カメラ71、レーダ72、および自車位置センサ73からのセンサ情報や、自動運転ボタン74からの自動運転制御信号、および、無線通信装置75からの自動走行制御処理情報を含む更新情報が入力される。
自律走行制御部80は、自動運転用の車両走行制御装置である。自律走行制御部80は、後述する論理回路選択表81を備える。補助制御部76は、補助の自動運転車両走行制御装置である。ブレーキ制御部77は、車両のブレーキ制御、すなわち制動力制御を行う。エンジン制御部78は、車両の駆動力を発生するエンジンを制御する。パワーステアリング制御部79は、車両のパワーステアリングを制御する。自律走行制御部80は、自動運転ボタン74により自動運転の開始要求を受け付けると、カメラ71、レーダ72、自車位置センサ73など外界の情報を基に車両の移動ルートを算出し、自律走行制御部80は、前述したルート通りに車両を移動させるように、ブレーキや駆動力などの制御指令を、ブレーキ制御部77、エンジン制御部78、およびパワーステアリング制御部79に出力する。
ブレーキ制御部77、エンジン制御部78、パワーステアリング制御部79は、自律走行制御部80から自動走行制御の制御指令を受けて、それぞれの制御対象、すなわちアクチュエータに操作信号を出力する。つまり自律走行制御部80は、制御指令を出力する主たる制御装置であり、ブレーキ制御部77、エンジン制御部78、パワーステアリング制御部79は、自律走行制御部80からの制御指令に応じて制御対象を制御する従たる制御装置である。なお補助制御部76は、自律走行制御部80が異常時のとき、自律走行制御部80に代わって自動運転制御を行うための補助制御装置である。
電子制御装置1は、自律走行制御部80の一部または全部に対応する。論理回路選択表81は、自律走行制御部80が取得する情報から判断される状況と、自律走行制御部80が実行する論理回路の対応を示す表である。自律走行制御部80は、接続されているセンサやECUから取得する情報に基づき演算を実行する。換言すると自律走行制御部80の制御処理部3は、論理回路選択表81を参照して現在の状況において実行する論理回路を決定し、必要であれば再構成制御部4が論理回路を構成し、制御処理部3が構成された論理回路に処理対象となるデータを送信して演算を実行する。
図17は、論理回路選択表81の一例を示す図である。論理回路選択表81は複数のレコードから構成され、各レコードは状況のフィールドと論理回路のフィールドから構成される。たとえば図17に示す最初のレコードは、センサや他のECUから取得する情報から車両が高速道路に侵入したと判断される状況では、論理回路FWIを用いた演算を行うことを示す。
本発明は前述した実施例に限定されるものではなく、添付した特許請求の範囲の趣旨内における様々な変形例および同等の構成が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに本発明は限定されるものではない。また、制御線や情報線は説明上必要と考えられるものを示しており、実装上必要な全ての制御線や情報線を示しているとは限らない。実際には、ほとんど全ての構成が相互に接続されていると考えてもよい。
上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
1…電子制御装置
2…論理回路情報記憶部
3…制御処理部
4…再構成制御部
5…再構成領域
6…命令記憶部
7…再構成スケジューラ部
11…状態監視部
12…センサ群
21…命令キャッシュ部
31…命令先読み部
41…再構成診断部
43…アドレス決定部
44…制御部
45…格納メモリ
46…CRC演算部
47…エラー検出部
48…回路テーブル
51…消費電力計測部
52…異常判断部
61…重複情報

Claims (1)

  1. 車両に搭載される電子制御装置であって、
    複数の論理回路を構成可能な再構成領域と、
    前記再構成領域に構成する論理回路を次々に決定し、決定した論理回路を示す回路指定情報を出力する制御処理部と、
    前記制御処理部が出力する前記回路指定情報を一時的に格納する命令記憶部と、
    前記命令記憶部に格納された前記回路指定情報が示す論理回路を書き込む前記再構成領域における領域を決定する再構成スケジューラ部と、
    前記再構成スケジューラ部が決定した領域に論理回路を構成する再構成制御部とを備え
    前記電子制御装置の消費電力を計測する消費電力計測部と、
    前記消費電力計測部が測定する消費電力が予め定めた閾値を超えると判断すると異常の発生を前記再構成スケジューラ部に伝達する異常判断部とをさらに備え、
    前記再構成スケジューラ部は、前記異常判断部から異常の発生が伝達されると、前記車両を安全に停車させる縮退機能を有する論理回路を前記再構成領域に優先して残す、電子制御装置。
JP2017209614A 2017-10-30 2017-10-30 電子制御装置 Active JP6909128B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017209614A JP6909128B2 (ja) 2017-10-30 2017-10-30 電子制御装置
PCT/JP2018/037988 WO2019087728A1 (ja) 2017-10-30 2018-10-11 電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017209614A JP6909128B2 (ja) 2017-10-30 2017-10-30 電子制御装置

Publications (2)

Publication Number Publication Date
JP2019083404A JP2019083404A (ja) 2019-05-30
JP6909128B2 true JP6909128B2 (ja) 2021-07-28

Family

ID=66333115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209614A Active JP6909128B2 (ja) 2017-10-30 2017-10-30 電子制御装置

Country Status (2)

Country Link
JP (1) JP6909128B2 (ja)
WO (1) WO2019087728A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558119B2 (ja) * 1999-08-09 2004-08-25 富士ゼロックス株式会社 情報処理システム、プログラマブル論理回路の回路情報形成方法、プログラマブル論理回路の再構成方法
JP3636986B2 (ja) * 2000-12-06 2005-04-06 松下電器産業株式会社 半導体集積回路
DE102005010477A1 (de) * 2005-03-04 2006-09-07 Daimlerchrysler Ag Vorrichtung und Verfahren zur Abarbeitung priorisierter Steuerungsprozesse
JP4815141B2 (ja) * 2005-03-29 2011-11-16 富士通株式会社 回路異常動作検出システム
JP2007237913A (ja) * 2006-03-08 2007-09-20 Toyota Infotechnology Center Co Ltd 車載装置制御システムおよび車両
JP2015106594A (ja) * 2013-11-28 2015-06-08 富士通株式会社 診断装置、診断装置の制御方法、および診断装置の制御プログラム

Also Published As

Publication number Publication date
WO2019087728A1 (ja) 2019-05-09
JP2019083404A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
JP7416731B2 (ja) 車載制御ユニット、fpgaベースの車両自動運転方法及び装置
KR102263955B1 (ko) 적어도 부분 자율 자동차용 제어 시스템의 구성
JP6987714B2 (ja) 電子制御装置
JPWO2022024208A5 (ja)
JP6865572B2 (ja) 自動車のリスクベースの制御
US11318929B2 (en) Electronic control apparatus, electronic control system, and electronic control method
JP2018060268A (ja) 認識装置および学習システム
WO2020105408A1 (ja) 車両制御装置及び車両制御方法
CN103729282B (zh) 一种用于从多个并联cpu追踪数据写入信号的方法和系统
JP7221070B2 (ja) 電子制御装置、制御方法
JP6909128B2 (ja) 電子制御装置
JP7007226B2 (ja) 電子制御装置、制御方法
JP7026208B2 (ja) 地図提供装置
JP6873864B2 (ja) 記憶制御装置、記憶装置および書き込み制御方法
JP6463567B1 (ja) 制御プランニング装置、ロボット群システムおよび制御プランニング方法
JP6639552B2 (ja) フェールセーフ制御装置及びフェールセーフ制御方法
JP6781089B2 (ja) 電子制御装置、電子制御システム、電子制御装置の制御方法
JP7202134B2 (ja) 制御システム
JP7045293B2 (ja) 電子制御装置
JP2018106458A (ja) メモリ診断装置、車両制御装置、メモリ診断方法および車両制御方法
CN113715752A (zh) 车辆传感器数据的处理方法和系统
US11845452B2 (en) Electronic control device and parallel processing method
JP7421634B2 (ja) 制御装置及び方法
WO2023084581A1 (ja) 電子制御装置及び車両制御システム
JP7344109B2 (ja) リソース割当システム、サーバ、演算装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210702

R150 Certificate of patent or registration of utility model

Ref document number: 6909128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250