JP6896201B1 - 電力変換装置 - Google Patents

Abstract

電力変換装置（１）において、複数の変換器セル（７）の各々は、一対の入出力端子と、複数のスイッチング素子と、複数のスイッチング素子を介して入出力端子と電気的に接続される蓄電素子とを含む。限流抵抗器（２２）は、電力変換器（２）の交流出力電流の経路に接続される。バイパス開閉器（２１）は、限流抵抗器（２２）と並列に接続される。短絡開閉器（２０）は、交流遮断器（１９）と限流抵抗器（２２）との間の交流線路を短絡する。制御装置（３）は、放電運転モードにおいて、交流遮断器（１９）およびバイパス開閉器（２１）を開放状態にし、かつ短絡開閉器（２０）を閉路状態にした状態で、複数の変換器セル（７）の各々の各スイッチング素子をスイッチングさせることにより、電力変換動作を行う。

Description

本開示は、電力変換装置に関する。

複数の単位変換器（以下、変換器セルとも称する）をカスケードに接続して構成するモジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。ＭＭＣは、カスケードに接続する変換器セルの数を増加させることによって、容易に高電圧への対応ができることから送配電系統に広く適用されている。たとえば、大容量のＳＴＡＴＣＯＭ（STATic synchronous COMpensator）および高圧直流送電（ＨＶＤＣ送電）用の交直電力変換装置などとして用いられる。なお、ＳＴＡＴＣＯＭは、自励式ＳＶＣ（Static Var Compensator：静止形無効電力補償装置）とも称する。

ＭＭＣを構成する各変換器セルは、複数のスイッチ（以下、スイッチング素子とも称する）と、蓄電要素（以下、キャパシタとも称する）とを備える。変換器セルの構成には、ハーフブリッジ回路（以下、チョッパ回路とも称する）またはフルブリッジ回路などのバリエーションがある。

ＭＭＣでは、蓄電要素の充電電圧が規定値よりも増加したとき、もしくは、ＭＭＣの運転を停止するときなどに、変換器セルごとに分散配置された蓄電要素を速やかに放電することが求められる。

たとえば、特開２０１８−０９３６３７号公報（特許文献１）は、変換器セルの内部において各スイッチング素子と並列に抵抗素子を設けることを開示する。キャパシタから出力される放電エネルギを消費するために、直列接続された正極側スイッチング素子と負極側スイッチング素子とのうち一方がオン状態に他方がオフ状態に制御される。

特開２０１８−０９３６３７号公報

上記の特開２０１８−０９３６３７号公報（特許文献１）に記載のＭＭＣでは、変換器セルごとに物理的に抵抗素子を設けることになるので、電力変換装置の大型化およびコストの増大が懸念される。

本開示は、上記の背景を考慮してなされたものであって、ある局面における目的は、物理的な放電機構の追加を最小限に抑えて、各変換器セルに設けられたキャパシタの放電を短時間で実現する電力変換装置を提供することである。本開示のその他の目的および効果については、図面を参照して実施の形態において説明する。

一局面における電力変換装置は、電力変換器と、交流遮断器と、限流抵抗器と、バイパス開閉器と、短絡開閉器と、制御装置とを備える。電力変換器は、互いにカスケード接続された複数の変換器セルを有するアームを複数含む。複数のアームの各々は、交流回路の対応する相と電気的に接続される。複数の変換器セルの各々は、一対の入出力端子と、複数のスイッチング素子と、複数のスイッチング素子を介して入出力端子と電気的に接続される蓄電素子とを含む。交流遮断器は、交流回路と電力変換器との間に接続される。限流抵抗器は、電力変換器の交流出力電流の経路に接続される。バイパス開閉器は、限流抵抗器と並列に接続される。短絡開閉器は、交流遮断器と限流抵抗器との間の交流線路を短絡する。制御装置は、第１の運転モードにおいて、交流遮断器およびバイパス開閉器を閉路状態にし、かつ短絡開閉器を開放状態にした状態で、複数の変換器セルの各々の各スイッチング素子をスイッチングさせることにより、電力変換動作を行う。制御装置は、第２の運転モードにおいて、交流遮断器およびバイパス開閉器を開放状態にし、かつ短絡開閉器を閉路状態にした状態で、複数の変換器セルの各々の各スイッチング素子をスイッチングさせることにより、電力変換動作を行う。

上記の一局面の電力変換装置によれば、物理的な放電機構として限流抵抗器、バイパス開閉器、および短絡開閉器のみを設けて、第２の運転モードで運転することにより、各変換器セルに設けられたキャパシタの放電を短時間で実現できる。

実施の形態１の電力変換装置の概略構成図である。 電力変換器を構成する変換器セルの構成例を示す回路図である。 制御装置３のハードウェア構成例を示すブロック図である。 図１に示された制御装置の内部構成を説明する機能ブロック図である。 図４の各基本制御部５０２のさらに詳細な構成を示す図である。 図５の交流電流制御部６０３のより詳細な構成例を示すブロック図である。 アーム制御部５０３の構成例を説明するブロック図である。 通常運転モードから放電運転モードまたは保護運転モードへの切り替えタイミングを説明するためのフローチャートである。 放電運転モードにおける図４の交流遮断器制御部、短絡開閉器制御部、および限流抵抗制御部ならびに図５の基本制御部の動作を説明するためのフローチャートである。 実施の形態２の電力変換装置の概略構成図である。 図１０に示す制御装置の内部構成を説明する機能ブロック図である。 ＩＧＢＴまたはＭＯＳＦＥＴのＳＯＡの一例を概念的に示す図である。 実施の形態３の電力変換装置における交流電流制御部の構成例を示すブロック図である。 実施の形態３の電力変換装置において、放電運転モードにおける放電制御部および交流電流制御部の動作を説明するためのフローチャートである。 図７に示された個別セル制御部２０２の構成例を示すブロック図である。 図１５に示されたゲート信号生成部によるＰＷＭ変調制御を説明するための概念的な波形図である。 実施の形態４の電力変換器におけるキャリア周波数の設定について説明するためのフローチャートである。 実施の形態５の電力変換装置において、電力変換器を構成する変換器セルの構成例を示す回路図である。 実施の形態５の電力変換装置において、個別セル制御部の構成例を示すブロック図である。 実施の形態５の電力変換器におけるゲート抵抗の設定について説明するためのフローチャートである。

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

実施の形態１．
［電力変換装置の全体構成］
図１は、実施の形態１の電力変換装置の概略構成図である。図１を参照して、電力変換装置１は、互いに直列接続された複数の変換器セルを含むモジュラーマルチレベル変換器（ＭＭＣ）によって構成されている。なお、「変換器セル」は、「サブモジュール」、「ＳＭ」、または「単位変換器」とも呼ばれる。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。電力変換装置１は、電力変換器２と、制御装置３と、変圧器１３と、交流遮断器１９と、限流抵抗器２２と、バイパス開閉器２１と、短絡開閉器２０とを含む。

電力変換器２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（総称する場合または任意のものを示す場合、レグ回路４と記載する）を含む。

レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。

レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３を介して交流回路１２に接続される。変圧器１３と交流回路１２との間に交流遮断器１９が設けられる。交流回路１２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。また、三相交流線路を１本の伝送路で表示している。

限流抵抗器２２は、電力変換器２の交流出力電流の経路に接続される。図１の場合には、限流抵抗器２２は、交流遮断器１９と電力変換器２との間に接続される。三相交流線路の各々に限流抵抗器２２が設けられる。ＭＭＣ方式の電力変換器２では、起動時の充電電流を抑制するため、電力変換器２の交流出力電流の経路に限流抵抗器２２を備えることが一般的である。また、本開示の電力変換器２では、各変換器セル７に設けられた蓄電素子３２の放電時に、限流抵抗器２２によって放電電流を消費することにより放電を高速化できる。

限流抵抗器２２は、変圧器１３の一次側（すなわち、交流回路１２の側）および二次側（すなわち、電力変換器２の側）のどちらに設けてもよい。限流抵抗器２２を変圧器１３の一次側に設けると、交流回路１２から変圧器１３に流れるインラッシュ電流を抑制できるという効果がある。

バイパス開閉器２１は、対応する限流抵抗器２２と並列に接続される。制御装置３は、電力変換器２の通常運転モード（第１の運転モードとも称する）においてバイパス開閉器２１を閉路状態にする。これにより、交流電流は限流抵抗器２２に流れない。制御装置３は、放電運転モード（第２の運転モードとも称する）バイパス開閉器２１を開放状態にすることにより、交流電流を限流抵抗器２２に流す。また、制御装置３は、保護運転モード（第３の運転モードとも称する）において、バイパス開閉器２１を開放状態にする。

短絡開閉器２０は、交流遮断器１９と限流抵抗器２２との間の三相交流線路に接続される。短絡開閉器２０は、図１に示すように三相交流線路にＹ結線によって接続されてもよい。この場合、三相交流線路の各々と中性点との間に短絡開閉器２０が接続される。図１の場合と異なり、３個の短絡開閉器２０がΔ結線によって三相交流線路に接続されてもよい。もしくは、２個の短絡開閉器２０を、Ｕ相とＶ相の間、Ｖ相とＷ相の間、およびＷ相とＵ相の間のうちのいずれか２つに接続してもよい。

制御装置３は、通常運転モードにおいて各短絡開閉器２０を開放状態にする。制御装置３は、放電運転モードおよび保護運転モードにおいて、各短絡開閉器２０を閉路状態にすることによって、短絡開閉器２０の接続点において三相交流線路を三相短絡させる。これにより、電力変換器２は三相抵抗負荷が連系された状態になる。

なお、制御装置３は、直流回路１４の短絡事故時に電力変換器２を保護運転モードにする。これにより、短絡開閉器２０によって三相交流線路は三相短絡状態になるので、電力変換器２への事故電流の流入が抑制され、電力変換器２の故障を防止できる。

短絡開閉器２０は、変圧器１３の一次側（すなわち、交流回路１２の側）および二次側（すなわち、電力変換器２の側）のどちらに設けてもよい。直流回路１４の短絡事故対策の観点からは、短絡開閉器２０を変圧器１３の二次側に設けたほうが望ましい。この第１の理由は、短絡開閉器２０を閉路することによる交流回路１２からの短絡電流をより抑制できるからである。第２の理由は、短絡開閉器２０の耐圧をより小さくできるからである。

短絡開閉器２０は、機械式開閉器または半導体素子で構成することが考えらえるが、より高速な動作が可能な半導体素子、もしくは、半導体素子と機械式開閉器とを並列に接続したハイブリッドで構成することが望ましい。特に、短絡開閉器２０には大電流が流れるため、サイリスタなど大電流を流すことが可能な半導体素子が望ましい。

各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、たとえば、直流送電網などを含む直流電力系統または他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数などが異なる交流電力系統間を接続するためのＢＴＢ（Back To Back）システムが構成される。

図１の変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続する構成としてもよい。さらに、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流回路１２と接続される。

レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５と下アーム６との接続点である交流入力端子Ｎｕが変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有するので、以下、レグ回路４ｕを代表として説明する。

上アーム５は、カスケード接続された複数の変換器セル７と、リアクトル８Ａとを含む。複数の変換器セル７およびリアクトル８Ａは、直列に接続されている。同様に、下アーム６は、カスケード接続された複数の変換器セル７と、リアクトル８Ｂとを含む。複数の変換器セル７およびリアクトル８Ｂは、直列に接続されている。

以下の説明では、上アーム５および下アーム６の各々に含まれる変換器セル７の個数をＮｃｅｌｌとする。但し、Ｎｃｅｌｌ≧２とする。上アーム５および下アーム６の各々に含まれる個々の変換器セル７を区別する場合、変換器セル７＿１〜７＿Ｎｃｅｌｌのように記載する。

リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。

電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂと、直流電流検出器１７とを含む。これらの検出器によって検出された信号は、制御装置３に入力される。

なお、図１では図解を容易にするために、各検出器から制御装置３に入力される信号の信号線と、制御装置３および各変換器セル７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよび変換器セル７ごとに設けられている。各変換器セル７と制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。

次に、各検出器について具体的に説明する。
交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖｓｙｓｕ、Ｖ相の交流電圧Ｖｓｙｓｖ、および、Ｗ相の交流電圧Ｖｓｙｓｗを検出する。以下の説明では、Ｖｓｙｓｕ、Ｖｓｙｓｖ、および、Ｖｓｙｓｗを総称してＶｓｙｓとも記載する。電力変換器２の交流入力端子Ｎｕ，Ｎｖ，Ｎｗの交流電圧Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗは、交流電圧検出器１０で検出される交流電圧Ｖｓｙｓｕ，Ｖｓｙｓｖ，Ｖｓｙｓｗから、変圧器１３の変圧比およびインピーダンス降下を考慮して求めることができる。以下の説明では、交流Ｖａｃｕ、Ｖａｃｖ、およびＶａｃｗを総称してＶａｃとも記載する。

交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉｓｙｓｕ、Ｖ相の交流電流Ｉｓｙｓｖ、および、Ｗ相の交流電流Ｉｓｙｓｗを検出する。以下の説明では、Ｉｓｙｓｕ、Ｉｓｙｓｖ、およびＩｓｙｓｗを総称してＩｓｙｓとも記載する。また、電力変換器２から交流回路１２に出力される場合の交流電流の符号を正とする。

直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。

直流電流検出器１７は、高電位側直流端子Ｎｐまたは低電位側直流端子Ｎｎを流れる直流電流Ｉｄｃを検出する。以下の説明では、直流回路１４から高電位側直流端子Ｎｐに流れる場合、および低電位側直流端子Ｎｎから直流回路１４に流れる場合の直流電流の符号を正とする。

Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕ、および、下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。以下の説明では、上アーム電流Ｉｐｕ、Ｉｐｖ、Ｉｐｗを総称して上アーム電流Ｉａｒｍｐとも記載し、下アーム電流Ｉｎｕ、Ｉｎｖ、Ｉｎｗを総称して下アーム電流Ｉａｒｍｎとも記載し、上アーム電流Ｉａｒｍｐと下アーム電流Ｉａｒｍｎとを総称してＩａｒｍとも記載する。また、高電位側直流端子Ｎｐから低電位側直流端子Ｎｎに流れる場合のアーム電流の符号を正とする。

電力変換器２から交流回路１２に出力するＵ相交流電流Ｉａｃｕ、Ｖ相交流電流Ｉａｃｖ、およびＷ相交流電流Ｉａｃｗは、アーム電流Ｉａｒｍを用いて表すことができる。具体的に、各相の交流電流Ｉａｃは、
Ｉａｃｕ＝Ｉｐｕ−Ｉｎｕ …(1)
Ｉａｃｖ＝Ｉｐｖ−Ｉｎｖ …(2)
Ｉａｃｗ＝Ｉｐｗ−Ｉｎｗ …(3)
のように表される。以下の説明では、Ｉａｃｕ、Ｉａｃｖ、およびＩａｃｗを総称して、Ｉａｃとも記載する。

上記の（１）〜（３）式で表される交流電流Ｉａｃは、変圧器の二次側電流（電力変換器２の側の電流）に相当する。交流電流Ｉａｃと、交流電流検出器１６で検出される交流電流Ｉｓｙｓとは、理想的には、変圧器１３の変圧比だけ異なる。変圧器１３に代えて連系リアクトルを用いる場合には、交流電流Ｉａｃと交流電流Ｉｓｙｓとは一致する。制御装置３では、上式（１）〜（３）で計算される交流電流Ｉａｃに代えて、交流電流検出器１６に計測される交流電流Ｉｓｙｓを用いてもよい。

直流回路１４から電力変換器２の高電位側直流端子Ｎｐに流入する直流電流Ｉｄｃも、アーム電流Ｉａｒｍを用いて表すことができる。具体的に、直流電流Ｉｄｃは、
Ｉｄｃ＝（Ｉｐｕ＋Ｉｎｕ＋Ｉｐｖ＋Ｉｎｖ＋Ｉｐｗ＋Ｉｎｗ）／２ …(4)
と表される。

交流回路１２および直流回路１４を経路に含まずに電力変換器２内の閉回路に流れる電流を循環電流と称する。Ｕ相アームに流れる循環電流Ｉｚｕ、Ｖ相アームに流れる循環電流れる循環電流Ｉｚｖ、およびＷ相アームに流れる循環電流Ｉｚｗは、
Ｉｚｕ＝（Ｉｐｕ＋Ｉｎｕ）／２−Ｉｄｃ／３ …(5)
Ｉｚｖ＝（Ｉｐｖ＋Ｉｎｖ）／２−Ｉｄｃ／３ …(6)
Ｉｚｗ＝（Ｉｐｗ＋Ｉｎｗ）／２−Ｉｄｃ／３ …(7)
のように定義できる。各相の循環電流Ｉｚｕ，Ｉｚｖ，Ｉｚｗを総称してＩｚと記載する。

［変換器セルの構成例］
図２は、電力変換器を構成する変換器セルの構成例を示す回路図である。

図２の（Ａ）に示す変換器セル７は、ハーフブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐおよび３１ｎを直列接続して形成した直列体と、蓄電素子３２と、電圧検出器３３と、入出力端子Ｐ１，Ｐ２とを備える。スイッチング素子３１ｐおよび３１ｎの直列体と蓄電素子３２とは並列接続される。電圧検出器３３は、蓄電素子３２の両端間の電圧Ｖｃを検出する。

スイッチング素子３１ｎの両端子は、入出力端子Ｐ１，Ｐ２にそれぞれ接続される。変換器セル７は、スイッチング素子３１ｐ，３１ｎのスイッチング動作により、蓄電素子３２の電圧Ｖｃまたは零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなったときに、変換器セル７からは、蓄電素子３２の電圧Ｖｃが出力される。スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなったときに、変換器セル７は、零電圧を出力する。

図２の（Ｂ）に示す変換器セル７は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐ１および３１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子３１ｐ２および３１ｎ２を直列接続して形成された第２の直列体と、蓄電素子３２と、電圧検出器３３と、入出力端子Ｐ１，Ｐ２とを備える。第１の直列体と、第２の直列体と、蓄電素子３２とが並列接続される。電圧検出器３３は、蓄電素子３２の両端間の電圧Ｖｃを検出する。

スイッチング素子３１ｐ１およびスイッチング素子３１ｎ１の中点は、入出力端子Ｐ１と接続される。同様に、スイッチング素子３１ｐ２およびスイッチング素子３１ｎ２の中点は、入出力端子Ｐ２と接続される。変換器セル７は、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のスイッチング動作により、蓄電素子３２の電圧Ｖｃ、−Ｖｃ、または零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。

図２の（Ａ）および（Ｂ）において、スイッチング素子３１ｐ，３１ｎ，３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２は、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＧＣＴ（Gate Commutated Turn-off）サイリスタなどの自己消弧型の半導体スイッチング素子にＦＷＤ（Freewheeling Diode）が逆並列に接続されて構成される。

図２の（Ａ）および（Ｂ）において、蓄電素子３２には、フィルムコンデンサなどのキャパシタが主に用いられる。蓄電素子３２は、以降の説明では、キャパシタと呼称することもある。以下では、蓄電素子３２の電圧Ｖｃをキャパシタ電圧Ｖｃとも称する。

図１に示されるように、変換器セル７はカスケード接続されている。図２の（Ａ）および（Ｂ）の各々において、上アーム５に配置された変換器セル７では、入出力端子Ｐ１は、隣の変換器セル７の入出力端子Ｐ２または高電位側直流端子Ｎｐと接続され、入出力端子Ｐ２は、隣の変換器セル７の入出力端子Ｐ１または交流入力端子Ｎｕと接続される。同様に、下アーム６に配置された変換器セル７では、入出力端子Ｐ１は、隣の変換器セル７の入出力端子Ｐ２または交流入力端子Ｎｕと接続され、入出力端子Ｐ２は、隣の変換器セル７の入出力端子Ｐ１または低電位側直流端子Ｎｎと接続される。

以降では、変換器セル７を図２の（Ａ）に示すハーフブリッジセルの構成とし、スイッチング素子として半導体スイッチング素子、蓄電素子としてキャパシタを用いた場合を例に説明する。但し、電力変換器２を構成する変換器セル７を図２の（Ｂ）に示すフルブリッジ構成とすることも可能である。また、上記で例示した構成以外の変換器セル、たとえば、クランプトダブルセルと呼ばれる回路構成などを適用した変換器セルを用いてもよく、スイッチング素子および蓄電素子も上記の例示に限定されるものではない。

なお、図２の（Ａ）に示すハーフブリッジセルの構成を採用した場合において、直流回路１４の短絡事故時に電力変換器２が故障する可能性がある。この理由は、電力変換器２の動作を停止しても、交流遮断器１９の遮断動作が間に合わずに、変換器セル７のスイッチング素子３１ｎのダイオードを通って、交流回路１２から過大な事故電流が電力変換器２に流入するからである。本実施の形態の電力変換装置１では、前述のように、直流短絡事故時に制御装置３は、短絡開閉器２０を閉路状態に制御することにより、電力変換器２への事故電流の流入を抑制する。この結果、電力変換器２の故障を防止できる。

［制御装置］
図３は、制御装置３のハードウェア構成例を示すブロック図である。図３には、コンピュータによって制御装置３を構成する例が示される。

図３を参照して、制御装置３は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ）７２と、Ａ／Ｄ（Analog to Digital）変換器７３とを含む。さらに、制御装置３は、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６とを含む。さらに、制御装置３は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９を含む。

入力変換器７０は、入力チャンネルごとに補助変成器（図示せず）を有する。各補助変成器は、図１の各電気量検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置３の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。

入出力インターフェイス７７は、ＣＰＵ７４および外部装置の間で通信する際のインターフェイス回路である。

なお、図３の例とは異なり、制御装置３の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）および、ＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成することも可能である。すなわち、図３に記載された各機能ブロックの機能は、図３に例示されたコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。また、各機能ブロックの機能の少なくとも一部は、アナログ回路によって構成することも可能である。

図４は、図１に示された制御装置の内部構成を説明する機能ブロック図である。制御装置３は、その制御機能の１つとして、各変換器セル７のスイッチング素子３１ｐ，３１ｎのオン、オフを制御する。さらに、制御装置３は、図１で説明した交流遮断器１９、短絡開閉器２０、およびバイパス開閉器２１のオン、オフを制御する。

制御装置３は、Ｕ相基本制御部５０２Ｕと、Ｕ相上アーム制御部５０３ＵＰと、Ｕ相下アーム制御部５０３ＵＮと、Ｖ相基本制御部５０２Ｖと、Ｖ相上アーム制御部５０３ＶＰと、Ｖ相下アーム制御部５０３ＶＮと、Ｗ相基本制御部５０２Ｗと、Ｗ相上アーム制御部５０３ＷＰと、Ｗ相下アーム制御部５０３ＷＮと、交流遮断器制御部５０４と、短絡開閉器制御部５０５と、限流抵抗制御部５０６とを含む。なお、本明細書では、制御装置３を構成するこれらの制御部において演算に用いられる各種電気量は、ＰＵ（Per Unit）法の単位に変換されているものとする。

以下の説明では、Ｕ相基本制御部５０２Ｕ、Ｖ相基本制御部５０２Ｖ、および、Ｗ相基本制御部５０２Ｗを総称する場合またはいずれか１つの相のものを示す場合に、基本制御部５０２とも記載する。Ｕ相上アーム制御部５０３ＵＰ、Ｖ相上アーム制御部５０３ＶＰ、およびＷ相上アーム制御部５０３ＷＰを総称する場合またはいずれか１つの相のものを示す場合に、上アーム制御部５０３Ｐと記載する。Ｕ相下アーム制御部５０３ＵＮ、Ｖ相下アーム制御部５０３ＶＮ、およびＷ相下アーム制御部５０３ＷＮを総称する場合またはいずれか１つの相のものを示す場合に、下アーム制御部５０３Ｎとも記載する。上アーム制御部５０３Ｐおよび下アーム制御部５０３Ｎを総称してアーム制御部５０３と記載する。

基本制御部５０２の構成例は図５および図６を参照して説明し、アーム制御部５０３の構成例は図７を参照して説明する。以下では、図４のその他の構成について説明する。

交流遮断器制御部５０４は、図１の交流遮断器１９の開閉を制御する。ある局面において、交流遮断器制御部５０４は、電力変換器２の運転モードＯＭが通常運転モードの場合に交流遮断器１９を閉路状態にし、運転モードＯＭが放電運転モードおよび保護運転モードの場合に交流遮断器１９を開放状態にする。

短絡開閉器制御部５０５は、図１の短絡開閉器２０の開閉を制御する。ある局面において、短絡開閉器制御部５０５は、電力変換器２の運転モードＯＭが通常運転モードの場合に短絡開閉器２０を開放状態にし、運転モードＯＭが放電運転モードおよび保護運転モードの場合に短絡開閉器２０を閉路状態にする。

限流抵抗制御部５０６は、図１のバイパス開閉器２１の開閉を制御する。ある局面において、限流抵抗制御部５０６は、電力変換器２の運転モードＯＭが通常運転モードの場合にバイパス開閉器２１を閉路状態にし、運転モードＯＭが放電運転モードおよび保護運転モードの場合にバイパス開閉器２１を開放状態にする。

図５は、図４の各基本制御部５０２のさらに詳細な構成を示す図である。図５を参照して、基本制御部５０２は、アーム電圧指令生成部６０１と、キャパシタ電圧指令生成部６０２とを含む。

アーム電圧指令生成部６０１は、図１の上アーム５に含まれるＮｃｅｌｌ個の変換器セル７の電圧指令値ｋｒｅｆｐと、下アーム６に含まれるＮｃｅｌｌ個の変換器セル７の電圧指令値ｋｒｅｆｎとを生成する。アーム電圧指令生成部６０１は、生成した電圧指令値ｋｒｅｆｐを上アーム制御部５０３Ｐに出力し、生成した電圧指令値ｋｒｅｆｎを下アーム制御部５０３Ｎに出力する。以下の説明では、上アーム５のための電圧指令値ｋｒｅｆｐと下アーム６のための電圧指令値ｋｒｅｆｎとを総称して、電圧指令値ｋｒｅｆと記載する。

キャパシタ電圧指令生成部６０２は、上アーム５に含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ３２のキャパシタ電圧指令値Ｖｃｒｅｆｐを生成する。キャパシタ電圧指令生成部６０２は、さらに、下アーム６に含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ３２のキャパシタ電圧指令値Ｖｃｒｅｆｎを算出する。キャパシタ電圧指令生成部６０２は、生成した上アーム５のためのキャパシタ電圧指令値Ｖｃｒｅｆｐを上アーム制御部５０３Ｐに出力し、生成した下アーム６のためのキャパシタ電圧指令値Ｖｃｒｅｆｎを下アーム制御部５０３Ｎに出力する。

上アーム５のためのキャパシタ電圧指令値Ｖｃｒｅｆｐは、たとえば、上アームの変換器セル７のキャパシタ３２の平均電圧とし、下アーム６のためのキャパシタ電圧指令値Ｖｃｒｅｆｎは、たとえば、下アーム６の変換器セル７のキャパシタ３２の平均電圧とする。以下の説明では、上アーム５のためのキャパシタ電圧指令値Ｖｃｒｅｆｐと下アーム６のためのキャパシタ電圧指令値Ｖｃｒｅｆｎとを総称して、キャパシタ電圧指令値Ｖｃｒｅｆと記載する。

図５に示すように、より詳細には、アーム電圧指令生成部６０１は、交流電流制御部６０３と、直流電流制御部６０４と、循環電流制御部６０５と、指令分配部６０６と、放電制御部６０７とを備える。

交流電流制御部６０３は、検出された交流電流Ｉａｃと設定された交流電流指令値Ｉａｃｒｅｆとの偏差を０にするためのフィードバック制御と、交流回路１２の交流電圧Ｖｓｙｓのフィードフォワード制御とにより、交流制御指令値Ｖｃｒを生成する。交流電流制御部６０３は、放電運転モードでは、放電制御部６０７からの指令に基づいて、交流回路１２の交流電圧Ｖｓｙｓを０とみなした状態で、交流電流Ｉａｃの検出値に基づくフィードバック制御を実行する。これによって、制御装置３は、特別な制御が不要で安定的に各変換器セル７のキャパシタ３２の放電を実行できる。

図６は、図５の交流電流制御部６０３のより詳細な構成例を示すブロック図である。図６では、図５の放電制御部６０７も併せて示されている。

図６を参照して、交流電流制御部６０３は、減算器６２０と、比例積分（ＰＩ）制御器６２１と、加算器６２２と、選択器６２３とを含む。なお、図５および図６の場合と異なり、交流電流制御部６０３の構成は放電制御部６０７を含む構成であってもよい。

減算器６２０は、交流電流指令値Ｉａｃｒｅｆから交流電流Ｉａｃの検出値を減算する。ＰＩ制御器６２１は、減算器６２０よって算出された、交流電流指令値Ｉａｃｒｅｆと交流電流Ｉａｃとの偏差に対して、比例演算および積分演算を施す。なお、ＰＩ制御器６２１に代えて、さらに微分演算を行うＰＩＤ制御を用いてもよいし、フィードバック演算に用いられる他の構成の制御器を用いてもよい。

選択器６２３は、放電制御部６０７から与えられる選択信号ＳＬに従って、交流電圧Ｖｓｙｓの検出値または０を加算器６２２に出力する。具体的に、放電制御部６０７は、電力変換器２の運転モードＯＭが通常運転モードの場合に、選択器６２３から加算器６２２に交流電圧Ｖｓｙｓの検出値を出力するように選択信号ＳＬを設定する。放電制御部６０７は、電力変換器２の運転モードＯＭが放電運転モードの場合に、選択器６２３から加算器６２２に０を出力するように選択信号ＳＬを設定する。

加算器６２２は、ＰＩ制御器６２１の出力と選択器６２３の出力とを加算することにより、交流制御指令値Ｖｃｒを生成する。

再び図５を参照して、直流電流制御部６０４は、設定された直流電圧指令値Ｖｄｃｒｅｆと設定された直流電流指令値Ｉｄｃｒｅｆとに基づいて、検出された直流電流Ｉｄｃと設定された直流電流指令値Ｉｄｃｒｅｆとの偏差を０にするための直流制御指令値Ｖｄｃｒを算出する。この際、直流電圧指令値Ｖｄｃｒｅｆは検出された直流電圧Ｖｄｃに基づいて演算されるものでもよい。なお、実施の形態１の場合の放電運転モードでは、直流電流指令値Ｉｄｃｒｅｆを例えば０に設定してもよい。

循環電流制御部６０５は、検出された循環電流Ｉｚを、設定された循環電流指令値Ｉｚｒｅｆに追従制御するための、循環制御指令値Ｖｚｒを算出する。ある局面において、循環電流指令値Ｉｚｒｅｆは、たとえば、０に設定される。他の局面において、循環電流指令値Ｉｚｒｅｆは、レグ回路４ｕ，４ｖ，４ｗの各々のキャパシタ電圧の平均値の相違が小さくなるように、さらに、相ごとに上アーム５および下アーム６の各々のキャパシタ電圧の平均値の相違が小さくなるように設定される。

指令分配部６０６は、交流制御指令値Ｖｃｒと、循環制御指令値Ｖｚｒと、直流制御指令値Ｖｄｃｒと、中性点電圧Ｖｓｎとを受ける。電力変換器２の交流側が変圧器１３を介して交流回路１２に接続されているため、中性点電圧Ｖｓｎは、直流回路１４の直流電源の電圧により求めることができる。直流制御指令値Ｖｄｃｒは、直流出力制御により決定されても、一定値でもよい。

指令分配部６０６は、これらの入力に基づいて、上アーム、および下アームがそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム、下アーム内のインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アームのアーム電圧指令値ｋｒｅｆｐ、および下アームのアーム電圧指令値ｋｒｅｆｎを決定する。

決定された上アームのアーム電圧指令値ｋｒｅｆｐおよび下アームのアーム電圧指令値ｋｒｅｆｎは、交流電流Ｉａｃを交流電流指令値Ｉａｃｒｅｆに追従させ、循環電流Ｉｚを循環電流指令値Ｉｚｒｅｆに追従させ、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃｒｅｆに追従させるとともに、交流電圧Ｖｓｙｓをフィードフォワード制御する出力電圧指令である。

図７は、アーム制御部５０３の構成例を説明するブロック図である。図７を参照して、アーム制御部５０３は、Ｎｃｅｌｌ個の個別セル制御部２０２を含む。

個別セル制御部２０２は、対応する変換器セル７を個別に制御する。個別セル制御部２０２は、基本制御部５０２からアーム電圧指令値ｋｒｅｆ、アーム電流Ｉａｒｍ、および、キャパシタ電圧指令値Ｖｃｒｅｆを受ける。

個別セル制御部２０２は、対応する変換器セル７のゲート信号ｇａを生成して、対応する変換器セル７へ出力する。ゲート信号ｇａは、図２の（Ａ）の変換器セル７では、スイッチング素子３１ｐおよび３１ｎのオンオフを制御する信号である（ｎ＝２）。なお、変換器セル７が、図２の（Ｂ）のフルブリッジ構成である場合には、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のそれぞれのゲート信号が生成される（ｎ＝４）。

一方で、各個別セル制御部２０２は、対応する変換器セル７の電圧検出器３３から、キャパシタ電圧Ｖｃの検出値を受信する。さらに、各変換器セル７の電圧検出器３３からのキャパシタ電圧Ｖｃの検出値は、基本制御部５０２に入力される。

［放電運転モードおよび保護運転モードにおける電力変換器の制御手順］
以下、放電運転モードおよび保護運転モードにおける電力変換器２の制御手順について、これまでの説明を総括する。

図８は、通常運転モードから放電運転モードまたは保護運転モードへの切り替えタイミングを説明するためのフローチャートである。初期状態において、制御装置３は、通常運転モードで運転中であるとする。

図８のフローチャート（Ａ）を参照して、制御装置３は、電力変換器２の停止指令を受けた場合に（ステップＳ１００でＹＥＳ）、処理をステップＳ１０１に進める。ステップＳ１０１において、制御装置３は、運転モードを通常運転モードから放電運転モードへ切り替える。

図８のフローチャート（Ｂ）を参照して、制御装置３は、少なくとも１つのキャパシタ電圧Ｖｃが閾値Ｖｔｈを超えているとき（ステップＳ１１０でＹＥＳ）、処理をステップＳ１１１に進める。ステップＳ１１１において、制御装置３は、運転モードを通常運転モードから放電運転モードへ切り替える。

図８のフローチャート（Ｃ）を参照して、制御装置３は、直流回路１４において短絡事故を検出した場合に（ステップＳ１２０でＹＥＳ）、処理をステップＳ１２１に進める。ステップＳ１２１において、制御装置３は、運転モードを通常運転モードから保護運転モードへ切り替える。たとえば、直流電流検出器１７によって検出される直流電流Ｉｄｃが閾値を超えた場合に、制御装置３は直流回路１４において短絡事故が発生したと判定する。

保護運転モードでは、制御装置３は、電力変換器２を構成する全スイッチング素子をオフ状態にする。これにより、電力変換器２は電力変換動作を行わない。その上で、制御装置３は、放電運転モードの場合と同様に、交流遮断器１９およびバイパス開閉器２１を開放状態にし、短絡開閉器２０を閉路状態にする。

図９は、放電運転モードにおける図４の交流遮断器制御部、短絡開閉器制御部、および限流抵抗制御部ならびに図５の基本制御部の動作を説明するためのフローチャートである。

図９を参照して、通常運転モードの場合、交流遮断器１９は閉路状態であり（Ｓ２００）、バイパス開閉器２１は閉路状態であり（Ｓ２１０）、短絡開閉器２０は開放状態である（Ｓ２２０）。この状態で、制御装置３は、各変換器セル７のスイッチング素子をスイッチングさせることにより、電力変換動作を行う。たとえば、交流電流制御部６０３は、電力変換器２の交流出力電流Ｉａｃと交流電流指令値Ｉａｃｒｅｆとの偏差を０にするためのフィードバック制御と、交流回路１２との連系点の交流電圧Ｖｓｙｓのフィードフォワード制御とを実行する（Ｓ２３０）。

運転モードを通常運転モードから放電運転モードに切り替える場合（ステップＳ２４０でＹＥＳ）、交流遮断器制御部５０４は交流遮断器１９を開放状態にし（ステップＳ２５０）、限流抵抗制御部５０６はバイパス開閉器２１を開放状態にし（ステップＳ２６０）、短絡開閉器制御部５０５は短絡開閉器２０を閉路状態にする（ステップＳ２７０）。ステップＳ２５０〜Ｓ２７０は、どの順番で実行してもよいし、並行して実行してもよい。交流回路１２への影響を考慮すれば、短絡開閉器２０の閉路動作に先駆けて、交流遮断器１９の開放動作を実行することが望ましい。

放電運転モードにおいても、制御装置３は、各変換器セル７のスイッチング素子をスイッチングさせることにより、電力変換動作を行う。ここで、交流電流制御部６０３は、交流回路１２との連系点の交流電圧Ｖｓｙｓを０とみなして、交流電流Ｉａｃと交流電流指令値Ｉａｃｒｅｆとの偏差を０にするためのフィードバック制御を実行する（ステップＳ２８０）。放電運転モードが継続される間（ステップＳ２９０でＮＯ）、交流電流制御部６０３は上記の交流電流制御を実行する。

運転モードを放電運転モードから通常運転モードに切り替える場合（ステップＳ２９０でＹＥＳ）、交流遮断器制御部５０４は交流遮断器１９を閉路状態にし（ステップＳ２００）、限流抵抗制御部５０６はバイパス開閉器２１を閉路状態にし（ステップＳ２１０）、短絡開閉器制御部５０５は短絡開閉器２０を開放状態にする（ステップＳ２２０）。ステップＳ２００〜Ｓ２２０は、どの順番で実行してもよいし、並行して実行してもよい。交流回路１２への影響を考慮すれば、交流遮断器１９の閉路動作に先駆けて、短絡開閉器２０の開放動作を実行することが望ましい。

前述のように、通常運転モードにおいて、制御装置３は、各変換器セル７のスイッチング素子をスイッチングさせることにより、電力変換動作を行う。たとえば、交流電流制御部６０３は、交流出力電流Ｉａｃと交流電流指令値Ｉａｃｒｅｆとの偏差を０にするためのフィードバック制御と、交流回路１２との連系点の交流電圧Ｖｓｙｓのフィードフォワード制御とを実行する（ステップＳ２３０）。通常運転モードが継続される間（ステップＳ２４０でＮＯ）、交流電流制御部６０３は上記の交流電流制御を実行する。

［実施の形態１の効果］
上記のとおり、実施の形態１の電力変換装置１によれば、キャパシタ３２を放電させる場合に、交流遮断器１９を閉路状態にした状態で、三相交流線路に設けられた短絡開閉器２０を閉路状態にしてバイパス開閉器２１を開放状態にすることにより、限流抵抗器２２に交流電流Ｉａｃを流す。この結果、基本制御部５０２による特別の制御を実行することなく、キャパシタ３２を高速に放電させることができる。

さらに、実施の形態１の電力変換装置１によれば、直流短絡事故の発生時に運転モード保護運転モードに切り替えることにより、三相交流線路に設けられた短絡開閉器を閉路状態にする。この結果、事故電流を抑制することができる。

実施の形態２．
実施の形態２の電力変換器２では、限流抵抗器およびバイパス開閉器が、三相交流線路に代えて各アームに設けられる点で実施の形態１の電力変換器２と異なる。以下、図１０および図１１を参照して詳しく説明する。

［電力変換装置の全体構成］
図１０は、実施の形態２の電力変換装置の概略構成図である。図１０の電力変換器２では、三相交流線路に設けられたバイパス開閉器２１および限流抵抗器２２に代えて、各レグ回路４の上アーム５および下アーム６に限流抵抗器１８Ａおよび１８Ｂが設けられ、限流抵抗器１８Ａおよび１８Ｂの各々と並列にバイパス開閉器１５Ａおよび１５Ｂがそれぞれ接続される。

各変換器セル７において、限流抵抗器１８Ａは、上アーム５の各変換器セル７およびリアクトル８Ａと直列に接続される。限流抵抗器１８Ａは上アーム５のどの位置に設けられていてもよい。また、限流抵抗器１８Ｂは、下アーム６の各変換器セル７およびリアクトル８Ｂと直列に接続される。限流抵抗器１８Ｂは下アーム６のどの位置に設けられていてもよい。以下では、限流抵抗器１８Ａ，１８Ｂを総称する場合またはいずれか１つを示す場合、限流抵抗器１８と記載する。バイパス開閉器１５Ａ，１５Ｂを総称する場合またはいずれか１つを示す場合、バイパス開閉器１５と記載する。

図１０の電力変換器２では、さらに、高電位側直流端子Ｎｐを接地極に短絡させるための短絡開閉器２３Ａと、低電位側直流端子Ｎｎを接地極に短絡させるための短絡開閉器２３Ｂとが直流線路に接続される。放電運転モード時に、バイパス開閉器１５Ａ，１５Ｂを開放状態にし、短絡開閉器２０，２３Ａ，２３Ｂを閉路状態にすることにより、各上アーム５に設けられた限流抵抗器１８Ａおよび各下アーム６にもうけられた限流抵抗器１８Ｂに交流短絡電流および直流短絡電流の両方を流すことができるので、各変換器セル７のキャパシタ３２の放電を高速化することができる。なお、実施の形態２の場合の放電運転モードでは、直流短絡電流を流す必要があるので、直流電流指令値を０と異なる値に設定するのが望ましい。または、一定の直流電圧もしくはコンデンサ電圧に比例する直流電圧を出力するよう直流制御指令値Ｖｄｃｒを制御してもよい。

図１０のその他の点は図１の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

［制御装置の構成］
図１１は、図１０に示す制御装置の内部構成を説明する機能ブロック図である。図１０に示す制御装置３の内部構成は、基本的には図４に示す制御装置３の内部構成と同じである。ただし、以下の点で実施の形態１の図４と異なる。

短絡開閉器制御部５０５は、運転モードＯＭに応じて、短絡開閉器２０だけでなく、短絡開閉器２３Ａ，２３Ｂの開閉を制御する。すなわち、短絡開閉器制御部５０５は、通常運転モードにおいて短絡開閉器２０，２３Ａ，２３Ｂを開放状態にし、放電運転モードおよび保護運転モードにおいて短絡開閉器２０，２３Ａ，２３Ｂを閉路状態にする。

限流抵抗制御部５０６は、運転モードＯＭに応じて、バイパス開閉器２１Ａ，２１Ｂに代えてバイパス開閉器１５Ａ，１５Ｂを制御する。すなわち、限流抵抗制御部５０６は、通常運転モードにおいてバイパス開閉器１５Ａ，１５Ｂを閉路状態にし、放電運転モードおよび保護運転モードにおいてバイパス開閉器１５Ａ，１５Ｂを開放状態にする。

図１１のその他の点は図１４の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。また、実施の形態１の図２、図３，図５〜図９で説明した内容は、実施の形態２の場合にもほぼそのまま当てはまるので詳しい説明を繰り返さない。

［実施の形態２の効果］
実施の形態２の電力変換装置１によれば、放電運転モード時に各アーム５，６に設けた限流抵抗器１８を介して交流短絡電流および直流短絡電流を流すことができる。したがって、実施の形態２の電力変換装置１は、実施の形態１の電力変換装置１の場合と同様の効果を奏する上に、放電運転モードにおける各変換器セル７のキャパシタ３２の放電をさらに高速化できる。

実施の形態３．
実施の形態３では、安全運転領域（ＳＯＡ：Safety Operating Area）の範囲内で、できるだけ交流電流Ｉａｃの実効値または振幅値を大きくするように、電力変換器２を制御する。これにより、各変換器セル７のキャパシタ３２の放電を早めることができる。ここで、ＳＯＡとは、変換器セル７のスイッチング素子３１として用いられている半導体素子が安全にスイッチングを行うことができる電圧と電流の範囲をいう。

なお、実施の形態３の電力変換装置１のハードウェア構成および制御装置３の機能的構成は実施の形態１の場合と同様であるので説明を繰り返さない。また、以下では、実施の形態３を実施の形態１と組み合わせる場合について説明するが、実施の形態３は実施の形態２とも組み合わせることができる。

［実施の形態３の電力変換装置における放電制御の特徴］
図１２は、ＩＧＢＴまたはＭＯＳＦＥＴのＳＯＡの一例を概念的に示す図である。図１２の縦軸はコレクタ電流Ｉｃを示し、図１２の横軸はコレクタエミッタ電圧Ｖｃｅを示す。コレクタ電流Ｉｃは各アームを流れるアーム電流Ｉａｒｍに対応し、コレクタエミッタ電圧Ｖｃｅは各変換器セル７のキャパシタ電圧Ｖｃに対応する。

図１２に示すように、コレクタエミッタ電圧Ｖｃｅが０からＶ２までの間は、コレクタ電流Ｉｃの上限値は一定値Ｉｍａｘである。コレクタエミッタ電圧ＶｃｅがＶ２からＶｍａｘまでの間は、コレクタエミッタ電圧Ｖｃｅが増加するほど許容されるコレクタ電流Ｉｃは小さくなる。このように、コレクタエミッタ電圧Ｖｃｅに応じてコレクタ電流Ｉｃの上限値は変化する。

したがって、キャパシタ電圧Ｖｃに応じて、アーム電流Ｉａｒｍのピーク値がＳＯＡの上限値に一致するように交流電流Ｉａｃの実効値または振幅値の大きさを決定する。アーム電流Ｉａｒｍは、電力変換器２の交流出力電流Ｉａｃと直流出力電流Ｉｄｃと電力変換器２の内部を流れる循環電流Ｉｚとの和によって決まるので、交流電流Ｉａｃを増やすことによって、アーム電流Ｉａｒｍを増やすことができる。この結果、キャパシタ３２の放電を早めることができる。

具体的に図１２の場合には、キャパシタ電圧Ｖｃの値Ｖ１が過大であったとする。このときのアーム電流Ｉａｒｍの上限値はＩ１であるので、交流電流制御部６０３は、アーム電流Ｉａｒｍのピーク値がＩ１に一致するように、交流電流Ｉａｃの振幅値または実効値を定める。その後、キャパシタ３２の放電によりキャパシタ電圧Ｖｃが低下するにつれて、アーム電流Ｉａｒｍの上限値は増加する。したがって、交流電流制御部６０３は、キャパシタ電圧Ｖｃの大きさに応じて交流電流Ｉａｃの実効値または振幅値を増やす。これにより、安全にかつ高速にキャパシタ３２を放電することができる。なお、キャパシタ電圧ＶｃがＶ２以下の場合には、ＳＯＡの上限値はＩｍａｘで一定になる。したがって、交流電流制御部６０３は、アーム電流Ｉａｒｍのピーク値がＳＯＡの上限値Ｉｍａｘに一致するように、交流電流Ｉａｃの実効値または振幅値を決定する。

［交流電流制御部の構成例］
図１３は、実施の形態３の電力変換装置における交流電流制御部の構成例を示すブロック図である。

図１３に示す交流電流制御部６０３は、加算器６２４をさらに含む点で図６の交流電流制御部６０３と異なる。加算器６２４は、交流電流指令値Ｉａｃｒｅｆに交流電流指令値の加算量ΔＩａｃｒｅｆを加算する。減算器６２０は、加算量ΔＩａｃｒｅｆが加算された交流電流指令値Ｉａｃｒｅｆと交流電流Ｉａｃの検出値との偏差を演算する。

放電制御部６０７は、運転モードＯＭが放電運転モードの場合に、キャパシタ電圧Ｖｃに応じた加算量ΔＩａｃｒｅｆを加算器６２４に出力する。図１３のその他の点は図６の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

［放電運転モードにおける電力変換器２の制御手順］
図１４は、実施の形態３の電力変換装置において、放電運転モードにおける放電制御部および交流電流制御部の動作を説明するためのフローチャートである。図１４のフローチャートは、ステップＳ２８０がステップＳ２８５に変更された点で図９のフローチャートと異なる。図１４のその他のステップは図９の場合と同様であるので、同一または相当するステップには同一の参照符号を付して説明を繰り返さない。

図１４のステップＳ２８５において、交流電流制御部６０３は、キャパシタ電圧Ｖｃの低下に応じてアーム電流Ｉａｒｍのピーク値がＳＯＡの上限値に等しくなるように、交流電流指令値Ｉａｃｒｅｆの実効値または振幅値を決定する。もしくは、交流電流制御部６０３は、交流電流指令値Ｉａｃｒｅｆを変更せずに、キャパシタ電圧Ｖｃの低下に応じてアーム電流Ｉａｒｍのピーク値がＳＯＡの上限値に等しくなるように、交流制御指令値Ｖｃｒを変更してもよい。

［実施の形態３の効果］
以上のとおり、実施の形態３の電力変換装置１によれば、制御装置３は、放電運転モードにおいて、ＳＯＡの範囲内で交流電流Ｉａｃの実効値または振幅値をできるだけ大きくするように電力変換器２を制御する。これによって、各変換器セル７のスイッチング素子３１を破損させることなく、最速でキャパシタ３２の放電を行うことができる。

実施の形態４．
実施の形態４の電力変換装置１では、放電運転モードにおいて、パルス幅制御におけるキャリア周波数を増大させる。これによってスイッチング素子３１のスイッチング損失を増大させることができるので、キャパシタ３２の放電を早めることができる。

以下では、まず、図７の個別セル制御部２０２のより詳細な構成と、パルス幅制御について説明した後、実施の形態４の電力変換装置１における放電運転モードの特徴について説明する。なお、実施の形態４の電力変換装置１のハードウェア構成および制御装置３の機能的構成は実施の形態１の場合と同様であるので説明を繰り返さない。なお、実施の形態４は、実施の形態１だけでなく実施の形態２とも組み合わせることができる。また、実施の形態３，４の両方を実施の形態１または実施に形態２に適用することができる。

図１５は、図７に示された個別セル制御部２０２の構成例を示すブロック図である。
図１５を参照して、個別セル制御部２０２は、キャリア発生器２０３と、個別電圧制御部２０５と、加算器２０６と、ゲート信号生成部２０７とを備える。

キャリア発生器２０３は、位相シフトＰＷＭ（Pulse Width Modulation）制御で用いられる、ある定められた周波数（すなわち、キャリア周波数）を有するキャリア信号ＣＳを生成する。位相シフトＰＷＭ制御とは、同一アーム（上アーム５または下アーム６）を構成する複数（Ｎｃｅｌｌ個）の変換器セル７のそれぞれに対して出力されるＰＷＭ信号のタイミングを相互にずらすものである。これによって、各変換器セル７の出力電圧の合成電圧に含まれる高調波成分が削減されることが知られている。

キャリア発生器２０３は、基本制御部５０２から受信した共通の基準位相θｉおよびキャリア周波数ｆｃに基づいて、上記Ｎｃｅｌｌ個の変換器セル７の間で相互に位相のずれたキャリア信号ＣＳを生成する。

個別電圧制御部２０５には、キャパシタ電圧指令値Ｖｃｒｅｆと、対応する変換器セル７のキャパシタ電圧Ｖｃと、対応する変換器セル７が属するアームのアーム電流Ｉａｒｍの検出値とを受ける。キャパシタ電圧指令値Ｖｃｒｅｆは、電力変換器２の全体のキャパシタ電圧Ｖｃの平均値に設定されてもよいし、同一アームに含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ電圧の平均値に設定されてもよい。

個別電圧制御部２０５は、キャパシタ電圧指令値Ｖｃｒｅｆに対するキャパシタ電圧Ｖｃの偏差に演算を施して、個別電圧制御のための制御出力ｄｋｒｅｆを算出する。個別電圧制御部２０５についても、ＰＩ制御またはＰＩＤ制御等を実行する制御器によって構成することが可能である。また、上記制御器による演算値に対して、アーム電流Ｉａｒｍの極性に応じて、「＋１」または「−１」を乗算することによって、上記偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆが算出される。もしくは、上記制御器による演算値に対して、アーム電流Ｉａｒｍを乗算することによって、上記偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆを算出してもよい。

加算器２０６は、基本制御部５０２からのアーム電圧指令値ｋｒｅｆと、個別電圧制御部２０５の制御出力ｄｋｒｅｆとを加算することによって、セル電圧指令値ｋｒｅｆｃを出力する。

ゲート信号生成部２０７は、キャリア発生器２０３からのキャリア信号ＣＳによって、セル電圧指令値ｋｒｅｆｃをＰＷＭ変調することでゲート信号ｇａを生成する。

図１６は、図１５に示されたゲート信号生成部によるＰＷＭ変調制御を説明するための概念的な波形図である。なお、図１６に示された信号波形は説明のために誇張したものであり、実際の信号波形をそのまま示したものではない。

図１６を参照して、セル電圧指令値ｋｒｅｆｃは、代表的には三角波で構成されるキャリア信号ＣＳと、電圧比較される。セル電圧指令値ｋｒｅｆｃの電圧が、キャリア信号ＣＳの電圧よりも高いときには、ＰＷＭ変調信号Ｓｐｗｍはハイレベル（Ｈレベル）に設定される。反対に、キャリア信号ＣＳの電圧がセル電圧指令値ｋｒｅｆｃの電圧よりも高いときには、ＰＷＭ変調信号Ｓｐｗｍはローレベル（Ｌレベル）に設定される。

たとえば、ＰＷＭ変調信号ＳｐｗｍのＨレベル期間では、図２（Ａ）の変換器セル７において、スイッチング素子３１ｐをオンする一方で、スイッチング素子３１ｎをオフするようにゲート信号ｇａ（ｎ＝２）が生成される。反対に、ＰＷＭ変調信号ＳｐｗｍのＬレベル期間では、スイッチング素子３１ｎをオンする一方で、スイッチング素子３１ｐをオフするようにゲート信号ｇａ（ｎ＝２）が生成される。

ゲート信号ｇａとして、変換器セル７のスイッチング素子３１ｐ、３１ｎのゲートドライバ（図示せず）に送出されることによって、変換器セル７のスイッチング素子３１ｐ、３１ｎがオンオフ制御される。

セル電圧指令値ｋｒｅｆｃは、制御出力ｄｋｒｅｆによって修正された、正弦波電圧に相当する。したがって、制御装置３では、当該正弦波電圧（アーム電圧指令値ｋｒｅｆ）の振幅（または、実効値）と、キャリア信号ＣＳの振幅から、ＰＷＭ変調での変調率指令値を公知の手法によって算出することが可能である。

［放電運転モードにおける電力変換器２の制御手順］
図１７は、実施の形態４の電力変換器におけるキャリア周波数の設定について説明するためのフローチャートである。初期状態において、制御装置３は通常運転モードであるとする。

制御装置３は、通常運転モードから放電運転モードに切り替える場合に（ステップＳ３００でＹＥＳ）、処理をステップＳ３１０に進める。ステップＳ３１０において、制御装置３は、キャリア周波数ｆｃを通常運転モードの場合よりも大きく設定する。スイッチング素子３１の動作温度の上限値によって決まる限界周波数までキャリア周波数ｆｃを大きくしたほうが、スイッチング素子３１の損失が増大させることできるので、キャパシタ３２の放電を早めることができる。

放電運転モードが維持される場合には（ステップＳ３１０でＮＯ）、上記のステップＳ３１０が継続される。一方、放電運転モードから通常運転モードに切り替える場合には（ステップＳ３１０でＹＥＳ）、次のステップＳ３３０において、制御装置３はキャリア周波数ｆｃを元の通常運転モードの設定値に戻す。

［実施の形態４の効果］
以上のとおり、実施の形態４の電力変換装置１によれば、制御装置３は、放電運転モードにおいて、位相シフトＰＷＭ制御におけるキャリア周波数ｆｃを通常運転モードの場合より大きな値に設定する。これによって、変換器セル７のスイッチング素子３１におけるスイッチング損失を増大させることができるので、キャパシタ３２の放電を早めることができる。

実施の形態５．
実施の形態５の電力変換装置１では、アクティブゲートドライブを用いることによって、放電運転モードにおけるスイッチング素子３１の損失を増大させる。これによって、キャパシタ３２の放電を早めることができる。以下、図面を参照して具体的に説明する。なお、実施の形態５は、実施の形態１または実施の形態２のいずれとも組み合わせることができる。また、実施の形態３，５の両方、実施の形態４，５の両方、または実施の形態３，４，５の全てを実施の形態１または実施の形態２に適用できる。

［アクティブゲートドライブの構成例］
図１８は、実施の形態５の電力変換装置において、電力変換器を構成する変換器セルの構成例を示す回路図である。実施の形態５の場合には、変換器セル７は、スイッチング素子３１のアクティブゲートドライブが可能なゲートドライバを備える。

具体的に、図１８の回路図（Ａ）は、制御信号ａｃｔに応じて抵抗値が可変のゲート抵抗器３４ｐ，３４ｎをさらに備える点で図２の回路図（Ａ）と異なる。同様に、図１８の回路図（Ｂ）は、制御信号ａｃｔに応じて抵抗値が可変のゲート抵抗器３４ｐ１，３４ｐ２，３４ｎ１，３４ｎ２をさらに備える点で図２の回路図（Ｂ）と異なる。図１８のその他の点は図２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

図１８において、ゲート抵抗器３４ｐ，３４ｎおよびゲート抵抗器３４ｐ１，３４ｐ２，３４ｎ１，３４ｎ２を総称する場合またはいずれか１つを示す場合には、ゲート抵抗器３４と記載する。図１８では、ゲート抵抗器３４として可変抵抗器が設けられているが、ゲート抵抗器３４は、複数の抵抗器の接続を切り替えることによって抵抗値を変更するように構成されていてもよい。

図１９は、実施の形態５の電力変換装置において、個別セル制御部の構成例を示すブロック図である。図１９の個別セル制御部２０２は、ゲートドライブ制御部２０８をさらに含む点で図１２の個別セル制御部２０２と異なる。図１９のその他の点は図１２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

図１８および図１９を参照して、個別セル制御部２０２のゲートドライブ制御部２０８は、制御装置３の運転モードが通常運転モードから放電運転モードに切り替わった場合に、制御信号ａｃｔを活性化させる。これにより、ゲートドライブ制御部２０８は、対応する変換器セル７のゲート抵抗値を増大させる。この結果、変換器セル７のスイッチング素子３１のスイッチング時間が増大するためにスイッチング損失が増大するので、キャパシタ３２の放電を早めることができる。

なお、スイッチング素子３１のスイッチング損失を変更するものであれば、アクティブゲートドライブの手法はゲート抵抗を変更する方式には限定されない。たとえば、ゲート抵抗値を増大させる以外の方法でスイッチング時間を増加させてもよい。

［放電運転モードにおける電力変換器２の制御手順］
図２０は、実施の形態５の電力変換器におけるゲート抵抗の設定について説明するためのフローチャートである。初期状態において、制御装置３は通常運転モードであるとする。

制御装置３は、通常運転モードから放電運転モードに切り替える場合に（ステップＳ４００でＹＥＳ）、処理をステップＳ４１０に進める。ステップＳ４１０において、制御装置３は、各変換器セル７のスイッチング素子３１に対応して設けられたゲート抵抗器３４の抵抗値を通常運転モードの場合よりも大きく設定する。

放電運転モードが維持される場合には（ステップＳ４１０でＮＯ）、上記のステップＳ４１０が継続される。一方、放電運転モードから通常運転モードに切り替える場合には（ステップＳ４１０でＹＥＳ）、次のステップＳ４３０において、制御装置３はゲート抵抗値を元の通常運転モードの設定値に戻す。

［実施の形態５の効果］
以上のとおり、実施の形態５の電力変換装置１によれば、制御装置３は、放電運転モードにおいて、アクティブゲートドライブを用いることにより、スイッチング素子３１の損失を通常運転モードの場合よりも増大させるように各変換器セル７を制御する。これにより、キャパシタ３２の放電を早めることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 電力変換装置、２ 電力変換器、３ 制御装置、４ レグ回路、５ 上アーム、６ 下アーム、７ 変換器セル、８Ａ，８Ｂ リアクトル、９Ａ，９Ｂ アーム電流検出器、１０ 交流電圧検出器、１１Ａ，１１Ｂ 直流電圧検出器、１２ 交流回路、１３ 変圧器、１４ 直流回路、１５，２１ バイパス開閉器、１６ 交流電流検出器、１７ 直流電流検出器、１８，２２ 限流抵抗器、１９ 交流遮断器、２０，２３Ａ，２３Ｂ 短絡開閉器、３１ スイッチング素子、３２ 蓄電素子（キャパシタ）、３３ 電圧検出器、３４ ゲート抵抗器、７０ 入力変換器、７１ サンプルホールド回路、７２ マルチプレクサ、７３ Ａ／Ｄ変換器、７４ ＣＰＵ、７５ ＲＡＭ、７６ ＲＯＭ、７７ 入出力インターフェイス、７８ 補助記憶装置、７９ バス、２０２ 個別セル制御部、２０３ キャリア発生器、２０５ 個別電圧制御部、２０７ ゲート信号生成部、２０８ ゲートドライブ制御部、５０２ 基本制御部、５０３ アーム制御部、５０４ 交流遮断器制御部、５０５ 短絡開閉器制御部、５０６ 限流抵抗制御部、６０１ アーム電圧指令生成部、６０２ キャパシタ電圧指令生成部、６０３ 交流電流制御部、６０４ 直流電流制御部、６０５ 循環電流制御部、６０６ 指令分配部、６０７ 放電制御部、Ｉａｃｒｅｆ 交流電流指令値、Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗ 交流電流、Ｉａｒｍ アーム電流、Ｉｄｃ 直流出力電流、Ｉｄｃｒｅｆ 直流電流指令値、Ｉｚ 循環電流、Ｉｚｒｅｆ 循環電流指令値、Ｎｎ 低電位側直流端子、Ｎｐ 高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ 交流入力端子、Ｐ１，Ｐ２ 入出力端子、Ｖｓｙｓｕ，Ｖｓｙｓｖ，Ｖｓｙｓｗ 交流電圧、Ｖｃ キャパシタ電圧、Ｖｃｒ 交流制御指令値、Ｖｄｃ，Ｖｄｃｎ，Ｖｄｃｐ 直流電圧、Ｖｄｃｒ 直流制御指令値、Ｖｄｃｒｅｆ 直流電圧指令値、Ｖｓｎ 中性点電圧、Ｖｚｒ 循環制御指令値、ｆｃ キャリア周波数、ｇａ ゲート信号、ｋｒｅｆ，ｋｒｅｆｎ，ｋｒｅｆｐ アーム電圧指令値、ｋｒｅｆｃ セル電圧指令値。

Claims (13)

1. 電力変換装置であって、
   互いにカスケード接続された複数の変換器セルを有するアームを複数含む電力変換器を備え、
   前記複数のアームの各々は、交流回路の対応する相と電気的に接続され、
   前記複数の変換器セルの各々は、
   一対の入出力端子と、
   複数のスイッチング素子と、
   前記複数のスイッチング素子を介して前記入出力端子と電気的に接続される蓄電素子とを含み、
   前記電力変換装置は、さらに、
   前記交流回路と前記電力変換器との間に接続された交流遮断器と、
   前記電力変換器の交流出力電流の経路に接続された限流抵抗器と、
   前記限流抵抗器と並列に接続されたバイパス開閉器と、
   前記交流遮断器と前記限流抵抗器との間の交流線路を短絡するための短絡開閉器と、
   制御装置とを備え、
   前記制御装置は、第１の運転モードにおいて、前記交流遮断器および前記バイパス開閉器を閉路状態にし、かつ前記短絡開閉器を開放状態にした状態で、前記複数の変換器セルの各々の各スイッチング素子をスイッチングさせることにより、電力変換動作を行い、
   前記制御装置は、第２の運転モードにおいて、前記交流遮断器および前記バイパス開閉器を開放状態にし、かつ前記短絡開閉器を閉路状態にした状態で、前記複数の変換器セルの各々の各スイッチング素子をスイッチングさせることにより、電力変換動作を行う、電力変換装置。
2. 前記制御装置は、前記第１の運転モードにおいて、交流電流指令値と前記交流出力電流の検出値との偏差を０にするためのフィードバック制御と、前記交流回路と前記電力変換器との連系点の交流電圧のフィードフォワード制御とにより、前記電力変換器の交流出力を制御し、
   前記制御装置は、前記第２の運転モードにおいて、前記フィードバック制御と、前記交流回路と前記電力変換器との連系点の交流電圧を０とみなしたフィードフォワード制御とにより、前記電力変換器の交流出力を制御する、請求項１に記載の電力変換装置。
3. 前記限流抵抗器は、前記交流回路と前記電力変換器との間の交流線路に接続される、請求項１または２に記載の電力変換装置。
4. 前記限流抵抗器は、前記複数のアームの各々において、前記複数の変換器セルと直列に接続される、請求項１または２に記載の電力変換装置。
5. 前記電力変換装置は、前記交流回路と直流回路との間で電力変換を行い、
   前記電力変換装置は、前記電力変換器と前記直流回路との連系点と接地極との間に接続された付加的な短絡開閉器をさらに備え、
   前記制御装置は、前記第１の運転モードにおいて前記付加的な短絡開閉器を開放状態にし、前記第２の運転モードにおいて前記付加的な短絡開閉器を閉路状態にする、請求項４に記載の電力変換装置。
6. 前記制御装置は、前記第２の運転モードにおいて、前記第１の運転モードの場合よりも前記交流出力電流の実効値または振幅値を増加させる、請求項１〜５のいずれか１項に記載の電力変換装置。
7. 前記制御装置は、前記第２の運転モードにおいて、前記複数の変換器セルの各スイッチング素子の安全動作領域で決まる電流の上限値にアーム電流のピーク値が一致するように、前記交流出力電流の実効値または振幅値を変化させる、請求項６に記載の電力変換装置。
8. 前記制御装置は、位相シフトパルス幅変調によって前記複数の変換器セルの各々の出力電圧を制御し、
   前記制御装置は、前記第２の運転モードにおいて、前記位相シフトパルス幅変調のキャリア周波数を、前記第１の運転モードの場合よりも増加させる、請求項１〜７のいずれか１項に記載の電力変換装置。
9. 前記複数の変換器セルの各々に設けられた各スイッチング素子のスイッチング損失は、前記制御装置からの制御によって変化し、
   前記制御装置は、前記第２の運転モードにおいて、前記複数の変換器セルの各々に設けられた各スイッチング素子のスイッチング損失を、前記第１の運転モードの場合よりも増加させる、請求項１〜８のいずれか１項に記載の電力変換装置。
10. 前記複数の変換器セルの各々に設けられた各スイッチング素子のゲート抵抗値は、前記制御装置からの制御によって変化し、
    前記制御装置は、前記第２の運転モードにおいて、前記ゲート抵抗値を前記第１の運転モードの場合よりも増加させることによって前記スイッチング損失を増加させる、請求項９に記載の電力変換装置。
11. 前記制御装置は、前記複数の変換器セルに設けられた複数の前記蓄電素子の少なくとも１つの電圧が閾値を超えている場合に、前記第１の運転モードから前記第２の運転モードに運転モードを切り替える、請求項１〜１０のいずれか１項に記載の電力変換装置。
12. 前記制御装置は、前記電力変換器の運転停止指令を受けた場合に、前記第１の運転モードから前記第２の運転モードに運転モードを切り替える、請求項１〜１１のいずれか１項に記載の電力変換装置。
13. 前記電力変換装置は、前記交流回路と直流回路との間で電力変換を行い、
    前記制御装置は、前記電力変換器から前記直流回路に出力される直流出力電流が閾値を超えたことを検出した場合に、前記第１の運転モードから第３の運転モードに運転モードを切り替え、
    前記制御装置は、前記第３の運転モードにおいて、前記複数の変換器セルの各々の各スイッチング素子をオフ状態にし、前記交流遮断器および前記バイパス開閉器を開放状態にし、前記短絡開閉器を閉路状態にする、請求項１に記載の電力変換装置。

Images