JP7481576B2 - 電力変換装置 - Google Patents

Description

本願は、電力変換装置に関するものである。

近年、電力変換装置において、蓄電要素をそれぞれ備える複数台の変換器セルを直列多重接続して構成するＭＭＣ変換器（Ｍｏｄｕｌａｒ Ｍｕｌｔｉｌｅｖｅｌ Ｃоｎｖｅｒｔｅｒ）が電力系統などの高圧用途に用いられる。ＭＭＣ変換器は、変換器セルの数を増加させることによって、高電圧化に容易に対応でき、大容量の静止型無効電力補償装置、または高圧直流送電用の交直電力変換装置として、送配電系統へ広く適用されている。
特許文献１記載の従来の電力変換装置は、ＭＭＣ変換器による電力変換装置であり、レグ内のキャパシタ電圧の平均値が一定になるように制御される。

特開２０１３－１９８３８９号公報

従来の電力変換装置では、キャパシタのリプル電圧の大きさに拘わらず、レグ内のキャパシタ電圧の平均値を一定に制御するため、キャパシタ電圧に余裕が必要であり目標値が高く設定されていた。このため、変換器セル内の損失が増加し電力変換効率の低下を招くという問題点があった。

本願は、上記のような課題を解決するための技術を開示するものであり、変換器セル内の蓄電要素の電圧を低減して変換器セル内の損失低減を図り、高効率の電力変換装置を提供することを目的とする。

本願に開示される電力変換装置は、複数相の交流回路に接続されて電力変換を行う電力変換器と、該電力変換器を出力制御する制御装置とを備える。前記電力変換器は、前記交流回路の各相に接続される少なくとも１つのアームを相毎に備え、前記各アームは、それぞれ複数の半導体スイッチング素子および蓄電要素を有する複数の変換器セルを直列接続して構成される。前記制御装置は、前記電力変換器の前記各アーム毎に出力電圧指令を生成して前記電力変換器を出力制御し、前記電力変換器内の一部の蓄電要素の電圧に基づく電圧情報値を算出する電圧情報算出部と、前記電圧情報値が予め設定された下限値に近づくように前記電力変換器内の全ての蓄電要素の電圧合計値を変化させる全電圧制御部とを備える。

本願に開示される電力変換装置によれば、変換器セル内の蓄電要素の電圧を低減して変換器セル内の損失低減を図り、高効率の電力変換装置を提供できる。

実施の形態１による電力変換装置の概略構成を示す図である。 実施の形態１による変換器セルの構成例を示す図である。 実施の形態１による変換器セルの構成例を示す図である。 実施の形態１による制御装置の概略構成を示すブロック図である。 実施の形態１による制御装置の基本制御部の構成を示すブロック図である。 実施の形態１による制御装置のアーム制御部の構成を示すブロック図である。 実施の形態１による基本制御部の電圧情報算出部の構成を示すブロック図である。 実施の形態１による電圧情報値を説明する波形図である。 実施の形態１による基本制御部の全電圧制御部の構成を示すブロック図である。 実施の形態２による制御装置の基本制御部の構成を示すブロック図である。 実施の形態２による基本制御部の電圧情報算出部の構成を示すブロック図である。 実施の形態２による電圧情報値を説明する波形図である。 実施の形態２による基本制御部の全電圧制御部の構成を示すブロック図である。 実施の形態３による制御装置の基本制御部の構成を示すブロック図である。 実施の形態３による基本制御部の電圧情報算出部の構成を示すブロック図である。 実施の形態３による電圧情報算出部内の第２電圧情報算出部の構成を示すブロック図である。 実施の形態３による基本制御部の全電圧制御部の構成を示すブロック図である。 実施の形態１～３による制御装置の各機能を実現するハードウェアの例を示す構成図である。 実施の形態１～３による制御装置の各機能を実現するハードウェアの別例を示す構成図である。 実施の形態４による電力変換装置の概略構成を示す図である。 実施の形態４の別例による電力変換装置の概略構成を示す図である。

実施の形態１．
図１は実施の形態１による電力変換装置の概略構成を示す図である。
図１に示すように、電力変換装置１は、主回路である電力変換器１０と電力変換器１０を出力制御する制御装置２０とを備え、三相の交流回路としての交流系統２と直流回路４との間に接続される。
電力変換器１０は、ダブルスター型と呼ばれる結線構成を有し、共通の直流端子である正極直流端子５Ｐと、負極直流端子５Ｎとの間に、互いに並列に接続された複数のレグ回路１００ｕ、１００ｖ、１００ｗ（総称する場合または任意のものを示す場合、レグ回路１００と記載する）を備える。

レグ回路１００は、交流を構成する複数相（この場合、Ｕ、Ｖ、Ｗの三相）の各々に設けられる。レグ回路１００は、交流系統２と直流回路４との間に接続され交流と直流との間で電力変換を行う。レグ回路１００ｕ、１００ｖ、１００ｗにそれぞれ設けられた交流入力端子６は、変圧器３を介して交流系統２に接続される。

各レグ回路１００に共通に接続された正極直流端子５Ｐおよび負極直流端子５Ｎは、直流回路４に接続される。直流回路４は、例えば、直流送電網などを含む直流電力系統または他の電力変換装置などが用いられる。前者の場合、ＨＶＤＣ（高圧直流送電）システムが構成される。また後者の場合、２台の電力変換装置を連結することになり、定格周波数などが異なる２つの交流系統の間を接続するためのＢＴＢ（Ｂａｃｋ ｔｏ Ｂａｃｋ）システムが構成される。

レグ回路１００ｕは、正極直流端子５Ｐから交流入力端子６までのＵ相上アームＰｕと、負極直流端子５Ｎから交流入力端子６までのＵ相下アームＮｕとを備える。レグ回路１００ｖは、正極直流端子５Ｐから交流入力端子６までのＶ相上アームＰｖと、負極直流端子５Ｎから交流入力端子６までのＶ相下アームＮｖとを備える。レグ回路１００ｗは、正極直流端子５Ｐから交流入力端子６までのＷ相上アームＰｗと、負極直流端子５Ｎから交流入力端子６までのＷ相下アームＮｗとを備える。
即ち、各相の上アームＰｕ、Ｐｖ、Ｐｗと各相の下アームＮｕ、Ｎｖ、Ｎｗとが直列接続され、その接続点が各相の交流入力端子６となる。

各レグ回路１００ｕ、１００ｖ、１００ｗは、同様の構成を有するので、以下、Ｕ相のレグ回路１００ｕを代表として説明する。
アームＰｕは、複数（Ｎ個）の変換器セル１１と、リアクトル１２Ｐとを直列接続して構成される。同様に、アームＮｕは、複数（Ｎ個）の変換器セル１１と、リアクトル１２Ｎとを直列接続して構成される。
リアクトル１２Ｐが挿入される位置は、アームＰｕ内のいずれの位置であっても良く、リアクトル１２Ｎが挿入される位置は、アームＮｕ内のいずれの位置であっても良い。
なお、リアクトル１２Ｐ、１２Ｎは、それぞれ複数個あっても良く、各リアクトルのインダクタンス値は互いに異なっていても良い。また、リアクトル１２Ｐ、１２Ｎのいずれか一方のみを設けて、他方を省略しても良い。

この場合、交流入力端子６は、変圧器３を介して交流系統２に接続されるものを示したが、変圧器３の代わりに、連系リアクトルを介して交流系統２に接続される構成としても良い。

また、各相の交流入力端子６に代えて、レグ回路１００ｕ、１００ｖ、１００ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路１００ｕ、１００ｖ、１００ｗが変圧器３に電気的に接続するようにしても良い。この場合、各相の一次巻線をリアクトル１２Ｐ、１２Ｎとしても良い。
すなわち、各相の上アームＰｕ、Ｐｖ、Ｐｗと各相の下アームＮｕ、Ｎｖ、Ｎｗとは、交流入力端子６または上記一次巻線など、各接続部により互いに接続され、該各接続部を介して電気的に交流系統２と接続される。

電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、直流電圧検出器７Ｐ、７Ｎと、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗにそれぞれ設けられたアーム電流検出器８と、交流電圧検出器９Ａと、交流電流検出器９Ｂとを備える。これらの検出器による信号は、信号線を介して制御装置２０に入力される。
なお、信号線は、例えば光ファイバによって構成される。図１では、簡便のために、各検出器から制御装置２０に入力される信号の信号線は、一部まとめて図示している。同様に、制御装置２０および各変換器セル１１間で入出力される信号の信号線についても、一部まとめて図示している。各変換器セル１１と制御装置２０との間の信号線は、送信用と受信用とが別個に設けられても良い。

以下、各検出器について具体的に説明する。
直流電圧検出器７Ｐは、正極直流端子５Ｐの直流電圧ＶｄｃＰを検出する。直流電圧検出器７Ｎは、負極直流端子５Ｎの直流電圧ＶｄｃＮを検出する。直流電圧ＶｄｃＰと直流電圧ＶｄｃＮとの差を直流電圧Ｖｄｃとする。

各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗにそれぞれ設けられたアーム電流検出器８は、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗに流れるアーム電流ＩＰｕ、ＩＮｕ、ＩＰｖ、ＩＮｖ、ＩＰｗ、ＩＮｗをそれぞれ検出する。以下の説明では、アーム電流ＩＰｕ、ＩＰｖ、ＩＰｗを総称して上アーム電流ＩＡＰと記載し、アーム電流ＩＮｕ、ＩＮｖ、ＩＮｗを総称して下アーム電流ＩＡＮと記載し、上アーム電流ＩＡＰと下アーム電流ＩＡＮとを総称してアーム電流ＩＡと記載する。

交流電圧検出器９Ａは、交流系統２のＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、およびＷ相の交流電圧Ｖａｃｗを検出する。以下の説明では、Ｖａｃｕ、Ｖａｃｖ、およびＶａｃｗを総称してＶａｃと記載する。
交流電流検出器９Ｂは、交流系統２のＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、およびＷ相の交流電流Ｉａｃｗを検出する。以下の説明では、Ｉａｃｕ、Ｉａｃｖ、およびＩａｃｗを総称してＩａｃと記載する。
なお、正極直流端子５Ｐを介して入出力される直流電流Ｉｄｃの極性、また、アーム電流ＩＡおよび交流電流Ｉａｃの各極性は、図中の矢印の向きを正とする。

図２および図３は、電力変換器１０内の各変換器セル１１の構成例を示す図である。
図２に示す変換器セル１１は、ハーフブリッジ構成と呼ばれる回路構成を有する。
この変換器セル１１は、それぞれダイオードＤが逆並列接続された２つの半導体スイッチング素子（以下、単にスイッチング素子）Ｑ１、Ｑ２を直列接続して形成した直列体と、蓄電要素としての直流コンデンサ１３と、電圧検出器１４と、バイパススイッチ１５と、を備える。スイッチング素子Ｑ１、Ｑ２の直列体と直流コンデンサ１３とは並列接続される。

この場合、スイッチング素子Ｑ２の両端子が変換器セル１１の入出力端子１１Ａ、１１Ｂとなる。スイッチング素子Ｑ１、Ｑ２のスイッチング動作により直流コンデンサ１３の両端電圧Ｖｃ、または零電圧を出力する。例えば、スイッチング素子Ｑ１がオン、かつスイッチング素子Ｑ２がオフのときに、直流コンデンサ１３の両端電圧Ｖｃが出力される。スイッチング素子Ｑ１がオフ、かつスイッチング素子Ｑ２がオンのときに、零電圧が出力される。

電圧検出器１４は、直流コンデンサ１３の両端電圧Ｖｃを検出する。バイパススイッチ１５は、入出力端子１１Ａ、１１Ｂ間に接続される。例えば交流系統２の異常時にバイパススイッチ１５をオンすることにより、変換器セル１１が短絡され、変換器セル１１内のスイッチング素子Ｑ１、Ｑ２を過電流から保護する。

図３に示す変換器セル１１は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル１１は、それぞれダイオードＤが逆並列接続された２つの半導体スイッチング素子（以下、単にスイッチング素子）Ｑ３、Ｑ４を直列接続して形成した第１直列体と、同様に、それぞれダイオードＤが逆並列接続された２つの半導体スイッチング素子（以下、単にスイッチング素子）Ｑ５、Ｑ６を直列接続して形成した第２直列体と、直流コンデンサ１３と、電圧検出器１４と、バイパススイッチ１５と、を備える。スイッチング素子Ｑ３、Ｑ４の第１直列体と、スイッチング素子Ｑ５、Ｑ６の第２直列体と、直流コンデンサ１３とは並列接続される。

この場合、スイッチング素子Ｑ３、Ｑ４の第１直列体の中点と、スイッチング素子Ｑ５、Ｑ６の第２直列体の中点とが、変換器セル１１の入出力端子１１Ａ、１１Ｂとなる。スイッチング素子Ｑ３～Ｑ６のスイッチング動作により直流コンデンサ１３の正負の両端電圧Ｖｃ、または零電圧を出力する。
また、図２に示される変換器セル１１と同様に、電圧検出器１４は、直流コンデンサ１３の両端電圧Ｖｃを検出する。バイパススイッチ１５は、入出力端子１１Ａ、１１Ｂ間に接続される。なお、直流コンデンサ１３の両端電圧Ｖｃは、直流コンデンサ１３の電圧Ｖｃあるいはコンデンサ電圧Ｖｃとも記載する。

図２および図３に示される変換器セル１１内の、スイッチング素子Ｑ１～Ｑ６には、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ－ｏｆｆ）あるいはサイリスタなどの自己消弧型の半導体スイッチング素子が用いられる。また、直流コンデンサ１３には、フィルムコンデンサが主に用いられる。
以降の説明では、図２に示されるハーフブリッジ構成の変換器セル１１を用いるものとする。

なお、変換器セル１１は、上述した構成以外でも良く、例えば、クランプトダブルセルと呼ばれる回路構成などを適用しても良い。また、スイッチング素子Ｑ１～Ｑ６および直流コンデンサ１３についても、上述したものに限定されない。

次に、制御装置２０の構成について説明する。
上述したように、制御装置２０には、それぞれ検出値である直流電圧ＶｄｃＰ、ＶｄｃＮと、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのアーム電流ＩＡと、各相の交流電圧Ｖａｃと、各相の交流電流Ｉａｃと、各変換器セル１１のコンデンサ電圧Ｖｃとが入力される。そして、これらの入力情報に基づいて、各変換器セル１１のスイッチング素子Ｑ１、Ｑ２を駆動するゲート信号ｇを生成して出力する。

図４は、制御装置２０の概略構成を示すブロック図である。
図４に示すように、制御装置２０は、基本制御部２１と、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗに対してそれぞれ設けられたアーム制御部２２Ｐｕ、２２Ｎｕ、２２Ｐｖ、２２Ｎｖ、２２Ｐｗ、２２Ｎｗとを備える。
以下の説明では、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗに対するアーム制御部２２Ｐｕ、２２Ｎｕ、２２Ｐｖ、２２Ｎｖ、２２Ｐｗ、２２Ｎｗを総称してアーム制御部２２とも記載する。

図５は、制御装置２０の基本制御部２１の構成を示すブロック図である。
図５に示すように、基本制御部２１は、電流演算部２１１と、アーム合計検出部２１２と、アーム間バランス制御部２１３と、電圧情報算出部２１４と、全電圧制御部２１５と、電流指令生成部２１６とを備える。さらに、基本制御部２１は、直流制御部２２０と、交流制御部２２１と、循環電流制御部２２２と、アーム電圧指令演算部２２３と、アーム変調率演算部２２４と、除算器２２５とを備える。

電流演算部２１１には、アーム電流検出器８で検出された、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗに流れるアーム電流ＩＰｕ、ＩＮｕ、ＩＰｖ、ＩＮｖ、ＩＰｗ、ＩＮｗが入力される。そして、電流演算部２１１は、直流電流Ｉｄｃおよび各相の交流電流Ｉａｃを演算し、さらに各相のレグ回路１００ｕ、１００ｖ、１００ｗに流れる循環電流Ｉｚｕ、Ｉｚｖ、Ｉｚｗを演算する。以下の説明では、Ｉｚｕ、ＩｚｖおよびＩｚｗを総称してＩｚと記載する。

なお、直流電流Ｉｄｃおよび各相の循環電流Ｉｚは、以下の式で計算できる。各相の循環電流Ｉｚは交流側、および直流側には流れず、電力変換器１０内の複数のレグ回路１００の間を循環する電流である。
Ｉｄｃ = （ＩＰｕ＋ＩＰｖ＋ＩＰｗ＋ＩＮｕ＋ＩＮｖ＋ＩＮｗ）／２
Ｉｚ = (ＩＡＰ＋ＩＡＮ)／２―Ｉｄｃ／３

各変換器セル１１の電圧検出器１４にて検出された各直流コンデンサ１３のコンデンサ電圧Ｖｃは、基本制御部２１内のアーム合計検出部２１２に入力されると共に、電圧情報算出部２１４に入力される。アーム合計検出部２１２は、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗ毎にコンデンサ電圧Ｖｃの合計であるコンデンサ電圧合計ＶｃＡＰｕ、ＶｃＡＮｕ、ＶｃＡＰｖ、ＶｃＡＮｖ、ＶｃＡＰｗ、ＶｃＡＮｗ（総称する場合、コンデンサ電圧合計ＶｃＡと記載）を算出する。なお、各変換器セル１１のコンデンサ電圧Ｖｃは、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのアーム制御部２２が、それぞれＮ個収集する。

アーム間バランス制御部２１３は、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗ毎のコンデンサ電圧合計ＶｃＡに基づいて、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗ間で出力がバランスするように循環電流指令Ｉｚｒｅｆを生成する。

電圧情報算出部２１４は、入力されたコンデンサ電圧Ｖｃの内、最小値である最小電圧値Ｖｃｍｉｎａに基づいて電圧情報値Ｖｃｍｉｎを算出する。即ち、電力変換器１０内の全ての直流コンデンサ１３の電圧Ｖｃの内、最小電圧値Ｖｃｍｉｎａに基づいて電圧情報値Ｖｃｍｉｎを算出する。

全電圧制御部２１５は、直流コンデンサ１３の電圧情報値Ｖｃｍｉｎと、予め設定された下限値Ｖｃｍｉｎ＊と、に基づいて、電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊に近づくように、電流値ΔＩを演算して出力する。この電流値ΔＩは、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる有効電力を生成する電流指令値である。
なお、電圧情報算出部２１４および全電圧制御部２１５の詳細については、後述する。

電流指令生成部２１６には、予め設定された直流電流指令Ｉｄｃｒｅｆおよび交流電流指令Ｉａｃｒｅｆと、アーム間バランス制御部２１３からの循環電流指令Ｉｚｒｅｆと、全電圧制御部２１５からの電流値ΔＩが入力される。そして、これらの入力情報に基づいて、電力変換器１０の電流指令としての直流電流指令Ｉｄｃ＊、各相の交流電流指令Ｉａｃ＊、および各相の循環電流指令Ｉｚ＊とを演算する。全電圧制御部２１５からの電流値ΔＩは、直流電流指令Ｉｄｃ＊および交流電流指令Ｉａｃ＊の少なくとも１方に反映される。

直流制御部２２０には、予め設定された直流電圧指令Ｖｄｃ＊と、直流電圧検出器７Ｐ、７Ｎで検出された直流電圧ＶｄｃＰ、ＶｄｃＮとが入力される。さらに、直流制御部２２０には、電流指令生成部２１６にて生成された直流電流指令Ｉｄｃ＊と、電流演算部２１１からの直流電流Ｉｄｃとが入力される。
直流制御部２２０は、直流電圧ＶｄｃＰ、ＶｄｃＮから直流回路４の直流端子間電圧、即ち直流電圧Ｖｄｃを算出する。そして、直流制御部２２０は、直流電圧Ｖｄｃが直流電圧指令Ｖｄｃ＊に近づき、かつ直流電流Ｉｄｃが直流電流指令Ｉｄｃ＊に近づくように、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗを制御する為の直流電圧指令Ｖｄｃｒｅｆを生成する。生成された直流電圧指令Ｖｄｃｒｅｆは、アーム電圧指令演算部２２３に入力される。

交流制御部２２１には、予め設定された交流電圧指令Ｖａｃ＊と、交流電圧検出器９Ａで検出された各相の交流電圧Ｖａｃとが入力される。さらに、交流制御部２２１には、電流指令生成部２１６にて生成された各相の交流電流指令Ｉａｃ＊と、電流演算部２１１からの各相の交流電流Ｉａｃとが入力される。なお、各相の交流電流Ｉａｃは、交流電流検出器９Ｂにて検出された値を用いても良い。
交流制御部２２１は、交流電圧Ｖａｃが交流電圧指令Ｖａｃ＊に近づき、かつ交流電流Ｉａｃが交流電流指令Ｉａｃ＊に近づくように、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗを制御する為の各相の交流電圧指令Ｖａｃｒｅｆを生成する。生成された交流電圧指令Ｖａｃｒｅｆは、アーム電圧指令演算部２２３に入力される。

循環電流制御部２２２には、電流指令生成部２１６にて生成された各相の循環電流指令Ｉｚ＊と、電流演算部２１１からの各相の循環電流Ｉｚとが入力される。循環電流制御部２２２は、循環電流Ｉｚが循環電流指令Ｉｚ＊に近づくように、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗを制御する為の各相の循環電圧指令Ｖｚｒｅｆを生成する。生成された循環電圧指令Ｖｚｒｅｆは、アーム電圧指令演算部２２３に入力される。

アーム電圧指令演算部２２３には、直流制御部２２０からの直流電圧指令Ｖｄｃｒｅｆと、交流制御部２２１からの各相の交流電圧指令Ｖａｃｒｅｆと、循環電流制御部２２２からの各相の循環電圧指令Ｖｚｒｅｆとが入力される。そして、アーム電圧指令演算部２２３は、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗの出力電圧指令としてのアーム電圧指令ＶＡＰｕ＊、ＶＡＮｕ＊、ＶＡＰｖ＊、ＶＡＮｖ＊、ＶＡＰｗ＊、ＶＡＮｗ＊（総称する場合、アーム電圧指令ＶＡ＊と記載）を生成する。

例えば、Ｕ相のアーム電圧指令ＶＡＰｕ＊、ＶＡＮｕ＊は、直流電圧指令Ｖｄｃｒｅｆと、Ｕ相の交流電圧指令Ｖａｃｕｒｅｆと、Ｕ相の循環電圧指令Ｖｚｕｒｅｆを用いて、以下の式で表される。なお、Ｖ相、Ｗ相についても、同様である。
ＶＡＰｕ＊＝Ｖｄｃｒｅｆ－Ｖａｃｕｒｅｆ＋Ｖｚｕｒｅｆ
ＶＡＮｕ＊＝Ｖｄｃｒｅｆ＋Ｖａｃｕｒｅｆ＋Ｖｚｕｒｅｆ

アーム変調率演算部２２４には、各アーム電圧指令ＶＡ＊と、アーム合計検出部２１２が出力する各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのコンデンサ電圧合計ＶｃＡとが入力される。そして、アーム変調率演算部２２４は、アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗ毎にアーム変調率ＫＡＰｕ、ＫＡＮｕ、ＫＡＰｖ、ＫＡＮｖ、ＫＡＰｗ、ＫＡＮｗ（総称する場合、アーム変調率ＫＡと記載）を生成する。例えば、アームＰｕのアーム変調率ＫＡＰｕは、アームＰｕのアーム電圧指令ＶＡＰｕ＊をアームＰｕのコンデンサ電圧合計ＶｃＡＰｕで割ることで得られる。

除算器２２５は、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのコンデンサ電圧合計ＶｃＡをそれぞれアーム内の変換器セル１１の個数Ｎで除算して、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのコンデンサ電圧平均ＶｃＡＡＰｕ、ＶｃＡＡＮｕ、ＶｃＡＡＰｖ、ＶｃＡＡＮｖ、ＶｃＡＡＰｗ、ＶｃＡＡＮｗ（総称する場合、コンデンサ電圧平均ＶｃＡＡと記載）を出力する。

基本制御部２１は、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのアーム変調率ＫＡおよびコンデンサ電圧平均ＶｃＡＡを出力する。出力された各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのアーム変調率ＫＡおよびコンデンサ電圧平均ＶｃＡＡは、各アーム毎にそれぞれ対応するアーム制御部２２Ｐｕ、２２Ｎｕ、２２Ｐｖ、２２Ｎｖ、２２Ｐｗ、２２Ｎｗに入力される。

図６は、制御装置２０のアーム制御部２２の構成を示すブロック図である。ここでは、Ｕ相正側のアームＰｕのアーム制御部２２Ｐｕを示す。なお、他のアームＮｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗのアーム制御部２２Ｎｕ、２２Ｐｖ、２２Ｎｖ、２２Ｐｗ、２２Ｎｗも同様の構成である。
図６に示すように、アームＰｕのアーム制御部２２Ｐｕは、アームＰｕ内の各変換器セル１１毎に、該変換器セル１１を個別に制御するセル制御部２３を備える。

アーム制御部２２Ｐｕには、基本制御部２１からアームＰｕの情報であるアーム変調率ＫＡＰｕおよびコンデンサ電圧平均ＶｃＡＡＰｕが入力され、さらにアーム電流検出器８で検出されたアーム電流ＩＰｕが入力される。これらの入力情報は、各変換器セル１１を制御するセル制御部２３にもそれぞれ入力される。
また、各セル制御部２３は各変換器セル１１との通信が可能であり、電圧検出器１４で得られた各変換器セル１１のコンデンサ電圧Ｖｃを受信する。そして、受信したコンデンサ電圧Ｖｃを制御演算に用いると共に、基本制御部２１に送信する。

各セル制御部２３は、制御対象の変換器セル１１のコンデンサ電圧Ｖｃが、アームＰｕ内のコンデンサ電圧平均ＶｃＡＡＰｕに近づくように、変換器セル１１を制御する。
より具体的には、セル制御部２３は、コンデンサ電圧平均ＶｃＡＡＰｕと当該コンデンサ電圧Ｖｃとの偏差、およびアーム電流ＩＰｕから制御量を算出し、該制御量をアーム変調率ＫＡＰｕに重畳してアーム変調率ＫＡＰｕを補正する。そして、セル制御部２３は、補正後のアーム変調率ＫＡＰｕに基づいて、例えば公知の三角波キャリア比較方式による変調により、各変換器セル１１のスイッチング素子Ｑ１、Ｑ２を駆動するゲート信号ｇを生成して出力する。

図７は、基本制御部２１の電圧情報算出部２１４の構成を示すブロック図である。
図７に示すように、電圧情報算出部２１４は、最小値算出部２５と、比較部２６と、記憶部２７と、切換器２８とを備えて、入力されたコンデンサ電圧Ｖｃの内、最小値である最小電圧値Ｖｃｍｉｎａに基づいて電圧情報値Ｖｃｍｉｎを算出する。即ち、電圧情報算出部２１４が出力する電圧情報値Ｖｃｍｉｎは、電力変換器１０内の一部の直流コンデンサ１３の電圧である最小電圧値Ｖｃｍｉｎａに基づく値である。

電圧情報算出部２１４には、電力変換器１０内の全ての直流コンデンサ１３のコンデンサ電圧Ｖｃが入力され、制御装置２０の制御周期の整数倍の更新周期で算出された電圧情報値Ｖｃｍｉｎを出力する。なお、電圧情報算出部２１４は、故障等により電力変換器１０の動作に寄与していない変換器セル１１を除いた、即ち、全ての健全な変換器セル１１のコンデンサ電圧Ｖｃが入力されるものでも良い。

最小値算出部２５は、入力されたコンデンサ電圧Ｖｃの内、最小値である最小電圧値Ｖｃｍｉｎａを出力する。なお、電圧情報算出部２１４以外の機能ブロックで、最小電圧値Ｖｃｍｉｎａを算出して、その値を取得しても良い。
記憶部２７は、電圧情報算出部２１４の出力である電圧情報値Ｖｃｍｉｎを記憶し、１更新周期後に保持値Ｖｃｍｉｎｚとして出力する。

比較部２６は、最小値算出部２５からの最小電圧値Ｖｃｍｉｎａと、記憶部２７からの保持値Ｖｃｍｉｎｚとを比較し、切換器２８への切換信号２６ａを出力する。保持値Ｖｃｍｉｎｚは、正の設定値αが加算され、切換器２８は、加算後の保持値（Ｖｃｍｉｎｚ＋α）と最小電圧値Ｖｃｍｉｎａとのいずれか１方を、切換信号２６ａにより選択し、電圧情報値Ｖｃｍｉｎとして電圧情報算出部２１４から出力する。

比較部２６は、（Ｖｃｍｉｎａ≦Ｖｃｍｉｎｚ）の場合、切換信号２６ａ＝１を出力し、切換器２８は、最小電圧値Ｖｃｍｉｎａを選択し、該最小電圧値Ｖｃｍｉｎａを電圧情報値Ｖｃｍｉｎとして電圧情報算出部２１４から出力する。
また、比較部２６は、（Ｖｃｍｉｎａ＞Ｖｃｍｉｎｚ）の場合、切換信号２６ａ＝０を出力し、切換器２８は、加算後の保持値（Ｖｃｍｉｎｚ＋α）を選択し、該値（Ｖｃｍｉｎｚ＋α）を電圧情報値Ｖｃｍｉｎとして電圧情報算出部２１４から出力する。
なお、正の設定値αは、最小電圧値Ｖｃｍｉｎａと保持値Ｖｃｍｉｎｚとの差分（Ｖｃｍｉｎａ－Ｖｃｍｉｎｚ）よりも小さい値である。例えば、設定値αを定数Ｘに定め、（Ｖｃｍｉｎａ－Ｖｃｍｉｎｚ）が定数Ｘ以下の場合は、α＝０としても良い。

図８は、電圧情報値Ｖｃｍｉｎを説明する波形図である。個々の直流コンデンサ１３の瞬時電圧であるコンデンサ電圧Ｖｃは、リプル電圧に応じて変動し、それぞれ変動する６Ｎ個のコンデンサ電圧Ｖｃの最小電圧値Ｖｃｍｉｎａは、図８の点線で示すように、時間軸に対して比較的大きくかつ複雑に変動する。そして、実線で示す電圧情報値Ｖｃｍｉｎは、最小電圧値Ｖｃｍｉｎａの時間軸に対する極小値の包絡線を描くような値となる。

図９は、基本制御部２１の全電圧制御部２１５の構成を示すブロック図である。
図９に示すように、全電圧制御部２１５には、電圧情報算出部２１４から出力された電圧情報値Ｖｃｍｉｎと、予め設定された下限値Ｖｃｍｉｎ＊とが入力される。そして、電圧情報値Ｖｃｍｉｎから下限値Ｖｃｍｉｎ＊を差し引いた偏差が、ＰＩ制御器２９により０に近づくように制御され、電流値ΔＩが出力される。
即ち、電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊に近づくように、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる有効電力が流入出されるような電流指令値である電流値ΔＩが出力される。
なお、全ての直流コンデンサ１３の電圧合計値を変化させることは、直流コンデンサ１３の電圧平均値を変化させることと同じである。

ところで、この場合、直流電流Ｉｄｃおよび交流電流Ｉａｃは、電力変換器１０内に電流が流入する方向、即ち、変換器セル１１内の直流コンデンサ１３を充電する電流方向を正としている。
例えば、電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊より大きい場合、電流値ΔＩは負の値となる。電流値ΔＩは、電流指令生成部２１６に入力され、例えば、交流電圧Ｖａｃと同位相成分の交流電流指令Ｉａｃ＊を小さくする。これにより、電力変換器１０から交流系統２側に有効電力が流出され、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値が減少する。そして、結果的に電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊に近づく。

この場合、電流値ΔＩを交流電流指令Ｉａｃ＊に反映させて、有効電力の流入出を交流側で行ったが、電流値ΔＩを直流電流指令Ｉｄｃ＊に反映させて有効電力の流入出を直流側で行っても良い。また、直流側、交流側の双方で行っても良い。

以上のように、この実施の形態では、コンデンサ電圧Ｖｃの最小電圧値Ｖｃｍｉｎａに基づく電圧情報値Ｖｃｍｉｎを算出する電圧情報算出部２１４と、電圧情報値Ｖｃｍｉｎが予め設定された下限値Ｖｃｍｉｎ＊に近づくように全ての直流コンデンサ１３の電圧合計値を変化させる全電圧制御部２１５とを備える。このため、全てのコンデンサ電圧Ｖｃに対して、必要最小限の電圧を確保した上で、電圧低減を図ることができる。
各変換器セル１１の直流コンデンサ１３は、例えばスイッチング素子Ｑ１、Ｑ２を駆動する駆動装置への電源供給、あるいは制御装置２０の動作電源への電力供給を行う場合もある。その場合、コンデンサ電圧Ｖｃは、これらの電源供給可能な電圧より大きくする必要があるが、必要最小限の電圧を確保した上で、可能な限り小さくすることができる。
なお、下限値Ｖｃｍｉｎ＊は、コンデンサ電圧Ｖｃに対して必要最小限の電圧に設定される。

これにより、各変換器セル１１内の損失、例えば、スイッチング素子Ｑ１、Ｑ２で発生するスイッチング損失、あるいは直流コンデンサ１３に並列接続される抵抗要素（電圧検出器１４等）で発生する損失を小さくすることができ、電力変換装置１の変換効率が向上する。

実施の形態２．
上記実施の形態１では、全ての直流コンデンサ１３の電圧合計値を変化させるために、コンデンサ電圧Ｖｃの最小電圧値Ｖｃｍｉｎａに基づく電圧情報値Ｖｃｍｉｎを算出して用いたが、この実施の形態では、異なる電圧情報値を用いる。この実施の形態２においても、上記実施の形態１と同様の電力変換器１０を用い、制御装置２０は、基本制御部２１Ａと、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗに対してそれぞれ設けられた、上記実施の形態１と同様のアーム制御部２２Ｐｕ、２２Ｎｕ、２２Ｐｖ、２２Ｎｖ、２２Ｐｗ、２２Ｎｗとを備える。

図１０は、実施の形態２による制御装置２０の基本制御部２１Ａの構成を示すブロック図である。
図１０に示すように、基本制御部２１Ａは、電流演算部２１１と、アーム合計検出部２１２と、アーム間バランス制御部２１３と、電圧情報算出部２１４Ａと、全電圧制御部２１５Ａと、電流指令生成部２１６とを備える。さらに、基本制御部２１Ａは、直流制御部２２０と、交流制御部２２１と、循環電流制御部２２２と、アーム電圧指令演算部２２３と、アーム変調率演算部２２４と、除算器２２５とを備える。

電圧情報算出部２１４Ａと全電圧制御部２１５Ａとについて、以下に詳述する。その他の部分については，上記実施の形態１と同様である。
図１１は、基本制御部２１Ａの電圧情報算出部２１４Ａの構成を示すブロック図である。
図１１に示すように、電圧情報算出部２１４Ａは、最小値算出部３１と、比較部３２と、記憶部３３と、切換器３４とを備える。

電圧情報算出部２１４Ａには、アーム合計検出部２１２からの出力であるアーム毎のコンデンサ電圧合計ＶｃＡ（ＶｃＡＰｕ、ＶｃＡＰｖ、ＶｃＡＰｗ、ＶｃＡＮｕ、ＶｃＡＮｖ、ＶｃＡＮｗ）と、アーム電圧指令演算部２２３からの出力であるアーム電圧指令ＶＡ＊（ＶＡＰｕ＊、ＶＡＰｖ＊、ＶＡＰｗ＊、ＶＡＮｕ＊、ＶＡＮｖ＊、ＶＡＮｗ＊）とが入力される。そして、アーム毎に、コンデンサ電圧合計ＶｃＡからアーム電圧指令ＶＡ＊を減算して制御余裕Ｋｍ（ＫｍＰｕ、ＫｍＰｖ、ＫｍＰｗ、ＫｍＮｕ、ＫｍＮｖ、ＫｍＮｗ）が算出される。

そして、電圧情報算出部２１４Ａは、アーム毎の制御余裕Ｋｍの内、最小値である最小制御余裕Ｋｍｍｉｎａに基づいて電圧情報値Ｋｍｍｉｎを算出し、制御装置２０の制御周期の整数倍の更新周期で出力する。即ち、電圧情報算出部２１４Ａが出力する電圧情報値Ｋｍｍｉｎは、電力変換器１０内の１つのアームのコンデンサ電圧合計ＶｃＡに基づく値である。

最小値算出部３１は、入力されたアーム毎の制御余裕Ｋｍの内、最小値である最小制御余裕Ｋｍｍｉｎａを出力する。記憶部３３は、電圧情報算出部２１４Ａの出力である電圧情報値Ｋｍｍｉｎを記憶し、１更新周期後に保持値Ｋｍｍｉｎｚとして出力する。比較部３２は、最小値算出部３１からの最小制御余裕Ｋｍｍｉｎａと、記憶部３３からの保持値Ｋｍｍｉｎｚとを比較し、切換器３４への切換信号３２ａを出力する。保持値Ｋｍｍｉｎｚは、正の設定値αａが加算され、切換器３４は、加算後の保持値（Ｋｍｍｉｎｚ＋αａ）と最小制御余裕Ｋｍｍｉｎａとのいずれか１方を、切換信号３２ａにより選択し、電圧情報値Ｋｍｍｉｎとして電圧情報算出部２１４Ａから出力する。

比較部３２は、（Ｋｍｍｉｎａ≦Ｋｍｍｉｎｚ）の場合、切換信号３２ａ＝１を出力し、切換器３４は、最小制御余裕Ｋｍｍｉｎａを選択し、該最小制御余裕Ｋｍｍｉｎａを電圧情報値Ｋｍｍｉｎとして電圧情報算出部２１４Ａから出力する。
また、比較部３２は、（Ｋｍｍｉｎａ＞Ｋｍｍｉｎｚ）の場合、切換信号３２ａ＝０を出力し、切換器３４は、加算後の保持値（Ｋｍｍｉｎｚ＋αａ）を選択し、該値（Ｋｍｍｉｎｚ＋αａ）を電圧情報値Ｋｍｍｉｎとして電圧情報算出部２１４Ａから出力する。
なお、正の設定値αａは、最小制御余裕Ｋｍｍｉｎａと保持値Ｋｍｍｉｎｚとの差分（Ｋｍｍｉｎａ－Ｋｍｍｉｎｚ）よりも小さい値である。例えば、設定値αａを定数Ｘに定め、（Ｋｍｍｉｎａ－Ｋｍｍｉｎｚ）が定数Ｘ以下の場合は、αａ＝０としても良い。

図１２は、電圧情報値Ｋｍｍｉｎを説明する波形図である。個々の直流コンデンサ１３の瞬時電圧であるコンデンサ電圧Ｖｃはリプル電圧に応じて変動し、アーム毎のコンデンサ電圧合計ＶｃＡからアーム電圧指令ＶＡ＊を減算して得る制御余裕Ｋｍの最小値（最小制御余裕Ｋｍｍｉｎａ）は、図１２の点線で示すように、時間軸に対して変動する。そして、実線で示す電圧情報値Ｋｍｍｉｎは、最小制御余裕Ｋｍｍｉｎａの時間軸に対する極小値の包絡線を描くような値となる。

図１３は、基本制御部２１Ａの全電圧制御部２１５Ａの構成を示すブロック図である。
図１３に示すように、全電圧制御部２１５Ａには、電圧情報算出部２１４Ａから出力された電圧情報値Ｋｍｍｉｎと、予め設定された下限値Ｋｍｍｉｎ＊とが入力される。そして、電圧情報値Ｋｍｍｉｎから下限値Ｋｍｍｉｎ＊を差し引いた偏差が、ＰＩ制御器３５により０に近づくように制御され、電流値ΔＩが出力される。
即ち、電圧情報値Ｋｍｍｉｎが下限値Ｋｍｍｉｎ＊に近づくように、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる有効電力が流入出されるような電流指令値である電流値ΔＩが出力される。

電流値ΔＩは、電流指令生成部２１６に入力され、上記実施の形態１と同様に、交流電流指令Ｉａｃ＊、および直流電流指令Ｉｄｃ＊の少なくとも１方を増大あるいは低減させ、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる。そして、結果的に電圧情報値Ｋｍｍｉｎが下限値Ｋｍｍｉｎ＊に近づく。

以上のように、この実施の形態では、アーム毎の制御余裕Ｋｍの最小値である最小制御余裕Ｋｍｍｉｎａに基づく電圧情報値Ｋｍｍｉｎを算出する電圧情報算出部２１４Ａと、電圧情報値Ｋｍｍｉｎが予め設定された下限値Ｋｍｍｉｎ＊に近づくように全ての直流コンデンサ１３の電圧合計値を変化させる全電圧制御部２１５Ａとを備える。このため、全てのアームに対して、必要最小限の制御余裕Ｋｍを確保した上で、直流コンデンサ１３の電圧低減を図ることができる。
アーム毎のコンデンサ電圧合計ＶｃＡからアーム電圧指令ＶＡ＊を減算して得る制御余裕Ｋｍが下限値Ｋｍｍｉｎ＊より小さくなり、例えば負の値になると、電力変換器１０は、所望の電圧を出力出来ない過変調状態となる。この実施の形態では、そのような過変調状態を招くことなく、直流コンデンサ１３の電圧を、可能な限り小さくすることができる。

これにより、各変換器セル１１内の損失、例えば、スイッチング素子Ｑ１、Ｑ２で発生するスイッチング損失、あるいは直流コンデンサ１３に並列接続される抵抗要素（電圧検出器１４等）で発生する損失を小さくすることができ、電力変換装置１の変換効率が向上する。

実施の形態３．
上記実施の形態１では、コンデンサ電圧Ｖｃの最小電圧値Ｖｃｍｉｎａに基づく電圧情報値Ｖｃｍｉｎを用い、上記実施の形態２では、アーム毎の制御余裕Ｋｍの最小制御余裕Ｋｍｍｉｎａに基づく電圧情報値Ｋｍｍｉｎを用いた。この実施の形態では、最小電圧値Ｖｃｍｉｎａに基づく電圧情報値Ｖｃｍｉｎと、アーム毎の制御余裕Ｋｍに係わる電圧情報値Ｋｍｃｍｉｎとの２種の電圧情報値を用いて、全ての直流コンデンサ１３の電圧合計値を変化させる。

また、この実施の形態３においても、上記実施の形態１と同様の電力変換器１０を用い、制御装置２０は、基本制御部２１Ｂと、各アームＰｕ、Ｎｕ、Ｐｖ、Ｎｖ、Ｐｗ、Ｎｗに対してそれぞれ設けられた、上記実施の形態１と同様のアーム制御部２２Ｐｕ、２２Ｎｕ、２２Ｐｖ、２２Ｎｖ、２２Ｐｗ、２２Ｎｗとを備える。

図１４は、実施の形態３による制御装置２０の基本制御部２１Ｂの構成を示すブロック図である。
図１４に示すように、基本制御部２１Ｂは、電流演算部２１１と、アーム合計検出部２１２と、アーム間バランス制御部２１３と、電圧情報算出部２１４Ｂと、全電圧制御部２１５Ｂと、電流指令生成部２１６とを備える。さらに、基本制御部２１Ｂは、直流制御部２２０と、交流制御部２２１と、循環電流制御部２２２と、アーム電圧指令演算部２２３と、アーム変調率演算部２２４と、除算器２２５とを備える。

電圧情報算出部２１４Ｂと全電圧制御部２１５Ｂについて、以下に詳述する。その他の部分については、上記実施の形態１と同様である。
図１５は、基本制御部２１Ｂの電圧情報算出部２１４Ｂの構成を示すブロック図である。
図１５に示すように、電圧情報算出部２１４Ｂは、第１電圧情報算出部として、上記実施の形態１と同様の電圧情報算出部２１４と、第２電圧情報算出部としての電圧情報算出部２１４ＡＡとを備える。

電圧情報算出部２１４Ｂには、電力変換器１０内の全ての直流コンデンサ１３のコンデンサ電圧Ｖｃと、アーム合計検出部２１２からの出力であるアーム毎のコンデンサ電圧合計ＶｃＡと、アーム電圧指令演算部２２３からの出力であるアーム毎のアーム電圧指令ＶＡ＊とが入力される。そして、電圧情報算出部２１４Ｂは、第１電圧情報値としての電圧情報値Ｖｃｍｉｎと、第２電圧情報値としての電圧情報値Ｋｍｃｍｉｎとを算出して出力する。

コンデンサ電圧Ｖｃは、電圧情報算出部２１４に入力される。電圧情報算出部２１４は、上記実施の形態１と同様に、入力されたコンデンサ電圧Ｖｃの内、最小値である最小電圧値Ｖｃｍｉｎａに基づいて電圧情報値Ｖｃｍｉｎを算出する。
コンデンサ電圧合計ＶｃＡとアーム電圧指令ＶＡ＊とは電圧情報算出部２１４ＡＡに入力される。電圧情報算出部２１４ＡＡは、上記実施の形態２と同様に、アーム毎の制御余裕Ｋｍを算出し、この制御余裕Ｋｍを用いた演算により電圧情報値Ｋｍｃｍｉｎを算出する。電圧情報算出部２１４ＡＡについては、以下に詳述する。

図１６は、電圧情報算出部（第２電圧情報算出部）２１４ＡＡの構成を示すブロック図である。
図１６に示すように、電圧情報算出部２１４ＡＡは、除算器３６と、最小値算出部３１と、比較部３２と、記憶部３３と、切換器３４とを備える。

電圧情報算出部２１４ＡＡには、アーム合計検出部２１２からの出力であるアーム毎のコンデンサ電圧合計ＶｃＡ（ＶｃＡＰｕ、ＶｃＡＰｖ、ＶｃＡＰｗ、ＶｃＡＮｕ、ＶｃＡＮｖ、ＶｃＡＮｗ）と、アーム電圧指令演算部２２３からの出力であるアーム電圧指令ＶＡ＊（ＶＡＰｕ＊、ＶＡＰｖ＊、ＶＡＰｗ＊、ＶＡＮｕ＊、ＶＡＮｖ＊、ＶＡＮｗ＊）とが入力される。そして、アーム毎に、コンデンサ電圧合計ＶｃＡからアーム電圧指令ＶＡ＊を減算して制御余裕Ｋｍ（ＫｍＰｕ、ＫｍＰｖ、ＫｍＰｗ、ＫｍＮｕ、ＫｍＮｖ、ＫｍＮｗ）が算出される。

除算器３６は、各アームの制御余裕Ｋｍを、それぞれアーム内の変換器セル１１の個数Ｎで除算して、アーム毎に変換器セル１１に対応するセル当たり制御余裕Ｋｍｃ（ＫｍｃＰｕ、ＫｍｃＰｖ、ＫｍｃＰｗ、ＫｍｃＮｕ、ＫｍｃＮｖ、ＫｍｃＮｗ）が算出される。以後、セル当たり制御余裕Ｋｍｃをセル制御余裕Ｋｍｃと記載する。
最小値算出部３１、比較部３２、記憶部３３および切換器３４は、上記実施の形態２と同様に動作する。

即ち、最小値算出部３１は、入力されたアーム毎のセル制御余裕Ｋｍｃの内、最小値である最小セル制御余裕Ｋｍｃｍｉｎａを出力する。記憶部３３は、電圧情報算出部２１４ＡＡの出力を記憶し、１更新周期後に保持値Ｋｍｃｍｉｎｚとして出力する。比較部３２は、最小セル制御余裕Ｋｍｃｍｉｎａと、記憶部３３からの保持値Ｋｍｃｍｉｎｚとを比較し、切換器３４への切換信号３２ａを出力する。
（Ｋｍｃｍｉｎａ≦Ｋｍｃｍｉｎｚ）の場合、切換器３４は、最小セル制御余裕Ｋｍｃｍｉｎａを電圧情報値Ｋｍｃｍｉｎとして選択する。また、（Ｋｍｃｍｉｎａ＞Ｋｍｃｍｉｎｚ）の場合、切換器３４は、正の設定値αｂが加算された保持値（Ｋｍｃｍｉｎｚ＋αｂ）を電圧情報値Ｋｍｃｍｉｎとして選択する。

なお、正の設定値αｂは、最小セル制御余裕Ｋｍｃｍｉｎａと保持値Ｋｍｃｍｉｎｚとの差分よりも小さい値である。
このように、電圧情報算出部２１４ＡＡは、アーム毎のセル制御余裕Ｋｍｃの内、最小値である最小セル制御余裕Ｋｍｃｍｉｎａに基づいて電圧情報値Ｋｍｃｍｉｎを算出し、制御装置２０の制御周期の整数倍の更新周期で出力する。
そして、２種の電圧情報算出部２１４、２１４ＡＡを組み合わせた電圧情報算出部２１４Ｂは、２種の電圧情報値Ｖｃｍｉｎ、Ｋｍｃｍｉｎを出力する。

図１７は、基本制御部２１Ｂの全電圧制御部２１５Ｂの構成を示すブロック図である。
図１７に示すように、全電圧制御部２１５Ｂには、電圧情報算出部２１４Ｂから出力された電圧情報値Ｖｃｍｉｎおよび電圧情報値Ｋｍｃｍｉｎと、さらに、電圧情報値Ｖｃｍｉｎに対して予め設定された第１下限値としての下限値Ｖｃｍｉｎ＊、および電圧情報値Ｋｍｃｍｉｎに対して予め設定された第２下限値としての下限値Ｋｍｃｍｉｎ＊とが入力される。そして、電圧情報値Ｖｃｍｉｎから下限値Ｖｃｍｉｎ＊を差し引いた偏差と、電圧情報値Ｋｍｃｍｉｎから下限値Ｋｍｃｍｉｎ＊を差し引いた偏差との小さい方の偏差が、最小値検出部（ｍｉｎ）３７にて選択される。選択された偏差は、ＰＩ制御器３８により０に近づくように制御され、電流値ΔＩが出力される。

即ち、電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊に近づき、電圧情報値Ｋｍｃｍｉｎが下限値Ｋｍｃｍｉｎ＊に近づくように、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる有効電力が流入出されるような電流指令値である電流値ΔＩが出力される。

電流値ΔＩは、電流指令生成部２１６に入力され、上記実施の形態１と同様に、交流電流指令Ｉａｃ＊、および直流電流指令Ｉｄｃ＊の少なくとも１方を増大あるいは低減させ、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる。そして、結果的に電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊に近づき、電圧情報値Ｋｍｃｍｉｎが下限値Ｋｍｃｍｉｎ＊に近づく。

以上のように、この実施の形態では、電圧情報算出部２１４Ｂは、コンデンサ電圧Ｖｃの最小電圧値Ｖｃｍｉｎａに基づく電圧情報値Ｖｃｍｉｎを算出すると共に、アーム毎のセル制御余裕Ｋｍｃの最小値（最小セル制御余裕Ｋｍｃｍｉｎａ）に基づく電圧情報値Ｋｍｃｍｉｎを算出する。そして、電圧情報値Ｖｃｍｉｎが下限値Ｖｃｍｉｎ＊に近づき、電圧情報値Ｋｍｃｍｉｎが下限値Ｋｍｃｍｉｎ＊に近づくように、電力変換器１０内の全ての直流コンデンサ１３の電圧合計値を変化させる。

このため、上記実施の形態１で説明したように、全てのコンデンサ電圧Ｖｃに対して必要最小限の電圧を確保し、かつ、上記実施の形態２で説明したように、全てのアームに対して必要最小限の制御余裕Ｋｍを確保した上で、直流コンデンサ１３の電圧低減を図ることができる。

これにより、各変換器セル１１内の損失、例えば、スイッチング素子Ｑ１、Ｑ２で発生するスイッチング損失、あるいは直流コンデンサ１３に並列接続される抵抗要素（電圧検出器１４等）で発生する損失を小さくすることができ、電力変換装置１の変換効率が向上する。

なお、上記各実施の形態１～３の制御装置２０の機能は、例えば処理回路によって実現される。
図１８は、制御装置２０の各機能を実現するハードウェアの例を示す構成図である。この場合、専用のハードウェアである処理回路６０Ａにて制御装置２０が構成される。
また、処理回路６０Ａは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はこれらを組み合わせたものが該当する。

また、図１９は、各実施の形態１～３の制御装置２０の各機能を実現するハードウェアの別例を示す構成図である。この場合、処理回路６０Ｂは、プロセッサ２０１及びメモリ２０２を備えている。

処理回路６０Ｂでは、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより、制御装置２０の機能が実現される。ソフトウェア及びファームウェアは、プログラムとして記述され、メモリ２０２に格納される。プロセッサ２０１は、メモリ２０２に記憶されたプログラムを読み出して実行することにより、各機能を実現する。

メモリ２０２に格納されたプログラムは、上述した各部の手順又は方法をコンピュータに実行させるものであるとも言える。ここで、メモリ２０２とは、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の、不揮発性又は揮発性の半導体メモリである。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等も、メモリ２０２に該当する。

なお、上述した制御装置２０の機能について、一部を専用のハードウェアで実現し、一部をソフトウェア又はファームウェアで実現するようにしてもよい。
このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって、上述した制御装置２０の機能を実現することができる。

実施の形態４．
上記各実施の形態１～３では、ダブルスター型の結線構成を有する電力変換器１０を用いたが、それに限るものでは無い。
図２０は、実施の形態４による電力変換装置の概略構成を示す図である。
図２０に示すように、電力変換装置１Ａは、主回路である電力変換器１０Ａと電力変換器１０Ａを出力制御する制御装置２０Ａとを備え、三相の交流回路としての交流系統２に接続される。

電力変換器１０Ａは、交流を構成する複数相（この場合、Ｕ、Ｖ、Ｗの三相）の各々にアームとしてのアーム回路１１０ｕ、１１０ｖ、１１０ｗ（総称する場合または任意のものを示す場合、アーム回路１１０と記載する）を備える。３つのアーム回路１１０ｕ、１１０ｖ、１１０ｗはデルタ結線され、各交流入力端子は、変圧器３を介して交流系統２に接続される。
各アーム回路１１０ｕ、１１０ｖ、１１０ｗは、同様の構成を有するもので、複数（Ｎ個）の変換器セル１１と、リアクトル１２とを直列接続して構成される。

この場合、電力変換器１０Ａは、シングルデルタ型と呼ばれる結線構成を有し、電力変換装置１Ａは、主に無効電力補償装置に用いられる。
この実施の形態においても、上記実施の形態１と同様に、制御装置２０Ａは、基本制御部と、各アーム回路１１０に対してそれぞれ設けられたアーム制御部とを備える。また、基本制御部において、コンデンサ電圧Ｖｃの最小電圧値に基づく電圧情報値Ｖｃｍｉｎを算出する電圧情報算出部と、電圧情報値Ｖｃｍｉｎが予め設定された下限値Ｖｃｍｉｎ＊に近づくように全ての直流コンデンサ１３の電圧合計値を変化させる全電圧制御部とを備えて、同様に制御する。これにより、全てのコンデンサ電圧Ｖｃに対して、必要最小限の電圧を確保した上で、電圧低減を図ることができ、各変換器セル１１内の損失を低減して電力変換装置１Ａの変換効率が向上する。

なお、上記例では、実施の形態１の制御を適用したが、実施の形態２あるいは実施の形態３の制御を適用しても良く、同様の効果が得られる。

また、図２１は、実施の形態４の別例による電力変換装置の概略構成を示す図である。
図２１に示すように、電力変換装置１Ｂは、主回路である電力変換器１０Ｂと電力変換器１０Ｂを出力制御する制御装置２０Ｂとを備え、三相の交流回路としての交流系統２に接続される。

電力変換器１０Ｂは、３つのアーム回路１１０ｕ、１１０ｖ、１１０ｗをスター結線して構成され、各交流入力端子は、変圧器３を介して交流系統２に接続される。
この場合、電力変換器１０Ｂは、シングルスター型と呼ばれる結線構成を有し、電力変換装置１Ａは、主に無効電力補償装置に用いられる。
この場合も、図２０に示す電力変換装置１Ａと同様に、上記各実施の形態１～３の制御を適用して、全てのコンデンサ電圧Ｖｃに対して、電圧低減を図ることができ、各変換器セル１１内の損失を低減して電力変換装置１Ｂの変換効率を向上させることができる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示され＾る技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１，１Ａ，１Ｂ 電力変換装置、２ 交流系統、１０，１０Ａ，１０Ｂ 電力変換器、１１ 変換器セル、１３ 直流コンデンサ、１３ 直流コンデンサ、２０，２０Ａ，２０Ｂ 制御装置、２６，３２ 比較部、２７，３３ 記憶部、１１０ｕ，１１０ｖ，１１０ｗ アーム回路、２１４，２１４Ａ，２１４Ｂ，２１４ＡＡ 電圧情報算出部、２１５，２１５Ａ，２１５Ｂ 全電圧制御部、２２３ アーム電圧指令演算部、α，αａ，αｂ 設定値、Ｑ１～Ｑ６ スイッチング素子、Ｐｕ，Ｎｕ，Ｐｖ，Ｎｖ，Ｐｗ，Ｎｗ アーム、ＶＡ＊，ＶＡＰｕ＊，ＶＡＮｕ＊，ＶＡＰｖ＊，ＶＡＮｖ＊，ＶＡＰｗ＊，ＶＡＮｗ＊ アーム電圧指令、Ｖｃ コンデンサ電圧、Ｖｃｍｉｎａ 最小電圧値、ＶｃＡ，ＶｃＡＰｕ，ＶｃＡＮｕ，ＶｃＡＰｖ，ＶｃＡＮｖ，ＶｃＡＰｗ，ＶｃＡＮｗ コンデンサ電圧合計、Ｖｃｍｉｎ，Ｋｍｍｉｎ，Ｋｍｃｍｉｎ 電圧情報値、Ｖｃｍｉｎ＊，Ｋｍｍｉｎ＊，Ｋｍｃｍｉｎ＊ 下限値、ΔＩ 電流値、Ｋｍ，ＫｍＰｕ，ＫｍＰｖ，ＫｍＰｗ，ＫｍＮｕ，ＫｍＮｖ，ＫｍＮｗ 制御余裕、Ｋｍｍｉｎａ 最小制御余裕、Ｋｍｃ，ＫｍｃＰｕ，ＫｍｃＰｖ，ＫｍｃＰｗ，ＫｍｃＮｕ，ＫｍｃＮｖ，ＫｍｃＮｗ セル制御余裕、Ｋｍｃｍｉｎａ 最小セル制御余裕。

Claims (8)

1. 複数相の交流回路に接続されて電力変換を行う電力変換器と、該電力変換器を出力制御する制御装置とを備え、
   前記電力変換器は、前記交流回路の各相に接続される少なくとも１つのアームを相毎に備え、前記各アームは、それぞれ複数の半導体スイッチング素子および蓄電要素を有する複数の変換器セルを直列接続して構成され、
   前記制御装置は、前記電力変換器の前記各アーム毎に出力電圧指令を生成して前記電力変換器を出力制御し、前記電力変換器内の一部の前記蓄電要素の電圧に基づく電圧情報値を算出する電圧情報算出部と、前記電圧情報値が予め設定された下限値に近づくように前記電力変換器内の全ての前記蓄電要素の電圧合計値を変化させる全電圧制御部とを備える、
   電力変換装置。
2. 前記制御装置は、前記全電圧制御部により前記電圧合計値を変化させる電流値を演算し、該電流値に基づいて前記電力変換器の電流指令を生成し、該電流指令に基づいて、前記電力変換器の前記各アーム毎に前記出力電圧指令を生成する、
   請求項１に記載の電力変換装置。
3. 前記電圧情報算出部は、前記電力変換器内の全ての前記蓄電要素の電圧の内、最小値に基づいて前記電圧情報値を算出する、
   請求項１または請求項２に記載の電力変換装置。
4. 前記電圧情報算出部は、前記各アーム毎に、当該アーム内の全ての前記蓄電要素の電圧和から当該アームに対する前記出力電圧指令を差し引いて制御余裕を算出し、該各アーム毎の制御余裕の内、最小値に基づいて前記電圧情報値を算出する、
   請求項１または請求項２に記載の電力変換装置。
5. 前記電圧情報算出部は、前記制御装置の制御周期の整数倍の更新周期で前記電圧情報値を出力し、出力を記憶する記憶部と、記憶された前回出力と前記最小値とを比較する比較部とを備え、前記最小値が前記前回出力以下の場合は、前記最小値を前記電圧情報値として出力し、それ以外の場合は、前記前回出力に正の設定値を加えて前記電圧情報値として出力する、
   請求項３または請求項４に記載の電力変換装置。
6. 前記正の設定値は、前記最小値と前記前回出力との差分よりも小さい値である、
   請求項５に記載の電力変換装置。
7. 前記電圧情報算出部は、
   前記電圧情報値として、第１電圧情報値および第２電圧情報値を算出するものであり、
   前記電力変換器内の全ての前記蓄電要素の電圧の内、最小値に基づいて前記第１電圧情報値を算出すると共に、
   前記各アーム毎に、当該アーム内の全ての前記蓄電要素の電圧和から当該アームに対する前記出力電圧指令を差し引いて、さらに該アーム内の前記変換器セルの数で割ったセル当たり制御余裕を算出し、該各アーム毎のセル当たり制御余裕の内、最小値に基づいて前記第２電圧情報値を算出し、
   前記全電圧制御部は、
   前記下限値として、前記第１電圧情報値に対する第１下限値、および前記第２電圧情報値に対する第２下限値を用い、
   前記第１電圧情報値が第１下限値に近づき、かつ前記第２電圧情報値が第２下限値に近づくように前記電力変換器内の全ての前記蓄電要素の電圧合計値を変化させる、
   請求項１または請求項２に記載の電力変換装置。
8. 前記全電圧制御部は、前記第１電圧情報値から前記第１下限値を差し引いた差分と、前記第２電圧情報値から前記第２下限値を差し引いた差分との小さい方の値が０に近づくように全ての前記蓄電要素の電圧合計値を変化させる、
   請求項７に記載の電力変換装置。

Images