JP6853370B2 - 表面処理銅箔および銅張積層基板 - Google Patents

表面処理銅箔および銅張積層基板 Download PDF

Info

Publication number
JP6853370B2
JP6853370B2 JP2019541161A JP2019541161A JP6853370B2 JP 6853370 B2 JP6853370 B2 JP 6853370B2 JP 2019541161 A JP2019541161 A JP 2019541161A JP 2019541161 A JP2019541161 A JP 2019541161A JP 6853370 B2 JP6853370 B2 JP 6853370B2
Authority
JP
Japan
Prior art keywords
copper foil
present
roughened
copper
average roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019541161A
Other languages
English (en)
Other versions
JP2020509224A (ja
Inventor
デヴァイフ、トーマス
ストリール、ミヒェル
カイディ、ザインハイア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Circuit Foil Luxemburg SARL
Original Assignee
Circuit Foil Luxemburg SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=59501445&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6853370(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Circuit Foil Luxemburg SARL filed Critical Circuit Foil Luxemburg SARL
Publication of JP2020509224A publication Critical patent/JP2020509224A/ja
Application granted granted Critical
Publication of JP6853370B2 publication Critical patent/JP6853370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明の例示的な実施形態は、表面処理銅箔(copper foil)およびこれを含む銅張積層基板(copper−clad laminate)に関する。特に、表面粗化処理(surface roughening)によりマット面(matte side)の粗度(roughness)が低くかつ、接着強度に優れた銅箔と、これを含む銅張積層基板および印刷回路基板(printed circuit board)に関する。
プリント配線板は、ここ半世紀にわたり大きな進展を成し遂げ、今日にはほぼすべての電子機器に用いられるようになった。最近の電子機器の小型化、高性能化の要求の増大に伴って搭載部品の高密度実装化や信号の高周波化が進展して、プリント配線板に対して優れた高周波対応が求められている。
高周波用基板には、出力信号の品質を確保するために、伝送損失の低減が求められている。伝送損失は、主に樹脂(基板側)に起因する誘電体損失と、導体(銅箔側)に起因する導体損失からなる。誘電体損失は、樹脂の誘電率および誘電正接が小さくなるほど減少する。高周波信号において、導体損失は、周波数が高くなるほど電流は導体の表面にのみ流れるという表皮効果によって、電流が流れる断面積が減少し、抵抗が高くなるのが主な原因とされている。
一方、銅箔または銅合金箔(以下、単に「銅箔」と称する)が導体(導電性部材または導電性ストリップ)の目的で広範に用いられる。印刷回路基板は、ポリフェニレンエーテル(PPE)フィルム上に銅箔を積層したり、または主にポリプロピレンエーテルからなるワニス(varnish)と共に銅箔をコーティングして製造される。以下、印刷回路基板に使用されるポリフェニレンエーテルフィルム、ワニスまたは固形化されたワニスのような物質は、「印刷回路基板用基礎物質(基板)」または単に「基礎物質」と称する。
銅箔と、印刷回路基板用基礎物質との間には優れた接着力が求められる。したがって、アンカー効果(anchoring effect)を増加させて印刷回路基板用基礎物質との接着強度を向上させるために、頻繁に銅箔表面に対して粗化処理(roughening treatment)を行う。
銅箔は、製造方法によって、電解銅箔(electro−deposited copper foil)と圧延銅箔(rolled copper foil)とに分類される。しかし、このような2種類の銅箔に対する粗化処理は類似の方式で行われる。例えば、粗化処理の方式として、焼けめっき(burnt plating)によって銅箔表面に顆粒形態で銅を適用(浸漬)させる方式、および酸(acid)を用いて顆粒の周囲を選択的にエッチングする方式が一般的に利用される。
前述のように、粗化工程は、アンカー効果を提供することにより、銅箔と基礎物質との間に接着強度を向上させることができる。しかし、この場合、粗度が増加するほど銅箔の電気的特性が悪化する。したがって、高い接着強度および優れた電気的特性を同時に兼ね備える銅箔が求められてきた。
本発明の目的は、表面粗化によりマット面の非常に低い粗度を有しかつ、樹脂との優れた接着強度および優れた電気的特性を有する銅箔を提供することである。
本発明の他の目的は、前記銅箔を含むことにより、銅箔上に積層された樹脂との優れた接着強度および優れた電気的特性を有する、銅張積層基板、印刷回路基板および電子装置を提供することである。
しかし、本発明の目的は、前記の目的に限定されず、言及されていない他の目的は、下記の詳細な説明から当業者に明確に理解されるであろう。
本発明の一態様は、銅箔のマット面を粗化処理することにより、低(low)粗度特性を有する銅箔に関し、前記銅箔の厚さは、5μm〜70μmであってもよく、前記銅箔の粗化処理された表面のプロフィロメータ(profilometer)で測定された平均粗さRz JISは、0.5μm〜2.0μm であってもよいし;銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、銅箔のシャイニー面(shiny side)のプロフィロメータで測定された平均粗さRz JISより低い。
本発明において、銅箔の厚さは、5μm〜15μmであってもよく、銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.8μm〜1.5μmであってもよい。
本発明において、銅箔の厚さは、15μm超過30μm以下であってもよく、銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.8μm〜1.1μmであってもよい。
本発明において、銅箔の厚さは、30μm超過70μm以下であってもよく、銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.7μm〜1.0μmであってもよい。
本発明において、銅箔の粗化処理されたマット面のプロフィロメータで測定された最大粗さRz JISは、1.0μm〜2.0μmであってもよい。
本発明において、粗化処理されたマット面のプロフィロメータで測定された平均粗さに対する、シャイニー面のプロフィロメータで測定された平均粗さの比率は、1超過2以下である。
本発明において、銅箔の粗化処理されたマット面の粗化処理された粒子の大きさは、0.1μm〜2.0μmであってもよい。
本発明において、銅箔の粗化処理された表面の粗化処理された粒子で形成された突起物(projection)の高さは、1.0μm〜5.0μmであってもよい。
本発明の他の態様は、本発明に係る銅箔と、前記銅箔の少なくとも一表面上に形成された樹脂層とを含む、銅張積層基板に関する。
本発明のさらに他の態様は、本発明に係る銅張積層基板を含む印刷回路基板に関する。
本発明のさらに他の態様は、本発明に係る印刷回路基板を含む電子装置に関する。
本発明に関する前記説明された内容および下記の詳細な説明はすべて例示的であるか説明的な内容であり、請求された発明の追加的な説明を提供しようとする意図であることが理解されなければならない。
以下、本発明の好ましい実施形態を説明する。しかし、本発明の実施形態は種々の異なる形態に変形可能であり、本発明の範囲が以下に説明する実施形態に限定されるのではない。また、本発明の実施形態は、当該技術分野における平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。
本発明の発明者らは、鋭意研究を重ねた結果、表面粗化処理された銅箔において、前記銅箔の厚さと前記銅箔で粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISを特定の範囲に調節する場合、銅箔と絶縁樹脂との接着強度を高め、同時に電気的性能は著しく向上することを見出して、本発明を完成するようになった。
本発明の一態様によれば、本発明は、マット面が粗化処理されて低粗度特性を有する銅箔に関し、前記銅箔の厚さは、5μm〜70μmであってもよく、前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.5μm〜2.0μmであってもよい。
具体的な説明は、下記の通りである。
[表面処理銅箔の形態およびその製造方法]
本発明で使用する銅箔は、電解銅箔(electrolytic copper foil)または圧延銅箔(rolled copper foil)であってもよく、特に制限しないが、好ましくは、電解銅箔であってもよい。
本発明において、電解銅箔がカソードドラム表面(cathode drum surface)と接触した面の表面を「シャイニー面(shiny side)」と称し、その反対の表面は「マット面(matte side)」と称する。
本発明において、電解銅箔は、マット面と、シャイニー面とを有する。
本発明において、前記銅箔の両面のうち樹脂層と接着されるマット面、あるいはマット面を含む両面ともに対して粗化処理を行うことにより、その上に積層される樹脂との接着強度を向上させ、その他、耐熱性などを向上させることができる。
一般的に、銅箔のマット面を粗化処理すると、マット面の粗度(roughness、粗さ)は増加して、粗化処理前にマット面の粗度がシャイニー面の粗度より低い場合でも、マット面の粗度がシャイニー面の粗度よりも大きくなりうる。
しかし、本発明において、特別な条件下、銅箔のマット面に対して粗化処理を行うことにより、粗化処理されたマット面の粗度がシャイニー面の粗度より低く、その結果、前記銅箔を銅張積層基板の製造に適用する場合に挿入損失(insertion loss)が減少する。
本発明において、前記粗化処理工程は特に制限されず、当業界で公知の方法として、銅箔の表面に突起物を形成させられる方法であれば制限なく行われる。しかし、好ましくは、15℃および30℃の間の温度を有し、銅(Cu)を含む電解液(liquid electrolyte)に銅箔を投入させ、一定の電流密度以上でめっきを施して、銅箔の表面に微細な結節(粗化処理された粒子)を生成させる。
また、本発明で生成された金属核の成長(capsulation)過程は、金属核の生成温度よりも高い温度で行われ、好ましくは45℃〜60℃で行われ、使用される電解液内での銅濃度は、金属核を生成させる電解液での濃度より高くてよい。
[粗化粒子および突起物]
本発明では、前記のような粗化処理工程によって銅箔の表面に、好ましくは、銅箔のマット面(matte side)に粗化粒子が形成され、これは突起物を形成することができる。
本発明では、前記粗化粒子の直径は、0.1μm〜2.0μmであってもよい。
また、本発明において、前記粗化粒子によって形成された突起物の高さは、1.0μm〜5.0μmであってもよい。本発明において、前記突起物の高さが1.0μm未満の場合、高さが低いため、十分な接着強度を確保することができず、前記突起物の高さが5.0μmを超える場合、突起物の分布が均一にならず、目標の表面粗さ範囲を制御しにくいことがある。
[銅箔の表面粗さ]
本発明では、前記のような粗化処理工程によって、厚さが5μm〜70μmの銅箔の粗化処理された表面における平均粗さ(mean roughness)を0.5μm〜2.0μmに、最大粗さは1.0μm〜2.0μmに調節することができる。
本発明では、好ましくは、前記銅箔の厚さと粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JIS、さらには、最大粗さを特定の範囲に調節することにより、樹脂との接着強度を向上させることができ、電気的特性を改善させることができる。特に、本発明において、銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISを特定の範囲に調節することにより、銅箔が銅箔に積層された樹脂との接着強度が減少することなく著しく優れた電気的特性を発揮することができる。
本発明において、前記銅箔の厚さが5μm〜15μmの時、粗化処理されたマット面の平均粗さRz JISは、0.8μm〜1.5μm、好ましくは0.9μm〜1.3μmであってもよく、粗化処理された表面の最大粗さRz JISは、1.2μm〜2.0μmであってもよい。
本発明において、前記銅箔の厚さが15μm超過30μm以下の時、粗化処理されたマット面の平均粗さRz JISは、0.8μm〜1.1μm、好ましくは0.85μm〜1.05μmであってもよく、粗化処理されたマット面の最大粗さRz JISは、1.05μm〜1.6μmであってもよい。
本発明において、前記銅箔の厚さが30μm超過70μm以下の時、粗化処理されたマット面の平均粗さRz JISは、0.7μm〜1.0μm、好ましくは0.74μm〜1.0μmであってもよく、粗化処理されたマット面の最大粗さRz JISは、1.0μm〜1.5μmであってもよい。
本発明において、シャイニー面(shiny side)の平均粗さRz JISに対する、粗化処理されたマット面(matte side)の平均粗さRz JISの比率は、1超過2以下であってもよく、好ましくは1超過1.9以下であってもよく、さらに好ましくは1.20〜1.88であってもよい。
ここで、前記平均粗さ、最大粗さ、および粗さ比率のいずれか1つでも前記言及された範囲より低い場合には、樹脂との接着強度が著しく減少する。また、前記平均粗さ、最大粗さ、および粗さ比率のいずれか1つでも前記言及された範囲を超える場合には、電気的特性が低下する。
本発明において、前記銅箔の粗化処理された表面の粗さは、プロフィロメータ(profilometer)を用いて測定されたもので、具体的な装備は特に制限しないが、銅箔の粗化処理された表面の粗さRz JISは、ISO4287によって測定されたものであってもよい。
下記に説明される実施例および比較例から明らかなように、特定範囲の表面粗さを有する本発明の表面処理された銅箔は、銅箔に積層された樹脂と非常に優れた接着力を有することができる。
本発明の他の態様によれば、本発明に係る銅箔と、前記銅箔の少なくとも一表面上に形成された樹脂層とを含む、銅張積層基板に関する。
本発明の銅張積層基板において、銅箔および樹脂層の間の接着強度が非常に優れる。
本発明において、前記樹脂層は、非エポキシ系熱硬化性樹脂組成物を含むことができ、本発明で提供する非エポキシ系熱硬化性樹脂組成物は、分子鎖の両サイドが不飽和結合置換基で改質されたポリフェニレンエーテル樹脂および3種以上の特定の架橋結合性硬化剤を併用することにより、耐熱性、低誘電率特性を含めた全般的な物性が同時に優れた特性を有する。
本発明において、前記非エポキシ系熱硬化性樹脂組成物は、(a)分子鎖の両末端にビニル基およびアリル基から構成された群より選択された不飽和置換基を2個以上有するポリフェニレンエーテルまたはそのオリゴマー;(b)3種以上の架橋結合性硬化剤;および(c)難燃剤を含む。また、前記熱硬化性樹脂組成物は、ビニル基−含有シランカップリング剤で表面処理された無機フィラーをさらに含んでもよい。この時、必要に応じて、硬化促進剤、開始剤(例えば、ラジカル開始剤)などをさらに含んでもよい。
(a)ポリフェニレンエーテル
本発明に係る熱硬化性樹脂組成物は、ポリフェニレンエーテル(PPE)またはそのオリゴマーを含む。前記PPEまたはそのオリゴマーは、分子鎖の両末端に2個以上のビニル基、アリル基、またはこれらのすべてを有するものであって、その構造に特に限定なく使用可能である。
本発明において、下記化学式1で表されるアリル化ポリフェニレンエーテル(allylated polyphenylene ether)が好ましい:これは、サイドが2個以上のビニル基で改質されたので、ガラス転移温度の向上、低い熱膨張係数、−OH基の減少による耐湿特性および誘電特性を満足させることができるからである。
Figure 0006853370
前記化学式1において、Yは、ビスフェノールA型、ビスフェノールF型、ビスフェノールS型、ナフタレン型、アントラセン型、ビフェニル型、テトラメチルビフェニル型、フェノールノボラック型、クレゾールノボラック型、ビスフェノールAノボラック型、およびビスフェノールSノボラック型から構成された群より選択された1種以上の化合物であり、mとnは、それぞれ独立して3〜20の自然数である。
本発明では、分子鎖の両末端に2個以上のビニル(vinyl)基を有するものを主に使用しているが、前記ビニル基のほか、当業界で知られた通常の不飽和二重結合性モイエティ(moiety)を用いることも本発明の範疇に属する。
本発明では、従来の高分子量のポリフェニレンエーテル(PPE)樹脂をそのまま使用する代わりに、アルキル基(Alkyl)の含有量と芳香族環基(Aromatic)の含有量が増加した特定のビスフェノール(Bisphenol)化合物を用いて再分配反応により低分子量に改質された形態であって、再分配による樹脂の両末端にビニル基(Vinyl group)が導入された形態を使用する。この時、前記再分配反応は、ラジカル開始剤、触媒、またはラジカル開始剤と触媒の存在下で行われる。
このような変性ポリフェニレンエーテルは、既存のポリフェニレン由来化合物より分子量が小さく、また、アルキル基(alkyl)の含有量が高いため、既存のエポキシ樹脂などと相溶性に優れ、積層板の製造時に流れ性が増加して工程性が改善され、誘電特性が追加的に改善される。したがって、本発明の樹脂組成物を用いて製造された印刷回路基板は、成形性、加工性、誘電特性、耐熱性、接着強度などの物性が向上するという利点がある。
前記ポリフェニレンエーテル樹脂(a)は、数平均分子量が10,000〜30,000の範囲の高分子量ポリフェニレンエーテル樹脂をビスフェノール系化合物(ただし、ビスフェノールAは除く)の存在下で再分配反応して、数平均分子量(Mn)が1,000〜10,000の範囲の低分子量に改質されたものであってもよいし、好ましくは、数平均分子量(Mn)が1,000〜5,000の範囲であり、より好ましくは1,000〜3,000の範囲であってもよい。
また、前記ポリフェニレンエーテルの分子量分布は、3以下(Mw/Mn<3)が好適であり、好ましくは1.5〜2.5の範囲であってもよい。
本発明に係る熱硬化性樹脂組成物において、前記ポリフェニレンエーテル樹脂またはそのオリゴマーの含有量は、樹脂組成物の全体重量を基準として、約20重量%〜50重量%であってもよい。
(b)架橋結合性硬化剤
本発明に係る熱硬化性樹脂組成物は、3種以上の互いに異なる架橋結合性硬化剤を含む。
前記架橋結合性硬化剤は、炭化水素系架橋剤(b1)、3個以上の官能基を含む架橋剤(b2)、およびブロック構造のゴム(b3)からなる群より選択される。
本発明で使用可能な炭化水素系架橋剤としては、二重結合または三重結合を有している炭化水素系架橋剤であれば特に限定されず、好ましくは、ジエン系架橋剤であってもよい。具体例としては、ブタジエン(例えば、1,2−ブタジエン、1,3−ブタジエンなど)またはそのポリマー、デカジエン(例えば、1,9−デカジエンなど)またはそのポリマー、オクタジエン(例えば、1,7−オクタジエンなど)またはそのポリマー、ビニルカルバゾールなどがあるが、これらは、単独でまたは2種以上が混合されて使用できる。
前記炭化水素系架橋剤の分子量(Mw)は、500〜3,000の範囲であってもよいし、好ましくは1,000〜3,000の範囲であってもよい。
本発明で使用可能な3個以上(好ましくは3〜4個)の官能基を含む架橋剤の非制限的な例としては、トリアリルイソシアヌレート(triallyl isocyanurate、TAIC)、1,2,4−トリビニルシクロヘキサン(1,2,4−trivinyl cyclohexane、TVCH)などがあるが、これらは、単独でまたは2種以上が混合されて使用できる。
本発明で使用可能なブロック構造のゴムはブロック共重合体形態で、好ましくは、ブタジエン単位を含むブロック共重合体形態のゴム、さらに好ましくは、ブタジエン単位と共にスチレン単位、アクリロニトリル単位、アクリレート単位などの単位を含むブロック共重合体形態のゴムであってもよい。非制限的な例としては、スチレン−ブタジエンゴム(SBR)、アクリロニトリル−ブタジエンゴム、アクリレート−ブタジエンゴム、アクリロニトリル−ブタジエン−スチレンゴムなどがあるが、これらは、単独でまたは2種以上が混合されて使用できる。
本発明において、前記熱硬化性樹脂組成物内の前記架橋結合性硬化剤(b)の含有量は特に限定されないが、樹脂組成物の全体重量を基準として、約5重量%〜45重量%の範囲であってもよいし、好ましくは約10重量%〜30重量%の範囲であってもよい。前記架橋結合性硬化剤の含有量が前述した範囲に相当する場合、樹脂組成物の低誘電特性、硬化性、成形加工性および接着力が良好である。
一例によれば、前記3種以上の架橋結合性硬化剤として、炭化水素系架橋剤(b1)、3個以上の官能基を含む架橋剤(b2)、およびブロック構造のゴムを混用する場合、前記炭化水素系架橋剤(b1)、3個以上の官能基を含む架橋剤(b2)、およびブロック構造のゴム(b3)の含有量は、それぞれ樹脂組成物の全体重量を基準として、約1.65重量%〜15重量%の範囲、好ましくは約3.33重量%〜10重量%の範囲、さらに好ましくは約5重量%〜10重量%の範囲であってもよい。
他の例によれば、前記3種以上の架橋結合性硬化剤として、炭化水素系架橋剤(b1)、3個以上の官能基を含む架橋剤(b2)、およびブロック構造のゴムを混用する場合、前記炭化水素系架橋剤(b1)、3個以上の官能基を含む架橋剤(b2)、およびブロック構造のゴム(b3)の使用比率は、b1:b2:b3=1〜20:1〜20:1の重量比率であり、好ましくはb1:b2:b3=1〜7:1〜7:1の重量比率であってもよい。
必要に応じて、本発明では、前述した炭化水素系硬化剤、3個以上の官能基−含有架橋剤、およびブロック構造のゴムのほか、当業界で知られた通常の架橋結合性硬化剤をさらに含んでもよい。この時、架橋結合性硬化剤は、サイドがビニル基、アリル基などで改質されたポリフェニレンエーテルと優れた混和性を有するものが好ましい。
(c)難燃剤
本発明において、前記熱硬化性樹脂組成物は、難燃剤(c)を含むことができる。
前記難燃剤は、当業界で知られた通常の難燃剤を制限なく使用可能であり、一例として、臭素や塩素を含むハロゲン難燃剤;トリフェニルホスフェート、トリクレシルホスフェート(tricresyl phosphate)、トリスジクロロプロピルホスフェート(trisdichloropropylphosphate)、ホスファゼン(phosphazene)などのリン系難燃剤;三酸化アンチモンなどのアンチモン系難燃剤;水酸化アルミニウム、水酸化マグネシウムなどの金属水酸化物などのような無機物の難燃剤などがある。本発明では、ポリフェニレンエーテルと反応性がなく、耐熱特性および誘電特性を低下させない添加型臭素難燃剤が好適である。
本発明において、前記熱硬化性樹脂組成物において、前記難燃剤の含有量は、樹脂組成物の全体重量を基準として、約10重量%〜30重量%含まれ、好ましくは約10重量%〜20重量%の範囲であってもよい。前記難燃剤が前記範囲に含まれると、難燃94V−0水準の火炎抵抗性を十分に有することができ、優れた熱抵抗性と電気的特性を示すことができる。
(d)ビニル基−含有シランカップリング剤で表面処理された無機フィラー
本発明に係る熱硬化性樹脂組成物は、ビニル基−含有シランカップリング剤で表面処理された無機フィラーをさらに含んでもよい。
本発明で使用可能な無機フィラー(d)は、当業界で知られた無機フィラーとして表面がビニル基−含有シランカップリング剤で処理されたものであれば特に制限されない。例えば、天然シリカ(natural silica)、溶融シリカ(Fused silica)、非結晶質シリカ(amorphous silica)、結晶シリカ(crystalline silica)などのようなシリカ類;ベーマイト(boehmite)、アルミナ、タルク(Talc)、球状ガラス、炭酸カルシウム、炭酸マグネシウム、マグネシア、クレー、ケイ酸カルシウム、酸化チタン、酸化アンチモン、ガラス繊維、ホウ酸アルミニウム、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸ビスマス、酸化チタン、ジルコン酸バリウム、ジルコン酸カルシウム、窒化ホウ素、窒化ケイ素、滑石、雲母(mica)などがあるが、これらの表面は、ビニル基−含有シランカップリング剤で処理されたものである。このような無機フィラーは、単独または2個以上が混用して使用できる。このうち、低い熱膨張係数を示す溶融シリカが好ましい。
また、前記無機フィラーの含有量は特別な制限がなく、撓み特性、機械的物性などを考慮して適切に調節可能である。一例として、熱硬化性樹脂組成物の全体重量を基準として、約10重量%〜50重量%の範囲が好ましい。もし、前記無機フィラーの含有量が過剰であれば、成形性が低下することがある。
一方、本発明に係る熱硬化性樹脂組成物は、架橋結合性硬化剤の有利な効果を強化するために、反応開始剤をさらに含んでもよい。
このような反応開始剤は、ポリフェニレンエーテルと架橋結合性硬化剤の硬化をさらに加速させることができ、樹脂の耐熱性などの特性を増加させることができる。
使用可能な反応開始剤の非制限的な例としては、α,α’−ビス(t−ブチルパーオキシ−m−イソプロピル)ベンゼン、2,5−ジメチル−2,5−ジ(t−ブチルパーオキシ)−3−ヘキシン(hexyne)、ベンゾイルパーオキサイド、3,3’,5,5’−テトラメチル−1,4−ジフェノキシキノン、クロラニル、2,4,6−トリ−t−ブチルフェノキシル、t−ブチルパーオキシイソプロピルモノカーボネート、アゾビスイソブチロニトリル(azobisisobutyronitrile)などがあり、追加的に金属カルボキシレート塩をさらに使用してもよい。
前記反応開始剤の含有量は、ポリフェニレンエーテル100重量部に対して、約2重量部〜5重量部であってもよいが、これに制限されるわけではない。
また、本発明において、前記熱硬化性樹脂組成物は、硬化促進剤をさらに含んでもよい。
前記硬化促進剤の例としては、鉄ナフテネート(napthenates)、銅ナフテネート、亜鉛ナフテネート、コバルトナフテネート、ニッケルナフテネート、マンガンナフテネート、スズナフテネート、亜鉛オクタノエート(octanoate)、スズオクタノエート、鉄オクタノエート、銅オクタノエート、亜鉛2−エチルヘキサネート、鉛アセチルアセトネート、コバルトアセチルアセトネート、ジブチルスズマレートなどからなる群より選択される有機金属塩または有機金属錯体を含むが、これに限定されるものではない。また、これらは、1種または2種以上混合して使用することができる。
前記硬化促進剤の含有量は、ポリフェニレンエーテル10重量部〜60重量部に対して、約0.01重量部〜1重量部の範囲であってもよいが、これに制限されるわけではない。
上述した成分のほか、本発明の熱硬化性樹脂組成物は、前記樹脂組成物固有の特性を損なわない限り、必要に応じて、当業界で一般的に知られた難燃剤や、上記で記載されていない他の熱硬化性樹脂や熱可塑性樹脂およびこれらのオリゴマーのような多様な高分子、固体状ゴム粒子または紫外線吸収剤、抗酸化剤、重合開始剤、染料、顔料、分散剤、増粘剤、レベリング剤などのようなその他の添加剤などを追加的に含んでもよい。一例として、シリコーン系パウダー、ナイロンパウダー、フッ素樹脂パウダーなどの有機充填剤、オルベン、ベントンなどの増粘剤;シリコーン系、フッ素樹脂系などの高分子系消泡剤またはレベリング剤;イミダゾール系、チアゾール系、トリアゾール系、シラン系カップリング剤などの密着性付与剤;フタロシアニン、カーボンブラックなどの着色剤などが挙げられる。
本発明の一例によれば、前記熱硬化性樹脂組成物は、組成物100重量部を基準として、(a)分子鎖の両末端に不飽和性置換基を2個以上有するポリフェニレンエーテル樹脂約20重量部〜50重量部;(b)3種以上の架橋結合性硬化剤約5重量部〜45重量部;および(c)難燃剤約10重量部〜30重量部の範囲で含むことができ、その他の有機溶剤やその他の成分をさらに含むことで全体100重量部を満足することができる。この時、前記構成成分の基準は、組成物の全体重量であってもよいし、または有機溶剤が含まれたワニスの全体重量であってもよい。
本発明で使用可能な有機溶剤は、当業界で知られた通常の有機溶剤を制限なく使用可能であり、一例として、アセトン、シクロヘキサノン、メチルエチルケトン、トルエン、キシレン、テトラヒドロフランなどがあり、これらは、単独でまたは2種以上が混合されて使用できる。
前記有機溶剤の含有量は、前述した組成物の組成比を用いて、ワニスの全体100重量部を満足させる残量の範囲であってもよいし、特に制限されない。
本発明では、前記銅箔と前記のような樹脂層との間の化学的接着力を高めるために、前記樹脂層が積層される銅箔のいずれか一面にシランカップリング剤を処理することができる。本発明において、前記シランカップリング剤は、当業界で公知の無機フィラーであれば特に限定なく使用可能である。
本発明において、上記の過程を経て銅箔の表面を処理する場合、前の工程と後の工程との間には水洗をして、前の工程と後の工程の電解液が混入しないようにすることが好ましい。
本発明において、前記銅張積層体の構造は特に限定されないが、前記銅箔と樹脂層とが結合した形態を基本として様々な構造からなる。
本発明のさらに他の実施形態によれば、本発明に係る銅張積層基板を含む印刷回路基板に関する。
本発明において、印刷回路基板とは、めっきスルーホール法やビルドアップ法などによって1層以上積層した印刷回路基板を指し示し、内層配線板に前述したプリプレグやまたは絶縁樹脂シートを重ねて合わせ、加熱加圧成形することにより得られる。
前記印刷回路基板は、当業界で知られた通常の方法によって製造される。その好ましい一例を挙げると、本発明に係るプリプレグの一面または両面に銅箔を積層し、加熱加圧して銅箔積層板を作製した後、銅箔積層板に孔を開口してスルーホールめっきを行った後、めっき膜を含む銅箔をエッチング処理して回路を形成することにより製造される。
本発明のさらに他の実施形態によれば、本発明に係る印刷回路基板を含む電子装置に関する。
以下、実施例を挙げて本発明をより詳細に説明する。ただし、下記の実施例は本発明の好ましい実施例に過ぎず、本発明が下記の実施例に限定されるのではない。
[実施例1〜23および比較例1および比較例2]銅箔の製造
表面粗さRaが0.25μm以下のチタン材質のドラムを用いて電解銅箔を製造し、電解浸漬(electrolytic deposition)により総厚さが5μm、9μm、12μm、18μm、35μmおよび45μmとなるようにした。その後、下記表1に示した組成を有する電解液を準備して粗化(めっき)処理を施した。
一方、マット面の粗度が本発明の範囲に属する銅箔は、実施例1〜23で表した。一方、マット面の粗度が本発明の範囲より小さい場合、比較例1および2で表した。
Figure 0006853370
[比較例3および4]商用(Commercial)銅箔の製造
本発明の銅箔と粗度および接着力を比較するために、商用銅箔を製造した。
[製造例]銅張積層基板の製造
実施例1〜23および比較例1〜4によって製造した銅箔を使用した。電解銅箔の厚さが35μm未満の場合、同じ組成を有する銅めっき層を銅箔のシャイニー面(shiny side)に形成させて、総厚さが35μmとなるようにした。下記表2の組成を有する熱硬化性樹脂を銅箔のマット面(matte side)に積層し、製造物を165℃の温度で約3分〜10分間乾燥させた。
Figure 0006853370
[実験例1]
1.表面粗さの測定
前記実施例で粗化処理された銅箔に対して、Perthometer Mahr MarSurf M300C(+RD18C)を用いて表面粗さを測定した。
2.接着強度の測定
常態ピール強度(normal peel strength)を、IPC−TM−650に準拠して、ピール強度引張試験機Instron5543を用いて測定した。ただし、前記常態ピール強度が0.6N/mm以上を積層基板の用途に使用できるものとした。
前記それぞれの銅箔に対して表面粗さを測定した結果、およびそれぞれの銅張積層基板に対して接着強度を測定した結果を、次の表3に示した。
Figure 0006853370
前記表3に示されるように、本発明の銅箔の粗化処理されたマット面(matte side)の平均粗さRz JIS(実施例1〜23)は0.5μm〜2.0μmであり、これはシャイニー面の平均粗さより低かった。マット面の平均粗さRz JISに対する、シャイニー面の平均粗さRz JISの比率は1超過2以下であった。また、本発明の銅箔と該銅箔に浸漬された樹脂との接着強度は非常に優れていて、0.6N/mmを超えた。さらに、前記表3には示していないが、本発明の銅箔は非常に優れた電気的特性(例えば、低い挿入損失)を示した。
しかし、粗化処理されたマット面の平均粗度Rz JISが本発明の範囲より低い場合(比較例1〜2)、接着強度が著しく減少することが分かった。
一方、商用銅箔の粗化処理されたマット面の平均粗さRz JIS(比較例3〜4)は、シャイニー面の平均粗さRz JISより大きい値であった。その結果、商用銅箔と樹脂との接着強度に優れているにもかかわらず、銅箔は電気的特性が非常に悪かった。
このように、本発明では、銅箔の厚さを特定の範囲に調節し、プロフィロメータで測定される表面粗さを特定の水準に限定することにより、銅箔と樹脂との密着性を高め、電気的特性も改善させることができる。
[実験例2]
前記実施例15および23で表面処理された銅箔上に前記表2の組成の熱硬化性樹脂組成物を塗布し、165℃で約3〜10分間乾燥した。この後、樹脂層が形成された銅箔に対して、IPC TM−650 2.4.13評価規格によって、Solder288℃でフローティング(floating)して、樹脂層と銅箔との間の分離現象が起こる時点までの時間を測定して評価した。その結果は、下記表4に示した。
Figure 0006853370
前記表4に示されるように、本発明に係る表面処理された銅箔に対して本発明に係る組成物を塗布した場合、優れた耐熱性を示すことを確認することができた。本発明で提供される銅箔は、粗化処理によりマット面の粗度が非常に低くかつ、樹脂との非常に優れた接着力を有する。

Claims (10)

  1. 銅箔のマット面を粗化処理して低(low)粗度特性を有する銅箔であって、
    前記銅箔の厚さは、5μm〜70μmであり、
    前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.7μm〜2.0μmであり、
    前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、前記銅箔のシャイニー面のプロフィロメータで測定された平均粗さRz JISより低いものであり、
    粗化処理されたマット面のプロフィロメータで測定された平均粗さに対する、シャイニー面のプロフィロメータで測定された平均粗さの比率が1超過2以下である、銅箔。
  2. 前記銅箔の厚さは、5μm〜15μmであり、前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.8μm〜1.5μmである、請求項1に記載の銅箔。
  3. 前記銅箔の厚さは、15μm超過30μm以下であり、前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.8μm〜1.1μmである、請求項1に記載の銅箔。
  4. 前記銅箔の厚さは、30μm超過70μm以下であり、前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、0.7μm〜1.0μmである、請求項1に記載の銅箔。
  5. 前記銅箔の粗化処理されたマット面のプロフィロメータで測定された平均粗さRz JISは、1.0μm〜2.0μmである、請求項1に記載の銅箔。
  6. 前記銅箔の粗化処理された表面の粗化粒子の大きさは、0.1μm〜2.0μmである、請求項1に記載の銅箔。
  7. 前記銅箔の粗化処理された表面の粗化処理された粒子で形成された突起物の高さは、1.0μm〜5.0μmである、請求項に記載の銅箔。
  8. 前記銅箔は、電解銅箔である、請求項1に記載の銅箔。
  9. 前記請求項1〜のいずれか1項に記載の銅箔と、
    前記銅箔の少なくとも一表面上に形成された樹脂層とを含む銅張積層基板。
  10. 前記請求項に記載の銅張積層基板を含む印刷回路基板。
JP2019541161A 2017-07-31 2017-07-31 表面処理銅箔および銅張積層基板 Active JP6853370B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/069315 WO2019024973A1 (en) 2017-07-31 2017-07-31 SURFACE TREATED COPPER FOIL AND COPPER LAMINATE

Publications (2)

Publication Number Publication Date
JP2020509224A JP2020509224A (ja) 2020-03-26
JP6853370B2 true JP6853370B2 (ja) 2021-03-31

Family

ID=59501445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019541161A Active JP6853370B2 (ja) 2017-07-31 2017-07-31 表面処理銅箔および銅張積層基板

Country Status (6)

Country Link
US (1) US20210371997A1 (ja)
JP (1) JP6853370B2 (ja)
KR (1) KR20190040287A (ja)
CN (2) CN114808070A (ja)
TW (1) TWI678280B (ja)
WO (1) WO2019024973A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040287A (ko) * 2017-07-31 2019-04-17 서키트 호일 룩셈부르크, 에스에이알엘 표면 처리 동박 및 동장 적층 기판
CN111074306B (zh) * 2020-01-02 2020-10-27 江苏矽智半导体科技有限公司 用于适合超大电流密度的电镀铜柱溶液及电镀方法
CN116401859A (zh) * 2023-03-31 2023-07-07 安捷利(番禺)电子实业有限公司 一种插损计算模型构建方法、装置、设备及存储介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313277B2 (ja) * 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
JP3155920B2 (ja) * 1996-01-16 2001-04-16 三井金属鉱業株式会社 プリント配線板用電解銅箔及びその製造方法
JP2005159239A (ja) * 2003-11-28 2005-06-16 Nippon Foil Mfg Co Ltd 高周波用銅箔、それを用いた銅張積層板
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
CN101851769B (zh) * 2005-03-31 2012-07-04 三井金属矿业株式会社 电解铜箔及其制造方法、表面处理电解铜箔、覆铜层压板及印刷电路板
JP4712759B2 (ja) * 2006-06-07 2011-06-29 古河電気工業株式会社 表面処理電解銅箔及びその製造方法、並びに回路基板
EP2302103A4 (en) * 2008-06-12 2014-05-28 Furukawa Electric Co Ltd COPPER ELECTROLYTIC COATING AND MANUFACTURING METHOD THEREOF, AND COPPER ELECTROLYTE FOR THE MANUFACTURE OF COPPER ELECTROLYTIC COATINGS
CN102574365B (zh) * 2009-07-24 2015-11-25 三菱瓦斯化学株式会社 树脂复合电解铜箔、覆铜层压板和印刷线路板
JP4948579B2 (ja) * 2009-08-14 2012-06-06 古河電気工業株式会社 高周波伝送特性に優れる耐熱性銅箔及びその製造方法、回路基板、銅張積層基板及びその製造方法
KR101386093B1 (ko) * 2010-04-14 2014-04-24 일진머티리얼즈 주식회사 전해동박 제조용 구리전해액, 전해동박의 제조방법 및 전해동박
CN110087405B (zh) * 2012-01-11 2022-08-12 三井金属矿业株式会社 带有粘合剂层的铜箔、覆铜层压板及印刷布线板
US9243164B1 (en) * 2012-02-21 2016-01-26 Park Electrochemical Corporation Thermosetting resin composition containing a polyphenylene ether and a brominated fire retardant compound
US9246164B2 (en) * 2012-03-28 2016-01-26 Sharp Laboratories Of America, Inc. Protected transition metal hexacyanoferrate battery electrode
TWI533496B (zh) * 2013-07-23 2016-05-11 Chang Chun Petrochemical Co Electrolytic copper foil
JP2015105440A (ja) * 2014-11-21 2015-06-08 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
US9287566B1 (en) * 2015-04-17 2016-03-15 Chang Chun Petrochemical Co., Ltd. Anti-curl copper foil
WO2016174998A1 (ja) * 2015-04-28 2016-11-03 三井金属鉱業株式会社 粗化処理銅箔及びプリント配線板
JP6083619B2 (ja) * 2015-07-29 2017-02-22 福田金属箔粉工業株式会社 低誘電性樹脂基材用処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
CN114786330A (zh) * 2017-07-31 2022-07-22 卢森堡电路箔片股份有限公司 覆铜箔层压板和包括该覆铜箔层压板的印刷电路板
KR20190040287A (ko) * 2017-07-31 2019-04-17 서키트 호일 룩셈부르크, 에스에이알엘 표면 처리 동박 및 동장 적층 기판

Also Published As

Publication number Publication date
TWI678280B (zh) 2019-12-01
JP2020509224A (ja) 2020-03-26
WO2019024973A1 (en) 2019-02-07
US20210371997A1 (en) 2021-12-02
KR20190040287A (ko) 2019-04-17
CN114808070A (zh) 2022-07-29
TW201910122A (zh) 2019-03-16
CN109601024A (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
JP7370310B2 (ja) 熱硬化性樹脂組成物及びこれを用いたプリプレグ、積層シート、並びに印刷回路基板
CN107771125B (zh) 电路材料和由其形成的制品
TWI780176B (zh) 銅箔基板和包含它的印刷電路板
JP7385344B2 (ja) 熱硬化性樹脂組成物及び多層基板
JP2020023714A (ja) 樹脂材料及び多層プリント配線板
JP2005089691A (ja) 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
JP2016540851A (ja) 耐熱性及び低誘電損失特性を有する熱硬化性樹脂組成物、これを用いたプリプレグ及び銅張積層板
KR20100136544A (ko) 접합이 향상된 회로 재료, 그 회로 재료의 제조 방법 및 그 제조 방법으로부터 생성된 물품
TWI835723B (zh) 樹脂材料、積層膜及多層印刷佈線板
CN113490596A (zh) 树脂组合物、预浸料、覆金属箔层叠板、树脂复合片及印刷电路板
JP6853370B2 (ja) 表面処理銅箔および銅張積層基板
JP2022161968A (ja) 樹脂材料及び多層プリント配線板
WO2016088744A1 (ja) 樹脂シート及びプリント配線板
WO2020230870A1 (ja) 銅張積層板、樹脂付銅箔、および、それらを用いた回路基板
JP6608908B2 (ja) 樹脂材料及び多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210311

R150 Certificate of patent or registration of utility model

Ref document number: 6853370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250