JP6853124B2 - 対基板作業システム、および対基板作業装置 - Google Patents

対基板作業システム、および対基板作業装置 Download PDF

Info

Publication number
JP6853124B2
JP6853124B2 JP2017116149A JP2017116149A JP6853124B2 JP 6853124 B2 JP6853124 B2 JP 6853124B2 JP 2017116149 A JP2017116149 A JP 2017116149A JP 2017116149 A JP2017116149 A JP 2017116149A JP 6853124 B2 JP6853124 B2 JP 6853124B2
Authority
JP
Japan
Prior art keywords
board
log
control unit
memory
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017116149A
Other languages
English (en)
Other versions
JP2019003335A (ja
Inventor
将一 三浦
将一 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2017116149A priority Critical patent/JP6853124B2/ja
Publication of JP2019003335A publication Critical patent/JP2019003335A/ja
Application granted granted Critical
Publication of JP6853124B2 publication Critical patent/JP6853124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本明細書は、基板に部品を実装するための対基板作業を実施する対基板作業システム、および、対基板作業システムを構成する対基板作業装置に関し、より詳細には、動作状況を表すログ情報の取得に関する。
プリント配線が施された基板に部品を実装するための諸作業(以下、対基板作業と称する)を実施して、回路基板を量産する技術が普及している。対基板作業を実施する対基板作業装置として、はんだ印刷装置、部品装着装置、リフロー装置、基板検査装置などがある。これらの対基板作業装置を連結して対基板作業システムを構成することが一般的になっている。対基板作業装置は、一般的に、対基板作業の実施を制御する制御部を備える。さらに、制御部は、対基板作業を実施している動作状況を表すログ情報を取得して、メモリに記憶することが多い。この種のログ情報の取得および記憶に関する技術例が特許文献1、2に開示されている。
特許文献1の半導体製造制御装置は、共通変数領域内の所定領域の内容を定期的に書き換えるメインCPUと、所定領域の内容が変化しないときにメインCPUの処理を代行するサブメインCPUとを有する。実施例には、メインCPUがダウンしたと判断した場合に、サブメインCPUがメインCPUに対応したメモリの情報を取得し、その情報に基づき総合管理を代行する構成が開示されている。これによれば、メインCPUの停止から立ち上げまでに要する時間の浪費を防ぐとともに、停止原因に対して適切な対処を行える、とされている。
また、特許文献2の半導体露光装置において、装置の制御系統は、各ユニットの動作を直接的に制御するユニット用CPUと、各ユニット用CPUを制御する上位のマスタCPUとを含む。そして、各ユニットは、ユニット用CPUを単独でリセットする手段と、リセットによるデータ消去から特定データを保護する手段とを備え、マスタCPUは、保護された特定データを取得する手段を備える。これによれば、ユニット用CPUの各種データを捨て去ることなく有効に利用することにより、短時間で的確に原因を追及できる、とされている。
特開平5−298152号公報 特開平4−91423号公報
ところで、特許文献1では、通常時に総合管理の制御を行うメインCPUと、メインCPUがダウンした制御異常時に総合管理を代行するサブメインCPUを有することで、信頼性を向上させている。しかしながら、サブメインCPUは、制御異常時の信頼性を高めるものであって、通常時には動作しない。このため、サブメインCPUによって装置のコストが大幅に増加し、コストパーフォマンスに課題が生じる。
また、特許文献2では、各ユニット用CPUで制御異常が発生してリセットする場合に、通常であれば消去される特定データをマスタCPUで取得することができる。しかしながら、マスタCPUで制御異常が発生した場合には、対応することができない。つまり、マスタCPUの制御状況を監視するために別のCPUが必要となり、やはり装置のコストが増加する。
本明細書では、制御異常が発生したときの即応性を高めつつ、システム構成や装置構成を簡素化してコストの増加を抑制した対基板作業システム、およびこの対基板作業システムを構成する対基板作業装置を提供することを解決すべき課題とする。
本明細書は、基板に所定の対基板作業を実施する対基板作業装置を含む複数の装置で構成された対基板作業システムであって、それぞれの前記装置に設けられて、それぞれの前記装置の動作を制御するとともに、それぞれの前記装置の動作状況を表すログ情報をメモリに記憶する制御部と、複数の前記装置のうちの第1装置の第1制御部に制御異常が発生したときに、複数の前記装置のうちの第2装置の第2制御部からの制御にしたがって、前記第1装置の第1ログ情報を前記メモリから取得するログ取得部と、を備える対基板作業システムを開示する。
また、本明細書は、基板に所定の対基板作業を実施する対基板作業装置であって、前記対基板作業の実施を制御するとともに、前記対基板作業の実施状況を表すログ情報をメモリに記憶する制御部と、他の第3装置の第3制御部に制御異常が発生したときに、前記制御部からの制御にしたがって前記第3装置にアクセスし、前記第3装置の動作状況を表す第3ログ情報を取得して前記メモリに記憶するログ記憶部、および、前記制御部に制御異常が発生したときに、前記第3装置の前記第3制御部からの制御にしたがって、前記メモリから前記ログ情報を読み出して転送するログ読み出し部、の少なくとも一方と、を備える対基板作業装置を開示する。
本明細書で開示する対基板作業システムや対基板作業装置によれば、或る装置の制御部に制御異常が発生したときに、別の装置の制御部からの制御にしたがって、ログ取得部は或る装置のログ情報を取得することができる。したがって、制御異常が発生したときのログ情報を逸失することがなく、制御異常に対する即応性が高められる。さらに、ログ取得部は、対基板作業システムや対基板作業装置が元々有する機能の応用によって実現可能であり、CPU等を追加して設置する必要がない。したがって、システム構成や装置構成は簡素化され、コストの増加が抑制される。
第1実施形態の対基板作業システムの全体構造を示す斜視図である。 第1実施形態の対基板作業システムの制御の構成を示すブロック図である。 部品装着装置の装着制御部の動作フローを示すフロー図である。 ベース装置のベース制御部の動作フローを示すフロー図である。 第1実施形態の対基板作業システムの全体動作を説明する図である。 第2実施形態の対基板作業システムの制御の構成を示すブロック図である。
1.第1実施形態の対基板作業システム1の全体構造
第1実施形態の対基板作業システム1について、図1〜図5を参考にして説明する。図1は、第1実施形態の対基板作業システム1の全体構造を示す斜視図である。対基板作業システム1は、ベース装置2および4台の部品装着装置3で構成される。図1の左上から右下に向かう方向が基板Kを搬送するX軸方向であり、左下から右上に向かう方向が部品装着装置3の前後方向となるY軸方向である。
ベース装置2は、大きな矩形状に形成されている。ベース装置2は、内部にベース制御部6(図2参照)を有する。ベース装置2の上側に、4台の同一構造の部品装着装置3が列設される。それぞれの部品装着装置3は、対基板作業として、部品の装着作業を実施する。部品装着装置3は、基板搬送装置31、部品供給装置32、部品移載装置33、部品カメラ34、装着制御部5、および機台39などで構成される。
基板搬送装置31は、部品装着装置3のY軸方向の中央付近に、機台39上をX軸方向に横断して配設される。基板搬送装置31は、第1搬送レーン311および第2搬送レーン312を有する。各搬送レーンは、一対のガイドレール、基板Kを搬送する一対のコンベアベルト、基板Kを位置決めするクランプ装置などで構成される。
部品供給装置32は、部品装着装置3の前側に着脱可能に装備される。部品供給装置32は、Y軸方向に延在する複数のフィーダ装置321がX軸方向に列設されて構成される。フィーダ装置321は、供給リール322からキャリアテープを繰り出して、部品を供給する。部品供給装置32は、フィーダ装置321のいくつかをトレイ式装置に置換することが可能となっている。トレイ式装置は、複数の部品を載置したトレイを用いて、部品を供給する。
部品移載装置33は、ロータリツール331およびX−Y駆動機構332などで構成される。ロータリツール331は、X−Y駆動機構332によって、水平二方向に駆動される。ロータリツール331は、下側に複数本の吸着ノズルを有する。各吸着ノズルは、部品供給装置32から部品を吸着して、基板搬送装置31が位置決めした基板Kの上面に装着する。部品移載装置33は、ロータリツール331に代えて、挟持式装着具を有してもよい。
部品カメラ34は、基板搬送装置31と部品供給装置32との間の機台39の上面に、上向きに設けられている。部品カメラ34は、複数本の吸着ノズルがそれぞれ部品を吸着して基板Kに移動する途中の状態を撮影する。これにより、部品カメラ34は、複数本の吸着ノズルにそれぞれ保持された部品を一括して撮像できる。取得された撮像データは画像処理されて、部品の吸着状態が確認される。
装着制御部5は、装着作業の詳細な手順や方法を記述したジョブデータに基づいて、装着作業に関連する各種の動作(装着動作)を制御する。装着制御部5は、基板搬送装置31、部品供給装置32、部品移載装置33、および部品カメラ34に各種の指令を送信するとともに、動作状況などに関する情報を受信する。
2.第1実施形態の対基板作業システム1の制御の構成
図2は、第1実施形態の対基板作業システム1の制御の構成を示すブロック図である。図示されるように、4台の部品装着装置3の装着制御部5は、ベース装置2のベース制御部6に通信接続されている。4台の部品装着装置3は、制御の構成も同一であるので、以降では1台について説明する。ベース制御部6は、さらに、上位のホストコンピュータ9に通信接続されている。部品装着装置3は第1装置に相当し、ベース装置2は第2装置に相当する。
装着制御部5には、第1メモリ51および第1メモリ共有部52が付設される。第1メモリ共有部52は、ログ読み出し部53の機能を含む。装着制御部5は、装着動作を制御するとともに、動作状況を表す第1ログ情報を取得して第1メモリ51に記憶する。第1ログ情報は、基板搬送装置31、部品供給装置32、部品移載装置33、および部品カメラ34の少なくとも一つの動作状況を表す。第1メモリ共有部52は、第1メモリ51にバス接続される。第1メモリ共有部52は、自律的に動作せず、通常時に装着制御部5からの制御指令C1にしたがって第1メモリ51にアクセスする。
ベース制御部6は、情報および指令の受け渡し動作を制御する。詳述すると、ベース制御部6は、4台の部品装着装置3の各装着制御部5から受け取った情報を適宜編集して、ホストコンピュータ9に送信する。また、ベース制御部6は、ホストコンピュータ9からの指令を中継して、各装着制御部5に受け渡す。
ベース制御部6には、第2メモリ61および第2メモリ共有部62が付設される。第2メモリ共有部62は、ログ記憶部63の機能を含む。ベース制御部6は、情報及び指令の受け渡し動作を制御するとともに、動作状況を表す第2ログ情報を取得して、第2メモリ61に記憶する。第2メモリ共有部62は、第2メモリ61にバス接続される。第2メモリ共有部62は、自律的に動作せず、通常時にベース制御部6からの制御指令C2にしたがって第2メモリ61にアクセスする。
第1メモリ共有部52と第2メモリ共有部62の間は、情報伝送ケーブル7で接続され、高速での情報伝送が可能となっている。情報伝送の方式として、ダイレクトメモリアクセスと呼ばれる方式を適用でき、これに限定されない。情報伝送ケーブル7を経由する情報転送速度は、装着制御部5とベース制御部6の間の通信速度よりも高速である。したがって、第1メモリ51と第2メモリ61の間で大量の情報を転送する場合、通信によらず、情報伝送ケーブル7を経由する情報転送が行われる。これにより、通信による場合と比較して、転送所要時間が短縮される。
第2メモリ共有部62のログ記憶部63は、ベース制御部6からログ取得指令C3を受け取ったときに、ログ取得指令C3を第1メモリ共有部52のログ読み出し部53に転送する。第1メモリ共有部52のログ読み出し部53は、ログ取得指令C3にしたがい、第1メモリ51から第1ログ情報を読み出して転送する。ログ記憶部63は、転送された第1ログ情報を受け取って、第2メモリ61に記憶する。ログ取得指令C3は、実質的に、第1メモリ51の指定領域のメモリ内容を第2メモリ61の指定領域に転写する指令である。ログ読み出し部53およびログ記憶部63は、ログ取得部を構成する。
3.第1実施形態の対基板作業システム1の動作および作用
次に、対基板作業システム1の動作および作用について、第1ログ情報の取り扱いを主にして説明する。図3は、部品装着装置3の装着制御部5の動作フローを示すフロー図である。装着制御部5は、装着動作の制御と並行して、図3に示される動作フローを実行する。図3のステップS1で、装着制御部5は、内蔵のタイマをリセットスタートさせて、経過時間T1の計時を開始する。次のステップS2で、装着制御部5は、第1ログ情報を取得して、第1メモリ51に記憶する。
次のステップS3で、装着制御部5は、経過時間T1が一定時間TDに達したか否か判定する。一定時間TDとして10秒を例示でき、これに限定されない。装着制御部5は、経過時間T1が一定時間TDに達していない場合に、動作フローの実行をステップS2に戻す。装着制御部5は、経過時間T1が一定時間TDに達するまで、ステップS2およびステップS3で構成されるループを繰り返す。
経過時間T1が一定時間TDに達すると、装着制御部5は、動作フローの実行をステップS3からステップS4に進める。ステップS4で、装着制御部5は、ハートビート信号HBをベース制御部6に送信する。ハートビート信号HBは、装着制御部5が正常に動作していることを表す信号である。この後、装着制御部5は、動作フローの実行をステップS1に戻して、以下繰り返し動作する。
装着制御部5が正常に動作している間、一定時間TDの間に多数の第1ログ情報が記憶される。かつ、一定時間TDごとに、ハートビート信号HBが送信される。また、装着制御部5に制御異常が発生すると、ハートビート信号HBが送信されなくなる。さらに、第1ログ情報の記憶動作も途切れる。なお、一定時間TDごとにハートビート信号HBを送信する別法として、装着制御部5に付属されたタイマ割り込み機能を利用してもよい。
制御異常が発生した直前の第1ログ情報は、部品装着装置3で発生した異常現象の解明や原因の特定、対策の立案などに関して、重要な判断材料となる。にもかかわらず、制御異常が発生した装着制御部5は、第1メモリ51から第1ログ情報を読み出せない。この問題点への対策として、ログ読み出し部53およびログ記憶部63が設けられる。
図4は、ベース装置2のベース制御部6の動作フローを示すフロー図である。ベース制御部6は、情報および指令の受け渡し動作の制御と並行して、図4に示される動作フローを実行する。図4のステップS11で、ベース制御部6は、内蔵のタイマをリセットスタートさせて、待機時間T2の計時を開始する。次のステップS12で、ベース制御部6は、装着制御部5がハートビート信号HBを送信しているか否かに関わらず、受信処理を試行する。次のステップS13で、ベース制御部6は、ハートビート信号HBを受信したか否かに応じて、動作フローの分岐先を制御する。ハートビート信号HBを受信した場合、ベース制御部6は、動作フローの実行をステップS11に戻す。
ハートビート信号HBを受信しなかった場合のステップS14で、ベース制御部6は、待機時間T2が所定時間TWに達したか否か判定する。所定時間TWは、一定時間TDよりも長く設定されている。一定時間TDが10秒である場合の所定時間TWとして12秒を例示でき、これに限定されない。ベース制御部6は、待機時間T2が所定時間TWに達していないと、動作フローの実行をステップS12に戻す。
ベース制御部6は、ステップS12〜ステップS14で構成されるループを繰り返し、途中でハートビート信号HBを受信すると,動作フローの実行をステップS13からステップS11に戻す。装着制御部5が正常に動作している間、ベース制御部6は、一定時間TDごとにハートビート信号HBを受信する。このとき、ステップS11でタイマのリセットスタートが繰り返されるため、待機時間T2は、所定時間TWに達しない。
ところが、装着制御部5に制御異常が発生すると、ベース制御部6は、ハートビート信号HBを受信しなくなる。これにより、ループが繰り返されて待機時間T2が所定時間TWに達する。すると、ベース制御部6は、動作フローの実行をステップS14からステップS15に進める。ステップS15で、ベース制御部6は、ログ取得指令C3をログ記憶部63に指令する。次のステップS16で、ログ記憶部63およびログ読み出し部53が共同して動作する。これにより、第1メモリ51の第1ログ情報は、情報伝送ケーブル7を経由して転送され、第2メモリ61に記憶される。次のステップS17で、ベース制御部6は、制御異常が発生した旨を通知して、動作フローを終了する。
図5は、第1実施形態の対基板作業システム1の全体動作を説明する図である。図5の左側から右側へと、ベース制御部6、装着制御部5、ログ記憶部63、およびログ読み出し部53が並んでいる。また、図5の上側から下側へと、時間が経過する。図5の例で、装着制御部5は、ハートビート信号HBを3回送信した後に、制御異常が発生している。制御異常が発生した以降、装着制御部5は、ハートビート信号HBを送信しない。
このため、ベース制御部6は、3回目のハートビート信号HBを受信してから所定時間TWが経過した後に、ログ取得指令C3を指令する。そのすぐ後に、ベース制御部6は、制御異常が発生した旨を通知し、停止してオペレータを待つ。ログ取得指令C3は、ログ記憶部63を経由してログ読み出し部53まで転送される。これによりログ読み出し部53は、第1メモリ51にアクセスして第1ログ情報を読み出し、ログ記憶部63に転送する。ログ記憶部63は、第2メモリ61にアクセスして、第1ログ情報を記憶する。
この後、通知を受けたオペレータは、装着制御部5に制御異常が発生してベース制御部6が停止した状況を把握する。オペレータは、ベース制御部6を操作して、第2メモリ61から第1ログ情報を読み出すことができる。第1ログ情報は、装着制御部5に制御異常が発生した直前の情報を含んでいる。
第1実施形態の対基板作業システム1によれば、部品装着装置3の装着制御部5に制御異常が発生したときに、ベース装置2のベース制御部6からの制御にしたがって、部品装着装置3の第1ログ情報を取得することができる。したがって、制御異常が発生した直前の第1ログ情報を逸失することがない。これにより、異常現象の解明や原因の特定、対策の立案などが効率的に実施される。例えば、重要な判断材料となる第1ログ情報が有ることによって、異常現象が明確に解明される。また例えば、原因を特定して対策を立案するまでの時間が短縮される。したがって、制御異常に対する即応性が高められる。
さらに、ログ読み出し部53およびログ記憶部63は、対基板作業システム1が元々有する第1メモリ共有部52および第2メモリ共有部62の機能の応用によって実現される。したがって、CPU等を追加して設置する必要がない。これにより、システム構成が簡素化されて、コストの増加が抑制される。
4.第2実施形態の対基板作業システム1A
次に、第2実施形態の対基板作業システム1Aについて、第1実施形態と異なる点を主にして説明する。第1実施形態では、ベース装置2のベース制御部6が部品装着装置3の第1ログ情報を取得するという、一方向のログ情報取得機能が実現されている。これに対して、第2実施形態では、2台の部品装着装置3がペアとなって、双方向のログ情報取得機能を備える。
図6は、第2実施形態の対基板作業システム1Aの制御の構成を示すブロック図である。図6において、第1部品装着装置3Aと第2部品装着装置3Bがペアとなり、第3部品装着装置3Cと第4部品装着装置3Dがペアとなっている。以降では、第1部品装着装置3Aが第1装置に相当し、第2部品装着装置3Bが第2装置に相当する態様について詳述する。第2実施形態において、ベース制御部6Aは、第1実施形態と同様に、情報および指令の受け渡し動作を制御する。ただし、ベース制御部6Aは、メモリ61Aが付設されているが、メモリ共有部が付設されない。
第1部品装着装置3Aの装着制御部5Aには、第1メモリ51Aおよび第1メモリ共有部52Aが付設される。第1メモリ共有部52Aは、ログ読み出し部55の機能を含む。装着制御部5Aは、装着動作を制御するとともに、動作状況を表す第1ログ情報を取得して第1メモリ51Aに記憶する。第1メモリ共有部52Aは、第1メモリ51Aにバス接続される。第1メモリ共有部52Aは、自律的に動作せず、通常時に装着制御部5Aからの制御指令C1にしたがって第1メモリ51Aにアクセスする。
同様に、第2部品装着装置3Bの装着制御部5Bには、第2メモリ51Bおよび第2メモリ共有部52Bが付設される。第2メモリ共有部52Bは、ログ記憶部57の機能を含む。装着制御部5Bは、装着動作を制御するとともに、動作状況を表す第2ログ情報を取得して第2メモリ51Bに記憶する。第2メモリ共有部52Bは、第2メモリ51Bにバス接続される。第2メモリ共有部52Bは、自律的に動作せず、通常時に装着制御部5Bからの制御指令C4にしたがって第2メモリ51Bにアクセスする。
装着制御部5Aと装着制御部5Bの間は、通信接続される。第1メモリ共有部52Aと第2メモリ共有部52Bの間は、情報伝送ケーブル7Aで接続され、高速での情報伝送が可能となっている。情報伝送ケーブル7Aを経由する情報転送速度は、装着制御部5Aと装着制御部5Bの間の通信速度よりも高速である。したがって、第1メモリ51Aと第2メモリ51Bの間で大量の情報を転送する場合、通信によらず、情報伝送ケーブル7Aを経由する情報転送が行われる。これにより、通信による場合と比較して、転送所要時間が短縮される。
第2メモリ共有部52Bのログ記憶部57は、装着制御部5Bからログ取得指令C5を受け取ったときに、ログ取得指令C5を第1メモリ共有部52Aのログ読み出し部55に転送する。第1メモリ共有部52Aのログ読み出し部55は、ログ取得指令C5にしたがい、第1メモリ51Aから第1ログ情報を読み出して転送する。ログ記憶部57は、転送された第1ログ情報を受け取って、第2メモリ51Bに記憶する。ログ読み出し部55およびログ記憶部57は、第1部品装着装置3Aから第2部品装着装置3Bに向かう一方向のログ取得部を構成する。
また、ログ記憶部57は、ログ読み出し部58の機能を兼ね備える。さらに、ログ読み出し部55はログ記憶部56の機能を兼ね備える。これらの機能について詳述する。ログ記憶部56は、装着制御部5Aからログ取得指令C6を受け取ったときに、ログ取得指令C6をログ読み出し部58に転送する。ログ読み出し部58は、ログ取得指令C6にしたがい、第2メモリ51Bから第2ログ情報を読み出して転送する。ログ記憶部56は、転送された第2ログ情報を受け取って、第1メモリ51Aに記憶する。ログ読み出し部58およびログ記憶部56は、第2部品装着装置3Bから第1部品装着装置3Aに向かう他方向のログ取得部を構成する。
第1部品装着装置3Aの装着制御部5Aで制御異常が発生したとき、一方向のログ取得部が動作する。第2部品装着装置3Bの装着制御部5Bで制御異常が発生したとき、他方向のログ取得部が動作する。一方向および他方向にログ情報を取得する動作および作用は、第1実施形態と同様であるので、説明は省略する。
第2実施形態の対基板作業システム1Aでは、装着制御部5Aおよび装着制御部5Bの一方に制御異常が発生したときに、他方からの制御にしたがって、第1ログ情報または第2ログ情報を取得することができる。したがって、第1実施形態と同様、制御異常に対する即応性が高められる。さらに、ログ読み出し部(55、58)およびログ記憶部(56、57)は、対基板作業システム1Aが元々有する第1メモリ共有部52Aおよび第2メモリ共有部52Bの機能の応用によって実現される。これにより、システム構成が簡素化されて、コストの増加が抑制される。
5.実施形態の応用および変形
なお、第1実施形態において、所定時間TWとして、12秒に代え22秒を設定してもよい。この態様では、ベース制御部6は、ハートビート信号HBを2回続けて受信できなかった場合に、ログ取得指令C3を指令する。これによれば、一過性の通信障害によるハートビート信号HBの1回だけの未受信は、制御異常と誤解されない。また、第2実施形態で説明した第1部品装着装置3Aや第2部品装着装置3Bは、ログ記憶部およびログ読み出し部の少なくとも一方を備える実施形態の部品装着装置となっている。さらに、対基板作業システム(1、1A)は、部品装着装置3以外の対基板作業装置を含んでもよい。第1および第2実施形態は、その他にも様々な応用や変形が可能である。
1、1A:対基板作業システム 2:ベース装置 3:部品装着装置 3A:第1部品装着装置 3B:第2部品装着装置 31:基板搬送装置 32:部品供給装置 33:部品移載装置 34:部品カメラ 5、5A、5B:装着制御部 51、51A:第1メモリ 51B:第2メモリ 52、52A:第1メモリ共有部 52B:第2メモリ共有部 53、55、58:ログ読み出し部 56、57:ログ記憶部 6、6A:ベース制御部 61:第2メモリ 62:第2メモリ共有部 63:ログ記憶部 7、7A:情報伝送ケーブル C3、C5、C6:ログ取得指令 HB:ハートビート信号 T1:経過時間 T2:待機時間 TD:一定時間 TW:所定時間

Claims (5)

  1. 基板に所定の対基板作業を実施する対基板作業装置を含む複数の装置で構成された対基板作業システムであって、
    それぞれの前記装置に設けられて、それぞれの前記装置の動作を制御するとともに、それぞれの前記装置の動作状況を表すログ情報をメモリに記憶する制御部と、
    複数の前記装置のうちの第1装置の第1制御部に制御異常が発生したときに、複数の前記装置のうちの第2装置の第2制御部からの制御にしたがって、前記第1装置の第1ログ情報を前記メモリから取得するログ取得部と、
    を備える対基板作業システム。
  2. 前記メモリは、
    前記第1装置に設けられて前記第1装置の前記第1ログ情報が記憶される第1メモリ、および、
    前記第2装置に設けられて前記第2装置の第2ログ情報が記憶される第2メモリを含み、
    前記ログ取得部は、
    前記第1装置に設けられ、前記第1メモリから前記第1ログ情報を読み出して転送するログ読み出し部、および、
    前記第2装置に設けられ、転送された前記第1ログ情報を受け取って前記第2メモリに記憶するログ記憶部を含む、
    請求項1に記載の対基板作業システム。
  3. 前記ログ記憶部は、前記第2メモリから前記第2ログ情報を読み出して転送するログ読み出し機能を有し、
    前記ログ読み出し部は、転送された前記第2ログ情報を受け取って前記第1メモリに記憶するログ記憶機能を有し、
    前記ログ取得部は、前記第1装置および前記第2装置の間で前記ログ情報の双方向の取得が可能である、
    請求項2に記載の対基板作業システム。
  4. 前記第1装置の前記第1制御部と、前記第2装置の前記第2制御部の間は通信接続されており、
    前記ログ読み出し部と前記ログ記憶部の間の情報転送速度は、前記第1制御部と前記第2制御部の間の通信速度よりも高速である、
    請求項2または3に記載の対基板作業システム。
  5. 基板に所定の対基板作業を実施する対基板作業装置であって、
    前記対基板作業の実施を制御するとともに、前記対基板作業の実施状況を表すログ情報をメモリに記憶する制御部と、
    他の第3装置の第3制御部に制御異常が発生したときに、前記制御部からの制御にしたがって前記第3装置にアクセスし、前記第3装置の動作状況を表す第3ログ情報を取得して前記メモリに記憶するログ記憶部、および、
    前記制御部に制御異常が発生したときに、前記第3装置の前記第3制御部からの制御にしたがって、前記メモリから前記ログ情報を読み出して転送するログ読み出し部、の少なくとも一方と、
    を備える対基板作業装置。
JP2017116149A 2017-06-13 2017-06-13 対基板作業システム、および対基板作業装置 Active JP6853124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017116149A JP6853124B2 (ja) 2017-06-13 2017-06-13 対基板作業システム、および対基板作業装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017116149A JP6853124B2 (ja) 2017-06-13 2017-06-13 対基板作業システム、および対基板作業装置

Publications (2)

Publication Number Publication Date
JP2019003335A JP2019003335A (ja) 2019-01-10
JP6853124B2 true JP6853124B2 (ja) 2021-03-31

Family

ID=65006094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017116149A Active JP6853124B2 (ja) 2017-06-13 2017-06-13 対基板作業システム、および対基板作業装置

Country Status (1)

Country Link
JP (1) JP6853124B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940624B2 (ja) * 2005-10-19 2012-05-30 日本電気株式会社 相互監視システム、相互監視装置、相互監視方法およびプログラム
JP4359290B2 (ja) * 2006-03-15 2009-11-04 パナソニック株式会社 実装方法、実装プログラム、部品実装機
JP5510655B2 (ja) * 2010-06-16 2014-06-04 コニカミノルタ株式会社 画像処理装置
JP5923987B2 (ja) * 2012-01-06 2016-05-25 オムロン株式会社 ノード装置およびネットワークシステム
JP5845416B2 (ja) * 2012-08-22 2016-01-20 パナソニックIpマネジメント株式会社 実装基板の製造方法
JP6330607B2 (ja) * 2014-09-30 2018-05-30 富士通株式会社 情報処理システム,ロギング制御プログラム及びロギング制御方法
JP2017091456A (ja) * 2015-11-17 2017-05-25 富士通株式会社 制御装置、制御プログラムおよび制御方法

Also Published As

Publication number Publication date
JP2019003335A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
EP2922380B1 (en) Substrate production state monitoring device
WO2015063880A1 (ja) 部品実装ライン管理装置
JP2006339388A (ja) 実装作業の管理方法、実装ラインおよび実装機
JP2021185637A (ja) 実装関連装置及び実装システム
JP5822819B2 (ja) 電子部品の実装方法、および表面実装機
JP2007013033A (ja) 実装ラインの管理方法
JP2007281227A (ja) 実装機における部品供給装置の配置設定方法
JP6975327B2 (ja) 部品実装ライン
JP6853124B2 (ja) 対基板作業システム、および対基板作業装置
JP6230820B2 (ja) 基板作業機
JP6294891B2 (ja) 搭載位置最適化プログラム
JP2017183585A (ja) 生産処理の最適化装置および電子部品装着機
JP4907493B2 (ja) 実装条件決定方法および実装条件決定装置
JP6792393B2 (ja) 部品実装ラインの地震発生時緊急停止システム
WO2014128968A1 (ja) 電子回路部品実装方法および実装システム
JP6424236B2 (ja) 対基板作業管理装置
JP6960575B2 (ja) 部品実装システムにおける実装基板の製造方法および部品実装方法
JP7197705B2 (ja) 実装装置、実装システム及び検査実装方法
JP2008153292A (ja) 多連結モジュール型表面実装装置及び多連結型表面実装機システム
JP6472805B2 (ja) 対基板作業装置
JP2017208367A (ja) 部品実装システムおよび部品実装方法
JP6760790B2 (ja) 表面実装機
JP6584506B2 (ja) 部品実装機に装備されるコントローラ
JP2017135429A (ja) 電子回路部品実装方法
JP7088809B2 (ja) ワーク作業装置、ワーク作業システム、及び、ワーク作業装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210311

R150 Certificate of patent or registration of utility model

Ref document number: 6853124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250