JP6816959B2 - ビアルーティングがされたマトリクスセンサ - Google Patents

Description

[0001]本発明の実施形態は、一般的に、タッチ感知のための方法及び装置に関するもので、より特定すれば、改良された絶対的感知のためのグリッド電極を有する容量性タッチ感知装置、及びその使用方法に関する。

[0002]近接センサ装置を含む入力装置（通常、タッチパッド又はタッチセンサ装置とも称される）は、種々の電子システムに広範囲に使用されている。近接センサ装置は、典型的に、その近接センサ装置が１つ以上の入力オブジェクトの存在、位置及び／又は動きを決定するところの、しばしば表面で区画された感知領域を含む。近接センサ装置は、電子システムのインターフェイスをなすために使用される。例えば、近接センサ装置は、大型コンピューティングシステムのための入力装置としてしばしば使用される（例えば、ノートブック又はデスクトップコンピュータに一体化されるか又はその周辺にある不透明なタッチパッド）。また、近接センサ装置は、小型コンピューティングシステムにもしばしば使用される（例えば、携帯電話機に一体化されたタッチスクリーン）。

[0003]多くの近接センサ装置は、センサ電極のアレイを使用して、センサ電極に接近する指又はスタイラスのような入力オブジェクトの存在を表すキャパシタンスの変化を測定する。ある容量性具現化は、センサ電極と入力オブジェクトとの間の容量性結合の変化に基づく「自己キャパシタンス」（又は「絶対的キャパシタンス」）感知方法を使用する。種々の実施形態において、センサ電極付近の入力オブジェクトは、センサ電極付近の電界を変更し、測定される容量性結合を変化させる。１つの具現化において、絶対的容量性感知方法は、基準電圧（例えば、システム接地）に対してセンサ電極を変調し、そしてセンサ電極と入力オブジェクトとの間の容量性結合を検出することにより機能する。絶対的容量性感知方法は、近接センサ装置の表面から遠く離れたときでも、単一入力オブジェクトの存在を検出する上で非常に有効である。

[0004]他の容量性具現化では、センサ電極間の容量性結合の変化に基づく「相互キャパシタンス」（又は「トランスキャパシタンス」）感知方法が使用される。種々の実施形態において、センサ電極付近の入力オブジェクトは、センサ電極間の電界を変更して、測定される容量性結合を変化させる。ある具現化では、トランス容量性感知方法は、１つ以上の送信器センサ電極（「送信器電極」ともいう）と１つ以上の受信器センサ電極（「受信器電極」ともいう）との間の容量性結合を検出することにより機能する。送信器センサ電極は、基準電圧（例えば、システム接地）に対して変調されて、送信器信号を送信する。受信器センサ電極は、基準電圧に対して実質的に一定に保持されて、結果信号の受信を容易にする。この結果信号は、１つ以上の送信器信号、及び／又は１つ以上の環境干渉源（例えば、他の電磁信号）に対応する作用（１つ又は複数）を含む。センサ電極は、専用の送信器電極又は受信器電極であってもよいし、或いは送信器信号の送信及び結果信号の受信の両方を行うように構成されてもよい。トランス容量性感知方法は、感知領域における複数の入力オブジェクトの存在及び動きのある入力オブジェクトを検出する上で非常に有効である。しかしながら、トランス容量性感知方法は、一般的に、コンパクトな電界に依存しており、近接センサ装置の表面から離れたオブジェクトの存在又は接近を検出するには、あまり有効でない。

[0005]従って、改良型の近接センサ装置が要望される。

[0006]ここに述べる実施形態は、タッチ感知のための入力装置、処理システム及び方法を包含する。ある実施形態では、センサパターンで配置された複数の感知素子及び複数の導電性ルーティングトレース（ｒｏｕｔｉｎｇ ｔｒａｃｅ）を備えた入力装置が提供される。各導電性ルーティングトレースは、複数の感知素子の各１つと導電的に対にされる。センサのルーティングトレースは、センサパターンと同一のベースパターンで配列された複数のベース電極のベースＲＣ負荷に比して、対応する対のセンサ素子のＲＣ負荷を減少するように構成される。各ベースセンサ電極は、ベースルーティングトレースと導電的に対にされる。ベースセンサ電極及びその対のベースルーティングトレースは、そのサイズが、対にされたセンサ電極及び導電性ルーティングトレースのサイズと同じである。ベースルーティングトレースは、そのベースルーティングトレースと対にされるベースセンサ電極に終端される。

[0007]別の実施形態では、マトリクスアレイに配列された複数のセンサ電極と、そのマトリクスアレイに関連した感知領域内の入力器具の存在を検出するように構成された処理システムとを備えた入力装置が提供される。複数のセンサ電極の各々は、導電性ルーティングトレースの少なくとも１つにより、処理システムに結合される。複数の導電性ルーティングトレースのうちの第１の導電性ルーティングトレースは、複数のビア（ｖｉａ）により、複数のセンサ電極のうちの第１のセンサ電極に結合される。

[0008]別の実施形態では、マトリクスアレイに配列されてそのマトリクスアレイに関連した感知領域内の入力器具の存在を検出するように構成された複数のセンサ電極と、処理システムに結合するためのコネクタ端及び端子端を有する複数の導電性ルーティングトレースとを備えた入力装置が提供される。複数のセンサ電極の各々は、導電性ルーティングトレースの少なくとも１つにより、処理システムに結合される。複数の導電性ルーティングトレースのうちの第１の導電性ルーティングトレースは、複数のビアにより、複数のセンサ電極のうちの第１のセンサ電極に結合される。

[0009]別の実施形態では、マトリクスアレイに配列されてそのマトリクスアレイに関連した感知領域内の入力器具の存在を検出するように構成された複数のセンサ電極と、複数の導電性ルーティングトレースとを備えた入力装置が提供される。複数のセンサ電極は、少なくとも、第１のセンサ電極、第２のセンサ電極、及び第３のセンサ電極を備え、それらは、直線的に整列される。複数のセンサ電極の各々は、導電性ルーティングトレースの少なくとも１つに結合され、導電性ルーティングトレースは、第１のセンサ電極に結合された第１のルーティングトレース、第２のセンサ電極に結合された第２のルーティングトレース、及び第３のセンサ電極に結合された第３のルーティングトレースを含み、第２及び第３のルーティングトレースは、第１のセンサ電極の下に延びる。第１の導電性のラインが導電性ルーティングトレースと同一平面に配列される。第１の導電性のラインは、第１のルーティングトレースと整列され、そして第２のセンサ電極に結合されるが、第１又は第３のセンサ電極には結合されない。

[0010]本発明の前記特徴を詳細に理解できるようにするために、前記で簡単に概説した開示を、添付図面に幾つか示す実施形態を参照して詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態しか示さず、それ故、本発明は他の等しく有効な実施形態も受け容れるので、本発明の範囲を限定するものではないことに注意されたい。

入力装置の概略ブロック図である。 図１の入力装置に使用されるセンサ素子の簡単な例示的アレイを示す。 図１のセンサ素子のセンサ電極の簡単な断面図で、ビアによりセンサ電極に結合されたルーティングトレースを示す図である。 図３に対応する導電性ルーティングトレースとビアとセンサ電極の間の接続及び構成を概略的に示す簡単な透過的上面図である。 図１の入力装置に使用されるベースパターンで配列されたベース導電性ルーティングトレースとベースビアとベースセンサ電極の間の接続及び構成を概略的に示す簡単な透過的上面図である。 ベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する別の実施形態により、図１の入力装置に使用される導電性ルーティングトレースとビアとセンサ電極の間の接続及び構成を概略的に示す簡単な透過的上面図である。 ベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する別の実施形態により、図１の入力装置に使用される導電性ルーティングトレースとビアとセンサ電極の間の接続及び構成を概略的に示す簡単な透過的上面図である。 ベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する別の実施形態により、図１の入力装置に使用される導電性ルーティングトレースとビアとセンサ電極の間の接続及び構成を概略的に示す簡単な透過的上面図である。 ベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する別の実施形態により、図１の入力装置に使用される導電性ルーティングトレースとビアとセンサ電極の間の接続及び構成を概略的に示す簡単な透過的上面図である。

[0020]理解を容易にするため、図面に対して共通な同一の要素を指示するのに、できるだけ、同じ参照番号を使用している。ある実施形態に開示される要素は、特に指示なく、他の実施形態にも便利に利用されるものとする。ここで参照する図面は、特に指示のない限り、正しい縮尺で描かれたものではないと理解されたい。また、図面は、表示及び説明を明瞭化するために、しばしば簡単化され且つ細部及び成分が省略される。図面及び討議は、以下の原理を説明するのに役立ち、同じ呼称で同じ要素を示す。

[0021]以下の詳細な説明は、性質上、単なる例示に過ぎず、本発明、又は本発明の適用及び使用を限定するものではない。更に、前記技術分野、背景、簡単な概要又は以下の詳細な説明に表現され又は暗示された理論によって縛られることはない。

[0022]本発明の技術の種々の実施形態は、有用性を改善するための入力装置及び方法を提供する。特に、ここに述べる実施形態は、好都合にも、改善されたＲＣ負荷特性を有する。その改善されたＲＣ負荷特性は、電力消費を減少し、安定化時間を短縮すると共に、バックグランドキャパシタンスを減少することができる。

[0023]図１は、本発明技術の実施形態による入力装置１００の概略ブロック図である。一実施形態では、入力装置１００は、一体型感知装置を含むディスプレイ装置を備えている。本開示のここに示す実施形態は、ディスプレイ装置と一体化されて示されているが、本発明は、ディスプレイ装置と一体化されない入力装置で実施されてもよいことが意図される。入力装置１００は、電子システム１５０へ入力を与えるように構成される。本書で使用する「電子システム」（又は「電子デバイス」）という語は、情報を電子的に処理できるシステムを広く指す。電子システムの幾つかの非限定例は、全てのサイズ及び形状のパーソナルコンピュータ、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、タブレット、ウェブブラウザ、ｅ−ブックリーダー、及びパーソナルデジタルアシスタント（ＰＤＡ）を含む。付加的な例示的電子システムは、複合入力装置、例えば、入力装置１００及び個別のジョイスティック又はキースイッチを含む物理的キーボードを含む。更に別の例示的電子システムは、周辺装置、例えば、データ入力装置（リモートコントロール及びマウスを含む）及びデータ出力装置（ディスプレイスクリーン及びプリンタを含む）を含む。他の例は、リモートターミナル、キオスク、及びビデオゲーム機（例えば、ビデオゲームコンソール、ポータブルゲーム装置、等）を含む。他の例は、通信装置（スマートホンのような携帯電話機を含む）、及びメディア装置（レコーダー、エディタ、プレーヤ、例えば、テレビジョン、セットトップボックス、音楽プレーヤ、デジタルフォトフレーム、及びデジタルカメラを含む）を含む。更に、電子システムは、入力装置に対してホストでもスレーブでもよい。

[0024]入力装置１００は、電子システムの物理的部分として具現化されても又は電子システム１５０とは物理的に個別であってもよい。必要に応じて、入力装置１００は、次のもの、即ちバス、ネットワーク、及び他のワイヤード又はワイヤレス相互接続、のうちの１つ以上を使用して、電子システムの各部分と通信することができる。例えば、Ｉ^２Ｃ、ＳＰＩ、ＳＰ／２、ユニバーサルシリアルバス（ＵＳＢ）、ブルーツース、ＲＦ、及びＩＲＤＡが含まれる。

[0025]図１において、入力装置１００は、感知領域１７０内の１つ以上の入力オブジェクト１４０により与えられる入力を感知するように構成された近接センサ装置（「タッチパッド」又は「タッチセンサ装置」とも称される）として示されている。例示的な入力オブジェクトは、図１に示すように、指及びスタイラスを含む。

[0026]感知領域１７０は、入力装置１００がユーザ入力（例えば、１つ以上の入力オブジェクト１４０により与えられるユーザ入力）を検出できるところの、入力装置１００の上、その周囲、その中及び／又はその付近のスペースを包囲する。特定の感知領域のサイズ、形状及び位置は、実施形態ごとに広範に変化し得る。ある実施形態では、感知領域１７０は、信号対雑音比が充分に正確なオブジェクト検出を妨げるまで入力装置１００の表面から１つ以上の方向にスペースへと延びる。この感知領域１７０が特定の方向に延びる距離は、種々の実施形態において、ほぼ１ｍｍ未満、数ｍｍ、数ｃｍ、又はそれ以上であり、そして使用する感知技術の形式及び望ましい精度と共に著しく変化する。従って、ある実施形態では、入力装置１００の表面との非接触、入力装置１００の入力表面（例えば、タッチ表面）との接触、ある量の力又は圧力を加えて結合された入力装置１００の入力表面との接触、及び／又はその組み合わせを含む入力が感知される。種々の実施形態では、入力表面は、センサ電極が存在するケーシングの表面、センサ電極又はケーシングの上に施されるフェースシート、等により形成される。ある実施形態では、感知領域１７０は、入力装置１００の入力面に投影されたときに長方形である。

[0027]入力装置１００は、センサコンポーネントと感知技術を組み合わせて使用して、感知領域１７０におけるユーザ入力を検出する。入力装置１００は、ユーザ入力を検出するための複数の感知素子１２４を含む。この感知素子１２４は、複数のセンサ電極１２０を含むと共に、１つ以上のグリッド電極１２２を任意に含む。多数の非限定例として、入力装置１００は、容量性、弾力性、抵抗性、誘導性、磁気音響性、超音波、及び／又は光学的技術を使用する。

[0028]ある具現化は、一次元、二次元、三次元、又はそれより高次元のスペースに及ぶ画像を与えるように構成される。また、ある具現化は、特定軸又は平面に沿って入力の投影を与えるように構成される。

[0029]入力装置１００のある抵抗性具現化では、柔軟で導電性の第１層は、１つ以上のスペーサ素子により導電性の第２層から分離される。動作中に、これら層を横切って１つ以上の電圧勾配が生成される。柔軟な第１層を押すと、層間に電気的接触を生じるに充分なほどそれが撓み、層間の接触点（１つ又は複数）を反映する電圧出力が生じる。これら電圧出力は、位置情報を決定するのに使用される。

[0030]入力装置１００のある誘導性具現化では、１つ以上の感知素子１２４が共振コイル又は一対のコイルにより誘起されたループ電流をピックアップする。次いで、電流の大きさ、位相及び周波数のある組み合わせを使用して、位置情報を決定する。

[0031]入力装置１００のある容量性具現化では、電圧又は電流が加えられて電界を生成する。近傍の入力オブジェクトは、電界を変化させ、そして電圧、電流、等の変化として検出される容量性結合の検出可能な変化を生じさせる。

[0032]ある容量性具現化は、容量性感知素子１２４のアレイ、或いは他の規則的又は不規則パターンを使用して、電界を生成する。ある容量性具現化では、個別感知素子１２４が一緒にオーミック短絡されて、より大きなセンサ電極を形成する。ある容量性具現化では、均一な抵抗性である抵抗性シートが使用される。

[0033]上述したように、ある容量性具現化は、センサ電極１２０と入力オブジェクトとの間の容量性結合の変化に基づく「自己キャパシタンス」（又は「絶対的キャパシタンス」）感知方法を使用する。種々の実施形態において、センサ電極１２０付近の入力オブジェクトは、センサ電極１２０付近の電界を変更し、測定される容量性結合を変化させる。１つの具現化において、絶対的容量性感知方法は、基準電圧（例えば、システム接地）に対してセンサ電極１２０を変調し、そしてセンサ電極１２０と入力オブジェクト１４０との間の容量性結合を検出することにより、機能する。

[0034]更に、上述したように、ある容量性具現化では、センサ電極１２０間の容量性結合の変化に基づく「相互キャパシタンス」（又は「トランスキャパシタンス」）感知方法が使用される。種々の実施形態において、センサ電極１２０付近の入力オブジェクト１４０は、センサ電極１２０間の電界を変更して、測定される容量性結合を変化させる。ある具現化では、トランス容量性感知方法は、以下で更に述べるように、１つ以上の送信器センサ電極（「送信器電極」ともいう）と１つ以上の受信器センサ電極（「受信器電極」ともいう）との間の容量性結合を検出することにより、機能する。送信器センサ電極は、基準電圧（例えば、システム接地）に対して変調されて、送信器信号を送信する。受信器センサ電極は、基準電圧に対して実質的に一定に保持されて、結果信号の受信を容易にする。この結果信号は、１つ以上の送信器信号、及び／又は１つ以上の環境干渉源（例えば、他の電磁信号）に対応する作用（１つ又は複数）を含む。センサ電極１２０は、専用の送信器電極又は受信器電極であるか、或いは送信及び受信の両方を行うように構成される。

[0035]図１において、処理システム１１０は、入力装置１００の一部分として示されている。処理システム１１０は、入力装置１００のハードウェアを動作して、感知領域１７０における入力を検出するように構成される。処理システム１１０は、１つ以上の集積回路（ＩＣ）及び／又は他の回路コンポーネントの全部又は部分を備えている。（例えば、相互キャパシタンスセンサ装置の処理システムは、送信器センサ電極で信号を送信するように構成された送信器回路、及び／又は受信器センサ電極で信号を受信するように構成された受信器回路を備えている。）また、ある実施形態では、処理システム１１０は、ファームウェアコード、ソフトウェアコード、等の電子的に読み取り可能なインストラクションも備えている。ある実施形態では、処理システム１１０を構成するコンポーネントは、例えば、入力装置１００の感知素子１２４の付近に一緒に配置される。他の実施形態では、処理システム１１０のコンポーネントは、入力装置１００の感知素子１２４に接近した１つ以上のコンポーネント及びどこかにある１つ以上のコンポーネントと物理的に個別である。例えば、入力装置１００は、デスクトップコンピュータに結合された周辺装置であり、そして処理システム１１０は、デスクトップコンピュータの中央処理ユニット、及び中央処理ユニットとは個別の１つ以上のＩＣ（おそらく関連ファームウェアを伴う）において実行するように構成されたソフトウェアを備えている。別の例として、入力装置１００は、電話に物理的に一体化され、そして処理システム１１０は、電話のメインプロセッサの一部分である回路及びファームウェアを備えている。また、ある実施形態では、処理システム１１０は、入力装置１００の具現化に専用のものである。他の実施形態では、処理システム１１０は、ディスプレイスクリーンを動作し、触覚アクチュエータを駆動し、等の他の機能も遂行する。

[0036]処理システム１１０は、処理システム１１０の異なる機能を取り扱うモジュールのセットとして具現化される。各モジュールは、処理システム１１０の一部分、ファームウェア、ソフトウェア、又はその組み合わせである回路を含む。種々の実施形態では、モジュールの異なる組み合わせが使用される。例示的モジュールは、センサ電極及びディスプレイスクリーンのようなハードウェアを動作するハードウェア動作モジュール、センサ信号及び位置情報のようなデータを処理するデータ処理モジュール、及び情報をレポートするレポートモジュールを含む。更に別の例示的モジュールは、入力を検出するために感知素子１２４（１つ又は複数）を動作するよう構成されたセンサ動作モジュール、モード切り換えジェスチャーのようなジェスチャーを識別するよう構成された識別モジュール、及び動作モードを切り換えるモード切り換えモジュールを含む。

[0037]ある実施形態では、処理システム１１０は、感知領域１７０におけるユーザ入力（又はユーザ入力の欠如）に直接的に応答して、１つ以上のアクションを生じさせる。例示的アクションは、動作モードの切り換え、並びにＧＵＩアクション、例えば、カーソル移動、選択、メニューナビゲーション、及び他の機能を含む。ある実施形態では、処理システム１１０は、入力（又は入力の欠如）に関する情報を電子システムのある部分（例えば、処理システム１１０とは個別の電子システムの中央処理システムが存在する場合は、そのような個別の中央処理システム）に与える。ある実施形態では、電子システムのある部分は、処理システム１１０から受け取った情報を処理してユーザ入力に作用させ、例えば、モード切り換えアクション及びＧＵＩアクションを含む全範囲のアクションを容易にする。

[0038]例えば、ある実施形態では、処理システム１１０は、入力装置１００の感知素子１２４（１つ又は複数）を動作し、感知領域１７０の入力（又は入力の欠如）を表す電気信号を発生する。処理システム１１０は、電気信号に対して適当な量の処理を遂行して、電子システムに送られる情報を発生する。例えば、処理システム１１０は、感知素子１２４から得られたアナログ電気信号をデジタル化する。別の例として、処理システム１１０は、フィルタリング、復調、又は他の信号コンディショニングを遂行する。種々の実施形態では、処理システム１１０は、感知素子１２４（センサ電極１２０）で受け取った結果信号から直接的に容量性画像を発生する。他の実施形態では、処理システム１１０は、感知素子１２４（又はセンサ電極１２０）で受け取った結果信号を空間的にフィルタリングして（例えば、隣接素子の差、重み付けされた和を取り出して）、鮮明な又は平均化された画像を発生する。更に別の例として、処理システム１１０は、ベースラインを引くか又は考慮に入れて、情報が電気的信号とベースラインとの間の差を反映するようにする。更に別の例として、処理システム１１０は、位置情報を決定し、入力をコマンドとして認識し、手書きを認識し、等を行う。

[0039]ここで使用する「位置情報」とは、絶対的位置、相対的位置、速度、加速度及び他の形式の空間的情報を広く包含する。例示的な「ゼロ次元」位置情報は、近／遠、又は接触／非接触情報を含む。例示的な「一次元」位置情報は、軸に沿った位置を含む。例示的な「二次元」位置情報は、平面における動きを含む。例示的な「三次元」位置情報は、空間における瞬時又は平均速度を含む。更に別の例では、空間的情報の他の表現が含まれる。例えば、時間に伴う位置、動き、又は瞬時速度を追跡する履歴データを含めて、１つ以上の形式の位置情報に関する履歴データも決定され及び／又は記憶される。

[0040]ある実施形態では、入力装置１００は、処理システム１１０又は他の処理システムにより動作される付加的な入力コンポーネントで具現化される。これらの付加的な入力コンポーネントは、感知領域１７０の入力オブジェクトに対する冗長機能又は他の機能を与える。図１は、入力装置１００を使用してのアイテムの選択を容易にするのに使用されるボタン１３０を感知領域１７０付近に示している。他の形式の付加的な入力コンポーネントは、スライダー、ボール、ホイール、スイッチ、等を含む。逆に、ある実施形態では、入力装置１００は、他の入力コンポーネントを伴わずに具現化される。

[0041]ある実施形態では、入力装置１００は、タッチスクリーンインターフェイスを備え、そして感知領域１７０は、ディスプレイ装置１６０のディスプレイスクリーンのアクティブなエリアの少なくとも一部分に重畳する。例えば、入力装置１００は、ディスプレイスクリーンに重畳する実質的に透明な感知素子１２４を備え、そして関連電子システムのためのタッチスクリーンインターフェイスを形成する。ディスプレイスクリーンは、ユーザに視覚インターフェイスを表示できる任意の形式の動的ディスプレイであり、任意の形式の発光ダイオード（ＬＥＤ）、有機ＬＥＤ（ＯＬＥＤ）、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマ、エレクトロルミネセンス（ＥＬ）、又は他の表示技術を含む。入力装置１００及びディスプレイ装置１６０は、物理的素子を共有する。例えば、ある実施形態では、表示及び感知のための同じ電気的コンポーネントの幾つか（例えば、ソース、ゲート及び／又はＶ_ｃｏｍ電圧を制御するように構成されたアクティブマトリクス制御電極）が使用される。共有コンポーネントは、表示電極、基板、コネクタ、及び／又は接続部を含む。別の例として、ディスプレイ装置１６０は、処理システム１１０により部分的に又は完全に動作される。

[0042]本発明の技術の多数の実施形態を、完全に機能する装置に関して説明するが、本発明技術のメカニズムは、種々の形態でプログラム製品（例えば、ソフトウェア）として配布できることを理解されたい。例えば、本発明技術のメカニズムは、電子プロセッサにより読み取り可能な情報保持媒体（例えば、処理システム１１０により読み取り可能な非一時的コンピュータ読み取り可能な及び／又は記録／書き込み可能な情報保持媒体）においてソフトウェアプログラムとして具現化され且つ配布される。更に、本発明技術の実施形態は、配布を実施するのに使用される媒体の特定形式に関わらず、等しく適用される。非一時的な電子的に読み取り可能な媒体は、例えば、種々のディスク、メモリスティック、メモリカード、メモリモジュール、等を含む。電子的に読み取り可能な媒体は、フラッシュ、光学的、磁気的、ホログラフィー、又は他の記憶技術に基づくものである。

[0043]図２は、ある実施形態により、パターンに関連した感知領域１７０において感知を行うように構成された感知素子１２４の例示的パターンの一部分を示す。図示明瞭化及び説明のために、図２は、感知素子１２４のセンサ電極１２０を、それらの間にグリッド電極２２２が配置された簡単な長方形のパターンで示し、種々の他のコンポーネントは示していない。感知素子１２４の例示的パターンは、Ｘ列及びＹ行に配列されたセンサ電極１２０_Ｘ，Ｙのアレイ（総体的にセンサ電極１２０と称される）を含み、Ｘ及びＹは、正の整数であるが、Ｘ及びＹの一方がゼロであってもよい。感知素子１２４のパターンは、極アレイ、繰り返しパターン、非繰り返しパターン、単一の行又は列、或いは他の適当な配列のような他の構成を有する複数のセンサ電極１２０を含むことが意図される。更に、種々の実施形態では、センサ電極の数は、行から行へ及び／又は列から列へ変化し得る。ある実施形態では、センサ電極１２０の少なくとも１つの行及び／又は列が他のものからオフセットされて、他のものより少なくとも１つの方向に更に延びる。センサ電極１２０及びグリッド電極１２２は、処理システム１１０に結合され、そして感知領域１７０における入力オブジェクト１４０の存在（又はその欠如）を決定するのに使用される。

[0044]第１動作モードにおいて、センサ電極１２０（１２０−１、１２０−２、１２０−３、・・・１２０−ｎ）の配置は、絶対的感知技術により入力オブジェクトの存在を検出するのに利用される。即ち、処理システム１１０は、センサ電極１２０を変調して、変調されたセンサ電極１２０と入力オブジェクトとの間の容量性結合の変化の測定値を得、入力オブジェクトの位置を決定する。処理システム１１０は、更に、変調されたセンサ電極１２０で受信された結果信号の測定値に基づいて絶対的キャパシタンスの変化を決定するように構成される。

[0045]センサ電極１２０は、典型的に、互いにオーミック分離されると共に、グリッド電極１２２からもオーミック分離される。即ち、１つ以上の絶縁材がセンサ電極１２０（及びグリッド電極１２２）を分離し、そしてそれらが互いに電気的に短絡するのを防止する。ある実施形態では、センサ電極１２０及びグリッド電極１２２は、絶縁ギャップ２０６により分離される。センサ電極１２０及びグリッド電極１２２を分離する絶縁ギャップ２０６は、電気的絶縁材料が充填されるか、又はエアギャップとされる。ある実施形態では、センサ電極１２０及びグリッド電極１２２は、絶縁材料の１つ以上の層により垂直に分離される。他の実施形態では、センサ電極１２０及びグリッド電極１２２は、１つ以上の基板により分離され、例えば、それらが同じ基板の両側に又は異なる基板上に配置される。更に別の実施形態では、グリッド電極１２２は、同じ基板上又は異なる基板上の複数の層で構成される。ある実施形態では、第１グリッド電極が第１の基板又は基板の第１の側に形成され、そして第２グリッド電極が第２の基板又は基板の第２の側に形成される。例えば、第１グリッド電極は、ディスプレイ装置１６０のＴＦＴ層に配置された１つ以上の共通電極を含み、そして第２グリッド電極は、ディスプレイ装置１６０のカラーフィルタガラスに配置される。ある実施形態では、第１グリッド電極の寸法が第２グリッド電極の寸法に等しい。ある実施形態では、第１グリッド電極の少なくとも１つの寸法が第２グリッド電極の寸法とは異なる。例えば、第１グリッド電極は、第１及び第２のセンサ電極１２０間に配置されるように構成され、そして第２グリッド電極は、第１及び第２のセンサ電極１２０の少なくとも一方並びに第１グリッド電極に重畳するように構成される。更に、第１グリッド電極は、第１及び第２のセンサ電極１２０間に配置されるように構成され、そして第２グリッド電極は、それが第１グリッド電極のみに重畳しそして第１グリッド電極より小さくなるように構成される。

[0046]第２の動作モードでは、センサ電極１２０（１２０−１、１２０−２、１２０−３、・・・１２０−ｎ）は、グリッド電極１２２へと送信器信号が駆動されたときにトランス容量性感知技術により入力オブジェクトの存在を検出するのに使用される。即ち、処理システム１１０は、送信器信号でグリッド電極１２２を駆動し、そして各センサ電極１２０で結果信号を受信するように構成され、結果信号は、送信器信号に対応する作用を含むもので、入力オブジェクトの位置を決定するために処理システム１１０又は他のプロセッサにより使用される。

[0047]第３の動作モードでは、センサ電極１２０は、トランス容量性感知技術により入力オブジェクトの存在を検出するのに使用される送信器電極及び受信器電極のグループへと分割される。即ち、処理システム１１０は、送信器信号でセンサ電極１２０の第１グループを駆動し、そしてセンサ電極１２０の第２グループで結果信号を受信し、ここで、結果信号は、送信器信号に対応する作用を含む。結果信号は、入力オブジェクトの位置を決定するために処理システム１１０又は他のプロセッサにより使用される。

[0048]入力装置１００は、上述したモードのいずれか１つで動作するよう構成される。また、入力装置１００は、上述したモードの２つ以上の間を切り換えるように動作するようにも構成される。

[0049]容量性結合の局所的容量性感知のエリアは、「容量性ピクセル」と称される。容量性ピクセルは、第１の動作モードにおいて個々のセンサ電極１２０と基準電圧との間、第２の動作モードにおいてセンサ電極１２０とグリッド電極１２２との間、及び送信器電極及び受信器電極として使用されるセンサ電極１２０のグループ間に形成される。容量性結合は、感知素子１２４に関連した感知領域１７０における入力オブジェクト１４０の接近性及び動きと共に変化し、従って、入力装置１００の感知領域における入力オブジェクトの存在の指示子として使用される。

[0050]ある実施形態では、センサ電極１２０は、それらの容量性結合を決定するために「スキャン」される。即ち、ある実施形態では、センサ電極１２０の１つ以上が駆動されて、送信器信号を送信する。送信器は、一度に１つの送信器電極が送信を行うか、又は複数の送信器電極が同時に送信を行うように動作される。複数の送信器電極が同時に送信を行う場合には、複数の送信器電極が同じ送信器信号を送信して、実際上大きな送信器電極を効果的に形成する。或いはまた、複数の送信器電極が異なる送信器信号を送信してもよい。例えば、受信器電極の結果信号に対する合成作用を独立して決定できる１つ以上のコードスキームに基づいて複数の送信器電極が異なる送信器信号を送信してもよい。ある実施形態では、複数の送信器電極が同じ送信器信号を同時に送信する一方、受信器電極がスキャニングスキームを使用して受信を行う。

[0051]受信器センサ電極として構成されたセンサ電極１２０は、単独で又は複数で動作されて、結果信号を取得する。その結果信号は、容量性ピクセルにおける容量性結合の測定値を決定するのに使用される。処理システム１１０は、行われるべき同時測定の数並びにサポート電気的構造体のサイズを減少するためにスキャニング形態及び／又はマルチプレクス形態においてセンサ電極１２０で受信を行うように構成される。ある実施形態では、１つ以上のセンサ電極がマルチプレクサ等のスイッチング素子を経て処理システム１１０の受信器に結合される。そのような実施形態では、スイッチング素子は、処理システム１１０の内部にあってもよいし、又は処理システム１１０の外部にあってもよい。１つ以上の実施形態において、スイッチング素子は、更に、センサ電極を送信器又は他の信号及び／又は電圧電位に結合するように構成される。また、ある実施形態では、スイッチング素子は、２つ以上の受信器電極を同時に共通の受信器に結合するように構成される。

[0052]他の実施形態では、センサ電極１２０を「スキャニング」してそれら容量性結合を決定することは、１つ以上のセンサ電極を変調し、そしてその１つ以上のセンサ電極の絶対的キャパシタンスを測定することを含む。別の実施形態では、一度に２つ以上のセンサ電極が駆動され及び受信されるようにセンサ電極が動作される。そのような実施形態では、１つ以上のセンサ電極１２０の各々から絶対的容量性測定値が同時に得られる。ある実施形態では、各センサ電極１２０が同時に駆動され及び受信されて、センサ電極１２０の各々から絶対的容量性測定値が同時に得られる。種々の実施形態において、処理システム１１０は、センサ電極１２０の一部分を選択的に変調するように構成される。例えば、センサ電極は、これに限定されないが、ホストプロセッサで実行されるアプリケーション、入力装置の状態、及び感知装置の動作モードに基づいて、選択される。種々の実施形態において、処理システム１１０は、センサ電極１２０の少なくとも一部分を選択的にシールドし且つグリッド電極１２２を選択的にシールドするか、或いはグリッド電極１２２で選択的に送信しながら、他のセンサ電極１２０で選択的に受信及び／又は送信するように構成される。

[0053]容量性ピクセルからの１組の測定値は、ピクセルにおける容量性結合を表す「容量性画像」（「容量性フレーム」とも称される）を形成する。複数の時間周期にわたって複数の容量性画像が取得され、そしてそれらの間の差を使用して、感知領域における入力に関する情報を導出する。例えば、次々の時間周期にわたって取得した次々の容量性画像を使用して、感知領域に入る、感知領域を出る及び感知領域内にある１つ以上の入力オブジェクトの動きを追跡することができる。

[0054]前記実施形態のいずれかにおいて、センサ電極１２０が同時に変調されるか又は同時に受信されるように複数のセンサ電極１２０が一緒に連結されてもよい。前記方法と比較して、複数のセンサ電極を一緒に連結することは、正確な位置情報を見分けるのには使用できないコース(course)容量性画像を発生する。しかしながら、このコース容量性画像は、入力オブジェクトの存在を感知するのに使用できる。ある実施形態では、コース容量性画像は、処理システム１１０又は入力装置１００を仮眠又は低電力モードから移行させるのに使用できる。ある実施形態では、コース容量性画像は、容量性センサ集積回路を仮眠又は低電力モードから移行させるのに使用できる。別の実施形態では、コース容量性画像は、ホスト集積回路を仮眠又は低電力モードから移行させるのに使用できる。コース容量性画像は、全センサエリアに対応してもよいし、又はセンサエリアの一部分のみに対応してもよい。

[0055]入力装置１００のバックグランドキャパシタンスは、感知領域１７０内に入力オブジェクトがないことに関連した容量性画像である。バックグランドキャパシタンスは、環境及び動作条件と共に変化し、種々の仕方で推定される。例えば、ある実施形態では、感知領域１７０内に入力オブジェクトがないと決定されたとき「ベースライン画像」を取り上げ、そのデースライン画像をバックグランドキャパシタンスの推定値として使用する。バックグランドキャパシタンス又はベースラインキャパシタンスは、２つのセンサ電極間の漂遊容量性結合のために存在し、ここで、一方のセンサ電極は、変調信号で駆動され、そして他方は、システム接地に対して、又は受信器電極と近傍の変調電極との間の漂遊容量性結合から、一定に保持される。多数の実施形態では、バックグランド又はベースラインキャパシタンスは、ユーザ入力ジェスチャーの期間にわたって比較的一定である。

[0056]容量性画像は、より効率的な処理を行うために入力装置１００のバックグランドキャパシタンスに対して調整することができる。ある実施形態では、容量性ピクセルにおける容量性結合の測定値を「ベースライン処理」して、「ベースライン処理された容量性画像」を発生することにより、これが遂行される。即ち、ある実施形態では、容量性画像を形成する測定値が、それらピクセルに関連した「ベースライン画像」の適当な「ベースライン値」と比較され、そしてそのベースライン画像からの変化が決定される。

[0057]あるタッチスクリーン実施形態では、１つ以上のセンサ電極１２０は、ディスプレイスクリーンの表示を更新するのに使用される１つ以上のディスプレイ電極を備えている。これらディスプレイ電極は、アクティブマトリクスディスプレイの１つ以上の素子、例えば、セグメント化Ｖ_ｃｏｍ電極（共通電極）の１つ以上のセグメント、ソース駆動ライン、ゲートライン、アノードサブピクセル電極又はカソードピクセル電極、或いは他のディスプレイ素子を含む。これらのディスプレイ電極は、適当なディスプレイスクリーン基板に配置される。例えば、共通電極は、あるディスプレイスクリーン（例えば、インプレーンスイッチング（ＩＰＳ）、フリンジフィールドスイッチング（ＦＦＳ）又はプレーン対ラインスイッチング（ＰＬＳ）有機発光ダイオード（ＯＬＥＤ））における透明基板（ガラス基板、ＴＦＴガラス、又は他の透明材料）、あるディスプレイスクリーン（例えば、パターン化垂直整列（ＰＶＡ）又はマルチドメイン垂直整列（ＭＶＡ））のカラーフィルタガラスの底面、放射層（ＯＬＥＤ）の上、等に配置される。そのような実施形態では、ディスプレイ電極は、複数の機能を果たすので、「コンビネーション電極」とも称される。種々の実施形態において、センサ電極１２０の各々は、１つ以上の共通電極を含む。他の実施形態では、少なくとも２つのセンサ電極１２０が少なくとも１つの共通電極を共有する。以下の説明は、センサ電極１２０及び／又はグリッド電極１２２が１つ以上の共通電極を含むことを述べるが、上述した他の種々のディスプレイ電極は、共通電極に関連して使用されてもよく、又は共通電極に代わって使用されてもよい。種々の実施形態において、センサ電極１２０及びグリッド電極１２２は、全共通電極層（Ｖ_ｃｏｍ電極）を含む。

[0058]種々のタッチスクリーン実施形態では、「容量性フレームレート」（次々の容量性画像が取得されるレート）は、「表示フレームレート」（同じ画像を再表示するためにスクリーンをリフレッシュすることを含めて、表示画像が更新されるレート）と同じでもよいし又は異なるものでもよい。種々の実施形態において、容量性フレームレートは、表示フレームレートの整数倍である。他の実施形態では、容量性フレームレートは、表示フレームレートの分数倍である。更に別の実施形態では、容量性フレームレートは、表示フレームレートの分数倍でも整数倍でもよい。１つ以上の実施形態において、表示フレームレートは変化するが（例えば、電力を減少するか又は３Ｄ表示情報のような付加的な画像データを与えるために）、タッチフレームレートは一定に保たれる。他の実施形態では、表示フレームレートは一定に保たれるが、タッチフレームレートは増加又は減少される。

[0059]図２を参照し続けると、センサ電極１２０に結合された処理システム１１０は、センサモジュール２４４と、任意であるが、ディスプレイモジュール２４８とを備えている。センサモジュール２４４は、入力感知が望まれる期間中に容量性感知のためにセンサ電極１２０の少なくとも１つを駆動するように構成された回路を含む。ある実施形態では、センサモジュールは、少なくとも１つのセンサ電極へ変調信号を駆動して、少なくとも１つのセンサ電極と入力オブジェクトとの間の絶対的キャパシタンスの変化を検出するように構成される。別の実施形態では、センサモジュールは、少なくとも１つのセンサ電極へ送信器信号を駆動して、少なくとも１つのセンサ電極と別のセンサ電極との間のトランスキャパシタンスの変化を検出するよう構成される。変調信号及び送信器信号は、一般的に、入力感知に割り当てられた期間にわたって複数の電圧遷移を含む変化する電圧信号である。種々の実施形態において、センサ電極１２０及び／又はグリッド電極１２２は、異なる動作モードにおいて異なる仕方で駆動される。ある実施形態では、センサ電極１２０及び／又はグリッド電極１２２は、位相、振幅及び／又は形状の１つが異なる信号（変調信号、送信器信号及び／又はシールド信号）で駆動される。種々の実施形態において、３つの変調信号及び送信器信号は、形状、周波数、振幅及び／又は位相の少なくとも１つが同様である。他の実施形態では、変調信号及び送信器信号は、周波数、形状、位相、振幅及び位相が異なる。センサモジュール２４４は、センサ電極１２０及び／又はグリッド電極１２２の１つ以上に選択的に結合される。例えば、センサモジュール２４４は、センサ電極１２０の選択された部分に結合され、そして絶対的又はトランス容量性感知モードのいずれかで動作する。別の例では、センサモジュール２４４は、センサ電極１２０の異なる部分であり、そして絶対的又はトランス容量性感知モードのいずれかで動作する。更に別の例では、センサモジュール２４４は、全てのセンサ電極１２０に結合され、そして絶対的又はトランス容量性感知モードのいずれかで動作する。また、センサモジュール２４４は、グリッド電極１２２をシールド電極として動作するように構成される。処理システム１１０は、センサ電極１２０を近傍の導体の電気的作用からシールドするシールド電極としてグリッド電極１２２を動作するように構成される。ある実施形態では、処理システムは、センサ電極１２０を近傍の導体の電気的作用からシールドし且つセンサ電極１２０をグリッド電極１２２から保護して、グリッド電極１２２とセンサ電極１２０との間の寄生キャパシタンスを少なくとも部分的に減少するシールド電極としてグリッド電極１２２を動作するように構成される。ある実施形態では、グリッド電極１２２へのシールド信号が駆動される。このシールド信号は、接地信号、例えば、システム接地又は他の接地、或いは他の一定電圧（即ち、非変調）信号である。別の実施形態では、グリッド電極１２２をシールド電極として動作することは、グリッド電極を電気的に浮動させることを含む。この実施形態では、グリッド電極１２２は、有効なシールド電極として動作できる一方、他のセンサ電極への大きな結合のために浮動した電極でもある。他の実施形態では、シールド信号はガード信号とも称され、ここで、ガード信号は、センサ電極へと駆動される変調信号と同様の位相、周波数及び振幅の少なくとも１つを有する変化する電圧信号である。１つ以上の実施形態において、ルート（例えば、トレース２４０及び／又は２４２）は、グリッド電極１２２及び／又はセンサ電極１２０の下のルートのために入力オブジェクトに応答することから遮蔽され、それ故、センサ電極１２０として示されたアクティブなセンサ電極の一部分ではない。

[0060]１つ以上の実施形態において、容量性感知（又は入力感知）及び表示更新は、少なくとも部分的に重畳する期間中に行われる。例えば、共通電極が表示更新のために駆動されるとき、共通電極は、容量性感知のためにも駆動される。別の実施形態では、容量性感知及び表示更新は、非表示更新期間とも称される非重畳期間中に行われる。種々の実施形態において、非表示更新期間は、表示フレームの２本の表示ラインのための表示ライン更新期間と期間との間に生じ、そして少なくとも、表示更新期間と同程度の時間長さである。そのような実施形態では、非表示更新期間は、長い水平ブランキング期間、長いｈ−ブランキング期間又は分散型ブランキング期間とも称され、ここで、ブランキング期間は、２つの表示更新期間と期間との間に生じ、そして少なくとも、表示更新期間と同程度の長さである。ある実施形態では、非表示更新期間は、フレームの表示ライン更新期間と期間との間に生じ、そしてセンサ電極１２０へ送信器信号の複数の遷移を駆動させるのを許すに充分な長さである。他の実施形態では、非表示更新期間は、水平ブランキング期間及び垂直ブランキング期間を含む。処理システム１１０は、異なる非表示更新時間の１つ以上又はその組み合わせの間に容量性感知のためにセンサ電極１２０を駆動するように構成される。リピート可能なコヒレントな周波数及び位相で重畳する表示更新及び容量性感知期間の正確な制御を行うために、センサモジュール２４４とディスプレイモジュール２４８との間に同期信号が共有される。ある実施形態では、これらの同期信号は、入力感知期間の始めと終わりの比較的安定な電圧を、表示更新期間で、（例えば、入力積分器リセット時間の終わり付近及び表示電荷共有時間の終わり付近の）比較的安定な電圧に一致させることができるように構成される。変調又は送信器信号の変調周波数は、表示ライン更新レートの高調波であり、位相は、表示素子から受信器電極へのほぼ一定の電荷結合を与えるように決定され、この結合をベースライン画像の一部分とすることができる。

[0061]センサモジュール２４４は、入力感知が望まれる期間中に変調信号又は送信器信号に対応する作用を含む結果信号を感知素子１２４で受信するよう構成された回路を含む。センサモジュール２４４は、感知領域１７０における入力オブジェクト１４０の位置を決定するか、又は結果信号を表す情報を含む信号を、別のモジュール又はプロセッサ、例えば、決定モジュール、又は電子デバイス１５０のプロセッサ（即ち、ホストプロセッサ）に与えて、感知領域１７０における入力オブジェクト１４０の位置を決定する。

[0062]ディスプレイモジュール２４８は、処理システム１１０に含まれてもよいし又はそれとは個別でもよい。また、ディスプレイモジュール２４８は、非感知（例えば、表示更新）期間中にディスプレイ装置１６０の表示に表示画像更新情報を与えるように構成された回路を含む。ある実施形態では、センサモジュール２４４及びディスプレイモジュール２４８は、共通の集積回路（第１コントローラ）内に構成される。別の実施形態では、センサモジュール２４４、センサモジュール２４４、及びディスプレイモジュール２４８のうちの２つが第１の集積回路内に構成され、そして３つのモジュールのうちの他の１つは、第２の集積回路内に構成される。複数の集積回路を含むこれらの実施形態では、表示更新期間、感知期間、送信器信号、表示更新信号、等を同期するように構成された同期メカニズムがそれらの間に結合される。

[0063]上述したように、感知素子１２４のセンサ電極１２０は、互いにオーミック分離された個別の幾何学的形態、多角形、バー、パッド、ライン又は他の形状として形成される。種々の実施形態において、オーミック分離は、受動的分離を含み、ここで、ある期間中に異なるセンサ電極を同じ信号に結合するようにアクティブなスイッチが構成される。センサ電極１２０は、回路を通して電気的に結合されて、センサ電極１２０の個々の電極より広い平面面積を有する電極を形成する。センサ電極１２０は、不透明又は透明の導電性材料、或いはそれら２つの組み合わせから製造される。センサ電極１２０がディスプレイ装置と共に使用される実施形態では、透明な導電性材料をセンサ電極１２０に使用することが望ましい。センサ電極１２０がディスプレイ装置と共に使用されない実施形態では、抵抗率の低い不透明な導電性材料をセンサ電極１２０に使用して、センサの性能を改善することが望ましい。センサ電極１２０を製造するのに適した材料は、とりわけ、ＩＴＯ、アルミニウム、銀、銅、モリブデン、及び導電性炭素材料を含み、そして種々のセンサ電極は、異なる導電性材料の堆積スタックで形成される。センサ電極１２０は、開放エリアをほとんど又は全くもたない（即ち、穴で途切れることのない平面を有する）導電性材料の連続本体として形成されるか、或いは貫通開口が形成された材料の本体を形成するように製造される。例えば、センサ電極１２０は、複数の相互接続された薄い金属ワイヤのような導電性材料のメッシュから形成される。ある実施形態では、センサ電極１２０の長さ及び幅の少なくとも一方は、約１から約２ｍｍの範囲内である。他の実施形態では、センサ電極の長さ及び幅の少なくとも一方は、約１ｍｍ未満であるか又は約２ｍｍより大きい。他の実施形態では、長さ及び幅は、同様でなくてもよく、そして長さ及び幅の一方は、約１から約２ｍｍの範囲内である。更に、種々の実施形態において、センサ電極１２０は、中心対中心ピッチが約４から約５ｍｍの範囲であるが、他の実施形態では、ピッチが約４ｍｍ未満であるか又は約５ｍｍより大きい。

[0064]グリッド電極１２２は、センサ電極１２０と同様に製造される。センサ電極１２０及びグリッド電極１２２は、導電性ルーティングトレース２４０、２４２（仮想線で示す）を使用して処理システム１１０に結合される。導電性ルーティングトレース２４０、２４２は、センサ電極１２０及びグリッド電極１２２の少なくとも１つと同じ平面に形成されるか、又は１つ以上の個別の基板上に形成されて、ビア（図示せず）により各電極１２０、１２２に接続される。導電性ルーティングトレース２４０、２４２は、金属層上に形成され、この金属層は、これと入力オブジェクトとの間にセンサ電極１２０が来るように配置される。ある実施形態では、金属層は、ディスプレイ装置のためのソースドライバライン及び／又はゲートラインを含む。導電性ルーティングトレース２４０、２４２及びそれらの間のビアは、それらとディスプレイ装置のユーザとの間に配置されるブラックマスク層によりユーザから隠される。導電性ルーティングトレース２４０、２４２の少なくとも１つは、ソースドライバ金属層に１つ以上のルーティングトレース（導体）を含む。１つ以上の実施形態において、そのような層は、金属相互接続層２と称される。更に、導電性ルーティングトレース２４０及び／又は２４２は、ソースドライバライン間の金属層に配置される。或いはまた、導電性ルーティングトレース２４０及び２４２の少なくとも１つは、表示更新のために構成されるものではないゲートドライバ金属層又はゲートドライバラインに１つ以上の導体を含む。更に、導電性ルーティングトレース２４０及び／又は２４２は、ゲートドライバライン間の金属層に配置される。別の実施形態では、導電性ルーティングトレース２４０及び２４２の少なくとも１つは、表示更新のために構成されるものではないＶ_ｃｏｍジャンパ金属層又はＶ_ｃｏｍラインに１つ以上の導体を含む。更に、導電性ルーティングトレース２４０及び／又は２４２は、ゲート電極間の金属層に配置される。他の実施形態では、金属層は、ソースドライバライン及び／又はゲートラインを含む層に加えて含まれる。また、導電性トレース１４０、１４２の一部分が感知素子１２４のエリア境界の横方向外方に形成される。種々の実施形態において、導電性ルーティングトレース２４０及び／又は２４２は、Ｖ_ｃｏｍ電極ジャンパ層に配置される。Ｖ_ｃｏｍ電極ジャンパ層は、金属層３又は金属相互接続層３とも称される。ある実施形態では、導電性トレースは、ソースドライブ層及びＶ_ｃｏｍ電極ジャンパ層の両方に配置される。種々の実施形態において、ディスプレイ装置は、「二重ゲート」又は「半ソースドライバ」構成を含み、ソースドライブ層上のソースドライバ間に導電性ルーティングトレース２４０及び／又は２４２を配置できるようにする。１つ以上の実施形態では、導電性ルーティングトレース２４０と２４２との間の接続の直交方向に、それらが個別の層上に配置され、それらの間にビアが設けられる。

[0065]ある実施形態では、導電性ルーティングトレース２４０の断面積が変化する。例えば、処理システム１１０に近いセンサ電極１２０に結合された導電性ルーティングトレース２４０の断面積に対する、処理システム１１０から遠いセンサ電極１２０に結合された導電性ルーティングトレース２４０の断面積である。処理システム１１０から更に遠く延びる導電性ルーティングトレース２４０の断面積の増加は、処理システム１１０から遠いセンサ電極１２０に結合された導電性ルーティングトレース２４０の抵抗を減少するように機能し、これにより、装置の性能を高める。

[0066]センサ電極１２０の少なくとも２つの間にグリッド電極１２２が配置される。グリッド電極１２２は、複数のセンサ電極１２０をグループとして少なくとも部分的に境界定めし、そしてそれに加えて又はそれとは別に、１つ以上のセンサ電極１２０を完全又は部分的に境界定めする。ある実施形態では、グリッド電極１２２は、センサ電極１２０の各１つを各々境界定めする複数のアパーチャー２１０を有する平らな本体２１２である。従って、グリッド電極１２２は、少なくとも３つ以上のセンサ電極１２０を分離及び境界定めし、そしてこの例では、全てのセンサ電極１２０を分離及び境界定めする。ギャップ２０６は、アパーチャー２１０に配置されたセンサ電極１２０から本体２１２を分離する。１つ以上の実施形態において、グリッド電極１２２は、ギャップ２０６により画成されたスペースを実質的に充填するように構成される。ある実施形態では、グリッド電極１２２とタッチ入力層との間の基板に第２グリッド電極が配置される。この第２グリッド電極は、グリッド電極１２２と同じサイズでもよいし、又はもう１つのセンサ電極１２０及びグリッド電極と重畳するようにグリッド電極１２２より大きくてもよいし、或いはグリッド電極１２２の一部分と重畳するようにグリッド電極１２２より小さくてもよい。種々の実施形態において、グリッド電極１２２は、少なくとも２つのセンサ電極１２０の間に配置されて、そのグリッド電極１２２が異なる層（即ち、異なる基板又は同じ基板の異なる側）にあって、少なくとも２つのセンサ電極の一部分及びセンサ電極間のギャップに重畳するようにされる。センサ電極１２０が１つ以上の共通電極を含む実施形態では、センサ電極は、共通電極層の全体を含む。

[0067]また、グリッド電極１２２は、セグメント化されてもよい。グリッド電極１２２のセグメント化は、グリッド電極１２２のセグメントを見難くすることを許す。セグメントは、トレース又はビアを使用して相互接続され、グリッド電極１２２の全てのセグメントが共通信号で同時に駆動されるようにする。或いはまた、以下に詳細に述べるように、ある動作モードにおいて受信器電極として構成されたときにセンサ電極１２０のスキャニングを容易にするために、グリッド電極１２２の１つ以上のセグメントが独立して駆動されてもよい。

[0068]図１の入力装置１００に使用される別のグリッド電極１２２は、センサ電極１２０より実質的に広い表面積を含む。例えば、グリッド電極１２２は、１つ以上のセンサ電極１２０を少なくとも部分的に境界定めする。それに加えて又はそれとは別に、グリッド電極１２２は、少なくとも１つのセンサ電極１２０を完全に境界定めしそして他のセンサ電極１２０を部分的に境界定めするだけである。他の実施形態では、グリッド電極１２２は、全てのセンサ電極１２０を完全に境界定めする。また、グリッド電極１２２がセグメント化されることも意図される。

[0069]別の例では、各センサ電極１２０は、異なる導電性ルーティングトレース２４０、及び処理システム１１０の共通ピンに結合される。例えば、導電性ルーティングトレース２４０を共有するときにセンサ電極１２０が処理システム１１０に個々に結合されるように、導電性ルーティングトレース２４０（１つ又は複数）にマルチプレクサ（又は同様の回路素子）が結合される。１つの他の例では、各センサ電極１２０が異なる導電性ルーティングトレース２４０に結合され、各導電性ルーティングトレース２４０は、処理システム１１０の異なるピンに結合される。処理システム１１０は、複数のセンサ電極１２０で同時に受信を行うか、又は各センサ電極１２０で独立して受信を行うように構成される。ある実施形態では、処理システム１１０は、２つ以上のグリッド電極が送信器信号で駆動されるときスキャニング時間マルチプレクススキームを使用して複数のセンサ電極１２０で受信を行うように構成される。グリッド電極は、互いに隣接していてもよいし又は互いに隣接しなくてもよい。ある実施形態では、センサ電極の１つに対応するグリッド電極が送信器信号で駆動される間に２つのセンサ電極が同時に受信を行う。

[0070]処理システム１１０は、各グリッド電極１２２へ送信器信号を駆動するのと同時にセンサ電極１２０で結果信号を受信するように構成される。そのような実施形態では、各グリッド電極１２２は、複数のデジタルコードの異なる１つに基づく送信器信号で駆動される。デジタルコードは、数学的に独立した結果を与えるような任意のコードである。ある実施形態では、送信器のセットのためのデジタルコードは、この技術で良く知られたように、実質的に直交し、即ち非常に低い相互相関を示す。２つのコードは、それらが厳密なゼロの相互相関を示さないときでも実質的に直交すると考えられることに注意されたい。特定の実施形態では、例えば、デジタルコードが擬似ランダムシーケンスコードである。他の実施形態では、ウォルシュコード、ゴールドコード、又は別の適当な準直交又は直交コードが使用される。別の実施形態では、処理システム１１０は、同じ送信器信号でグリッド電極１２２を同時に駆動する一方、センサ電極１２０で独立して受信を行うように構成される。表示素子へのコード結合の作用を減少するほぼゼロの和を有する幾つかの実質的に直交するコードが選択され、そのようなコードの１セットは、各コードベクトルが他のベクトルの回転である循環コードである。

[0071]処理システム１１０は、グリッド電極１２２を通してスキャンし、グリッド電極１２２へ一度に１つ送信器信号を駆動しながら、センサ電極１２０で受信を行うように構成される。ある実施形態では、駆動されるグリッド電極１２２により境界定めされるセンサ電極１２０だけが受信される。他の実施形態では、センサ電極１２０の全部又はある部分が、駆動されるグリッド電極１２２で受信される。

[0072]処理システム１１０は、入力オブジェクト１４０の位置情報に基づきグリッド電極１２２又はセンサ電極１２０を選択的に構成するように構成される。例えば、ある実施形態では、処理システム１１０は、グリッド電極が１つの大きなグリッド電極１２２として駆動されるようにグリッド電極１２２へ送信器信号を駆動する。処理システム１１０は、検出された入力オブジェクト１４０（１つ又は複数）に接近したグリッド電極１２２の一部分のみを選択的に駆動する。例えば、別の実施形態では、処理システム１１０は、グリッド電極が１つの大きなグリッド電極１２２として駆動されるようにグリッド電極１２２へシールド信号を駆動する。更に、処理システム１１０は、検出された入力オブジェクト１４０（１つ又は複数）に接近したグリッド電極１２２の一部分のみをシールド信号で選択的に駆動する。ある実施形態では、グリッド電極１２２を駆動するのに使用される駆動スキーム（上述した）は、入力オブジェクト１４０（１つ又は複数）の位置情報に基づいて変化する。

[0073]図３は、図１の感知素子１２４のセンサ電極１２０の簡単な断面図で、１つ以上のビア２０２によりセンサ電極１２０に結合された導電性ルーティングトレース２４０を示している。図３には示されていないが、グリッド電極１２２は、１つ以上のビア２０２により導電性ルーティングトレース２４２に同様に接続される。図３に示す実施形態では、単一のビア２０２が断面で示され、一方、単一のビア２０２_ｉは、１つ以上の任意のビアを表すように仮想線で示されている。１つ以上のビア２０２を通して導電性ルーティングトレース２４０に直結されたセンサ電極１２０は、「対にされた」センサ電極及び導電性ルーティングトレースと称される。

[0074]センサ電極１２０は、基板２００に配置される。基板２００は、入力装置１００又はディスプレイ装置１６０の一部分である任意の適当な基板でよい。基板２００は、センサ電極１２０間のクロストークを防止するために、一般的に、誘電体材料で製造され、覆われ又は被覆される。ビア２０２（及びもしあれば、任意の１つ以上のビア２０２ｉ）は、基板２００を貫通してセンサ電極１２０を導電性ルーティングトレース２４０にオーミック結合するために基板２００を貫通して形成される。

[0075]図３に示す実施形態では、センサ電極１２０及び導電性ルーティングトレース２４０は、基板２００の両側に配置されて示されている。しかしながら、他の実施形態では、センサ電極１２０及び導電性ルーティングトレース２４０は、基板２００の同じ側に配置されてもよい。更に別の実施形態では、センサ電極１２０及び導電性ルーティングトレース２４０は、基板２００と共に積層される１つ以上の付加的な基板（又は層）により分離される。

[0076]図３に示す実施形態では、導電性ルーティングトレース２４０は、第１端（図示せず）及び端子端３０６を含む。導電性ルーティングトレース２４０の第１端は、一般的に、センサ電極１２０のアレイの境界を越えて延び、そして処理システム１１０に結合される。端子端３０６は、第１端と反対であり、そしてある実施形態では、導電性ルーティングトレース２４０がビア２０２により結合されるセンサ電極１２０の下に配置される。

[0077]他の幾つかの実施形態では、導電性ルーティングトレース２４０は、任意であるが、ビア２０２を実質的に越えて延びてもよい。導電性ルーティングトレース２４０の任意の延長部が図３に仮想線で示され、参照番号２４０_Ｘで識別されている。延長部２４０_Ｘは、少なくとも、その延長部２４０_Ｘが同一直線状に整列される導電性ルーティングトレース２４０と同一平面である。導電性ルーティングトレース２４０の延長部２４０_Ｘがビア２０２を越えて存在するときに、端子端３０６は、図３に仮想線で示すように、ビア２０２（及び処理システム１１０）から最も遠い延長部２４０_Ｘの端に位置される。

[0078]幾つかの他の実施形態では、導電性ルーティングトレース２４０をセグメント化して、１つ以上の導電性のライン２４０を形成するのも任意である。導電性のライン２４０は、ビア２０２を実質的に越えて延びることも任意である。導電性ルーティングトレース２４０の任意のセグメントが導電性のライン２４０として仮想線で示されており、導電性ルーティングトレース２４０と同じ断面プロフィールを有する。導電性のライン２４０は、一般的に、図４に仮想線で付加的に示すように、導電性ルーティングトレース２４０の延長部２４０_Ｘと同一平面に整列される。

[0079]図４は、図３に対応して、導電性ルーティングトレース２４０と、ビア２０２（２０２_ｉ）と、センサ電極１２０のような感知素子１２４との間の構成及び接続を概略的に示す簡単な透過的上面図である。グリッド電極１２２との接続も同様に構成される。図４には基板２００が示されておらず、そしてセンサ電極１２０は、導電性ルーティングトレース２４０をセンサ電極１２０にオーミック結合する１つ以上のビア２０２の位置を１つの図に示すことができるように、透明であるとして示されている。

[0080]図４に内実の丸で示されたビア２０２は、実際のビアが存在する位置を表す。図４に空いた（埋められていない）丸で示されたビア２０２_ｉは、１つ以上の付加的なビアを任意に使用できる位置を表わす。

[0081]図４に示す導電性ルーティングトレース２４０は、端子端３０６に終端される。ある実施形態では、導電性ルーティングトレース２４０は、破線２４０_Ｘで示すように、導電性ルーティングトレース２４０を示す実線より遠く延びるのも任意である。

[0082]１つ以上の導電性のライン２４０_Ｓが、１つ以上のセンサ電極１２０の下に配置されることも任意である。各導電性のライン２４０_Ｓは、ビア２０２により、及び任意であるが、１つ以上の付加的なビア２０２_ｉにより、センサ電極１２０の１つに結合される。導電性のライン２４０_Ｓは、処理システム１１０に直結されず、むしろ、センサ電極１２０及び対にされた導電性ルーティングトレース２４０を通して処理システム１１０に結合される。従って、導電性のライン２４０_Ｓは、導電性ルーティングトレース２４０に直接接続されない。ある実施形態では、導電性のライン２４０_Ｓは、導電性ルーティングトレース２４０の１つと同一線上にある。ある実施形態では、離間されて電気的に分離された複数の導電性のライン２４０_Ｓは、導電性ルーティングトレース２４０の１つと同一線上にある。離間されて電気的に分離された複数の導電性のライン２４０_Ｓを有するある実施形態では、各導電性のライン２４０_Ｓが、センサ電極１２０のうちの分離された１つのセンサ電極の下に配置される。

[0083]図５は、図１の入力装置に使用されるベースパターン５００（その一部分が図５に示されている）で配列されたベース導電性ルーティングトレース２４０_Ｂとベースビア２０２_Ｂとベースセンサ電極１２０_Ｂとの間の接続及び構成を概略的に示す簡単な透過的上面図である。ベースパターン５００は、図６から９を参照して述べるセンサ電極の他のパターンのＲＣ負荷と比較されるベース導電性ルーティングトレース２４０_ＢのＲＣ負荷に対するベースラインを与える。即ち、別のセンサパターンをベースパターン５００と比較するとき、ベースパターン５００の構成は、ベースセンサ電極１２０_Ｂのパターン、幾何学形状及びサイズと、ベース導電性ルーティングトレース２４０_Ｂの断面積とを有するように選択され、それらは、ベースパターン５００と比較されるセンサパターンと同一である。

[0084]ベースパターン５００において、各ベース導電性ルーティングトレース２４０_Ｂは、単一のベースビザ２０２_Ｂにより単一のベースセンサ電極１２０_Ｂに結合され、そしてベース導電性ルーティングトレース２４０_Ｂは、ベース導電性ルーティングトレース２４０_Ｂをベースセンサ電極１２０_Ｂに接続するベースビアを越えて延びない。ベースパターン５００のこの構成は、ベース導電性ルーティングトレース２４０_Ｂとベースセンサ電極１２０_Ｂとの間の接続のベースＲＣ負荷を処理システム１１０に与える。図６から９を参照して以下に述べる感知素子１２４の実施形態は、前記ベースパターン５００のベースＲＣ負荷に勝るＲＣ負荷の改善を与える。また、ベースパターン５００は、感知素子１２４を含むグリッド電極１２２に対するベースＲＣ負荷を与えるようにも構成される。

[0085]図６は、図１の入力装置１００に使用されるセンサパターン６００を定義する導電性ルーティングトレース２４０とビア２０２とセンサ素子１２４との間の接続及び構成を概略的に示す簡単な透過的上面図である。センサパターン６００は、図５に示すようなベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する。センサ電極１２０のパターン、幾何学形状及びサイズと、導電性ルーティングトレース２４０の断面積とを有する特定のセンサパターン６００が図６に一例として示されているが、センサパターン６００は、センサ電極１２０及び導電性ルーティングトレース２４０のための他の構成を有してもよく、そしてセンサパターン６００の対応ベースパターン５００は、ベースセンサ電極１２０_Ｂの同一の対応パターン、幾何学形状及びサイズと、ベース導電性ルーティングトレース２４０_Ｂの断面積とを有することも意図される。換言すれば、センサ電極１２０及びベースセンサ電極１２０_Ｂのパターン、幾何学形状及びサイズが同一である一方、導電性ルーティングトレース２４０及びベース導電性ルーティングトレース２４０_Ｂの断面積も同一である。同様に、センサパターン６００は、グリッド電極１２２及び導電性ルーティングトレース２４２を使用して定義される。

[0086]センサパターン６００は、図２を参照して上述したように配列されるセンサ電極１２０のアレイを含む。各センサ電極１２０は、複数のビア２０２により少なくとも１つの導電性ルーティングトレース２４０に結合される。例えば、図６に示すセンサパターン６００の各導電性ルーティングトレース２４０は、少なくとも２つのビア２０２により単一のセンサ電極１２０に結合される。また、２つのビア２０２に加えて、１つ以上の任意のビア２０２_ｉが導電性ルーティングトレース２４０をセンサ電極１２０に結合する。

[0087]ここで、複数のビア２０２、２０２_ｉで各対のセンサ電極２０４及び導電性ルーティングトレース２４０を接続する結果として、センサパターン６００のセンサ電極２０４及び導電性ルーティングトレース２４０の対のＲＣ負荷は、単一のベースビアでベース電極及びベース導電性ルーティングトレースの対を結合する例えば図５に示すセンサ電極の対応ベースパターンに比して、低くなる。複数のビア２０２、２０２_ｉは、各対の電極と導電性ルーティングトレースとの間の接続の抵抗を有利に減少させる。更に、複数のビア２０２、２０２_ｉにより与えられる抵抗減少は、電力消費の低下も生じさせる。更に、複数のビア２０２、２０２_ｉは、タッチ感知及び表示更新の両方の間にセンサ電極１２０により占有されるエリアにわたって優れた空間的安定化均一性を有利に与える。更に、複数のビア２０２、２０２_ｉは、少なくとも１つのビアが電極及び導電性ルーティングトレース対間に頑健な接続をもつ可能性を高めることにより信頼性及び製造収率を有利に高める。

[0088]図７は、図１の入力装置１００に使用されるセンサパターン７００を定義する導電性ルーティングトレース２４０とビア２０２とセンサ素子１２４との間の接続及び構成であって、図５に示すようなベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する接続及び構成を概略的に示す簡単な透過的上面図である。センサ電極１２０のパターン、幾何学形状及びサイズと、導電性ルーティングトレース２４０の断面積とを有する特定のセンサパターン７００が図７に一例として示されているが、センサパターン７００は、センサ電極１２０及び導電性ルーティングトレース２４０のそれら属性の他の構成を有してもよく、そしてセンサパターン７００と比較される対応ベースパターン５００は、ベースセンサ電極１２０_Ｂの同一の対応パターン、幾何学形状及びサイズと、ベース導電性ルーティングトレース２４０_Ｂの断面積とを有することも意図される。同様に、センサパターン７００は、グリッド電極１２２及び導電性ルーティングトレース２４２を使用して定義されてもよい。

[0089]センサパターン７００は、図２を参照して上述したように配列されるセンサ電極１２０のアレイを含む。各センサ電極１２０は、少なくとも１つのビア２０２により少なくとも１つの導電性ルーティングトレース２４０に結合される。更に、１つ以上のセンサ電極１２０が少なくとも１つのビア２０２により少なくとも１つの導電性のライン２４０_Ｓに結合される。例えば、図７に示すセンサパターン７００の単一のセンサ電極１２０は、少なくとも１つのビア２０２により導電性ルーティングトレース２４０に結合されると共に、少なくとも１つのビア２０２により少なくとも１つの導電性のライン２４０_Ｓにも結合され、この導電性のライン２４０_Ｓは、別のセンサ電極１２０には結合されない。導電性ルーティングトレース２４０及び導電性のライン２４０_Ｓの一方又は両方は、ビア２０２に加えて、１つ以上の任意のビア２０２_ｉによりセンサ電極１２０に結合されるのも任意である。

[0090]ある実施形態では、センサ電極１２０は、複数の導電性のライン２４０_Ｓに結合される。センサ電極１２０の共通の１つに結合された複数の導電性のライン２４０_Ｓは、平行且つ同一平面の方向をもつ。複数の導電性のライン２４０_Ｓの幾つかは、同一線上に整列され、そして同一線上に整列された導電性のライン２４０_Ｓの各々は、同一線上に整列されたセンサ電極１２０、例えば、共通の行又は共通の列に配列されたセンサ電極１２０に結合される。同一線上に整列された導電性のライン２４０_Ｓは、図２を参照して上述したように、同一線上に整列された導電性のライン２４０_Ｓの１つが結合されるセンサ電極１２０の１つに結合されない導電性のライン２４０_Ｓの１つと同一線上に整列される。１つ以上の実施形態において、同一線上に整列された導電性のライン２４０_Ｓは、そのピッチ７０４が同一線上に整列されたセンサ電極１２０のピッチ７０２にほぼ等しい。

[0091]導電性のライン２４０_Ｓが存在する結果、センサパターン６００のセンサ電極２０４及び導電性ルーティングトレース２４０の対のＲＣ負荷は、単一のベースビアでベース電極及びベース導電性ルーティングトレースの対を結合する例えば図５に示すセンサ電極の対応ベースパターンに比して、低くなる。導電性のライン２４０_Ｓは、バックグランドキャパシタンスを有利に減少し、且つ入力装置１００の安定化時間を改善する。更に、導電性のライン２４０_Ｓにより与えられるキャパシタンスの減少で、電力消費の低下も生じる。

[0092]図８は、図１の入力装置１００に使用されるセンサパターン８００を定義する導電性ルーティングトレース２４０とビア２０２とセンサ素子１２４との間の接続及び構成であって、図５に示すようなベースセンサ電極及びベース導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する接続及び構成を概略的に示す簡単な透過的上面図である。センサ電極１２０のパターン、幾何学形状及びサイズと、導電性ルーティングトレース２４０の断面積とを有する特定のセンサパターン８００が図８に一例として示されているが、センサパターン８００は、センサ電極１２０及び導電性ルーティングトレース２４０のそれら属性の他の構成を有してもよく、そしてセンサパターン８００と比較される対応ベースパターン５００は、ベースセンサ電極１２０_Ｂの同一の対応パターン、幾何学形状及びサイズと、ベース導電性ルーティングトレース２４０_Ｂの断面積とを有することも意図される。同様に、センサパターン８００は、グリッド電極１２２及び導電性ルーティングトレース２４２を使用して定義されてもよい。

[0093]センサパターン８００は、図２を参照して上述したように配列されるセンサ電極１２０のアレイを含む。各センサ電極１２０は、少なくとも１つのビア２０２により少なくとも１つの導電性ルーティングトレース２４０に結合される。図８には、１つ以上の任意のビア２０２_ｉが示されている。処理システム１１０の近くのセンサ電極１２０に結合された少なくとも導電性ルーティングトレース２４０は、導電性ルーティングトレース２４０とその対のセンサ電極１２０を結合するビア２０２を越えて導電性ルーティングトレース２４０を延長する延長部２４０_Ｘを含む。例えば、ビア２０２により１つのセンサ電極１２０と対にされる導電性ルーティングトレース２４０は、少なくとも１つの同一線上に整列されたセンサ電極１２０のもとで、対のセンサ電極１２０を越えて延びる延長部２４０_Ｘを含む。このように、処理システム１１０から最も遠いセンサ電極１２０は、その下を通過する複数の延長部２４０_Ｘを有し、それらの延長部は、ビア２０２により、処理システム１１０に接近した同一線上に整列されたセンサ電極１２０に結合される。延長部２４０_Ｘは、一般的に、同一平面上にあって互いに並行であり、他のセンサ電極１２０には結合されない。ある実施形態では、延長部２４０_Ｘは、少なくとも、処理システム１１０から最も遠いセンサ電極１２０の下に延びる。他の実施形態では、延長部２４０_Ｘは、処理システム１１０から最も遠いセンサ電極１２０を越えて延びる。

[0094]隣接する導電性のライン２４０_Ｓの平行な延長部２４０_Ｘが存在する結果として、センサパターン６００のセンサ電極２０４及び導電性ルーティングトレース２４０の対のＲＣ負荷は、ベース導電性ルーティングトレースをその対のベース電極に結合する単一のベースビアで終るベース導電性ルーティングトレースを有する例えば図５に示すセンサ電極の対応ベースパターンに比して、低くなる。導電性のライン２４０_Ｓの延長部２４０_Ｘは、バックグランドキャパシタンスを有利に減少し、且つ入力装置１００の安定化時間を改善する。更に、導電性のライン２４０_Ｓの延長部２４０_Ｘにより与えられるキャパシタンスの減少で、電力消費の低下も生じる。

[0095]図９は、図１の入力装置１００に使用されるセンサパターン９００を定義する導電性ルーティングトレース２４０とビア２０２とセンサ素子１２４との間の接続及び構成であって、図５に示すようなセンサ電極及び導電性ルーティングトレースの対応ベースパターンに比して改善されたＲＣ負荷特性を有する接続及び構成を概略的に示す簡単な透過的上面図である。センサ電極１２０のパターン、幾何学形状及びサイズと、導電性ルーティングトレース２４０の断面積とを有する特定のセンサパターン９００が図９に一例として示されているが、センサパターン９００は、センサ電極１２０及び導電性ルーティングトレース２４０のそれら属性の他の構成を有してもよく、そしてセンサパターン９００と比較される対応ベースパターン５００は、ベースセンサ電極１２０_Ｂの同一の対応パターン、幾何学形状及びサイズと、ベース導電性ルーティングトレース２４０_Ｂの断面積とを有することも意図される。同様に、センサパターン９００は、グリッド電極１２２及び導電性ルーティングトレース２４２を使用して定義されてもよい。

[0096]センサパターン９００は、図２を参照して上述したように配列されるセンサ電極１２０のアレイを含む。各センサ電極１２０は、少なくとも１つのビア２０２により少なくとも２つの導電性ルーティングトレース２４０に結合される。センサ電極１２０の列９０２では、各センサ電極１２０が、ビア２０２により、そして任意であるが、１つ以上のビア２０２_ｉにより、各対の導電性ルーティングトレース２４０に結合される。列９０２のセンサ電極１２０は、同一直線上にあることも任意である。導電性ルーティングトレース２４０は、延長部２４０_Ｘを含むことも任意である。

[0097]各センサ電極１２０に結合された少なくとも２つの導電性ルーティングトレース２４０を使用することで、センサ電極１２０と処理システム１１０との間の電気的接続の抵抗が減少される。この抵抗の減少は、電力消費の低下を生じさせ、且つタッチ感知及び表示更新の両方の間にセンサ電極１２０により占有されるエリアにわたって優れた空間的安定化均一性を有利に与える。更に、各センサ電極１２０に結合された複数の導電性ルーティングトレース２４０は、少なくとも１つの導電性ルーティングトレース２４０が対のセンサ電極への頑健な接続をもつ可能性を高めることにより、信頼性及び製造収率を有利に高める。

[0098]更に、任意の延長部２４０_Ｘは、バックグランドキャパシタンスを有利に減少し、且つ入力装置１００の安定化時間を改善する。更に、任意の延長部２４０_Ｘにより与えられるキャパシタンスの減少で、電力消費の低下も生じる。

[0099]ある実施形態では、センサ電極の同一直線グループの少なくとも１つのセンサ電極１２０は、少なくとも２つの対の導電性ルーティングトレースに結合されるが、センサ電極の同一直線グループの少なくとも第２のセンサ電極１２０は、その下を通過する少なくとも２つの対の導電性ルーティングトレースを有し、そして異なる数の導電性ルーティングトレース２４０に結合される。例えば、処理システム１１０から最も遠いセンサ電極１２０は、処理システム１１０に最も近いセンサ電極１２０に結合された導電性ルーティングトレース２４０の数に対してより多数の導電性ルーティングトレース２４０を有する。このように、処理システムから最も遠いセンサ電極への配線抵抗が減少され、それにより、装置の性能が改善される。

[00100]センサパターン９００の全体又は一部分が、列９０２を参照して述べるように構成されるか、或いはそのようには構成されない。他の実施形態では、センサパターン９００の全体又は一部分が、列９０４を参照して以下に述べるように構成されるか、或いはそのようには構成されない。

[00101]列９０４を構成する各センサ電極１２０は、１つ以上のビア２０２により少なくとも２つの導電性ルーティングトレース２４０にも結合される。センサ電極１２０の列９０４では、各センサ電極１２０は、ビア２０２により、そして任意であるが、１つ以上のビア２０２_ｉにより、各対の導電性ルーティングトレース２４０に結合される。列９０４のセンサ電極１２０は、同一直線上にあるのも任意である。

[00102]例えば、図９に示すセンサパターン９００の各導電性ルーティングトレース２４０は、少なくとも２つのビア２０２により単一のセンサ電極１２０に結合される。また、２つのビア２０２に加えて、１つ以上の任意のビア２０２_ｉも、導電性ルーティングトレース２４０をセンサ電極１２０に結合する。

[00103]少なくとも、列９０４において処理システム１１０に近いセンサ電極１２０に結合された導電性ルーティングトレース２４０は、導電性ルーティングトレース２４０をその対のセンサ電極１２０に結合するビア２０２を越えて導電性ルーティングトレース２４０を延長する延長部２４０_Ｘを含む。例えば、ビア２０２により１つのセンサ電極１２０と対にされる導電性ルーティングトレース２４０は、少なくとも１つの同一線上に整列されたセンサ電極１２０のもとで、対のセンサ電極１２０を越えて延びる延長部２４０_Ｘを含む。このように、処理システム１１０から最も遠いセンサ電極１２０は、その下を通過する複数の延長部２４０_Ｘを有し、それらの延長部は、ビア２０２により、処理システム１１０に接近して結合されたセンサ電極１２０に結合される。延長部２４０_Ｘは、一般的に、互いに並行であり、他のセンサ電極１２０には結合されない。ある実施形態では、延長部２４０_Ｘは、少なくとも、処理システム１１０から最も遠いセンサ電極１２０の下に延びる。他の実施形態では、延長部２４０_Ｘは、処理システム１１０から最も遠いセンサ電極１２０を越えて延びる。

[00104]センサパターン９００を構成する導電性のライン２４０_Ｓ及び／又は導電性のライン２４０_Ｓの延長部２４０_Ｘが互いに平行である結果として、センサパターン９００のセンサ電極１２０及び導電性ルーティングトレース２４０の対のＲＣ負荷は、ベース導電性ルーティングトレースをその対のベース電極に結合する単一のベースビアに終端するベース導電性ルーティングトレースを有する例えば図５に示すセンサ電極の対応ベースパターンに比して、低くなる。導電性のライン２４０_Ｓ及び／又は導電性ルーティングトレース２４０の延長部２４０_Ｘは、バックグランドキャパシタンスを有利に減少し、そして入力装置１００の安定化時間を改善する。更に、導電性のライン２４０_Ｓ及び／又は導電性のライン２４０_Ｓの延長部２４０_Ｘにより与えられるキャパシタンスの減少で、電力消費の低下も生じる。

[00105]以上に述べた、対にされたセンサ電極１２０及び導電性ルーティングトレース２４０のＲＣ負荷を減少する技術は、グリッド電極１２２と導電性ルーティングトレース２４０との間のＲＣ負荷を減少するのにも同様に使用される。例えば、導電性ルーティングトレース２４２は、複数のビア２０２によりグリッド電極１２２に接続される。導電性ルーティングトレース２４２は、その導電性ルーティングトレース２４２をグリッド電極１２２に接続するビア２０２（１つ又は複数）を越えて延びる延長部を有する。導電性ルーティングトレース２４２に平行に配置される導電性のラインは、導電性ルーティングトレース２４２と同一平面に存在する。

[00106]従って、以上に述べた実施形態及び実施例は、本発明技術及びその特定の用途に基づいて実施形態を最良に説明するために提示されたものであり、従って、当業者であれば、発明をなし利用することができよう。しかしながら、当業者であれば、以上の説明及び実施例は、例示のためのもので、単なる例に過ぎないことが認識されよう。以上の説明は、余すところのないものではなく、また、本発明を、ここに示す正確な形態に限定するものでもない。

[00107]以上に鑑み、本開示の範囲は、特許請求の範囲によって決定される。

１００・・・入力装置、１１０・・・処理システム、１２０・・・センサ電極、１２２・・・グリッド電極、１２４・・・感知素子、１３０・・・ボタン、１４０・・・入力オブジェクト、１５０・・・電子システム、１６０・・・ディスプレイ装置、１７０・・・感知領域、２００・・・基板、２０２、２０２_ｉ・・・ビア、２０６・・・絶縁ギャップ、２１０・・・アパーチャー、２４０、２４２・・・導電性ルーティングトレース、２４０_Ｓ・・・導電性のライン、２４０_Ｘ・・・延長部、２４４・・・センサモジュール、２４６・・・決定モジュール、２４８・・・ディスプレイモジュール、３０６・・・端子端、５００・・・ベースパターン、６００・・・センサパターン、７００・・・センサパターン、８００・・・センサパターン、９００・・・センサパターン

Claims (11)

1. あるセンサパターンで配列され、第１のセンサ電極と第２のセンサ電極とを備える複数の感知素子と、
   処理システムに結合するように構成されたコネクタ端を有し、前記複数の感知素子における対応の１つとそれぞれ導電的に対にされた複数の導電性ルーティングトレースと
   を備え、
   前記複数の導電性ルーティングトレースのうちの少なくとも２つが前記複数の感知素子の１つと対にされ、
   前記第１のセンサ電極は、前記第２のセンサ電極と異なる数の前記導電性ルーティングトレースが対にされている入力装置。
2. 前記導電性ルーティングトレースの１つを、前記導電性ルーティングトレースと対にされる前記感知素子に結合する複数のビアを更に備える、請求項１に記載の入力装置。
3. 当該入力装置は、前記導電性ルーティングトレースのうちの第１の導電性ルーティングトレースを前記感知素子の第３のセンサ電極に結合するビアを更に備え、
   前記第１の導電性ルーティングトレースは、非結合端まで延び、前記ビアと前記非結合端との間に延びる前記第１の導電性ルーティングトレースの領域は、前記感知素子の第４のセンサ電極の下に配置されている、請求項１に記載の入力装置。
4. 前記第３のセンサ電極は、前記第１の導電性ルーティングトレースに導電的に結合された前記感知素子のうちの唯一の感知素子である、請求項３に記載の入力装置。
5. 当該入力装置は、前記導電性ルーティングトレースのうちの第１の導電性ルーティングトレースを、前記複数の感知素子の、対となる第３のセンサ電極に結合する第１のビアを更に備え、
   前記第１の導電性ルーティングトレースは、非結合端まで延びるものであり、
   当該入力装置は、前記第１の導電性ルーティングトレースに直線的に整列された導電性のラインを更に備え、
   前記導電性のラインは、前記第３のセンサ電極には結合されず、前記複数の感知素子の第４のセンサ電極の下に配置されている、請求項１に記載の入力装置。
6. 少なくとも、前記複数の感知素子の第３のセンサ電極は、前記複数の感知素子の第４のセンサ電極より導電性の低いルーティングトレースと導電的に対にされている、請求項１又は２に記載の入力装置。
7. 当該入力装置は、前記複数の感知素子の第３のセンサ電極に結合されたルーティングトレースに整列され且つ前記複数の感知素子の第４のセンサ電極の下に配置された導電性のラインを更に備え、前記導電性のラインは、前記第４のセンサ電極に結合されるが、前記第３のセンサ電極には結合されていない、請求項１に記載の入力装置。
8. 前記複数の導電性ルーティングトレースのうちの第１の導電性ルーティングトレースを、前記感知素子の、対となる第３のセンサ電極に結合する第１のビアと、
   前記複数の導電性ルーティングトレースのうちの第２の導電性ルーティングトレースを、前記感知素子の、対となる第４のセンサ電極に結合する第２のビアと
   を備え、
   前記第２の導電性ルーティングトレースは、前記第３のセンサ電極の下に延びている、請求項１に記載の入力装置。
9. 前記複数の導電性ルーティングトレースのうちの第１の導電性ルーティングトレースを、前記複数の感知素子の、対となる第３のセンサ電極に結合する第１のビアと、
   前記複数の導電性ルーティングトレースのうちの第２の導電性ルーティングトレースを、前記複数の感知素子の、対となる第４のセンサ電極に結合する第２のビアと
   を備え、
   前記第２の導電性ルーティングトレースは、前記第１の導電性ルーティングトレースより幅が広い、請求項１に記載の入力装置。
10. マトリクスアレイに配列され、該マトリクスアレイに関連した感知エリアにおける入力オブジェクトの存在を検出するように構成された複数のセンサ電極と、
    処理システム及び端子端に結合するように構成されたコネクタ端を有する複数の導電性ルーティングトレースと
    を備え、
    前記複数のセンサ電極の各々は、前記導電性ルーティングトレースの少なくとも１つにより前記処理システムに結合され、前記複数の導電性ルーティングトレースのうちの第１の導電性ルーティングトレースは、複数のビアにより、前記複数のセンサ電極のうちの第１のセンサ電極に結合され、
    前記第１のセンサ電極には、前記複数のセンサ電極のうちの第２のセンサ電極より多数の導電性ルーティングトレースが結合され、前記第２のセンサ電極は、前記第１のセンサ電極より前記処理システムに接近して配置される、入力装置。
11. 前記第１の導電性ルーティングトレースは、前記複数のセンサ電極のうちの第２のセンサ電極に結合された前記複数の導電性ルーティングトレースのうちの第２の導電性ルーティングトレースより幅が広い、請求項１０に記載の入力装置。

Images