JP6801963B2 - A/D(Analog/Digital)変換回路並びにA/D変換方法 - Google Patents
A/D(Analog/Digital)変換回路並びにA/D変換方法 Download PDFInfo
- Publication number
- JP6801963B2 JP6801963B2 JP2016002837A JP2016002837A JP6801963B2 JP 6801963 B2 JP6801963 B2 JP 6801963B2 JP 2016002837 A JP2016002837 A JP 2016002837A JP 2016002837 A JP2016002837 A JP 2016002837A JP 6801963 B2 JP6801963 B2 JP 6801963B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital data
- bit
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 16
- 238000001514 detection method Methods 0.000 claims description 29
- 238000005070 sampling Methods 0.000 claims description 27
- 230000010355 oscillation Effects 0.000 claims description 22
- 230000004044 response Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 101150042711 adc2 gene Proteins 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
また、本発明の他の側面によれば、それぞれが同一の周期性を有する連続波であり且つデジタルデータの下位ビットのビット数に対応した数の出力信号であって、位相が相互にπ/2 n−2 ずつずれており、いずれか二つの当該出力信号が相互に差動関係にあり、且つ当該各出力信号における周期性が一定である出力信号の中から選択された二つの出力信号間の大小関係を、アナログ信号の値に応じて変化するホールド信号を基準としてそれぞれラッチすることにより、選択された出力信号間の位相状態であってアナログ信号の値に対応した位相状態をそれぞれ検出する。そして、当該検出された位相状態を、下位ビットとしてのデジタルデータと各位相状態とを予め対応付けた対応付情報に基づいてエンコードして、アナログ信号を変換したデジタルデータにおける下位ビットのデータを生成して出力する。一方、周期性が一定である上記出力信号のいずれかをクロック信号として生成された各カウント信号を、アナログ信号の値に対応して変化するホールド信号に基づいてそれぞれラッチして、アナログ信号を変換したデジタルデータの上位ビットを生成する。そして、上位ビット用メモリから出力された上位ビットのデータと、下位ビット生成手段から出力された下位ビットのデータと、が、アナログ信号を変換したデジタルデータとして外部に出力される。
(I)実施形態
初めに、本発明に係る実施形態について、図1乃至図7を用いて説明する。なお、図1は実施形態に係るA/D変換器を含むイメージセンサの概要構成を示すブロック図であり、図2は実施形態に係る位相検出器及び周波数検出器それぞれの細部構成を示すブロック図であり、図3は実施形態に係る直交発振器の細部構成を示すブロック図である。また、図4は実施形態に係る直交発振器の具体的な回路構成例を示す図であり、図5は実施形態に係るラッチドコンパレータの具体的な回路構成を例示する回路図であり、図6は実施形態に係る直交発振器の特性をそれぞれ示す図であり、図7は実施形態に係る周波数検出器の細部構成を示すブロック図である。
(A)実施形態に係る位相検出器の構成及び動作について
先ず、実施形態に係る位相検出器2の構成及び動作について説明する。
(B)実施形態に係る周波数検出器の構成及び動作並びに信号処理部の動作について
次に、実施形態に係る周波数検出器3の構成及び動作、並びにこれに伴う信号処理部14の動作について、図1、図2及び図7を用いて説明する。なお以下の説明においては、上記上位ビットが8ビットである場合(即ちm=8の場合)について説明する。
(II)変形形態
次に、本発明に係る変形形態について、図8及び図9を用いて説明する。なお、図8は変形形態に係るA/D変換器を含むイメージセンサの概要構成を示すブロック図等であり、図9は変形形態に係る位相検出器及び周波数検出器それぞれの細部構成を示すブロック図である。また、図8及び図9においては、実施形態に係るイメージセンサ100及びA/D変換器ADCと同様の部材については、同様の部材番号を付して細部の説明を省略する。
2、4 位相検出器
3 周波数検出器
10 垂直走査部
11 列アンプ
12 比較器
13 ランプ信号発生回路
14 信号処理部
20、20−1 直交発振器
20A、20B 差動反転増幅回路
21 ラッチドコンパレータ
22 エンコーダ
23 下位ビット用メモリ
31 上位ビットカウンタ
32 上位ビット用メモリ
321、322、323、324、325、32m フリップフロップ回路
100、110 イメージセンサ
200、201、202、203、204、205、206、207、208、209、210、211、212、213、214、215、216、217、218、220、221、222、223、224、225、226、227、228、229、230 トランジスタ
Q+ 第1サイン波出力信号
Q− 第2サイン波出力信号
I+ 第1コサイン波出力信号
I− 第2コサイン波出力信号
AL 画素アレイ
ADC、ADC2 A/D変換器
C 列接続線
R 行接続線
P 画素
CK クロック信号
CT、CT1、CT2、CT3、CT4、CT5、CTm カウント信号
OUT+、OUT− 大小比較結果
Sa アナログ信号
Sr ランプ信号
Shld、Shld2 ホールド信号
Claims (7)
- アナログ信号をデジタルデータに変換するA/D(Analog/Digital)変換回路において、
前記デジタルデータは、上位ビットと、nビット(nは3以上の自然数)の下位ビットと、からなり、
それぞれが同一の周期性を有する連続波であり且つ前記nに対応した数の出力信号であって、位相が相互にπ/2n−2ずつずれており、いずれか二つの当該出力信号が相互に差動関係にあり、且つ当該各出力信号における前記周期性が前記アナログ信号の値に対応して変化する出力信号をそれぞれ出力する直交発振手段と、
各前記出力された出力信号からそれぞれ選択された二つの当該出力信号間の大小関係を、予め設定された一定のサンプリング周期のホールド信号を基準としてそれぞれラッチすることにより、当該選択された出力信号間の位相状態であって前記値に対応した位相状態をそれぞれ検出する2n−1個の位相検出手段と、
各前記検出された位相状態を、前記下位ビットとしてのデジタルデータと当該各位相状態とを予め対応付けた対応付情報に基づいてエンコードし、前記アナログ信号を変換した前記デジタルデータにおける前記下位ビットのデータを生成して出力する下位ビット生成手段と、
前記周期性が前記アナログ信号の値に対応して変化する前記出力信号のいずれかをクロック信号として、前記アナログ信号を変換した前記デジタルデータにおける前記上位ビットをそれぞれカウントするためのカウント信号を生成する上位ビットカウンタと、
前記一定のサンプリング周期の前記ホールド信号に基づいて、前記生成された各カウント信号をそれぞれラッチし、前記上位ビットのデータとして出力する上位ビット用メモリと、
を備え、
前記出力された上位ビットのデータと、前記出力された下位ビットのデータと、が、前記アナログ信号を変換した前記デジタルデータとして外部に出力されることを特徴とするA/D変換回路。 - アナログ信号をデジタルデータに変換するA/D変換回路において、
前記デジタルデータは、上位ビットと、nビット(nは3以上の自然数)の下位ビットと、とからなり、
それぞれが同一の周期性を有する連続波であり且つ前記nに対応した数の出力信号であって、位相が相互にπ/2 n−2 ずつずれており、いずれか二つの当該出力信号が相互に差動関係にあり、且つ当該各出力信号における前記周期性が一定である出力信号をそれぞれ出力する直交発振手段と、
各前記出力された出力信号からそれぞれ選択された二つの当該出力信号間の大小関係を、前記アナログ信号の値に対応して変化するホールド信号を基準としてそれぞれラッチすることにより、当該選択された出力信号間の位相状態であって前記値に対応した位相状態をそれぞれ検出する2 n−1 個の位相検出手段と、
各前記検出された位相状態を、前記下位ビットとしてのデジタルデータと当該各位相状態とを予め対応付けた対応付情報に基づいてエンコードし、前記アナログ信号を変換した前記デジタルデータにおける前記下位ビットのデータを生成して出力する下位ビット生成手段と、
前記周期性が一定である前記出力信号のいずれかをクロック信号として、前記アナログ信号を変換した前記デジタルデータにおける前記上位ビットをそれぞれカウントするためのカウント信号を生成する上位ビットカウンタと、
前記アナログ信号の値に対応して変化する前記ホールド信号に基づいて、前記生成された各カウント信号をそれぞれラッチし、前記上位ビットのデータとして出力する上位ビット用メモリと、
を備え、
前記出力された上位ビットのデータと、前記出力された下位ビットのデータと、が、前記アナログ信号を変換した前記デジタルデータとして外部に出力されることを特徴とするA/D変換回路。 - 請求項1又は請求項2に記載のA/D変換回路において、
前記上位ビットカウンタは、前記出力信号のいずれか一つを前記クロック信号として前記カウント信号を生成することを特徴とするA/D変換回路。 - 請求項1から請求項3のいずれか一項に記載のA/D変換回路において、
前記nが3であり、
前記直交発振手段は、二つの差動反転増幅回路の巡回接続により構成されており、
各前記差動反転増幅回路の出力段から、相互に差動関係にあり且つ相互にπの位相差を有する二つの前記出力信号がそれぞれ出力されることを特徴とするA/D変換回路。 - 請求項1から請求項4のいずれか一項に記載のA/D変換回路において、
前記下位ビット生成手段は、前記ホールド信号に対応した異なるタイミングそれぞれにおける前記位相状態のエンコード結果の差分を前記下位ビットのデータとし、
前記上位ビット用メモリは、前記異なるタイミングそれぞれにおける各前記カウント信号のラッチ結果の差分を前記上位ビットのデータとすることを特徴とするA/D変換回路。 - 直交発振手段と、複数の位相検出手段と、下位ビット生成手段と、上位ビットカウンタと、上位ビット用メモリと、を備え、アナログ信号をデジタルデータに変換するA/D変換回路において実行されるA/D変換方法であって、
前記デジタルデータは、上位ビットと、nビット(nは3以上の自然数)の下位ビットと、とからなり、
それぞれが同一の周期性を有する連続波であり且つ前記nに対応した数の出力信号であって、位相が相互にπ/2 n−2 ずつずれており、いずれか二つの当該出力信号が相互に差動関係にあり、且つ当該各出力信号における前記周期性が前記アナログ信号の値に対応して変化する出力信号を、前記直交発振手段からそれぞれ出力する出力工程と、
各前記出力された出力信号からそれぞれ選択された二つの当該出力信号間の大小関係を、予め設定された一定のサンプリング周期のホールド信号を基準としてそれぞれラッチすることにより、当該選択された出力信号間の位相状態であって前記アナログ信号に対応した位相状態を2 n−1 個の前記位相検出手段によりそれぞれ検出する位相検出工程と、
前記下位ビット生成手段により、前記位相検出工程において各前記検出された位相状態を、前記下位ビットとしてのデジタルデータと当該各位相状態とを予め対応付けた対応付情報に基づいてエンコードし、前記アナログ信号を変換した前記デジタルデータにおける前記下位ビットのデータを生成して出力する下位ビット生成工程と、
前記上位ビットカウンタにより、前記周期性が前記アナログ信号の値に対応して変化する前記出力信号のいずれかをクロック信号として、前記アナログ信号を変換した前記デジタルデータにおける前記上位ビットをそれぞれカウントするためのカウント信号を生成するカウント信号生成工程と、
前記上位ビット用メモリにより、前記一定のサンプリング周期の前記ホールド信号に基づいて、前記生成された各カウント信号をそれぞれラッチし、前記上位ビットのデータとして出力する上位ビットラッチ工程と、
を含み、
前記出力された上位ビットのデータと、前記出力された下位ビットのデータと、が、前記アナログ信号を変換した前記デジタルデータとして外部に出力されることを特徴とするA/D変換方法。 - 直交発振手段と、複数の位相検出手段と、下位ビット生成手段と、上位ビットカウンタと、上位ビット用メモリと、を備え、アナログ信号をデジタルデータに変換するA/D変換回路において実行されるA/D変換方法であって、
前記デジタルデータは、上位ビットと、nビット(nは3以上の自然数)の下位ビットと、とからなり、
それぞれが同一の周期性を有する連続波であり且つ前記nに対応した数の出力信号であって、位相が相互にπ/2n−2ずつずれており、いずれか二つの当該出力信号が相互に差動関係にあり、且つ当該各出力信号における前記周期性が一定である出力信号を、前記直交発振手段からそれぞれ出力する出力工程と、
各前記出力された出力信号からそれぞれ選択された二つの当該出力信号間の大小関係を、前記アナログ信号の値に対応して変化するホールド信号を基準としてそれぞれラッチすることにより、当該選択された出力信号間の位相状態であって前記値に対応した位相状態を2n−1個の前記位相検出手段によりそれぞれ検出する位相検出工程と、
前記下位ビット生成手段により、前記位相検出工程において各前記検出された位相状態を、前記下位ビットとしてのデジタルデータと当該各位相状態とを予め対応付けた対応付情報に基づいてエンコードし、前記アナログ信号を変換した前記デジタルデータにおける前記下位ビットのデータを生成して出力する下位ビット生成工程と、
前記上位ビットカウンタにより、前記周期性が一定である前記出力信号のいずれかをクロック信号として、前記アナログ信号を変換した前記デジタルデータにおける前記上位ビットをそれぞれカウントするためのカウント信号を生成するカウント信号生成工程と、
前記上位ビット用メモリにより、前記サンプリング周期が前記アナログ信号の値に対応して変化する前記ホールド信号に基づいて、前記生成された各カウント信号をそれぞれラッチし、前記上位ビットのデータとして出力する上位ビットラッチ工程と、
を含み、
前記出力された上位ビットのデータと、前記出力された下位ビットのデータと、が、前記アナログ信号を変換した前記デジタルデータとして外部に出力されることを特徴とするA/D変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016002837A JP6801963B2 (ja) | 2016-01-08 | 2016-01-08 | A/D(Analog/Digital)変換回路並びにA/D変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016002837A JP6801963B2 (ja) | 2016-01-08 | 2016-01-08 | A/D(Analog/Digital)変換回路並びにA/D変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017123613A JP2017123613A (ja) | 2017-07-13 |
JP6801963B2 true JP6801963B2 (ja) | 2020-12-16 |
Family
ID=59305878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016002837A Active JP6801963B2 (ja) | 2016-01-08 | 2016-01-08 | A/D(Analog/Digital)変換回路並びにA/D変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6801963B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60244114A (ja) * | 1984-05-18 | 1985-12-04 | Nippon Kogaku Kk <Nikon> | 位相分割回路 |
JP2001217695A (ja) * | 2000-02-01 | 2001-08-10 | Yamaha Corp | 多相発振器 |
JP4110081B2 (ja) * | 2002-12-06 | 2008-07-02 | ザインエレクトロニクス株式会社 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
JP2008092091A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Institute Of Technology | 積分型a/d変換器、a/d変換器を有する撮像装置及び電子機器 |
JP5407523B2 (ja) * | 2009-04-24 | 2014-02-05 | ソニー株式会社 | 積分型ad変換装置、固体撮像素子、およびカメラシステム |
JP5395568B2 (ja) * | 2009-08-24 | 2014-01-22 | 株式会社東芝 | デジタル制御発振器 |
JP5053413B2 (ja) * | 2010-05-11 | 2012-10-17 | 株式会社半導体理工学研究センター | 同期回路 |
JP5459089B2 (ja) * | 2010-06-10 | 2014-04-02 | 富士通株式会社 | Tdc回路 |
JP6394056B2 (ja) * | 2013-11-27 | 2018-09-26 | ソニー株式会社 | A/d変換装置、グレイコード生成装置、撮像素子、並びに、電子機器 |
-
2016
- 2016-01-08 JP JP2016002837A patent/JP6801963B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017123613A (ja) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10171096B2 (en) | Pipelined SAR with TDC converter | |
US9529336B2 (en) | Analog to digital converter compatible with image sensor readout | |
JP2015128278A5 (ja) | ||
US9068896B2 (en) | Process independent temperature sensor based on oscillator | |
JP6941890B2 (ja) | 時間領域a/d変換器群およびこれを用いたセンサー装置 | |
KR101644999B1 (ko) | 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기 | |
US11223366B2 (en) | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus | |
KR101909717B1 (ko) | 차동 vco를 포함하는 아날로그 디지털 변환 장치 | |
JP6801963B2 (ja) | A/D(Analog/Digital)変換回路並びにA/D変換方法 | |
TWI571128B (zh) | 半導體裝置及其驅動方法 | |
US9793914B2 (en) | Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter | |
JP5977634B2 (ja) | データ処理回路および固体撮像装置 | |
US20130214760A1 (en) | MINIMAL POWER LATCH FOR SINGLE-SLOPE ADCs | |
JP2010183405A (ja) | 固体撮像素子及びその信号処理方法 | |
JP6938344B2 (ja) | 時間デジタル変換回路 | |
Wang et al. | Coding optimization for the absolute optical rotary encoder | |
Razmdideh et al. | Low‐power, latch‐based multistage time‐to‐digital converter in 65 nm CMOS technology | |
Rezvanyvardom et al. | Design of a novel pipeline time-to-digital converter based on dual-slope interpolation and time amplification | |
JP5541113B2 (ja) | デルタシグマ型変調回路を用いたda変換器、da変換方法、及びプログラム | |
WO2023025892A1 (en) | Analog-to-digital converter circuit and analog-to-digital conversion method | |
ElGabry et al. | A comparative study of the voltage-to-time converters (VTCs) and the voltage-to-frequency converters (VFCs) circuits | |
KR20230099899A (ko) | 다중 클럭을 이용하는 카운터 및 이의 동작 방법 | |
JP2019213173A (ja) | Ad変換器 | |
Kawahito | Techniques for digitally assisted pipeline A/D converters | |
JPH079046Y2 (ja) | 最大・最小検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6801963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |