JP6788332B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6788332B2
JP6788332B2 JP2015144101A JP2015144101A JP6788332B2 JP 6788332 B2 JP6788332 B2 JP 6788332B2 JP 2015144101 A JP2015144101 A JP 2015144101A JP 2015144101 A JP2015144101 A JP 2015144101A JP 6788332 B2 JP6788332 B2 JP 6788332B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
semiconductor light
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015144101A
Other languages
English (en)
Other versions
JP2016025357A (ja
Inventor
東 國 李
東 國 李
建 宇 高
建 宇 高
建 旭 柳
建 旭 柳
南 求 車
南 求 車
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2016025357A publication Critical patent/JP2016025357A/ja
Application granted granted Critical
Publication of JP6788332B2 publication Critical patent/JP6788332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光素子に係り、より詳しくは、複数の３次元ナノ発光構造物を含む少なくとも一つの発光領域を有する半導体発光素子に関する。
発光ダイオード（ＬＥＤ）は、従来の光源に比べて長い寿命、低い消費電力、速い応答速度、環境親和性などの長所を有する次世代光源として知られており、照明装置、ディスプレイ装置のバックライトなどの多様な製品において重要な光源として注目されている。例えば、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、インジウムアルミニウムガリウム窒化物（ＩｎＡｌＧａＮ）などの３族窒化物基盤のＬＥＤは青色または紫外線光を出力する半導体発光素子としての役割をしている。
最近は、ＬＥＤの活用範囲が広がるにつれて、高電流／高出力分野の光源分野にその活用範囲が拡大している。このように、ＬＥＤが高電流／高出力分野において求められることにより、当技術分野においては発光特性を向上させるための研究が続いてきた。例えば、結晶性の向上及び発光領域の増大を通じた光効率を増加させるためのナノ発光構造物を備える半導体発光素子及びその製造技術が提案された。
本発明の技術的思想を果たすための技術的課題は、均一な光特性を有し、信頼性が向上した半導体発光素子を提供することである。
本発明の一実施例によると、複数の３次元ナノ発光構造物を含む少なくとも一つの発光領域、及び複数のパターン部を含む少なくとも一つの電極領域を含む下部構造物を含み、上記複数の３次元ナノ発光構造物及び上記複数のパターン部の配列は同一である半導体発光素子が提供される。
本発明の一実施例において、上記複数のパターン部は、凹部、凸部、及び前記複数の３次元ナノ発光構造物が形成され一部の前記複数の３次元ナノ発光構造物が除去されたパターン部の少なくとも一つであることが好ましい。
本発明の一実施例において、上記少なくとも一つの電極領域は、第１導電型半導体領域及び第２導電型半導体領域を含むことを特徴とする。
本発明の一実施例において、上記複数の３次元ナノ発光構造物は、それぞれ第１導電型半導体コア、活性層、及び第２導電型半導体シェルを含むことを特徴とする。
本発明の一実施例において、上記下部構造物は、基板、上記基板上のベース層、及び上記ベース層上のマスク層をさらに含むことを特徴とする。
本発明の一実施例において、上記ベース層上の第１導電型電極及び上記マスク層上の第２導電型電極をさらに含むことが好ましい。
本発明の一実施例において、上記複数の３次元ナノ発光構造物を覆う透明電極層をさらに含むことを特徴とする。
本発明の一実施例において、上記透明電極層及び上記複数の３次元ナノ発光構造物上の充填層をさらに含むことが好ましい。
本発明の一実施例において、上記マスク層と上記第２導電型電極の間の電極絶縁層をさらに含むことが好ましい。
本発明の一実施例において、上記複数の３次元ナノ発光構造物は、同一のピッチの六角型パターン部により配列されることを特徴とする。
本発明の一実施例において、上記第１導電型半導体コアはシリコン（Ｓｉ）または炭素（Ｃ）によりドーピングされたｎ−型ガリウム窒化物（ｎ−ＧａＮ）からなり、上記活性層はインジウムガリウム窒化物（ＩｎＧａＮ）を含み、上記第２導電型半導体シェルはマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）によりドーピングされたｐ−型ガリウム窒化物（ｐ−ＧａＮ）からなることができる。
本発明の一実施例において、上記少なくとも一つの発光領域は、それぞれ互いに異なるピッチを有する複数の３次元ナノ発光構造物を含む三つの発光領域を含むことができる。
本発明の一実施例において、さらに大きいピッチを有する上記複数の３次元ナノ発光構造物は、さらに大きい成長厚さ、さらに大きいインジウム（Ｉｎ）含量、及びさらに大きい波長の少なくとも一つをさらに含むことができる。
本発明の一実施例において、上記複数の３次元ナノ発光構造物の二つの中心間のピッチ、上記ナノ発光構造物と上記複数のパターン部の中心間のピッチ、及び上記複数のパターン部の間のピッチはすべて実質的に同一であることができる。
本発明の一実施例において、上記複数のパターン部の基板の上面に平行な表面におけるそれぞれの断面積は、上記複数の３次元ナノ発光構造物のそれぞれの断面積より大きくてよい。
本発明の一実施例において、上記複数の３次元ナノ発光構造物は、それぞれ上記第１導電型半導体コアの一部上端部の高抵抗層をさらに含むことができる。
本発明の一実施例によると、少なくとも一つの発光領域及び少なくとも一つの電極領域を含む基板と、上記基板上のベース層と、上記ベース層上のマスク層と、上記少なくとも一つの発光領域において、上記マスク層の複数の開口部内の複数の３次元ナノ発光構造物と、第１電極領域の第１電極及び第２電極領域の第２電極とを含み、上記第１及び第２電極、上記少なくとも一つの電極領域の上記マスク層、及び上記第１及び第２電極領域の上記ベース層は、それぞれ上記少なくとも一つの発光領域の上記複数の３次元ナノ発光構造物のパターン部と共通のパターン部、及び互いに共通のパターン部を有する複数のパターン部を有する半導体発光素子が提供される。

本発明の一実施例において、上記複数の３次元ナノ発光構造物を覆う透明電極層と、上記透明電極層及び上記複数の３次元ナノ発光構造物上の充填層と、上記マスク層と上記第２電極の間の電極絶縁層と、をさらに含むことができる。
本発明の一実施例において、上記複数の３次元ナノ発光構造物は、それぞれ第１導電型半導体コア、活性層、及び第２導電型半導体シェルを含むことができる。
本発明の一実施例において、上記第１導電型半導体コアはシリコン（Ｓｉ）または炭素（Ｃ）によりドーピングされたｎ−型ガリウム窒化物（ｎ−ＧａＮ）からなり、上記活性層はインジウムガリウム窒化物（ＩｎＧａＮ）を含み、上記第２導電型半導体シェルはマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）によりドーピングされたｐ−型ガリウム窒化物（ｐ−ＧａＮ）からなることができる。
電極が形成される領域からナノ発光構造物を除去し、電極を形成することにより、均一な光特性を有し、信頼性が向上した半導体発光素子が提供される。
本発明の多様且つ有益な長所及び効果は、上述の内容に限定されず、本発明の具体的な実施例を説明する過程により容易に理解される。
本発明の一実施例による半導体発光素子の概略的な平面図である。 本発明の一実施例による半導体発光素子の概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子を説明するための概略的な平面図である。 本発明の一実施例による半導体発光素子を説明するための概略的な斜視図である。 本発明の一実施例による半導体発光素子の電極を説明するための概略的な斜視図である。 本発明の一実施例による半導体発光素子の電極を説明するための概略的な斜視図である。 本発明の一実施例による半導体発光素子の電極を説明するための概略的な斜視図である。 本発明の一実施例による半導体発光素子の一領域を示す電子顕微鏡写真である。 本発明の一実施例による半導体発光素子の一領域を示す電子顕微鏡写真である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施例による半導体発光素子の概略的な断面図である。 本発明の一実施例による半導体発光素子の概略的な断面図である。 本発明の一実施例による半導体発光素子の概略的な断面図である。 本発明の一実施例による半導体発光素子の概略的な断面図である。 本発明の一実施例による半導体発光素子の概略的な平面図である。 本発明の一実施例による半導体発光素子の概略的な断面図である。 本発明の一実施例による半導体発光素子をパッケージに適用した例を示す断面図である。 本発明の一実施例による半導体発光素子をパッケージに適用した例を示す断面図である。 本発明の一実施例による半導体発光素子をバックライトユニットに適用した例を示す断面図である。 本発明の一実施例による半導体発光素子をバックライトユニットに適用した例を示す断面図である。 本発明の実施例による半導体発光素子を照明装置に適用した例を示す分解斜視図である。 本発明の実施例による半導体発光素子をヘッドランプに適用した例を示す断面図である。
以下においては、添付の図面を参照し、本発明の好ましい実施例について説明する。しかし、本発明の実施例は様々な他の形態に変形でき、本発明の範囲は以下において説明する実施例に限定されない。また、本発明の実施例は、当該技術分野において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図１は本発明の一実施例による半導体発光素子の概略的な平面図である。
図２は本発明の一実施例による半導体発光素子の概略的な断面図である。具体的には、図２は図１の切り取り線ＩＩ−ＩＩ’に沿って切り取った半導体発光素子の断面を拡大して示したものであるが、理解を助けるために、ナノ発光構造物１４０の個数は任意に選択して示す。
図１及び図２を参照すると、半導体発光素子１００は、基板１０１、基板１０１上に形成された第１導電型半導体ベース層（以下、単にベース層という）１２０、マスク層１３０、ナノ発光構造物１４０、透明電極層１５０、電極絶縁層１５２、及び充填層１６０を含む。ナノ発光構造物１４０は、第１導電型半導体ベース層１２０から成長して形成された第１導電型半導体コア１４２、活性層１４４、及び第２導電型半導体層１４６を含む。半導体発光素子１００は、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結される第１及び第２電極１７０、１８０をさらに含む。
本明細書において、特に他の説明がない限り、「上部」、「上面」、「下部」、「下面」、「側面」などの用語は図面を基準にしたもので、実際は素子が配置される方向によって異なる。
基板１０１は、半導体成長用基板として提供され、サファイア、シリコン炭化物（ＳｉＣ）、マグネシウムアルミニウム酸化物（ＭｇＡｌ２Ｏ４）、マグネシウム酸化物（ＭｇＯ）、リチウムアルミニウム酸化物（ＬｉＡｌＯ２）、リチウムガリウム酸化物（ＬｉＧａＯ２）、ガリウム窒化物（ＧａＮ）などの絶縁性物質、導電性物質、または半導体物質を用いる。サファイアの場合、六角−菱（ロンボ）型（Ｈｅｘａ−Ｒｈｏｍｂｏ Ｒ３ｃ）の対称性を有する結晶体で、ｃ軸方向及びａ軸方向の格子定数がそれぞれ１３．００１Å及び４．７５８Åであり、Ｃ（０００１）面、Ａ（１１２０）面、Ｒ（１１０２）面などを有する。この場合、上記Ｃ面は窒化物薄膜の成長が比較的容易であり、高温において安定しているため、窒化物成長用基板として主に用いられる。一方、基板１０１としてシリコン（Ｓｉ）を用いる場合、大口径化により適合し、相対的に価格が低いため、量産性が向上する。
基板１０１の表面には凹凸が形成されて光抽出効率を向上させる。上記凹凸の形状は図面に示されたものに限定されない。一実施例において、基板１０１上にはベース層１２０の結晶性を向上させるためのバッファ層がさらに配置される。上記バッファ層は、例えば、ドーピングされず、低温において成長したアルミニウムガリウム窒化物（ＡｌｘＧａ１−ｘＮ）からなる。
一実施例において、基板１０１は除去されて省略されてもよい。例えば、半導体発光素子１００がパッケージ基板のような外部装置上にフリップチップ実装される場合、追加的な工程によって基板１０１が除去され、基板１０１としてシリコン（Ｓｉ）を用いる場合も、後続工程において基板１０１が除去される。
ベース層１２０は基板１０１上に配置される。ベース層１２０は、
ＩＩＩ−Ｖ族化合物であり、例えば、ガリウム窒化物（ＧａＮ）であってよい。ベース層１２０は、例えば、ｎ型にドーピングされたｎ型ガリウム窒化物（ｎ−ＧａＮ）であってもよい。
本実施例において、ベース層１２０は、ナノ発光構造物１４０の第１導電型半導体コア１４２を成長させるための結晶面を提供するだけでなく、各ナノ発光構造物１４０の一側に共通に連結されてコンタクト電極の役割をする。
ベース層１２０上にマスク層１３０が配置される。マスク層１３０は、シリコン酸化物またはシリコン窒化物からなり、例えば、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、シリコン窒化物（ＳｉｘＮｙ）、アルミニウム酸化物（Ａｌ２Ｏ３）、チタニウム窒化物（ＴｉＮ）、アルミニウム窒化物（ＡｌＮ）、ジルコニウム酸化物（ＺｒＯ）、チタニウムアルミニウム窒化物（ＴｉＡｌＮ）、チタニウムシリコン窒化物（ＴｉＳｉＮ）の少なくとも一つからなる。例えば、マスク層１３０は、分散型ブラッグ反射（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ、ＤＢＲ）層または無指向性反射（Ｏｍｎｉ−Ｄｉｒｅｃｔｉｏｎａｌ Ｒｅｆｌｅｃｔｏｒ、ＯＤＲ）層であってよい。この場合、マスク層１３０は、屈折率が互いに異なる層が交互に繰り返して配置された構造を有する。但し、本発明は、これに限定されず、一実施例において、マスク層１３０は単一層であってもよい。
マスク層１３０は、ベース層１２０の一部が露出する複数の開口部Ｈを有する。複数の開口部Ｈのサイズによってナノ発光構造物１４０の直径、長さ、位置、及び成長条件が決定される。複数の開口部Ｈは、円形、四角形、六角形などの多様な形態を有する。
複数の開口部Ｈに該当する位置に複数のナノ発光構造物１４０がそれぞれ配置される。ナノ発光構造物１４０は、複数の開口部Ｈによって露出するベース層１２０の領域から成長した第１導電型半導体コア１４２、第１導電型半導体コア１４２の表面に順次に形成された活性層１４４、及び第２導電型半導体層１４６を含むコア−シェル（ｃｏｒｅ−ｓｈｅｌｌ）構造を有する。図面に示したように、第１導電型半導体コア１４２の幅はマスク層１３０の複数の開口部Ｈの幅より広く形成されるが、幅の相対的な差異は図面に示したものに限定されない。
第１導電型半導体コア１４２及び第２導電型半導体層１４６は、それぞれｎ型及びｐ型不純物がドーピングされた半導体からなるが、これに限定されず、逆にそれぞれｐ型及びｎ型半導体からなることもできる。第１導電型半導体コア１４２及び第２導電型半導体層１４６は、窒化物半導体、例えば、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有するアルミニウムインジウムガリウム窒化物からなり、それぞれの層は単一層からなることもできるが、ドーピング濃度や組成などの特性が互いに異なる複数の層を備えることもできる。但し、第１導電型半導体コア１４２及び第２導電型半導体層１４６は、窒化物半導体の他にも、アルミニウムインジウムガリウムリン化物（ＡｌＩｎＧａＰ）またはアルミニウムインジウムガリウムヒ素化物（ＡｌＩｎＧａＡｓ）系の半導体を用いることもできる。本実施例において、第１導電型半導体コア１４２は、例えば、シリコン（Ｓｉ）または炭素（Ｃ）がドーピングされたｎ型ガリウム窒化物（ｎ−ＧａＮ）であってよく、第２導電型半導体層１４６は、マグネシウム（Ｍｇ）または亜鉛（Ｚｎ）がドーピングされたｐ型ガリウム窒化物（ｐ−ＧａＮ）であってよい。
活性層１４４は第１導電型半導体コア１４２の表面に配置される。活性層１４４は、電子と正孔の再結合によって所定のエネルギーを有する光を放出し、インジウムガリウム窒化物（ＩｎＧａＮ）などの単一物質からなる層であり、量子障壁層と量子井戸層が交互に配置された単一（ＳＱＷ）または多重量子井戸（ＭＱＷ）構造、例えば、窒化物半導体の場合、ガリウム窒化物（ＧａＮ）／インジウムガリウム窒化物（ＩｎＧａＮ）構造が用いられる。活性層１４４がインジウムガリウム窒化物（ＩｎＧａＮ）を含む場合、インジウム（Ｉｎ）の含量を増加させることにより、格子不整合による結晶欠陥が減少でき、半導体発光素子１００の内部量子効率が増加する。また、活性層１４４内のインジウム（Ｉｎ）の含量に応じて発光波長が調節される。
半導体発光素子１００が含むナノ発光構造物１４０の個数は、図面に示したものに限定されず、半導体発光素子１００は、例えば、数十乃至数百万個のナノ発光構造物１４０を含む。複数のナノ発光構造物１４０は、平面上において一つのナノ発光構造物１４０が六つのナノ発光構造物１４０により囲まれる六角形形態を成すように配列される。
本実施例のナノ発光構造物１４０は、下部の六角柱領域及び上部の六角ピラミッド領域からなる。この場合、第１導電型半導体コア１４２は、互いに異なる結晶面（ｃｒｙｓｔａｌ ｐｌａｎｅ）である下部のｍ面及び上部のｒ面を有し、結晶面によって上部に形成される活性層１４４及び第２導電型半導体層１４６の厚さが互いに異なる。例えば、ｍ面上における活性層１４４及び第２導電型半導体層１４６の厚さがｒ面上における活性層１４４及び第２導電型半導体層１４６の厚さより厚くてよい。また、一実施例において、ナノ発光構造物１４０は、ピラミッド型または柱型であってもよい。ナノ発光構造物１４０は、このような３次元形状を有するため、発光表面積が相対的に広くて光効率が増加する。
透明電極層１５０は、第２導電型半導体層１４６と電気的に連結される。また、透明電極層１５０は、ナノ発光構造物１４０の上面及び側面を覆い、隣接するナノ発光構造物１４０との間において互いに連結されるように配置される。透明電極層１５０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、亜鉛酸化物（ＺｎＯ）、ＧＺＯ（ＺｎＯ：Ｇａ）、インジウム酸化物（Ｉｎ２Ｏ３）、スズ酸化物（ＳｎＯ２）、カドミウム酸化物（ＣｄＯ）、カドミウムスズ酸化物（ＣｄＳｎＯ４）、またはガリウム酸化物（Ｇａ２Ｏ３）であってよい。
充填層１６０は、ナノ発光構造物１４０及び透明電極層１５０上に配置される。充填層１６０は、隣接したナノ発光構造物１４０の間に充填され、ナノ発光構造物１４０及びナノ発光構造物１４０上の透明電極層１５０を覆うように配置される。一実施例において、充填層１６０の上面はナノ発光構造物１４０によって屈曲が形成される。
充填層１６０は、透光性絶縁物質からなり、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、アルミニウム酸化物（Ａｌ２Ｏ３）、ハフニウム酸化物（ＨｆＯ）、チタニウム酸化物（ＴｉＯ２）、またはジルコニウム酸化物（ＺｒＯ）を含む。但し、一実施例において、充填層１６０は、導電性物質を含むこともできる。この場合、充填層１６０は、第２電極１８０と電気的に連結されるように形成されるか、一体に形成される。半導体発光素子１００は、第１及び第２電極１７０、１８０がパッケージ基板のような外部基板に向かうようにフリップチップ構造により実装される。なお、一実施例において、充填層１６０は、空気（ａｉｒ）を含むこともできる。
一実施例において、充填層１６０の上部にパッシベーション層がさらに配置され、上記パッシベーション層は第１及び第２電極１７０、１８０の上面を露出させるように配置される。
第１及び第２電極１７０、１８０は、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結されるように、それぞれ半導体発光素子１００の一側においてベース層１２０及び透明電極層１５０上に配置される。第１及び第２電極１７０、１８０は、基板１０１を基準に同一方向に向かって配置される。
また、図１に示したように、第１及び第２電極１７０、１８０は、電流が複数のナノ発光構造物１４０の全体に均一に注入されるように、それぞれパッド部Ｐ、及びパッド部Ｐから延長してパッド部Ｐより狭い幅を有する指部Ｆを含む。パッド部Ｐは、導電性ワイヤや半田バンプなどと接触する領域である。また、第１電極１７０の指部Ｆと第２電極１８０の指部Ｆは交互にすれ違うように配置される。このような第１及び第２電極１７０、１８０の配置により、ナノ発光構造物１４０内の電流の流れが効率的に行われ、発光効率が増加する。但し、図面に示した第１及び第２電極１７０、１８０の配置及び形態は例示的なもので、パッド部Ｐ及び指部Ｆの相対的な配置や指部Ｆの個数などは実施例によって多様に変化できる。また、一実施例において、第１及び第２電極１７０、１８０は、指部Ｆがない形態を有することもできる。
第１及び第２電極１７０、１８０は、導電性物質の単一層または多層構造からなる。例えば、第１及び第２電極１７０、１８０は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、チタニウム（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などの物質、またはその合金の一つ以上を含む。
第１及び第２電極１７０、１８０は、それぞれ下面に第１パターン部１７Ａ、１８Ａを有し、上面に第２パターン部１７Ｂ、１８Ｂを有する。第１及び第２パターン部１７Ａ、１８Ａ、１７Ｂ、１８Ｂは、複数のナノ発光構造物１４０と同一形態の配列を有するように位置でき、マスク層１３０の複数の開口部Ｈに対応する形状の断面を有する。これについては、図５を参照して以下において詳細に説明する。一実施例において、第１及び第２電極１７０、１８０は、それぞれ下面に第１パターン部１７Ａ、１８Ａを有し、上面に第１パターン部１７Ａ、１８Ａより屈曲が緩やかな第２パターン部１７Ｂ、１８Ｂを有するか、平坦な表面を有する。
第１電極１７０はベース層１２０がリセスされた領域内に配置される。第１電極１７０の第１パターン部１７Ａはベース層１２０に向かって突出して膨らんだ形状を有し、第２パターン部１７Ｂは第１電極１７０の上面から陥没したくぼんだ形状を有する。ベース層１２０は、上記リセスされた領域において第１パターン部１７Ａに対応する不均一な表面を有する。一実施例において、第１電極１７０は、リセスされていないベース層１２０上に形成されることもできる。
第１電極１７０は第１幅Ｗ１を有し、第１電極１７０の両側はリセスされたベース層１２０が第１長さＬ１だけ露出する。第１幅Ｗ１は、第１長さＬ１より大きくてよいが、第１幅Ｗ１及び第１長さＬ１の相対的なサイズは、図面に示したものに限定されず、多様に変化できる。また、第１電極１７０は、リセスされたベース層１２０の上面からの第１厚さＴ１を有し、上面がナノ発光構造物１４０より低く位置する。但し、半導体発光素子１００がフリップチップの形態により実装される場合、第１電極１７０の上面はナノ発光構造物１４０より高く位置することもできる。
第２電極１８０は透明電極層１５０上に配置される。また、第２電極１８０とベース層１２０の間にはマスク層１３０及び電極絶縁層１５２がさらに配置される。電極絶縁層１５２により、第２電極１８０は下部のベース層１２０と電気的に絶縁される。第２電極１８０の第１パターン部１８Ａは透明電極層１５０に向かって突出して膨らんだ形状を有し、第２パターン部１８Ｂは第２電極１８０の上面から陥没してへこんだ形状を有する。透明電極層１５０、マスク層１３０、及び電極絶縁層１５２は、第２電極１８０の下部を含む充填層１６０が配置されない領域において第１パターン部１８Ａに対応する不均一な表面を有する。また、一実施例において、下部のベース層１２０も第１パターン部１８Ａに対応する不均一な表面を有する。
第２電極１８０は第２幅Ｗ２を有し、第２電極１８０の両側は充填層１６０から第２長さＬ２だけ離れる。第２幅Ｗ２は、第１電極１７０の第１幅Ｗ１と同一または類似し、第２長さＬ２より大きくてよいが、第２幅Ｗ２及び第２長さＬ２の相対的なサイズは、図面に示したものに限定されず、多様に変化できる。また、第２電極１８０は、リセスされた透明電極層１５０の上面からの第１電極１７０の第１厚さＴ１と同一または類似した第２厚さＴ２を有し、上面がナノ発光構造物１４０より低く位置する。但し、半導体発光素子１００がフリップチップの形態により実装される場合、第２電極１８０の上面はナノ発光構造物１４０より高く位置することもできる。
図３乃至図１４は本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。図３乃至図１４には図２に対応する断面図を示す。
図３を参照すると、基板１０１上にベース層１２０、マスク層１３０、及びモールド層１３５を形成する。
まず、基板１０１の上面に凹凸を形成し、基板１０１上に第１導電型半導体を成長させてベース層１２０を形成する。ベース層１２０は、ナノ発光構造物１４０（図２参照）を成長させる結晶成長面を提供するだけでなく、ナノ発光構造物１４０の一側を互いに電気的に連結する構造物として提供される。したがって、ベース層１２０は、電気的導電性を有する半導体単結晶として形成される。また、この場合、基板１０１は、結晶成長用基板である。
次に、ベース層１２０上にベース層１２０を露出させる複数の開口部Ｈを有するマスク層１３０、及びモールド層１３５を形成する。マスク層１３０及びモールド層１３５は、マスク層１３０を形成する物質及びモールド層１３５を形成する物質を順次に蒸着し、図面に示さない別途のマスクパターンを用いて、これをパターニングして複数の開口部Ｈを形成することにより形成される。一実施例において、複数の開口部Ｈは、下部に行くほど直径が減少する円筒形の形状に形成される。これにより、複数の開口部Ｈの側面は基板１０１の上面に対して所定の傾斜角を有する。マスク層１３０及びモールド層１３５の全体の厚さは、目的とするナノ発光構造物１４０の高さを考慮して設計される。また、複数の開口部Ｈのサイズも、目的とするナノ発光構造物１４０のサイズを考慮して設計される。
マスク層１３０及びモールド層１３５は、特定のエッチング条件においてエッチング率が異なる物質からなり、ベース層１２０ともエッチング率が異なる物質からなる。これにより、複数の開口部Ｈの形成時のエッチング工程が制御される。例えば、マスク層１３０はシリコン窒化物（ＳｉＮ）からなり、モールド層１３５はシリコン酸化物（ＳｉＯ２）からなる。
図４を参照すると、複数の開口部Ｈによって露出するベース層１２０から第１導電型半導体を成長させることにより、複数の第１導電型半導体コア１４２を形成する。
第１導電型半導体コア１４２は、例えば、ｎ型窒化物半導体からなり、第１導電型半導体ベース層１２０と同一の物質からなる。第１導電型半導体コア１４２は、有機金属化学蒸着（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）または分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、ＭＢＥ）の工程を用いて形成される。
続いて、モールド層１３５をマスク層１３０及び第１導電型半導体コア１４２に対して選択的に除去する。上記除去工程は、例えば、湿式エッチング工程によって行われる。マスク層１３０が残存することにより、マスク層１３０は、後続工程において形成される活性層１４４及び第２導電型半導体層１４６が第１導電型半導体ベース層１２０と接続されることを防止する役割をする。
モールド層１３５を除去した後、第１導電型半導体コア１４２の結晶面を反極性であるｒ面または非極性であるｍ面のような結晶成長に有利な安定的な面に転換させるための再成長工程が行われる。これにより、第１導電型半導体１４２の幅が開口部Ｈの幅より大きくなり、第１導電型半導体コア１４２の結晶性が向上する。但し、本工程は、実施例によって開口部Ｈの形状、及びこれによる第１導電型半導体コア１４２の成長形状を考慮して省略されることもできる。
図５を参照すると、第１導電型半導体コア１４２上に活性層１４４及び第２導電型半導体層１４６を形成する。
本段階により、コア−シェル構造のナノ発光構造物１４０が形成される。蒸着方法によっては、活性層１４４及び第２導電型半導体層１４６が第１導電型半導体コア１４２のｍ面及びｒ面上において互いに異なる厚さを有する。例えば、活性層１４４及び第２導電型半導体層１４６は、下部のｍ面上における厚さが上部のｒ面上における厚さより厚くてよい。
一実施例において、活性層１４４の上部に電荷遮断層がさらに配置される。また、一実施例において、第１導電型半導体コア１４２の上端部の傾斜面に活性層１４４は配置されず、上記電荷遮断層が配置されることもできる。上記電荷遮断層は、第１導電型半導体コア１４２から注入された電荷が活性層１４４における電子と正孔の結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）に利用されず、第２導電型半導体層１４６に移動することを防止する役割をする。上記電荷遮断層は、活性層１４４より大きいバンドギャップエネルギーを有する物質を含み、例えば、アルミニウムガリウム窒化物（ＡｌＧａＮ）またはアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）を含む。
図６を参照すると、第２導電型半導体層１４６上に第１開口部ＯＰ１を有する第１充填層１６２を形成する。
第１充填層１６２は、ベース層１２０、マスク層１３０、及びナノ発光構造物１４０とのエッチング選択性を有する物質からなる。例えば、第１充填層１６２は、シリコン酸化物（ＳｉＯ２）を含む絶縁物質からなる。また、第１充填層１６２は、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、高温酸化物（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ、ＨＴＯ）、高密度プラズマ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ、ＨＤＰ）酸化物、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、及びＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のいずれか一つである。
第１開口部ＯＰ１は、第１充填層１６２の物質を蒸着した後、別途のマスクを用いて一部を除去することにより形成され、第２電極１８０（図１及び図２参照）が形成される領域のナノ発光構造物１４０を露出させるように形成される。第１開口部ＯＰ１が形成された第１充填層１６２の側壁１６２Ｌは、ベース層１２０の上面に対して傾斜を有するように形成されるが、これに限定されない。
図７を参照すると、第１開口部ＯＰ１によって露出したナノ発光構造物１４０を除去する。
露出したナノ発光構造物１４０は、超音波を用いて除去するか、液体または固体を高圧により噴射して折って除去するか、乾式エッチングまたは湿式エッチングを用いて除去する。これについては、図１５乃至図１７を参照して以下においてより詳細に説明する。
除去されたナノ発光構造物１４０の下部には、第１凹部ＣＰ１が形成される。第１凹部ＣＰ１は、ナノ発光構造物１４０が除去される切断面において生じ、ナノ発光構造物１４０がベース層１２０と第１導電型半導体コア１４２の境界面において正確に切断されないため生じる。例えば、ナノ発光構造物１４０が除去される際、下部の第１導電型半導体コア１４２の一部が残存するか、またはナノ発光構造物１４０の周りのマスク層１３０及び下部のベース層１２０の一部がともに除去されることにより、第１凹部ＣＰ１が形成される。本実施例において、第１凹部ＣＰ１は、除去されたナノ発光構造物１４０の周りのマスク層１３０に形成されるように示しているが、これに限定されず、開口部Ｈ内に残存する第１導電型半導体コア１４２、マスク層１３０、及びベース層１２０の少なくとも一つによって定義される。
また、拡大図に示しているように、第１凹部ＣＰ１の幅Ｗ４はマスク層１３０の開口部Ｈの幅Ｗ３より所定の範囲Ｗ４ａ−Ｗ４ｂ内においてそれより大きくてもよく、小さくてもよい。なお、第１凹部ＣＰ１の深さＤ１は、マスク層１３０の厚さＴ３より所定の範囲Ｄ１ａ−Ｄ１ｂ内においてそれより大きくてもよく、小さくてもよい。
図８を参照すると、ナノ発光構造物１４０が除去された領域において露出したベース層１２０上に電極絶縁層１５２を形成する。
電極絶縁層１５２は、第１凹部ＣＰ１が形成されたマスク層１３０上にコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成されて、電極絶縁層１５２上にも凹部ＣＰ１ａが形成される。電極絶縁層１５２の凹部ＣＰ１ａは、第１凹部ＣＰ１と同一であるか、小さい深さに形成される。
電極絶縁層１５２は、絶縁物質からなり、例えば、シリコン酸化物（ＳｉＯ２）を含む。電極絶縁層１５２は、露出したベース層１２０を後続工程において形成される透明電極層１５０及び第２電極１８０（図１及び図２参照）と電気的に絶縁させるために形成される。一実施例において、第１導電型半導体コア１４２の一部が残存する場合、電極絶縁層１５２は、第１導電型半導体コア１４２を透明電極層１５０及び第２電極１８０と電気的に絶縁させる。
まず、第１充填層１６２を除去し、第１開口部ＯＰ１に対応する領域に電極絶縁層１５２を形成する。電極絶縁層１５２が形成される領域は下部のベース層１２０を露出させない範囲内において多様に変化され、一実施例において、電極絶縁層１５２は隣接するナノ発光構造物１４０と接するように形成されることもできる。また、一実施例において、電極絶縁層１５２が第１充填層１６２とのエッチング選択性を有する物質からなる場合、第１充填層１６２を除去せずに、第１充填層１６２をマスクとして用いて電極絶縁層１５２を形成する。
図９を参照すると、第２導電型半導体層１４６及び電極絶縁層１５２上に透明電極層１５０を形成する。
透明電極層１５０は、隣接したナノ発光構造物１４０の間においてマスク層１３０の上部面を覆い、第１開口部ＯＰ１に対応する領域において電極絶縁層１５２上に延長されて一つの層として形成される。
透明電極層１５０上には電極絶縁層１５２の凹部ＣＰ１ａに対応する凹部ＣＰ１ｂが形成される。透明電極層１５０の凹部ＣＰ１ｂは、電極絶縁層１５２の凹部ＣＰ１ａと同一であるか、または小さい深さに形成される。
図１０を参照すると、電極絶縁層１５２上に第２電極１８０を形成する。
第２電極１８０は、図面に示していないマスクを用いて電極絶縁層１５２上にだけ形成され、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程を用いて形成されることもできる。第２電極１８０は、下面に透明電極層１５０の凹部ＣＰ１ｂに対応する第１パターン部１８Ａが形成され、上面に第１パターン部１８Ａに対応する第２パターン部１８Ｂが形成される。但し、第２電極１８０の厚さ、材料及び工程条件などによって第２パターン部１８Ｂは第１パターン部１８Ａより屈曲が緩んだり、第２パターン部１８Ｂが形成されずに平坦な表面に形成されることもできる。
このように、図６乃至図１０を参照して第２電極１８０の形成工程を説明したが、以下においては、図１１乃至図１４を参照して第１電極１７０の形成工程を説明する。但し、本発明の実施例は、このような第１及び第２電極１７０、１８０の工程順序に限定されず、一実施例において、第１電極１７０が先に形成され、第２電極１８０が後に形成されることもできる。
図１１を参照すると、複数のナノ発光構造物１４０上に第２開口部ＯＰ２を有する第２充填層１６４を形成する。
第２充填層１６４は、ベース層１２０、マスク層１３０、及びナノ発光構造物１４０とのエッチング選択性を有する物質からなる。例えば、第２充填層１６４は、絶縁物質からなり、例えば、シリコン酸化物（ＳｉＯ２）を含む。
第２開口部ＯＰ２は、第１電極１７０（図１及び図２参照）が形成される領域のナノ発光構造物１４０を露出させるように形成される。第２開口部ＯＰ２は、第２充填層１６４の物質を蒸着した後、別途のマスクを用いて一部を除去して形成される。また、一実施例において、第２充填層１６４は、図１０を参照して上述した工程において第２電極１８０の形成時に用いられたマスクであってもよい。
第２開口部ＯＰ２が形成された第２充填層１６４の側壁１６４Ｌは、ベース層１２０の上面に対して傾斜を有するように形成されるが、これに限定されない。
図１２を参照すると、第２開口部ＯＰ２によって露出したナノ発光構造物１４０を除去する。
図７を参照して上述したように、露出したナノ発光構造物１４０は、超音波を用いて除去するか、液体または固体を高圧により噴射して折って除去するか、乾式エッチングまたは湿式エッチングを用いて除去する。
除去されたナノ発光構造物１４０の下部には第２凹部ＣＰ２が形成される。第２凹部ＣＰ２は、ナノ発光構造物１４０が除去されて切断面において生じ、ナノ発光構造物１４０がベース層１２０と第１導電型半導体コア１４２の境界面において正確に切断されないため生じる。例えば、ナノ発光構造物１４０が除去される際、下部の第１導電型半導体コア１４２の一部が残存するか、またはナノ発光構造物１４０の周りのマスク層１３０及び下部のベース層１２０の一部がともに除去されることにより、第２凹部ＣＰ２が形成される。本実施例において、第２凹部ＣＰ２は、除去されたナノ発光構造物１４０の周りのマスク層１３０に形成されるように示しているが、これに限定されず、開口部Ｈ内に残存する第１導電型半導体コア１４２、マスク層１３０、及びベース層１２０の少なくとも一つによって定義される。
図７を参照して上述した第１凹部ＣＰ１のように、第２凹部ＣＰ２の幅及び深さも実施例によって多様に変化できる。
図１３を参照すると、第２開口部ＯＰ２内のベース層１２０の一部を除去する。
ベース層１２０は、例えば、エッチング工程によって除去され、エッチング工程中に第２開口部ＯＰ２内のマスク層１３０も除去される。ベース層１２０がリセスされる深さＤ２は実施例によって多様に変化できる。
マスク層１３０及びベース層１２０がエッチング剤に対して同一または類似したエッチング率を有する場合、第２凹部ＣＰ２に対応する凹部ＣＰ２ａが露出したベース層１２０に形成される。ベース層１２０の凹部ＣＰ２ａは、第２凹部ＣＰ２と同一であるか、または小さい深さに形成される。
図１４を参照すると、リセスされたベース層１２０上に第１電極１７０を形成する。
フォトマスク層１９０を用いて、蒸着されてリセスされたベース層１２０を露出させた後、第１電極１７０を形成するための電極物質１７０Ｐを全体的に蒸着する。次に、フォトマスク層１９０を除去して、フォトマスク層１９０上の電極物質１７０Ｐもともに除去する。このようなリフトオフ工程によって第１電極１７０はリセスされたベース層１２０上にだけ形成される。第１電極１７０は、下面にベース層１２０の凹部ＣＰ２ａに対応する第１パターン部１７Ａが形成され、上面に第１パターン部１７Ａに対応する第２パターン部１７Ｂが形成される。但し、第１電極１７０の厚さ、材料、及び工程条件などによって上面の第１パターン部１７Ｂは第１パターン部１７Ａより屈曲が緩んだり、第２パターン部１７Ｂが形成されずに平坦な表面に形成されることもできる。
次に、図２をともに参照すると、フォトマスク層１９０を除去し、第２充填層１６４の一部を除去して第２電極１８０を露出させる充填層１６０を形成する。一実施例において、充填層１６０は、空気（ａｉｒ）からなってもよい。即ち、第２充填層１６４をすべて除去することもできる。
図１５乃至図１７は本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。図１５乃至図１７においては、図７を参照して上述したナノ発光構造物１４０を除去する段階を具体的に示し、図１２を参照して上述したナノ発光構造物１４０を除去する段階も同一に行われる。
図１５を参照すると、第１充填層１６２の第１開口部ＯＰ１によって露出したナノ発光構造物１４０を、超音波装置１０を用いて除去する。
超音波装置１０は、超音波ヘッド１１及び吸入カバー部１２を含む。超音波ヘッド１１から発生した所定の周波数の超音波はガスのような媒質によって下部の基板１０１に向かって放射され、これによって折られたナノ発光構造物１４０は吸入カバー部１２と超音波ヘッド１１の間に吸入されて除去される。図１５の超音波装置１０は、例示的なもので、乾式洗浄装置の一種であるが、本発明の実施例において用いられる超音波装置は図１５に示す装置に限定されない。例えば、一実施例において、液体媒質を用いる湿式超音波装置が用いられることもできる。
図１６を参照すると、第１充填層１６２の第１開口部ＯＰ１によって露出したナノ発光構造物１４０を、噴射装置２０を用いて除去する。
噴射装置２０は、高圧により液体または固体を噴射してナノ発光構造物１４０を折って除去する。噴射装置２０から噴射される液体または固体の量及び圧力はナノ発光構造物１４０のサイズ及び密度を考慮して選択される。
図１７を参照すると、第１充填層１６２の第１開口部ＯＰ１によって露出したナノ発光構造物１４０を、湿式エッチングを用いて除去する。
エッチング装置３０は、エッチング槽３１及びエッチング液３２を含む。ナノ発光構造物１４０が形成された基板１０１はエッチング液３２に入れられて、露出したナノ発光構造物１４０だけが選択的に湿式エッチングされる。但し、このような湿式エッチング装置３０は例示的なもので、一実施例においては乾式エッチング装置を用いることもできる。
図１８及び図１９は本発明の一実施例による半導体発光素子を説明するための概略的な平面図及び斜視図である。図１８及び図１９には図１及び図２の半導体発光素子の一部領域が具体的に示されている。
図１８及び図１９を参照すると、半導体発光素子は、第１乃至第３領域Ｒ１、Ｒ２、Ｒ３を含む。第１領域Ｒ１は複数のナノ発光構造物１４０が配列された発光領域であってよく、第２領域Ｒ２はリセスされたベース層１２０が露出した領域であってよい。第３領域Ｒ３は第１電極１７０が位置する電極領域であってよい。
第１領域Ｒ１において複数のナノ発光構造物１４０は六角型の形態を成すように配列される。第２及び第３領域Ｒ２、Ｒ３の凹部ＣＰ２ａ、及び第１及び第２パターン部１７Ａ、１７Ｂも断面の形状とは関係なく複数のナノ発光構造物１４０と同一の形態により配列される。これにより、第１乃至第３領域Ｒ１、Ｒ２、Ｒ３においてナノ発光構造物１４０、凹部ＣＰ２ａ、及び第１及び第２パターン部１７Ａ、１７Ｂの全体が一定に六角型の形態により配列される。これは、図３乃至図１４を参照して上述した半導体発光素子の製造方法のように、凹部ＣＰ２ａ、及び第１及び第２パターン部１７Ａ、１７Ｂがナノ発光構造物１４０が除去された位置に形成されるためである。したがって、二つのナノ発光構造物１４０の中心間の距離Ｐ１、ナノ発光構造物１４０と凹部ＣＰ２ａの中心間の距離Ｐ２、及び二つの第２パターン部１７Ｂの中心間の距離Ｐ３はすべて同一である。
一実施例において、凹部ＣＰ２ａ、及び第１及び第２パターン部１７Ａ、１７Ｂは、基板１０１の上面に平行な表面における断面のサイズがナノ発光構造物１４０の断面のサイズより大きくてもよいが、これに限定されない。
図２０乃至図２２は本発明の一実施例による半導体発光素子の電極を説明するための斜視図である。図２０乃至図２２には図５の第１電極１７０の一部領域が示されている。
図２０を参照すると、第１電極１７０ａは、下面に第１パターン部１７Ａを有し、上面に第２パターン部１７Ｂを有する。本実施例の第１及び第２パターン部１７Ａ、１７Ｂは、図１及び図２の実施例の第１電極１７０とは異なり、表面が滑らかではなく、凹凸を含む。
このような第１及び第２パターン部１７Ａ、１７Ｂの形状は図７及び図１２を参照して上述したナノ発光構造物１４０を除去する段階において、切断面が滑らかではない場合に形成される。また、凹凸のサイズまたは個数も多様に変化される。
図２１を参照すると、第１電極１７０ｂは、下面に第１パターン部１７Ａを有し、上面に第２パターン部１７Ｂを有する。本実施例の第１パターン部１７Ａは、図１及び図２の実施例の第１電極１７０とは異なり、下面から陥没したくぼんだ形状を有し、第２パターン部１７Ｂは、これに対応するように表面が突出した凸部の形状を有する。
このような第１及び第２パターン部１７Ａ、１７Ｂの形状は、図７及び図１２を参照して上述したナノ発光構造物１４０を除去する段階において、ナノ発光構造物１４０の下部の第１導電型半導体コア１４２が一部残存するか、ナノ発光構造物１４０の周りのベース層１２０の一部がともに除去される場合に形成される。
図２２を参照すると、第１電極１７０ｃは、下面に第１パターン部１７Ａを有し、上面に第２パターン部１７Ｂを有する。本実施例の第１パターン部１７Ａは、図１及び図２の実施例の第１電極１７０とは異なり、下面から陥没したくぼんだ形状を有し、第２パターン部１７Ｂは、これに対応するように表面が突出した凸部の形状を有する。また、第１及び第２パターン部１７Ａ、１７Ｂは、表面が滑らかではなく、凹凸を含む。
このような第１及び第２パターン部１７Ａ、１７Ｂの形状は、図７及び図１２を参照して上述したナノ発光構造物１４０を除去する段階において、ナノ発光構造物１４０の下部の第１導電型半導体コア１４２が一部残存するか、ナノ発光構造物１４０の周りのベース層１２０の一部がともに除去され、切断面が滑らかではない場合に形成される。また、凹凸のサイズまたは個数も多様に変化できる。
図２０乃至図２２の第１及び第２パターン部１７Ａ、１７Ｂの形状は、第１電極１７０ａ、１７０ｂ、１７０ｃだけを示しているが、第２電極１８０（図１及び図２参照）にも同様に適用できる。
図２３及び図２４は本発明の一実施例による半導体発光素子の一領域を示す電子顕微鏡写真である。
図２３及び図２４は走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ、ＳＥＭ）を用いて図５の第２領域Ｒ２に対応するリセスされたベース層１２０の上面及び第３領域Ｒ３に対応する第１電極１７０の上面をそれぞれ分析した結果を示した図面である。
図２３を参照すると、ガリウム窒化物系（ＧａＮ）のベース層１２０上に凹部ＣＰ２ａが形成される。本実施例の凹部ＣＰ２ａは、円形の断面を有し、上部から所定の深さに陥没した形態を有する。
図２４を参照すると、金属からなる第１電極１７０上に第２パターン部１７Ｂが形成される。本実施例の第２パターン部１７Ｂは、凹部ＣＰ２ａと類似して円形の断面を有し、上部から所定の深さに陥没した形態を有する。
図２５乃至図２８は本発明の一実施例による半導体発光素子の製造方法を説明するための概略的な断面図である。図２５乃至図２８においては、図２に対応する断面図を示し、図３乃至図１４と重複する説明は省略する。
図２５を参照すると、基板１０１上にナノ発光構造物１４０及び透明電極層１５０が形成される。
ナノ発光構造物１４０は、図３乃至図５を参照して上述した工程によって形成される。次に、第２導電型半導体層１４６上に透明電極層１５０を形成する。透明電極層１５０は、隣接したナノ発光構造物１４０の間においてマスク層１３０の上部面を覆いながら延長されて一つの層として形成される。
図２６を参照すると、複数のナノ発光構造物１４０上に第１及び第２開口部ＯＰ１、ＯＰ２を有する第３充填層１６６を形成し、第１及び第２開口部ＯＰ１、ＯＰ２を通じて露出したナノ発光構造物１４０及び透明電極層１５０を除去する。
本実施例においては、第１及び第２開口部ＯＰ１、ＯＰ２が一つの工程段階において形成されて、第１及び第２電極１７０、１８０（図１及び図２参照）が形成される領域においてナノ発光構造物１４０を除去する工程が一つの工程として行われる。また、図７及び図１２を参照して上述した実施例においてはナノ発光構造物１４０だけを除去したが、本実施例においてはナノ発光構造物１４０及びその上部の透明電極層１５０をともに除去する。例えば、ナノ発光構造物１４０のアスペクト比が大きいほど透明電極層１５０をともに除去する工程が容易に行われる。
除去されたナノ発光構造物１４０の下部には、第１及び第２凹部ＣＰ１、ＣＰ２が形成される。また、一実施例において、第１及び第２凹部ＣＰ１、ＣＰ２が形成されていないマスク層１３０の平坦な上面上に透明電極層１５０の一部が残存する。
図２７を参照すると、第２開口部ＯＰ２内に第１電極１７０を形成する。
まず、図面に示していないマスクを用いて第１開口部ＯＰ１を覆い、第２開口部ＯＰ２内にだけ第１電極１７０を形成する。第１電極１７０の形成前に、第２開口部ＯＰ２によって露出したマスク層１３０を除去し、ベース層１２０がリセスされるようにベース層１２０の一部を除去する。また、透明電極層１５０の一部が残存する場合、マスク層１３０とともに除去される。
図２８を参照すると、第１開口部ＯＰ１内に第２電極１８０を形成する。
まず、第２電極１８０がナノ発光構造物１４０の第２導電型半導体層１４６と電気的に連結されるように、第１電極１７０の形成前に、第１開口部ＯＰ１によって露出したマスク層１３０及びベース層１２０上に透明電極層１５０を形成する。一実施例において、第３充填層１６６を除去した後、透明電極層１５０を形成することにより、第１開口部ＯＰ１の回りの透明電極層１５０と所定の幅により重なるように透明電極層１５０を形成することもできる。
次に、図面に示していないマスクを用いて第１電極１７０を覆い、第１開口部ＯＰ１内にだけ第２電極１８０を形成する。
図２９は本発明の一実施例による半導体発光素子の概略的な断面図である。以下の図面に対する説明のうち、図２と同一の参照番号は同一の構成要素を示すため重複する説明を省略する。
図２９を参照すると、半導体発光素子１００ａは、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０ａ、ナノ発光構造物１４０、透明電極層１５０、及び充填層１６０を含む。ナノ発光構造物１４０は、第１導電型半導体のベース層１２０から成長して形成された第１導電型半導体コア１４２、活性層１４４、及び第２導電型半導体層１４６を含む。半導体発光素子１００ａは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結される第１及び第２電極１７０、１８０ａをさらに含む。
第１及び第２電極１７０、１８０ａは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結されるように、それぞれ半導体発光素子１００ａの一側においてベース層１２０及び透明電極層１５０上に配置される。第１及び第２電極１７０、１８０ａは基板１０１を基準に同一の方向に向かって配置される。
本実施例の第２電極１８０ａは、図２の実施例とは異なり、開口部Ｈが形成されていないマスク層１３０ａ上に配置される。即ち、第２電極１８０ａの下部には、マスク層１３０ａが開口部Ｈなしで配置されて第２電極１８０ａをベース層１２０から電気的に絶縁させる。また、第１電極１７０は下面及び上面にそれぞれ第１及び第２パターン部１７Ａ、１７Ｂを有するが、第２電極１８０ａは平坦な下面及び上面を有する。なお、第２電極１８０ａの下部の透明電極層１５０及びマスク層１３０ａも平坦な表面を有する。
本実施例の半導体発光素子１００ａは、図３乃至図１４を参照して上述した半導体発光素子の製造方法において、第２電極１８０ａが形成される領域にナノ発光構造物１４０が形成されないようにマスク層１３０ａの一部に開口部Ｈを形成しない方法により製造する。よって、第２電極１８０ａが形成される領域においてナノ発光構造物１４０を除去する工程が行われないため、第２電極１８０ａは平坦なマスク層１３０ａ及び透明電極層１５０上に形成される。第１電極１７０は図１１乃至図１４を参照して上述した工程を用いて形成され、第１電極１７０が先に形成されることもできる。
図３０は本発明の一実施例による半導体発光素子の概略的な断面図である。
図３０を参照すると、半導体発光素子１００ｂは、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０、ナノ発光構造物１４０、透明電極層１５０、及び充填層１６０を含む。ナノ発光構造物１４０は、第１導電型半導体のベース層１２０から成長して形成された第１導電型半導体コア１４２、活性層１４４、及び第２導電型半導体層１４６を含む。半導体発光素子１００ｂは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結される第１及び第２電極１７０ｄ、１８０をさらに含む。
第１及び第２電極１７０ｄ、１８０は、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結されるように、それぞれ半導体発光素子１００ｂの一側においてベース層１２０及び透明電極層１５０上に配置される。第１及び第２電極１７０ｄ、１８０は基板１０１を基準に同一の方向に向かって配置される。
本実施例の第１電極１７０ｄは、図２の実施例とは異なり、リセスされたベース層１２０の平坦な表面上に配置される。また、第２電極１８０は下面に第１及び第２パターン部１８Ａ、及び上面に第２パターン部１８Ｂを有するが、第１電極１７０ｄは平坦な下面及び上面を有する。一実施例において、第１電極１７０ｄは、リセスされていないベース層１２０上に形成されることもできる。
本実施例の半導体発光素子１００ｂは、図３乃至図１４を参照して上述した半導体発光素子の製造方法において、第１電極１７０ｄが形成される領域にナノ発光構造物１４０が形成されないようにマスク層１３０の一部に開口部Ｈを形成しない方法により製造する。よって、第１電極１７０ｄが形成される領域においてナノ発光構造物１４０を除去する工程が行われないため、第１電極１７０ｄは平坦なマスク層１３０がベース層１２０の一部とともに除去された後、ベース層１２０上に形成される。第２電極１８０は図６乃至図１０を参照して上述した工程を用いて形成され、第１電極１７０ｄが先に形成されることもできる。
一実施例において、第１電極１７０ｄがリセスされていないベース層１２０上に形成される場合、第１電極１７０ｄは、上述した工程において平坦なマスク層１３０だけを除去した後、平坦なベース層１２０上に形成される。
図２９及び図３０を参照して説明した実施例のように、本発明の一部の実施例においては、第１及び第２電極１７０、１８０のうちいずれか一つだけ第１及び第２パターン部１７Ａ、１８Ａ、１７Ｂ、１８Ｂを含む。
図３１は本発明の一実施例による半導体発光素子の概略的な断面図である。
図３１を参照すると、半導体発光素子１００ｃは、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０、ナノ発光構造物１４０、透明電極層１５０、電極絶縁層１５２、及び充填層１６０を含む。ナノ発光構造物１４０は、第１導電型半導体のベース層１２０から成長して形成された第１導電型半導体コア１４２、活性層１４４、及び第２導電型半導体層１４６を含む。半導体発光素子１００ｃは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結される第１及び第２電極１７０ｅ、１８０ｂをさらに含む。
第１及び第２電極１７０ｅ、１８０ｂは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結されるように、それぞれ半導体発光素子１００ｃの一側においてベース層１２０及び透明電極層１５０上に配置される。第１及び第２電極１７０ｅ、１８０ｂは基板１０１を基準に同一の方向に向かって配置される。
本実施例の第１及び第２電極１７０ｅ、１８０ｂは、図２の実施例とは異なり、それぞれリセスされたベース層１２０及び透明電極層１５０の平坦な表面上に配置される。また、第１及び第２電極１７０ｅ、１８０ｂは、平坦な下面及び上面を有する。なお、第２電極１８０ｂの下部には、マスク層１３０が配置されなくてもよい。
本実施例の半導体発光素子１００ｃは、図３乃至図１４を参照して上述した半導体発光素子の製造方法において、第１及び第２電極１７０ｅ、１８０ｂが形成される領域において第１及び第２凹部ＣＰ１、ＣＰ２が形成されたマスク層１３０を除去した後、第１及び第２電極１７０ｅ、１８０ｂを形成することにより製造されることができる。第２電極１８０ｂが形成される領域には、ベース層１２０上に電極絶縁層１５２が形成されることができる。
また、第１電極１７０ｅの場合、ベース層１２０を一部除去してリセスする際、エッチング条件のような工程条件を調節して、ベース層１２０の表面を平坦に形成することにより製造されることもできる。第２電極１８０ｂの場合、マスク層１３０上の電極絶縁層１５２または透明電極層１５０を形成する際、蒸着条件を調節して、表面を平坦に形成することにより製造されることもできる。
図３２は本発明の一実施例による半導体発光素子の概略的な断面図である。
図３２を参照すると、半導体発光素子１００ｄは、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０、ナノ発光構造物１４０ａ、透明電極層１５０、及び充填層１６０を含む。ナノ発光構造物１４０ａは、ベース層１２０から成長して形成された第１導電型半導体コア１４２、高抵抗層１４３、活性層１４４、及び第２導電型半導体層１４６を含むことができる。半導体発光素子１００ｄは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結される第１及び第２電極１７０、１８０をさらに含む。
本実施例において、第１導電型半導体コア１４２の上端部である傾斜面の表面上に高抵抗層１４３がさらに配置される。但し、実施例によっては、高抵抗層１４３が活性層１４４の表面上に配置されることもできる。
高抵抗層１４３は、第１導電型半導体コア１４２の上端部において生じる可能性がある漏れ電流を遮断するように電気的抵抗が高い物質からなる。例えば、高抵抗層１４３は、ドーピングされない、あるいは第１導電型半導体コア１４２とは反対の導電型の不純物によりドーピングされた半導体からなる。例えば、第１導電型半導体コア１４２がｎ型ガリウム窒化物（ｎ−ＧａＮ）である場合、高抵抗層１４３は、アンドープ（ｕｎｄｏｐｅｄ）ガリウム窒化物（ＧａＮ）またはマグネシウム（Ｍｇ）のようなｐ型不純物がドーピングされたガリウム窒化物（ＧａＮ）であってよい。但し、高抵抗層１４３の組成は、実施例によって多様であり、ガリウム窒化物（ＧａＮ）の第１導電型半導体コア１４２を成長させた後、インシチュー（ｉｎ−ｓｉｔｕ）によりアルミニウム（Ａｌ）及びインジウム（Ｉｎ）の少なくとも一つのソースを追加供給してＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）組成のアルミニウムインジウムガリウム窒化物からなる層により形成されてもよい。
本実施例の半導体発光素子１００ｄは、異種界面を含むマスク層１３０及び高抵抗層１４３を形成することにより、ナノ発光構造物１４０ａの上部及び下部ともに漏れ電流が効果的に遮断される。
図３３及び図３４は本発明の一実施例による半導体発光素子の概略的な平面図及び断面図である。図３４は図３３の第１乃至第３波長領域λ１、λ２、λ３におけるナノ発光構造物１４０の配列を示す図面である。
図３３及び図３４を参照すると、半導体発光素子１００ｅは、基板１０１、基板１０１上に形成された第１導電型半導体ベース層１２０、マスク層１３０、ナノ発光構造物１４０、透明電極層１５０、及び充填層１６０ａを含む。ナノ発光構造物１４０は、第１導電型半導体ベース層１２０から成長して形成された第１導電型半導体コア１４２、活性層１４４、及び第２導電型半導体層１４６を含む。半導体発光素子１００ｅは、それぞれベース層１２０及び第２導電型半導体層１４６と電気的に連結される第１及び第２電極１７０、１８０をさらに含む。
本実施例の半導体発光素子１００ｅは、第１乃至第３波長領域λ１、λ２、λ３を含み、各領域においてナノ発光構造物１４０の間の離隔距離がそれぞれ第３長さから第５長さＤ３、Ｄ４、Ｄ５と異なる。第３長さＤ３が最も小さく、第５長さＤ５が最も大きくてよい。
本実施例のように、半導体発光素子１００ｅがナノ発光構造物１４０の間の離隔距離が異なる第１乃至第３波長領域λ１、λ２、λ３を含む場合、各領域において成長したナノ発光構造物１４０内の活性層１４４のインジウム（Ｉｎ）の含量または成長厚さが互いに異なってよい。例えば、同一の成長条件下において成長した場合、ナノ発光構造物１４０の間の離隔距離が大きいほど、活性層１４４のインジウム（Ｉｎ）の含量が増加し、成長厚さが厚くなる。これにより、第１乃至第３波長領域λ１、λ２、λ３のナノ発光構造物１４０は、互いに異なる波長を有する光を放出し、これを混合して白色光を放出する。
一実施例において、第１乃至第３波長領域λ１、λ２、λ３において、ナノ発光構造物１４０のサイズも互いに異なるように形成される。
また、本実施例の充填層１６０ａは、ナノ発光構造物１４０の形状に応じて屈曲した上面を有する。
図３５及び図３６は本発明の一実施例による半導体発光素子をパッケージに適用した例を示す断面図である。
図３５を参照すると、半導体発光素子パッケージ１０００は、半導体発光素子１００１、パッケージ本体１００２、及び一対のリードフレーム１００３を含み、半導体発光素子１００１はリードフレーム１００３にフリップチップ実装されて半導体発光素子１００１の電極を通じてリードフレーム１００３と電気的に連結される。実施例によっては、半導体発光素子１００１がリードフレーム１００３ではない他の領域、例えば、パッケージ本体１００２に実装される。また、パッケージ本体１００２は、光の反射効率が向上するようにカップ形状を有し、このような反射カップには半導体発光素子１００１やワイヤＷなどを封止するように投光性物質からなる封止体１００５が形成される。
本実施例において、半導体発光素子パッケージ１０００は、図１及び図２に示した半導体発光素子１００と類似した構造を有し、第１及び第２電極１７０、１８０の高さだけ異なる半導体発光素子１００１を含むように示しているが、図２９、図３０、図３１及び図３２を参照して上述した他の実施例の半導体発光素子１００ａ、１００ｂ、１００ｃ、１００ｄを含むこともできる。
図３６を参照すると、半導体発光素子パッケージ２０００は、半導体発光素子２００１、実装基板２０１０、及び封止体２００３を含む。半導体発光素子２００１は、実装基板２０１０に実装されて、ワイヤＷを通じて実装基板２０１０と電気的に連結される。
実装基板２０１０は、基板本体２０１１、上面電極パッド２０１３、及び下面電極パッド２０１４を備える。また、実装基板２０１０は、上面電極パッド２０１３と下面電極パッド２０１４を連結する貫通電極２０１２を含む。実装基板２０１０は、ＰＣＢ、ＭＣＰＣＢ、ＭＰＣＢ、ＦＰＣＢなどの基板により提供され、実装基板２０１０の構造は多様な形態に応用される。
封止体２００３は、上面が膨らんでいるドーム形状のレンズ構造に形成されるが、実施例によっては、表面を凸形状または凹形状のレンズ構造に形成することにより、封止体２００３の上面を通じて放出される光の指向角を調節できる。
本実施例において、半導体発光素子パッケージ２０００は、図１に示した半導体発光素子１００と同一の構造を有する半導体発光素子２００１を含むように示しているが、実施例によっては、図２９、図３０、図３１及び図３２を参照して上述した他の実施例の半導体発光素子１００ａ、１００ｂ、１００ｃ、１００ｄを含むこともできる。
図３７及び図３８は本発明の一実施例による半導体発光素子をバックライトユニットに適用した例を示す断面図である。
図３７を参照すると、バックライトユニット３０００は、基板３００２上に光源３００１が実装され、その上部に配置された一つ以上の光学シート３００３を備える。光源３００１は、図３５及び図３６を参照して上述した構造またはこれと類似した構造を有する半導体発光素子パッケージを用い、半導体発光素子を直接基板３００２に実装（いわゆるＣＯＢ型）して用いる。
図３７のバックライトユニット３０００における光源３００１は液晶表示装置が配置された上部に向かって光を放射するのと異なり、図３８に示した他の例のバックライトユニット４０００は基板４００２上に実装された光源４００１が側方向に光を放射し、このように放射された光は導光板４００３に入射されて面光源の形態に転換される。導光板４００３を経た光は上部に放出され、光抽出効率を向上させるために、導光板４００３の下面には反射層４００４が配置される。
図３９は本発明の実施例による半導体発光素子を照明装置に適用した例を示す分解斜視図である。
図３９の分解斜視図を参照すると、照明装置５０００は、一例としてバルブ型ランプが示されており、発光モジュール５００３、駆動部５００８、及び外部接続部５０１０を含む。また、外部及び内部ハウジング５００６、５００９、及びカバー部５００７のような外型構造物をさらに含む。発光モジュール５００３は、図１、図２９、図３０、図３１及び図３２を参照して上述した他の実施例の半導体発光素子１００、１００ａ、１００ｂ、１００ｃ、１００ｄと同一または類似した構造を有する半導体発光素子５００１、及びその半導体発光素子５００１が搭載された回路基板５００２を含む。本実施例においては、１個の半導体発光素子５００１が回路基板５００２上に実装された形態により例示しているが、必要に応じて、複数個が装着される。また、半導体発光素子５００１が直接回路基板５００２に実装されずに、パッケージの形態により製造されてから実装されることもできる。
外部ハウジング５００６は熱放出部として作用し、発光モジュール５００３と直接接触されて放熱効果を向上させる熱放出板５００４、及び照明装置５０００の側面を囲う放熱ピン５００５を含む。カバー部５００７は、発光モジュール５００３上に装着され、膨らんだレンズ形状を有する。駆動部５００８は、内部ハウジング５００９に装着されてソケット構造のような外部接続部５０１０に連結されることにより外部電源から電源の提供を受ける。また、駆動部５００８は、発光モジュール５００３の半導体発光素子５００１を駆動させる適正な電流源に変換させて提供する役割をする。例えば、このような駆動部５００８は、ＡＣ−ＤＣコンバーターまたは整流回路部品などにより構成される。
また、図面に示していないが、照明装置５０００は、通信モジュールをさらに含むこともできる。
図４０は本発明の実施例による半導体発光素子をヘッドランプに適用した例を示す断面図である。
図４０を参照すると、車両用ライトなどとして用いられるヘッドランプ６０００は、光源６００１、反射部６００５、レンズカバー部６００４を含み、レンズカバー部６００４は、中空型のガイド６００３、及びレンズ６００２を含む。光源６００１は、図３５又は図３６の半導体発光素子パッケージを少なくとも一つ含む。また、ヘッドランプ６０００は、光源６００１において発生した熱を外部に放熱する放熱部６０１２をさらに含み、放熱部６０１２は効果的な放熱が行われるようにヒートシンク６０１０及び冷却ファン６０１１を含む。なお、ヘッドランプ６０００は、放熱部６０１２及び反射部６００５を固定させて支持するハウジング６００９をさらに含み、ハウジング６００９は本体部６００６、及び一面に放熱部６０１２が結合されて装着されるための中央孔６００８を備える。さらに、ハウジング６００９は上記一面と一体に連結されて直角方向に折り曲げられる他面に前方孔６００７を備える。反射部６００５は、ハウジング６００９に固定されて、光源６００１において発生した光が反射されて前方孔６００７を通過して外部に出射されるようにする。
以上、本発明の実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内において多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１０ 超音波装置
１１ 超音波ヘッド
１２ 吸入カバー部
２０ 噴射装置
３０ エッチング装置
３１ エッチング槽
３２ エッチング液
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００１、２００１、５００１ 半導体発光素子
１０１、３００２、４００２ 基板
１２０ 第１導電型半導体ベース層
１３０、１３０ａ マスク層
１３５ モールド層
１４０、１４０ａ ナノ発光構造物
１４２ 第１導電型半導体コア
１４３ 高抵抗層
１４４ 活性層
１４６ 第２導電型半導体層
１５０ 透明電極層
１５２ 電極絶縁層
１６０、１６０ａ 充填層
１６２ 第１充填層
１６４ 第２充填層
１６６ 第３充填層
１７０、１７０ｂ、１７０ｃ、１７０ｄ、１７０ｅ 第１電極
１８０、１８０ａ、１８０ｂ 第２電極
１９０ フォトマスク層
１０００、２０００ 半導体発光素子パッケージ
１００２ パッケージ本体
１００３ リードフレーム
１００５、２００３ 封止体
２０１０ 実装基板
２０１１ 基板本体
２０１２ 貫通電極
２０１３ 上面電極パッド
２０１４ 下面電極パッド
３０００、４０００ バックライトユニット
３００１、４００１、６００１ 光源
３００３ 光学シート
４００３ 導光板
４００４ 反射層
５０００ 照明装置
５００３ 発光モジュール
５００４ 熱放出板
５００５ 放熱ピン
５００６ 外部ハウジング
５００８ 駆動部
５００７ カバー部
５００９ 内部ハウジング
５０１０ 外部接続部
５００２ 回路基板
６０００ ヘッドランプ
６００２ レンズ
６００３ ガイド
６００４ レンズカバー部
６００５ 反射部
６００６ 本体部
６００７ 前方孔
６００８ 中央孔
６００９ ハウジング
６０１０ ヒートシンク
６０１１ 冷却ファン
６０１２ 放熱部

Claims (11)

  1. 複数の３次元ナノ発光構造物を含む少なくとも一つの発光領域、及び複数のパターン部を含む少なくとも一つの電極領域を含む下部構造物を含み、
    前記複数の３次元ナノ発光構造物及び前記複数のパターン部の配列は同一であり、
    前記複数のパターン部は凹部または凸部の形状を有し、
    前記複数の３次元ナノ発光構造物の二つの中心間のピッチ、前記複数の３次元ナノ発光構造物と前記複数のパターン部の中心間のピッチ、及び前記複数のパターン部間のピッチはすべて同一であり、
    前記下部構造物は、基板、該基板上のベース層、及び該ベース層上のマスク層、前記ベース層上の第１電極及び前記マスク層上の第２電極をさらに含み、
    前記第１電極及び前記第２電極は、前記複数の３次元ナノ発光構造物の一部が除去された領域に形成され、
    前記複数のパターン部は、それぞれ前記パターン部に配置された前記３次元ナノ発光構造物が除去されるときの切断面の形状に対応する形状を有することを特徴とする半導体発光素子。
  2. 前記複数の３次元ナノ発光構造物を覆う透明電極層をさらに含むことを特徴とする請求項１に記載の半導体発光素子。
  3. 前記透明電極層及び前記複数の３次元ナノ発光構造物上の充填層をさらに含むことを特徴とする請求項２に記載の半導体発光素子。
  4. 前記マスク層と前記第２電極の間の電極絶縁層をさらに含むことを特徴とする請求項１に記載の半導体発光素子。
  5. 前記複数の３次元ナノ発光構造物は、同一のピッチの六角型パターンにより配列されることを特徴とする請求項１に記載の半導体発光素子。
  6. 前記複数のパターン部の基板の上面に平行な表面におけるそれぞれの断面積は、前記複数の３次元ナノ発光構造物のそれぞれの断面積より大きいことを特徴とする請求項１に記載の半導体発光素子。
  7. 少なくとも一つの発光領域及び少なくとも一つの電極領域を含む基板と、
    該基板上のベース層と、
    該ベース層上のマスク層と、
    前記少なくとも一つの発光領域において、前記マスク層の複数の開口部内の複数の３次元ナノ発光構造物と、
    第１電極領域の第１電極及び第２電極領域の第２電極と、を含み、
    前記第１及び第２電極、及び前記少なくとも一つの電極領域の前記マスク層は、それぞれ前記少なくとも一つの発光領域の前記複数の３次元ナノ発光構造物のパターンと共通の配列パターン、及び互いに共通の配列パターンにより配列された
    複数のパターン部を有し、
    前記複数のパターン部は凹部または凸部の形状を有し、
    前記複数の３次元ナノ発光構造物の二つの中心間のピッチ、前記複数の３次元ナノ発光構造物と前記複数のパターン部の中心間のピッチ、及び前記複数のパターン部間のピッチはすべて同一であり、
    前記第１電極及び前記第２電極は、前記複数の３次元ナノ発光構造物の一部が除去された領域に形成され、
    前記複数のパターン部は、それぞれ前記パターン部に配置された前記３次元ナノ発光構造物が除去されるときの切断面の形状に対応する形状を有することを特徴とする半導体発光素子。
  8. 前記複数の３次元ナノ発光構造物を覆う透明電極層と、
    該透明電極層及び前記複数の３次元ナノ発光構造物上の充填層と、
    前記マスク層と前記第２電極の間の電極絶縁層と、をさらに含むことを特徴とする請求項７に記載の半導体発光素子。
  9. 前記複数の３次元ナノ発光構造物は、それぞれ第１導電型半導体コア、活性層、及び第２導電型半導体シェルを含むことを特徴とする請求項１又は７に記載の半導体発光素子。
  10. 前記複数の３次元ナノ発光構造物は、それぞれ前記第１導電型半導体コアの一部上端部の高抵抗層をさらに含むことを特徴とする請求項９に記載の半導体発光素子。
  11. 前記第１導電型半導体コアはシリコン（Ｓｉ）または炭素（Ｃ）によりドーピングされたｎ−型ガリウム窒化物（ｎ−ＧａＮ）からなり、前記活性層はインジウムガリウム窒化物（ＩｎＧａＮ）を含み、前記第２導電型半導体シェルはマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）によりドーピングされたｐ−型ガリウム窒化物（ｐ−ＧａＮ）からなることを特徴とする請求項９に記載の半導体発光素子。
JP2015144101A 2014-07-21 2015-07-21 半導体発光素子 Active JP6788332B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140091930A KR102188494B1 (ko) 2014-07-21 2014-07-21 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR10-2014-0091930 2014-07-21

Publications (2)

Publication Number Publication Date
JP2016025357A JP2016025357A (ja) 2016-02-08
JP6788332B2 true JP6788332B2 (ja) 2020-11-25

Family

ID=55075288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015144101A Active JP6788332B2 (ja) 2014-07-21 2015-07-21 半導体発光素子

Country Status (4)

Country Link
US (1) US9559260B2 (ja)
JP (1) JP6788332B2 (ja)
KR (1) KR102188494B1 (ja)
CN (1) CN105280773B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015034948A (ja) * 2013-08-09 2015-02-19 ソニー株式会社 表示装置および電子機器
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
CN105762264B (zh) * 2016-04-28 2018-01-26 厦门乾照光电股份有限公司 一种具有倒梯形圆台体的微米线发光二极管
FR3053434B1 (fr) * 2016-06-30 2019-06-28 Valeo Vision Module d'emission de lumiere blanche a spectre enrichi
FR3063129B1 (fr) * 2017-02-17 2019-04-12 Valeo Vision Module lumineux a encombrement reduit
FR3087579B1 (fr) * 2018-10-22 2022-08-12 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
JP7137066B2 (ja) 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
JP7227463B2 (ja) * 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
KR20210073677A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
FR3105878B1 (fr) 2019-12-26 2023-10-27 Aledia Dispositif à composants optoélectroniques tridimensionnels pour découpe au laser et procédé de découpe au laser d'un tel dispositif
KR20220014471A (ko) 2020-07-28 2022-02-07 삼성디스플레이 주식회사 반도체 소자 분리 장치 및 이를 이용한 발광 소자의 제조 방법
US11322649B2 (en) 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100404170B1 (ko) 1996-12-05 2004-02-14 엘지전자 주식회사 청색 발광 다이오드의 제조방법
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
TWI288979B (en) 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US20080042149A1 (en) 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
KR100865754B1 (ko) 2006-08-21 2008-10-28 삼성전기주식회사 수직구조 질화물계 반도체 발광소자 및 그 제조방법
US7893793B2 (en) 2006-08-25 2011-02-22 Panasonic Corporation Film bulk acoustic wave resonator and method for manufacturing the same
JP2008079294A (ja) 2006-08-25 2008-04-03 Matsushita Electric Ind Co Ltd 薄膜弾性波共振器およびその製造方法
JP2008112978A (ja) * 2006-10-05 2008-05-15 Mitsubishi Cable Ind Ltd ＧａＮ系ＬＥＤチップおよび発光装置
KR100815226B1 (ko) 2006-10-23 2008-03-20 삼성전기주식회사 질화갈륨계 발광 다이오드 소자의 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
CN102255018B (zh) * 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
CA2674448A1 (en) * 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP2009010012A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8183582B2 (en) 2007-10-16 2012-05-22 LumaChip, Inc. Bare die semiconductor device configured for lamination
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR20090115535A (ko) 2008-05-02 2009-11-05 주식회사 프로텍 칩 엘이디 패키지 제조방법
JP5836122B2 (ja) * 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR100959108B1 (ko) 2008-08-28 2010-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
RU2469435C1 (ru) * 2008-10-17 2012-12-10 Нэшнл Юниверсити Корпорейшн Хоккайдо Юниверсити Массив полупроводниковых светоизлучающих элементов и способ его изготовления
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5647497B2 (ja) 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR20100132910A (ko) 2009-06-10 2010-12-20 서울옵토디바이스주식회사 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
FR2949278B1 (fr) 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
KR101097456B1 (ko) 2009-12-02 2011-12-23 (주) 아모엘이디 엘이디 패키지의 제조방법 및 그에 의한 엘이디 패키지
KR20110102630A (ko) * 2010-03-11 2011-09-19 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
SG186261A1 (en) * 2010-06-18 2013-01-30 Glo Ab Nanowire led structure and method for manufacturing the same
US9947829B2 (en) * 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
US9035278B2 (en) * 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
KR101400343B1 (ko) 2012-02-10 2014-05-30 한국광기술원 상온 선택적 전극 보호 수용성 수지가 적용된 전극 노출형 침전 및 증발형 용제가 포함된 형광체 제조방법과 형광체 코팅층이 형성된 ｌｅｄ 제조방법
US8759128B2 (en) 2012-03-22 2014-06-24 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having recessed electrode and light extraction structures and method of fabrication
CN103378226A (zh) 2012-04-25 2013-10-30 展晶科技(深圳)有限公司 发光二极管的制造方法
EP2912699B1 (en) * 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
FR3000294B1 (fr) 2012-12-21 2016-03-04 Aledia Support fonctionnel comprenant des nanofils et des nano-empreintes et procede de fabrication dudit support
KR102075985B1 (ko) 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
KR101544772B1 (ko) * 2013-10-31 2015-08-17 삼성전자주식회사 나노구조 반도체 발광소자 및 제조방법
KR102132651B1 (ko) 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자

Also Published As

Publication number Publication date
CN105280773A (zh) 2016-01-27
CN105280773B (zh) 2019-06-07
JP2016025357A (ja) 2016-02-08
KR102188494B1 (ko) 2020-12-09
KR20160011286A (ko) 2016-02-01
US20160020358A1 (en) 2016-01-21
US9559260B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP6788332B2 (ja) 半導体発光素子
JP6510888B2 (ja) 半導体発光素子の製造方法
US9412903B2 (en) Semiconductor light emitting device
US9070835B2 (en) Semiconductor light emitting device
KR102075986B1 (ko) 반도체 발광소자
JP5788210B2 (ja) 発光素子、発光素子パッケージ
TWI641162B (zh) 發光二極體及發光裝置
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
TWM517423U (zh) 發光二極體
US9142722B2 (en) Semiconductor light emitting device and illumination apparatus including the same
US9537051B2 (en) Nanostructure semiconductor light emitting device
KR102122362B1 (ko) 나노구조 반도체 발광소자
KR102212557B1 (ko) 나노구조 반도체 발광소자
KR102223036B1 (ko) 나노구조 반도체 발광소자
KR20150054383A (ko) 반도체 발광소자
KR102070092B1 (ko) 반도체 발광소자
US20150221825A1 (en) Semiconductor light emitting device and semiconductor light emitting device package
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
US9362718B2 (en) Semiconductor light emitting device
US20220190201A1 (en) Semiconductor light emitting device and light emitting device package including the same
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR101944410B1 (ko) 발광 소자
KR102034710B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201030

R150 Certificate of patent or registration of utility model

Ref document number: 6788332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250