CN105280773A - 半导体发光器件 - Google Patents

半导体发光器件 Download PDF

Info

Publication number
CN105280773A
CN105280773A CN201510431079.8A CN201510431079A CN105280773A CN 105280773 A CN105280773 A CN 105280773A CN 201510431079 A CN201510431079 A CN 201510431079A CN 105280773 A CN105280773 A CN 105280773A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
emitting semiconductor
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510431079.8A
Other languages
English (en)
Other versions
CN105280773B (zh
Inventor
李东国
高建宇
柳建旭
车南求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105280773A publication Critical patent/CN105280773A/zh
Application granted granted Critical
Publication of CN105280773B publication Critical patent/CN105280773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种包括下部结构的半导体发光器件，所述下部结构包括：至少一个发光区，其包括多个三维发光纳米结构；和至少一个电极区，其包括多个位置，其中，所述多个三维发光纳米结构和所述多个位置的布置方式相同。

Description

半导体发光器件
相关申请的交叉引用
本申请要求于2014年7月21日在韩国知识产权局提交的韩国专利申请No.10-2014-0091930的优先权，该申请的全部公开以引用方式并入本文中。
技术领域
本公开涉及一种半导体发光器件、一种制造半导体发光器件的方法以及一种制造半导体发光器件封装件的方法。
背景技术
与现有技术的光源相比，发光二极管(LED)具有许多优点，诸如相对长的寿命、功耗程度低、快响应速度、环保等等，并且因此被广泛地看作下一代发光源，并且作为用于各种产品中(诸如在普通照明装置和显示装置的背光中)的一种光源，其重要性增加。例如，基于诸如氮化镓(GaN)、铝镓氮化物(AlGaN)、铟镓氮化物(InGaN)、铟铝镓氮化物(InAlGaN)等的III族氮化物的LED可作为输出蓝光或紫外光的半导体发光器件发挥作用。
近来，随着LED被越来越广泛地使用，其应用已延伸至用于高电流的装置和高输出应用的光源。对在高电流和高输出应用中使用的装置中的LED的需求刺激了本公开所涉及的领域中的不断发展的研究，以提高发光特性。例如，为了通过结晶度的提高和发光面积的增大来增大发光效率，已经提出了具有发光纳米结构的半导体发光器件及其制造技术。
发明内容
本公开的一方面可提供一种具有改进的发光特性(光学特性或光学性能)的半导体发光器件，一种用于制造半导体发光器件的方法，以及一种用于制造半导体发光器件封装件的方法。
根据本公开的一方面，一种半导体发光器件可包括：下部结构，该下部结构包括：至少一个发光区，其包括多个三维(3-D)发光纳米结构；和至少一个电极区，其包括多个位置，其中，所述多个三维(3-D)发光纳米结构和所述多个位置的布置方式相同。
在一些示例实施例中，所述多个位置是形成和去除其它发光纳米结构的凹陷、突起和位置中的至少一个。
在一些示例实施例中，至少一个电极区可包括第一导电类型的半导体区和第二导电类型的半导体区。
在一些示例实施例中，每个三维(3-D)发光纳米结构可包括第一导电类型的半导体芯、有源层和第二导电类型的半导体皮。
在一些示例实施例中，下部结构还可包括衬底、衬底上的基础层和基础层上的掩模层。
在一些示例实施例中，半导体发光器件还可包括：基础层上的第一导电类型的电极和掩模层上的第二导电类型的电极。
在一些示例实施例中，半导体发光器件还可包括覆盖所述多个三维(3-D)发光纳米结构的透明电极层。
在一些示例实施例中，半导体发光器件还可包括在透明电极层和所述多个三维(3-D)发光纳米结构上的填充剂层。
在一些示例实施例中，半导体发光器件还可包括掩模层与第二导电类型的电极之间的电极绝缘层。
在一些示例实施例中，按照等间距六边形图案布置所述多个三维(3-D)发光纳米结构。
在一些示例实施例中，第一导电类型的半导体芯由掺有硅(Si)或碳(C)的n型氮化镓(n-GaN)制成，有源层包括铟镓氮化物(InGaN)，第二导电类型的半导体皮由掺有镁(Mg)或锌(Zn)的p型氮化镓(p-GaN)制成。
在一些示例实施例中，至少一个发光区包括三个发光区，三个发光区的每一个各自包括具有不同间距的多个三维(3-D)发光纳米结构。
在一些示例实施例中，具有更大间距的多个三维(3-D)发光纳米结构还可具有更大的生长厚度、更高的铟(In)含量和更长的波长中的至少一个。
在一些示例实施例中，所述多个三维(3-D)发光纳米结构中的两个的中心之间的间距、发光纳米结构与所述多个位置之间的间距以及所述多个位置之间的间距全部实质上相等。
在一些示例实施例中，所述多个位置中的每一个的横截面积大于所述多个三维(3-D)发光纳米结构中的每一个的横截面积。
在一些示例实施例中，每个三维(3-D)发光纳米结构还包括第一导电类型的半导体芯的一部分上的高电阻层。
在一些示例实施例中，一种半导体发光器件包括：衬底，其包括至少一个发光区和至少一个电极区；衬底上的基础层；基础层上的掩模层；在至少一个发光区中的掩模层中的多个开口中的多个三维(3-D)发光纳米结构；以及分别在第一电极区和第二电极区中的第一电极和第二电极。第一电极和第二电极、至少一个电极区中的掩模层以及第一电极区和第二电极区中的基础层各自具有这样的多个位置：所述多个位置与至少一个发光区中的所述多个三维(3-D)发光纳米结构的图案具有共同图案，并且彼此具有共同图案。
在一些示例实施例中，半导体发光器件还可包括：透明电极层，其覆盖所述多个三维(3-D)发光纳米结构；透明电极层和所述多个三维(3-D)发光纳米结构上的填充剂层；以及掩模层与第二电极之间的电极绝缘层。
在一些示例实施例中，多个三维(3-D)发光纳米结构中的每一个包括第一导电类型的半导体芯、有源层和第二导电类型的半导体皮。
在一些示例实施例中，第一导电类型的半导体芯由掺有硅(Si)或碳(C)的n型氮化镓(n-GaN)制成，有源层包括铟镓氮化物(InGaN)，第二导电类型的半导体皮由掺有镁(Mg)或锌(Zn)的p型氮化镓(p-GaN)制成。
附图说明
通过以下结合附图进行的具体描述，将更加清楚地理解本公开的以上和其它方面、特征和其它优点，其中：
图1是示意性地示出根据本公开的示例实施例的半导体发光器件的平面图；
图2是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图；
图3A至图3L是示意性地示出根据本公开的示例实施例的制造半导体发光器件的方法的剖视图；
图4A至图4C是示意性地示出根据本公开的示例实施例的制造半导体发光器件的方法的剖视图；
图5A和图5B是示意性地示出根据本公开的示例实施例的半导体发光器件的平面图和透视图；
图6A至图6C是示意性地示出根据本公开的示例实施例的半导体发光器件的电极的透视图；
图7A和图7B是根据本公开的示例实施例的半导体发光器件的多个区的显微镜图像；
图8A至图8D是示意性地示出根据本公开的示例实施例的制造半导体发光器件的方法的剖视图；
图9是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图；
图10是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图；
图11是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图；
图12是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图；
图13A和图13B是示意性地示出根据本公开的示例实施例的半导体发光器件的平面图和透视图；
图14和图15是示出采用根据本公开的示例实施例的半导体发光器件的封装件的示例的示图；
图16和图17是采用根据本公开的示例实施例的半导体发光器件的背光单元的示例；
图18是示出采用根据本公开的示例实施例的半导体发光器件的照明装置的示例的示图；以及
图19是示出采用根据本公开的示例实施例的半导体发光器件的大灯的示例的示图。
具体实施方式
现在，将参照其中示出了本发明构思的示例实施例的附图在下文中更加完全地描述本发明构思。通过以下将参照附图更详细地描述的示例实施例，本发明构思的优点和特点以及实现它们的方法将变得清楚。然而，应该注意本发明构思不限于以下示例实施例，而是可按照各种形式实现。因此，仅提供示例实施例以公开本发明构思，并且使得那些本领域技术人员知晓本发明构思的类别。在附图中，本发明构思的实施例不限于本文提供的特定示例，并且为了清楚起见在附图中进行了放大。
本文所用的术语仅是为了描述特定实施例，并且不旨在限制本发明。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。应该理解，当一个元件被称作“连接”或“结合”至另一元件时，所述一个元件可直接连接或结合至所述另一元件，或者可存在中间元件。
相似地，应该理解，当诸如层、区或衬底的一个元件被称作“位于”另一元件“上”时，所述一个元件可直接“位于”所述另一元件“上”，或者可存在中间元件。相反，术语“直接”意指不存在中间元件。还应该理解，当本文使用术语“包括”、“包括……的”、“包含”和/或“包含……的”时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
另外，以下将参照作为本发明构思的理想示例示图的剖视图来描述具体实施方式中的实施例。因此，示例示图的形状可根据制造技术和/或可允许的误差而发生改变。因此，本发明构思的实施例不限于示例示图中示出的特定形状，而是可包括可根据制造工艺生成的其它形状。附图中例示的区域具有一般属性，并且用于示出元件的特定形状。因此，这不应理解为对本发明构思的范围的限制。
还应该理解，虽然本文可使用术语第一、第二、第三等来描述各个元件，但是这些元件不应由这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本发明的教导的情况下，一些实施例中的第一元件应该在其它实施例中被称作第二元件。本文解释和示出的本发明构思的多个方面的示例性实施例包括它们的互补对应部分。相同的附图标记或相同的参考指示符在整个说明书中指示相同元件。
此外，本文参照作为理想示例示图的剖视图和/或平面图来描述示例实施例。因此，可以预见作为例如制造技术和/或公差的结果的图中的形状的变化。因此，示例实施例不应限于这里示出的区的形状，而是包括由制造导致的形状的偏差。例如，示为矩形的蚀刻区可通常具有圆形或弯曲特征。因此，图中示出的区实际上是示意性的，并且它们的形状不旨在示出装置的区的实际形状，并且不旨在限制示例实施例的范围。
如通过本发明的实体应该理解，根据本文所述的各个实施例的器件和形成器件的方法可在诸如集成电路的微电子器件中实现，其中根据本文所述的各个实施例的多个器件集成在相同的微电子器件中。因此，在微电子器件中，本文所示的剖视图可沿着不一定正交的两个不同的方向复制。因此，实现根据本文所述的各个实施例的器件的微电子器件的平面图可包括按照基于微电子器件的功能性的阵列和/或二维图案布置的多个器件。
根据本文所述的各个实施例的器件可根据微电子器件的功能性散布于其它器件之间。此外，根据本文所述的各个实施例的微电子器件可沿着可与所述两个不同方向正交的第三方向复制，以提供三维集成电路。
因此，本文所示的剖视图可对根据本文所述的各个实施例的在平面图中沿着两个不同方向延伸和/或在立体图中沿着三个不同方向延伸的多个器件提供支持。例如，当在器件/结构的剖视图中示出了单个有源区时，该器件/结构可包括其上的多个有源区和晶体管结构(或存储器单元结构、栅极结构等，视情况而定)，如器件/结构的平面图所示的那样。
图1是示意性地示出根据本公开的示例实施例的半导体发光器件的平面图。
图2是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图。具体地说，图2是沿着图1的线II-II'截取的半导体发光器件的放大的剖视图，这里，为了描述的目的，选择性地示出了预定和/或期望数量的发光纳米结构140。
参照图1和图2，半导体发光器件100包括衬底101和形成在衬底101上的基础层120、掩模层130、发光纳米结构140、透明电极层150、电极绝缘层152和/或填充剂层160。发光纳米结构140中的每一个包括从第一导电类型的半导体的基础层120生长的第一导电类型的半导体芯142、有源层144和第二导电类型的半导体层146。半导体发光器件100还可包括分别电连接至基础层120和第二导电类型的半导体层146的第一电极170和第二电极180。
在本公开中，除非另有说明，否则基于附图来确定诸如‘上部’、‘上表面’、‘下部’、‘下表面’、‘横侧表面’等的术语，而在实际中，所述术语可根据装置的设置方向来改变。
衬底101可设为半导体生长衬底，并且可由诸如蓝宝石、SiC、MgAl2O4、MgO、LiAlO2、LiGaO2、GaN等的绝缘材料、导电材料或半导电材料形成。蓝宝石衬底是具有六菱形R3c对称性的晶体，其沿着c轴方向和a轴方向的晶格常数分别为大约和并且具有c面(0001)、a面(11-20)、r面(1-102)等。在这种情况下，蓝宝石晶体的C面允许氮化物薄膜相对容易地在其上生长，并且在高温下稳定，从而蓝宝石衬底通常用作氮化物生长衬底。同时，在衬底101由硅(Si)形成的情况下，其更加适合用于增大直径，并且价格相对低，有利于批量生产。
可在衬底101的表面上形成凹陷和突起图案，以提高光提取效率。然而，凹陷和突起图案的形状不限于附图中示出的。在示例实施例中，还可在衬底101上设置缓冲层，以提高第一导电类型的半导体基础层120的结晶度。例如，缓冲层可由在低温下生长而不掺杂的铝镓氮化物AlxGa1-xN形成。
在示例实施例中，可将衬底101去除，以省略。例如，在半导体发光器件100以倒装芯片方式安装在诸如插件板的外部装置上的情况下，可省略衬底101，并且即使在将硅(Si)用作衬底101的材料的情况下，也可在后续工艺中省略衬底101。
基础层120可设置在衬底101上。基础层120可由例如氮化镓GaN的III-V族化合物形成。例如，基础层120可为掺有n型杂质的n型氮化镓n-GaN。
在当前示例实施例中，基础层120可共同连接至发光纳米结构140的至少一侧以用作接触电极，以及提供用于生长第一导电类型的半导体芯142的晶面。
掩模层130设置在基础层120上。掩模层130可由氧化硅或氮化硅形成。例如，掩模层130可由氧化硅(SiOx)、氧氮化硅(SiOxNy)、氮化硅(SixNy)、氧化铝(Al2O3)、氮化钛(TiN)、氮化铝(AlN)、氧化锆(ZrO)、钛铝氮化物(TiAlN)和钛硅氮化物(TiSiN)中的至少一个形成。例如，掩模层130可为分布式布拉格反射器(DBR)层或全向反射器(ODR)。在示例实施例中，掩模层130可具有以交替方式重复设置的折射率不同的各层的结构。然而，本公开不限于此，并且根据示例实施例，掩模层130可为单层。
掩模层130可包括将基础层120的一些部分暴露出来的多个开口H。可根据多个开口H的尺寸确定发光纳米结构140的直径、长度、位置和/或生长条件。多个开口H可具有诸如圆形形状、四边形形状、六边形形状等的各种形状。
多个发光纳米结构140可设置在对应于的多个开口H的位置处。发光纳米结构140可具有芯-皮结构，该结构包括从由多个开口H暴露出来的第一导电类型的半导体基础层120的区生长的第一导电类型的半导体芯142，以及按次序形成在第一导电类型的半导体芯142的表面上的有源层144和第二导电类型的半导体层146。如图所示，第一导电类型的半导体芯142的宽度可大于多个开口H的宽度，但是宽度的相对差不限于示出的构造。
第一导电类型的半导体芯142和第二导电类型的半导体层146可分别由掺有n型杂质的半导体材料和掺有p型杂质的半导体形成，但是本公开不限于此，相反，第一导电类型的半导体芯142和第二导电类型的半导体层146还可分别由p型半导体材料和n型半导体材料形成。第一导电类型的半导体芯142和第二导电类型的半导体层146可由氮化物半导体(例如，成分为AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的铝铟镓氮化物)形成，并且半导体层142和146中的每一个可被构造为单层，或者可包括具有不同特征(诸如不同掺杂浓度、成分等)的多层。在示例实施例中，除氮化物半导体以外，第一导电类型的半导体芯142和第二导电类型的半导体层146可由铝铟镓磷化物(AlInGaP)或铝铟镓砷化物(AlInGaAs)半导体形成。在当前示例实施例中，例如，第一导电类型的半导体芯142可由掺有硅(Si)或碳(C)的n型氮化镓(n-GaN)形成，第二导电类型的半导体层146可由掺有镁(Mg)或锌(Zn)的p型氮化镓(p-GaN)形成。
可在第一导电类型的半导体芯142的表面上设置有源层144。有源层144可为根据电子-空穴复合而发射具有预定和/或期望等级的能量的光的层，并且有源层144可由诸如铟镓氮化物(InGaN)等的单个材料形成，或者可具有量子势垒层和量子阱层以交替方式布置的多量子阱(MQW)结构，并且，例如，就氮化物半导体而言，可使用氮化镓(GaN)/铟镓氮化物(InGaN)结构。在有源层144包括铟镓氮化物(InGaN)的情况下，通过增加铟(In)的含量可降低由于晶格失配导致的晶体缺陷，并且可增大半导体发光器件100的内量子效率。另外，可根据铟(In)的含量调整发射波长。
包括在半导体发光器件100中的发光纳米结构140的数量可不限于图中示出的数量，并且半导体发光器件100可包括例如几十至几百万个发光纳米结构140。多个发光纳米结构140可布置为具有六边形形状，其中在一个平面上一个发光纳米结构140由六个发光纳米结构140包围，但是本公开不限于这种布置方式。
在当前示例实施例中，发光纳米结构140中的每一个可具有下六棱柱区和上六棱锥区。在示例实施例中，第一导电类型的半导体芯142可具有作为不同晶面的下m面和上r面。形成在m面和r面的上部上的有源层144和第二导电类型的半导体层146可根据晶面具有不同厚度。例如，形成在m面上的有源层144和第二导电类型的半导体层146可比形成在r面上的有源层144和第二导电类型的半导体层146更厚。另外，在示例实施例中，发光纳米结构140可具有棱锥形或棱柱形。由于发光纳米结构140具有这种三维(3D)形状，因此它们具有相对大的发光面积，因此，可增大发光效率。
透明电极层150可电连接至第二导电类型的半导体层146。透明电极层150可覆盖发光纳米结构140的上表面和横侧表面，并且可连接在相邻的发光纳米结构140之间。例如，透明电极层150可由铟锡氧化物(ITO)、铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、GZO(ZnO:Ga)、氧化铟(In2O3)、氧化锡(SnO2)、氧化镉(CdO)、镉锡氧化物(CdSnO4)或氧化镓(Ga2O3)形成。
可在发光纳米结构140和透明电极层150上设置填充剂层160。填充剂层160可填充相邻的发光纳米结构140之间的空间，并且可设置为覆盖发光纳米结构140和发光纳米结构140上的透明电极层150。根据示例实施例，填充剂层160的上表面可沿着发光纳米结构140形成为不平坦的。
填充剂层160可由透光绝缘材料形成，并且包括例如二氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO)、氧化钛(TiO2)或氧化锆(ZrO)。然而，在示例实施例中，填充剂层160可包括导电材料。在这种情况下，填充剂层160可形成为电连接至第二电极180，或者可与第二电极180一体地形成。半导体发光器件100可按照倒装芯片结构安装，以使得第一电极170和第二电极180面对诸如插件板的外部板。另外，在示例实施例中，填充剂层160可包括空气。
在示例实施例中，可在填充剂层160上设置钝化层。钝化层可设置为将第一电极170和第二电极180的上表面暴露出来。
第一电极170和第二电极180可分别在半导体发光器件100的一侧上设置在基础层120和透明电极层150上，以分别电连接至基础层120和第二导电类型的半导体层146。可在相对于衬底101的相同方向上设置第一电极170和第二电极180。
另外，如图1所示，第一电极170和第二电极180可包括焊盘部分P和从焊盘部分P延伸并具有比焊盘部分P的宽度更窄的宽度的指状物部分F，以允许将电流均匀地施加至多个发光纳米结构140整体。焊盘部分P可为与导线、焊料凸块等接触的区。另外，第一电极170的指状物部分F和第二电极180的指状物部分F可设置为以交替方式彼此错开(或者以交替方式彼此岔开)。由于第一电极170和第二电极180的这种布局，电流可在发光纳米结构140内有效地流动，从而增大发光效率。然而，第一电极170和第二电极180的示出的布局或构造仅是示出性的，并且可根据示例实施例不同地改变焊盘部分P和指状物部分F的相对布置、指状物部分F的数量等。另外，在示例实施例中，第一电极170和第二电极180可不具有指状物部分F。
第一电极170和第二电极180可形成为单层导电材料，或者可具有多层结构的导电材料。例如，第一电极170和第二电极180可包括金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、铟(In)、钛(Ti)、硅(Si)、锗(Ge)、锡(Sn)、镁(Mg)、钽(Ta)、铬(Cr)、钨(W)、钌(Ru)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、铂(Pt)和它们的合金中的一个或多个。
第一电极170和第二电极180可分别具有形成在其下表面上的第一图案部分17A和18A和形成在其上表面上的第二图案部分17B和18B。第一图案部分17A、18A和第二图案部分17B、18B可布置为具有与多个发光纳米结构140的布置方式相同的布置方式，并且在一个平面上可具有对应于多个开口H的形状。这将参照图5详细描述。在示例实施例中，第一电极170和第二电极180可分别具有形成在其下表面上的第一图案部分17A和18A和形成在其上表面上的第二图案部分17B和18B。第二图案部分17B和18B可比第一图案部分17A和18A的不平整度更轻，或者可具有平坦表面。
第一电极170可设置在基础层120凹进的区中。第一电极17的第一图案部分17A可朝着基础层120突出，同时具有凸出形状，第二图案部分17B可从第一电极170的上表面凹陷，同时具有凹进形状。基础层120可具有对应于其凹进区中的第一图案部分17A的不平的表面。在示例实施例中，第一电极170可形成在未凹进的基础层120上。
第一电极170可具有第一宽度W1，并且凹进的基础层120可在第一电极170的侧部上暴露出第一距离L1。第一宽度W1可大于第一距离L1，但是第一宽度W1和第一距离L1的相对尺寸不限于图中示出的那些，而是可被不同地修改。另外，第一电极170相对于凹进的基础层120的上表面可具有第一厚度T1，并且第一电极170的上表面可比发光纳米结构140更低。然而，当以倒装芯片方式安装半导体发光器件时，第一电极170的上表面可布置为比发光纳米结构140更高。
可在透明电极层150上设置第二电极180。另外，还可在第二电极180与基础层120之间设置掩模层130和电极绝缘层152。第二电极180可由于电极绝缘层152而与基础层120电绝缘。第二电极180的第一图案部分18A可朝着透明电极层150突出，从而具有凸出形状。第二图案部分18B可从第二电极180的上表面向下凹陷，从而具有凹进形状。在包括未设置填充剂层160的第二电极180的下部的区中，透明电极层150、掩模层130和电极绝缘层152可具有对应于第一图案部分18A的不平的表面。另外，在示例实施例中，基础层120可具有对应于第一图案部分18A的不平的表面。
第二电极180可具有第二宽度W2，并且第二电极180的侧部可与填充剂层160间隔开第二距离L2。第二宽度W2可与第一电极170的第一宽度W1相等或相似，并且可大于第二距离L2，但是第二宽度W2和第二距离L2的相对尺寸不限于附图中示出的那些，而是可不同地修改。另外，第二电极180可相对于凹陷的透明电极层150的上表面具有第二厚度T2。第二厚度T2可与第一电极层170的第一厚度T1相等或相似，并且第二电极180的上表面可比发光纳米结构140更低。然而，当以倒装芯片方式安装半导体发光器件时，第二电极180的上表面可布置为比发光纳米结构140更高。
图3A至图3L是示意性地示出根据本公开的示例实施例的制造半导体发光器件的方法的剖视图。图3A至图3L示出的剖视图对应于图2的剖视图。
参照图3A，可在衬底101上形成基础层120、掩模层130和模制层135。
首先，可在衬底101的上表面上形成凹陷和突起图案，并且可在衬底101上生长第一导电类型的半导体，以形成基础层120。基础层120可提供晶体生长表面，以允许发光纳米结构140(参照图2)在其上生长，并且可为电连接发光纳米结构140的一侧的结构。因此，基础层120可形成为具有电导率的半导体单晶，并且在这种情况下，衬底101可为用于晶体生长的衬底。
接着，可在基础层120上形成具有暴露出基础层120的多个开口H的掩模层130和模制层135。可顺序地沉积用于形成掩模层130的材料和用于形成模制层135的材料，并且利用掩模图案进行图案化以形成多个开口H，从而形成掩模层130和模制层135。在示例实施例中，多个开口H可呈具有向下缩小的直径的圆柱形状，因此，多个开口H的横侧表面可相对于衬底101的上表面具有预定和/或期望的倾角。可考虑到发光纳米结构140的计划高度(参照图1)来设计掩模层130和模制层135的厚度之和。另外，可考虑到发光纳米结构140的计划尺寸来设计多个开口H的尺寸。
掩模层130和模制层135可由在特定蚀刻条件下具有不同蚀刻率的材料形成，并且还可由具有与基础层120的蚀刻率不同的蚀刻率的材料形成。因此，当形成多个开口H时可控制蚀刻工艺。例如，由氮化硅(SiN)形成掩模层130，并且由二氧化硅(SiO2)形成模制层135。
参照图3B，可在通过多个开口H暴露的基础层120上生长第一导电类型的半导体，以形成多个第一导电类型的半导体芯142。
例如，第一导电类型的半导体芯142可由n型氮化物半导体形成，并且可由与第一导电类型的半导体基础层120的材料相同的材料形成。可利用金属-有机化学气相沉积(MOCVD)或分子束外延(MBE)形成第一导电类型的半导体芯142。
接着，可相对于掩模层130和第一导电类型的半导体芯142选择性地去除模制层135。可通过例如湿法蚀刻工艺执行模制层135的去除。剩余的掩模层130可在后续工艺中用于防止有源层144和第二导电类型的半导体层146连接至第一导电类型的半导体基础层120。
在去除模制层135之后，可执行再生长工艺以将第一导电类型的半导体芯142的晶面转换为诸如半极性r面或无极性m面的有利于晶体生长的稳定面。因此，第一导电类型的半导体芯142的宽度可大于开口H的宽度，并且第一导电类型的半导体芯142的结晶度可增大。然而，考虑到开口H的形状和基于开口H的形状的第一导电类型的半导体芯142的生长形状，可省略该处理。
参照图3C，可在第一导电类型的半导体芯142的表面上形成有源层144和第二导电类型的半导体层146。
在该处理中，可形成具有芯-皮结构的发光纳米结构140。如上所述，根据沉积方法，有源层144和第二导电类型的半导体层146在第一导电类型的半导体芯142的m面和r面上可具有不同厚度。例如，有源层144和第二导电类型的半导体层146在m面上可比在r面上更厚。
在示例实施例中，可在有源层144上形成电荷阻挡层。另外，在示例实施例中，有源层144可不设置在第一导电类型的半导体芯142中的每一个的上端部分的斜面上，而是作为替代，可设置电荷阻挡层。电荷阻挡层可用于防止从第一导电类型的半导体芯142注入的电荷转移至第二导电类型的半导体层146，而没有用于在有源层144中的电子-空穴复合。电荷阻挡层可包括带隙能量大于有源层144的带隙能量的材料。例如，电荷阻挡层可包括铝镓氮化物(AlGaN)或铝铟镓氮化物(AlInGaN)。
参照图3D，具有第一开口OP1的第一填充剂层162可形成在第二导电类型的半导体层146和掩模层130上。
第一填充剂层162可由相对于基础层120、掩模层130和发光纳米结构140具有蚀刻选择性的材料形成。例如，第一填充剂层162可包括二氧化硅(SiO2)。另外，第一填充剂层162可为正硅酸乙酯(TEOS)、高温氧化物(HTO)、高密度等离子体(HDP)氧化物、硼磷硅(BPSG)玻璃和未掺杂的硅酸盐玻璃(USG)中的任一个。
可通过沉积第一填充剂层162材料以及随后利用掩模去除第一填充剂层162的一部分来形成第一开口OP1，并且第一开口OP1在将要形成第二电极180(参照图1和图2)的区中可暴露发光纳米结构140。形成有第一开口OP1的第一填充剂层162的侧壁162L可相对于基础层120的上表面倾斜，但是本公开不限于此。
参照图3E，可将通过第一开口OP1暴露的发光纳米结构140去除。
可通过利用超声波去除暴露的发光纳米结构140，或者通过喷射用于将其去除的高压液体或固体来去除暴露的发光纳米结构140，或者可通过干法蚀刻或湿法蚀刻去除暴露的发光纳米结构140。将参照图4A至图4C更加详细地描述这一点。
可在已去除的发光纳米结构140中的每一个的下部中形成第一凹进部分CP1。当去除发光纳米结构140中的每一个时，可在切割表面中形成第一凹进部分CP1。随着在基础层120与第一导电类型的半导体芯142之间的界面中不精确地切割发光纳米结构140中的每一个，可形成第一凹进部分CP1。例如，随着当已去除发光纳米结构140中的每一个时第一导电类型的半导体芯142的一部分剩余，或者当去除发光纳米结构140中的每一个时发光纳米结构140的周边上的掩模层130的一部分和基础层120的一部分一起被去除，可形成第一凹进部分CP1。在当前示例实施例中，示出了第一凹进部分CP1形成在去除的发光纳米结构140中的每一个的周边上，但是本公开不限于此，并且可由第一导电类型的半导体芯142、掩模层130和开口H中剩余的基础层120中的至少一个限定第一凹进部分CP1。
如放大图中所示，在从W4a至W4b的预定和/或期望的范围内，第一凹进部分CP1的宽度W4可大于或小于掩模层130的开口H的宽度W3。另外，在从D1a至D1b的预定和/或期望的范围内，第一凹进部分CP1的深度D1可大于或小于掩模层130的厚度T3。
参照图3F，可在已去除了发光纳米结构140的区中暴露的基础层120上形成电极绝缘层152。
电极绝缘层152可在其上形成有第一凹进部分CP1的掩模层130上共形地形成，因此，可在电极绝缘层152上形成凹进部分CP1a。凹进部分CP1a的深度可与第一凹进部分CP1的深度相等或比之更浅。
电极绝缘层152可由绝缘材料形成，并且可包括例如二氧化硅(SiO2)。电极绝缘层152可形成为使暴露的基础层120与在后续工艺中形成的透明电极层150和第二电极180(参照图1和图2)电绝缘。在示例实施例中，在保留第一导电类型的半导体芯142的一部分的情况下，电极绝缘层152可使第一导电类型的半导体芯142与透明电极层150和第二电极180电绝缘。
首先，可去除第一填充剂层162，并且电极绝缘层152可形成在对应于第一开口OP1的区中。可在不暴露基础层120的范围内不同地修改形成电极绝缘层152的区，并且在示例实施例中，电极绝缘层152可形成为与邻近的发光纳米结构140接触。另外，在示例实施例中，当由相对于第一填充剂层162具有蚀刻选择性的材料形成电极绝缘层152时，可利用第一填充剂层162作为掩模形成电极绝缘层152，而不用去除第一填充剂层162。
参照图3G，可在第二导电类型的半导体层146和电极绝缘层152上形成透明电极层150。
透明电极层150可覆盖相邻的发光纳米结构140之间的掩模层130的上表面，并且在对应于第一开口OP1的区中延伸至电极绝缘层152的表面，以形成为单层。
可在透明电极层150上形成凹进部分CP1b，以使其对应于电极绝缘层152的凹进部分CP1a。透明电极层150的凹进部分CP1b的深度可与电极绝缘层152的凹进部分CP1a的深度相等或比之更浅。
参照图3H，可在电极绝缘层152上形成第二电极180。
可利用掩模使第二电极180仅形成在电极绝缘层152上，并且可通过剥离工艺形成第二电极180。第二电极180可在其下表面上形成有对应于透明电极层150的凹进部分CP1b的第一图案部分18A，并且在其上表面上形成有对应于第一图案部分18A的第二图案部分18B。这里，根据第二电极180的厚度、材料和工艺条件等，第二图案部分18B可比第一图案部分18A的不平整度更轻，或者第二图案部分18B可形成为平坦表面。
已经参照图3D至图3H描述了形成第二电极180的工艺。下文中，将参照图3I至图3L描述形成第一电极170的工艺。然而，本公开的示例实施例不限于第一电极170和第二电极180的工艺顺序。例如，在示例实施例中，可先形成第一电极170，并且可随后形成第二电极180。
参照图3I，可在多个发光纳米结构140上形成具有第二开口OP2的第二填充剂层164。
第二填充剂层164可由相对于基础层120、掩模层130和发光纳米结构140具有蚀刻选择性的材料形成。例如，第二填充剂层164可由绝缘材料形成，并且可包括例如二氧化硅(SiO2)。
第二开口OP2可形成为在将要形成第一电极170(参照图1和图2)的区中将发光纳米结构140暴露出来。可通过沉积第二填充剂层164材料和随后利用掩模去除第二填充剂层164材料的一部分来形成第二开口OP2。另外，在示例实施例中，在参照图3H描述的上述工艺中，第二填充剂层164可为用于形成第二电极180的掩模。
形成有第二开口OP2的第二填充剂层164的侧壁164L可相对于基础层120的上表面倾斜，但是本公开不限于此。
参照图3J，可去除通过第二开口OP2暴露的发光纳米结构140。
如以上参照图3E的描述，可通过利用超声波去除暴露的发光纳米结构140，或者通过喷射用于将其去除的高压液体或固体来去除暴露的发光纳米结构140，或者可通过干法蚀刻或湿法蚀刻去除暴露的发光纳米结构140。
可在已去除的发光纳米结构140中的每一个的下部中形成第二凹进部分CP2。当去除发光纳米结构140中的每一个时，可在切割表面中形成第二凹进部分CP2。随着在基础层120与第一导电类型的半导体芯142之间的界面中不精确地切割发光纳米结构140中的每一个，可形成第二凹进部分CP2。例如，随着当已去除发光纳米结构140中的每一个时第一导电类型的半导体芯142的一部分剩余，或者当去除发光纳米结构140中的每一个时发光纳米结构140的周边上的掩模层130的一部分和基础层120的一部分一起被去除，可形成第二凹进部分CP2。在当前示例实施例中，示出了第二凹进部分CP2形成在去除的发光纳米结构140中的每一个的周边上，但是本公开不限于此，并且可由第一导电类型的半导体芯142、掩模层130和开口H中剩余的基础层120中的至少一个限定第二凹进部分CP2。
与以上参照图3E描述的第一凹进部分CP1相似，可根据示例实施例不同地修改第二凹进部分CP2的宽度和深度也。
参照图3K，可去除第二开口OP2中的基础层120的一部分。
可例如通过蚀刻工艺去除基础层120，并且在蚀刻工艺中，也可去除第二开口OP2中的掩模层130。可根据示例实施例不同地修改随着部分地去除基础层120形成的凹进的深度D2。
在掩模层130和基础层120相对于蚀刻剂具有相同或相似的蚀刻率的情况下，可在暴露的基础层120上形成对应于第二凹进部分CP2的凹进部分CP2a。基础层120的凹进部分CP2a的深度可与第二凹进部分CP2的深度相等或比之更浅。
参照图3L，可在凹进的基础层120上形成第一电极170。
在利用光掩模层190暴露出沉积和凹进的基础层120之后，可整体沉积用于形成第一电极170的电极材料170P。然后，将光掩模层190去除，以将光掩模层190上的电极材料170P一起去除。通过该剥离工艺，可仅在凹进的基础层120上形成第一电极170。第一电极170可在其下表面上形成有对应于凹进部分CP2a的第一图案部分17A，并且在其上表面上形成有对应于第一图案部分17A的第二图案部分17B。这里，根据第一电极170的厚度、材料和工艺条件等，第二图案部分17B可比第一图案部分17A的不平整度更轻，或者第二图案部分17B可形成为平坦表面。
接着，一起参照图2，可将光掩模层190去除，并且可将第二填充剂层164的一部分去除，以形成暴露出第二电极180的填充剂层160。在示例实施例中，填充剂层160可由空气形成。也就是说，可将填充剂层164完全去除。
图4A至图4C是示意性地示出根据本公开的示例实施例的制造半导体发光器件的方法的剖视图。在图4A至图4C中，特别地示出了以上参照图3E描述的去除发光纳米结构140的工艺，并且也可按照相同的方式执行以上参照图3J描述的去除发光纳米结构140的工艺。
参照图4A，可利用超声波装置10去除通过第一填充剂层162的第一开口OP1暴露的发光纳米结构140。
超声波装置10可包括超声波头11和入口覆盖单元12。具有通过超声波头11产生的预定和/或期望频率的超声波通过诸如气体的介质朝着其下方的衬底101辐射，并且被超声波破坏的发光纳米结构140可被吸入到入口覆盖单元12与超声波头11之间的空间中，从而将其去除。图4A的超声波装置10仅是示出性的，并且可为干法清洁装置，并且本公开的示例实施例中使用的超声波装置不限于图4A中示出的装置。例如，在示例实施例中，还可使用利用液态介质的湿法超声波装置。
参照图4B，可利用注入装置20去除通过第一填充剂层162的第一开口OP1暴露的发光纳米结构140。
注入装置20可喷射高压液体或固体以破坏发光纳米结构140，从而将它们去除。可以考虑到发光纳米结构140的尺寸和密度来选择通过注入装置20喷射的液体或固体的量和压力。
参照图4C，可利用湿法蚀刻去除通过第一填充剂层162的第一开口OP1暴露的发光纳米结构140。
蚀刻装置30可包括蚀刻槽31和蚀刻溶液32。可将其上形成有发光纳米结构140的衬底101沉浸在蚀刻溶液32中，从而选择性地仅湿法蚀刻暴露的发光纳米结构140。然而，这种湿法蚀刻装置30仅是示出性的，并且在示例实施例中，可使用干法蚀刻装置。
图5A和图5B是示意性地示出根据本公开的示例实施例的半导体发光器件的平面图和透视图。在图5A和图5B中，特别地示出了图1和图2的半导体发光器件的局部区。
参照图5A和图5B，半导体发光器件可包括第一区至第三区(R1、R2和R3)。第一区R1可为布置有多个发光纳米结构140的发光区，并且第二区R2可为暴露出凹进的基础层120的区。第三区R3可为布置有第一电极170的电极区。
在第一区R1中，多个发光纳米结构140可布置为具有六边形形状。第二区R2的凹进部分CP2a以及第三区R3的第一图案部分17A和第二图案部分17B也可按照与多个发光纳米结构140的布置方式相同的方式布置，而不管平面上的形状如何。因此，在第一区至第三区(R1、R2和R3)中，发光纳米结构140、凹进部分CP2a以及第一图案部分17A和第二图案部分17B可完全规则地按照六边形形状布置。这是因为凹进部分CP2a以及第一图案部分17A和第二图案部分17B形成在去除了发光纳米结构140的位置，如以上参照图3A至图3L描述的制造半导体发光器件的方法中那样。因此，两个发光纳米结构140的中心之间的距离P1、发光纳米结构140与凹进部分CP2a的中心之间的距离P2以及两个第二图案部分17B的中心之间的距离P3可全部实质上相等。
在示例实施例中，在平行于衬底101的上表面的平面中，凹进部分CP2a以及第一图案部分17A和第二图案部分17B的尺寸可大于发光纳米结构140的横截面的尺寸，但是本公开不限于此。
图6A至图6C是示意性地示出根据本公开的示例实施例的半导体发光器件的电极的透视图。在图6A至图6C中，示出了图5的第一电极170的局部区。
参照图6A，第一电极170a在其下表面上可具有第一图案部分17A并且在其上表面上可具有第二图案部分17B。与图1和图2的示例实施例的第一电极170不同，当前示例实施例中的第一图案部分17A和第二图案部分17B中的每一个可包括凹陷和突起，而非平滑的。
在以上参照图3E和图3J描述的去除发光纳米结构140的处理中，当横截面并非平滑时，可形成第一图案部分17A和第二图案部分17B的这种形状。另外，可不同地修改凹陷和突起的尺寸和数量。
参照图6B，第一电极170b在其下表面上可具有第一图案部分17A并且在其上表面上可具有第二图案部分17B。与图1和图2的示例实施例的第一电极170不同，第一图案部分17A可具有从其下表面凹陷的凹进部分，并且第二图案部分17B可具有从其上表面突出的凸出形状，以对应于第一图案部分17A的凹进形状。
在以上参照图3E和图3J描述的去除发光纳米结构140的处理中，当部分保留发光纳米结构140所在位置处的第一导电类型的半导体芯142时，或当将发光纳米结构140的周围上的基础层120一起部分地去除时，可形成第一图案部分17A和第二图案部分17B。
参照图6C，第一电极170c在其下表面上可具有第一图案部分17A并且在其上表面上可具有第二图案部分17B。与图1和图2的示例实施例的第一电极170不同，第一图案部分17A可具有从其下表面凹陷的凹进部分，并且第二图案部分17B可具有从其上表面突出的凸出形状，以对应于第一图案部分17A的凹进形状。另外，第一图案部分17A和第二图案部分17B中的每一个可包括凹陷和突起，而非平滑的。
在以上参照图3E和图3J描述的去除发光纳米结构140的处理中，当部分保留发光纳米结构140所在位置处的第一导电类型的半导体芯142时，或当将发光纳米结构140的周围上的基础层120一起部分地去除时，并且当切割表面并非平滑时，可形成第一图案部分17A和第二图案部分17B。另外，可不同地修改凹陷和突起的尺寸和数量。
在图6A至图6C中仅示出了第一电极170a、170b和170c的第一图案部分17A和第二图案部分17B，但是这些图案部分也可按照相同的方式应用于第二电极180(参照图1和图2)。
图7A和图7B是对应于图5A和图5B的第二区R2的基础层120的凹进的上表面和对应于图5A和图5B的第三区R3的第一电极170的上表面的显微镜图像。
参照图7A，凹进部分CP2a可形成在基于氮化镓(GaN)的基础层120上。根据当前示例实施例的凹进部分CP2a具有平面上的圆形形状，并且可从基础层120的上表面向下凹陷预定和/或期望深度。
参照图7B，第二图案部分17B可形成在由金属形成的第一电极17B上。根据当前示例实施例的第二图案部分17B具有与凹进部分CP2a的形状相似的圆形形状，并且其从第一电极17B的上表面凹陷预定和/或期望深度。
图8A至图8D是示意性地示出根据本公开的示例实施例的制造半导体发光器件的方法的剖视图。在图8A至图8D中，示出对应于图2的构造的横截面，并且将省略参照图3A至图3L的冗余描述。
参照图8A，可在衬底101上形成发光纳米结构140和透明电极层150。
可通过以上参照图3A至图3C描述的处理形成发光纳米结构140。然后，可在第二导电类型的半导体层146上形成透明电极150。透明电极层150可延伸以覆盖相邻的发光纳米结构140之间的掩模层130的上表面，从而形成为单层。
参照图8B，可在多个发光纳米结构140上形成具有第一开口OP1和第二开口OP2的第三填充剂层166，并且可去除通过第一开口OP1和第二开口OP2暴露的发光纳米结构140和透明电极150。
在当前示例实施例中，可在单个处理中形成第一开口OP1和第二开口OP2，并且可将从第一电极170和第二电极180(参照图1和图2)所在位置处的区中去除发光纳米结构140的工艺作为单个处理来执行。另外，在以上参照图3E和图3J描述的示例实施例中，仅去除发光纳米结构140，但是在当前示例实施例中，也可一起去除发光纳米结构140和发光纳米结构140上的透明电极层150。例如，随着发光纳米结构140的高宽比增大，可容易地执行将发光纳米结构140与透明电极层150一起去除的处理。
可在从其中去除发光纳米结构140的第一开口OP1和第二开口OP2中的下部中形成第一凹进部分CP1和第二凹进部分CP2。另外，在示例实施例中，透明层150的一部分可保留在未形成第一凹进部分CP1和第二凹进部分CP2的掩模层130的平坦上表面上。
参照图8C，可在第二开口OP2中形成第一电极170。
首先，可利用掩模覆盖第一开口OP1，并且可仅在第二开口OP2中形成第一电极170。在形成第一电极170之前，去除通过第二开口OP2暴露的掩模层130，并且可去除基础层120的一部分，以使得基础层120凹进。另外，当保留一部分透明电极150时，被保留的透明电极150的一部分可与掩模层130一起被去除。
参照图8D，可在第一开口OP1中形成第二电极180。
首先，为了允许第二电极180电连接至发光纳米结构140的第二导电类型的半导体层146，在形成第一电极170之前，可在通过第一开口OP1暴露的掩模层130和基础层120上形成透明电极150。在示例实施例中，在去除第三填充剂层166之后，透明电极层150可形成为以预定和/或期望宽度与第一开口OP1的周围上的透明电极层150重叠。
然后，通过掩模覆盖第一电极170，并且第二电极180可仅形成在第一开口OP1中。
图9是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图。下文中，相同附图标记指示相同组件，因此，将省略其冗余描述。
参照图9，半导体发光器件100a包括衬底101以及形成在衬底101上的基础层120、掩模层130a、发光纳米结构140、透明电极层150和填充剂层160。发光纳米结构140中的每一个包括从第一导电类型的半导体的基础层120生长的第一导电类型的半导体芯142、有源层144和第二导电类型的半导体层146。半导体发光器件100a还可包括分别电连接至基础层120和第二导电类型的半导体层146的第一电极170和第二电极180a。
第一电极170和第二电极180a可分别设置在半导体发光器件100a的一侧上的基础层120和透明电极层150上，以分别电连接至基础层120和第二导电类型的半导体层146。可在相对于衬底101的相同方向上设置第一电极170和第二电极180a。
与图2的示例实施例不同，第二电极180a可设置在未形成开口H的掩模层130a上。也就是说，在第二电极180a下方设置没有开口H的掩模层130a，以使第二电极180a与基础层120电绝缘。另外，第一电极170可具有分别形成在其上表面和下表面上的第一图案部分17A和第二图案部分17B，而第二电极180a可具有平坦的上表面和下表面。另外，第二电极180a下方的透明层150和掩模层130a可具有平坦的表面。
在以上参照图3A至图3L描述的制造半导体发光器件的方法中，可通过在掩模层130a的一部分中不形成开口H来制造根据当前示例实施例的半导体发光器件100a，以使得发光纳米结构140不形成在将要形成第二电极180a的区中。因此，在将要形成第二电极180a的区中不执行去除发光纳米结构140的处理，因此，第二电极180a可形成在平坦的掩模层130a和平坦的透明电极层150上。可通过利用以上参照图3I至图3L描述的处理形成第一电极170，并且可首先形成第一电极170。
图10是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图。
参照图10，半导体发光器件100b包括衬底101以及形成在衬底101上的基础层120、掩模层130、发光纳米结构140、透明电极层150和填充剂层160。发光纳米结构140中的每一个包括从第一导电类型的半导体的基础层120生长的第一导电类型的半导体芯142、有源层144和第二导电类型的半导体层146。半导体发光器件100b还可包括分别电连接至基础层120和第二导电类型的半导体层146的第一电极170d和第二电极180。
第一电极170d和第二电极180可分别设置在半导体发光器件100b的一侧上的基础层120和透明电极层150上，以分别电连接至基础层120和第二导电类型的半导体层146。可在相对于衬底101的相同方向上设置第一电极170d和第二电极180。
与图2的示例实施例不同，第一电极170d可设置在凹进的基础层120的平坦的表面上。另外，第二电极180可具有分别形成在上表面和下表面上的第一图案部分18A和第二图案部分18B，而第一电极170d可具有平坦的上表面和下表面。在示例实施例中，第一电极170d可形成在未凹进的基础层120上。
在以上参照图3A至图3L描述的制造半导体发光器件的方法中，可通过在掩模层130的一部分中不形成开口H来制造根据当前示例实施例的半导体发光器件100b，以使得发光纳米结构140不形成在将要形成第一电极170d的区中。因此，在将要形成第一电极170d的区中不执行去除发光纳米结构140的处理，因此，可将平坦的掩模层130和基础层120的一些部分一起去除，并且第一电极170d可随后形成在基础层120上。可通过利用以上参照图3I至图3L描述的处理形成第二电极180，并且可首先形成第一电极170d。
在示例实施例中，在第一电极170d形成在基础层120上而不凹进的情况下，在以上处理过程中，仅去除平坦的掩模层130，并且可随后在平坦的基础层120上形成第一电极170d。
如在以上参照图9和图10描述的示例实施例中，在本公开的一些示例实施例中，仅第一电极170和第二电极180中的任一个可包括第一图案部分17A、18A和第二图案部分17B、18B。另外，第一电极170和第二电极180中的一个或二者可凹进。
图11是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图。
参照图11，半导体发光器件100c包括衬底101以及形成在衬底101上的基础层120、掩模层130、发光纳米结构140、透明电极层150、电极绝缘层152和填充剂层160。发光纳米结构140中的每一个包括从第一导电类型的半导体的基础层120生长的第一导电类型的半导体芯142、有源层144和第二导电类型的半导体层146。半导体发光器件100c还可包括分别电连接至基础层120和第二导电类型的半导体层146的第一电极170e和第二电极180b。
第一电极170e和第二电极180b可分别设置在半导体发光器件100c的一侧上的基础层120和透明电极层150上，以分别电连接至基础层120和第二导电类型的半导体层146。可在相对于衬底101的相同方向上设置第一电极170e和第二电极180b。
与图2的示例实施例不同，第一电极170e和第二电极180b可设置在基础层120和透明电极层150的平坦表面上。第一电极170e和第二电极180b可具有平坦的上表面和下表面。另外，在第二电极180b下方可不设置掩模层130。
在以上参照图3A至图3L描述的制造半导体发光器件的方法中，可通过在将要形成第一电极170e和第二电极180b的区中去除其上形成有第一凹进部分CP1和第二凹进部分CP2的掩模层130以及随后形成第一电极170e和第二电极180b来制造根据当前示例实施例的半导体发光器件100c。在形成第二电极180b的区中，电极绝缘层152可形成在基础层120上。
可替换地，就第一电极170e而言，当去除基础层120的一部分时，可调整诸如蚀刻条件的工艺条件以形成具有平坦表面的基础层120，并且可在基础层120上形成第一电极170e。就第二电极180b而言，当电极绝缘层152或透明电极层150形成在掩模层130上时，可调整沉积条件以具有平坦表面，以在其上形成第二电极180b。
图12是示意性地示出根据本公开的示例实施例的半导体发光器件的剖视图。
参照图12，半导体发光器件100d包括衬底101以及形成在衬底101上的基础层120、掩模层130、发光纳米结构140a、透明电极层150和填充剂层160。发光纳米结构140a中的每一个包括从基础层120生长的第一导电类型的半导体芯142、高电阻层143、有源层144和第二导电类型的半导体层146。半导体发光器件100d还可包括分别电连接至基础层120和第二导电类型的半导体层146的第一电极170和第二电极180。
在当前示例实施例中，还可在第一导电类型的半导体芯142的末梢部分的斜面上设置高电阻层143。然而，根据示例实施例，高电阻层143也可设置在有源层144的表面上。
可由具有高电阻的材料形成高电阻层143，以阻挡可在第一导电类型的半导体芯142的末梢部分中产生的漏电流。例如，高电阻层143可由未掺杂的半导体或者掺有导电类型与第一导电类型的半导体芯142的导电类型相反的杂质的半导体形成。例如，在第一导电类型的半导体芯142是n型氮化镓(n-GaN)的情况下，高电阻层143可为未掺杂的氮化镓(GaN)或掺有诸如镁(Mg)的p型杂质的氮化镓(GaN)。然而，高电阻层143的成分可根据示例实施例而变化，并且在生长氮化镓(GaN)的第一导电类型的半导体芯142之后，可原位额外供应铝(Al)和铟(In)中的至少一个源，以形成由成分为AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，0≤x+y＜1)的铝铟镓氮化物形成的层作为高电阻层143。
由于根据当前示例实施例的半导体发光器件100d包括具有异质界面的掩模层130和高电阻层143，在发光纳米结构140a的上部和下部二者中可有效地阻挡漏电流。
图13A和图13B是示意性地示出根据本公开的示例实施例的半导体发光器件的平面图和透视图。具体地说，图13B示出了在图13A的第一波长区至第三波长区(λ1、λ2和λ3)中的发光纳米结构140的布置方式。
参照图13A和图13B，半导体发光器件100e包括衬底101以及形成在衬底101上的第一导电类型的半导体基础层120、绝缘层130、发光纳米结构140、透明电极层150和填充剂层160a。发光纳米结构140中的每一个包括从第一导电类型的半导体基础层120生长的第一导电类型的半导体芯142、有源层144和第二导电类型的半导体层146。半导体发光器件100e还可包括分别电连接至基础层120和第二导电类型的半导体层146的第一电极170和第二电极180。
根据当前示例实施例的半导体发光器件100e包括第一波长区至第三波长区(λ1、λ2和λ3)，并且在各区中的发光纳米结构140之间的距离D3、D4和D5可分别不同。第三距离D3最小，而第五距离D5可最大。
如在当前示例实施例中，当半导体发光器件100e包括发光纳米结构140之间的距离变化的第一波长区至第三波长区(λ1、λ2和λ3)时，分别在所述区中生长的发光纳米结构140中的有源层144的铟(In)的含量或生长厚度可不同。例如，在发光纳米结构140在相同生长条件下生长的情况下，随着发光纳米结构140之间的距离更大，有源层144的铟(In)的含量可增加，并且生长厚度可增加。因此，第一波长区至第三波长区(λ1、λ2和λ3)中的发光纳米结构140可发射具有不同波长的光，并且可通过混合具有不同波长的光来发射白光。
在示例实施例中，在第一波长区至第三波长区(λ1、λ2和λ3)中，发光纳米结构140的尺寸可不同。
在当前示例实施例中，填充剂层160a可具有根据发光纳米结构140的形状的不平的上表面。
图14和图15是示出采用根据本公开的示例实施例的半导体发光器件的封装件的示例的示图。
参照图14，半导体发光器件封装件1000可包括半导体发光器件1001、封装体1002和一对引线框1003。半导体发光器件1001可倒装芯片安装在引线框1003上，并且通过半导体发光器件1001的电极电连接至引线框1003。根据示例实施例，半导体发光器件1001也可安装在不同的区上，例如，安装在封装体1002上，而非安装在引线框1003上。封装体1002可具有杯形以提高光的反射效率。由透光材料形成的包封剂1005可形成在反射杯中，以包封半导体发光器件1001。
在当前示例实施例中，将半导体发光器件封装件1000示为包括半导体发光器件1001，其结构与图1和图2中示出的半导体发光器件100的结构相似并包括具有不同高度的第一电极170和第二电极180，但是，其还可包括根据如以上参照图9、图10、图11和图12描述的本公开的其他示例实施例的半导体发光器件100a、100b、100c或100d。
参照图15，半导体发光器件封装件2000可包括半导体发光器件2001、安装板2010和包封剂2003。半导体发光器件2001可安装在安装板2010上，并且通过导线W电连接至安装板2010。
安装板2010可包括板主体2011、上电极焊盘2013和下电极焊盘2014。另外，安装板2010可包括连接上电极焊盘2013和下电极焊盘2014的穿通电极2012。安装板2010可设为诸如印刷电路板(PCB)、金属芯印刷电路板(MCPCB)、金属印刷电路板(MPCB)、柔性印刷电路板(FPCB)等的板，并且可应用安装板2010的结构以具有各种形式。
包封剂2003可形成为具有透镜结构，该结构的上表面具有凸出的圆顶形。然而，根据示例实施例，包封剂2003可具有带有凸出或凹进的表面的透镜结构，以调整通过包封剂2003的上表面发射的光的波束角。
在当前示例实施例中，将半导体发光器件封装件2000示为包括具有与图1所示的半导体发光器件100的结构相同的结构的半导体发光器件2001，但是，根据示例实施例，半导体发光器件封装件2000可包括根据以上参照图9、图10、图11和图12描述的本公开的其他示例实施例的半导体发光器件100a、100b、100c或100d。
图16和图17是采用根据本公开的示例实施例的半导体发光器件的背光单元的示例。
参照图16，背光单元3000包括安装在衬底3002上的光源3001以及设置在光源3001上方的一个或多个光学片材3003。可将具有以上参照图14和图15描述的结构或与其相似的结构的半导体发光器件封装件用作光源3001。可替换地，可将半导体发光器件直接安装在衬底3002(所谓的COB类型)上并使用。
与光源3001朝着设置了液晶显示器的上侧发射光的图16中的背光单元3000不同，作为图17所示的另一示例的背光单元4000被构造为使得安装在衬底4002上的光源4001沿着横侧方向发射光，并且发射的光可入射至导光板4003，以转换为表面光源。经过导光板4003的光朝上发射，并且为了提高光提取效率，可在导光板4003的下表面上设置反射层4004。
图18是示出采用根据本公开的示例实施例的半导体发光器件的照明装置的示例的示图。
参照图18的分解透视图，照明装置5000示为例如灯泡型灯，并且包括发光模块5003、驱动单元5008和外部连接单元5010。照明装置5000还可包括诸如外部壳体5006和内部壳体5009以及盖单元5007的外部结构。发光模块5003可包括半导体发光器件5001以及其上安装有半导体发光器件5001的电路板5002，该半导体发光器件5001的结构与以上参照图1、图9、图10、图11和图12描述的半导体发光器件100、100a、100b、100c或100d的结构相同或相似。在当前示例实施例中，示出了将单个半导体发光器件5001安装在电路板5002上，但是根据需要可安装多个半导体发光器件。另外，可将半导体发光器件5001制造为封装件，并且随后安装，而非直接安装在电路板5002上。
外部壳体5006可用作散热单元，并且可包括设为与发光模块5003直接接触以改进散热的散热板5004和包围照明装置5000的横侧表面的散热片5005。盖单元5007可安装在发光模块5003上，并且具有凸出的透镜形状。驱动单元5008可安装在内部壳体5009中，并且连接至具有插孔结构以从外部电源接收功率的外部连接单元5010。另外，驱动单元5008可用于将功率转换为用于驱动发光模块5003的半导体发光器件5001的合适的电流源，并且提供该电流源。例如，驱动单元5008可被构造为AC-DC转换器、整流电路组件等。
另外，虽然未示出，但是照明装置5000还可包括通信模块。
图19是示出采用根据本公开的示例实施例的半导体发光器件的大灯的示例的示图。
参照图19，用作车灯等的大灯6000可包括光源6001、反射单元6005和透镜盖单元6004。透镜盖单元6004可包括中空导向器6003和透镜6002。光源6001可包括图14和图15的半导体发光器件封装件中的至少一个。大灯6000还可包括将通过光源6001产生的热向外发散的散热单元6012。为了有效地散热，散热单元6012可包括散热器6010和冷却扇6011。另外，大灯6000还可包括固定地支承散热单元6012和反射单元6005的壳体6009，并且壳体6009可具有主体单元6006和在主体单元6006的一个表面上形成的中心孔6008，在中心孔6008中连接有散热单元6012。另外，壳体6009可具有形成在一体地连接至所述一个表面并且沿着直角方向弯曲的另一表面中的前孔6007。反射单元6005固定至壳体6009，从而反射通过光源6001产生的光，使其通过前孔6007以向外输出。
如上所述，根据本公开的示例实施例，可提供一种半导体发光器件、一种用于制造半导体发光器件的方法以及一种用于制造半导体发光器件封装件的方法，在所述半导体发光器件中，在将要形成电极的区中去除了发光纳米结构并且在其中形成电极，因此其具有均匀的光学特性和提高的可靠性。
本公开的优点和效果不限于以上内容，并且可通过本公开的描述的特定示例实施例容易地理解它们。
虽然以上已经示出并描述了示例实施例，但是本领域技术人员应该理解，在不脱离由权利要求限定的本发明的范围的情况下，可作出修改和改变。

Claims (20)

1.一种半导体发光器件，包括：
下部结构，该下部结构包括：
至少一个发光区，其包括多个三维发光纳米结构；和
至少一个电极区，其包括多个位置，
其中，所述多个三维发光纳米结构和所述多个位置的布置方式相同。
2.根据权利要求1所述的半导体发光器件，其中，所述多个位置是形成和去除其它发光纳米结构的凹陷、突起和位置中的至少一个。
3.根据权利要求1所述的半导体发光器件，其中，所述至少一个电极区包括第一导电类型的半导体区和第二导电类型的半导体区。
4.根据权利要求1所述的半导体发光器件，其中，每个三维发光纳米结构包括第一导电类型的半导体芯、有源层和第二导电类型的半导体皮。
5.根据权利要求1所述的半导体发光器件，所述下部结构还包括衬底、衬底上的基础层和基础层上的掩模层。
6.根据权利要求5所述的半导体发光器件，还包括：基础层上的第一导电类型的电极和掩模层上的第二导电类型的电极。
7.根据权利要求1所述的半导体发光器件，还包括：覆盖所述多个三维发光纳米结构的透明电极层。
8.根据权利要求7所述的半导体发光器件，还包括：在透明电极层和所述多个三维发光纳米结构上的填充剂层。
9.根据权利要求8所述的半导体发光器件，还包括：掩模层与第二导电类型的电极之间的电极绝缘层。
10.根据权利要求1所述的半导体发光器件，其中，按照等间距六边形图案布置所述多个三维发光纳米结构。
11.根据权利要求4所述的半导体发光器件，其中，第一导电类型的半导体芯由掺有硅(Si)或碳(C)的n型氮化镓(n-GaN)制成，有源层包括铟镓氮化物(InGaN)，第二导电类型的半导体皮由掺有镁(Mg)或锌(Zn)的p型氮化镓(p-GaN)制成。
12.根据权利要求1所述的半导体发光器件，其中，所述至少一个发光区包括三个发光区，三个发光区的每一个各自包括具有不同间距的多个三维发光纳米结构。
13.根据权利要求12所述的半导体发光器件，其中，具有更大间距的多个三维发光纳米结构还具有更大的生长厚度、更高的铟(In)含量和更长的波长中的至少一个。
14.根据权利要求1所述的半导体发光器件，其中，所述多个三维发光纳米结构中的两个的中心之间的间距、发光纳米结构与所述多个位置之间的间距以及所述多个位置之间的间距全部实质上相等。
15.根据权利要求1所述的半导体发光器件，其中，所述多个位置中的每一个的横截面积大于所述多个三维发光纳米结构中的每一个的横截面积。
16.根据权利要求4所述的半导体发光器件，其中，每个三维发光纳米结构还包括第一导电类型的半导体芯的一部分上的高电阻层。
17.一种半导体发光器件，包括：
衬底，其包括至少一个发光区和至少一个电极区；
衬底上的基础层；
基础层上的掩模层；
在所述至少一个发光区中的掩模层中的多个开口中的多个三维发光纳米结构；以及
分别在第一电极区和第二电极区中的第一电极和第二电极；
其中，第一电极和第二电极、至少一个电极区中的掩模层以及第一电极区和第二电极区中的基础层各自具有这样的多个位置：所述多个位置与所述至少一个发光区中的所述多个三维发光纳米结构的图案具有共同图案，并且彼此具有共同图案。
18.根据权利要求17所述的半导体发光器件，还包括：
透明电极层，其覆盖所述多个三维发光纳米结构；
透明电极层和所述多个三维发光纳米结构上的填充剂层；以及
掩模层与第二电极之间的电极绝缘层。
19.根据权利要求17所述的半导体发光器件，其中，所述多个三维发光纳米结构中的每一个包括第一导电类型的半导体芯、有源层和第二导电类型的半导体皮。
20.根据权利要求19所述的半导体发光器件，其中，第一导电类型的半导体芯由掺有硅(Si)或碳(C)的n型氮化镓(n-GaN)制成，有源层包括铟镓氮化物(InGaN)，第二导电类型的半导体皮由掺有镁(Mg)或锌(Zn)的p型氮化镓(p-GaN)制成。
CN201510431079.8A 2014-07-21 2015-07-21 半导体发光器件 Active CN105280773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0091930 2014-07-21
KR1020140091930A KR102188494B1 (ko) 2014-07-21 2014-07-21 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법

Publications (2)

Publication Number Publication Date
CN105280773A true CN105280773A (zh) 2016-01-27
CN105280773B CN105280773B (zh) 2019-06-07

Family

ID=55075288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510431079.8A Active CN105280773B (zh) 2014-07-21 2015-07-21 半导体发光器件

Country Status (4)

Country Link
US (1) US9559260B2 (zh)
JP (1) JP6788332B2 (zh)
KR (1) KR102188494B1 (zh)
CN (1) CN105280773B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713258A (zh) * 2015-11-30 2018-10-26 原子能和替代能源委员会 包括轴向构造的三维半导体结构的光电子器件
CN109417083A (zh) * 2016-06-30 2019-03-01 法雷奥照明公司 用于激射具有增强光谱的白光的模块
JP7514560B2 (ja) 2019-12-26 2024-07-11 アルディア レーザ切断用の三次元光電子部品を備えたデバイス、及び、このようなデバイスのレーザ切断方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015034948A (ja) * 2013-08-09 2015-02-19 ソニー株式会社 表示装置および電子機器
CN105762264B (zh) * 2016-04-28 2018-01-26 厦门乾照光电股份有限公司 一种具有倒梯形圆台体的微米线发光二极管
FR3063129B1 (fr) * 2017-02-17 2019-04-12 Valeo Vision Module lumineux a encombrement reduit
FR3087579B1 (fr) * 2018-10-22 2022-08-12 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
JP7137066B2 (ja) 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
JP7227463B2 (ja) * 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681918A (zh) * 2006-12-22 2010-03-24 昆南诺股份有限公司 带有准直反射器的纳米结构化led阵列
CN102089893A (zh) * 2008-07-07 2011-06-08 格罗有限公司 纳米结构led
KR20110102630A (ko) * 2010-03-11 2011-09-19 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN103098216A (zh) * 2010-06-24 2013-05-08 Glo公司 具有用于定向纳米线生长的缓冲层的衬底
CN103098237A (zh) * 2010-06-18 2013-05-08 Glo公司 纳米线发光二极管结构及其制造方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100404170B1 (ko) 1996-12-05 2004-02-14 엘지전자 주식회사 청색 발광 다이오드의 제조방법
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
TWI288979B (en) 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US20080042149A1 (en) 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
KR100865754B1 (ko) 2006-08-21 2008-10-28 삼성전기주식회사 수직구조 질화물계 반도체 발광소자 및 그 제조방법
JP2008079294A (ja) 2006-08-25 2008-04-03 Matsushita Electric Ind Co Ltd 薄膜弾性波共振器およびその製造方法
US7893793B2 (en) 2006-08-25 2011-02-22 Panasonic Corporation Film bulk acoustic wave resonator and method for manufacturing the same
JP2008112978A (ja) * 2006-10-05 2008-05-15 Mitsubishi Cable Ind Ltd ＧａＮ系ＬＥＤチップおよび発光装置
KR100815226B1 (ko) 2006-10-23 2008-03-20 삼성전기주식회사 질화갈륨계 발광 다이오드 소자의 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
CA2674448A1 (en) * 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP2009010012A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8183582B2 (en) 2007-10-16 2012-05-22 LumaChip, Inc. Bare die semiconductor device configured for lamination
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR20090115535A (ko) 2008-05-02 2009-11-05 주식회사 프로텍 칩 엘이디 패키지 제조방법
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR100959108B1 (ko) 2008-08-28 2010-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
RU2469435C1 (ru) * 2008-10-17 2012-12-10 Нэшнл Юниверсити Корпорейшн Хоккайдо Юниверсити Массив полупроводниковых светоизлучающих элементов и способ его изготовления
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR20100132910A (ko) 2009-06-10 2010-12-20 서울옵토디바이스주식회사 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
JP5647497B2 (ja) 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
KR101097456B1 (ko) 2009-12-02 2011-12-23 (주) 아모엘이디 엘이디 패키지의 제조방법 및 그에 의한 엘이디 패키지
US9035278B2 (en) * 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
KR101400343B1 (ko) 2012-02-10 2014-05-30 한국광기술원 상온 선택적 전극 보호 수용성 수지가 적용된 전극 노출형 침전 및 증발형 용제가 포함된 형광체 제조방법과 형광체 코팅층이 형성된 ｌｅｄ 제조방법
US8759128B2 (en) 2012-03-22 2014-06-24 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having recessed electrode and light extraction structures and method of fabrication
CN103378226A (zh) 2012-04-25 2013-10-30 展晶科技(深圳)有限公司 发光二极管的制造方法
EP2912699B1 (en) * 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
FR3000294B1 (fr) * 2012-12-21 2016-03-04 Aledia Support fonctionnel comprenant des nanofils et des nano-empreintes et procede de fabrication dudit support
KR102075985B1 (ko) 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
KR101544772B1 (ko) * 2013-10-31 2015-08-17 삼성전자주식회사 나노구조 반도체 발광소자 및 제조방법
KR102132651B1 (ko) 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681918A (zh) * 2006-12-22 2010-03-24 昆南诺股份有限公司 带有准直反射器的纳米结构化led阵列
CN102089893A (zh) * 2008-07-07 2011-06-08 格罗有限公司 纳米结构led
KR20110102630A (ko) * 2010-03-11 2011-09-19 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN103098237A (zh) * 2010-06-18 2013-05-08 Glo公司 纳米线发光二极管结构及其制造方法
CN103098216A (zh) * 2010-06-24 2013-05-08 Glo公司 具有用于定向纳米线生长的缓冲层的衬底

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713258A (zh) * 2015-11-30 2018-10-26 原子能和替代能源委员会 包括轴向构造的三维半导体结构的光电子器件
CN109417083A (zh) * 2016-06-30 2019-03-01 法雷奥照明公司 用于激射具有增强光谱的白光的模块
JP7514560B2 (ja) 2019-12-26 2024-07-11 アルディア レーザ切断用の三次元光電子部品を備えたデバイス、及び、このようなデバイスのレーザ切断方法

Also Published As

Publication number Publication date
JP6788332B2 (ja) 2020-11-25
US9559260B2 (en) 2017-01-31
CN105280773B (zh) 2019-06-07
JP2016025357A (ja) 2016-02-08
KR20160011286A (ko) 2016-02-01
US20160020358A1 (en) 2016-01-21
KR102188494B1 (ko) 2020-12-09

Similar Documents

Publication Publication Date Title
CN105280773A (zh) 半导体发光器件
CN102263177B (zh) 发光器件、发光器件封装以及照明系统
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
JP6755656B2 (ja) 発光素子、発光素子アレイ及びそれを含む照明装置
CN104112801B (zh) 发光器件
US8384094B2 (en) Light emitting device, method of manufacturing the same, light emitting device package and lighting system
CN103117347A (zh) 发光器件以及具有该发光器件的发光装置
CN105280761A (zh) 半导体发光器件及其制造方法
US20110108872A1 (en) Light emitting device and light emitting device package
CN102280816B (zh) 发光器件、发光器件封装以及照明系统
CN106463580A (zh) 发光元件和包括发光元件的发光元件封装
CN101901859B (zh) 发光器件以及具有该发光器件的发光器件封装
CN102856462B (zh) 发光器件和具有发光器件的照明系统
CN103779469B (zh) 发光器件
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
CN108352428A (zh) 具有ZnO透明电极的发光元件及其制造方法
CN102800772A (zh) 发光器件、发光器件封装以及照明单元
TWI470830B (zh) 發光裝置、發光裝置封裝件及照明系統
CN101840983B (zh) 发光器件、发光器件封装及包括发光器件封装的照明系统
CN108431970B (zh) 发光元件
KR102540645B1 (ko) 발광소자
KR101803570B1 (ko) 발광 소자 및 그 제조방법
KR102076238B1 (ko) 발광 소자
KR101710889B1 (ko) 발광 소자
CN102088051B (zh) 发光器件和发光器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant