JP6782755B2 - 半導体装置 - Google Patents

Description

半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、又はそれらを生産
する方法に関する。特に、画素部と同じ基板に形成される駆動回路を有する半導体装置、
表示装置、液晶表示装置、発光装置、又はそれらの駆動方法に関する。又は、当該半導体
装置、当該表示装置、当該液晶表示装置、又は当該発光装置を有する電子機器に関する。

近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、非単結晶半導体によって構成されるトランジスタを用いて、画素部と同じ基
板にゲートドライバなどの駆動回路を構成する技術は、コストの低減、信頼性の向上に大
きく貢献するため、活発に開発が進められている。

非単結晶半導体によって構成されるトランジスタは、閾値電圧の変動、又は移動度の低下
などの劣化を生じる。このトランジスタの劣化が進むと、駆動回路が動作しづらくなり、
画像を表示できなくなるといった問題がある。そこで、特許文献１、特許文献２、及び非
特許文献１には、フリップフロップの出力信号をロウレベルに維持する機能、又は出力信
号をロウレベルに下げる機能を有するトランジスタ（以下、プルダウントランジスタとも
いう）の劣化を抑制することができるシフトレジスタが開示されている。これらの文献で
は、二つのプルダウントランジスタが用いられる。この二つのプルダウントランジスタは
、フリップフロップの出力端子と、低電源電圧（電圧Ｖｓｓ又は負電源ともいう）が供給
される配線との間に接続される。そして、一方のプルダウントランジスタと、他方のプル
ダウントランジスタとが交互にオン（オン状態ともいう）になる。こうすることによって
、それぞれのプルダウントランジスタがオンになる時間が短くなるので、プルダウントラ
ンジスタの特性劣化を抑制することができる。

特開２００５−５０５０２号公報 特開２００６−２４３５０号公報

Ｙｏｎｇ Ｈｏ Ｊａｎｇ， ｅｔ ａｌ．， "Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｄｒｉｖｅｒ Ｃｉｒｃｕｉｔ Ｕｓｉｎｇ ａ−Ｓｉ ＴＦＴ ｗｉｔｈ Ｄｕａｌ Ｐｕｌｌ−ｄｏｗｎ Ｓｔｒｕｃｔｕｒｅ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｔｈｅ １１ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ ２００４， ｐｐ．３３３−３３６

従来技術の構成において、出力信号をハイレベルに制御するためのトランジスタ（以下、
プルアップトランジスタともいう）のゲートの電圧は、正電源電圧、又はクロック信号の
ハイレベルの電圧よりも高くなる場合がある。このために、プルアップトランジスタには
、大きな電圧が印加される場合がある。又は、プルアップトランジスタのゲートと接続さ
れるトランジスタには、大きな電圧が印加される場合がある。又は、トランジスタが劣化
しても、シフトレジスタが動作するように、トランジスタのチャネル幅は大きくなる場合
がある。又は、トランジスタのチャネル幅が大きくなると、トランジスタのゲートと、ソ
ース又はドレインとの間でショートしやすくなる場合がある。又は、トランジスタのチャ
ネル幅が大きくなると、シフトレジスタを構成する各トランジスタでの寄生容量が増加し
てしまう場合がある。

本発明の一態様は、トランジスタの特性劣化を抑制することを課題とする。又は、本発明
の一態様は、トランジスタのチャネル幅を小さくすることを課題とする。又は、本発明の
一態様は、プルアップトランジスタの特性劣化の抑制、又はチャネル幅を小さくすること
を課題とする。又は、本発明の一態様は、出力信号の振幅を大きくすることを課題とする
。又は、本発明の一態様は、画素が有するトランジスタのオン時間を長くすることを課題
とする。又は、本発明の一態様は、画素への書き込み不足を改善することを課題とする。
又は、本発明の一態様は、出力信号の立ち下がり時間を短くすることを課題とする。又は
、本発明の一態様は、出力信号の立ち上がり時間を短くすることを課題とする。又は、本
発明の一態様は、ある行に属する画素に、別の行に属する画素へのビデオ信号が書き込ま
れることを防止することを課題とする。又は、本発明の一態様は、駆動回路の出力信号の
立ち下がり時間のばらつきを低減することを課題とする。又は、本発明の一態様は、各画
素へのフィードスルーの影響を一定にすることを課題とする。又は、本発明の一態様は、
クロストークを低減することを課題とする。又は、本発明の一態様は、レイアウト面積を
小さくすることを課題とする。又は、本発明の一態様は、表示装置の額縁を狭くすること
を課題とする。又は、本発明の一態様は、表示装置を高精細にすることを課題とする。又
は、本発明の一態様は、歩留まりを高くすることを課題とする。又は、本発明の一態様は
、製造コストを低減することを課題とする。又は、本発明の一態様は、出力信号のなまり
を低減することを課題とする。又は、本発明の一態様は、出力信号の遅延を低減すること
を課題とする。又は、本発明の一態様は、消費電力を低減することを課題とする。又は、
本発明の一態様は、外部回路の電流供給能力を小さくすることを課題とする。又は、本発
明の一態様は、外部回路のサイズ、又は当該外部回路を有する表示装置のサイズを小さく
することを課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものでは
ない。なお、本発明の一態様は、これら課題の全てを解決する必要はないものとする。

本発明の一態様は、第１の入力信号及び第２の入力信号が入力され、出力信号を出力する
駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加される電圧が設定される
画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し、ゲート並びにソー
ス及びドレインの一方に第１の信号が入力される第１のトランジスタと、ゲート、ソース
、及びドレインを有し、ゲート並びにソース及びドレインの一方に第２の信号が入力され
る第２のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１のトラン
ジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになることにより
出力信号の電圧状態を設定するか否かを制御する第３のトランジスタと、ゲート、ソース
、及びドレインを有し、ゲートが第２のトランジスタのソース及びドレインの他方に電気
的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否かを制
御する第４のトランジスタと、を有する液晶表示装置である。

本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、第１の入力信号が入力される第１の配
線と、第２の入力信号が入力される第２の配線と、第３の入力信号が入力される第３の配
線と、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレインの一方が
第１の配線に電気的に接続された第１のトランジスタと、ゲート、ソース、及びドレイン
を有し、ゲート並びにソース及びドレインの一方が第２の配線に電気的に接続された第２
のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１のトランジスタ
のソース及びドレインの他方に電気的に接続され、ソース及びドレインの一方が第３の配
線に電気的に接続された第３のトランジスタと、ゲート、ソース、及びドレインを有し、
ゲートが第２のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及
びドレインの一方が第３の配線に電気的に接続された第４のトランジスタと、第３のトラ
ンジスタのソース及びドレインの他方並びに第４のトランジスタのソース及びドレインの
他方に電気的に接続され、与えられる電圧が出力信号の電圧となる第４の配線と、を有す
る液晶表示装置である。

本発明の一態様は、第１の入力信号、第２の入力信号、第３の入力信号、及び第４の入力
信号が入力され、出力信号を出力する駆動回路と、液晶素子を有し、出力信号に従って液
晶素子に印加される電圧が設定される画素と、を有し、駆動回路は、第１の入力信号が入
力される第１の配線と、第２の入力信号が入力される第２の配線と、第３の入力信号が入
力される第３の配線と、第４の入力信号が入力される第４の配線と、ゲート、ソース、及
びドレインを有し、ゲート並びにソース及びドレインの一方が第１の配線に電気的に接続
された第１のトランジスタと、ゲート、ソース、及びドレインを有し、ゲート並びにソー
ス及びドレインの一方が第２の配線に電気的に接続された第２のトランジスタと、ゲート
、ソース、及びドレインを有し、ゲートが第１のトランジスタのソース及びドレインの他
方に電気的に接続され、ソース及びドレインの一方が第３の配線に電気的に接続された第
３のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第２のトランジス
タのソース及びドレインの他方に電気的に接続され、ソース及びドレインの一方が第４の
配線に電気的に接続された第４のトランジスタと、記第３のトランジスタのソース及びド
レインの他方並びに第４のトランジスタのソース及びドレインの他方に電気的に接続され
、与えられる電圧が出力信号の電圧となる第５の配線と、を有する液晶表示装置である。

本発明の一態様は、第１の入力信号及び第２の入力信号が入力され、出力信号を出力する
駆動回路と、液晶素子を有し、出力信号に従って液晶素子に印加される電圧が設定される
画素と、を有し、駆動回路は、第１の入力信号が入力される第１の配線と、第２の入力信
号が入力される第２の配線と、ゲート、ソース、及びドレインを有し、ゲート並びにソー
ス及びドレインの一方が第１の配線に電気的に接続された第１のトランジスタと、ゲート
、ソース、及びドレインを有し、ゲート並びにソース及びドレインの一方が第２の配線に
電気的に接続された第２のトランジスタと、ゲート、ソース、及びドレインを有し、ゲー
ト並びにソース及びドレインの一方が第１のトランジスタのソース及びドレインの他方に
電気的に接続された第３のトランジスタと、ゲート、ソース、及びドレインを有し、ゲー
ト並びにソース及びドレインの一方が第２のトランジスタのソース及びドレインの他方に
電気的に接続された第４のトランジスタと、記第３のトランジスタのソース及びドレイン
の他方並びに第４のトランジスタのソース及びドレインの他方に電気的に接続され、与え
られる電圧が出力信号の電圧となる第３の配線と、を有する液晶表示装置である。

なお、本発明の一態様において、第３のトランジスタのチャネル幅を第４のトランジスタ
のチャネル幅と等しくすることもできる。

また、本発明の一態様において、第１のトランジスタのチャネル幅を第３のトランジスタ
のチャネル幅よりも小さくすることもでき、また、第２のトランジスタのチャネル幅を第
４のトランジスタのチャネル幅よりも小さくすることもできる。

本発明の一態様は、第１の入力信号及び第２の入力信号が入力され、出力信号を出力する
駆動回路と、出力信号に従って液晶素子に印加される電圧が設定される画素と、を有し、
駆動回路は、第１の入力信号が入力される第１の配線と、第２の入力信号が入力される第
２の配線と、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレインの
一方が第１の配線に電気的に接続された第１のトランジスタと、ゲート、ソース、及びド
レインを有し、ゲート並びにソース及びドレインの一方が第２の配線に電気的に接続され
た第２のトランジスタと、正極及び負極を有し、正極が第１のトランジスタのソース及び
ドレインの他方に電気的に接続された第１のダイオードと、正極及び負極を有し、正極が
第２のトランジスタのソース及びドレインの他方に電気的に接続された第２のダイオード
と、記第１のダイオードの負極及び第２のダイオードの負極に電気的に接続され、与えら
れる電圧が出力信号の電圧となる第３の配線と、を有する液晶表示装置である。

また、本発明の一態様において、第１のトランジスタのチャネル幅を第２のトランジスタ
のチャネル幅と等しくすることもできる。

本発明の一態様は、上記いずれか一項に記載の液晶表示装置と、上記液晶表示装置の表示
を制御する操作スイッチと、を少なくとも有する電子機器である。

本発明の一態様は、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレ
インの一方に第１の信号が入力される第１のトランジスタと、ゲート、ソース、及びドレ
インを有し、ゲート並びにソース及びドレインの一方に第２の信号が入力される第２のト
ランジスタと、互いに並列接続で接続されたスイッチであり、一方のスイッチは、第１の
入力信号に応じてオン又はオフになることにより出力信号の電圧状態を設定するか否かを
制御し、他方のスイッチは、第２の入力信号に応じてオン又はオフになることにより出力
信号の電圧状態を設定するか否かを制御し、一方のスイッチがオンのときに他方のスイッ
チがオフであり、他方のスイッチがオンのときに一方のスイッチがオフである第１のスイ
ッチ及び第２のスイッチと、を有するものである。

なお、スイッチとしては、様々な形態のものを用いることができる。例としては、電気的
スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであれば
よく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バ
イポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオー
ド、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）などを用いること
ができる。又は、これらを組み合わせた論理回路をスイッチとして用いることができる。

機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある
。そのスイッチは、機械的に動かすことができる電極を有し、その電極が動くことによっ
て、導通と非導通とを制御して動作する。

なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ
型のスイッチをスイッチとして用いてもよい。

なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続
されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続され
ている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、
例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以
外のものも含むものとする。

例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢとが
機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば
、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回
路、ＡＤ変換回路、ガンマ補正回路など）、電圧レベル変換回路（電源回路（昇圧回路、
降圧回路など）、信号の電圧レベルを変えるレベルシフタ回路など）、電圧源、電流源、
切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる回路、オペアンプ、差
動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御
回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの間に
別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢとは機
能的に接続されているものとする。

なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気
的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続され
ている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の
回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つ
まり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むもの
とする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続され
ている、とのみ明示的に記載されている場合と同じであるとする。

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装
置である発光装置は、様々な形態にすることができ、また、様々な素子を有することがで
きる。例えば、表示素子、表示装置、発光素子又は発光装置は、ＥＬ（エレクトロルミネ
ッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、Ｌ
ＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に
応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、
グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、
カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透
過率などが変化する表示媒体を有することができる。また、表示装置をプラズマディスプ
レイ又は圧電セラミックディスプレイとすることもできる。なお、ＥＬ素子を用いた表示
装置としてはＥＬディスプレイがあり、電子放出素子を用いた表示装置としてはフィール
ドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕ
ｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａ
ｙ）などがあり、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディ
スプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレ
イ、投射型液晶ディスプレイ）があり、電子インクや電気泳動素子を用いた表示装置とし
ては電子ペーパーがある。

なお、液晶素子とは、液晶の光学的変調作用によって光の透過又は非透過を制御する素子
であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶
にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御さ
れる。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液
晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高
分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側
鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げることが
できる。また液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード
、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌ
ａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃ
ｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎ
ｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘ
ｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、Ｏ
ＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モ
ード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇ
ｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードな
どを用いたものがある。ただし、これに限定されず、液晶素子として様々なものを用いる
ことができる。

なお、トランジスタとして、様々な構造のトランジスタを用いることができる。よって、
用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微
結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなど
に代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが
できる。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。なお
、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性
をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。ただし、
触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可
能である。

なお、シリコンの結晶性を、多結晶又は微結晶などへと向上させることは、パネル全体で
行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコ
ンの結晶性を向上させてもよい。

又は、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ（インジウム亜鉛酸化
物）、ＩＴＯ（インジウム錫酸化物）、ＳｎＯ、ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ）な
どの化合物半導体又は酸化物半導体を有するトランジスタや、さらに、これらの化合物半
導体又は酸化物半導体を薄膜化した薄膜トランジスタなどを用いることができる。なお、
これらの化合物半導体又は酸化物半導体を、トランジスタのチャネル部分に用いるだけで
なく、それ以外の用途で用いることもできる。例えば、これらの化合物半導体又は酸化物
半導体を抵抗素子、画素電極、透光性を有する電極として用いることができる。さらに、
それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。

又は、インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる
。

又は、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる
。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。こ
のような基板を用いた半導体装置は、衝撃に強くすることができる。

さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジス
タ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いること
ができる。

なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形
成してもよい。

なお、トランジスタは、様々な基板を用いて形成することができる。基板の種類は、特定
のものに限定されることはない。その基板としては、例えば、半導体基板（例えば単結晶
基板（例えばシリコン基板））、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板
、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タン
グステン基板、タングステン・ホイルを有する基板、可撓性基板などを用いることができ
る。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス
などがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリ
エチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラ
スチック、又はアクリル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフ
ィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなど）
、繊維状な材料を含む紙、基材フィルム（ポリエステル、ポリアミド、ポリイミド、無機
蒸着フィルム、紙類等）などがある。又は、ある基板を用いてトランジスタを形成し、そ
の後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。
トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基
板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊
維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊
維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴ
ム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用い
ることができる。又は、ある基板を用いてトランジスタを形成し、その基板を研磨して薄
くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基
板、プラスチック基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する
基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジ
スタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付
与、軽量化、又は薄型化を図ることができる。

なお、トランジスタの構造は、特定の構造に限定されない。例えば、ゲート電極が２個以
上のマルチゲート構造を適用することができる。

別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができ
る。なお、チャネルの上下にゲート電極が配置される構造にすることにより、複数のトラ
ンジスタが並列に接続された構成と同等の回路構成となる。

チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が
配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた
構造、チャネル領域を並列に接続した構造、又はチャネル領域が直列に接続する構造も適
用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重
なっている構造も適用できる。

なお、トランジスタは、様々な基板を用いて形成することができる。したがって、所定の
機能を実現させるために、必要な回路の全てを同一の基板に形成することも可能である。
例えば、所定の機能を実現させるために必要な回路の全てを同一のガラス基板、プラスチ
ック基板、単結晶基板、又はＳＯＩ基板などの様々な基板を用いて形成することも可能で
ある。あるいは、所定の機能を実現させるために必要な回路の一部をある基板に形成し、
所定の機能を実現させるために必要な回路の別の一部を別の基板に形成することも可能で
ある。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成
されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガ
ラス基板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の
別の一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成
されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガ
ラス基板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップを
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラ
ス基板と接続することも可能である。

なお、トランジスタとして、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子を用いることもできる。該素子は、ドレイン領域とソース領域の間にチャ
ネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流す
ことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によっ
て変わるため、いずれがソース又はドレインであるかを限定することが困難である。そこ
で、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合
がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある
。あるいは、それぞれを第１電極、第２電極と表記する場合がある。あるいは、第１領域
、第２領域と表記する場合がある。又は、ソース及びドレインの一方、ソース及びドレイ
ンの他方と表記する場合がある。また、ゲートを第３端子又は第３電極と表記する場合も
ある。

また、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有
する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２
端子などと表記する場合がある。なお、ベースをゲートと表記することが可能である。よ
って、ゲート、第１端子、第２端子という表記は、各々、ベース、エミッタ及びコレクタ
の一方、エミッタ及びコレクタの他方と言い換えることが可能である。

なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に
記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接し
てはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。こ
こで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、
など）であるとする。

従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記
載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直
接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが
形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単
層でもよいし、複層でもよい。

さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様
であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介
在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、と
いう場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して
別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成され
ている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよ
いし、複層でもよい。

なお、Ａの上にＢが形成されている、Ａ上にＢが形成されている、又はＡの上方にＢが形
成されている、と明示的に記載する場合、斜め上にＢが形成される場合も含むこととする
。

なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。

なお、明示的に単数として記載されているものについては、単数であることが望ましい。
ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として
記載されているものについては、複数であることが望ましい。ただし、これに限定されず
、単数であることも可能である。

なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。

なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。

なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多く、これに限定されない。

なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。

なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「
第２の」又は「第３の」などと置き換えることが可能である。

なお、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、
「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの空間的配
置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に
示すために用いられる場合が多い。ただし、これに限定されず、これらの空間的配置を示
す語句は、図に描く方向に加えて、他の方向を含むことが可能である。例えば、Ａの上に
Ｂ、と明示的に示される場合は、ＢがＡの上にあることに限定されない。図中のデバイス
は反転、又は１８０°回転することが可能なので、ＢがＡの下にあることを含むことが可
能である。このように、「上に」という語句は、「上に」の方向に加え、「下に」の方向
を含むことが可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回
転することが可能なので、「上に」という語句は、「上に」、及び「下に」の方向に加え
、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外
に」、又は「中に」などの他の方向を含むことが可能である。

本発明の一態様は、第１のトランジスタと第２のトランジスタとを有し、第１のトランジ
スタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子
は、第２の配線と電気的に接続され、第１のトランジスタのゲートは、第３の配線と電気
的に接続され、第２のトランジスタの第１の端子は、第１の配線と電気的に接続され、第
２のトランジスタの２の端子は、第２の配線と電気的に接続され、第２のトランジスタの
ゲートは、第４の配線と電気的に接続されるものである。

本発明の一態様は、第１の期間と第２の期間とを有し、第１の期間は、第１のサブ期間と
第２のサブ期間とを有し、第２の期間は、第３のサブ期間と第４のサブ期間とを有し、第
１のサブ期間において、第１のトランジスタはオンになり、且つ第２のトランジスタはオ
フになり、第２のサブ期間において、第１のトランジスタはオフになり、且つ第２のトラ
ンジスタはオフになり、第３のサブ期間において、第１のトランジスタはオフになり、且
つ第２のトランジスタはオンになり、第４のサブ期間において、第１のトランジスタはオ
フになり、且つ第２のトランジスタはオフになるものである。

本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタ
と、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線と電
気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、
第２のトランジスタの第１の端子は、第１の配線と電気的に接続され、第２のトランジス
タの第２の端子は、第２の配線と電気的に接続され、第３のトランジスタの第１の端子は
、第３の配線と電気的に接続され、第３のトランジスタ第２の端子は、第１のトランジス
タのゲートと電気的に接続され、第３のトランジスタのゲートは、第３の配線と電気的に
接続され、第４のトランジスタの第１の端子は、第４の配線と電気的に接続され、第４の
トランジスタの第２の端子は、第２のトランジスタのゲートと電気的に接続され、第４の
トランジスタのゲートは、第４の配線と電気的に接続され、第３のトランジスタのゲート
は、第５の配線と電気的に接続され、第４のトランジスタのゲートは、第５の配線と電気
的に接続されるものである。

本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の回路とを有し
、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジ
スタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタの第１の端子
は、第１の配線と電気的に接続され、第２のトランジスタの第２の端子は、第２の配線と
電気的に接続され、第１の回路は、第１のトランジスタを第１の信号が第１の電圧状態の
場合にオンさせる機能と、第２のトランジスタを第２の信号が第１の電圧状態の場合にオ
ンさせる機能と、を有するものである。

なお、本発明の一態様は、第２の回路を有し、第２の回路は、一定の期間第１のトランジ
スタのゲートの電圧を第２の電圧状態に維持する機能と、第２のトランジスタのゲートの
電圧を第２の電圧状態に維持する機能と、第２の配線の電圧を第２の電圧状態に維持する
機能と、を有するものとしてもよい。

なお、本発明の一態様は、第３の回路を有し、第３の回路は、第１のトランジスタのゲー
トの電圧を第２の電圧状態にさせる機能と、第２のトランジスタのゲートの電圧を第２の
電圧状態にさせる機能と、第２の配線の電圧を第２の電圧状態にさせる機能と、を有する
ものとしてもよい。

本発明の一態様は、トランジスタの特性劣化を抑制することができる。又は、本発明の一
態様は、トランジスタのチャネル幅を小さくすることができる。特に、プルアップトラン
ジスタの特性劣化の抑制、又はチャネル幅の縮小を図ることができる。又は、本発明の一
態様は、信号の振幅を大きくすることができる。又は、本発明の一態様は、画素が有する
トランジスタのオン時間を長くすることができる。又は、本発明の一態様は、画素への書
き込み不足を改善することができる。又は、本発明の一態様は、信号の立ち下がり時間を
短くすることができる。又は、本発明の一態様は、信号の立ち上がり時間を短くすること
ができる。又は、ある行に属する画素に、別の行に属する画素へのビデオ信号が書き込ま
れることを防止することができる。又は、信号の立ち下がり時間のばらつきを低減するこ
とができる。又は、画素へのフィードスルーの影響を一定にすることができる。又は、ク
ロストークを低減することができる。又は、本発明の一態様は、レイアウト面積を小さく
することができる。又は、本発明の一態様は、表示装置の額縁を狭くすることができる。
又は、本発明の一態様は、表示装置を高精細にすることができる。又は、本発明の一態様
は、歩留まりを高くすることができる。又は、本発明の一態様は、コストを低減すること
ができる。又は、本発明の一態様は、信号のなまりを低減することができる。又は、本発
明の一態様は、信号の遅延を低減することができる。又は、本発明の一態様は、消費電力
を低減することができる。又は、本発明の一態様は、外部回路の電流供給能力を小さくす
ることができる。又は、本発明の一態様は、外部回路のサイズ、又は当該外部回路を有す
る表示装置のサイズを小さくすることができる。

実施の形態１における半導体装置の回路図の一例。 図１の半導体装置の動作を説明するためのタイミングチャートの一例。 図１の半導体装置の動作を説明するための模式図の一例。 図１の半導体装置の動作を説明するための模式図の一例。 図１の半導体装置の動作を説明するためのタイミングチャートの一例。 実施の形態２における半導体装置の回路図の一例。 図６の半導体装置の動作を説明するための模式図の一例。 図６の半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例と、その動作を説明するためのタイミングチャートの一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例と、その動作を説明するためのタイミングチャートの一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態１における半導体装置の回路図の一例。 図２４の半導体装置の動作を説明するためのタイミングチャートの一例。 実施の形態４における表示装置のブロック図の一例。 実施の形態４におけるシフトレジスタの回路図の一例。 図２７のシフトレジスタの動作を説明するためのタイミングチャートの一例。 実施の形態５における信号線駆動回路の回路図の一例。 実施の形態６における画素の回路図の一例と、その動作を説明するためのタイミングチャートの一例。 実施の形態６における画素の回路図の一例。 実施の形態７におけるトランジスタの断面図の一例。 実施の形態８における表示装置の上面図の一例と、表示装置の断面図の一例。 実施の形態９におけるトランジスタの作製工程を説明する断面図の一例。 実施の形態１０における半導体装置レイアウト図の一例。 実施の形態１１における電子機器を説明するための図の一例。 実施の形態１１における電子機器を説明するための図の一例。 図１２の半導体装置の動作を説明するための模式図の一例。 図１２の半導体装置の動作を説明する模式図の一例。 図１６の半導体装置の動作を説明する模式図の一例。 図１６の半導体装置の動作を説明する模式図の一例。 図１６の半導体装置の動作を説明する模式図の一例。 図１６の半導体装置の動作を説明する模式図の一例。 図２３の半導体装置の動作を説明する模式図の一例。 図２３の半導体装置の動作を説明する模式図の一例。 図２３の半導体装置の動作を説明する模式図の一例。 図２３の半導体装置の動作を説明する模式図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の計算結果を示すタイミングチャート。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施
の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換え
などを行うことで一態様を構成することが可能であるものとする。そのため、例えば、能
動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）
、導電層、絶縁層、半導体層、有機材料、無機材料、部品、基板、モジュール、装置、固
体、液体、気体、動作方法、製造方法などが単数又は複数記載された図面（断面図、平面
図、回路図、ブロック図、フローチャート、工程図、斜視図、立面図、配置図、タイミン
グチャート、構造図、模式図、グラフ、表、光路図、ベクトル図、状態図、波形図、写真
、化学式など）又は文章において、その一部分を取り出して、発明の一態様を構成するこ
とが可能であるものとする。一例としては、Ｎ個（Ｎは整数）の回路素子（トランジスタ
、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子
（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である
。別の一例としては、Ｎ個の層を有して構成される断面図から、Ｍ個の層を抜き出して、
発明の一態様を構成することは可能である。別の一例としては、Ｎ個の要素を有して構成
されるフローチャートから、Ｍ個の要素を抜き出して、発明の一態様を構成することは可
能である。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の一例について説明する。本実施の
形態の半導体装置は、一例として、シフトレジスタ、ゲートドライバ、又はソースドライ
バなどの様々な駆動回路に用いることが可能である。なお、本実施の形態の半導体装置を
駆動回路、又は回路と示すことも可能である。

まず、本実施の形態の半導体装置の回路構成について、図１（Ａ）を参照して説明する。
図１（Ａ）の半導体装置は、回路１００（第２の制御回路ともいう）、及び回路２００（
第１の制御回路ともいう）を有する。回路１００は、トランジスタ１０１＿１〜１０１＿
２という複数のトランジスタを有する。

なお、トランジスタ１０１＿１〜１０１＿２は、一例としてＮチャネル型であるものとす
る。Ｎチャネル型のトランジスタは、ゲートとソースとの間の電位差（Ｖｇｓ）が閾値電
圧（Ｖｔｈ）を上回った場合にオンになるものとする。ただし、これに限定されず、トラ
ンジスタ１０１＿１、及び／又は、トランジスタ１０１＿２は、Ｐチャネル型であること
が可能である。Ｐチャネル型トランジスタは、ゲートとソースとの間の電位差（Ｖｇｓ）
が閾値電圧（Ｖｔｈ）を下回った場合にオンになるものとする。

次に、図１（Ａ）の半導体装置の接続関係について説明する。トランジスタ１０１＿１の
第１端子は、配線１１２と接続され、トランジスタ１０１＿１の第２端子は、配線１１１
と接続される。トランジスタ１０１＿２の第１端子は、配線１１２と接続され、トランジ
スタ１０１＿２の第２端子は、配線１１１と接続される。また、回路２００は、図１（Ａ
）に示すように、配線１１３、配線１１４、配線１１５＿１〜１１５＿２、配線１１６＿
１〜１１６＿２、配線１１７、配線１１８、トランジスタ１０１＿１のゲート、トランジ
スタ１０１＿２のゲート、及び配線１１１と接続される。ただし、これに限定されず、図
１（Ａ）に示す半導体装置と接続される配線は一例である。よって、本実施の形態におい
て、半導体装置と接続される配線を増やすことが可能であるし、半導体装置と接続される
配線を減らすことが可能である。例えば、回路２００は、その構成に応じて、様々な配線
、又は様々なノードと接続されることが可能である。又は、回路２００は、上述した配線
のいずれかと接続されていないことが可能である。

なお、図１（Ａ）において、トランジスタ１０１＿１のゲートと回路２００との接続箇所
をノード１１と示し、トランジスタ１０１＿２のゲートと回路２００との接続箇所をノー
ド１２と示す。

次に、各配線に入力又は出力される電圧又は信号などについて説明する。

配線１１１からは、一例として、信号ＯＵＴが出力されるものとする。信号ＯＵＴは、半
導体装置に入力される信号に応じて電圧状態が設定される。また、信号ＯＵＴは、例えば
第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＯＵＴ
は、ハイレベルとロウレベルとの２つの電圧状態を有するデジタル信号である場合が多く
、半導体装置の出力信号としての機能を有することが可能である。よって、配線１１１は
、信号線、又は出力信号線としての機能を有することが可能である。ただし、これに限定
されない。例えば、配線１１１は、画素部に延伸して配置されることが可能である。そし
て、配線１１１は、画素と接続されることが可能である。例えば液晶表示装置の場合は、
配線１１１を液晶素子を有する画素に接続し、配線１１１の電圧に応じて液晶素子に印加
される電圧を設定する構成とすることができる。又は、配線１１１は、画素が有するトラ
ンジスタ（例えば選択用トランジスタ、又はスイッチングトランジスタ）のゲートと接続
されることが可能である。よって、配線１１１は、ゲート信号線（以下、ゲート線ともい
う）、又は走査線としての機能を有することが可能である。このような場合、信号ＯＵＴ
は、ゲート信号、又は走査信号としての機能を有することが可能である。

配線１１２には、一例として、信号ＣＫ１が入力されるものとする。信号ＣＫ１は、例え
ば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＣＫ
１は、ハイレベルとロウレベルとの２つの電圧状態を繰り返すデジタル信号である場合が
多く、クロック信号としての機能を有することが可能である。よって、配線１１２は、信
号線、又はクロック信号線（以下、クロック線又はクロック供給線ともいう）としての機
能を有することが可能である。ただし、これに限定されず、配線１１２には電圧が供給さ
れることが可能である。よって、配線１１２は、電源線としての機能を有することが可能
である。

配線１１３には、一例として、信号ＣＫ２が入力されるものとする。信号ＣＫ２は、例え
ば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＣＫ
２は、ハイレベルとロウレベルとの２つの電圧状態を繰り返すデジタル信号である場合が
多く、反転クロック信号としての機能を有することが可能である。なお、信号ＣＫ２は、
信号ＣＫ１の反転信号、又は信号ＣＫ１から位相がおおむね１８０°ずれた信号であるこ
とが可能である。よって、配線１１３は、信号線、又は反転クロック信号線（以下、反転
クロック線又は反転クロック供給線ともいう）としての機能を有することが可能である。

配線１１４には、一例として、電圧Ｖ２が供給されるものとする。電圧Ｖ２は、ハイレベ
ルの信号とおおむね等しい値である場合が多く、電源電圧、基準電圧、又は正電源電圧と
しての機能を有することが可能である。よって、配線１１４は、電源線としての機能を有
することが可能である。

配線１１５＿１には、一例として、信号ＳＰ１が入力されるものとする。信号ＳＰ１は、
例えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号
ＳＰ１は、ハイレベル及びロウレベルとなるデジタル信号である場合が多く、スタート信
号としての機能を有することが可能である。よって、配線１１５＿１は、信号線としての
機能を有することが可能である。ただし、これに限定されない。例えば、複数の半導体装
置が従属接続される場合、配線１１５＿１は、別の段（例えば前段）の配線１１１、又は
その他の配線と接続されることが可能である。よって、配線１１５＿１は、出力信号線、
ゲート信号線、又は走査線としての機能を有することが可能である。このような場合、信
号ＳＰ１は、転送信号、ゲート信号、又は走査信号としての機能を有することが可能であ
る。

配線１１５＿２には、一例として、信号ＳＰ２が入力されるものとする。信号ＳＰ２は、
例えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号
ＳＰ２は、デジタル信号である場合が多く、スタート信号としての機能を有することが可
能である。よって、配線１１５＿２は、信号線としての機能を有することが可能である。
ただし、これに限定されない。例えば、複数の半導体装置が従属接続される場合、配線１
１５＿２は、別の段（例えば前段）の配線１１１、又はその他の配線と接続されることが
可能である。よって、配線１１５＿２は、出力信号線、ゲート信号線、又は走査線として
の機能を有することが可能である。このような場合、信号ＳＰ２は、転送信号、ゲート信
号、又は走査信号としての機能を有することが可能である。

配線１１６＿１には、一例として、信号ＳＥＬ１が入力されるものとする。信号ＳＥＬ１
は、例えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば
信号ＳＥＬ１は、ある期間毎（例えばフレーム期間毎）に、ハイレベルとロウレベルとの
２つの電圧状態を繰り返すデジタル信号である場合が多く、制御信号、又はクロック信号
としての機能を有することが可能である。よって、配線１１６＿１は、信号線、制御線、
又はクロック信号線としての機能を有することが可能である。

配線１１６＿２には、一例として、信号ＳＥＬ２が入力されるものとする。信号ＳＥＬ２
は、例えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば
信号ＳＥＬ２は、ある期間毎（例えばフレーム期間毎）に、ハイレベルとロウレベルとの
２つの状態を繰り返すデジタル信号である場合が多い。そして、信号ＳＥＬ２は、信号Ｓ
ＥＬ１の反転信号、又は信号ＳＥＬ１から位相が１８０°ずれた信号である場合が多く、
制御信号、又は反転クロック信号としての機能を有することが可能である。よって、信号
線、制御線、又は反転クロック信号線としての機能を有することが可能である。

配線１１７には、一例として、信号ＲＥが入力されるものとする。信号ＲＥは、例えば第
１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＲＥは、
デジタル信号である場合が多く、リセット信号としての機能を有することが可能である。
よって、配線１１７は、信号線としての機能を有することが可能である。ただし、これに
限定されない。例えば、複数の半導体装置が従属接続される場合、配線１１７は、別の段
（例えば次の段）の配線１１１、又はその他の配線と接続されることが可能である。よっ
て、配線１１７は、出力信号線、ゲート信号線、又は走査線としての機能を有することが
可能である。このような場合、信号ＲＥは、転送信号、ゲート信号、又は走査信号として
の機能を有することが可能である。

配線１１８には、一例として、電圧Ｖ１が供給されるものとする。電圧Ｖ１は、ロウレベ
ルの信号とおおむね等しい値である場合が多く、電源電圧、基準電圧、グランド電圧、又
は負電源電圧としての機能を有することが可能である。よって、配線１１８は、電源線、
又はグランドとしての機能を有することが可能である。

ただし、これに限定されず、配線１１１、配線１１２、配線１１３、配線１１４、配線１
１５＿１、配線１１５＿２、配線１１６＿１、配線１１６＿２、配線１１７、及び配線１
１８には、様々な信号、又は様々な電圧を入力することが可能である。よって、これらの
配線は、他にも様々な機能を有することが可能であるし、上記の機能のすべてを有する必
要はない。

なお、おおむねとは、ノイズによる誤差、プロセスのばらつきによる誤差、素子の作製工
程のばらつきによる誤差、及び／又は、測定誤差などの様々な誤差を含むものとする。

なお、一般的に電圧とは、２点間における電位差のことをいう場合があり、電位とは、あ
る一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギ
ー）のことをいう場合があるが、電子回路において、ある一点における電位と基準となる
電位（例えば接地電位）との差を該ある一点の電圧として示すことが多いため、本明細書
では、特に指定する場合を除き、ある一点の電圧と示す場合にはある一点における電位と
基準となる電位との差を示すものとする。

なお、一例として、第１の電圧状態、すなわちロウレベルの信号の電圧をＶ１とし、第２
の電圧状態、すなわちハイレベルの信号の電圧をＶ２とする。そして、Ｖ２＞Ｖ１とする
。よって、電圧Ｖ１と記載する場合、電圧Ｖ１とは、信号のロウレベルとおおむね等しい
値であるものとする。一方で、電圧Ｖ２と記載する場合、電圧Ｖ２とは、信号のハイレベ
ルとおおむね等しい値であるものとする。ただし、これに限定されず、ロウレベルの信号
の電圧は、Ｖ１よりも低くすることが可能であるし、Ｖ１よりも高くすることが可能であ
る。又は、ハイレベルの信号の電圧は、Ｖ２よりも低いことが可能であるし、Ｖ２よりも
高いことが可能である。例えば、回路構成によっては、ハイレベルの信号として記載する
場合でも、その電圧はＶ２よりも低い場合があるし、Ｖ２よりも高い場合がある。又は、
回路構成によっては、ロウレベルの信号と記載する場合でも、その電圧はＶ１よりも低い
場合があるし、Ｖ１よりも高い場合がある。

なお、信号ＣＫ１、及び／又は、信号ＣＫ２は、平衡であることが可能であるし、非平衡
（不平衡ともいう）であることが可能である。平衡とは、１周期のうち、ハイレベルにな
る期間とロウレベルになる期間とがおおむね等しいことをいう。非平衡とは、ハイレベル
になる期間とロウレベルになる期間とが異なることをいう。なお、ここでは異なるとはお
おむね等しい場合の範囲以外のものであるとする。

なお、信号ＣＫ１、及び信号ＣＫ２が非平衡である場合、信号ＣＫ２は、信号ＣＫ１の反
転信号ではない場合がある。この場合、信号ＣＫ１のハイレベルになる期間と、信号ＣＫ
２がハイレベルになる期間と、の長さはおおむね等しくすることが可能である。ただし、
これに限定されない。

次に、各回路、及び各トランジスタが有する機能について説明する。

回路１００は、一例として、回路２００から入力された信号に従って信号ＯＵＴの電圧状
態を設定する機能を有する。又は、回路１００は、ノード１１の電圧、及び／又は、ノー
ド１２の電圧に応じて、配線１１２と配線１１１との導通状態を制御する機能を有する。
又は、回路１００は、配線１１２の電圧を配線１１１に供給するタイミングを制御する機
能を有する。例えば、配線１１２に、電圧Ｖ２などの電圧、又は信号ＣＫ１などの信号が
供給される場合、回路１００は、配線１１２に供給される電圧又は信号などを、配線１１
１に供給するタイミングを制御する機能を有する。又は、回路１００は、ハイレベルの信
号（例えば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。又
は、回路１００は、配線１１１の電圧を例えばＶ２に上昇させるタイミングを制御する機
能を有する。又は、回路１００は、ロウレベルの信号（例えば信号ＣＫ１）を配線１１１
に供給するタイミングを制御する機能を有する。又は、回路１００は、配線１１１の電圧
を例えばＶ１に減少させるタイミングを制御する機能を有する。又は、回路１００は、配
線１１１の電圧を維持する機能を有する。又は、回路１００は、ノード１１の電圧、及び
／又は、ノード１２の電圧をブートストラップ動作によって例えばＶ２以上に上昇させる
タイミングを制御する機能を有する。以上のように、回路１００は、制御回路、バッファ
回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定さ
れず、回路１００は、他にも様々な機能を有することが可能である。なお、回路１００は
、上記の機能のすべてを有する必要はない。

回路２００は、一例として、少なくとも２つの信号が入力され、入力された信号を選択的
に出力する機能を有する。又は、回路２００は、入力される信号又は電圧（信号ＣＫ２、
信号ＳＰ１、信号ＳＰ２、信号ＲＥ、ノード１１の電圧、ノード１２の電圧、及び／又は
、信号ＯＵＴなど）に応じて、ノード１１の電圧、ノード１２の電圧、及び／又は、配線
１１１の電圧を制御する機能を有する。又は、回路２００は、ノード１１、及び／又は、
ノード１２に、ハイレベルの信号又は電圧Ｖ２を供給するタイミングを制御する機能を有
する。又は、回路２００は、ノード１１、及び／又は、ノード１２に、ロウレベルの信号
又は電圧Ｖ１を供給するタイミングを制御する機能を有する。又は、回路２００は、ノー
ド１１、及び／又は、ノード１２に、信号又は電圧などを供給しない機能を有する。又は
、回路２００は、ノード１１、及び／又は、ノード１２を浮遊状態にする機能を有する。
又は、回路２００は、配線１１１に、ロウレベルの信号又は電圧Ｖ１を供給するタイミン
グを制御する機能を有する。又は、回路２００は、配線１１１の電圧を例えばＶ１に減少
させるタイミングを制御する機能を有する。又は、回路２００は、配線１１１の電圧を維
持する機能を有する。以上のように、回路２００は、制御回路としての機能を有すること
が可能である。ただし、これに限定されず、回路２００は、他にも様々な機能を有するこ
とが可能である。なお、回路２００は、上記の機能のすべてを有する必要はない。

トランジスタ１０１＿１は、一例として、ノード１１の電圧に応じて、配線１１２と配線
１１１との導通状態を制御する機能を有する。又は、トランジスタ１０１＿１は、配線１
１２の電圧を配線１１１に供給するタイミングを制御する機能を有する。例えば、配線１
１２に、電圧Ｖ２などの電圧、又は信号ＣＫ１などの信号が供給される場合、トランジス
タ１０１＿１は、配線１１２に供給される電圧又は信号などを、配線１１１に供給するタ
イミングを制御する機能を有する。又は、トランジスタ１０１＿１は、ハイレベルの信号
（例えば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。又は
、トランジスタ１０１＿１は、配線１１１の電圧を上昇させるタイミングを制御する機能
を有する。又は、トランジスタ１０１＿１は、ロウレベルの信号（例えば信号ＣＫ１）を
配線１１１に供給するタイミングを制御する機能を有する。又は、トランジスタ１０１＿
１は、配線１１１の電圧を例えばＶ１に減少させるタイミングを制御する、すなわちＶ１
への配線１１１の電圧の設定を制御する機能を有する。又は、トランジスタ１０１＿１は
、配線１１１の電圧を維持する機能を有する。又は、トランジスタ１０１＿１は、ブート
ストラップ動作を行う機能を有する。又は、トランジスタ１０１＿１は、ノード１１の電
圧をブートストラップ動作によって例えばＶ２以上に上昇させる機能を有する。または、
トランジスタ１０１＿１は、オン又はオフになることにより、信号ＯＵＴの電圧状態を設
定するか否かを制御する機能を有する。以上のように、トランジスタ１０１＿１は、バッ
ファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限
定されず、トランジスタ１０１＿１は、他にも様々な機能を有することが可能である。な
お、トランジスタ１０１＿１は、上記の機能のすべてを有する必要はない。

トランジスタ１０１＿２は、一例として、ノード１２の電圧に応じて、配線１１２と配線
１１１との導通状態を制御する機能を有する。又は、トランジスタ１０１＿２は、配線１
１２の電圧を配線１１１に供給するタイミングを制御する機能を有する。例えば、配線１
１２に、電圧Ｖ２などの電圧、又は信号ＣＫ１などの信号が供給される場合、トランジス
タ１０１＿２は、配線１１２に供給される電圧又は信号などを、配線１１１に供給するタ
イミングを制御する機能を有する。又は、トランジスタ１０１＿２は、ハイレベルの信号
（例えば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。又は
、トランジスタ１０１＿２は、配線１１１の電圧を例えばＶ２に上昇させるタイミングを
制御する機能を有する。又は、トランジスタ１０１＿２は、ロウレベルの信号（例えば信
号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。又は、トランジ
スタ１０１＿２は、配線１１１の電圧を例えばＶ１に減少させるタイミングを制御する、
すなわちＶ１への配線１１１の電圧の設定を制御する機能を有する。又は、トランジスタ
１０１＿２は、配線１１１の電圧を維持する機能を有する。又は、トランジスタ１０１＿
２は、ブートストラップ動作を行う機能を有する。又は、トランジスタ１０１＿２は、ノ
ード１２の電圧をブートストラップ動作によって例えばＶ２以上に上昇させる機能を有す
る。または、トランジスタ１０１＿２は、オン又はオフになることにより、信号ＯＵＴの
電圧状態を設定するか否かを制御する機能を有する。以上のように、トランジスタ１０１
＿２は、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただ
し、これに限定されず、トランジスタ１０１＿２は、他にも様々な機能を有することが可
能である。なお、トランジスタ１０１＿２は、上記の機能のすべてを有する必要はない。

次に、図１（Ａ）の半導体装置の動作について、図２のタイミングチャートを参照して説
明する。図２のタイミングチャートには、信号ＳＥＬ１、信号ＳＥＬ２、信号ＣＫ１、信
号ＣＫ２、信号ＳＰ１、信号ＳＰ２、信号ＲＥ、ノード１１の電圧（Ｖａ１）、ノード１
２の電圧（Ｖａ２）、及び信号ＯＵＴを示す。なお、図１（Ａ）の半導体装置は、図２の
タイミングチャートに限定されず、様々なタイミングによって制御されることが可能であ
る。

なお、図２のタイミングチャートは、複数の期間（以下、期間のことをフレーム期間とも
いう）を有し、各期間は、複数のサブ期間（以下、サブ期間のことを１ゲート選択期間と
もいう）を有する。例えば、図２のタイミングチャートは、期間Ｔ１、及び期間Ｔ２とい
う複数の期間を有する。期間Ｔ１は、期間Ａ１、期間Ｂ１、期間Ｃ１、期間Ｄ１、及び期
間Ｅ１という複数のサブ期間を有し、期間Ｔ２は、期間Ａ２、期間Ｂ２、期間Ｃ２、期間
Ｄ２、及び期間Ｅ２という複数のサブ期間を有する。ただし、これに限定されない。例え
ば、図２のタイミングチャートは、期間Ｔ１、及び期間Ｔ２とは別の期間を有することが
可能であるし、期間Ｔ１と期間Ｔ２との一方を省略することが可能である。又は、期間Ｔ
１は、期間Ａ１〜Ｅ１の他にも様々な期間を有することが可能であるし、期間Ａ１〜Ｅ１
のいずれかを省略することが可能である。又は、期間Ｔ２は、期間Ａ２〜Ｅ２の他にも様
々な期間を有することが可能であるし、期間Ａ２〜Ｅ２のいずれかを省略することが可能
である。

なお、一例として、期間Ｔ１と期間Ｔ２とは、交互に配置されるものとする。ただし、こ
れに限定されず、期間Ｔ１と期間Ｔ２とは様々な順番に配置されることが可能である。

なお、一例として、期間Ｔ１において、期間Ａ１、期間Ｂ１、及び期間Ｃ１が順に配置さ
れる後、期間Ｔ１の終わりまで（又は期間Ｔ２の始まりまで）、期間Ｄ１と期間Ｅ１とが
交互に配置されるものとする。ただし、これに限定されず、期間Ａ１〜Ｅ１を様々な順番
に配置することが可能である。例えば、期間Ｔ１の始まりから、期間Ａ１の始まりまでの
期間に、期間Ｄ１、及び／又は、期間Ｅ１を配置することが可能である。

なお、一例として、期間Ｔ２において、期間Ａ２、期間Ｂ２、及び期間Ｃ２が順に配置さ
れる後、期間Ｔ２の終わりまで（又は期間Ｔ１の始まりまで）、期間Ｄ２と期間Ｅ２とが
交互に配置されるものとする。ただし、これに限定されず、期間Ａ２〜Ｅ２を様々な順に
配置することが可能である。例えば、期間Ｔ２の始まりから、期間Ａ２の始まりまでの期
間に、期間Ｄ２、及び／又は、期間Ｅ２を配置することが可能である。

まず、期間Ｔ１の動作について説明する。期間Ｔ１では、信号ＳＰ１は、期間Ａ１におい
てハイレベルになり、期間Ｂ１〜Ｅ１においてロウレベルになる。信号ＳＰ２は、期間Ａ
１〜期間Ｅ１においてロウレベルになる。信号ＳＥＬ１は、ハイレベルになり、信号ＳＥ
Ｌ２は、ロウレベルになる。

期間Ａ１において、図３（Ａ）に示すように、信号ＳＰ１はハイレベルになるので、回路
２００は、電圧Ｖ２、又はハイレベルの信号をノード１１に供給する。よって、ノード１
１の電圧は上昇し始める。このとき、信号ＳＰ２はロウレベルになるので、回路２００は
、電圧Ｖ１又はロウレベルの信号をノード１２に供給する。よって、ノード１２の電圧は
、Ｖ１になる。又は、回路２００は、ノード１２に電圧又は信号などを供給せず、回路２
００とノード１２とは非導通状態になる。よって、ノード１２の電圧の初期値がＶ１だと
すると、ノード１２の電圧はＶ１に維持される。この結果、トランジスタ１０１＿２はオ
フ（オフ状態ともいう）になる。その後、ノード１１の電圧は、上昇し続ける。やがて、
ノード１１の電圧がＶ１＋Ｖｔｈ１０１＿１（Ｖｔｈ１０１＿１：トランジスタ１０１＿
１の閾値電圧）＋Ｖｘになったところで、トランジスタ１０１＿１がオンになる。このと
きＶｘは０より大きい値である。よって、配線１１２と配線１１１とは、トランジスタ１
０１＿１を介して導通状態になるので、ロウレベルの信号ＣＫ１は、配線１１２からトラ
ンジスタ１０１＿１を介して配線１１１に供給される。この結果、信号ＯＵＴは、ロウレ
ベルになる。その後、ノード１１の電圧はさらに上昇する。やがて、回路２００は、ノー
ド１１への電圧又は信号の供給を止めるので、回路２００とノード１１とは非導通状態に
なる。この結果、ノード１１は、浮遊状態になり、ノード１１の電圧は、Ｖ１＋Ｖｔｈ１
０１＿１＋Ｖｘに維持される。ただし、これに限定されない。例えば、回路２００は、Ｖ
１＋Ｖｔｈ１０１＿１＋Ｖｘの電圧をノード１１に供給し続けることが可能である。

なお、期間Ａ１において、回路２００は、電圧Ｖ１又はロウレベルの信号を配線１１１に
供給することが可能である。又は、回路２００は、電圧又は信号などを配線１１１に供給
しないことが可能である。

次に、期間Ｂ１において、図３（Ｂ）に示すように、信号ＳＰ１はロウレベルになるので
、回路２００は、電圧又は信号などをノード１１に供給しないままである。よって、ノー
ド１１は、浮遊状態のままであり、ノード１１の電圧は、Ｖ１＋Ｖｔｈ１０１＿１＋Ｖｘ
のままになる。つまり、トランジスタ１０１＿１はオンのままになるので、配線１１２と
配線１１１とはトランジスタ１０１＿１を介して導通状態のままになる。一方で、信号Ｓ
Ｐ２はロウレベルのままなので、回路２００は、電圧Ｖ１又はロウレベルの信号をノード
１２に供給する。又は、回路２００は、ノード１２に電圧又は信号などを供給せずに、回
路２００とノード１２とは非導通状態になる。よって、ノード１２の電圧は、Ｖ１になる
ように維持される。この結果、トランジスタ１０１＿２はオフのままになる。このとき、
信号ＣＫ１はロウレベルからハイレベルに上昇するので、配線１１１の電圧が上昇し始め
る。すると、ノード１１は浮遊状態のままなので、ノード１１の電圧は、トランジスタ１
０１＿１のゲートと第２端子との間の寄生容量によって上昇する。いわゆる、ブートスト
ラップ動作である。こうして、ノード１１の電圧は、Ｖ２＋Ｖｔｈ１０１＿１＋Ｖｘまで
上昇することによって、配線１１１の電圧がＶ２より大きい値まで上昇することが可能に
なる。このようにして、信号ＯＵＴは、ハイレベルになる。

なお、期間Ｂ１において、回路２００は、電圧又は信号などを配線１１１に供給していな
い場合が多い。ただし、これに限定されず、回路２００は、電圧Ｖ２又はハイレベルの信
号などを配線１１１に供給することが可能である。

次に、期間Ｃ１において、図３（Ｃ）に示すように、信号ＲＥがハイレベルになるので、
回路２００は、電圧Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び／又は、
配線１１１に供給する。すると、ノード１１の電圧、ノード１２の電圧、及び／又は、配
線１１１の電圧は、Ｖ１になる。よって、トランジスタ１０１＿１、及びトランジスタ１
０１＿２はオフになるので、配線１１２と配線１１１とは非導通状態になる。そして、信
号ＯＵＴは、ロウレベルになる。

なお、期間Ｃ１において、ノード１１の電圧が減少するタイミングよりも、信号ＣＫ１が
ロウレベルになるタイミングの方が早い場合がある。つまり、トランジスタ１０１＿１が
オフになる前に、信号ＣＫ１がロウレベルになる場合がある。よって、ロウレベルの信号
ＣＫ１は、配線１１２からトランジスタ１０１＿１を介して配線１１１に供給される場合
がある。このような場合、トランジスタ１０１＿１のチャネル幅は、例えば他のトランジ
スタを有する場合に他のトランジスタのチャネル幅より大きい場合が多いので、信号ＯＵ
Ｔの立ち下がり時間を短くすることができる。よって、期間Ｃ１においては、回路２００
がロウレベルの信号又は電圧Ｖ１を配線１１１に供給する場合と、配線１１２からトラン
ジスタ１０１＿１を介してロウレベルの信号が配線１１１に供給される場合と、回路２０
０からロウレベルの信号又は電圧Ｖ１が配線１１１に供給され、且つ配線１１２からトラ
ンジスタ１０１＿１を介してロウレベルの信号が配線１１１に供給される場合とがある。

次に、期間Ｄ１、及び期間Ｅ１において、図３（Ｄ）に示すように、回路２００は、電圧
Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び／又は、配線１１１に供給す
る。すると、ノード１１の電圧、ノード１２の電圧、及び／又は、配線１１１の電圧は、
Ｖ１のままになる。よって、トランジスタ１０１＿１、及びトランジスタ１０１＿２はオ
フのままになるので、配線１１２と配線１１１とは非導通状態のままになる。そして、信
号ＯＵＴは、ロウレベルのままになる。

なお、期間Ｄ１と期間Ｅ１との一方の期間において、回路２００は、電圧Ｖ１又はロウレ
ベルの信号をノード１１、ノード１２、及び／又は、配線１１１に供給し、他方の期間に
おいて、回路２００は、電圧Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び
／又は、配線１１１に供給しないことが可能である。

次に、期間Ｔ２の動作について説明する。期間Ｔ２では、信号ＳＰ１は、期間Ａ２〜Ｅ２
においてロウレベルになる。信号ＳＰ２は、期間Ａ２においてハイレベルになり、期間Ｂ
２〜Ｅ２においてロウレベルになる。信号ＳＥＬ１はロウレベルになり、信号ＳＥＬ２は
ハイレベルになる。

期間Ａ２において、図４（Ａ）に示すように、信号ＳＰ２はハイレベルになるので、回路
２００は、電圧Ｖ２、又はハイレベルの信号をノード１２に供給する。よって、ノード１
２の電圧は上昇し始める。このとき、信号ＳＰ１はロウレベルになるので、回路２００は
、電圧Ｖ１又はロウレベルの信号をノード１１に供給する。よって、ノード１１の電圧は
、Ｖ１になる。又は、回路２００は、ノード１１に電圧又は信号などを供給せずに、回路
２００とノード１１とは非導通状態になる。よって、ノード１１の初期値がＶ１だとする
と、ノード１１の電圧はＶ１に維持される。この結果、トランジスタ１０１＿１はオフに
なる。その後、ノード１２の電圧は、上昇し続ける。やがて、ノード１２の電圧がＶ１＋
Ｖｔｈ１０１＿２（Ｖｔｈ１０１＿２：トランジスタ１０１＿２の閾値電圧）＋Ｖｘとな
ったところで、トランジスタ１０１＿２がオンになる。このときＶｘは０より大きい値で
ある。よって、配線１１２と配線１１１とは、トランジスタ１０１＿２を介して導通状態
になるので、ロウレベルの信号ＣＫ１は、配線１１２からトランジスタ１０１＿２を介し
て配線１１１に供給される。この結果、信号ＯＵＴは、ロウレベルになる。その後、ノー
ド１２の電圧はさらに上昇する。やがて、回路２００は、ノード１２への電圧又は信号の
供給を止めるので、回路２００とノード１２とは非導通状態になる。この結果、ノード１
２は、浮遊状態になり、ノード１２の電圧は、Ｖ１＋Ｖｔｈ１０１＿２＋Ｖｘに維持され
る。ただし、これに限定されない。例えば、回路２００は、Ｖ１＋Ｖｔｈ１０１＿２＋Ｖ
ｘの電圧をノード１２に供給し続けることが可能である。

なお、期間Ａ２において、回路２００は、電圧Ｖ１又はロウレベルの信号を配線１１１に
供給することが可能である。又は、回路２００は、電圧又は信号などを配線１１１に供給
しないことが可能である。

次に、期間Ｂ２において、図４（Ｂ）に示すように、信号ＳＰ２はロウレベルになるので
、回路２００は、電圧又は信号などをノード１２に供給しないままである。よって、ノー
ド１２は、浮遊状態のままであり、ノード１２の電圧は、Ｖ１＋Ｖｔｈ１０１＿２＋Ｖｘ
のままになる。つまり、トランジスタ１０１＿２はオンのままになるので、配線１１２と
配線１１１とはトランジスタ１０１＿２を介して導通状態のままになる。一方で、信号Ｓ
Ｐ１はロウレベルのままなので、回路２００は、電圧Ｖ１又はロウレベルの信号をノード
１１に供給する。又は、回路２００は、ノード１１に電圧又は信号などを供給せずに、回
路２００とノード１１とは非導通状態になる。よって、ノード１１の電圧は、Ｖ１になる
ように維持される。この結果、トランジスタ１０１＿１はオフのままになる。このとき、
信号ＣＫ１はロウレベルからハイレベルに上昇するので、配線１１１の電圧が上昇し始め
る。すると、ノード１２は浮遊状態のままなので、ノード１２の電圧は、トランジスタ１
０１＿２のゲートと第２端子との間の寄生容量によって上昇する。いわゆる、ブートスト
ラップ動作である。こうして、ノード１２の電圧は、Ｖ２＋Ｖｔｈ１０１＿２＋Ｖｘにな
るまで上昇することによって、配線１１１の電圧がＶ２より大きい値まで上昇することが
可能になる。このようにして、信号ＯＵＴは、ハイレベルになる。

なお、期間Ｂ２において、回路２００は、電圧又は信号などを配線１１１に供給していな
い場合が多い。ただし、これに限定されず、回路２００は、電圧Ｖ２又はハイレベルの信
号を配線１１１に供給することが可能である。

次に、期間Ｃ２において、図４（Ｃ）に示すように、信号ＲＥがハイレベルになるので、
回路２００は、電圧Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び／又は、
配線１１１に供給する。すると、ノード１１の電圧、ノード１２の電圧、及び／又は、配
線１１１の電圧は、Ｖ１になる。よって、トランジスタ１０１＿１、及びトランジスタ１
０１＿２はオフになるので、配線１１２と配線１１１とは非導通状態になる。そして、信
号ＯＵＴは、ロウレベルになる。

なお、期間Ｃ２において、ノード１２が減少するタイミングよりも、信号ＣＫ１がロウレ
ベルになるタイミングの方が早い場合がある。つまり、トランジスタ１０１＿２がオフに
なる前に、信号ＣＫ１がロウレベルになる場合がある。よって、ロウレベルの信号ＣＫ１
は、配線１１２からトランジスタ１０１＿２を介して配線１１１に供給される場合がある
。このような場合、トランジスタ１０１＿２のチャネル幅は、例えば他のトランジスタを
有する場合に他のトランジスタのチャネル幅より大きい場合が多いので、信号ＯＵＴの立
ち下がり時間を短くすることができる。よって、期間Ｃ２においては、回路２００からロ
ウレベルの信号又は電圧Ｖ１が配線１１１に供給される場合と、配線１１２からトランジ
スタ１０１＿２を介してロウレベルの信号が配線１１１に供給される場合と、回路２００
からロウレベルの信号又は電圧Ｖ１が配線１１１に供給され、且つ配線１１２からトラン
ジスタ１０１＿２を介してロウレベルの信号が配線１１１に供給される場合とがある。

次に、期間Ｄ２、及び期間Ｅ２において、図４（Ｄ）に示すように、回路２００は、電圧
Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び／又は、配線１１１に供給す
る。すると、ノード１１の電圧、ノード１２の電圧、及び／又は、配線１１１の電圧は、
Ｖ１のままになる。よって、トランジスタ１０１＿１、及びトランジスタ１０１＿２はオ
フのままになるので、配線１１２と配線１１１とは非導通状態のままになる。そして、信
号ＯＵＴは、ロウレベルのままになる。

なお、期間Ｄ２と期間Ｅ２との一方の期間においてのみ、回路２００は、電圧Ｖ１又はロ
ウレベルの信号をノード１１、ノード１２、及び／又は、配線１１１に供給することが可
能である。

以上のように、期間Ｔ１において、トランジスタ１０１＿２はオフになり、期間Ｔ２にお
いて、トランジスタ１０１＿１はオフになることが可能である。よって、トランジスタ１
０１＿１、及びトランジスタ１０１＿２がそれぞれオンになる回数、又はトランジスタ１
０１＿１、及びトランジスタ１０１＿２がそれぞれオンになる時間を少なくすることがで
きるので、トランジスタ１０１＿１、及びトランジスタ１０１＿２の特性劣化を抑制する
ことができる。

又は、トランジスタの特性劣化を抑制できることによって、様々なメリットを得ることが
できる。例えば、配線１１１がゲート信号線又は走査線としての機能を有する場合、又は
配線１１１が画素と接続される場合、画素が保持するビデオ信号は、信号ＯＵＴの波形に
影響を受けることがある。例えば、信号ＯＵＴのハイレベルの電圧がＶ２まで上昇しない
場合、画素が有するトランジスタ（例えば選択トランジスタ、又はスイッチングトランジ
スタ）がオンになる時間は短くなる。この結果、画素へのビデオ信号の書き込み不足を生
じ、表示品位が低下してしまうことがある。又は、信号ＯＵＴの立ち下がり時間、及び立
ち上がり時間が長くなる場合、選択された行に属する画素に、別の行に属する画素へのビ
デオ信号が書き込まれてしまうことがある。この結果、表示品位が低下してしまう。又は
、信号ＯＵＴの立ち下がり時間がばらつく場合、画素が保持するビデオ信号へのフィード
スルーの影響がばらついてしまうことがある。この結果、クロストーク等の表示ムラを生
じてしまう。

しかしながら、本実施の形態の半導体装置は、トランジスタの特性劣化を抑制することが
できる。よって、信号ＯＵＴのハイレベルの電圧をＶ２まで上昇させることができるので
、画素が有するトランジスタがオンになる時間を長くすることができる。この結果、画素
に十分な時間の中でビデオ信号を書き込むことができるので、表示品位の向上を図ること
ができる。又は、信号ＯＵＴの立ち下がり時間、及び立ち上がり時間を短くすることがで
きるので、選択された行に属する画素に、別の行に属する画素へのビデオ信号が書き込ま
れてしまうことを防止することができる。この結果、表示品位の向上を図ることができる
。又は、信号ＯＵＴの立ち下がり時間のばらつきを抑制することができるので、画素が保
持するビデオ信号へのフィードスルーの影響のばらつきを抑制することできる。よって、
表示ムラを抑制することができる。

又は、本実施の形態の半導体装置では、全てのトランジスタの極性をＮチャネル型又はＰ
チャネル型とすることが可能である。全てのトランジスタの極性を同一とすることにより
、ＣＭＯＳ回路と比較して、工程数の削減、歩留まりの向上、信頼性の向上、又はコスト
の削減を図ることができる。特に、画素部などを含めて、全てのトランジスタがＮチャネ
ル型の場合、トランジスタの半導体層として、非晶質半導体、微結晶半導体、有機半導体
、又は酸化物半導体などを用いることが可能になる。ただし、これらの半導体を用いたト
ランジスタは、劣化しやすい場合が多い。しかし本実施の形態の半導体装置は、トランジ
スタの劣化を抑制することができる。

又は、トランジスタの特性が劣化した場合でも、半導体装置が動作するように、トランジ
スタのチャネル幅を大きくする必要がない。よって、トランジスタのチャネル幅を小さく
することができる。なぜなら、本実施の形態の半導体装置では、トランジスタの劣化を抑
制することができるからである。

なお、期間Ｔ１において、トランジスタ１０１＿１がオンになる期間（期間Ａ１、及び期
間Ｂ１）を第１の期間又は第１のサブ期間と呼び、トランジスタ１０１＿１がオフになる
期間（期間Ｃ１、期間Ｄ１、及び期間Ｅ１）を第２の期間又は第２のサブ期間と呼ぶこと
が可能である。同様に、期間Ｔ２において、トランジスタ１０１＿２がオンになる期間（
期間Ａ２、及び期間Ｂ２）を第３の期間又は第３のサブ期間と呼び、トランジスタ１０１
＿２がオフになる期間（期間Ｃ２、期間Ｄ２、及び期間Ｅ２）を第４の期間又は第４のサ
ブ期間と呼ぶことが可能である。

なお、トランジスタ１０１＿１がオンになる期間（期間Ａ１、及び期間Ｂ１）は、トラン
ジスタ１０１＿１がオフになる期間（期間Ｃ１〜Ｅ１）よりも短い場合が多い。又は、ト
ランジスタ１０１＿２がオンになる期間（期間Ａ２、及び期間Ｂ２）は、トランジスタ１
０１＿２がオフになる期間（期間Ｃ２〜Ｅ２）よりも短い場合が多い。又は、トランジス
タ１０１＿１がオンになる期間と、トランジスタ１０１＿２がオンになる期間とは、おお
むね等しい長さである場合が多い。ただし、これに限定されない。

なお、期間Ｔ１において、期間Ｂ１は、選択期間としての機能を有し、期間Ａ１、期間Ｃ
１、期間Ｄ１、及び期間Ｅ１は、非選択期間として機能を有することが可能である。同様
に、期間Ｔ２において、期間Ｂ２は、選択期間としての機能を有し、期間Ａ２、期間Ｃ２
、期間Ｄ２、及び期間Ｅ２は、非選択期間として機能を有することが可能である。

なお、期間Ａ１及び期間Ａ２は、セット期間、又はスタート期間として機能を有すること
が可能である。期間Ｂ１及び期間Ｂ２は、選択期間としての機能を有することが可能であ
る。又は、期間Ｃ１及び期間Ｃ２は、リセット期間としての機能を有することが可能であ
る。

なお、期間Ｔ１、及び期間Ｔ２は、フレーム期間としての機能を有することが可能である
。なお、フレーム周波数は、おおむね６０Ｈｚ（又は５０Ｈｚ）であることが好ましい。
ただし、これに限定されない。例えば、フレーム周波数を６０Ｈｚよりも高くすることに
よって、動画のぼやけ、又は残像を改善することができる。ただし、フレーム周波数が高
すぎると、駆動周波数が高くなるので、消費電力が増加してしまう。よって、消費電力の
増加を抑制するためには、フレーム周波数は、６０Ｈｚ以上３６０Ｈｚ以下であることが
好ましい。より好ましくは、６０Ｈｚ以上２４０Ｈｚ以下であることが好ましい。さらに
好ましくは、６０Ｈｚ以上１２０Ｈｚ以下であることが好ましい。一方で、フレーム周波
数を６０Ｈｚよりも低くすることによって、外部回路を簡単な構成にすることができる。
又は、消費電力を低減することができる。よって、携帯電話などのモバイル機器に搭載し
やすくなる。ただし、フレーム周波数が遅すぎると、画素の保持容量が大きくなり、画素
の開口率が下がってしまう。よって、開口率の低下を抑制するためには、フレーム周波数
は、１５Ｈｚ以上６０Ｈｚ以下であることが好ましい。より好ましくは、３０Ｈｚ以上６
０Ｈｚ以下であることが好ましい。

なお、期間Ａ１〜Ｅ１、及び期間Ａ２〜Ｅ２は、サブ期間、又は１ゲート選択期間として
の機能を有することが可能である。

なお、期間又はサブ期間のことを、ステップ、処理、又は動作と言い換えることが可能で
ある。例えば、第１の期間と記載する場合、第１のステップ、第１の処理、又は第１の動
作と言い換えることが可能である。

なお、期間Ｔ１において、期間Ａ１の前に、期間Ｄ１と期間Ｅ１とが交互に配置され、期
間Ｔ２において、期間Ａ２の前に、期間Ｄ２と期間Ｅ２とが交互に配置される場合、期間
Ｔ１の開始時刻から、期間Ａ１の開始時刻までの時間は、期間Ｔ２の開始時刻から、期間
Ａ２の開始時刻までの時間とおおむね等しいことが好ましい。ただし、これに限定されな
い。

なお、信号ＣＫ１、及び信号ＣＫ２は、非平衡であることが可能である。図５（Ａ）には
、一例として、１周期のうち、ハイレベルになる期間がロウレベルになる期間よりも短い
場合のタイミングチャートを示す。こうすることによって、期間Ｃ１、又は期間Ｃ２にお
いて、ロウレベルの信号ＣＫ１を配線１１１に供給することが可能になるので、信号ＯＵ
Ｔの立ち下がり時間を短くすることができる。特に、配線１１１が画素部に延伸して形成
される場合、画素への不正なビデオ信号の書き込みを防止することができる。ただし、こ
れに限定されず、１周期のうち、ハイレベルになる期間がロウレベルになる期間よりも長
いことが可能である。

なお、半導体装置には、多相のクロック信号を用いることが可能である。例えば、半導体
装置には、ｎ（ｎは２以上の自然数）相のクロック信号を用いることが可能である。ｎ相
のクロック信号とは、周期がそれぞれ１／ｎ周期ずつずれたｎ個のクロック信号のことで
ある。図５（Ｂ）には、一例として、半導体装置に３相のクロック信号を用いる場合のタ
イミングチャートを示す。ただし、これに限定されない。

なお、ｎが大きいほど、クロック周波数が小さくなるので、消費電力の低減を図ることが
できる。ただし、ｎが大きすぎると、信号の数が増えるので、レイアウト面積が大きくな
ったり、外部回路の規模が大きくなったりする場合がある。よって、ｎ＜８であることが
好ましい。より好ましくは、ｎ＜６であることが好ましい。さらに好ましくは、ｎ＝４、
又はｎ＝３であることが好ましい。ただし、これに限定されない。

なお、トランジスタ１０１＿１とトランジスタ１０１＿２とは、同時にオンになることが
可能である。この場合、例えば、回路２００は、ノード１１、及びノード１２に、電圧Ｖ
２又はハイレベルの信号を供給することが可能である。

なお、トランジスタ１０１＿１のチャネル幅と、トランジスタ１０１＿２のチャネル幅と
は、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しく
することによって、電流供給能力をおおむね等しくすることができる。又は、トランジス
タの劣化の程度をおおむね等しくすることができる。よって、選択されるトランジスタが
切り替わっても、信号ＯＵＴの波形をおおむね等しくすることができる。なお、同様の理
由で、トランジスタ１０１＿１のチャネル長と、トランジスタ１０１＿２のチャネル長と
は、おおむね等しいことが好ましい。ただし、これに限定されず、トランジスタ１０１＿
１のチャネル幅と、トランジスタ１０１＿２のチャネル幅とは、異なることが可能である
。又は、トランジスタ１０１＿１のチャネル長と、トランジスタ１０１＿２のチャネル長
とは、異なることが可能である。

なお、トランジスタのチャネル幅と記載する場合、トランジスタのＷ／Ｌ（Ｗはチャネル
幅、Ｌはチャネル長）と言い換えることが可能である。

なお、トランジスタ１０１＿１、及びトランジスタ１０１＿２はゲート信号線などの大き
な負荷を駆動するので、トランジスタ１０１＿１のチャネル幅、及びトランジスタ１０１
＿２のチャネル幅は、他のトランジスタのチャネル幅より大きい方が好ましい。例えば、
トランジスタ１０１＿１のチャネル幅、及びトランジスタ１０１＿２のチャネル幅は、１
０００μｍ〜３００００μｍであることが好ましい。より好ましくは２０００μｍ〜２０
０００μｍであることが好ましい。さらに好ましくは、３０００μｍ〜８０００μｍ、又
は１００００μｍ〜１８０００μｍであることが好ましい。ただし、これに限定されない
。

なお、図１（Ｂ）に示すように、回路１００は、トランジスタ１０１＿１〜１０１＿Ｎ（
Ｎは２以上の自然数）という複数のトランジスタを有することが可能である。トランジス
タ１０１＿１〜１０１＿Ｎの第１端子は、配線１１２と接続される。トランジスタ１０１
＿１〜１０１＿Ｎの第２端子は、配線１１１と接続される。トランジスタ１０１＿１〜１
０１＿Ｎのゲートは、回路２００と接続される。なお、トランジスタ１０１＿１〜１０１
＿Ｎのゲートと回路２００との接続箇所を、各々、ノード１１〜１Ｎと示す。

なお、Ｎが大きいことによって、それぞれのトランジスタがオンになる回数、又はそれぞ
れのトランジスタがオンになる時間を減らすことができる。ただし、Ｎが大きすぎると、
トランジスタの数が増えすぎてしまい、回路規模が大きくなってしまう。よって、Ｎは、
６以下であることが好ましい。より好ましくは４以下であることが好ましい。さらに好ま
しくは、Ｎ＝２、又はＮ＝３であることが好ましい。

なお、図１（Ｂ）と同様に、図１（Ａ）で述べる構成においても、回路１００は、トラン
ジスタ１０１＿１〜１０１＿Ｎという複数のトランジスタを有することが可能である。

なお、図１（Ｃ）に示すように、トランジスタ１０１＿１の第１端子とトランジスタ１０
１＿２の第１端子とは、別々の配線と接続されることが可能である。図１（Ｃ）の一例で
は、配線１１２は配線１１２Ａ〜１１２Ｂという複数の配線に分割される。そして、トラ
ンジスタ１０１＿１の第１端子は、配線１１２Ａと接続され、トランジスタ１０１＿２の
第１端子は、配線１１２Ｂと接続される。ただし、これに限定されず、トランジスタ１０
１＿１の第１端子、及びトランジスタ１０１＿２の第１端子は、様々な配線、又は様々な
ノードと接続されることが可能である。なお、配線１１２Ａ〜１１２Ｂは、配線１１２と
同様の機能を有することが可能である。よって、配線１１２Ａ〜１１２Ｂには、信号ＣＫ
１などの信号を入力することが可能である。ただし、これに限定されず、配線１１２Ａ〜
１１２Ｂには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。
又は、配線１１２Ａと配線１１２Ｂとに、別々の電圧、又は別々の信号を供給することが
可能である。

なお、図１（Ｃ）と同様に、図１（Ａ）〜（Ｂ）で述べる構成においても、回路１００が
有するトランジスタ（例えばトランジスタ１０１＿１〜１０１＿２、又はトランジスタ１
０１＿１〜１０１＿Ｎ）の第１端子は、別々の配線と接続されることが可能である。

なお、図１（Ｄ）に示すように、トランジスタ１０１＿１のゲートと第２端子との間に容
量素子１０２＿１を接続し、トランジスタ１０１＿２のゲートと第２端子との間に容量素
子１０２＿２を接続することが可能である。こうすることによって、ブートストラップ動
作時に、ノード１１の電圧、又はノード１２の電圧が上昇しやすくなる。よって、トラン
ジスタ１０１＿１、及びトランジスタ１０１＿２のＶｇｓを大きくすることができるので
、これらのトランジスタのチャネル幅を小さくすることができる。又は、信号ＯＵＴの立
ち下がり時間、又は立ち上がり時間を短くすることができる。ただし、これに限定されず
、容量素子１０２＿１と容量素子１０２＿２との一方を省略することが可能である。又は
、容量素子として、例えばＭＩＳ容量を用いることが可能である。

なお、容量素子１０２＿１、及び容量素子１０２＿２の一方の電極の材料は、トランジス
タ１０１＿１、及びトランジスタ１０１＿２のゲートと同様な材料であることが好ましい
。容量素子１０２＿１、及び容量素子１０２＿２の他方の電極の材料は、トランジスタ１
０１＿１、及びトランジスタ１０１＿２のソース又はドレインと同様な材料であることが
好ましい。こうすることによって、レイアウト面積を小さくすることができる。又は、容
量値を大きくすることができる。ただし、これに限定されず、容量素子１０２＿１、及び
容量素子１０２＿２の一方の電極の材料、及び他方の電極の材料としては、様々な材料を
用いることが可能である。

なお、容量素子１０２＿１の容量値と、容量素子１０２＿２の容量値とはおおむね等しい
ことが好ましい。又は、容量素子１０２＿１の一方の電極と他方の電極とが重なる面積と
、容量素子１０２＿２の一方の電極と他方の電極とが重なる面積とは、おおむね等しいこ
とが好ましい。こうすることによって、トランジスタを切り替えて用いても、トランジス
タ１０１＿１のＶｇｓとトランジスタ１０１＿２のＶｇｓとをおおむね等しくすることが
可能なので、信号ＯＵＴの波形をおおむね等しくすることができる。ただし、これに限定
されず、容量素子１０２＿１の容量値と、容量素子１０２＿２の容量値とは、異なること
が可能である。又は、容量素子１０２＿１の一方の電極と他方の電極とが重なる面積と、
容量素子１０２＿２の一方の電極と他方の電極とが重なる面積とは、異なることが可能で
ある。

なお、図１（Ｄ）と同様に、図１（Ａ）〜（Ｃ）で述べる構成においても、トランジスタ
（例えばトランジスタ１０１＿１〜１０１＿２、又はトランジスタ１０１＿１〜１０１＿
Ｎ）のゲートと第２端子との間に容量素子を接続することが可能である。

なお、図１（Ｅ）に示すように、トランジスタ１０１＿１を、一方の端子（以下、正極と
もいう）がノード１１と接続され、他方の端子（以下、負極ともいう）が配線１１１と接
続されるダイオード１０１ａ＿１と置き換えることが可能である。同様に、トランジスタ
１０１＿２を、一方の端子（以下、正極ともいう）がノード１２と接続され、他方の端子
（以下、負極ともいう）が配線１１１と接続されるダイオード１０１ａ＿２と置き換える
ことが可能である。ただし、これに限定されない。例えば、図１（Ｆ）に示すように、ト
ランジスタ１０１＿１の第１端子がノード１１に接続されることによって、トランジスタ
１０１＿１はダイオード接続された構成とすることが可能である。同様に、トランジスタ
１０１＿２の第１端子がノード１２に接続されることによって、トランジスタ１０１＿２
はダイオード接続された構成とすることが可能である。

なお、図１（Ｅ）〜（Ｆ）と同様に、図１（Ａ）〜（Ｄ）で述べる構成においても、トラ
ンジスタ（例えばトランジスタ１０１＿１〜１０１＿２、又はトランジスタ１０１＿１〜
１０１＿Ｎ）をダイオードに置き換えることが可能であるし、トランジスタ（例えばトラ
ンジスタ１０１＿１〜１０１＿２、又はトランジスタ１０１＿１〜１０１＿Ｎ）をダイオ
ード接続することが可能である。

なお、図２４（Ａ）に示すように、信号ＯＵＴとは別に、転送用の信号を生成することが
可能である。例えば、複数の半導体装置が従属接続されるとする。この場合、転送用の信
号は、ゲート信号線に入力されずに、次の段の半導体装置にスタート信号として入力され
る場合が多いので、転送用の信号の遅延又はなまりは、信号ＯＵＴと比較して小さくなる
場合が多い。したがって、遅延又はなまりが小さい信号を用いて、半導体装置を駆動する
ことができるので、半導体装置の出力信号の遅延を低減することができる。又は、ノード
１１、又はノード１２に信号を入力するタイミングを早くすることができるので、動作範
囲を広くすることができる。また、図２４（Ａ）に示す半導体装置の動作において、各期
間における各信号の波形は、図２５に示すとおりである。

このために、半導体装置は、回路７００を有することが可能である。回路７００は、トラ
ンジスタ７０１＿１〜７０１＿２という複数のトランジスタを有する。トランジスタ７０
１＿１〜７０１＿２は、トランジスタ１０１＿１〜１０１＿２と同じ極性であることが好
ましく、Ｎチャネル型であるものとする。ただし、これに限定されず、トランジスタ７０
１＿１〜７０１＿２は、Ｐチャネル型であることが可能である。

トランジスタ７０１＿１の第１端子は、配線１１２と接続され、トランジスタ７０１＿１
の第２端子は、配線７１１＿１と接続され、トランジスタ７０１＿１のゲートは、ノード
１１と接続される。トランジスタ７０１＿２の第１端子は、配線１１２と接続され、トラ
ンジスタ７０１＿２の第２端子は、配線７１１＿２と接続され、トランジスタ７０１＿２
のゲートは、ノード１２と接続される。なお、複数の半導体装置が従属接続されるとする
と、配線７１１＿１は、一例として、次の段の半導体装置の配線１１５＿１と接続される
ことが可能である。配線７１１＿２は、一例として、次の段の半導体装置の配線１１５＿
２と接続されることが可能である。このような場合、配線１１１は、画素部に延伸して形
成されることが可能である。又は、画素が有するトランジスタ（例えばスイッチングトラ
ンジスタ、選択トランジスタ）のゲートと接続されることが可能である。ただし、これに
限定されない。

配線７１１＿１からは、信号ＳＯＵＴ１が出力されるものとする。信号ＳＯＵＴ１は、ハ
イレベルとロウレベルとを有するデジタル信号である場合が多く、半導体装置の出力信号
としての機能を有することが可能である。よって、配線７１１＿１は、信号線としての機
能を有することが可能である。配線７１１＿２からは、信号ＳＯＵＴ２が出力されるもの
とする。信号ＳＯＵＴ２は、ハイレベルとロウレベルとを有するデジタル信号である場合
が多く、半導体装置の出力信号としての機能を有することが可能である。よって、配線７
１１＿２は、信号線としての機能を有することが可能である。

回路７００は、一例として、ノード１１の電圧に応じて、配線１１２と配線７１１＿１と
の導通状態を制御する機能、及び／又は、ノード１２の電圧に応じて、配線１１２と配線
７１１＿２との導通状態を制御する機能を有する。又は、回路７００は、配線１１２の電
圧を配線７１１＿１、及び／又は、配線７１１＿２に供給するタイミングを制御する機能
を有する。例えば、配線１１２に、電圧Ｖ２などの電圧、又は信号ＣＫ１などの信号が供
給される場合、回路７００は、配線１１２に供給される電圧又は信号などを、配線７１１
＿１、及び／又は、配線７１１＿２に供給するタイミングを制御する機能を有する。又は
、回路７００は、ハイレベルの信号（例えば信号ＣＫ１）を配線７１１＿１、及び／又は
、配線７１１＿２に供給するタイミングを制御する機能を有する。又は、回路７００は、
配線７１１＿１、及び／又は、配線７１１＿２の電圧を上昇させるタイミングを制御する
機能を有する。又は、回路７００は、ロウレベルの信号（例えば信号ＣＫ１）を配線７１
１＿１、及び／又は、配線７１１＿２に供給するタイミングを制御する機能を有する。又
は、回路７００は、配線７１１＿１、及び／又は、配線７１１＿２の電圧を例えばＶ１に
減少させるタイミングを制御する機能を有する。又は、回路７００は、配線７１１＿１、
及び／又は、配線７１１＿２の電圧を維持する機能を有する。又は、回路７００は、ノー
ド１１の電圧、及び／又は、ノード１２の電圧をブートストラップ動作によって例えばＶ
２以上に上昇させる機能を有する。以上のように、回路７００は、制御回路、バッファ回
路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定され
ず、回路７００は、他にも様々な機能を有することが可能である。なお、回路７００は、
上記の機能のすべてを有する必要はない。

トランジスタ７０１＿１は、一例として、ノード１１の電圧に応じて、配線１１２と配線
７１１＿１、との導通状態を制御する機能を有する。又は、トランジスタ７０１＿１は、
配線１１２の電圧を配線７１１＿１に供給するタイミングを制御する機能を有する。例え
ば、配線１１２に、電圧Ｖ２などの電圧、又は信号ＣＫ１などの信号が供給される場合、
トランジスタ７０１＿１は、配線１１２に供給される電圧又は信号などを配線７１１＿１
に供給するタイミングを制御する機能を有する。又は、トランジスタ７０１＿１は、ハイ
レベルの信号（例えば信号ＣＫ１）を配線７１１＿１に供給するタイミングを制御する機
能を有する。又は、トランジスタ７０１＿１は、配線７１１＿１の電圧を上昇させるタイ
ミングを制御する機能を有する。又は、トランジスタ７０１＿１は、ロウレベルの信号（
例えば信号ＣＫ１）を配線７１１＿１に供給するタイミングを制御する機能を有する。又
は、トランジスタ７０１＿１は、配線７１１＿１の電圧を例えばＶ１に減少させるタイミ
ングを制御する機能を有する。又は、トランジスタ７０１＿１は、配線７１１＿１の電圧
を維持する機能を有する。又は、トランジスタ７０１＿１は、ブートストラップ動作を行
う機能を有する。又は、トランジスタ７０１＿１は、ノード１１の電圧をブートストラッ
プ動作によって例えばＶ２以上に上昇させる機能を有する。以上のように、トランジスタ
７０１＿１は、バッファ回路、又はスイッチなどとしての機能を有することが可能である
。ただし、これに限定されず、トランジスタ７０１＿１は、他にも様々な機能を有するこ
とが可能である。なお、トランジスタ７０１＿１は、上記の機能のすべてを有する必要は
ない。

トランジスタ７０１＿２は、一例として、ノード１２の電圧に応じて、配線１１２と配線
７１１＿２との導通状態を制御する機能を有する。又は、トランジスタ７０１＿２は、配
線１１２の電圧を配線７１１＿２に供給するタイミングを制御する機能を有する。例えば
、配線１１２に、電圧Ｖ２などの電圧、又は信号ＣＫ１などの信号が供給される場合、ト
ランジスタ７０１＿２は、配線１１２に供給される電圧又は信号などを配線７１１＿２に
供給するタイミングを制御する機能を有する。又は、トランジスタ７０１＿２は、ハイレ
ベルの信号（例えば信号ＣＫ１）を配線７１１＿２に供給するタイミングを制御する機能
を有する。又は、トランジスタ７０１＿２は、配線７１１＿２の電圧を上昇させるタイミ
ングを制御する機能を有する。又は、トランジスタ７０１＿２は、ロウレベルの信号（例
えば信号ＣＫ１）を配線７１１＿２に供給するタイミングを制御する機能を有する。又は
、トランジスタ７０１＿２は、配線７１１＿２の電圧を例えばＶ１に減少させるタイミン
グを制御する機能を有する。又は、トランジスタ７０１＿２は、配線７１１＿２の電圧を
維持する機能を有する。又は、トランジスタ７０１＿２は、ブートストラップ動作を行う
機能を有する。又は、トランジスタ７０１＿２は、ノード１２の電圧をブートストラップ
動作によって例えばＶ２以上に上昇させる機能を有する。以上のように、トランジスタ７
０１＿２は、バッファ回路、又はスイッチなどとしての機能を有することが可能である。
ただし、これに限定されず、トランジスタ７０１＿２は、他にも様々な機能を有すること
が可能である。なお、トランジスタ７０１＿２は、上記の機能のすべてを有する必要はな
い。

なお、信号ＳＯＵＴ１、及び信号ＳＯＵＴ２が転送用の信号として用いられる場合、配線
７１１＿１の負荷、及び配線７１１＿２の負荷は、配線１１１の負荷よりも小さい場合が
多い。よって、トランジスタ７０１＿１のチャネル幅は、トランジスタ１０１＿１のチャ
ネル幅よりも小さいことが好ましい。同様に、トランジスタ７０１＿２のチャネル幅は、
トランジスタ１０１＿２のチャネル幅よりも小さいことが好ましい。ただし、これに限定
されない。

なお、トランジスタ７０１＿１のチャネル長は、トランジスタ１０１＿１のチャネル長と
おおむね等しくすることが可能である。又は、トランジスタ７０１＿２のチャネル長は、
トランジスタ１０１＿２のチャネル長とおおむね等しいことが可能である。ただし、これ
に限定されず、トランジスタ７０１＿１のチャネル長は、トランジスタ１０１＿１のチャ
ネル長と異なることが可能であり、トランジスタ７０１＿２のチャネル長は、トランジス
タ１０１＿２のチャネル長と異なることが可能である。

なお、トランジスタ７０１＿１のチャネル幅、及びトランジスタ７０１＿２のチャネル幅
は、１００μｍ〜５０００μｍであることが好ましい。より好ましくは、３００μｍ〜２
０００μｍであることが好ましい。さらに好ましくは、５００μｍ〜１０００μｍである
ことが好ましい。ただし、これに限定されない。

なお、トランジスタ７０１＿１のチャネル幅と、トランジスタ７０１＿２のチャネル幅と
は、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しく
することによって、電流供給能力をおおむね等しくすることができる。又は、トランジス
タの劣化の程度をおおむね等しくすることができる。よって、信号ＳＯＵＴ１の波形と信
号ＳＯＵＴ２の波形とをおおむね等しくすることができる。なお、同様の理由で、トラン
ジスタ７０１＿１のチャネル長と、トランジスタ７０１＿２のチャネル長とは、おおむね
等しいことが好ましい。ただし、これに限定されず、トランジスタ７０１＿１のチャネル
幅と、トランジスタ７０１＿２のチャネル幅とは、異なることが可能である。

なお、図２４（Ｂ）に示すように、図１（Ｂ）と同様に、回路７００は、トランジスタ７
０１＿１〜７０１＿Ｎという複数のトランジスタを有することが可能である。トランジス
タ７０１＿１〜７０１＿Ｎの第１端子は、配線１１２と接続される。トランジスタ７０１
＿１〜７０１＿Ｎの第２端子は、各々、配線７１１＿１〜７１１＿Ｎと接続される。トラ
ンジスタ７０１＿１〜７０１＿Ｎのゲートは、各々、ノード１１〜１Ｎと接続される。

なお、図２４（Ｂ）と同様に、図２４（Ａ）で述べる構成においても、回路７００は、ト
ランジスタ７０１＿１〜７０１＿Ｎという複数のトランジスタを有することが可能である
。

なお、図２４（Ｃ）に示すように、図１（Ｃ）と同様に、トランジスタ７０１＿１の第１
端子とトランジスタ７０１＿２の第１端子とは、別々の配線と接続されることが可能であ
る。図１（Ｃ）の一例では、配線１１２は１１２Ｃ〜１１２Ｄという複数の配線に分割さ
れる。そして、トランジスタ７０１＿１の第１端子は、配線１１２Ｃと接続され、トラン
ジスタ７０１＿２の第１端子は、配線１１２Ｄと接続される。ただし、これに限定されず
、トランジスタ７０１＿１の第１端子、及びトランジスタ７０１＿２の第１端子は、様々
な配線、又は様々なノードと接続されることが可能である。なお、配線１１２Ｃ〜１１２
Ｄは、配線１１２と同様の機能を有することが可能である。よって、配線１１２Ｃ〜１１
２Ｄには、信号ＣＫ１などの信号を入力することが可能である。ただし、これに限定され
ず、配線１１２Ｃ〜１１２Ｄには、様々な信号、様々な電圧、又は様々な電流を入力する
ことが可能である。

なお、図２４（Ｃ）と同様に、図２４（Ａ）〜（Ｂ）で述べる構成においても、回路７０
０が有するトランジスタ（例えばトランジスタ７０１＿１〜７０１＿２、又はトランジス
タ７０１＿１〜７０１＿Ｎ）の第１端子は、別々の配線と接続されることが可能である。

なお、図２４（Ｄ）に示すように、図１（Ｄ）と同様に、トランジスタ７０１＿１のゲー
トと第２端子との間に容量素子７０２＿１を接続し、トランジスタ７０１＿２のゲートと
第２端子との間に容量素子７０２＿２を接続することが可能である。

なお、図２４（Ｄ）と同様に、図２４（Ａ）〜（Ｃ）で述べる構成においても、トランジ
スタ（例えばトランジスタ７０１＿１〜７０１＿２、又はトランジスタ７０１＿１〜７０
１＿Ｎ）のゲートと第２端子との間に容量素子を接続することが可能である。

なお、図２４（Ｅ）に示すように、図１（Ｅ）と同様に、トランジスタ７０１＿１を、一
方の端子（以下、正極ともいう）がノード１１と接続され、他方の端子（以下、負極とも
いう）が配線７１１＿１と接続されるダイオード７０１ａ＿１と置き換えることが可能で
ある。同様に、トランジスタ７０１＿２を、一方の端子（以下、正極ともいう）がノード
１２と接続され、他方の端子（以下、負極ともいう）が配線７１１＿２と接続されるダイ
オード７０１ａ＿２と置き換えることが可能である。ただし、これに限定されない。例え
ば、図２４（Ｆ）に示すように、図１（Ｆ）と同様に、トランジスタ７０１＿１の第１端
子がノード１１に接続されることによって、トランジスタ７０１＿１はダイオード接続さ
れることが可能である。同様に、トランジスタ７０１＿２の第１端子がノード１２に接続
されることによって、トランジスタ７０１＿２はダイオード接続されることが可能である
。

なお、図２４（Ｅ）〜（Ｆ）と同様に、図２４（Ａ）〜（Ｄ）で述べる構成においても、
トランジスタ（例えばトランジスタ７０１＿１〜７０１＿２、又はトランジスタ７０１＿
１〜７０１＿Ｎ）をダイオードに置き換えること、又はトランジスタ（例えばトランジス
タ７０１＿１〜７０１＿２、又はトランジスタ７０１＿１〜７０１＿Ｎ）をダイオード接
続する構成とすることが可能である。

（実施の形態２）
本実施の形態では、実施の形態１で述べる回路２００の具体例について説明する。なお、
回路２００を半導体装置、又は駆動回路と示すことが可能である。なお、実施の形態１で
述べる内容は、その説明を省略する。なお、本実施の形態で述べる内容は、実施の形態１
で述べる内容と自由に組み合わせることができる。

まず、回路２００の一例について、図６（Ａ）を参照して説明する。図６（Ａ）の一例で
は、回路２００は、回路３００を有する。回路３００は、回路２００の一部を示す。回路
３００は、一例として、一つ又は複数のトランジスタを有することが可能である。これら
のトランジスタは、トランジスタ１０１＿１〜１０１＿２と同じ極性であることが好まし
い。ただし、これに限定されない。

回路３００は、一例として、配線１１５＿１、配線１１５＿２、ノード１１、及びノード
１２と接続される。ただし、これに限定されず、回路３００は、その構成に応じて、他に
も、様々な配線、様々なノード、又は様々な端子と接続されることが可能である。例えば
、回路３００が電源電圧を必要とする構成である場合、回路３００は、配線１１４、及び
／又は、配線１１８と接続されることが可能である。又は、回路３００が他にも信号を必
要とする場合、回路３００は、配線１１２、配線１１３、配線１１６＿１、配線１１６＿
２、配線１１７、及び／又は、配線１１１と接続されることが可能である。

回路３００は、一例として、入力される信号又は電圧（例えば信号ＳＰ１、及び信号ＳＰ
２など）に応じて、ノード１１の電圧、ノード１２の電圧の設定を制御する機能を有する
。又は、回路３００は、ノード１１、及び／又は、ノード１２に、ハイレベルの信号又は
電圧Ｖ２を供給するタイミングを制御する機能を有する。又は、回路３００は、ノード１
１、及び／又は、ノード１２に、ロウレベルの信号又は電圧Ｖ１を供給するタイミングを
制御する機能を有する。又は、回路３００は、ノード１１、及び／又は、ノード１２に、
信号又は電圧などを選択的に供給しない機能を有する。又は、回路３００は、ノード１１
、及び／又は、ノード１２を浮遊状態にする機能を有する。ただし、これに限定されず、
回路３００は、他にも様々な機能を有することが可能である。なお、回路３００は、上記
の機能のすべてを有する必要はない。

次に、図６（Ａ）の回路３００の動作の一例について、図２のタイミングチャートを参照
して説明する。

期間Ａ１において、信号ＳＰ１はハイレベルになるので、回路３００は、電圧Ｖ２、又は
ハイレベルの信号をノード１１に供給する。その後、ノード１１の電圧がＶ１＋Ｖｔｈ１
０１＿１＋Ｖｘになるところで、回路３００は、ノード１１への電圧又は信号の供給を止
める。一方で、信号ＳＰ２はロウレベルになるので、回路３００は、電圧Ｖ１又はロウレ
ベルの信号をノード１２に供給することが可能である。又は、回路３００は、ノード１２
に電圧又は信号などを供給しないことが可能である。

期間Ｂ１において、回路３００は、電圧又は信号などをノード１１に供給しないままとな
る。一方で、回路３００は、電圧Ｖ１又はロウレベルの信号をノード１２に供給すること
が可能である。又は、回路３００は、ノード１２に電圧又は信号などを供給しないことが
可能である。

期間Ｃ１〜期間Ｅ１において、回路３００は、電圧Ｖ１又はロウレベルの信号をノード１
１に供給することが可能である。又は、回路３００は、ノード１１に電圧又は信号などを
供給しないことが可能である。一方で、回路３００は、電圧Ｖ１又はロウレベルの信号を
ノード１２に供給することが可能である。又は、回路３００は、ノード１２に電圧又は信
号などを供給しないことが可能である。

期間Ａ２において、信号ＳＰ１はロウレベルになるので、回路３００は、電圧Ｖ１又はロ
ウレベルの信号をノード１１に供給することが可能である。又は、回路３００は、ノード
１１に電圧又は信号などを供給しないことが可能である。一方で、信号ＳＰ２がハイレベ
ルになるので、回路３００は、電圧Ｖ２、又はハイレベルの信号をノード１２に供給する
。その後、ノード１２の電圧がＶ１＋Ｖｔｈ１０１＿２＋Ｖｘになるところで、回路３０
０は、ノード１２への電圧又は信号の供給を止める。

期間Ｂ２において、回路３００は、電圧Ｖ１又はロウレベルの信号をノード１１に供給す
ることが可能である。又は、回路３００は、ノード１１に電圧又は信号などを供給しない
ことが可能である。一方で、回路３００は、電圧又は信号などをノード１２に供給しない
ままとなる。

期間Ｃ２〜期間Ｅ２において、回路３００は、電圧Ｖ１又はロウレベルの信号をノード１
１に供給することが可能である。又は、回路３００は、ノード１１に電圧又は信号などを
供給しないことが可能である。一方で、回路３００は、電圧Ｖ１又はロウレベルの信号を
ノード１２に供給することが可能である。又は、回路３００は、ノード１２に電圧又は信
号などを供給しないことが可能である。

次に、回路３００の具体例について、図６（Ｂ）を参照して説明する。回路３００は、ト
ランジスタ３０１＿１〜３０１＿２という複数のトランジスタを有する。トランジスタ３
０１＿１〜３０１＿２は、トランジスタ１０１＿１〜１０１＿２と同じ極性であることが
好ましく、Ｎチャネル型であるものとする。ただし、これに限定されず、トランジスタ３
０１＿１〜３０１＿２は、Ｐチャネル型であることが可能である。

トランジスタ３０１＿１の第１端子は、配線１１５＿１と接続され、トランジスタ３０１
＿１の第２端子は、ノード１１と接続され、トランジスタ３０１＿１のゲートは、配線１
１５＿１と接続される。トランジスタ３０１＿２の第１端子は、配線１１５＿２と接続さ
れ、トランジスタ３０１＿２の第２端子は、ノード１２と接続され、トランジスタ３０１
＿２のゲートは、配線１１５＿２と接続される。

トランジスタ３０１＿１は、一例として、配線１１５＿１とノード１１との導通状態を制
御する機能を有する。又は、トランジスタ３０１＿１は、配線１１５＿１の電圧をノード
１１に供給するタイミングを制御する機能を有する。例えば、配線１１５＿１に、電圧Ｖ
１若しくは電圧Ｖ２などの電圧、又は信号ＳＰ１などの信号が供給される場合、トランジ
スタ３０１＿１は、配線１１５＿１に供給される電圧又は信号などを、ノード１１に供給
するタイミングを制御する機能を有する。又は、トランジスタ３０１＿１は、ハイレベル
の信号（例えば信号ＳＰ１）又は電圧Ｖ２をノード１１に供給するタイミングを制御する
機能を有する。又は、トランジスタ３０１＿１は、ノード１１の電圧を上昇させるタイミ
ングを制御する機能を有する。又は、トランジスタ３０１＿１は、信号又は電圧などをノ
ード１１に供給しない機能を有する。又は、トランジスタ３０１＿１は、ノード１１を浮
遊状態にする機能を有する。以上のように、トランジスタ３０１＿１は、ダイオード、又
はダイオード接続のトランジスタなどの整流素子としての機能を有する。ただし、これに
限定されず、トランジスタ３０１＿１は、他にも様々な機能を有することが可能である。
なお、トランジスタ３０１＿１は、上記の機能のすべてを有する必要はない。

トランジスタ３０１＿２は、一例として、配線１１５＿２とノード１２との導通状態を制
御する機能を有する。又は、トランジスタ３０１＿２は、配線１１５＿２の電圧をノード
１２に供給するタイミングを制御する機能を有する。例えば、配線１１５＿２に、電圧Ｖ
１若しくは電圧Ｖ２などの電圧、又は信号ＳＰ２などの信号が供給される場合、トランジ
スタ３０１＿２は、配線１１５＿２に供給される電圧又は信号などを、ノード１２に供給
するタイミングを制御する機能を有する。又は、トランジスタ３０１＿２は、ハイレベル
の信号（例えば信号ＳＰ２）又は電圧Ｖ２をノード１２に供給するタイミングを制御する
機能を有する。又は、トランジスタ３０１＿２は、ノード１２の電圧を上昇させるタイミ
ングを制御する機能を有する。又は、トランジスタ３０１＿２は、信号又は電圧などをノ
ード１２に供給しない機能を有する。又は、トランジスタ３０１＿２は、ノード１２を浮
遊状態にする機能を有する。以上のように、トランジスタ３０１＿２は、ダイオード、又
はダイオード接続のトランジスタなどの整流素子としての機能を有する。ただし、これに
限定されず、トランジスタ３０１＿２は、他にも様々な機能を有することが可能である。
なお、トランジスタ３０１＿２は、上記の機能のすべてを有する必要はない。

次に、図６（Ｂ）の回路３００の動作の一例について、図２のタイミングチャートを参照
して説明する。なお、期間Ａ１における半導体装置の動作の模式図を図７（Ａ）に示し、
期間Ｂ１における半導体装置の動作の模式図を図７（Ｂ）に示し、期間Ｃ１における半導
体装置の動作の模式図を図７（Ｃ）に示し、期間Ｄ１及び期間Ｅ１における半導体装置の
動作の模式図を図７（Ｄ）に示す。なお、期間Ａ２における半導体装置の動作の模式図を
図８（Ａ）に示し、期間Ｂ２における半導体装置の動作の模式図を図８（Ｂ）に示し、期
間Ｃ２における半導体装置の動作の模式図を図８（Ｃ）に示し、期間Ｄ２及び期間Ｅ２に
おける半導体装置の動作の模式図を図８（Ｄ）に示す。

期間Ａ１において、信号ＳＰ１はハイレベルになるので、トランジスタ３０１＿１はオン
になる。よって、配線１１５＿１とノード１１とは、トランジスタ３０１＿１を介して導
通状態になるので、ハイレベルの信号ＳＰ１は、配線１１５＿１からトランジスタ３０１
＿１を介してノード１１に供給される。この結果、ノード１１の電圧は上昇する。その後
、ノード１１の電圧がトランジスタ３０１＿１のゲートの電圧（信号ＳＰ１のハイレベル
の電圧（Ｖ２））からトランジスタ３０１＿１の閾値電圧（Ｖｔｈ３０１＿１）を引いた
値（Ｖ２−Ｖｔｈ３０１＿１）より上昇したところで、トランジスタ３０１＿１はオフに
なる。よって、配線１１５＿１とノード１１とは非導通状態になるので、ノード１１は浮
遊状態になる。一方で、信号ＳＰ２はロウレベルになるので、トランジスタ３０１＿２は
オフになる。よって、配線１１５＿２とノード１２とは非導通状態になる。

期間Ｂ１〜Ｅ１において、信号ＳＰ１はロウレベルになるので、トランジスタ３０１＿１
はオフになる。よって、配線１１５＿１とノード１１とは非導通状態になる。一方で、信
号ＳＰ２はロウレベルになるので、トランジスタ３０１＿２はオフになる。よって、配線
１１５＿２とノード１２とは非導通状態になる。

期間Ａ２において、信号ＳＰ１はロウレベルになるので、トランジスタ３０１＿１はオフ
になる。よって、配線１１５＿１とノード１１とは非導通状態になる。一方で、信号ＳＰ
２はハイレベルになるので、トランジスタ３０１＿２はオンになる。よって、配線１１５
＿２とノード１２とは、トランジスタ３０１＿２を介して導通状態になるので、ハイレベ
ルの信号ＳＰ２は、配線１１５＿２からトランジスタ３０１＿２を介してノード１２に供
給される。この結果、ノード１２の電圧は上昇する。その後、ノード１２の電圧がトラン
ジスタ３０１＿２のゲートの電圧（信号ＳＰ２のハイレベルの電圧（Ｖ２））からトラン
ジスタ３０１＿２の閾値電圧（Ｖｔｈ３０１＿２）を引いた値（Ｖ２−Ｖｔｈ３０１＿２
）より上昇したところで、トランジスタ３０１＿２はオフになる。よって、配線１１５＿
２とノード１２とは非導通状態になるので、ノード１２は浮遊状態になる。

期間Ｂ２〜Ｅ２において、信号ＳＰ１はロウレベルになるので、トランジスタ３０１＿１
はオフになる。よって、配線１１５＿１とノード１１とは非導通状態になる。一方で、信
号ＳＰ２はロウレベルになるので、トランジスタ３０１＿２はオフになる。よって、配線
１１５＿２とノード１２とは非導通状態になる。

以上のように、配線１１５＿１に供給する信号（例えばＳＰ１）と、配線１１５＿２に供
給する信号（ＳＰ２）一方をハイレベルにする。こうして、トランジスタ１０１＿１とト
ランジスタ１０１＿２とのどちらをオンにするかを選択する。ただし、これに限定されな
い。例えば、配線１１５＿１に供給する信号と、配線１１５＿２に供給する信号との両方
をハイレベルにすることが可能である。この場合、トランジスタ１０１＿１とトランジス
タ１０１＿２との両方がオンになるので、配線１１２と配線１１１とは、トランジスタ１
０１＿１とトランジスタ１０１＿２とを並列に介して導通状態になる。よって、信号ＯＵ
Ｔの立ち下がり時間又は立ち上がり時間を短くすることができる。

なお、トランジスタ３０１＿１とトランジスタ３０１＿２とは同様の機能を有するので、
トランジスタ３０１＿１のチャネル幅と、トランジスタ３０１＿２のチャネル幅とは、お
おむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しくするこ
とによって、電流供給能力をおおむね等しくすることができる。又は、トランジスタの劣
化の程度をおおむね等しくすることができる。よって、ノード１１の電圧とノード１２の
電圧とをおおむね等しくすることができるので、信号ＯＵＴの波形をおおむね等しくする
ことができる。なお、同様の理由で、トランジスタ３０１＿１のチャネル長と、トランジ
スタ３０１＿２のチャネル長とは、おおむね等しいことが好ましい。ただし、これに限定
されず、トランジスタ３０１＿１のチャネル幅と、トランジスタ３０１＿２のチャネル幅
とは、異なることが可能である。又は、トランジスタ３０１＿１のチャネル長と、トラン
ジスタ３０１＿２のチャネル長とは、異なることが可能である。

なお、トランジスタ３０１＿１の負荷（例えばノード１１）は、トランジスタ１０１＿１
の負荷（例えば配線１１１）よりも小さい場合が多いので、トランジスタ３０１＿１のチ
ャネル幅は、トランジスタ１０１＿１のチャネル幅よりも小さいことが好ましい。同様に
、トランジスタ３０１＿２の負荷（例えばノード１２）は、トランジスタ１０１＿２の負
荷（例えば配線１１２）よりも小さい場合が多いので、トランジスタ３０１＿２のチャネ
ル幅は、トランジスタ１０１＿２のチャネル幅よりも小さいことが好ましい。ただし、こ
れに限定されず、トランジスタ３０１＿１のチャネル幅は、トランジスタ１０１＿１のチ
ャネル幅よりも大きいことが可能である。又は、トランジスタ３０１＿２のチャネル幅は
、トランジスタ１０１＿２のチャネル幅よりも大きいことが可能である。

なお、トランジスタ３０１＿１のチャネル幅、及びトランジスタ３０１＿２のチャネル幅
は、５００μｍ〜３０００μｍであることが好ましい。より好ましくは、８００μｍ〜２
５００μｍであることが好ましい。さらに好ましくは、１０００μｍ〜２０００μｍであ
ることが好ましい。ただし、これに限定されない。

なお、図９（Ａ）に示すように、トランジスタ３０１＿１のゲート、及びトランジスタ３
０１＿２のゲートは、配線１１３と接続されることが可能である。このような場合、配線
１１３に信号ＣＫ２が入力されているとすると、期間Ａ１及び期間Ａ２において、信号Ｃ
Ｋ２がハイレベルになるので、トランジスタ３０１＿１、及びトランジスタ３０１＿２は
オンになる。よって、期間Ａ１において、ハイレベルの信号ＳＰ１は、配線１１５＿１か
らトランジスタ３０１＿１を介してノード１１に供給され、ロウレベルの信号ＳＰ２は、
配線１１５＿２からトランジスタ３０１＿２を介してノード１２に供給される。一方で、
期間Ａ２において、ロウレベルの信号ＳＰ１は、配線１１５＿１からトランジスタ３０１
＿１を介してノード１１に供給され、ハイレベルの信号ＳＰ２は、配線１１５＿２からト
ランジスタ３０１＿２を介してノード１２に供給される。このように、所定の期間におい
て、ノード１１の電圧、又はノード１２の電圧を固定することができるので、ノイズに強
い半導体装置を得ることができる。ただし、これに限定されない。

例えば、トランジスタ３０１＿１のゲート、及びトランジスタ３０１＿２のゲートは、配
線１１３の他にも様々な配線と接続されることが可能である。例えば、トランジスタ３０
１＿１のゲート、及びトランジスタ３０１＿２のゲートは、期間Ａ１、及び／又は、期間
Ａ２において、ハイレベルの信号又は電圧Ｖ２が供給される配線（例えば、配線１１４、
配線１１６＿１、又は配線１１６＿２など）と接続されることが可能である。

別の例として、図９（Ｂ）に示すように、配線１１３を配線１１３Ａ〜１１３Ｂという複
数の配線に分割することが可能である。トランジスタ３０１＿１のゲートは配線１１３Ａ
と接続され、トランジスタ３０１＿２のゲートは配線１１３Ｂと接続される。

別の例として、図９（Ｃ）に示すように、トランジスタ３０１＿１のゲートは、配線１１
６＿１と接続され、トランジスタ３０１＿２のゲートは、配線１１６＿２と接続されるこ
とが可能である。ただし、これに限定されない。例えば、トランジスタ３０１＿１のゲー
トは、期間Ａ１においてハイレベルの信号又は電圧Ｖ２が供給される配線（例えば、配線
１１３、配線１１４、配線１１５＿１、又は配線１１６＿１など）と接続されることが可
能である。同様に、トランジスタ３０１＿２のゲートは、期間Ａ２においてハイレベルの
信号又は電圧Ｖ２が供給される配線（例えば、配線１１３、配線１１４、配線１１５＿２
、又は配線１１６＿２など）と接続されることが可能である。

なお、図９（Ｄ）に示すように、トランジスタ３０１＿１の第１端子は、配線１１４と接
続され、トランジスタ３０１＿１の第２端子は、ノード１１と接続され、トランジスタ３
０１＿１のゲートは、配線１１５＿１と接続されることが可能である。同様に、トランジ
スタ３０１＿２の第１端子は、配線１１４と接続され、トランジスタ３０１＿２の第２端
子は、ノード１２と接続され、トランジスタ３０１＿２のゲートは、配線１１５＿２と接
続されることが可能である。このような場合、期間Ａ１において、信号ＳＰ１がハイレベ
ルになると、トランジスタ３０１＿１がオンになる。よって、配線１１４に電圧Ｖ２が供
給されるとすると、電圧Ｖ２は、配線１１４からトランジスタ３０１＿１を介してノード
１１に供給される。一方で、期間Ａ２において、信号ＳＰ２がハイレベルになると、トラ
ンジスタ３０１＿２がオンになる。よって、電圧Ｖ２は、配線１１４からトランジスタ３
０１＿２を介してノード１２に供給される。ただし、これに限定されない。

例えば、トランジスタ３０１＿１の第１端子、及びトランジスタ３０１＿２の第１端子は
、配線１１４の他にも様々な配線と接続されることが可能である。例えば、トランジスタ
３０１＿１の第１端子、及びトランジスタ３０１＿２は、期間Ａ１、及び／又は、期間Ａ
２において、ハイレベルの信号又は電圧Ｖ２が供給される配線（例えば、配線１１３、配
線１１６＿１、又は配線１１６＿２）と接続されることが可能である。このような場合、
トランジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を抑制
することができる。

別の例として、図９（Ｅ）に示すように、配線１１４を配線１１４Ａ〜１１４Ｂという複
数の配線に分割することが可能である。トランジスタ３０１＿１の第１端子は、配線１１
４Ａと接続され、トランジスタ３０１＿２の第１端子は、配線１１４Ｂと接続される。

別の例として、図９（Ｆ）に示すように、トランジスタ３０１＿１の第１端子が配線１１
６＿１と接続され、トランジスタ３０１＿２の第１端子が配線１１６＿２と接続されるこ
とが可能である。このような場合、トランジスタに逆バイアスを印加することができるの
で、トランジスタの特性劣化を抑制することができる。ただし、これに限定されない。例
えば、トランジスタ３０１＿１の第１端子は、期間Ａ１において、ハイレベルの信号又は
電圧Ｖ２が供給される配線（例えば、配線１１３、配線１１４、配線１１５＿１、又は配
線１１６＿１など）と接続されることが可能である。同様に、トランジスタ３０１＿２の
第１端子は、期間Ａ２において、ハイレベルの信号又は電圧Ｖ２が供給される配線（例え
ば、配線１１３、配線１１４、配線１１５＿２、又は配線１１６＿２など）と接続される
ことが可能である。

なお、図１（Ｂ）に示すように、回路１００がトランジスタ１０１＿１〜１０１＿Ｎとい
う複数のトランジスタを有する場合、回路３００は、図１０（Ｂ）に示すようにトランジ
スタ３０１＿１〜３０１＿Ｎという複数のトランジスタを有することが可能である。トラ
ンジスタ３０１＿１〜３０１＿Ｎの第１端子は、各々、配線１１５＿１〜１１５＿Ｎと接
続される。トランジスタ３０１＿１〜３０１＿Ｎの第２端子は、各々、ノード１１〜１Ｎ
と接続される。トランジスタ３０１＿１〜３０１＿Ｎのゲートは、各々、配線１１５＿１
〜１１５＿Ｎと接続される。

なお、図１０（Ａ）と同様に、図９（Ａ）〜（Ｆ）で述べる構成においても、回路３００
は、トランジスタ３０１＿１〜３０１＿Ｎという複数のトランジスタを有することが可能
である。図１０（Ｂ）には、一例として、図９（Ａ）において、回路３００がトランジス
タ３０１＿１〜３０１＿Ｎという複数のトランジスタを有する場合の構成を示す。

なお、図１０（Ｃ）に示すように、配線１１５＿１と配線１１５＿２とを共有することが
可能である。トランジスタ３０１＿２の第２端子及びゲートは、配線１１５＿１と接続さ
れる。ただし、これに限定されない。例えば、トランジスタ３０１＿１の第２端子及びゲ
ート、並びにトランジスタ３０１＿２の第２端子及びゲートは、配線１１５＿１とは異な
る配線と接続されることが可能である。なお、複数の配線を共有するとは、各配線と接続
される素子を、同じ配線と接続することをいう。又は、一方の配線を省略し、一方の配線
と接続される素子を、他方の配線と接続することをいう。

なお、図１０（Ｃ）と同様に、図９（Ａ）〜（Ｆ）、及び図１０（Ａ）〜（Ｂ）で述べる
構成においても、配線１１５＿１と配線１１５＿２とを共有することが可能である。特に
、図１０（Ａ）〜（Ｂ）においては、配線１１５＿１〜１１５＿Ｎを共有することが可能
である。図１０（Ｄ）には、一例として、図９（Ｄ）において、配線１１５＿１と配線１
１５＿２とを共有する場合の構成を示す。

なお、図１１（Ａ）に示すように、回路３００は、トランジスタ３０２＿１〜３０２＿２
という複数のトランジスタを有することが可能である。トランジスタ３０２＿１〜３０２
＿２は、トランジスタ３０１＿１〜３０１＿２と同じ極性であることが好ましく、Ｎチャ
ネル型である場合が多い。ただし、これに限定されず、トランジスタ３０２＿１〜３０２
＿２は、Ｐチャネル型であることが可能である。

なお、トランジスタ３０２＿１は、一例として、ノード１１を浮遊状態にする機能を有す
る。又は、トランジスタ３０２＿１は、ノード１１からの電荷の漏れを防止する機能を有
する。又は、トランジスタ３０２＿１は、ノード１１の電圧の減少を防止する機能を有す
る。このように、トランジスタ３０２＿１は、例えばダイオード、又はダイオード接続の
トランジスタなどの整流素子としての機能を有する。ただし、これに限定されず、トラン
ジスタ３０２＿１は、他にも様々な機能を有することが可能である。なお、トランジスタ
３０２＿１は、上記の機能のすべてを有する必要はない。

なお、トランジスタ３０２＿２は、一例として、ノード１２を浮遊状態にする機能を有す
る。又は、トランジスタ３０２＿２は、ノード１２からの電荷の漏れを防止する機能を有
する。又は、トランジスタ３０２＿２は、ノード１２の電圧の減少を防止する機能を有す
る。このように、トランジスタ３０２＿２は、ダイオード、又はダイオード接続のトラン
ジスタなどの整流素子としての機能を有する。ただし、これに限定されず、トランジスタ
３０２＿２は、他にも様々な機能を有することが可能である。なお、トランジスタ３０２
＿２は、上記の機能のすべてを有する必要はない。

なお、トランジスタ３０２＿１は、トランジスタ３０１＿１の第２端子とノード１１との
間に接続され、トランジスタ３０２＿２は、トランジスタ３０１＿２の第２端子とノード
１２との間に接続される。トランジスタ３０２＿１の第１端子は、トランジスタ３０１＿
１の第２端子と接続され、トランジスタ３０２＿１の第２端子は、ノード１１と接続され
、トランジスタ３０２＿１のゲートは、トランジスタ３０１＿１の第２端子と接続される
。トランジスタ３０２＿２の第１端子は、トランジスタ３０１＿２の第２端子と接続され
、トランジスタ３０２＿２の第２端子は、ノード１２と接続され、トランジスタ３０２＿
２のゲートは、トランジスタ３０１＿２の第２端子と接続される。ただし、これに限定さ
れない。

なお、図１１（Ａ）と同様に、図９（Ａ）〜（Ｆ）、及び図１０（Ａ）〜（Ｄ）で述べる
構成においても、回路３００は、トランジスタ３０２＿１〜３０２＿２という複数のトラ
ンジスタを有することが可能である。図１１（Ｂ）には、一例として、図９（Ａ）におい
て、回路３００がトランジスタ３０２＿１〜３０２＿２という複数のトランジスタを有す
る場合の構成を示す。図１１（Ｃ）には、一例として、図９（Ｄ）において、回路３００
がトランジスタ３０２＿１〜３０２＿２という複数のトランジスタを有する場合の構成を
示す。

なお、図１１（Ｄ）に示すように、トランジスタ３０２＿１のゲートが配線１１５＿１と
接続されることが可能である。又は、トランジスタ３０２＿２のゲートが配線１１５＿２
と接続されることが可能である。ただし、これに限定されず、トランジスタ３０２＿１の
ゲート、及びトランジスタ３０２＿２のゲートは、様々な配線、又は様々な端子と接続さ
れることが可能である。例えば、トランジスタ３０２＿１のゲートは、トランジスタ３０
１＿１の第１端子又はゲートと接続されることが可能である。又は、トランジスタ３０２
＿２のゲートは、トランジスタ３０１＿２の第１端子又はゲートと接続されることが可能
である。

なお、図１１（Ｄ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、及び図１１
（Ａ）〜（Ｃ）で述べる構成においても、トランジスタ３０２＿１のゲートは、トランジ
スタ３０１＿１の第１端子及びゲートと接続され、トランジスタ３０２＿２のゲートは、
トランジスタ３０１＿１の第１端子及びゲートと接続されることが可能である。図１１（
Ｅ）には、一例として、図１１（Ｃ）で述べる構成において、トランジスタ３０２＿１の
ゲートが配線１１４と接続され、トランジスタ３０２＿２のゲートが配線１１４と接続さ
れる場合の構成を示す。

なお、図１１（Ｆ）に示すように、トランジスタ３０２＿１は、トランジスタ３０１＿１
の第２端子側に限定されず、トランジスタ３０１＿１の第１端子側に接続されることが可
能である。又は、トランジスタ３０２＿２は、トランジスタ３０１＿２の第２端子側に限
定されず、トランジスタ３０１＿２の第１端子側に接続されることが可能である。例えば
、トランジスタ３０２＿１がトランジスタ３０１＿１の第１端子と配線１１５＿１との間
に接続されることが可能である。又は、トランジスタ３０２＿２がトランジスタ３０１＿
２の第１端子と配線１１５＿２との間に接続されることが可能である。トランジスタ３０
２＿１の第１端子は、配線１１５＿１と接続され、トランジスタ３０２＿１の第２端子は
、トランジスタ３０１＿１の第１端子と接続され、トランジスタ３０２＿１のゲートは、
配線１１５＿１と接続される。トランジスタ３０２＿２の第１端子は、配線１１５＿２と
接続され、トランジスタ３０２＿２の第２端子は、トランジスタ３０１＿２の第１端子と
接続され、トランジスタ３０２＿２のゲートは、配線１１５＿２と接続される。ただし、
これに限定されない。

なお、図１１（Ｆ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、及び図１１
（Ａ）〜（Ｅ）で述べる構成においても、トランジスタ３０２＿１は、トランジスタ３０
１＿１の第２端子側に限定されず、トランジスタ３０１＿１の第１端子側に接続されるこ
とが可能である。又は、トランジスタ３０２＿２は、トランジスタ３０１＿２の第２端子
側に限定されず、トランジスタ３０１＿２の第１端子側に接続されることが可能である。
図１１（Ｇ）には、一例として、図１１（Ｃ）で述べる構成において、トランジスタ３０
２＿１がトランジスタ３０１＿１の第１端子と配線１１４との間に接続され、トランジス
タ３０２＿２がトランジスタ３０１＿２の第１端子と配線１１４との間に接続される場合
の構成を示す。トランジスタ３０２＿１の第１端子は、配線１１４と接続され、トランジ
スタ３０２＿１の第２端子は、トランジスタ３０１＿１の第１端子と接続され、トランジ
スタ３０２＿１のゲートは、配線１１４と接続される。トランジスタ３０２＿２の第１端
子は、配線１１４と接続され、トランジスタ３０２＿２の第２端子は、トランジスタ３０
１＿２の第１端子と接続され、トランジスタ３０２＿２のゲートは、配線１１４と接続さ
れる。

なお、図１２（Ａ）に示すように、回路３００は、トランジスタ３０３＿１〜３０３＿２
という複数のトランジスタを有することが可能である。トランジスタ３０３＿１〜３０３
＿２は、トランジスタ３０１＿１〜３０１＿２と同じ極性であることが好ましく、Ｎチャ
ネル型である場合が多い。ただし、これに限定されず、トランジスタ３０３＿１〜３０３
＿２は、Ｐチャネル型であることが可能である。

トランジスタ３０３＿１は、一例として、信号ＳＥＬ１に応じて、配線１１８とノード１
２との導通状態を制御する機能を有する。又は、トランジスタ３０３＿１は、配線１１８
の電圧をノード１２に供給するタイミングを制御する機能を有する。例えば、配線１１８
に、電圧Ｖ１などの信号、又は信号が供給される場合、トランジスタ３０３＿１は、配線
１１８に供給される電圧又は信号などを、ノード１２に供給するタイミングを制御する機
能を有する。又は、トランジスタ３０３＿１は、電圧Ｖ１をノード１２に供給するタイミ
ングを制御する機能を有する。又は、トランジスタ３０３＿１は、ロウレベルの信号（例
えば、信号ＳＰ１、信号ＳＰ２、信号ＳＥＬ１、又は信号ＳＥＬ２など）をノード１２に
供給するタイミングを制御する機能を有する。又は、トランジスタ３０３＿１は、ノード
１２の電圧を例えばＶ１に減少させるタイミングを制御する機能を有する。又は、トラン
ジスタ３０３＿１は、ノード１２の電圧を維持する機能を有する。以上のように、トラン
ジスタ３０３＿１は、スイッチとしての機能を有することが可能である。ただし、これに
限定されず、トランジスタ３０３＿１は、他にも様々な機能を有することが可能である。
なお、トランジスタ３０３＿１は、上記の機能のすべてを有する必要はない。

トランジスタ３０３＿２は、一例として、信号ＳＥＬ２に応じて、配線１１８とノード１
１との導通状態を制御する機能を有する。又は、トランジスタ３０３＿２は、配線１１８
の電圧をノード１１に供給するタイミングを制御する機能を有する。例えば、配線１１８
に、電圧Ｖ１などの信号、又は信号が供給される場合、トランジスタ３０３＿２は、配線
１１８に供給される電圧又は信号などを、ノード１１に供給するタイミングを制御する機
能を有する。又は、トランジスタ３０３＿２は、電圧Ｖ１をノード１１に供給するタイミ
ングを制御する機能を有する。又は、トランジスタ３０３＿２は、ロウレベルの信号（例
えば、信号ＳＰ１、信号ＳＰ２、信号ＳＥＬ１、又は信号ＳＥＬ２など）をノード１１に
供給するタイミングを制御する機能を有する。又は、トランジスタ３０３＿２は、ノード
１１の電圧を例えばＶ１に減少させるタイミングを制御する機能を有する。又は、トラン
ジスタ３０３＿２は、ノード１１の電圧を維持する機能を有する。以上のように、トラン
ジスタ３０３＿２は、スイッチとしての機能を有することが可能である。ただし、これに
限定されず、トランジスタ３０３＿２は、他にも様々な機能を有することが可能である。
なお、トランジスタ３０３＿２は、上記の機能のすべてを有する必要はない。

トランジスタ３０３＿１の第１端子は、配線１１８と接続され、トランジスタ３０３＿１
の第２端子は、ノード１２と接続され、トランジスタ３０３＿１のゲートは、配線１１６
＿１と接続される。トランジスタ３０３＿２の第１端子は、配線１１８と接続され、トラ
ンジスタ３０３＿２の第２端子は、ノード１１と接続され、トランジスタ３０３＿２のゲ
ートは、配線１１６＿２と接続される。ただし、これに限定されない。

図１２（Ａ）の半導体装置の動作について、図２のタイミングチャートを参照して説明す
る。なお、期間Ａ１における半導体装置の動作の模式図を図３８（Ａ）に示し、期間Ｂ１
における半導体装置の動作の模式図を図３８（Ｂ）に示し、期間Ｃ１における半導体装置
の動作の模式図を図３８（Ｃ）に示し、期間Ｄ１及び期間Ｅ１における半導体装置の動作
の模式図を図３８（Ｄ）に示す。なお、期間Ａ２における半導体装置の動作の模式図を図
３９（Ａ）に示し、期間Ｂ２における半導体装置の動作の模式図を図３９（Ｂ）に示し、
期間Ｃ２における半導体装置の動作の模式図を図３９（Ｃ）に示し、期間Ｄ２及び期間Ｅ
２における半導体装置の動作の模式図を図３９（Ｄ）に示す。なお、図３８〜図３９には
、図６（Ｂ）の半導体装置と、図１２（Ａ）の半導体装置とを組み合わせた場合の動作の
模式図を示す。

期間Ａ１〜Ｅ１において、信号ＳＥＬ１がハイレベルになるので、トランジスタ３０３＿
１はオンになる。よって、配線１１８とノード１２とは、トランジスタ３０３＿１を介し
て導通状態になるので、電圧Ｖ１は、配線１１８からトランジスタ３０３＿１を介してノ
ード１２に供給される。この結果、ノード１２の電圧は、Ｖ１になるように維持される。
一方で、信号ＳＥＬ２がロウレベルになるので、トランジスタ３０３＿２はオフになる。
よって、配線１１８とノード１１とは非導通状態になる。

期間Ａ２〜Ｅ２において、信号ＳＥＬ１がロウレベルになるので、トランジスタ３０３＿
１はオフになる。よって、配線１１８とノード１２とは非導通状態になる。一方で、信号
ＳＥＬ２がハイレベルになるので、トランジスタ３０３＿２はオンになる。よって、配線
１１８とノード１１とは、トランジスタ３０３＿２を介して導通状態になるので、電圧Ｖ
１は、配線１１８からトランジスタ３０３＿２を介してノード１１に供給される。この結
果、ノード１１の電圧は、Ｖ１になるように維持される。

このように、トランジスタ３０１＿１がオフである場合でも、トランジスタ３０３＿２が
オンになることによって、ノード１１の電圧を固定することができる。又は、トランジス
タ３０１＿２がオフである場合でも、トランジスタ３０３＿１がオンになることによって
、ノード１２の電圧を固定することができる。こうして、ノード１１の電圧、又はノード
１２の電圧を固定することができるので、ノイズに強い半導体装置を得ることができる。

なお、図１２（Ａ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、及び図１１
（Ａ）〜（Ｇ）で述べる構成においても、回路３００は、トランジスタ３０３＿１〜３０
３＿２という複数のトランジスタを有することが可能である。図１２（Ｂ）には、一例と
して、図９（Ａ）で述べる構成において、回路３００がトランジスタ３０３＿１〜３０３
＿２という複数のトランジスタを有する場合の構成を示す。図１２（Ｃ）には、一例とし
て、図９（Ｄ）で述べる構成において、回路３００がトランジスタ３０３＿１〜３０３＿
２という複数のトランジスタを有する場合の構成を示す。図１２（Ｄ）には、一例として
、図１１（Ｂ）で述べる構成において、回路３００がトランジスタ３０３＿１〜３０３＿
２という複数のトランジスタを有する場合の構成を示す。図１２（Ｅ）には、一例として
、図１１（Ｃ）で述べる構成において、回路３００がトランジスタ３０３＿１〜３０３＿
２という複数のトランジスタを有する場合の構成を示す。図１３（Ａ）には、一例として
、図１１（Ｆ）で述べる構成において、回路３００がトランジスタ３０３＿１〜３０３＿
２という複数のトランジスタを有する場合の構成を示す。

なお、図１３（Ｂ）に示すように、トランジスタ３０３＿１の第２端子がトランジスタ３
０１＿２の第２端子とトランジスタ３０２＿２の第１端子との接続箇所と接続されること
が可能である。又は、トランジスタ３０３＿２の第２端子がトランジスタ３０１＿１の第
２端子とトランジスタ３０２＿１の第１端子との接続箇所と接続されることが可能である
。ただし、これに限定されず、トランジスタ３０３＿１の第２端子は、様々な配線又は様
々なノードと接続されることが可能である。又は、トランジスタ３０３＿２の第２端子は
、様々な配線又は様々なノードと接続されることが可能である。例えば、トランジスタ３
０３＿１の第２端子は、トランジスタ３０１＿２の第２端子とトランジスタ３０２＿２の
第１端子との接続箇所、又はトランジスタ３０１＿２の第１端子とトランジスタ３０２＿
２の第２端子との接続箇所など、と接続されることが可能である。又は、トランジスタ３
０３＿２の第２端子は、トランジスタ３０１＿１の第２端子とトランジスタ３０２＿１の
第１端子との接続箇所、又はトランジスタ３０１＿２の第１端子とトランジスタ３０２＿
１の第２端子との接続箇所など、と接続されることが可能である。

なお、図１３（Ｂ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、図１１（Ａ
）〜（Ｇ）、図１２（Ａ）〜（Ｅ）、及び図１３（Ａ）で述べる構成においても、トラン
ジスタ３０３＿１の第２端子は、トランジスタ３０１＿２の第２端子とトランジスタ３０
２＿２の第１端子との接続箇所、又はトランジスタ３０１＿２の第１端子とトランジスタ
３０２＿２の第２端子との接続箇所など、と接続されることが可能である。又は、トラン
ジスタ３０３＿２の第２端子は、トランジスタ３０１＿１の第２端子とトランジスタ３０
２＿１の第１端子との接続箇所、又はトランジスタ３０１＿１の第１端子とトランジスタ
３０２＿１の第２端子との接続箇所など、と接続されることが可能である。

なお、図１３（Ｃ）に示すように、トランジスタ３０３＿１の第１端子とトランジスタ３
０３＿２の第１端子とは、別々の配線と接続されることが可能である。図１３（Ｃ）の一
例では、配線１１８は、配線１１８Ａ〜１１８Ｂという複数の配線に分割される。そして
、トランジスタ３０３＿１の第１端子は、配線１１８Ａと接続され、トランジスタ３０３
＿２の第１端子は、配線１１８Ｂと接続される。ただし、これに限定されず、トランジス
タ３０３＿１の第１端子、及びトランジスタ３０３＿２の第１端子は、様々な配線、又は
様々なノードと接続されることが可能である。なお、配線１１８Ａ〜１１８Ｂは、配線１
１８と同様の機能を有することが可能である。よって、配線１１８Ａ〜１１８Ｂには、信
号ＣＫ１などの信号を入力することが可能である。ただし、これに限定されず、配線１１
８Ａ〜Ｂには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。

なお、図１３（Ｃ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、図１１（Ａ
）〜（Ｇ）、図１２（Ａ）〜（Ｅ）、及び図１３（Ａ）〜（Ｂ）で述べる構成においても
、トランジスタ３０３＿１の第１端子と、トランジスタ３０３＿２の第１端子とは、別々
の配線と接続されることが可能である。

なお、図１３（Ｄ）に示すように、トランジスタ３０３＿１の第１端子は、配線１１６＿
２と接続されることが可能である。又は、トランジスタ３０３＿２の第１端子は、配線１
１６＿１と接続されることが可能である。こうすることによって、トランジスタ３０３＿
１がオフになる期間においては、第１端子にハイレベルの信号が供給されることが可能に
なる。同様に、トランジスタ３０３＿２がオフになる期間においては、第１端子にハイレ
ベルの信号が供給されることが可能になる。よって、トランジスタに逆バイアスを印加す
ることができるので、トランジスタの特性劣化を緩和することができる。

なお、図１３（Ｄ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、図１１（Ａ
）〜（Ｇ）、図１２（Ａ）〜（Ｅ）、及び図１３（Ａ）〜（Ｃ）で述べる構成においても
、トランジスタ３０３＿１の第１端子は、配線１１６＿２と接続されることが可能である
。又は、トランジスタ３０３＿２の第１端子は、配線１１６＿１と接続されることが可能
である。

なお、図１３（Ｅ）に示すように、トランジスタ３０１＿１を、一方の端子（以下、正極
ともいう）がノード１２と接続され、他方の端子（以下、負極ともいう）が配線１１６＿
１と接続されるダイオード３０３ａ＿１と置き換えることが可能である。又は、トランジ
スタ３０１＿２を、一方の端子（以下、正極ともいう）がノード１１と接続され、他方の
端子（以下、負極ともいう）が配線１１６＿２と接続されるダイオード３０３ａ＿２と置
き換えることが可能である。ただし、これに限定されない。例えば、図１３（Ｆ）に示す
ように、トランジスタ３０３＿１の第１端子がノード１２に接続されることによって、ト
ランジスタ３０３＿１はダイオード接続される構成とすることが可能である。同様に、ト
ランジスタ３０３＿２の第１端子がノード１１に接続されることによって、トランジスタ
３０３＿２はダイオード接続される構成とすることが可能である。

なお、図１３（Ｅ）〜（Ｆ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、図
１１（Ａ）〜（Ｇ）、図１２（Ａ）〜（Ｅ）、及び図１３（Ａ）〜（Ｄ）で述べる構成に
おいても、トランジスタ（例えばトランジスタ３０３＿１〜３０３＿２）をダイオードに
置き換えること、又はトランジスタ（例えばトランジスタ３０３＿１〜３０３＿２）をダ
イオード接続された構成とすることが可能である。

なお、図１１（Ｈ）に示すように、トランジスタ３０２＿１〜３０２＿２を、抵抗素子３
０４＿１〜３０４＿２に置き換えることが可能である。又は、図１２（Ｆ）に示すように
、トランジスタ３０２＿１〜３０２＿２を、ダイオード３０５＿１〜３０５＿２に置き換
えることが可能である。ただし、これに限定されない。

なお、図１１（Ｈ）又は図１２（Ｆ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（
Ｄ）、図１１（Ａ）〜（Ｇ）、図１２（Ａ）〜（Ｅ）、及び図１３（Ａ）〜（Ｆ）で述べ
る構成においても、トランジスタを抵抗素子又はダイオードに置き換えることが可能であ
る。

なお、図１４（Ａ）に示すように、トランジスタとして、Ｐチャネル型トランジスタを用
いることが可能である。トランジスタ１０１ｐ＿１〜１０１ｐ＿２は、トランジスタ１０
１＿１〜１０１＿２に対応し、Ｐチャネル型である。トランジスタ３０１ｐ＿１〜３０１
ｐ＿２は、トランジスタ３０１＿１〜３０１＿２に対応し、Ｐチャネル型である。そして
、図１４（Ｂ）に示すように、トランジスタの極性がＰチャネル型の場合、配線１１３に
は電圧Ｖ１が供給され、配線１１８には電圧Ｖ２が供給され、信号ＣＫ１、信号ＣＫ２、
信号ＳＰ１、信号ＳＰ２、信号ＳＥＬ１、信号ＳＥＬ２、信号ＲＥ、ノード１１の電圧、
ノード１２の電圧、及び信号ＯＵＴは、図２のタイミングチャートと比較して反転してい
ることを付記する。

なお、図１４（Ａ）と同様に、図９（Ａ）〜（Ｆ）、図１０（Ａ）〜（Ｄ）、図１１（Ａ
）〜（Ｈ）、図１２（Ａ）〜（Ｆ）、及び図１３（Ａ）〜（Ｆ）で述べる構成においても
、トランジスタとして、Ｐチャネル型トランジスタを用いることが可能である。

（実施の形態３）
本実施の形態では、実施の形態２とは異なる回路２００の具体例について説明する。なお
、実施の形態１〜実施の形態２で述べる内容は、その説明を省略する。なお、本実施の形
態で述べる内容は、実施の形態１〜実施の形態２で述べる内容と適宜組み合わせることが
できる。

まず、回路２００の一例について、図１５（Ａ）を参照して説明する。図１５（Ａ）の一
例では、回路２００は、回路４００を有する。回路４００は、回路２００の一部を示す。
回路４００は、一例として、一つ又は複数のトランジスタを有することが可能である。こ
れらのトランジスタは、トランジスタ１０１＿１〜１０１＿２と同じ極性であることが好
ましい。ただし、これに限定されない。

なお、図１５（Ｂ）に示すように、回路２００は、回路４００に加え、実施の形態２で述
べる回路３００を有することが可能である。なお、回路３００と回路４００とは、回路の
一部又は全部が共有されることが可能である。

回路４００は、一例として、配線１１４、配線１１８、ノード１１、ノード１２、及び配
線１１１と接続される。ただし、これに限定されず、回路４００は、その構成に応じて、
他にも、様々な配線、様々なノード、又は様々な端子と接続されることが可能である。例
えば、回路４００が信号を必要とする場合、回路４００は、配線１１２、配線１１３、配
線１１５＿１、配線１１５＿２、配線１１６＿１、配線１１６＿２、及び／又は、配線１
１７と接続されることが可能である。

回路４００は、一例として、ノード１１の電圧、ノード１２の電圧、及び／又は、配線１
１１の電圧に応じて、ノード１１の電圧、ノード１２の電圧、及び／又は、配線１１１の
電圧を制御する機能を有する。又は、回路４００は、ノード１１、ノード１２、及び／又
は、配線１１１に、ロウレベルの信号又は電圧Ｖ１を供給するタイミングを制御する機能
を有する。又は、回路４００は、ノード１１、ノード１２、及び／又は、配線１１１を浮
遊状態にする機能を有する。又は、回路４００は、配線１１１とノード１１との導通状態
を制御する機能を有する。又は、回路４００は、配線１１１とノード１２との導通状態を
制御する機能を有する。ただし、これに限定されず、回路４００は、他にも様々な機能を
有することが可能である。なお、回路４００は、上記の機能のすべてを有する必要はない
。

次に、図１５（Ａ）の回路４００の動作の一例について、図２のタイミングチャートを参
照して説明する。

期間Ａ１において、回路４００は、信号又は電圧などをノード１１に供給しない場合が多
い。一方で、回路４００は、電圧Ｖ１又はロウレベルの信号をノード１２、及び／又は、
配線１１１に供給することが可能である。又は、回路４００は、電圧又は信号などをノー
ド１２、及び／又は、配線１１１に供給しないことが可能である。

期間Ｂ１において、回路４００は、信号又は電圧などをノード１１、及び／又は、配線１
１１に供給しない場合が多い。一方で、回路４００は、電圧Ｖ１又はロウレベルの信号を
ノード１２に供給することが可能である。又は、回路４００は、電圧又は信号などをノー
ド１２に供給しないことが可能である。

期間Ｃ１〜Ｅ１において、回路４００は、電圧Ｖ１又はロウレベルの信号をノード１１、
ノード１２、及び／又は、配線１１１に供給することが可能である。又は、回路４００は
、電圧又は信号などをノード１１、ノード１２、及び／又は、配線１１１に供給しないこ
とが可能である。

期間Ａ２において、回路４００は、信号又は電圧などをノード１２に供給しない場合が多
い。一方で、回路４００は、電圧Ｖ１又はロウレベルの信号をノード１１、及び／又は、
配線１１１に供給することが可能である。又は、回路４００は、電圧又は信号などをノー
ド１１、及び／又は、配線１１１に供給しないことが可能である。

期間Ｂ２において、回路４００は、信号又は電圧などをノード１２、及び／又は、配線１
１１に供給しない場合が多い。一方で、回路４００は、電圧Ｖ１又はロウレベルの信号を
ノード１１に供給することが可能である。又は、回路４００は、電圧又は信号などをノー
ド１１に供給しないことが可能である。

期間Ｃ２〜Ｅ２において、回路４００は、電圧Ｖ１又はロウレベルの信号をノード１１、
ノード１２、及び／又は、配線１１１に供給することが可能である。又は、回路４００は
、電圧又は信号などをノード１１、ノード１２、及び／又は、配線１１１に供給しないこ
とが可能である。

次に、回路４００の具体例について、図１６（Ａ）を参照して説明する。回路４００は、
回路５００、トランジスタ４０１＿１〜４０１＿２という複数のトランジスタ、及びトラ
ンジスタ４０２を有する。トランジスタ４０１＿１〜４０１＿２という複数のトランジス
タ、及びトランジスタ４０２は、トランジスタ１０１＿１〜１０１＿２と同じ極性である
ことが好ましく、Ｎチャネル型であるものとする。ただし、これに限定されない。例えば
、トランジスタ４０１＿１〜４０１＿２、及びトランジスタ４０２のいずれかを省略する
ことが可能である。又は、トランジスタ４０１＿１〜４０１＿２という複数のトランジス
タ、及びトランジスタ４０２は、Ｐチャネル型であることが可能である。

トランジスタ４０１＿１の第１端子は、配線１１８と接続され、トランジスタ４０１＿１
の第２端子は、ノード１１と接続される。トランジスタ４０１＿２の第１端子は、配線１
１８と接続され、トランジスタ４０１＿２の第２端子は、ノード１２と接続される。トラ
ンジスタ４０２の第１端子は、配線１１８と接続され、トランジスタ４０２の第２端子は
、配線１１１と接続される。回路５００は、配線１１８、配線１１４、ノード１１、ノー
ド１２、配線１１１、トランジスタ４０１＿１のゲート、トランジスタ４０１＿２のゲー
ト、及び／又は、トランジスタ４０２のゲートと接続される。ただし、これに限定されず
、回路５００は、その構成に応じて、様々な配線、又は様々なノードと接続されることが
可能である。

なお、トランジスタ４０１＿１のゲートと回路５００との接続箇所をノード２１と示し、
トランジスタ４０１＿２のゲートと回路５００との接続箇所をノード２２と示し、トラン
ジスタ４０２のゲートと回路５００との接続箇所をノード３１と示す。

トランジスタ４０１＿１は、一例として、配線１１８とノード１１との導通状態を制御す
る機能を有する。又は、トランジスタ４０１＿１は、配線１１８の電圧をノード１１に供
給するタイミングを制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの電圧
、又は信号ＣＫ２などの信号が供給される場合、トランジスタ４０１＿１は、配線１１８
に供給される電圧又は信号などを、ノード１１に供給するタイミングを制御する機能を有
する。以上のように、トランジスタ４０１＿１は、スイッチとしての機能を有することが
可能である。ただし、これに限定されず、トランジスタ４０１＿１は、他にも様々な機能
を有することが可能である。なお、トランジスタ４０１＿１は、上記の機能のすべてを有
する必要はない。

トランジスタ４０１＿２は、一例として、配線１１８とノード１２との導通状態を制御す
る機能を有する。又は、トランジスタ４０１＿２は、配線１１８の電圧をノード１２に供
給するタイミングを制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの電圧
、又は信号ＣＫ２などの信号が供給される場合、トランジスタ４０１＿２は、配線１１８
に供給される電圧又は信号などを、ノード１２に供給するタイミングを制御する機能を有
する。以上のように、トランジスタ４０１＿２は、スイッチとしての機能を有することが
可能である。ただし、これに限定されず、トランジスタ４０１＿２は、他にも様々な機能
を有することが可能である。なお、トランジスタ４０１＿２は、上記の機能のすべてを有
する必要はない。

トランジスタ４０２は、一例として、配線１１８と配線１１１との導通状態を制御する機
能を有する。又は、トランジスタ４０２は、配線１１８の電圧を配線１１１に供給するタ
イミングを制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの電圧、又は信
号ＣＫ２などの信号が供給される場合、トランジスタ４０２は、配線１１８に供給される
電圧又は信号などを、配線１１１に供給するタイミングを制御する機能を有する。以上の
ように、トランジスタ４０２は、スイッチとしての機能を有することが可能である。ただ
し、これに限定されず、トランジスタ４０２は、他にも様々な機能を有することが可能で
ある。なお、トランジスタ４０２は、上記の機能のすべてを有する必要はない。

回路５００は、一例として、ノード１１の電圧、ノード１２の電圧、及び／又は、配線１
１１に応じて、ノード２１の電圧、ノード２２の電圧、及び／又は、ノード３１の電圧を
制御するタイミングを制御する機能を有する。又は、回路５００は、ノード２１、ノード
２２、及び／又は、ノード３１に、ハイレベルの信号、ロウレベルの信号、電圧Ｖ１、又
は電圧Ｖ２などの電圧を供給するタイミングを制御する機能を有する。以上のように、回
路５００は、制御回路としての機能を有する。ただし、これに限定されず、回路５００は
、他にも様々な機能を有することが可能である。なお、回路５００は、上記の機能のすべ
てを有する必要はない。

次に、図１６（Ａ）の回路４００の動作の一例について、１６（Ｂ）のタイミングチャー
トを参照して説明する。なお、期間Ａ１における半導体装置の動作の模式図を図４０（Ａ
）に示し、期間Ｂ１における半導体装置の動作の模式図を図４０（Ｂ）に示し、期間Ｃ１
における半導体装置の動作の模式図を図４１（Ａ）に示し、期間Ｄ１及び期間Ｅ１におけ
る半導体装置の動作の模式図を図４１（Ｂ）に示す。なお、期間Ａ２における半導体装置
の動作の模式図を図４２（Ａ）に示し、期間Ｂ２における半導体装置の動作の模式図を図
４２（Ｂ）に示し、期間Ｃ２における半導体装置の動作の模式図を図４３（Ａ）に示し、
期間Ｄ２及び期間Ｅ２における半導体装置の動作の模式図を図４３（Ｂ）に示す。なお、
図４０〜図４３には、回路３００として図６（Ｂ）の半導体装置を用い、回路４００とし
て図１６（Ａ）の半導体装置を用いる場合の構成を示す。

期間Ａ１において、信号ＳＰ１はハイレベルになるので、ノード１１の電圧が上昇する。
よって、回路５００は、ロウレベルの信号又は電圧Ｖ１をノード２１に供給する。すると
、トランジスタ４０１＿１はオフになるので、配線１１８とノード１１とは非導通状態に
なる。信号ＳＰ２はロウレベルになるので、ノード１２はおおむねＶ１になるように維持
される。よって、回路５００は、ハイレベルの信号又は電圧Ｖ２をノード２２に供給する
。すると、トランジスタ４０１＿２はオンになるので、配線１１８とノード１２とはトラ
ンジスタ４０１＿２を介して導通状態になる。よって、電圧Ｖ１がトランジスタ４０１＿
２を介してノード１２に供給される。配線１１１には、ロウレベルの信号ＣＫ１が供給さ
れるので、配線１１１の電圧はＶ１になる。よって、回路５００は、ハイレベルの信号又
は電圧Ｖ２をノード３１に供給する。すると、トランジスタ４０２はオンになるので、配
線１１８と配線１１１とはトランジスタ４０２を介して導通状態になる。よって、電圧Ｖ
１がトランジスタ４０２を介して配線１１１に供給される。ただし、これに限定されない
。例えば、期間Ａ１において、回路５００は、ロウレベルの信号又は電圧Ｖ１をノード２
２に供給することが可能である。この場合、トランジスタ４０１＿２はオフになるので、
配線１１８とノード１２とは非導通状態になることが可能である。別の例として、期間Ａ
１において、回路５００は、ロウレベルの信号又は電圧Ｖ１をノード３１に供給すること
が可能である。この場合、トランジスタ４０２はオフになるので、配線１１８と配線１１
１とは非導通状態になることが可能である。

期間Ｂ１において、ノード１１の電圧は、ブートストラップ動作によって上昇するので、
回路５００は、ロウレベルの信号又は電圧Ｖ１をノード２１に供給する。すると、トラン
ジスタ４０１＿１はオフになるので、配線１１８とノード１１とは非導通状態になる。ノ
ード１２の電圧はおおむねＶ１になるように維持されるので、回路５００は、ハイレベル
の信号又は電圧Ｖ２をノード２２に供給する。すると、トランジスタ４０１＿２はオンに
なるので、配線１１８とノード１２とはトランジスタ４０１＿２を介して導通状態になる
。よって、電圧Ｖ１がトランジスタ４０１＿２を介してノード１２に供給される。配線１
１１には、ハイレベルの信号ＣＫ１が供給されるので、配線１１１の電圧はＶ２になる。
よって、回路５００は、ロウレベルの信号又は電圧Ｖ１をノード３１に供給する。すると
、トランジスタ４０２はオフになるので、配線１１８と配線１１１とは非導通状態になる
。ただし、これに限定されない。例えば、期間Ｂ１において、回路５００は、ロウレベル
の信号又は電圧Ｖ１をノード２２に供給することが可能である。この場合、トランジスタ
４０１＿２はオフになるので、配線１１８とノード１２とは非導通状態になることが可能
である。

期間Ｃ１〜期間Ｅ１において、ノード１１の電圧がおおむねＶ１になるので、回路５００
は、ハイレベルの信号又は電圧Ｖ２をノード２１に供給する。よって、トランジスタ４０
１＿１はオンになるので、配線１１８とノード１１とはトランジスタ４０１＿１介して導
通状態になる。すると、電圧Ｖ１は、配線１１８からトランジスタ４０１＿１を介してノ
ード１１に供給される。ノード１２の電圧がおおむねＶ１になるので、回路５００は、ハ
イレベルの信号又は電圧Ｖ２をノード２２に供給する。よって、トランジスタ４０１＿２
はオンになるので、配線１１８とノード１２とはトランジスタ４０１＿２介して導通状態
になる。すると、電圧Ｖ１は、配線１１８からトランジスタ４０１＿２を介してノード１
２に供給される。配線１１１の電圧がおおむねＶ１になるので、回路５００は、ハイレベ
ルの信号又は電圧Ｖ２をノード３１に供給する。よって、トランジスタ４０２はオンにな
るので、配線１１８と配線１１１とはトランジスタ４０２介して導通状態になる。すると
、電圧Ｖ１は、配線１１８からトランジスタ４０２を介して配線１１１に供給される。た
だし、これに限定されない。例えば、期間Ｄ１と期間Ｅ１との一方において、回路５００
は、ロウレベルの信号又は電圧Ｖ１をノード２１、ノード２２、及び／又は、ノード３１
に供給することが可能である。よって、トランジスタ４０１＿１、トランジスタ４０１＿
２、及び／又は、トランジスタ４０２はオフになることが可能である。そして、配線１１
８とノード１１、配線１１８とノード１２、及び／又は、配線１１８と配線１１１とは非
導通状態になることが可能である。

期間Ａ２において、信号ＳＰ１はロウレベルになるので、ノード１１はおおむねＶ１に維
持される。よって、回路５００は、ハイレベルの信号又は電圧Ｖ２をノード２１に供給す
る。すると、トランジスタ４０１＿１はオンになるので、配線１１８とノード１１とはト
ランジスタ４０１＿１を介して導通状態になる。よって、電圧Ｖ１がトランジスタ４０１
＿１を介してノード１１に供給される。また、信号ＳＰ２はハイレベルになるので、ノー
ド１２の電圧が上昇する。よって、回路５００は、ロウレベルの信号又は電圧Ｖ１をノー
ド２２に供給する。すると、トランジスタ４０１＿２はオフになるので、配線１１８とノ
ード１２とは非導通状態になる。配線１１１には、ロウレベルの信号ＣＫ１が供給される
ので、配線１１１の電圧はＶ１になる。よって、回路５００は、ハイレベルの信号又は電
圧Ｖ２をノード３１に供給する。すると、トランジスタ４０２はオンになるので、配線１
１８と配線１１１とはトランジスタ４０２を介して導通状態になる。よって、電圧Ｖ１が
トランジスタ４０２を介して配線１１１に供給される。ただし、これに限定されない。例
えば、期間Ａ２において、回路５００は、ロウレベルの信号又は電圧Ｖ１をノード２１に
供給することが可能である。この場合、トランジスタ４０１＿１はオフになるので、配線
１１８とノード１１とは非導通状態になることが可能である。別の例として、期間Ａ２に
おいて、回路５００は、ロウレベルの信号又は電圧Ｖ１をノード３１に供給することが可
能である。この場合、トランジスタ４０２はオフになるので、配線１１８と配線１１１と
は非導通状態になることが可能である。

期間Ｂ２において、ノード１１の電圧はおおむねＶ１に維持されるので、回路５００は、
ハイレベルの信号又は電圧Ｖ２をノード２１に供給する。すると、トランジスタ４０１＿
１はオンになるので、配線１１８とノード１１とはトランジスタ４０１＿１を介して導通
状態になる。よって、電圧Ｖ１がトランジスタ４０１＿１を介してノード１１に供給され
る。ノード１２の電圧は、ブートストラップ動作によって上昇するので、回路５００は、
ロウレベルの信号又は電圧Ｖ１をノード２２に供給する。すると、トランジスタ４０１＿
２はオフになるので、配線１１８とノード１２とは非導通状態になる。配線１１１には、
ハイレベルの信号ＣＫ１が供給されるので、配線１１１の電圧はＶ２になる。よって、回
路５００は、ロウレベルの信号又は電圧Ｖ１をノード３１に供給する。すると、トランジ
スタ４０２はオフになるので、配線１１８と配線１１１とは非導通状態になる。ただし、
これに限定されない。例えば、期間Ｂ２において、回路５００は、ロウレベルの信号又は
電圧Ｖ１をノード２１に供給することが可能である。この場合、トランジスタ４０１＿１
はオフになるので、配線１１８とノード１１とは非導通状態になることが可能である。

期間Ｃ２〜期間Ｅ２において、ノード１１の電圧がおおむねＶ１になるので、回路５００
は、ハイレベルの信号又は電圧Ｖ２をノード２１に供給する。よって、トランジスタ４０
１＿１はオンになるので、配線１１８とノード１１とはトランジスタ４０１＿１介して導
通状態になる。すると、電圧Ｖ１は、配線１１８からトランジスタ４０１＿１を介してノ
ード１１に供給される。ノード１２の電圧がおおむねＶ１になるので、回路５００は、ハ
イレベルの信号又は電圧Ｖ２をノード２２に供給する。よって、トランジスタ４０１＿２
はオンになるので、配線１１８とノード１２とはトランジスタ４０１＿２介して導通状態
になる。すると、電圧Ｖ１は、配線１１８からトランジスタ４０１＿２を介してノード１
２に供給される。配線１１１の電圧がおおむねＶ１になるので、回路５００は、ハイレベ
ルの信号又は電圧Ｖ２をノード３１に供給する。よって、トランジスタ４０２はオンにな
るので、配線１１８と配線１１１とはトランジスタ４０２介して導通状態になる。すると
、電圧Ｖ１は、配線１１８からトランジスタ４０２を介して配線１１１に供給される。た
だし、これに限定されない。例えば、期間Ｄ２と期間Ｅ２との一方において、回路５００
は、ロウレベルの信号又は電圧Ｖ１をノード２１、ノード２２、及び／又は、ノード３１
に供給することが可能である。よって、トランジスタ４０１＿１、トランジスタ４０１＿
２、及び／又は、トランジスタ４０２はオフになることが可能である。そして、配線１１
８とノード１１、配線１１８とノード１２、及び／又は、配線１１８と配線１１１とは非
導通状態になることが可能である。

なお、トランジスタ４０１＿１のチャネル幅とトランジスタ４０１＿２のチャネル幅とは
おおむね等しいことが好ましい。こうすることによって、期間Ｔ１におけるノード１１の
電圧の変化と、期間Ｔ２におけるノード１２の電圧の変化とをおおむね等しくすることが
できる。よって、信号ＯＵＴの波形をおおむね等しくすることができる。ただし、これに
限定されず、トランジスタ４０１＿１のチャネル幅とトランジスタ４０１＿２のチャネル
幅とは、異なることが可能である。

なお、トランジスタ４０１＿１のチャネル幅、及びトランジスタ４０１＿２のチャネル幅
は、１００μｍ〜４０００μｍであることが好ましい。より好ましくは５００μｍ〜３０
００μｍであることが好ましい。さらに好ましくは、１０００μｍ〜２０００μｍである
ことが好ましい。ただし、これに限定されない。

なお、トランジスタ４０２のチャネル幅は、５００μｍ〜５０００μｍであることが好ま
しい。より好ましくは、１０００μｍ〜３０００μｍであることが好ましい。さらに好ま
しくは、２０００μｍ〜３０００μｍであることが好ましい。ただし、これに限定されな
い。

なお、図１７（Ａ）に示すように、複数のトランジスタを並列になるように接続すること
が可能である。そして、当該複数のトランジスタは順番又はランダムにオンになることが
可能である。図１７（Ａ）には、一例として、二つのトランジスタが並列に接続される場
合の構成を示す。この場合、二つのトランジスタは、１ゲート選択期間毎に、又はクロッ
ク信号の半周期毎に、オンとオフとを繰り返すことが可能である。トランジスタ４０１＿
１〜４０１＿２、及びトランジスタ４０２において、それぞれのトランジスタと並列にな
るように、トランジスタが接続される。例えば、トランジスタ４０１＿１と並列に接続さ
れるように、トランジスタ４１１＿１が新たに追加される。トランジスタ４１１＿１の第
１端子は配線１１８と接続され、トランジスタ４１１＿１の第２端子はノード１１と接続
され、トランジスタ４１１＿１のゲートは回路５００と接続される。又は、トランジスタ
４０１＿２と並列に接続されるように、トランジスタ４１１＿２が新たに追加される。ト
ランジスタ４１１＿２の第１端子は配線１１８と接続され、トランジスタ４１１＿２の第
２端子はノード１１と接続され、トランジスタ４１１＿２のゲートは回路５００と接続さ
れる。トランジスタ４０２と並列に接続されるように、トランジスタ４１２が新たに追加
される。トランジスタ４１２の第１端子は配線１１８と接続され、トランジスタ４１２の
第２端子はノード１１と接続され、トランジスタ４１２のゲートは回路５００と接続され
る。ただし、これに限定されず、トランジスタ４１１＿１〜４１１＿２、及びトランジス
タ４１２のいずれかのみを追加することが可能である。

なお、図１７（Ｂ）に示すように、トランジスタ４１１＿１の第１端子は、配線１１５＿
１と接続され、トランジスタ４１１＿１のゲートは、配線１１３と接続されることが可能
である。又は、トランジスタ４１１＿２の第１端子は、配線１１５＿２と接続され、トラ
ンジスタ４１１＿２のゲートは、配線１１３と接続されることが可能である。又は、トラ
ンジスタ４１２のゲートは、配線１１３と接続されることが可能である。こうすることに
よって、トランジスタ４１１＿１〜４１１＿２、及びトランジスタ４１２の導通状態を制
御するための回路を省略することができる。ただし、これに限定されず、トランジスタは
、様々な構成になるように接続されることが可能である。例えば、トランジスタ４０１＿
１の第２端子、トランジスタ４０１＿２の第２端子、及び／又は、トランジスタ４０２の
第２端子は、配線１１３と接続されることが可能である。こうすることによって、トラン
ジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を抑制するこ
とが可能である。

なお、図１８（Ａ）及び図１８（Ｂ）に示すように、トランジスタ４０１＿１〜４０１＿
２のゲート、及びトランジスタ４０２のゲートは、お互いに接続されることが可能である
。図１８（Ａ）に示す半導体装置では、トランジスタ４０１＿１〜４０１＿２がトランジ
スタ４０２のゲートに接続された構成であり、図１８（Ｂ）は、トランジスタ４０１＿１
又は４０１＿２がトランジスタ４０２のゲートに接続された構成である。この場合、回路
５００は、期間Ａ１〜Ｂ１、及び期間Ａ２〜Ｂ２において、ロウレベルの信号又は電圧Ｖ
１をトランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４０２のゲー
トに供給する。一方で、回路５００は、期間Ｃ１〜Ｅ１、及び期間Ｃ２〜Ｅ２において、
ハイレベルの信号又は電圧Ｖ２をこれらのトランジスタのゲートに供給する。よって、ト
ランジスタ４０１＿１〜４０１＿２、及びトランジスタ４０２は、期間Ａ１〜Ｂ１、及び
期間Ａ２〜Ｂ２においてオフになり、期間Ｃ１〜Ｅ１、及び期間Ｃ２〜Ｅ２においてオン
になることが可能である。こうして、トランジスタ４０１＿１〜４０１＿２、及びトラン
ジスタ４０２の導通状態を制御するための回路を共通にすることができるので、回路規模
の簡略化を図ることができる。ただし、これに限定されない。例えば、回路５００は、期
間Ｄ１と期間Ｅ１との一方、及び期間Ｄ２と期間Ｅ２との一方において、ロウレベルの信
号又は電圧Ｖ１をトランジスタ４０１＿１〜４０１＿２、及びトランジスタ４０２のゲー
トに供給することが可能である。又は、回路５００は、期間Ｃ１〜Ｅ１と、期間Ｃ２〜Ｅ
２との一方において、ロウレベルの信号又は電圧Ｖ１をトランジスタ４０１＿１〜４０１
＿２、及びトランジスタ４０２のゲートに供給することが可能である。こうすることによ
って、トランジスタが１ゲート選択期間毎、又は１フレーム毎に、オンとオフとを繰り返
すことが可能になるので、トランジスタの特性劣化を抑制することができる。別の例とし
て、トランジスタ４０２のゲートは、トランジスタ４０１＿１のゲートとトランジスタ４
０１＿２のゲートとの一方のみと接続されることが可能である。

なお、図１８（Ｃ）に示すように、トランジスタ４０１＿１の第１端子、トランジスタ４
０１＿２の第１端子、及びトランジスタ４０２の第１端子は、別々の配線と接続されるこ
とが可能である。図１８（Ｃ）では、一例として、配線１１８は、配線１１８Ｃ〜１１８
Ｆという複数の配線に分割される。そして、回路５００は、配線１１８Ｃと接続され、ト
ランジスタ４０１＿１の第１端子は、配線１１８Ｄと接続され、トランジスタ４０１＿２
の第１端子は、配線１１８Ｅと接続され、トランジスタ４０２の第１端子は、配線１１８
Ｆと接続される。ただし、これに限定されない。例えば、トランジスタ４０１＿１の第１
端子、トランジスタ４０１＿２の第１端子、及びトランジスタ４０２の第１端子は、様々
な配線、又は様々なノードと接続されることが可能である。なお、配線１１８Ｃ〜１１８
Ｆは、配線１１８と同様の機能を有することが可能である。よって、配線１１８Ｃ〜１１
８Ｆには、電圧Ｖ１などの電圧を入力することが可能である。ただし、これに限定されず
、配線１１８Ｃ〜１１８Ｆには、様々な信号、様々な電圧、又は様々な電流を入力するこ
とが可能である。

なお、図１８（Ａ）と同様に、図１６（Ａ）、図１７（Ａ）〜（Ｂ）、及び図１８（Ｂ）
〜（Ｃ）で述べる構成においても、トランジスタ４０１＿１〜４０１＿２の第２端子、及
びトランジスタ４０２の第２端子は、別々の配線と接続されることが可能である。特に、
図１７（Ａ）〜（Ｂ）で述べる構成においては、トランジスタ４１１＿１〜４１１＿２の
第２端子、及びトランジスタ４１２の第２端子は、別々の配線と接続されることが可能で
ある。

なお、図１９（Ａ）に示すように、トランジスタ４０１＿１を、一方の端子（以下、正極
ともいう）がノード１１と接続され、他方の端子（以下、負極ともいう）がノード２１と
接続されるダイオード４０１ａ＿１と置き換えることが可能である。又は、トランジスタ
４０１＿２を、一方の端子（以下、正極ともいう）がノード１２と接続され、他方の端子
（以下、負極ともいう）がノード２２と接続されるダイオード４０１ａ＿２と置き換える
ことが可能である。又は、トランジスタ４０２を、一方の端子（以下、正極ともいう）が
配線１１１と接続され、他方の端子（以下、負極ともいう）がノード３１と接続されるダ
イオード４０２ａと置き換えることが可能である。ただし、これに限定されない。例えば
、図１９（Ａ）に示すように、トランジスタ４０１＿１の第１端子がノード２１と接続さ
れ、トランジスタ４０１＿１の第２端子がノード１１と接続されることによって、トラン
ジスタ４０１＿１は、ダイオード接続されることが可能である。又は、トランジスタ４０
１＿２の第１端子がノード２２と接続され、トランジスタ４０１＿２の第２端子がノード
１２と接続されることによって、トランジスタ４０１＿２は、ダイオード接続されること
が可能である。トランジスタ４０２の第１端子がノード３１と接続され、トランジスタ４
０２の第２端子が配線１１１と接続されることによって、トランジスタ４０２は、ダイオ
ード接続されることが可能である。

なお、図１９（Ａ）〜（Ｂ）と同様に、図１６（Ａ）、図１７（Ａ）〜（Ｂ）、及び図１
８（Ａ）〜（Ｃ）で述べる構成においても、トランジスタをダイオードに置き換えること
が可能であるし、これらのトランジスタをダイオード接続することが可能である。

次に、回路５００の具体例について、図２０（Ａ）を参照して説明する。回路５００は、
回路５０１＿１〜５０１＿２、及び回路５０２を有する。回路５０１＿１〜５０１＿２、
及び回路５０２は、一例として、ＮＯＴ回路、又はインバータとしての機能を有すること
が可能である。回路５０１＿１の入力端子は、ノード１１と接続され、回路５０１＿１の
出力端子は、ノード２１と接続される。回路５０１＿２の入力端子は、ノード１２と接続
され、回路５０１＿２の出力端子は、ノード２２と接続される。回路５０２の入力端子は
、配線１１１と接続され、回路５０２の出力端子は、ノード３１と接続される。

回路５００の別の例について、図２０（Ｂ）を参照して説明する。回路５００は、回路５
０３を有する。回路５０３は、一例として、２入力のＮＯＲ回路として機能を有すること
が可能である。回路５０３の一方の入力端子は、ノード１１と接続され、回路５０３の他
方の入力端子は、ノード１２と接続され、回路５０３の出力端子は、トランジスタ４０１
＿１のゲート、トランジスタ４０１＿２のゲート、及び／又は、トランジスタ４０２のゲ
ートと接続される。

回路５００の別の例について、図２０（Ｃ）を参照して説明する。回路５００は、回路５
１１＿１〜５１１＿２、及び回路５１２を有する。回路５１１＿１〜５１１＿２、及び回
路５１２は、一例として、２入力のＡＮＤ回路とＮＯＴ回路とを組み合わせた論理回路と
しての機能を有することが可能である。回路５１１＿１の一方の入力端子は、配線１１３
と接続され、回路５１１＿１の他方の入力端子は、ノード１１と接続され、回路５１１＿
１の出力端子は、ノード２１と接続される。回路５１１＿２の一方の入力端子は、配線１
１３と接続され、回路５１１＿２の他方の入力端子は、ノード１２と接続され、回路５１
１＿２の出力端子は、ノード２２と接続される。回路５１２の一方の入力端子は、配線１
１３と接続され、回路５１２の他方の入力端子は、配線１１１と接続され、回路５１２の
出力端子は、ノード３１と接続される。

回路５００の別の例について、図２０（Ｄ）を参照して説明する。回路５００は、回路５
１３を有する。回路５１３は、３入力のＡＮＤ回路とＮＯＴ回路とを組み合わせた論理回
路としての機能を有することが可能である。回路５１３の第１の入力端子は、配線１１３
と接続され、回路５１３の第２の入力端子は、ノード１１と接続され、回路５１３の第３
の入力端子は、ノード１２と接続され、回路５１３の出力端子は、トランジスタ４０１＿
１のゲート、トランジスタ４０１＿２のゲート、及び／又は、トランジスタ４０２のゲー
トと接続される。

回路５００の別の例について、図２０（Ｅ）を参照して説明する。回路５００は、回路５
２１＿１〜５２１＿２、及び回路５２２を有する。回路５２１＿１〜５２１＿２、及び回
路５２２は、一例として、２入力のＮＯＲ回路としての機能を有することが可能である。
回路５２１＿１の一方の入力端子は、配線１１３と接続され、回路５２１＿１の他方の入
力端子は、ノード１１と接続され、回路５２１＿１の出力端子は、ノード２１と接続され
る。回路５２１＿２の一方の入力端子は、配線１１３と接続され、回路５２１＿２の他方
の入力端子は、ノード１２と接続され、回路５２１＿２の出力端子は、ノード２２と接続
される。回路５２２の一方の入力端子は、配線１１３と接続され、回路５２２の他方の入
力端子は、配線１１１と接続され、回路５２２の出力端子は、ノード３１と接続される。

回路５００の別の例について、図２０（Ｆ）を参照して説明する。回路５００は、回路５
２３を有する。回路５２３は、３入力のＮＯＲ回路としての機能を有することが可能であ
る。回路５２３の第１の入力端子は、配線１１３と接続され、回路５２３の第２の入力端
子は、ノード１１と接続され、回路５２３の第３の入力端子は、ノード１２と接続され、
回路５２３の出力端子は、トランジスタ４０１＿１のゲート、トランジスタ４０１＿２の
ゲート、及び／又は、トランジスタ４０２のゲートと接続される。

回路５００の別の例について、図２０（Ｇ）を参照して説明する。回路５００は、回路５
１４を有する。回路５１４は、２入力のＡＮＤ回路とＮＯＴ回路とを組み合わせた論理回
路としての機能を有することが可能である。回路５１４の第１の入力端子は、配線１１３
と接続され、回路５１４の第２の入力端子は配線１１１と接続され、回路５１４の出力端
子は、トランジスタ４０１＿１のゲート、トランジスタ４０１＿２のゲート、及び／又は
、トランジスタ４０２のゲートと接続される。

回路５００の別の例について、図２０（Ｈ）を参照して説明する。回路５００は、回路５
２４を有する。回路５２４は、２入力のＮＯＲ回路としての機能を有することが可能であ
る。回路５２４の第１の入力端子は、配線１１３と接続され、回路５２４の第２の入力端
子は、配線１１１と接続され、回路５２４の出力端子は、トランジスタ４０１＿１のゲー
ト、トランジスタ４０１＿２のゲート、及び／又は、トランジスタ４０２のゲートと接続
される。

次に、図２０（Ａ）〜（Ｈ）に示す回路５０１＿１〜５０１＿２、回路５０２、回路５０
３、回路５１１＿１〜５１１＿２、回路５１２、回路５１３、回路５１４、回路５２１＿
１〜５２１＿２、回路５２２、及び回路５２３、回路５２４の一例について、図２１（Ａ
）〜（Ｆ）、及び図２２（Ａ）〜（Ｄ）を参照して説明する。ただし、回路５０１＿１〜
５０１＿２、回路５０２、回路５０３、回路５１１＿１〜５１１＿２、回路５１２、回路
５１３、回路５１４、回路５２１＿１〜５２１＿２、回路５２２、回路５２３、回路５２
４としては、他にも様々な構成を用いることが可能である。

図２１（Ａ）の回路は、第１端子が配線１１４と接続され、第２端子が出力端子５９１と
接続され、ゲートが配線１１４と接続されるトランジスタ５３１と、第１端子が配線１１
８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９２と接続さ
れるトランジスタ５３２を有する。図２１（Ａ）の回路は、回路５０１＿１、５０１＿２
、及び／又は、回路５０２などに適用することが可能である。よって、出力端子５９１は
、ノード２１、ノード２２、又はノード３１などと接続されることが可能である。又は、
入力端子５９２は、ノード１１、ノード１２、又は配線１１１などと接続されることが可
能である。

図２１（Ｂ）の回路は、第１端子が配線１１４と接続され、第２端子がトランジスタ５３
３のゲートと接続され、ゲートが配線１１４と接続されるトランジスタ５３１と、第１端
子が配線１１８と接続され、第２端子がトランジスタ５３３のゲートと接続され、ゲート
が入力端子５９２と接続されるトランジスタ５３２と、第１端子が配線１１４と接続され
、第２端子が出力端子５９１と接続されるトランジスタ５３３と、第１端子が配線１１８
と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９２と接続され
るトランジスタ５３４とを有する。図２１（Ｂ）の回路は、回路５０１＿１、５０１＿２
、及び／又は、回路５０２などに適用することが可能である。よって、出力端子５９１は
、ノード２１、ノード２２、又はノード３１などと接続されることが可能である。又は、
入力端子５９２は、ノード１１、ノード１２、又は配線１１１などと接続されることが可
能である。

図２１（Ｃ）の回路は、第１端子が配線１１４と接続され、第２端子が出力端子５９１と
接続され、ゲートが配線１１４と接続されるトランジスタ５４１と、第１端子が配線１１
８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９２と接続さ
れるトランジスタ５４２と、第１端子が配線１１８と接続され、第２端子が出力端子５９
１と接続され、ゲートが入力端子５９３と接続されるトランジスタ５４３とを有する。図
２１（Ｃ）の回路は、回路５０３、回路５２１＿１、回路５２１＿２、回路５２２、又は
回路５２４などに適用することが可能である。よって、出力端子５９１は、トランジスタ
４０１＿１〜４０１＿２のゲートとトランジスタ４０２のゲートとの接続箇所、ノード２
１、ノード２２、又はノード３１などと接続されることが可能である。又は、入力端子５
９２〜５９３は、ノード１１、ノード１２、配線１１１、又は配線１１３などと接続され
ることが可能である。

図２１（Ｄ）の回路は、第１端子が配線１１４と接続され、第２端子がトランジスタ５４
４のゲートと接続され、ゲートが配線１１４と接続されるトランジスタ５４１と、第１端
子が配線１１８と接続され、第２端子がトランジスタ５４４のゲートと接続され、ゲート
が入力端子５９２と接続されるトランジスタ５４２と、第１端子が配線１１８と接続され
、第２端子がトランジスタ５４４のゲートと接続され、ゲートが入力端子５９３と接続さ
れるトランジスタ５４３と、第１端子が配線１１４と接続され、第２端子が出力端子５９
１と接続されるトランジスタ５４４と、第１端子が配線１１８と接続され、第２端子が出
力端子５９１と接続され、ゲートが入力端子５９２と接続されるトランジスタ５４５と、
第１端子が配線１１８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力
端子５９３と接続されるトランジスタ５４６とを有する。図２１（Ｄ）の回路は、回路５
０３、回路５２１＿１、回路５２１＿２、回路５２２、又は回路５２４などに適用するこ
とが可能である。よって、出力端子５９１は、トランジスタ４０１＿１〜４０１＿２のゲ
ートとトランジスタ４０２のゲートとの接続箇所、ノード２１、ノード２２、又はノード
３１などと接続されることが可能である。又は、入力端子５９２〜５９３は、ノード１１
、ノード１２、配線１１１、又は配線１１３などと接続されることが可能である。

図２１（Ｅ）の回路は、第１端子が配線１１４と接続され、第２端子が出力端子５９１と
接続され、ゲートが配線１１４と接続されるトランジスタ５４１と、第１端子が配線１１
８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９２と接続さ
れるトランジスタ５４２と、第１端子が配線１１８と接続され、第２端子が出力端子５９
１と接続され、ゲートが入力端子５９３と接続されるトランジスタ５４３と、第１端子が
配線１１８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９５
と接続されるトランジスタ５４７とを有する。図２１（Ｅ）の回路は、回路５２３などに
適用することが可能である。よって、出力端子５９１は、トランジスタ４０１＿１〜４０
１＿２のゲートとトランジスタ４０２のゲートとの接続箇所などと接続されることが可能
である。又は、入力端子５９２〜５９４は、ノード１１、ノード１２、又は配線１１３な
どと接続されることが可能である。

図２１（Ｆ）の回路は、第１端子が配線１１４と接続され、第２端子がトランジスタ５４
４のゲートと接続され、ゲートが配線１１４と接続されるトランジスタ５４１と、第１端
子が配線１１８と接続され、第２端子がトランジスタ５４４のゲートと接続され、ゲート
が入力端子５９２と接続されるトランジスタ５４２と、第１端子が配線１１８と接続され
、第２端子がトランジスタ５４４のゲートと接続され、ゲートが入力端子５９３と接続さ
れるトランジスタ５４３と、第１端子が配線１１８と接続され、第２端子がトランジスタ
５４４のゲートと接続され、ゲートが入力端子５９４と接続されるトランジスタ５４７と
、第１端子が配線１１４と接続され、第２端子が出力端子５９５と接続されるトランジス
タ５４４と、第１端子が配線１１８と接続され、第２端子が出力端子５９５と接続され、
ゲートが入力端子５９２と接続されるトランジスタ５４５と、第１端子が配線１１８と接
続され、第２端子が出力端子５９５と接続され、ゲートが入力端子５９３と接続されるト
ランジスタ５４６と、第１端子が配線１１８と接続され、第２端子が出力端子５９５と接
続され、ゲートが入力端子５９４と接続されるトランジスタ５４８とを有する。図２１（
Ｆ）の回路は、回路５２３などに適用することが可能である。よって、出力端子５９５は
、トランジスタ４０１＿１〜４０１＿２のゲートとトランジスタ４０２のゲートとの接続
箇所などと接続されることが可能である。又は、入力端子５９２〜５９４は、ノード１１
、ノード１２、又は配線１１３などと接続されることが可能である。

図２２（Ａ）の回路は、第１端子が入力端子５９２と接続され、第２端子がトランジスタ
５５３のゲートと接続され、ゲートが入力端子５９２と接続されるトランジスタ５５１と
、第１端子が配線１１８と接続され、第２端子がトランジスタ５５３のゲートと接続され
、ゲートが入力端子５９３と接続されるトランジスタ５５２と、第１端子が入力端子５９
２と接続され、第２端子が出力端子５９１と接続されるトランジスタ５５３と、第１端子
が配線１１８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９
３と接続されるトランジスタ５５４とを有する。図２２（Ａ）の回路は、回路５１１＿１
、回路５１１＿２、回路５１２、及び／又は、回路５１４などに適用することが可能であ
る。よって、出力端子５９１は、ノード２１、ノード２２、又はノード３１などと接続さ
れることが可能である。又は、入力端子５９２は、配線１１３などと接続されることが可
能である。又は、入力端子５９３は、ノード１１、ノード１２、又は配線１１１などと接
続されることが可能である。

図２２（Ｂ）の回路は、第１端子が入力端子５９２と接続され、第２端子がトランジスタ
５５３のゲートと接続され、ゲートが入力端子５９２と接続されるトランジスタ５５１と
、第１端子が配線１１８と接続され、第２端子がトランジスタ５５３のゲートと接続され
、ゲートが入力端子５９３と接続されるトランジスタ５５２と、第１端子が入力端子５９
２と接続され、第２端子が出力端子５９１と接続されるトランジスタ５５３と、第１端子
が配線１１８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力端子５９
３と接続されるトランジスタ５５４と、第１端子が配線１１８と接続され、第２端子がト
ランジスタ５５３のゲートと接続され、ゲートが入力端子５９４と接続されるトランジス
タ５５５と、第１端子が配線１１８と接続され、第２端子が出力端子５９１と接続され、
ゲートが入力端子５９４と接続されるトランジスタ５５６とを有する。図２２（Ｂ）の回
路は、回路５１３などに適用することが可能である。よって、出力端子５９１は、トラン
ジスタ４０１＿１〜４０１＿２のゲートとトランジスタ４０２のゲートとの接続箇所など
と接続されることが可能である。又は、入力端子５９２は、配線１１３などと接続される
ことが可能である。又は、入力端子５９３〜５９４は、ノード１１、又はノード１２など
と接続されることが可能である。

図２２（Ｃ）の回路は、第１端子が配線１１８と接続され、第２端子が出力端子５９１と
接続され、ゲートが入力端子５９３と接続されるトランジスタ５６１と、一方の電極が入
力端子５９２と接続され、他方の電極が出力端子５９１と接続される容量素子５６２とを
有する。図２２（Ｃ）の回路は、回路５１１＿１、回路５１１＿２、回路５１２、及び／
又は、回路５１４などに適用することが可能である。よって、出力端子５９１は、ノード
２１、ノード２２、ノード３１、又はトランジスタ４０１＿１〜４０１＿２のゲートとト
ランジスタ４０２のゲートとの接続箇所などと接続されることが可能である。又は、入力
端子５９２は、配線１１３などと接続されることが可能である。又は、入力端子５９３は
、ノード１１、ノード１２、又は配線１１１などと接続されることが可能である。

図２２（Ｄ）の回路は、第１端子が配線１１８と接続され、第２端子が出力端子５９１と
接続され、ゲートが入力端子５９３と接続されるトランジスタ５６１と、一方の電極が入
力端子５９２と接続され、他方の電極が出力端子５９１と接続される容量素子５６２と、
第１端子が配線１１８と接続され、第２端子が出力端子５９１と接続され、ゲートが入力
端子５９４と接続されるトランジスタ５６３とを有する。図２２（Ｄ）の回路は、図２０
Ｄに示す回路５１３などに適用することが可能である。よって、出力端子５９１は、トラ
ンジスタ４０１＿１〜４０１＿２のゲートとトランジスタ４０２のゲートとの接続箇所な
どと接続されることが可能である。又は、入力端子５９２は、配線１１３などと接続され
ることが可能である。又は、入力端子５９３〜５９４は、ノード１１、又はノード１２な
どと接続されることが可能である。

なお、回路構成は、図２１（Ａ）〜（Ｆ）、及び図２２（Ａ）〜（Ｄ）に限定されない。
例えば、図２２（Ｅ）に示すように、トランジスタの各端子は、別々の配線又は別々の端
子と接続されることが可能である。又は、図２２（Ｅ）の一例では、トランジスタ５５１
の第１端子は、配線５８１と接続され、トランジスタ５５３の第１端子は、配線５８２と
接続され、トランジスタ５５２の第１端子は、配線５８３と接続され、トランジスタ５５
４の第１端子は、配線５８４と接続される。これらのトランジスタの各端子と接続される
配線（例えば配線５８１〜５８４）は、様々な配線、又は様々なノードと接続されること
が可能である。又は、これらのトランジスタの各端子と接続される配線は、電圧又は信号
などが入力されることが可能であり、電源線又は信号線として機能することが可能である
。別の例として、図２２（Ｆ）に示すように、ダイオード接続されるトランジスタの代わ
りに抵抗素子、又はダイオードなどの別の素子を用いることが可能である。トランジスタ
５３１の代わりとして、素子５３５が用いられる。素子５３５の一方の端子は配線１１４
と接続され、素子５３５の他方の端子は出力端子５９１と接続される。素子５３５は、抵
抗成分を有する素子（例えばトランジスタ、抵抗素子、又はダイオードなど）としての機
能を有する。別の例として、図２２（Ｇ）に示すように、容量素子としては、トランジス
タ、又はＭＩＳ容量を用いることが可能である。容量素子５６２としては、トランジスタ
５６２Ａが用いられる。トランジスタ５６２Ａの第１端子及び第２端子は、出力端子５９
１と接続され、トランジスタ５６２Ａのゲートは入力端子５９２と接続される。

次に、回路２００の別の一例について、図２３（Ａ）を参照して説明する。回路２００は
、回路６００を有することが可能である。回路６００は、回路２００の一部を示す。なお
、図２３（Ａ）には、一例として回路２００が回路３００、回路４００、及び回路６００
を有する場合の構成を示す。回路３００と回路４００と回路６００とは、回路の一部又は
全部が共有されることが可能である。回路６００は、一例として、一つ又は複数のトラン
ジスタを有することが可能である。これらのトランジスタは、トランジスタ１０１＿１〜
１０１＿２と同じ極性であることが好ましい。ただし、これに限定されない。

回路６００は、一例として、配線１１７、配線１１８、ノード１１、ノード１２、及び配
線１１１と接続される。ただし、これに限定されず、回路６００は、その構成に応じて、
他にも、様々な配線、様々なノード、又は様々な端子と接続されることが可能である。

回路６００は、一例として、信号ＲＥに応じて、配線１１８とノード１１との導通状態、
配線１１８とノード１２との導通状態、及び／又は、配線１１８と配線１１１との導通状
態を制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの信号、又は信号ＣＫ
２などの電圧が供給される場合、回路６００は、配線１１８に供給される電圧又は信号な
どを、ノード１１、ノード１２、及び／又は、配線１１１に供給するタイミングを制御す
る機能を有する。又は、回路６００は、配線１１１の電圧を例えばＶ１に減少させるタイ
ミングを制御する機能を有する。以上のように、回路６００は、制御回路、リセット動作
を行う回路、又はスイッチなどとしての機能を有する。ただし、これに限定されず、回路
６００は他にも様々な機能を有することが可能である。なお、回路６００は、上記の機能
のすべてを有する必要はない。

次に、図２３（Ａ）の回路６００の動作の一例について、図２のタイミングチャートを参
照して説明する。

期間Ａ１〜Ｂ１、期間Ｄ１〜Ｅ１、期間Ａ２〜Ｂ２、及び期間Ｄ２〜Ｅ２において、信号
ＲＥがロウレベルなので、回路６００は、信号又は電圧などをノード１１、ノード１２、
及び配線１１１に供給しない場合が多い。ただし、これに限定されない。例えば、期間Ａ
１、期間Ｄ１〜Ｅ１、期間Ａ２、及び／又は、期間Ｄ２〜Ｅ２においては、回路６００は
、電圧Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び／又は、配線１１１に
供給することが可能である。

期間Ｃ１、及び期間Ｃ２において、信号ＲＥがハイレベルになるので、回路６００は、電
圧Ｖ１又はロウレベルの信号をノード１１、ノード１２、及び／又は、配線１１１に供給
することが可能である。ただし、これに限定されず、回路６００は、電圧又は信号などを
ノード１１、ノード１２、及び／又は、配線１１１に供給しないことが可能である。

次に、回路６００の具体例について、図２３（Ｂ）を参照して説明する。回路６００は、
トランジスタ６０１＿１〜６０１＿２という複数のトランジスタ、及びトランジスタ６０
２を有する。ただし、これに限定されず、回路６００は、トランジスタ６０１＿１〜６０
１＿２、及びトランジスタ６０２のいずれか一、又は二つ以上のトランジスタのみを有す
ることが可能である。トランジスタ６０１＿１〜６０１＿２という複数のトランジスタ、
及びトランジスタ６０２は、トランジスタ１０１＿１〜１０１＿２と同じ極性であること
が好ましく、Ｎチャネル型であるものとする。ただし、これに限定されず、トランジスタ
６０１＿１〜６０１＿２という複数のトランジスタ、及びトランジスタ６０２は、Ｐチャ
ネル型であることが可能である。

トランジスタ６０１＿１の第１端子は、配線１１８と接続され、トランジスタ６０１＿１
の第２端子は、ノード１１と接続され、トランジスタ６０１＿１のゲートは、配線１１７
と接続される。トランジスタ６０１＿２の第１端子は、配線１１８と接続され、トランジ
スタ６０１＿２の第２端子は、ノード１２と接続され、トランジスタ６０１＿１のゲート
は、配線１１７と接続される。トランジスタ６０２の第１端子は、配線１１８と接続され
、トランジスタ６０２の第２端子は、配線１１１と接続され、トランジスタ６０２のゲー
トは、配線１１７と接続される。

トランジスタ６０１＿１は、一例として、配線１１８とノード１１との導通状態を制御す
る機能を有する。又は、トランジスタ６０１＿１は、配線１１８の電圧をノード１１に供
給するタイミングを制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの電圧
、又は信号ＣＫ２などの信号が供給される場合、トランジスタ６０１＿１は、配線１１８
に供給される電圧又は信号などを、ノード１１に供給するタイミングを制御する機能を有
する。以上のように、トランジスタ６０１＿１は、スイッチとしての機能を有することが
可能である。ただし、これに限定されず、トランジスタ６０１＿１は、他にも様々な機能
を有することが可能である。なお、トランジスタ６０１＿１は、上記の機能のすべてを有
する必要はない。

トランジスタ６０１＿２は、一例として、配線１１８とノード１２との導通状態を制御す
る機能を有する。又は、トランジスタ６０１＿２は、配線１１８の電圧をノード１２に供
給するタイミングを制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの電圧
、又は信号ＣＫ２などの信号が供給される場合、トランジスタ６０１＿２は、配線１１８
に供給される電圧又は信号などを、ノード１２に供給するタイミングを制御する機能を有
する。以上のように、トランジスタ６０１＿２は、スイッチとしての機能を有することが
可能である。ただし、これに限定されず、トランジスタ６０１＿２は、他にも様々な機能
を有することが可能である。なお、トランジスタ６０１＿２は、上記の機能のすべてを有
する必要はない。

トランジスタ６０２は、一例として、配線１１８と配線１１１との導通状態を制御する機
能を有する。又は、トランジスタ６０２は、配線１１８の電圧を配線１１１に供給するタ
イミングを制御する機能を有する。例えば、配線１１８に、電圧Ｖ１などの電圧、又は信
号ＣＫ２などの信号が供給される場合、トランジスタ６０２は、配線１１８に供給される
電圧又は信号などを、配線１１１に供給するタイミングを制御する機能を有する。以上の
ように、トランジスタ６０２は、スイッチとしての機能を有することが可能である。ただ
し、これに限定されず、トランジスタ６０２は、他にも様々な機能を有することが可能で
ある。なお、トランジスタ６０２は、上記の機能のすべてを有する必要はない。

次に、図２３（Ａ）の半導体装置の動作の一例について説明する。なお図２３（Ａ）の半
導体装置の動作は、図１６（Ａ）の半導体装置の動作と同じ部分があるため、図１６（Ｂ
）のタイミングチャートを適宜参照して説明する。なお、期間Ａ１における半導体装置の
動作の模式図を図４４（Ａ）に示し、期間Ｂ１における半導体装置の動作の模式図を図４
４（Ｂ）に示し、期間Ｃ１における半導体装置の動作の模式図を図４５（Ａ）に示し、期
間Ｄ１及び期間Ｅ１における半導体装置の動作の模式図を図４５（Ｂ）に示す。なお、期
間Ａ２における半導体装置の動作の模式図を図４６（Ａ）に示し、期間Ｂ２における半導
体装置の動作の模式図を図４６（Ｂ）に示し、期間Ｃ２における半導体装置の動作の模式
図を図４７（Ａ）に示し、期間Ｄ２及び期間Ｅ２における半導体装置の動作の模式図を図
４７（Ｂ）に示す。なお、図４５〜図４７には、回路３００として図６（Ｂ）の構成を用
い、回路４００として図１６（Ａ）の半導体装置を用い、回路６００として図２３（Ｂ）
の構成を用いた場合について示す。

期間Ａ１〜Ｂ１、期間Ｄ１〜Ｅ１、期間Ａ２〜Ｂ２、及び期間Ｄ２〜Ｅ２において、信号
ＲＥはロウレベルになるので、トランジスタ６０１＿１〜６０１＿２、及びトランジスタ
６０２はオフになる。よって、配線１１８とノード１１、配線１１８とノード１２、及び
配線１１８と配線１１１とは、非導通状態になる。

期間Ｃ１、及び期間Ｃ２において、信号ＲＥはハイレベルになるので、トランジスタ６０
１＿１〜６０１＿２、及びトランジスタ６０２はオンになる。よって、配線１１８とノー
ド１１、配線１１８とノード１２、及び配線１１８と配線１１１とは、導通状態になる。

なお、トランジスタ６０１＿１のチャネル幅とトランジスタ６０１＿２のチャネル幅とは
おおむね等しいことが好ましい。こうすることによって、期間Ｔ１におけるノード１１の
電圧の変化と、期間Ｔ２におけるノード１２の電圧の変化とをおおむね等しくすることが
できる。よって、信号ＯＵＴの波形をおおむね等しくすることができる。ただし、これに
限定されず、トランジスタ６０１＿１のチャネル幅とトランジスタ６０１＿２のチャネル
幅とは、異なることが可能である。

なお、トランジスタ６０１＿１のチャネル幅、及びトランジスタ６０１＿２のチャネル幅
は、１００μｍ〜３０００μｍであることが好ましい。より好ましくは、３００μｍ〜２
０００μｍであることが好ましい。さらに好ましくは、３００μｍ〜１０００μｍである
ことが好ましい。ただし、これに限定されない。

なお、トランジスタ６０２のチャネル幅は、５００μｍ〜５０００μｍであることが好ま
しい。より好ましくは、１０００μｍ〜３０００μｍであることが好ましい。さらに好ま
しくは、２０００μｍ〜３０００μｍであることが好ましい。ただし、これに限定されな
い。

なお、回路６００は、トランジスタ６０１＿１〜６０１＿２、及びトランジスタ６０２の
すべてを有する必要はない。これらのトランジスタのうち、一つ又は二つのトランジスタ
を有することが可能である。

なお、図２３（Ｃ）に示すように、トランジスタ６０１＿１の第１端子、トランジスタ６
０１＿２の第１端子、及びトランジスタ６０２の第１端子は、別々の配線と接続されるこ
とが可能である。図２３（Ｃ）の一例では、配線１１８は、配線１１８Ｇ〜１１８Ｉとい
う複数の配線に分割される。そして、トランジスタ６０１＿１の第１端子は配線１１８Ｇ
と接続され、トランジスタ６０１＿２の第１端子は配線１１８Ｈと接続され、トランジス
タ６０２の第１端子は配線１１８Ｉと接続される。ただし、これに限定されず、トランジ
スタ６０１＿１の第１端子、トランジスタ６０１＿２の第１端子、及びトランジスタ６０
２の第１端子は、様々な配線、又は様々なノードと接続されることが可能である。なお、
配線１１８Ｇ〜１１８Ｉは、配線１１８と同様の機能を有することが可能である。よって
、配線１１８Ｇ〜１１８Ｉには電圧Ｖ１などの電圧を入力することが可能であり、電源線
として機能することが可能である。ただし、これに限定されず、配線１１８Ｇ〜１１８Ｉ
には、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。

なお、図２３（Ｄ）に示すように、トランジスタ６０１＿１を、一方の端子（以下、正極
ともいう）がノード１１と接続され、他方の端子（以下、負極ともいう）が配線１１８と
接続されるダイオード６０１ａ＿１と置き換えることが可能である。同様に、トランジス
タ６０１＿２を、一方の端子（以下、正極ともいう）がノード１２と接続され、他方の端
子（以下、負極ともいう）が配線１１８と接続されるダイオード６０１ａ＿２と置き換え
ることが可能である。同様に、トランジスタ６０２を、一方の端子（以下、正極ともいう
）が配線１１１と接続され、他方の端子（以下、負極ともいう）が配線１１８と接続され
るダイオード６０２ａと置き換えることが可能である。ただし、これに限定されない。例
えば、図２３（Ｅ）に示すように、トランジスタ６０１＿１の第１端子がノード１１に接
続されることによって、トランジスタ６０１＿１はダイオード接続される構成とすること
が可能である。同様に、トランジスタ６０１＿２の第１端子がノード１２に接続されるこ
とによって、トランジスタ６０１＿２はダイオード接続される構成とすることが可能であ
る。同様に、トランジスタ６０２の第１端子が配線１１１に接続されることによって、ト
ランジスタ６０２はダイオード接続される構成とすることが可能である。

なお、図２３（Ｄ）〜（Ｅ）と同様に、図２３（Ｂ）〜（Ｃ）で述べる構成においても、
トランジスタ（例えばトランジスタ６０１＿１〜６０１＿２、又はトランジスタ６０２）
をダイオードに置き換えることが可能であり、ダイオード接続することが可能である。

ここで、実施の形態１〜実施の形態３で述べる内容を組み合わせる場合の半導体装置の一
例を図４８〜図４９に示す。ただし、これに限定されず、他にも実施の形態１〜実施の形
態４で述べる内容を組み合わせて、半導体装置を様々な構成とすることが可能である。

図４８の半導体装置は、回路１００及び回路２００を有し、回路２００は、回路３００、
回路４００、及び回路６００を有し、回路４００は、回路５００を有する。図４８の半導
体装置では、回路１００として、図１（Ａ）に示す構成が用いられる。回路２００が有す
る回路３００として、図６（Ｂ）に示す構成が用いられる。回路２００が有する回路４０
０として、図１６（Ａ）に示す構成が用いられる。回路２００が有する回路６００として
、図２３（Ｂ）に示す構成が用いられる。回路４００が有する回路５００として、図２０
（Ａ）に示す構成が用いられる。回路５００が有する回路５０１＿１〜５０１＿２及び回
路５０２としては、図２１（Ａ）の構成が用いられる。

図４９の半導体装置では、回路１００として、図１（Ａ）に示す構成が用いられる。回路
２００が有する回路３００として、図１２（Ａ）に示す構成が用いられる。回路２００が
有する回路４００として、図１８（Ａ）に示す構成が用いられる。回路２００が有する回
路６００として、図２３（Ｂ）に示す構成が用いられる。回路４００が有する回路５００
として、図２１（Ｄ）に示す構成が用いられる。

図５０の半導体装置では、回路１００として、図１（Ａ）に示す構成が用いられる。回路
２００が有する回路３００として、図１２（Ａ）に示す構成が用いられる。回路２００が
有する回路４００として、図１７（Ｂ）に示す構成が用いられる。回路２００が有する回
路６００として、図２３（Ｂ）に示す構成が用いられる。回路４００が有する回路５００
として、図２２（Ａ）に示す構成が用いられる。

なお、一例として、図４８に示す半導体装置の動作について説明する。期間Ａ１において
、信号ＳＰ１がハイレベルになる。すると、トランジスタ３０１＿１がオンになるので、
配線１１５＿１とノード１１とが導通状態になる。よって、ハイレベルの信号ＳＰ１がノ
ード１１に供給されるので、ノード１１の電圧が上昇する。このとき、トランジスタ１０
１＿１がオンになるので、配線１１８と配線１１１とが導通状態になる。ロウレベルの信
号ＣＫ１が配線１１１に供給されるので、配線１１１の電圧が減少する。一方で、信号Ｓ
Ｐ２がロウレベルになる。すると、トランジスタ３０１＿２がオフになる。ここでは、ノ
ード１２の電圧の初期値がＶ１とすると、ノード１２の電圧がＶ１のままになる。このと
き、回路５０１＿１において、トランジスタ５３２Ａがオンになるので、配線１１８とト
ランジスタ４０１＿１のゲートとは導通状態になる。よって、電圧Ｖ１がトランジスタ４
０１＿１のゲートに供給されるので、トランジスタ４０１＿１のゲートの電圧が減少する
。すると、トランジスタ４０１＿１はオフになるので、配線１１８とノード１１とは非導
通状態になる。回路５０１＿２において、トランジスタ５３２Ｂがオフになるので、配線
１１８とトランジスタ４０１＿２のゲートとは非導通状態になる。よって、電圧Ｖ２がト
ランジスタ５３１Ｂを介してトランジスタ４０１＿２のゲートに供給されるので、トラン
ジスタ４０１＿２のゲートの電圧が上昇する。すると、トランジスタ４０１＿２はオンに
なるので、配線１１８とノード１２とは導通状態になる。よって、電圧Ｖ１がノード１２
に供給される。回路５０２において、トランジスタ５３２Ｃがオフになるので、配線１１
８とトランジスタ４０２のゲートとは非導通状態になる。よって、電圧Ｖ２がトランジス
タ５３１Ｃを介してトランジスタ４０２のゲートに供給されるので、トランジスタ４０２
のゲートの電圧が上昇する。すると、トランジスタ４０２はオンになるので、配線１１８
と配線１１１とは導通状態になる。よって、電圧Ｖ１が配線１１１に供給される。

期間Ｂ１において、ノード１１はＶ２＋Ｖｔｈ１０１＿１＋Ｖｘのままとなり、ノード１
２はおおむねＶ１のままになる。よって、トランジスタ１０１＿１はオンのままになるの
で、配線１１２と配線１１１とは導通状態のままになる。すると、ハイレベルの信号ＣＫ
１が配線１１１に供給されるので、配線１１１の電圧が上昇する。このとき、回路５０１
＿１では、期間Ａ１と同様に、トランジスタ５３２Ａがオンのままになる。よって、トラ
ンジスタ４０１＿１はオフのままになる。回路５０１＿１では、期間Ａ１と同様に、トラ
ンジスタ５３２Ｂがオフのままになる。よって、トランジスタ４０１＿２はオンのままに
なる。回路５０２では、トランジスタ５３２Ｃがオンになるので、配線１１８とトランジ
スタ４０２のゲートとが導通状態になる。よって、電圧Ｖ１がトランジスタ４０２のゲー
トに供給されるので、トランジスタ４０２のゲートの電圧が減少する。すると、トランジ
スタ４０２がオフになるので、配線１１８と配線１１１とは非導通状態になる。

期間Ｃ１、及び期間Ｃ２では、信号ＲＥがハイレベルになる。すると、トランジスタ６０
１＿１、トランジスタ６０１＿２、及びトランジスタ６０２はオンになるので、配線１１
８とノード１１とが導通状態になり、配線１１８とノード１２とは導通状態になり、配線
１１８と配線１１１とは導通状態になる。よって、電圧Ｖ１は、ノード１１、ノード１２
、及び配線１１１に供給されるので、ノード１１の電圧、ノード１２の電圧、及び配線１
１１の電圧は減少する。このとき、回路５０１＿１では、トランジスタ５３２Ａがオフに
なるので、配線１１８とトランジスタ４０１＿１のゲートとが非導通状態になる。よって
、電圧Ｖ２がトランジスタ５３１Ａを介してトランジスタ４０１＿１のゲートに供給され
るので、トランジスタ４０１＿１のゲートの電圧が上昇する。すると、トランジスタ４０
１＿１がオンになるので、配線１１８とノード１１とが導通状態になる。回路５０１＿２
において、期間Ａ１と同様に、トランジスタ５３２Ｂがオフのままになる。よって、トラ
ンジスタ４０１＿２はオンのままになる。回路５０２では、期間Ａ１と同様に、トランジ
スタ５３２Ｃがオフのままになる。よって、トランジスタ４０２はオンのままになる。

期間Ｄ１〜Ｅ１、及び期間Ｄ２〜Ｅ２では、トランジスタ４０１＿１、トランジスタ４０
１＿２、及びトランジスタ４０２はオンになるので、配線１１８とノード１１とは導通状
態になり、配線１１８とノード１２とは導通状態になり、配線１１８と配線１１１とは導
通状態になる。よって、電圧Ｖ１は、ノード１１、ノード１２、及び配線１１１に供給さ
れるので、ノード１１の電圧、ノード１２の電圧、及び配線１１１の電圧はおおむねＶ１
に維持される。このとき、回路５０１＿１では、期間Ｃ１と同様に、トランジスタ５３２
Ａがオフになる。よって、トランジスタ４０１＿１がオンになる。回路５０１＿２におい
て、期間Ａ１と同様に、トランジスタ５３２Ｂがオフのままになる。よって、トランジス
タ４０１＿２はオンのままになる。回路５０２では、期間Ａ１と同様に、トランジスタ５
３２Ｃがオフのままになる。よって、トランジスタ４０２はオンのままになる。

期間Ａ２において、信号ＳＰ１がロウレベルになる。すると、トランジスタ３０１＿２が
オフになる。ここでは、ノード１１の電圧の初期値がＶ１とすると、ノード１１の電圧が
Ｖ１のままになる。一方で、信号ＳＰ２がハイレベルになる。すると、トランジスタ３０
１＿２がオンになるので、配線１１５＿２とノード１２とが導通状態になる。よって、ハ
イレベルの信号ＳＰ２がノード１２に供給されるので、ノード１２の電圧が上昇する。こ
のとき、トランジスタ１０１＿２がオンになるので、配線１１８と配線１１１とが導通状
態になる。よって、ロウレベルの信号ＣＫ１が配線１１１に供給されるので、配線１１１
の電圧が減少する。このとき、回路５０１＿１において、期間Ｃ１と同様に、トランジス
タ５３２Ａがオフになる。よって、トランジスタ４０１＿１がオンになる。回路５０１＿
２において、トランジスタ５３２Ｂがオンになるので、配線１１８とトランジスタ４０１
＿２のゲートとが導通状態になる。よって、電圧Ｖ１がトランジスタ５３１Ｂを介してト
ランジスタ４０１＿２のゲートに供給されるので、トランジスタ４０１＿２のゲートの電
圧が減少する。すると、トランジスタ４０１＿２がオフになるので、配線１１８とノード
１２とは非導通状態になる。回路５０２において、期間Ａ１と同様に、トランジスタ５３
２Ｃがオフになる。よって、トランジスタ４０２がオフになる。

期間Ｂ２において、ノード１１はおおむねＶ１のままとなり、ノード１２はＶ２＋Ｖｔｈ
１０１＿２＋Ｖｘのままになる。よって、トランジスタ１０１＿２はオンのままになるの
で、配線１１２と配線１１１とは導通状態のままになる。すると、ハイレベルの信号ＣＫ
１が配線１１１に供給されるので、配線１１１の電圧が上昇する。このとき、回路５０１
＿１では、期間Ａ２と同様に、トランジスタ５３２Ａがオフのままになる。よって、トラ
ンジスタ４０１＿１はオンのままになる。回路５０１＿２では、期間Ａ２と同様に、トラ
ンジスタ５３２Ｂがオンのままになる。よって、トランジスタ４０１＿２はオフのままに
なる。回路５０２では、期間Ｂ１と同様に、トランジスタ５３２Ｃがオンになる。よって
、トランジスタ４０２がオフになる。

さらに、図４９に示す半導体装置の動作検証を行った。検証結果について図５１に示す。
図５１は、本実施の形態の半導体装置の計算結果を示す図である。なお検証は、ＳＰＩＣ
Ｅシミュレータを用いて行った。また、比較例として図４９に示す半導体装置のトランジ
スタ１０１＿２、トランジスタ３０１＿２、トランジスタ３０３＿１、トランジスタ３０
３＿２、トランジスタ４０１＿２、トランジスタ５５５、トランジスタ５５６、及びトラ
ンジスタ６０１＿２を設けない回路構成の半導体装置についても動作検証を行った。また
、検証は、Ｖｄｄ＝３０Ｖ、Ｖｓｓ＝０Ｖ、クロック周波数＝２５ｋＨｚ（１周期＝２０
μｓｅｃ）、各トランジスタの移動度＝１ｃｍ^２／Ｖｓ、各トランジスタの閾値電圧＝５
Ｖ、出力容量＝５０ｐＦとして行った。

図５１（Ａ）は、比較例の半導体装置における検証結果のタイミングチャートである。図
５１（Ａ）に示すように、比較例の半導体装置では、期間Ｔ１及び期間Ｔ２ともノードｎ
１の電圧に従ってトランジスタ１０１＿１がオンになり、配線１１２と配線１１１とは、
トランジスタ１０１＿１を介して導通状態になり、信号ＣＫ１が配線１１２からトランジ
スタ１０１＿１を介して配線１１１に供給される。

図５１（Ｂ）は、図４８に示す半導体装置における検証結果のタイミングチャートである
。図５１（Ｂ）に示すように、図４８に示す半導体装置は、期間Ｔ１では、信号ＳＥＬ１
に従ってノード１１の電圧が変化し、ノード１１の電圧に従ってトランジスタ１０１＿１
がオンになり、配線１１２と配線１１１とは、トランジスタ１０１＿１を介して導通状態
になり、信号ＣＫ１が配線１１２からトランジスタ１０１＿１を介して配線１１１に供給
され、期間Ｔ２では、信号ＳＥＬ２に従ってノード１２の電圧が変化し、ノード１２の電
圧に従ってトランジスタ１０１＿２がオンになり、配線１１２と配線１１１とは、トラン
ジスタ１０１＿１を介して導通状態になり、信号ＣＫ１が配線１１２からトランジスタ１
０１＿１を介して配線１１１に供給される。よって図４９に示すように、本実施の形態の
半導体装置では、各期間で異なるトランジスタをオンにして動作することにより、各トラ
ンジスタがオンになる回数及びオンになる時間を低減することができることがわかる。

（実施の形態４）
本実施の形態では、表示装置、及び表示装置が有するシフトレジスタの一例について説明
する。当該シフトレジスタは、実施の形態１〜実施の形態３の半導体装置を有することが
可能である。なお、シフトレジスタを、半導体装置、又はゲートドライバを示すことが可
能である。なお、実施の形態１〜実施の形態３で述べる内容は、その説明を省略する。な
お、実施の形態１〜実施の形態３で述べる内容は、本実施の形態で述べる内容と自由に組
み合わせることができる。

まず、図２６（Ａ）〜（Ｄ）を参照して、表示装置の一例について説明する。図２６（Ａ
）の表示装置は、回路１００１、回路１００２、回路１００３＿１、画素部１００４、及
び端子１００５を有する。画素部１００４には、回路１００３＿１から複数の配線が延伸
して配置されることが可能である。当該複数の配線は、ゲート信号線又は走査線としての
機能を有することが可能である。又は、画素部１００４には、回路１００２又は端子１０
０５から複数の配線が延伸して配置されることが可能である。当該複数の配線は、ビデオ
信号線又はデータ線としての機能を有する。又は、画素部１００４には、端子１００５か
ら複数の配線が延伸して配置されることが可能である。当該複数の配線は、電源線又はア
ノード線としての機能を有することが可能である。ただし、これに限定されない。画素部
１００４に配置される配線は、画素部１００４が有する画素の構成に応じて、様々な配線
を配置することが可能である。

回路１００１は、回路１００２、及び回路１００３に、信号、電圧、又は電流などを供給
するタイミングを制御する機能を有する。又は、回路１００１は、回路１００２、及び回
路１００３を制御する機能を有する。このように、回路１００１は、コントローラ、制御
回路、タイミングジェネレータ、電源回路、又はレギュレータなどとしての機能を有する
ことが可能である。

回路１００２は、ビデオ信号を画素部１００４に供給するタイミングを制御する機能を有
する。又は、回路１００２は、画素を有する画素部１００４と、画素部１００４が有する
画素の輝度又は透過率などを制御する機能を有する。このように、回路１００２は、駆動
回路、ソースドライバ、又は信号線駆動回路などとしての機能を有する。

回路１００３＿１は、走査信号、又はゲート信号を画素部１００４に供給するタイミング
を制御する機能を有する。又は、回路１００３＿１は、画素部１００４が有する画素を選
択する機能を有する。このように、回路１００３＿１は、駆動回路、ゲートドライバ、又
は走査線駆動回路としての機能を有する。なお、回路１００３＿１は、画素部１００４と
同じ基板１００６に形成される。ただし、これに限定されず、回路１００３＿１は、画素
部１００４とは別の基板に形成されることが可能である。

なお、図２６（Ｂ）に示すように、表示装置は、回路１００３＿２を有することが可能で
ある。回路１００３＿２は、回路１００３＿１と同様の機能を有する。例えば、回路１０
０３＿１と回路１００３＿２とは、同じタイミングで信号を画素部１００４に供給するこ
とが可能である。こうすることによって、負荷を低減することができるので、表示装置を
大きくすることができる。又は、回路１００３＿１は奇数段の画素を選択し、回路１００
３＿２は偶数段の画素を選択することが可能である。こうすることによって、駆動周波数
が小さくなるので、消費電力の低減を図ることができる。又は、１段当たりのレイアウト
することが可能な面積を広くすることができるので、表示装置を高精細にすることができ
る。

なお、図２６（Ｃ）に示すように、回路１００２を画素部１００４と同じ基板１００６に
形成することが可能である。又は、図２６（Ｄ）に示すように、回路１００２の一部の回
路１００２ａを画素部１００４と同じ基板１００６に形成することが可能である。そして
、別の回路１００２ｂは、基板１００６とは別の基板に形成することが可能である。

次に、シフトレジスタの一例について、図２７を参照して説明する。当該シフトレジスタ
は、回路１００２、回路１００３＿１、及び／又は、回路１００３＿２に含まれることが
可能である。又は、当該シフトレジスタを半導体装置、駆動回路、又はゲートドライバと
示すことが可能である。

シフトレジスタ１１００は、フリップフロップ１１０１＿１〜１１０１＿Ｎ（Ｎは２以上
の自然数）という複数のフリップフロップを有する。フリップフロップ１１０１＿１〜１
１０１＿Ｎは、実施の形態１〜実施の形態３で述べる半導体装置に対応する。図２７の一
例には、フリップフロップ１１０１＿１〜１１０１＿Ｎとして、各々、図２４（Ａ）の半
導体装置が用いられる場合の構成を示す。ただし、これに限定されず、フリップフロップ
１１０１＿１〜１１０１＿Ｎとしては、他にも例えば実施の形態１〜実施の形態３で述べ
る半導体装置若しくは回路を用いることが可能である。

シフトレジスタ１１００は、配線１１１１＿１〜１１１１＿Ｎ、配線１１１２、配線１１
１３、配線１１１４、配線１１１５＿１〜１１１５＿２、配線１１１６＿１〜１１１６＿
２、配線１１１７、配線１１１８、配線１２００＿１〜１２００＿Ｎ、及び配線１２０１
＿１〜１２０１＿Ｎと接続される。そして、フリップフロップ１１０１＿ｉ（ｉは、１〜
Ｎのいずれか一）において、配線１１１、配線１１２、配線１１３、配線１１４、配線１
１５＿１、配線１１５＿２、配線１１６＿１、配線１１６＿２、配線１１７、配線１１８
、配線７１１＿１、及び配線７１１＿２は、各々、配線１１１１＿ｉ、配線１１１２、配
線１１１３、配線１１１４、配線１２００＿ｉ−１、配線１２０１＿ｉ−１、配線１１１
６＿１、配線１１１６＿２、配線１１１１＿ｉ＋１、配線１１１８、配線１２００＿ｉ、
配線１２０１＿ｉと接続される。ただし、奇数段のフリップフロップと、偶数段のフリッ
プフロップとでは、配線１１２及び配線１１３の接続先が異なる場合が多い。例えば、ｉ
段目のフリップフロップにおいて、配線１１２が配線１１１２と接続され、配線１１３が
配線１１１３と接続される場合、ｉ＋１段目のフリップフロップ又はｉ−１段目のフリッ
プフロップでは、配線１１２は配線１１１３と接続され、配線１１３は配線１１１２と接
続される場合が多い。なお、フリップフロップ１１０１＿１において、配線１１５＿１は
、配線１１１５＿１と接続され、配線１１５＿２は、配線１１１５＿２と接続される場合
が多い。なお、フリップフロップ１１０１＿Ｎにおいて、配線１１７は、配線１１１７と
接続される場合が多い。ただし、これに限定されない。

配線１１１１＿１〜１１１１＿Ｎからは、一例として、各々、信号ＧＯＵＴ＿１〜ＧＯＵ
Ｔ＿Ｎが出力されるものとする。信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎは、各々、フリップフ
ロップ１１０１＿１〜１１０１＿Ｎの出力信号である。そして、信号ＧＯＵＴ＿１〜ＧＯ
ＵＴ＿Ｎは、信号ＯＵＴと同様の機能を有する。配線１１１２には、一例として、信号Ｇ
ＣＫ１が入力され、配線１１１３には、一例として、信号ＧＣＫ２が入力されるものとす
る。信号ＧＣＫ１、及び信号ＧＣＫ２は、信号ＣＫ１又は信号ＣＫ２と同様の機能を有す
る。配線１１１４には、一例として、電圧Ｖ２が供給されるものとする。配線１１１５＿
１には、一例として、信号ＧＳＰ１が入力され、配線１１１５＿２には、一例として、信
号ＳＳＰ２が入力されるものとする。信号ＧＳＰ１は、信号ＳＰ１と同様の機能を有し、
信号ＧＳＰ２は、信号ＳＰ２と同様の機能を有する。配線１１１６＿１には、一例として
、信号ＳＥＬ１が入力され、配線１１１６＿２には、一例として、信号ＳＥＬ２が入力さ
れるものとする。配線１１１７には、一例として、信号ＧＲＥが入力されるものとする。
信号ＧＲＥは、信号ＲＥと同様の機能を有する。配線１１１８には、一例として、電圧Ｖ
１が供給されるものとする。配線１２００＿１〜１２００＿Ｎからは、一例として、信号
ＳＯＵＴ１＿１〜ＳＯＵＴ１＿Ｎが出力され、配線１２０１＿１〜１２０１＿Ｎからは、
一例として、信号ＳＯＵＴ２＿１〜ＳＯＵＴ２＿Ｎが出力されるものとする。信号ＳＯＵ
Ｔ１＿１〜ＳＯＵＴ１＿Ｎは、信号ＳＯＵＴ１と同様の機能を有し、信号ＳＯＵＴ２＿１
〜ＳＯＵＴ２＿Ｎは、信号ＳＯＵＴ２と同様の機能を有する。ただし、これに限定されず
、これらの配線には、他にも様々な信号、様々な電圧、又は様々な電流を入力することが
可能である。

次に、図２７のシフトレジスタの動作について、図２８のタイミングチャートを参照して
説明する。図２８は、シフトレジスタの動作を説明するためのタイミングチャートの一例
である。図２８には、信号ＧＣＫ１、信号ＧＣＫ２、信号ＧＳＰ１、信号ＧＳＰ２、信号
ＧＲＥ、信号ＳＥＬ１、信号ＳＥＬ２、信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎ、信号ＳＯＵＴ
１＿１〜ＳＯＵＴ１＿Ｎ、信号ＳＯＵＴ２＿１〜ＳＯＵＴ２＿Ｎの一例を示す。

ｋ（ｋは２以上の自然数）フレーム目におけるフリップフロップ１１０１＿ｉの動作につ
いて説明する。まず、信号ＳＯＵＴ１＿ｉ−１がハイレベルになる。すると、フリップフ
ロップ１１０１＿ｉは、期間Ａ１における動作を開始する。その後、信号ＧＣＫ１、及び
信号ＧＣＫ２が反転する。すると、フリップフロップ１１０１＿ｉは、期間Ｂ１における
動作を開始し、信号ＧＯＵＴ＿ｉ、及び信号ＳＯＵＴ１＿ｉがハイレベルになる。信号Ｓ
ＯＵＴ１＿ｉは、フリップフロップ１１０１＿ｉ＋１に入力されるので、フリップフロッ
プ１１０１＿ｉ＋１は、期間Ａ１における動作を開始する。その後、信号ＧＣＫ１、及び
信号ＧＣＫ２が再び反転すると、フリップフロップ１１０１＿ｉ＋１は、期間Ｂ１におけ
る動作を開始し、信号ＧＯＵＴ＿ｉ＋１、及び信号ＳＯＵＴ１＿ｉ＋１がハイレベルにな
る。信号ＧＯＵＴ＿ｉ＋１は、フリップフロップ１１０１＿ｉに入力されるので、フリッ
プフロップ１１０１＿ｉは、期間Ｃ１における動作を開始する。よって、信号ＧＯＵＴ＿
ｉは、ロウレベルになる。その後、再び信号ＳＯＵＴ１＿ｉ−１がハイレベルになるまで
は、フリップフロップ１１０１＿ｉは、期間Ｄ１における動作と期間Ｅ１における動作と
を繰り返す。

ｋ＋１フレーム目におけるフリップフロップ１１０１＿ｉの動作について説明する。まず
、信号ＳＯＵＴ２＿ｉ−１がハイレベルになる。すると、フリップフロップ１１０１＿ｉ
は、期間Ａ２における動作を開始する。その後、信号ＧＣＫ１、及び信号ＧＣＫ２が反転
する。すると、フリップフロップ１１０１＿ｉは、期間Ｂ２における動作を開始し、信号
ＧＯＵＴ＿ｉ、及び信号ＳＯＵＴ２＿ｉがハイレベルになる。信号ＳＯＵＴ２＿ｉは、フ
リップフロップ１１０１＿ｉ＋１に入力されるので、フリップフロップ１１０１＿ｉ＋１
は、期間Ａ２における動作を開始する。その後、信号ＧＣＫ１、及び信号ＧＣＫ２が再び
反転すると、フリップフロップ１１０１＿ｉ＋１は、期間Ｂ２における動作を開始し、信
号ＧＯＵＴ＿ｉ＋１、及び信号ＳＯＵＴ２＿ｉ＋１がハイレベルになる。信号ＧＯＵＴ＿
ｉ＋１は、フリップフロップ１１０１＿ｉに入力されるので、フリップフロップ１１０１
＿ｉは、期間Ｃ２における動作を開始する。よって、信号ＧＯＵＴ＿ｉは、ロウレベルに
なる。その後、再び信号ＳＯＵＴ２＿ｉ−１がハイレベルになるまでは、フリップフロッ
プ１１０１＿ｉは、期間Ｄ２における動作と期間Ｅ２における動作とを繰り返す。

なお、フリップフロップ１１０１＿１では、前の段のフリップフロップの出力信号の代わ
りに、信号ＧＳＰ１が配線１１１５＿１を介して入力され、信号ＧＳＰ２が配線１１１５
＿２を介して入力される。よって、フリップフロップ１１０１＿１は、信号ＧＳＰ１がハ
イレベルになると期間Ａ１における動作を開始し、信号ＧＳＰ２がハイレベルになると期
間Ａ２における動作を開始する。

なお、フリップフロップ１１０１＿Ｎでは、次の段のフリップフロップの出力信号の代わ
りに、信号ＧＲＥが配線１１１７を介して入力される。よって、信号ＧＲＥがハイレベル
になると、フリップフロップ１１０１＿Ｎは、期間Ｃ１又は期間Ｃ２における動作を開始
する。

（実施の形態５）
本実施の形態では、信号線駆動回路の一例について説明する。なお、信号線駆動回路を半
導体装置、又は信号生成回路と示すことが可能である。

信号線駆動回路の一例について、図２９（Ａ）を参照して説明する。信号線駆動回路は、
回路２００２＿１〜２００２＿Ｎ（Ｎは２以上の自然数）という複数の回路と、回路２０
００と、回路２００１とを有する。そして、回路２００２＿１〜２００２＿Ｎは、各々、
トランジスタ２００３＿１〜２００３＿ｋ（ｋは２以上の自然数）という複数のトランジ
スタを有する。トランジスタ２００３＿１〜２００３＿ｋは、Ｎチャネル型であるものと
する。ただし、これに限定されず、トランジスタ２００３＿１〜２００３＿ｋは、Ｐチャ
ネル型とすることが可能であるし、ＣＭＯＳ型のスイッチとすることが可能である。

信号線駆動回路の接続関係について、回路２００２＿１を例にして説明する。トランジス
タ２００３＿１〜２００３＿ｋの第１端子は、配線２００５＿１と接続される。トランジ
スタ２００３＿１〜２００３＿ｋの第２端子は、各々、配線Ｓ１〜Ｓｋと接続される。ト
ランジスタ２００３＿１〜２００３＿ｋのゲートは、各々、配線２００４＿１〜２００４
＿ｋと接続される。例えば、トランジスタ２００３＿１の第１端子は、配線２００５＿１
と接続され、トランジスタ２００３＿１の第２端子は、配線Ｓ１と接続され、トランジス
タ２００３＿１のゲートは、配線２００４＿１と接続される。

回路２０００は、配線２００４＿１〜２００４＿ｋを介して、信号を回路２００２＿１〜
２００２＿Ｎに供給する機能を有し、シフトレジスタ、又はデコーダなどとして機能する
ことが可能である。当該信号は、デジタル信号である場合が多く、選択信号として機能す
ることが可能である。そして、配線２００４＿１〜２００４＿ｋは、信号線として機能す
ることが可能である。

回路２００１は、信号を回路２００２＿１〜２００２＿Ｎに出力する機能を有し、ビデオ
信号生成回路などとして機能することが可能である。例えば、回路２００１は、配線２０
０５＿１を介して信号を回路２００２＿１に供給する。同時に、配線２００５＿２を介し
て信号を回路２００２＿２に供給する。当該信号は、アナログ信号である場合が多く、ビ
デオ信号として機能することが可能である。そして、配線２００５＿１〜２００５＿Ｎは
、信号線として機能することが可能である。

回路２００２＿１〜２００２＿Ｎは、回路２００１の出力信号を、どの配線に出力するの
かを選択する機能を有し、セレクタ回路として機能することが可能である。例えば、回路
２００２＿１は、回路２００１が配線２００５＿１に出力する信号を、配線Ｓ１〜Ｓｋの
うちどの配線に出力するのかを選択する機能を有する。

トランジスタ２００３＿１〜２００３＿Ｎは、各々、回路２０００の出力信号に応じて、
配線２００５＿１と、配線Ｓ１〜Ｓｋとの導通状態を制御する機能を有し、スイッチとし
て機能する。

次に、図２９（Ａ）の信号線駆動回路の動作について、図２９（Ｂ）のタイミングチャー
トを参照して説明する。図２９（Ｂ）には、配線２００４＿１に入力される信号６１４＿
１、配線２００４＿２に入力される信号６１４＿２、配線２００４＿ｋに入力される信号
６１４＿ｋ、配線２００５＿１に入力される信号６１５＿１、及び配線２００５＿２に入
力される信号６１５＿２の一例を示す。

なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。
１ゲート選択期間とは、ある行に属する画素が選択され、当該画素にビデオ信号を書き込
むことが可能な期間のことをいう。

なお、１ゲート選択期間は、期間Ｔ０、及び期間Ｔ１〜期間Ｔｋに分割される。期間Ｔ０
は、選択された行に属する画素にプリチャージ用の電圧を同時に印加するための期間であ
り、プリチャージ期間として機能することが可能である。期間Ｔ１〜Ｔｋは、各々、選択
された行に属する画素にビデオ信号を書き込むための期間であり、書き込み期間として機
能することが可能である。

なお、便宜上、回路２００２＿１の動作を例にして、信号線駆動回路の動作を説明する。

まず、期間Ｔ０において、回路２０００は、配線２００４＿１〜２００４＿ｋにハイレベ
ルの信号を出力する。すると、トランジスタ２００３＿１〜２００３＿ｋがオンになるの
で、配線２００５＿１と、配線Ｓ１〜Ｓｋとが導通状態となる。このとき、回路２００１
は、配線２００５＿１にプリチャージ電圧Ｖｐを供給しているので、プリチャージ電圧Ｖ
ｐは、トランジスタ２００３＿１〜２００３＿ｋを介して、配線Ｓ１〜Ｓｋにそれぞれ出
力される。そして、プリチャージ電圧Ｖｐは、選択された行に属する画素に書き込まれる
ので、選択された行に属する画素がプリチャージされる。

次に、期間Ｔ１において、回路２０００は、ハイレベルの信号を配線２００４＿１に出力
する。すると、トランジスタ２００３＿１がオンになるので、配線２００５＿１と配線Ｓ
１とが導通状態となる。そして、配線２００５＿１と配線Ｓ２〜Ｓｋとが非導通状態とな
る。このとき、回路２００１は、信号Ｄａｔａ（Ｓ１）を配線２００５＿１に出力してい
るとすると、信号Ｄａｔａ（Ｓ１）は、トランジスタ２００３＿１を介して、配線Ｓ１に
出力される。こうして、信号Ｄａｔａ（Ｓ１）は、配線Ｓ１と接続される画素のうち、選
択された行に属する画素に書き込まれる。

次に、期間Ｔ２において、回路２０００は、ハイレベルの信号を配線２００４＿２に出力
する。すると、トランジスタ２００３＿２がオンになるので、配線２００５＿２と配線Ｓ
２とが導通状態となる。そして、配線２００５＿１と配線Ｓ１とが非導通状態となり、配
線２００５＿１と配線Ｓ３〜Ｓｋとが非導通状態のままとなる。このとき、回路２００１
は、信号Ｄａｔａ（Ｓ２）を配線２００５＿１に出力しているとすると、信号Ｄａｔａ（
Ｓ２）は、トランジスタ２００３＿２を介して、配線Ｓ２に出力される。こうして、信号
Ｄａｔａ（Ｓ１）は、配線Ｓ１と接続される画素のうち、選択された行に属する画素に書
き込まれる。

その後、期間Ｔｋまで、回路２０００は、配線２００４＿１〜２００４＿ｋにハイレベル
の信号を順に出力するので、期間Ｔ１及び期間Ｔ２と同様に、期間Ｔ３から期間Ｔｋまで
、回路２０００は、配線２００４＿３〜２００４＿ｋにハイレベルの信号を順に出力する
。よって、トランジスタ２００３＿３〜２００３＿ｋが順にオンになるので、トランジス
タ２００３＿１〜２００３＿Ｎが順にオンになる。したがって、回路２００１から出力さ
れる信号は、配線Ｓ１〜Ｓｋに順に出力される。こうして、選択された行に属する画素に
、信号を順に書き込むことが可能になる。

以上、信号線駆動回路の一例について説明した。本実施の形態の信号線駆動回路は、セレ
クタとして機能する回路を有するので、信号の数、又は配線の数を減らすことができる。
又は、画素にビデオ信号を書き込む前（期間Ｔ０）に、プリチャージを行うための電圧を
画素に書き込むので、ビデオ信号の書き込み時間を短くすることができる。したがって、
表示装置の大型化、表示装置の高精細化を図ることができる。ただし、これに限定されず
、期間Ｔ０を省略し、画素にプリチャージしないことが可能である。

なお、ｋが大きすぎると、画素への書き込み時間が短くなるので、ビデオ信号の画素への
書き込みが時間内に終了しない場合がある。したがって、ｋ≦６であることが好ましい。
より好ましくはｋ≦３であることが好ましい。さらに好ましくはｋ＝２であることが好ま
しい。

特に、画素の色要素がｎ（ｎは２以上の自然数）個に分割される場合、ｋ＝ｎとすること
が可能である。例えば、画素の色要素が赤（Ｒ）と緑（Ｇ）と青（Ｂ）との三つに分割さ
れる場合、ｋ＝３であることが可能である。この場合、１ゲート選択期間は、期間Ｔ０、
期間Ｔ１、期間Ｔ２、期間Ｔ３に分割される。そして、期間Ｔ１、期間Ｔ２、期間Ｔ３で
は、各々、赤（Ｒ）の画素、緑（Ｇ）の画素、青（Ｂ）の画素にビデオ信号を書き込むこ
とが可能である。ただし、これに限定されず、期間Ｔ１、期間Ｔ２、期間Ｔ３の順番は任
意に設定することが可能である。

特に、画素がｎ（ｎは２以上の自然数）個のサブ画素（以下サブピクセル、又は副画素と
もいう）に分割される場合、ｋ＝ｎとすることが可能である。例えば、画素が２個のサブ
画素に分割される場合、ｋ＝２であることが可能である。この場合、１ゲート選択期間は
、期間Ｔ０、期間Ｔ１、期間Ｔ２に分割される。そして、期間Ｔ１では、２個のサブ画素
の一方にビデオ信号を書き込み、期間Ｔ２では、２個のサブ画素の他方にビデオ信号を書
き込むことが可能である。

なお、回路２０００、及び回路２００２＿１〜２００２＿Ｎの駆動周波数は、回路２００
１よりも低い場合が多く、画素部に形成されるトランジスタと同じ工程で形成されるトラ
ンジスタを回路２０００、及び回路２００２＿１〜２００２＿Ｎに用いることができるの
で、回路２０００、及び回路２００２＿１〜２００２＿Ｎは、画素部と同じ基板に形成す
ることが可能である。こうして、画素部が形成される基板と、外部回路との接続数を減ら
すことができるので、歩留まりの向上、又は信頼性の向上などを図ることができる。さら
に、図２４（Ｃ）のように、走査線駆動回路も画素部と同じ基板に形成されることによっ
て、さらに外部回路との接続数を減らすことができる。

なお、回路２０００として、実施の形態１〜実施の形態４の半導体装置又はシフトレジス
タを用いることが可能である。この場合、回路２０００が有する全てのトランジスタの極
性をＮチャネル型、又はＰチャネル型とすることが可能である。したがって、工程数の削
減、歩留まりの向上、又はコストの削減を図ることができる。

なお、回路２０００だけでなく、回路２００２＿１〜２００２＿Ｎが有する全てのトラン
ジスタの極性もＮチャネル型、又はＰチャネル型とすることが可能である。したがって、
回路２０００、及び回路２００２＿１〜２００２＿Ｎが、画素部と同じ基板に形成される
場合、工程数の削減、歩留まりの向上、又はコストの削減を図ることができる。特に、全
てのトランジスタの極性をＮチャネル型とすることによって、トランジスタの半導体層と
して、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いることが
できる。なぜなら、回路２０００、及び回路２００２＿１〜２００２＿Ｎの駆動周波数は
、回路２００１よりも低い場合が多く、画素部に形成されるトランジスタと同じ工程で形
成されるトランジスタを回路２００２＿１〜２００２＿Ｎに用いることができるからであ
る。

（実施の形態６）
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について
説明する。

図３０（Ａ）は、画素の一例を示す。画素３０２０は、トランジスタ３０２１、液晶素子
３０２２、及び容量素子３０２３を有する。そして、トランジスタ３０２１の第１端子は
、配線３０３１と接続され、トランジスタ３０２１の第２端子は、液晶素子３０２２の一
方の電極及び容量素子３０２３の一方の電極と接続され、トランジスタ３０２１のゲート
は、配線３０３２と接続される。液晶素子３０２２の他方の電極は、電極３０３４と接続
され、容量素子３０２３の他方の電極は、配線３０３３と接続される。

配線３０３１には、一例として、ビデオ信号が入力されることが可能である。配線３０３
２には、一例として、走査信号、選択信号、又はゲート信号が入力されることが可能であ
る。配線３０３３には、一例として、一定の電圧が供給されることが可能である。電極３
０３４には、一例として、一定の電圧が供給されることが可能である。ただし、これに限
定されず、配線３０３１にはプリチャージ電圧が供給されることによって、ビデオ信号の
書き込み時間を短くすることが可能である。又は、配線３０３３には信号が入力されるこ
とによって、液晶素子３０２２に印加される電圧を制御することが可能である。又は、配
線３０３３又は電極３０３４に信号が入力されることによって、フレーム反転駆動を実現
することが可能である。

なお、配線３０３１は、信号線、ビデオ信号線、又はソース線として機能することが可能
である。配線３０３２は、信号線、走査線、又はゲート信号線として機能することが可能
である。配線３０３３は、電源線、又は容量線として機能することが可能である。電極３
０３４は、共通電極、又は対向電極として機能することが可能である。ただし、これに限
定されず、配線３０３１、配線３０３２に、電圧が供給される場合、これらの配線は、電
源線として機能することが可能である。又は、配線３０３３に信号が入力される場合、配
線３０３３は信号線として機能することが可能である。

トランジスタ３０２１は、配線３０３１と液晶素子３０２２の一方の電極との導通状態を
制御することによって、画素にビデオ信号を書き込むタイミングを制御する機能を有し、
スイッチとして機能することが可能である。容量素子３０２３は、液晶素子３０２２の一
方の電極と、配線３０３３との間の電圧差を保持し、液晶素子３０２２に印加される電圧
を一定に保持する機能を有し、保持容量として機能する。ただし、これに限定されない。

図３０（Ｂ）には、図３０（Ａ）の画素の動作を説明するためのタイミングチャートの一
例を示す。図３０（Ｂ）には、信号３０４２＿ｊ（ｊは自然数）、信号３０４２＿ｊ＋１
、信号３０４１＿ｉ（ｉは自然数）、信号３０４１＿ｉ＋１、及び電圧３０４３を示す。
そして、図３０（Ｂ）には、第ｋ（ｋは２以上の自然数）フレームと、第ｋ＋１フレーム
を示す。なお、信号３０４２＿ｊ、信号３０４２＿ｊ＋１、信号３０４１＿ｉ、信号３０
４１＿ｉ＋１、及び電圧３０４３は、各々、ｊ行目の配線３０３２に入力される信号、ｊ
＋１行目の配線３０３２に入力される信号、ｉ列目の配線３０３１に入力される信号、ｉ
＋１列目の配線３０３１に入力される信号、配線３０３３に供給される電圧の一例である
。

ｊ行ｉ列目に属する画素３０２０の動作について説明する。信号３０４２＿ｊがハイレベ
ルになると、トランジスタ３０２１がオンになる。よって、ｉ列目の配線３０３１と液晶
素子３０２２の一方の電極とが導通状態となるので、信号３０４１＿ｊがトランジスタ３
０２１を介して液晶素子３０２２の一方の電極に入力される。そして、容量素子３０２３
は、このときの液晶素子３０２２の一方の電極の電位と、配線３０３３の電位との電位差
を保持する。よって、その後、再び信号３０４２＿ｊがハイレベルになるまで、液晶素子
３０２２に印加される電圧は一定となる。そして、液晶素子３０２２は、印加される電圧
に応じた階調を表現する。

なお、図３０（Ｂ）には、正極性の信号と負極性の信号とが、１行選択期間毎に交互に配
線３０３１に入力される場合の一例を示す。正極性の信号とは、電圧が基準の値（例えば
電極３０３４の電位）よりも高い信号のことであり、負極性の信号とは、電圧が基準の値
（例えば電極３０３４の電位）よりも低い信号のことである。ただし、これに限定されず
、配線３０３１に入力される信号は、１フレーム期間中、同じ極性であることが可能であ
る。

なお、図３０（Ｂ）には、信号３０４１＿ｉの極性と信号３０４１＿ｉ＋１の極性とがお
互いに異なる場合の一例を示す。ただし、これに限定されず、信号３０４１＿ｉの極性と
信号３０４１＿ｉ＋１の極性とは同じであることが可能である。

なお、図３０（Ｂ）には、信号３０４２＿ｊがハイレベルとなる期間と、信号３０４２＿
ｊ＋１がハイレベルになる期間とは、重ならない場合の一例を示した。ただし、これに限
定されず、図３０（Ｃ）に示すように、信号３０４２＿ｊがハイレベルとなる期間と、信
号３０４２＿ｊ＋１がハイレベルになる期間とは重なることが可能である。この場合、配
線３０３１には、１フレーム期間中、同じ極性の信号が供給されることが好ましい。こう
することによって、ｊ行目の画素へ書き込まれる信号３０４１＿ｊを用いて、ｊ＋１行目
の画素をプリチャージすることができる。こうして、画素へのビデオ信号の書き込み時間
を短くすることができる。よって、表示装置を高精細にすることができる。又は、表示装
置の表示部を大きくすることができる。又は、１フレーム期間において、配線３０３１に
同じ極性の信号が入力されるので、消費電力を削減することができる。

なお、図３１（Ａ）の画素構成と、図３０（Ｃ）のタイミングチャートとを組み合わせる
ことによって、ドット反転駆動を実現することができる。図３１（Ａ）の画素構成では、
画素３０２０（ｉ、ｊ）は、配線３０３１＿ｉと接続される。一方、画素３０２０（ｉ、
ｊ＋１）は、配線３０３１＿ｉ＋１と接続される。つまり、ｉ列目に属する画素は、１行
ずつ交互に、配線３０３１＿ｉと、配線３０３１＿ｉ＋１と接続される。こうして、ｉ列
目に属する画素は、１行ずつ交互に、正極性の信号と負極性の信号とが書き込まれるので
、ドット反転駆動を実現することができる。ただし、これに限定されず、ｉ列目に属する
画素は、複数行（例えば２行又は３行）ずつ交互に、配線３０３１＿ｉと、配線３０３１
＿ｉ＋１と接続されることが可能である。

なお、画素構成としては、サブピクセル構造を用いることが可能である。図３１（Ｂ）、
及び（Ｃ）には、画素を二つのサブ画素に分割する場合の構成を示す。そして、図３１（
Ｂ）には、１Ｓ＋２Ｇ（例えば１つの信号線と、２つの走査線を用いるもの）と呼ばれる
サブピクセル構造を示し、図３１（Ｃ）には、２Ｓ＋１Ｇ（例えば２つの信号線と、１つ
の走査線を用いるもの）と呼ばれるサブピクセル構造を示す。サブ画素３０２０Ａ及びサ
ブ画素３０２０Ｂは、画素３０２０に対応する。トランジスタ３０２１Ａ及びトランジス
タ３０２１Ｂは、トランジスタ３０２１に対応する。液晶素子３０２２Ａ及び液晶素子３
０２２Ｂは、液晶素子３０２２に対応する。容量素子３０２３Ａ及び容量素子３０２３Ｂ
は、容量素子３０２３に対応する。配線３０３１Ａ及び配線３０３１Ｂは、配線３０３１
に対応する。配線３０３２Ａ及び配線３０３２Ｂは、配線３０３２に対応する。

ここで、本実施の形態の画素と、実施の形態１〜実施の形態５の半導体装置、シフトレジ
スタ、表示装置、又は信号線駆動回路とを組み合わせることによって、様々なメリットを
得ることができる。例えば、画素として、サブピクセル構造を用いる場合、表示装置を駆
動するために必要な信号の数が増えてしまう。このため、ゲート信号線の数、又はソース
線の数が増えてしまう。この結果、画素部が形成される基板と、外部回路との接続数が大
幅に増えてしまう場合がある。しかし、ゲート信号線の数が増えても、実施の形態５に示
すように、走査線駆動回路を画素部と同じ基板に形成することが可能である。したがって
、画素部が形成される基板と、外部回路との接続数を大幅に増やすことなく、サブピクセ
ル構造の画素を用いることができる。又は、ソース線の数が増えても、実施の形態５の信
号線駆動回路を用いることによって、ソース線の数を減らすことができる。したがって、
画素部が形成される基板と、外部回路との接続数を大幅に増やすことなく、サブピクセル
構造の画素を用いることができる。

又は、容量線に信号を入力する場合、画素部が形成される基板と、外部回路との接続数が
大幅に増えてしまう場合がある。そこで、容量線に、実施の形態１〜実施の形態５の半導
体装置又はシフトレジスタを用いて信号を供給することが可能である。そして、実施の形
態１〜実施の形態５の半導体装置又はシフトレジスタは、画素部と同じ基板に形成するこ
とが可能である。したがって、画素部が形成される基板と、外部回路との接続数を大幅に
増やすことなく、容量線に信号を入力することができる。

又は、交流駆動を用いる場合、画素へのビデオ信号の書き込み時間が長くなってしまう。
この結果、画素へのビデオ信号の書き込み時間が足りなくなってしまう場合がある。同様
に、サブピクセル構造の画素を用いる場合、画素へのビデオ信号の書き込み時間が短くな
る。この結果、画素へのビデオ信号の書き込み時間が足りなくなってしまう場合がある。
そこで、実施の形態５の信号線駆動回路を用いて、画素にビデオ信号を書き込むことが可
能である。この場合、画素にビデオ信号を書き込む前に、画素にプリチャージ用の電圧を
書き込むので、短い時間で画素にビデオ信号を書き込むことができる。又は、図２１に示
すように、ある行が選択される期間と、別の行が選択される期間とを重ねることによって
、別の行のビデオ信号をプリチャージ用の電圧として用いることが可能である。

（実施の形態７）
本実施の形態では、トランジスタの構造の一例について図３２（Ａ）、（Ｂ）、及び（Ｃ
）を参照して説明する。

図３２（Ａ）は、表示装置の構造の一例を示す図であり、また、トップゲート型のトラン
ジスタの構造の一例を示す図である。図３２（Ｂ）は、表示装置の構造の一例を示す図で
あり、また、ボトムゲート型のトランジスタの構造の一例を示す図である。図３２（Ｃ）
は、半導体基板を用いて作製されるトランジスタの構造の一例を示す図である。

図３２（Ａ）のトランジスタの一例は、基板５２６０の上に形成される絶縁層５２６１と
、絶縁層５２６１の上に形成され、領域５２６２ａ、領域５２６２ｂ、領域５２６２ｃ、
領域５２６２ｄ、及び５２６２ｅを有する半導体層５２６２と、半導体層５２６２を覆う
ように形成される絶縁層５２６３と、半導体層５２６２及び絶縁層５２６３の上に形成さ
れる導電層５２６４と、絶縁層５２６３及び導電層５２６４の上に形成され、開口部を有
する絶縁層５２６５と、絶縁層５２６５の上及び絶縁層５２６５の開口部に形成される導
電層５２６６と、を有する。

図３２（Ｂ）のトランジスタの一例は、基板５３００と、基板５３００の上に形成される
導電層５３０１と、導電層５３０１を覆うように形成される絶縁層５３０２と、導電層５
３０１及び絶縁層５３０２の上に形成される半導体層５３０３ａと、半導体層５３０３ａ
の上に形成される半導体層５３０３ｂと、半導体層５３０３ｂの上及び絶縁層５３０２の
上に形成される導電層５３０４と、絶縁層５３０２の上及び導電層５３０４の上に形成さ
れ、開口部を有する絶縁層５３０５と、絶縁層５３０５の上及び絶縁層５３０５の開口部
に形成される導電層５３０６と、を有する。

図３２（Ｃ）のトランジスタの一例は、領域５３５３及び領域５３５５を有する半導体基
板５３５２と、半導体基板５３５２の上に形成される絶縁層５３５６と、半導体基板５３
５２の上に形成される絶縁層５３５４と、絶縁層５３５６の上に形成される導電層５３５
７と、絶縁層５３５４、絶縁層５３５６、及び導電層５３５７の上に形成され、開口部を
有する絶縁層５３５８と、絶縁層５３５８の上及び絶縁層５３５８の開口部に形成される
導電層５３５９とを有する。こうして、領域５３５０と領域５３５１とに、各々、トラン
ジスタが作製される。

なお、本実施の形態におけるトランジスタを用いて表示装置を構成する場合、例えば、図
３２（Ａ）に示すように、導電層５２６６の上及び絶縁層５２６５の上に形成され、開口
部を有する絶縁層５２６７と、絶縁層５２６７の上及び絶縁層５２６７の開口部に形成さ
れる導電層５２６８と、絶縁層５２６７の上及び導電層５２６８の上に形成され、開口部
を有する絶縁層５２６９と、絶縁層５２６９の上及び絶縁層５２６９の開口部に形成され
る発光層５２７０と、絶縁層５２６９の上及び発光層５２７０の上に形成される導電層５
２７１とを形成することが可能である。

また、図３２（Ｂ）に示すように、絶縁層５３０５の上及び導電層５３０６の上に配置さ
れる液晶層５３０７と、液晶層５３０７の上に形成される導電層５３０８とを形成するこ
とが可能である。

絶縁層５２６１は、下地膜として機能することが可能である。絶縁層５３５４は、素子間
分離層（例えばフィールド酸化膜）として機能する。絶縁層５２６３、絶縁層５３０２、
絶縁層５３５６は、ゲート絶縁膜として機能することが可能である。導電層５２６４、導
電層５３０１、導電層５３５７は、ゲート電極として機能することが可能である。絶縁層
５２６５、絶縁層５２６７、絶縁層５３０５、及び絶縁層５３５８は、層間膜、又は平坦
化膜として機能することが可能である。導電層５２６６、導電層５３０４、及び導電層５
３５９は、配線、トランジスタの電極、又は容量素子の電極などとして機能することが可
能である。導電層５２６８、及び導電層５３０６は、画素電極、又は反射電極などとして
機能することが可能である。絶縁層５２６９は、隔壁として機能することが可能である。
導電層５２７１、及び導電層５３０８は、対向電極、又は共通電極などとして機能するこ
とが可能である。

基板５２６０、及び基板５３００の一例としては、ガラス基板、石英基板、半導体基板（
例えばシリコン基板）、ＳＯＩ基板、プラスチック基板、金属基板、ステンレス基板、ス
テンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有
する基板又は可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガ
ラス、アルミノホウケイ酸ガラスなどがある。可撓性基板の一例としては、ポリエチレン
テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフ
ォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂な
どがある。他にも、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリ
フッ化ビニル、塩化ビニルなど）、繊維状な材料を含む紙、基材フィルム（ポリエステル
、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等）などがある。

半導体基板５３５２としては、一例として、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基
板を用いることが可能である。領域５３５３は、一例として、半導体基板５３５２に不純
物が添加された領域であり、ウェルとして機能する。例えば、半導体基板５３５２がｐ型
の導電型を有する場合、領域５３５３は、ｎ型の導電型を有し、ｎウェルとして機能する
。一方で、半導体基板５３５２がｎ型の導電型を有する場合、領域５３５３は、ｐ型の導
電型を有し、ｐウェルとして機能する。領域５３５５は、一例として、不純物が半導体基
板５３５２に添加された領域であり、ソース領域又はドレイン領域として機能する。なお
、半導体基板５３５２に、ＬＤＤ領域を形成することが可能である。

絶縁層５２６１の一例としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒
化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）
などの酸素若しくは窒素を有する膜、又はこれらの積層構造などがある。絶縁層５２６１
が２層構造で設けられる場合の一例としては、１層目の絶縁層として窒化珪素膜を設け、
２層目の絶縁層として酸化珪素膜を設けることが可能である。絶縁層５２６１が３層構造
で設けられる場合の一例としては、１層目の絶縁層として酸化珪素膜を設け、２層目の絶
縁層として窒化珪素膜を設け、３層目の絶縁層として酸化珪素膜を設けることが可能であ
る。

半導体層５２６２、半導体層５３０３ａ、及び半導体層５３０３ｂの一例としては、非単
結晶半導体（例えば非晶質（アモルファス）シリコン、多結晶シリコン、微結晶シリコン
など）、単結晶半導体、酸化物半導体（例えばＺｎＯ、ＩｎＧａＺｎＯ、ＩＺＯ、ＩＴＯ
、ＳｎＯ、ＴｉＯ、ＡＺＴＯ）、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓ）、有機半
導体、又はカーボンナノチューブなどがある。

なお、例えば、領域５２６２ａは、不純物が半導体層５２６２に添加されていない真性の
状態であり、チャネル領域として機能する。ただし、領域５２６２ａに不純物を添加する
ことが可能であり、領域５２６２ａに添加される不純物は、領域５２６２ｂ、領域５２６
２ｃ、領域５２６２ｄ、又は領域５２６２ｅに添加される不純物の濃度よりも低いことが
好ましい。領域５２６２ｂ、及び領域５２６２ｄは、領域５２６２ｃ又は領域５２６２ｅ
よりも低濃度の不純物が添加された領域であり、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ：ＬＤＤ）領域として機能する。ただし、領域５２６２ｂ、及び領域５２６２
ｄを省略することが可能である。領域５２６２ｃ、及び領域５２６２ｅは、高濃度に不純
物が半導体層５２６２に添加された領域であり、ソース領域又はドレイン領域として機能
する。

なお、半導体層５３０３ｂは、不純物元素としてリンなどが添加された半導体層であり、
ｎ型の導電型を有する。

なお、半導体層５３０３ａとして、酸化物半導体、又は化合物半導体が用いられる場合、
半導体層５３０３ｂを省略することが可能である。

絶縁層５２６３、絶縁層５２７３、及び絶縁層５３５６の一例としては、酸化珪素（Ｓｉ
Ｏｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸
化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）などの酸素若しくは窒素を有する膜、又はこれら
の積層構造などがある。

導電層５２６４、導電層５２６６、導電層５２６８、導電層５２７１、導電層５３０１、
導電層５３０４、導電層５３０６、導電層５３０８、導電層５３５７、及び導電層５３５
９は、単層構造又は積層構造とすることができ、導電膜を用いて形成される。導電膜の一
例としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（
Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、
白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マンガン（Ｍｎ）、コバルト（Ｃ
ｏ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、炭素（Ｃ
）、スカンジウム（Ｓｃ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫
（Ｓｎ）、ジルコニウム（Ｚｒ）、セシウム（Ｃｅ）によって構成される群から選ばれた
一つの元素の単体膜、又は、群から選ばれた一つ又は複数の元素を含む化合物などがある
。なお、単体膜又は化合物は、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、及び／又は、
酸素（Ｏ）などを含むことが可能である。なお、化合物の一例としては、前述した複数の
元素から選ばれた一つ若しくは複数の元素を含む合金（例えば、インジウム錫酸化物（Ｉ
ＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳ
Ｏ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミニ
ウムネオジム（Ａｌ−Ｎｄ）、アルミニウムタングステン（Ａｌ−Ｔａ）、アルミニウム
ジルコニウム（Ａｌ−Ｚｒ）、アルミニウムチタン（Ａｌ−Ｔｉ）、アルミニウムセシウ
ム（Ａｌ−Ｃｅ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）、
モリブデンタングステン（Ｍｏ−Ｗ）、モリブデンタンタル（Ｍｏ−Ｔａ）などの合金材
料）、前述した複数の元素から選ばれた一つ若しくは複数の元素と窒素との化合物（例え
ば、窒化チタン、窒化タンタル、窒化モリブデンなどの窒化膜）、又は、前述した複数の
元素から選ばれた一つ若しくは複数の元素とシリコンとの化合物（例えば、タングステン
シリサイド、チタンシリサイド、ニッケルシリサイド、アルミニウムシリコン、モリブデ
ンシリコンなどのシリサイド膜）などがある。他にも、例えば、カーボンナノチューブ、
有機ナノチューブ、無機ナノチューブ、又は金属ナノチューブなどのナノチューブ材料が
ある。

絶縁層５２６５、絶縁層５２６７、絶縁層５２６９、絶縁層５３０５、及び絶縁層５３５
８の一例としては、単層構造の絶縁層、又はこれらの積層構造などがある。絶縁層の一例
としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、若しくは酸化窒化珪素（Ｓｉ
ＯｘＮｙ）（ｘ＞ｙ＞０） 、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０） 等の酸素
若しくは窒素を含む膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、又は
、シロキサン樹脂、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾ
シクロブテン、若しくはアクリル等の有機材料などがある。

発光層５２７０の一例としては、有機ＥＬ素子、又は無機ＥＬ素子などがある。有機ＥＬ
素子の一例としては、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送
層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる
電子注入層など、若しくはこれらの材料のうち複数の材料を混合した層の単層構造、若し
くはこれらの積層構造などがある。

液晶層５３０７の一例、液晶層５３０７に適用可能な液晶材料の一例、又は液晶層５３０
７を含む液晶素子に適用可能な液晶モードの一例としては、ネマチック液晶、コレステリ
ック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピ
ックライオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、
強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（Ｐ
ＡＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓ
ｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗ
ｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モ
ード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＶ
（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍ
ｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａ
ｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃ
ｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬ
Ｃ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（
ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬ
Ｃ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲ
ストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどがある。

なお、絶縁層５３０５の上及び導電層５３０６の上には、配向膜として機能する絶縁層、
突起部として機能する絶縁層などを形成することが可能である。

なお、導電層５３０８の上には、カラーフィルタ、ブラックマトリクス、又は突起部とし
て機能する絶縁層などを形成することが可能である。導電層５３０８の下には、配向膜と
して機能する絶縁層を形成することが可能である。

本実施の形態のトランジスタは、実施の形態１〜実施の形態６に適用することが可能であ
る。特に、図３２（Ｂ）において、半導体層として、非晶質半導体、微結晶半導体、有機
半導体、又は酸化物半導体などを用いる場合、トランジスタが劣化してしまう場合がある
。よって、本実施の形態のトランジスタを半導体装置、シフトレジスタ、又は表示装置に
用いると、これらの寿命が短くなってしまう。しかし、実施の形態１〜実施の形態６の半
導体装置、シフトレジスタ、又は表示装置では、トランジスタの劣化を抑制することがで
きる。したがって、本実施の形態のトランジスタを実施の形態１〜実施の形態６の半導体
装置、シフトレジスタ、又は表示装置に適用することによって、これらの寿命を長くする
ことができる。

（実施の形態８）
本実施の形態では、表示装置の断面構造の一例について、図３３（Ａ）、（Ｂ）、及び（
Ｃ）を参照して説明する。なお、ここでは、一例として液晶表示装置について説明する。

図３３（Ａ）は、表示装置の上面図の一例である。基板５３９１に、駆動回路５３９２と
画素部５３９３とが形成されている。駆動回路５３９２の一例としては、走査線駆動回路
、又は信号線駆動回路などがある。画素部５３９３は画素を有し、画素は、駆動回路５３
９２により動作が制御される。例えば液晶表示装置の場合には、駆動回路５３９２の出力
信号により液晶素子に印加される電圧が設定される。

図３３（Ｂ）には、図３３（Ａ）のＡ−Ｂ断面の一例を示す。そして、図３３（Ｂ）には
、基板５４００と、基板５４００の上に形成される導電層５４０１と、導電層５４０１を
覆うように形成される絶縁層５４０２と、導電層５４０１及び絶縁層５４０２の上に形成
される半導体層５４０３ａと、半導体層５４０３ａの上に形成される半導体層５４０３ｂ
と、半導体層５４０３ｂの上及び絶縁層５４０２の上に形成される導電層５４０４と、絶
縁層５４０２の上及び導電層５４０４の上に形成され、開口部を有する絶縁層５４０５と
、絶縁層５４０５の上及び絶縁層５４０５の開口部に形成される導電層５４０６と、絶縁
層５４０５の上及び導電層５４０６の上に配置される絶縁層５４０８と、絶縁層５４０５
の上に形成される液晶層５４０７と、液晶層５４０７の上及び絶縁層５４０５の上に形成
される導電層５４０９と、導電層５４０９の上に形成される基板５４１０とを示す。

導電層５４０１は、ゲート電極として機能することが可能である。絶縁層５４０２は、ゲ
ート絶縁膜として機能することが可能である。導電層５４０４は、配線、トランジスタの
電極、又は容量素子の電極などとして機能することが可能である。絶縁層５４０５は、層
間膜、又は平坦化膜として機能することが可能である。導電層５４０６は、配線、画素電
極、又は反射電極として機能することが可能である。絶縁層５４０８は、シール材として
機能することが可能である。導電層５４０９は、対向電極、又は共通電極として機能する
ことが可能である。

ここで、駆動回路５３９２と、導電層５４０９との間には、寄生容量が生じることがある
。この結果、駆動回路５３９２の出力信号又は各ノードの電圧に、なまり又は遅延などが
生じてしまう。又は、消費電力が大きくなってしまう。しかし、図３３（Ｂ）に示すよう
に、駆動回路５３９２の上に、シール材として機能することが可能な絶縁層５４０８を形
成することによって、駆動回路５３９２と、導電層５４０９との間に生じる寄生容量を低
減することができる。なぜなら、シール材の誘電率は、液晶層の誘電率よりも低い場合が
多いからである。したがって、駆動回路５３９２の出力信号又は各ノードの電圧のなまり
又は遅延を低減することができる。又は、駆動回路５３９２の消費電力を低減することが
できる。

なお、図３３（Ｃ）に示すように、駆動回路５３９２の一部の上に、シール材として機能
することが可能な絶縁層５４０８が形成されることが可能である。このような場合でも、
駆動回路５３９２と、導電層５４０９との間に生じる寄生容量を低減することができるの
で、駆動回路５３９２の出力信号又は各ノードの電圧のなまり又は遅延を低減することが
できる。ただし、これに限定されず、駆動回路５３９２の上に、シール材として機能する
ことが可能な絶縁層５４０８が形成されていないことが可能である。

なお、表示素子は、液晶素子に限定されず、ＥＬ素子、又は電気泳動素子などの様々な表
示素子を用いることが可能である。

以上、本実施の形態では、表示装置の断面構造の一例について説明した。このような構造
と、実施の形態１〜実施の形態５の半導体装置又はシフトレジスタとを組み合わせること
が可能である。例えば、トランジスタの半導体層として、非晶質半導体、微結晶半導体、
有機半導体、又は酸化物半導体などを用いる場合、トランジスタのチャネル幅が大きくな
る場合が多い。しかし、本実施の形態のように、駆動回路の寄生容量を小さくできると、
トランジスタのチャネル幅を小さくすることができる。よって、レイアウト面積の縮小を
図ることができるので、表示装置の額縁を狭くすることができる。又は、表示装置を高精
細にすることができる。

（実施の形態９）
本実施の形態では、トランジスタ、及び容量素子の作製工程の一例を示す。特に、半導体
層として、酸化物半導体を用いる場合の作製工程について説明する。

図３４（Ａ）〜（Ｃ）を参照して、トランジスタ５４４１、及び容量素子５４４２の作製
工程の一例について説明する。図３４（Ａ）〜（Ｃ）には、トランジスタ、及び容量素子
の作製工程の一例である。トランジスタ５４４１は、逆スタガ型薄膜トランジスタの一例
であり、酸化物半導体層上にソース電極又はドレイン電極を介して配線が設けられている
トランジスタの例である。

まず、基板５４２０上に、スパッタリング法により第１導電層を全面に形成する。次に、
第１フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用い
て、選択的に第１導電層のエッチングを行い、導電層５４２１、及び導電層５４２２を形
成する。導電層５４２１は、ゲート電極として機能することが可能であり、導電層５４２
２は、容量素子の一方の電極として機能することが可能である。ただし、これに限定され
ず、導電層５４２１、及び導電層５４２２は、配線、ゲート電極、又は容量素子の電極と
して機能する部分を有することが可能である。この後、レジストマスクを除去する。

次に、絶縁層５４２３をプラズマＣＶＤ法又はスパッタリング法を用いて導電層５４２１
及び導電層５４２２を介して基板５４２０の全面に形成する。絶縁層５４２３は、ゲート
絶縁層として機能することが可能であり、導電層５４２１、及び導電層５４２２を覆うよ
うに形成される。なお、絶縁層５４２３の膜厚は、５０ｎｍ〜２５０ｎｍである場合が多
い。

次に、第２フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク
を用いて、絶縁層５４２３を選択的にエッチングして導電層５４２１に達するコンタクト
ホール５４２４を形成する。この後、レジストマスクを除去する。ただし、これに限定さ
れず、コンタクトホール５４２４を省略することが可能である。又は、酸化物半導体層の
形成後に、コンタクトホール５４２４を形成することが可能である。ここまでの段階での
断面図が図３４（Ａ）に相当する。

次に、酸化物半導体層をスパッタリング法により全面に形成する。ただし、これに限定さ
れず、酸化物半導体層をスパッタリング法により形成し、さらにその上にバッファ層（例
えばｎ^＋層）を形成することが可能である。なお、酸化物半導体層の膜厚は、５ｎｍ〜２
００ｎｍである場合が多い。

次に、第３フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク
を用いて、選択的に酸化物半導体層のエッチングを行う。この後、レジストマスクを除去
する。

次に、スパッタリング法により第２導電層を全面に形成する。次に、第４フォトマスクを
用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第２導電
層のエッチングを行い、導電層５４２９、導電層５４３０、及び導電層５４３１を形成す
る。導電層５４２９は、コンタクトホール５４２４を介して導電層５４２１と接続される
。導電層５４２９、及び導電層５４３０は、ソース電極又はドレイン電極として機能する
ことが可能であり、導電層５４３１は、容量素子の他方の電極として機能することが可能
である。ただし、これに限定されず、導電層５４２９、導電層５４３０、及び導電層５４
３１は、配線、ソース若しくはドレイン電極、又は容量素子の電極として機能する部分を
含むことが可能である。

なお、この後、熱処理（例えば２００℃〜６００℃の）を行う場合、この熱処理に耐えら
れる耐熱性を第２導電層に持たせることが好ましい。よって、第２導電層は、Ａｌと、耐
熱性の高い導電性材料（例えば、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｃｅ
などの元素、これらの元素を組み合わせた合金、又は、これらの元素を成分とする窒化物
など）とを組み合わせた材料であることが好ましい。ただし、これに限定されず、第２導
電膜を積層構造にすることによって、第２導電膜に高い耐熱性を持たせることができる。
例えば、Ａｌの上下に、Ｔｉ、又はＭｏなどの耐熱性の高い導電性材料を設けることが可
能である。

なお、第２導電層のエッチングの際に、さらに、酸化物半導体層の一部をエッチングして
、酸化物半導体層５４２５を形成する。このエッチングによって、導電層５４２１と重な
る部分の酸化物半導体層５４２５、又は、上方に第２の導電層が形成されていない部分の
酸化物半導体層５４２５は、削れられるので、薄くなる場合が多い。ただし、これに限定
されず、酸化物半導体層５４２５は、エッチングされないことが可能である。ただし、酸
化物半導体層５４２５の上にｎ^＋層が形成される場合は、酸化物半導体層５４２５はエッ
チングされる場合が多い。この後、レジストマスクを除去する。このエッチングが終了し
た段階でトランジスタ５４４１と容量素子５４４２とが完成する。ここまでの段階での断
面図が図３４（Ｂ）に相当する。

次に、大気雰囲気下又は窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。この熱処
理により酸化物半導体層５４２５の原子レベルの再配列が行われる。このように、熱処理
（光アニールも含む）によりキャリアの移動を阻害する歪が解放される。なお、この加熱
処理を行うタイミングは限定されず、酸化物半導体膜の形成後であれば、様々なタイミン
グで行うことが可能である。

次に、絶縁層５４３２を全面に形成する。絶縁層５４３２は、単層構造であることが可能
であるし、積層構造であることが可能である。例えば、絶縁層５４３２として有機絶縁層
を用いる場合、有機絶縁層の材料である組成物を塗布し、大気雰囲気下又は窒素雰囲気下
で２００℃〜６００℃の加熱処理を行って、有機絶縁層を形成する。このように、酸化物
半導体層５４２５に接する有機絶縁層を形成することにより、信頼性の高い薄膜トランジ
スタを作製することができる。なお、絶縁層５４３２として有機絶縁層を用いる場合、有
機絶縁層の下に、窒化珪素膜、又は酸化珪素膜を設けることが可能である。

なお、図３４（Ｃ）においては、非感光性樹脂を用いて絶縁層５４３２を形成した形態を
示すため、コンタクトホールが形成される領域の断面において、絶縁層５４３２の端部が
角張っている。しかしながら、感光性樹脂を用いて絶縁層５４３２を形成すると、コンタ
クトホールが形成される領域の断面において、絶縁層５４３２の端部を湾曲させることが
可能になる。この結果、後に形成される第３導電層又は画素電極の被覆率が向上する。

なお、組成物を塗布する代わりに、その材料に応じて、ディップ法、スプレー塗布法、イ
ンクジェット法、印刷法、ドクターナイフ、ロールコーター、カーテンコーター、又はナ
イフコーター等を用いることが可能である。

なお、酸化物半導体層を形成した後の加熱処理をせず、有機絶縁層の材料である組成物の
加熱処理時に、酸化物半導体層５４２５の加熱処理を兼ねることが可能である。

なお、絶縁層５４３２の膜厚は、２００ｎｍ〜５μｍ、好ましくは３００ｎｍ〜１μｍと
することが可能である。

次に、第３導電層を全面に形成する。次に、第５フォトマスクを用いたフォトリソグラフ
ィ工程により形成したレジストマスクを用いて第３導電層を選択的にエッチングして、導
電層５４３３、及び導電層５４３４を形成する。ここまでの段階での断面図が図３４（Ｃ
）に相当する。導電層５４３３、及び導電層５４３４は、配線、画素電極、反射電極、透
光性電極、又は容量素子の電極として機能することが可能である。特に、導電層５４３４
は、導電層５４２２と接続されるので、容量素子５４４２の電極として機能することが可
能である。ただし、これに限定されず、第１導電層を用いて形成された導電層と第２導電
層を用いて形成された導電層とを接続する機能を有することが可能である。例えば、導電
層５４３３と導電層５４３４とを接続することによって、導電層５４２２と導電層５４３
０とを第３導電層（導電層５４３３及び導電層５４３４）を介して接続されることが可能
になる。

なお、容量素子５４４２は、導電層５４２２と導電層５４３４とによって、導電層５４３
１が挟まれる構造になるので、容量素子５４４２の容量値を大きくすることができる。た
だし、これに限定されず、導電層５４２２と導電層５４３４との一方を省略することが可
能である。

なお、レジストマスクをウェットエッチングで除去した後、大気雰囲気下又は窒素雰囲気
下で２００℃〜６００℃の加熱処理を行うことが可能である。

以上の工程により、トランジスタ５４４１と容量素子５４４２とを作製することができる
。

なお、図３４（Ｄ）に示すように、酸化物半導体層５４２５の上に絶縁層５４３５を形成
することが可能である。絶縁層５４３５は、第２導電層がパターニングされる場合に、酸
化物半導体層５４２５が削られることを防止する機能を有し、ストップ膜として機能する
。よって、酸化物半導体層５４２５の膜厚を薄くすることができるので、トランジスタの
駆動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はＳ値の改善な
どを図ることができる。なお、絶縁層５４３５は、酸化物半導体層と絶縁層とを連続して
全面に形成し、その後、フォトマスクを用いたフォトリソグラフィ工程により形成したレ
ジストマスクを用いて選択的に当該絶縁層をパターニングすることによって、形成される
ことができる。その後、第２導電層を全面に形成し、第２導電層と同時に酸化物半導体層
をパターニングする。つまり、同じマスク（レチクル）を用いて、酸化物半導体層と第２
導電層とをパターニングすることが可能になる。この場合、第２導電層の下には、必ず酸
化物半導体が形成されることになる。こうして、工程数を増やすことなく、絶縁層５４３
５を形成することができる。このような製造プロセスでは、第２導電層の下に酸化物半導
体層が形成される場合が多い。ただし、これに限定されず、酸化物半導体層をパターニン
グした後に、絶縁層を全面に形成し、当該絶縁層をパターニングすることによって、絶縁
層５４３５を形成することが可能である。

なお、図３４（Ｄ）において、容量素子５４４２は、導電層５４２２と導電層５４３１と
によって、絶縁層５４２３と酸化物半導体層５４３６とが挟まれる構造である。ただし、
酸化物半導体層５４３６を省略することが可能である。そして、導電層５４３０と導電層
５４３１とは、第３導電層をパターニングして形成される導電層５４３７を介して接続さ
れている。このような構造は、一例として、液晶表示装置の画素に用いられることが可能
である。例えば、トランジスタ５４４１はスイッチングトランジスタとして機能し、容量
素子５４４２は保持容量として機能することが可能である。そして、導電層５４２１、導
電層５４２２、導電層５４２９、導電層５４３７は、各々、ゲート信号線、容量線、ソー
ス線、画素電極として機能することが可能である。ただし、これに限定されない。なお、
図３４（Ｄ）と同様に、図３４（Ｃ）においても、導電層５４３０と導電層５４３１とを
第３導電層を介して接続することが可能である。

なお、図３４（Ｅ）に示すように、第２導電層をパターニングした後に、酸化物半導体層
５４２５を形成することが可能である。こうすることによって、第２導電層がパターニン
グされる場合、酸化物半導体は形成されていないので、酸化物半導体層が削られることが
ない。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動
電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はＳ値の改善などを
図ることができる。なお、酸化物半導体層５４２５は、第２導電層がパターニングされる
後に、酸化物半導体層が全面に形成され、その後フォトマスクを用いたフォトリソグラフ
ィ工程により形成したレジストマスクを用いて選択的に酸化物半導体層パターニングする
ことによって形成されることができる。

なお、図３４（Ｅ）において、容量素子５４４２は、導電層５４２２と、第３導電層をパ
ターニングして形成される導電層５４３９とによって、絶縁層５４２３と絶縁層５４３２
とが挟まれる構造である。そして、導電層５４２２と導電層５４３０とは、第３導電層を
パターニングして形成される導電層５４３８を介して接続される。さらに、導電層５４３
９は、第２導電層をパターニングして形成される導電層５４４０と接続される。なお、図
３４（Ｅ）と同様に、図３４（Ｃ）及び（Ｄ）においても、導電層５４３０と導電層５４
２２とは、導電層５４３８を介して接続されることが可能である。

なお、酸化物半導体層（又はチャネル層）の膜厚を、トランジスタがオフの場合の空乏層
の厚さ以下にすることによって、完全空乏化状態を作り出すことが可能になる。こうして
、オフ電流を低減することができる。これを実現するために、酸化物半導体層５４２５の
膜厚は、２０ｎｍ以下であることが好ましい。より好ましくは１０ｎｍ以下である。さら
に好ましくは６ｎｍ以下であることが好ましい。

なお、トランジスタの動作電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向
上、Ｓ値の改善などを図るために、酸化物半導体層の膜厚は、トランジスタを構成する層
の中で、一番薄いことが好ましい。例えば、酸化物半導体層の膜厚は、絶縁層５４２３の
膜厚よりも薄いことが好ましい。より好ましくは、酸化物半導体層の膜厚は、絶縁層５４
２３の膜厚の１／２以下であることが好ましい。より好ましくは、１／５以下であること
が好ましい。さらに好ましくは、１／１０以下であることが好ましい。ただし、これに限
定されず、信頼性を向上させるために、酸化物半導体層の膜厚は、絶縁層５４２３よりも
厚いことが可能である。特に、図３４（Ｃ）のように、酸化物半導体層が削られる場合に
は、酸化物半導体層の膜厚は厚いほうが好ましいので、酸化物半導体層の膜厚は、絶縁層
５４２３よりも厚いことが可能である。

なお、トランジスタの絶縁耐圧を高くするために、絶縁層５４２３の膜厚は、第１導電層
の膜厚よりも厚いことが好ましい。より好ましくは、絶縁層５４２３の膜厚は、第１導電
層の膜厚の５／４以上であることが好ましい。さらに好ましくは、４／３以上であること
が好ましい。ただし、これに限定されず、トランジスタの移動度を高くするために、絶縁
層５４２３の膜厚は、第１導電層よりも薄いことが可能である。

なお、本実施の形態の基板、絶縁層、導電層、及び半導体層としては、他の実施の形態（
例えば実施の形態７）に述べる材料、又は本明細書において述べる材料と同様なものを用
いることが可能である。

本実施の形態のトランジスタを実施の形態１〜実施の形態５の半導体装置、シフトレジス
タ、又は表示装置に用いることによって、表示部を大きくすることができる。又は、表示
部を高精細にすることができる。

（実施の形態１０）
本実施の形態では、シフトレジスタのレイアウト図（以下、上面図ともいう）について説
明する。本実施の形態では、一例として、実施の形態４に述べるシフトレジスタのレイア
ウト図について説明する。なお、本実施の形態において説明する内容は、実施の形態４に
述べるシフトレジスタの他にも、実施の形態１〜実施の形態６の半導体装置、シフトレジ
スタ、又は表示装置に適用することが可能である。なお、本実施の形態のレイアウト図は
一例であって、これに限定されるものではないことを付記する。

本実施の形態のレイアウト図について、図３５を参照して説明する。図３５には、一例と
して、図９（Ａ）に示すシフトレジスタのレイアウト図を示す。なお、図３５の右部に示
すハッチングパターンは、それぞれのハッチングパターンに付されている符号の構成要素
のハッチングパターンを示すものである。

図３５に示すトランジスタ、又は配線などは、導電層９０１、半導体層９０２、導電層９
０３、導電層９０４、及びコンタクトホール９０５によって構成される。ただし、これに
限定されず、別の導電層、絶縁膜、又は別のコンタクトホールを形成することが可能であ
る。例えば、導電層９０１と導電層９０３とを接続するためのコンタクトホールを追加す
ることが可能である。

導電層９０１は、ゲート電極、又は配線として機能する部分を含むことが可能である。半
導体層９０２は、トランジスタの半導体層として機能する部分を含むことが可能である。
導電層９０３は、配線、ソース電極、又はドレイン電極として機能する部分を含むことが
可能である。導電層９０４は、透光性電極、画素電極、又は配線として機能する部分を含
むことが可能である。コンタクトホール９０５は、導電層９０１と導電層９０４とを接続
する機能、又は導電層９０３と導電層９０４とを接続する機能を有する。

本実施の形態では、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ２
０１＿１、及び／又は、トランジスタ２０２＿２において、第２端子としての機能を有す
る導電層９０１と、導電層９０３とが重なる面積は、第１端子としての機能を有する導電
層９０１と、導電層９０３とが重なる面積よりも小さいことが好ましい。こうすることに
よって、第２端子への電界の集中を抑制することができるので、トランジスタの劣化、又
はトランジスタの破壊を抑制することができる。ただし、これに限定されず第２端子とし
ての機能を有する導電層９０１と、導電層９０３とが重なる面積は、第１端子としての機
能を有する導電層９０１と、導電層９０３とが重なる面積よりも大きいことが可能である
。

なお、導電層９０１と導電層９０３とが重なる部分には、半導体層９０２を形成すること
が可能である。こうすることによって、導電層９０１と導電層９０３との間の寄生容量を
小さくすることができるので、ノイズの低減を図ることができる。同様の理由で、導電層
９０３と導電層９０４とが重なる部分には、半導体層９０２を形成することが可能である
。

なお、導電層９０１の一部の上に導電層９０４を形成し、当該導電層９０１は、コンタク
トホール９０５を介して導電層９０４と接続されることが可能である。こうすることによ
って、配線抵抗を下げることができる。又は、導電層９０１の一部の上に導電層９０３、
及び導電層９０４を形成し、当該導電層９０１は、コンタクトホール９０５を介して当該
導電層９０４と接続され、当該導電層９０３は、別のコンタクトホール９０５を介して当
該導電層９０４と接続されることが可能である。こうすることによって、配線抵抗を下げ
ることができる。

なお、導電層９０３の一部の上に導電層９０４を形成し、当該導電層９０３は、コンタク
トホール９０５を介して導電層９０４と接続されることが可能である。こうすることによ
って、配線抵抗を下げることができる。

なお、導電層９０４の一部の下に導電層９０１、又は導電層９０３を形成し、当該導電層
９０４は、コンタクトホール９０５を介して、当該導電層９０１、又は当該導電層９０３
と接続されることが可能である。こうすることによって、配線抵抗を下げることができる
。

なお、すでに述べたように、トランジスタ１０１＿１のゲートと第１端子との間の寄生容
量よりも、トランジスタ１０１＿１のゲートと第２端子との間の寄生容量を大きくするこ
とが可能である。図３５に示すように、トランジスタ１０１＿１の第１端子として機能す
ることが可能な導電層９０３の幅を幅９３１と示し、トランジスタ１０１＿１の第２端子
として機能することが可能な導電層９０３の幅を幅９３２と示す。そして、幅９３１は、
幅９３２よりも大きいことが可能である。こうすることによって、トランジスタ１０１＿
１のゲートと第１端子との間の寄生容量よりも、トランジスタ１０１＿１のゲートと第２
端子との間の寄生容量を大きくすることが可能である。ただし、これに限定されない。

なお、すでに述べたように、トランジスタ１０１＿２のゲートと第１端子との間の寄生容
量よりも、トランジスタ１０１＿２のゲートと第２端子との間の寄生容量を大きくするこ
とが可能である。図３５に示すように、トランジスタ１０１＿２の第１の電極として機能
することが可能な導電層９０３の幅を幅９４１と示し、トランジスタ１０１＿２の第２の
電極として機能することが可能な導電層９０３の幅を幅９４２と示す。そして、幅９４１
は、幅９４２よりも大きいことが可能である。こうすることによって、トランジスタ１０
１＿２のゲートと第１端子との間の寄生容量よりも、トランジスタ１０１＿２のゲートと
第２端子との間の寄生容量を大きくすることが可能である。ただし、これに限定されない
。

（実施の形態１１）
本実施の形態においては、電子機器の例について説明する。

図３６（Ａ）乃至図３６（Ｈ）、図３７（Ａ）乃至図３７（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（電源スイッチ、又は表示装置の動作を制御する操作
スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度
、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電
流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を
含むもの）、マイクロフォン５００８、等を有することができる。

図３６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図３６（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図３６（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図３６（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図３６（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図３６（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図３６（Ｇ）はテレビ受
像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
３６（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図３７（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図３７（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図３７（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図３７（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チュ
ーナ、等を有することができる。

図３６（Ａ）乃至図３６（Ｈ）、図３７（Ａ）乃至図３７（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画
像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受
像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影し
た画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。な
お、図３６（Ａ）乃至図３６（Ｈ）、図３７（Ａ）乃至図３７（Ｄ）に示す電子機器が有
することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。本実施の形態の電子機器と、実施の形態１〜実施の形態５の半導体装
置、シフトレジスタ、又は表示装置とを組み合わせることによって、信頼性の向上、歩留
まりの向上、コストの削減、表示部の大型化、表示部の高精細化などを図ることができる
。

次に、半導体装置の応用例を説明する。

図３７（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図３７（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。

図３７（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。

なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。

次に、半導体装置を、移動体と一体にして設けた例について示す。

図３７（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。

図３７（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図３７（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。

１００ 回路
２００ 回路
１１１ 配線
１１２ 配線

Claims (2)

1. 第１乃至第５のトランジスタを有し、
   前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
   前記第１のトランジスタのソース又はドレインの他方は、ゲート信号線と直接接続され、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートと直接接続されておらず、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記ゲート信号線と直接接続され、
   前記第２のトランジスタのゲートは、前記第３のトランジスタのゲートと直接接続されておらず、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
   前記第３のトランジスタのソース又はドレインの他方は、前記ゲート信号線と直接接続され、
   前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと直接接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの一方と直接接続され、
   前記第４のトランジスタのゲートは、第２の配線と直接接続され、
   前記第５のトランジスタのソース又はドレインの他方は、第３の配線と直接接続され、
   前記第１の配線には、クロック信号が入力される半導体装置。
2. 第１乃至第５のトランジスタを有し、
   前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
   前記第１のトランジスタのソース又はドレインの他方は、ゲート信号線と直接接続され、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートと直接接続されておらず、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記ゲート信号線と直接接続され、
   前記第２のトランジスタのゲートは、前記第３のトランジスタのゲートと直接接続されておらず、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
   前記第３のトランジスタのソース又はドレインの他方は、前記ゲート信号線と直接接続され、
   前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと直接接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの一方と直接接続され、
   前記第４のトランジスタのゲートは、第２の配線と直接接続され、
   前記第５のトランジスタのソース又はドレインの他方は、第３の配線と直接接続され、
   前記第１の配線には、クロック信号が入力され、
   前記第２のトランジスタがオフのときに、前記第１のトランジスタはオンであり、
   前記第２のトランジスタがオフのときに、前記第４のトランジスタはオフであり、
   前記第２のトランジスタがオフのときに、前記クロック信号はハイレベルである半導体装置。

Images