以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換えなどを行うことで一態様を構成することが可能であるものとする。そのため、例えば、能動素子(トランジスタ、ダイオードなど)、配線、受動素子(容量素子、抵抗素子など)、導電層、絶縁層、半導体層、有機材料、無機材料、部品、基板、モジュール、装置、固体、液体、気体、動作方法、製造方法などが単数又は複数記載された図面(断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクトル図、状態図、波形図、写真、化学式など)又は文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。一例としては、N個(Nは整数)の回路素子(トランジスタ、容量素子等)を有して構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジスタ、容量素子等)を抜き出して、発明の一態様を構成することは可能である。別の一例としては、N個の層を有して構成される断面図から、M個の層を抜き出して、発明の一態様を構成することは可能である。別の一例としては、N個の要素を有して構成されるフローチャートから、M個の要素を抜き出して、発明の一態様を構成することは可能である。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置の一例について説明する。本実施の形態の半導体装置は、一例として、シフトレジスタ、ゲートドライバ、又はソースドライバなどの様々な駆動回路に用いることが可能である。なお、本実施の形態の半導体装置を駆動回路、又は回路と示すことも可能である。
まず、本実施の形態の半導体装置の回路構成について、図1(A)を参照して説明する。図1(A)の半導体装置は、回路100(第2の制御回路ともいう)、及び回路200(第1の制御回路ともいう)を有する。回路100は、トランジスタ101_1〜101_2という複数のトランジスタを有する。
なお、トランジスタ101_1〜101_2は、一例としてNチャネル型であるものとする。Nチャネル型のトランジスタは、ゲートとソースとの間の電位差(Vgs)が閾値電圧(Vth)を上回った場合にオンになるものとする。ただし、これに限定されず、トランジスタ101_1、及び/又は、トランジスタ101_2は、Pチャネル型であることが可能である。Pチャネル型トランジスタは、ゲートとソースとの間の電位差(Vgs)が閾値電圧(Vth)を下回った場合にオンになるものとする。
次に、図1(A)の半導体装置の接続関係について説明する。トランジスタ101_1の第1端子は、配線112と接続され、トランジスタ101_1の第2端子は、配線111と接続される。トランジスタ101_2の第1端子は、配線112と接続され、トランジスタ101_2の第2端子は、配線111と接続される。また、回路200は、図1(A)に示すように、配線113、配線114、配線115_1〜115_2、配線116_1〜116_2、配線117、配線118、トランジスタ101_1のゲート、トランジスタ101_2のゲート、及び配線111と接続される。ただし、これに限定されず、図1(A)に示す半導体装置と接続される配線は一例である。よって、本実施の形態において、半導体装置と接続される配線を増やすことが可能であるし、半導体装置と接続される配線を減らすことが可能である。例えば、回路200は、その構成に応じて、様々な配線、又は様々なノードと接続されることが可能である。又は、回路200は、上述した配線のいずれかと接続されていないことが可能である。
なお、図1(A)において、トランジスタ101_1のゲートと回路200との接続箇所をノード11と示し、トランジスタ101_2のゲートと回路200との接続箇所をノード12と示す。
次に、各配線に入力又は出力される電圧又は信号などについて説明する。
配線111からは、一例として、信号OUTが出力されるものとする。信号OUTは、半導体装置に入力される信号に応じて電圧状態が設定される。また、信号OUTは、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号OUTは、ハイレベルとロウレベルとの2つの電圧状態を有するデジタル信号である場合が多く、半導体装置の出力信号としての機能を有することが可能である。よって、配線111は、信号線、又は出力信号線としての機能を有することが可能である。ただし、これに限定されない。例えば、配線111は、画素部に延伸して配置されることが可能である。そして、配線111は、画素と接続されることが可能である。例えば液晶表示装置の場合は、配線111を液晶素子を有する画素に接続し、配線111の電圧に応じて液晶素子に印加される電圧を設定する構成とすることができる。又は、配線111は、画素が有するトランジスタ(例えば選択用トランジスタ、又はスイッチングトランジスタ)のゲートと接続されることが可能である。よって、配線111は、ゲート信号線(以下、ゲート線ともいう)、又は走査線としての機能を有することが可能である。このような場合、信号OUTは、ゲート信号、又は走査信号としての機能を有することが可能である。
配線112には、一例として、信号CK1が入力されるものとする。信号CK1は、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号CK1は、ハイレベルとロウレベルとの2つの電圧状態を繰り返すデジタル信号である場合が多く、クロック信号としての機能を有することが可能である。よって、配線112は、信号線、又はクロック信号線(以下、クロック線又はクロック供給線ともいう)としての機能を有することが可能である。ただし、これに限定されず、配線112には電圧が供給されることが可能である。よって、配線112は、電源線としての機能を有することが可能である。
配線113には、一例として、信号CK2が入力されるものとする。信号CK2は、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号CK2は、ハイレベルとロウレベルとの2つの電圧状態を繰り返すデジタル信号である場合が多く、反転クロック信号としての機能を有することが可能である。なお、信号CK2は、信号CK1の反転信号、又は信号CK1から位相がおおむね180°ずれた信号であることが可能である。よって、配線113は、信号線、又は反転クロック信号線(以下、反転クロック線又は反転クロック供給線ともいう)としての機能を有することが可能である。
配線114には、一例として、電圧V2が供給されるものとする。電圧V2は、ハイレベルの信号とおおむね等しい値である場合が多く、電源電圧、基準電圧、又は正電源電圧としての機能を有することが可能である。よって、配線114は、電源線としての機能を有することが可能である。
配線115_1には、一例として、信号SP1が入力されるものとする。信号SP1は、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号SP1は、ハイレベル及びロウレベルとなるデジタル信号である場合が多く、スタート信号としての機能を有することが可能である。よって、配線115_1は、信号線としての機能を有することが可能である。ただし、これに限定されない。例えば、複数の半導体装置が従属接続される場合、配線115_1は、別の段(例えば前段)の配線111、又はその他の配線と接続されることが可能である。よって、配線115_1は、出力信号線、ゲート信号線、又は走査線としての機能を有することが可能である。このような場合、信号SP1は、転送信号、ゲート信号、又は走査信号としての機能を有することが可能である。
配線115_2には、一例として、信号SP2が入力されるものとする。信号SP2は、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号SP2は、デジタル信号である場合が多く、スタート信号としての機能を有することが可能である。よって、配線115_2は、信号線としての機能を有することが可能である。ただし、これに限定されない。例えば、複数の半導体装置が従属接続される場合、配線115_2は、別の段(例えば前段)の配線111、又はその他の配線と接続されることが可能である。よって、配線115_2は、出力信号線、ゲート信号線、又は走査線としての機能を有することが可能である。このような場合、信号SP2は、転送信号、ゲート信号、又は走査信号としての機能を有することが可能である。
配線116_1には、一例として、信号SEL1が入力されるものとする。信号SEL1は、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号SEL1は、ある期間毎(例えばフレーム期間毎)に、ハイレベルとロウレベルとの2つの電圧状態を繰り返すデジタル信号である場合が多く、制御信号、又はクロック信号としての機能を有することが可能である。よって、配線116_1は、信号線、制御線、又はクロック信号線としての機能を有することが可能である。
配線116_2には、一例として、信号SEL2が入力されるものとする。信号SEL2は、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号SEL2は、ある期間毎(例えばフレーム期間毎)に、ハイレベルとロウレベルとの2つの状態を繰り返すデジタル信号である場合が多い。そして、信号SEL2は、信号SEL1の反転信号、又は信号SEL1から位相が180°ずれた信号である場合が多く、制御信号、又は反転クロック信号としての機能を有することが可能である。よって、信号線、制御線、又は反転クロック信号線としての機能を有することが可能である。
配線117には、一例として、信号REが入力されるものとする。信号REは、例えば第1の電圧状態及び第2の電圧状態を有する信号とすることができる。例えば信号REは、デジタル信号である場合が多く、リセット信号としての機能を有することが可能である。よって、配線117は、信号線としての機能を有することが可能である。ただし、これに限定されない。例えば、複数の半導体装置が従属接続される場合、配線117は、別の段(例えば次の段)の配線111、又はその他の配線と接続されることが可能である。よって、配線117は、出力信号線、ゲート信号線、又は走査線としての機能を有することが可能である。このような場合、信号REは、転送信号、ゲート信号、又は走査信号としての機能を有することが可能である。
配線118には、一例として、電圧V1が供給されるものとする。電圧V1は、ロウレベルの信号とおおむね等しい値である場合が多く、電源電圧、基準電圧、グランド電圧、又は負電源電圧としての機能を有することが可能である。よって、配線118は、電源線、又はグランドとしての機能を有することが可能である。
ただし、これに限定されず、配線111、配線112、配線113、配線114、配線115_1、配線115_2、配線116_1、配線116_2、配線117、及び配線118には、様々な信号、又は様々な電圧を入力することが可能である。よって、これらの配線は、他にも様々な機能を有することが可能であるし、上記の機能のすべてを有する必要はない。
なお、おおむねとは、ノイズによる誤差、プロセスのばらつきによる誤差、素子の作製工程のばらつきによる誤差、及び/又は、測定誤差などの様々な誤差を含むものとする。
なお、一般的に電圧とは、2点間における電位差のことをいう場合があり、電位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう場合があるが、電子回路において、ある一点における電位と基準となる電位(例えば接地電位)との差を該ある一点の電圧として示すことが多いため、本明細書では、特に指定する場合を除き、ある一点の電圧と示す場合にはある一点における電位と基準となる電位との差を示すものとする。
なお、一例として、第1の電圧状態、すなわちロウレベルの信号の電圧をV1とし、第2の電圧状態、すなわちハイレベルの信号の電圧をV2とする。そして、V2>V1とする。よって、電圧V1と記載する場合、電圧V1とは、信号のロウレベルとおおむね等しい値であるものとする。一方で、電圧V2と記載する場合、電圧V2とは、信号のハイレベルとおおむね等しい値であるものとする。ただし、これに限定されず、ロウレベルの信号の電圧は、V1よりも低くすることが可能であるし、V1よりも高くすることが可能である。又は、ハイレベルの信号の電圧は、V2よりも低いことが可能であるし、V2よりも高いことが可能である。例えば、回路構成によっては、ハイレベルの信号として記載する場合でも、その電圧はV2よりも低い場合があるし、V2よりも高い場合がある。又は、回路構成によっては、ロウレベルの信号と記載する場合でも、その電圧はV1よりも低い場合があるし、V1よりも高い場合がある。
なお、信号CK1、及び/又は、信号CK2は、平衡であることが可能であるし、非平衡(不平衡ともいう)であることが可能である。平衡とは、1周期のうち、ハイレベルになる期間とロウレベルになる期間とがおおむね等しいことをいう。非平衡とは、ハイレベルになる期間とロウレベルになる期間とが異なることをいう。なお、ここでは異なるとはおおむね等しい場合の範囲以外のものであるとする。
なお、信号CK1、及び信号CK2が非平衡である場合、信号CK2は、信号CK1の反転信号ではない場合がある。この場合、信号CK1のハイレベルになる期間と、信号CK2がハイレベルになる期間と、の長さはおおむね等しくすることが可能である。ただし、これに限定されない。
次に、各回路、及び各トランジスタが有する機能について説明する。
回路100は、一例として、回路200から入力された信号に従って信号OUTの電圧状態を設定する機能を有する。又は、回路100は、ノード11の電圧、及び/又は、ノード12の電圧に応じて、配線112と配線111との導通状態を制御する機能を有する。又は、回路100は、配線112の電圧を配線111に供給するタイミングを制御する機能を有する。例えば、配線112に、電圧V2などの電圧、又は信号CK1などの信号が供給される場合、回路100は、配線112に供給される電圧又は信号などを、配線111に供給するタイミングを制御する機能を有する。又は、回路100は、ハイレベルの信号(例えば信号CK1)を配線111に供給するタイミングを制御する機能を有する。又は、回路100は、配線111の電圧を例えばV2に上昇させるタイミングを制御する機能を有する。又は、回路100は、ロウレベルの信号(例えば信号CK1)を配線111に供給するタイミングを制御する機能を有する。又は、回路100は、配線111の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、回路100は、配線111の電圧を維持する機能を有する。又は、回路100は、ノード11の電圧、及び/又は、ノード12の電圧をブートストラップ動作によって例えばV2以上に上昇させるタイミングを制御する機能を有する。以上のように、回路100は、制御回路、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定されず、回路100は、他にも様々な機能を有することが可能である。なお、回路100は、上記の機能のすべてを有する必要はない。
回路200は、一例として、少なくとも2つの信号が入力され、入力された信号を選択的に出力する機能を有する。又は、回路200は、入力される信号又は電圧(信号CK2、信号SP1、信号SP2、信号RE、ノード11の電圧、ノード12の電圧、及び/又は、信号OUTなど)に応じて、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧を制御する機能を有する。又は、回路200は、ノード11、及び/又は、ノード12に、ハイレベルの信号又は電圧V2を供給するタイミングを制御する機能を有する。又は、回路200は、ノード11、及び/又は、ノード12に、ロウレベルの信号又は電圧V1を供給するタイミングを制御する機能を有する。又は、回路200は、ノード11、及び/又は、ノード12に、信号又は電圧などを供給しない機能を有する。又は、回路200は、ノード11、及び/又は、ノード12を浮遊状態にする機能を有する。又は、回路200は、配線111に、ロウレベルの信号又は電圧V1を供給するタイミングを制御する機能を有する。又は、回路200は、配線111の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、回路200は、配線111の電圧を維持する機能を有する。以上のように、回路200は、制御回路としての機能を有することが可能である。ただし、これに限定されず、回路200は、他にも様々な機能を有することが可能である。なお、回路200は、上記の機能のすべてを有する必要はない。
トランジスタ101_1は、一例として、ノード11の電圧に応じて、配線112と配線111との導通状態を制御する機能を有する。又は、トランジスタ101_1は、配線112の電圧を配線111に供給するタイミングを制御する機能を有する。例えば、配線112に、電圧V2などの電圧、又は信号CK1などの信号が供給される場合、トランジスタ101_1は、配線112に供給される電圧又は信号などを、配線111に供給するタイミングを制御する機能を有する。又は、トランジスタ101_1は、ハイレベルの信号(例えば信号CK1)を配線111に供給するタイミングを制御する機能を有する。又は、トランジスタ101_1は、配線111の電圧を上昇させるタイミングを制御する機能を有する。又は、トランジスタ101_1は、ロウレベルの信号(例えば信号CK1)を配線111に供給するタイミングを制御する機能を有する。又は、トランジスタ101_1は、配線111の電圧を例えばV1に減少させるタイミングを制御する、すなわちV1への配線111の電圧の設定を制御する機能を有する。又は、トランジスタ101_1は、配線111の電圧を維持する機能を有する。又は、トランジスタ101_1は、ブートストラップ動作を行う機能を有する。又は、トランジスタ101_1は、ノード11の電圧をブートストラップ動作によって例えばV2以上に上昇させる機能を有する。または、トランジスタ101_1は、オン又はオフになることにより、信号OUTの電圧状態を設定するか否かを制御する機能を有する。以上のように、トランジスタ101_1は、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ101_1は、他にも様々な機能を有することが可能である。なお、トランジスタ101_1は、上記の機能のすべてを有する必要はない。
トランジスタ101_2は、一例として、ノード12の電圧に応じて、配線112と配線111との導通状態を制御する機能を有する。又は、トランジスタ101_2は、配線112の電圧を配線111に供給するタイミングを制御する機能を有する。例えば、配線112に、電圧V2などの電圧、又は信号CK1などの信号が供給される場合、トランジスタ101_2は、配線112に供給される電圧又は信号などを、配線111に供給するタイミングを制御する機能を有する。又は、トランジスタ101_2は、ハイレベルの信号(例えば信号CK1)を配線111に供給するタイミングを制御する機能を有する。又は、トランジスタ101_2は、配線111の電圧を例えばV2に上昇させるタイミングを制御する機能を有する。又は、トランジスタ101_2は、ロウレベルの信号(例えば信号CK1)を配線111に供給するタイミングを制御する機能を有する。又は、トランジスタ101_2は、配線111の電圧を例えばV1に減少させるタイミングを制御する、すなわちV1への配線111の電圧の設定を制御する機能を有する。又は、トランジスタ101_2は、配線111の電圧を維持する機能を有する。又は、トランジスタ101_2は、ブートストラップ動作を行う機能を有する。又は、トランジスタ101_2は、ノード12の電圧をブートストラップ動作によって例えばV2以上に上昇させる機能を有する。または、トランジスタ101_2は、オン又はオフになることにより、信号OUTの電圧状態を設定するか否かを制御する機能を有する。以上のように、トランジスタ101_2は、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ101_2は、他にも様々な機能を有することが可能である。なお、トランジスタ101_2は、上記の機能のすべてを有する必要はない。
次に、図1(A)の半導体装置の動作について、図2のタイミングチャートを参照して説明する。図2のタイミングチャートには、信号SEL1、信号SEL2、信号CK1、信号CK2、信号SP1、信号SP2、信号RE、ノード11の電圧(Va1)、ノード12の電圧(Va2)、及び信号OUTを示す。なお、図1(A)の半導体装置は、図2のタイミングチャートに限定されず、様々なタイミングによって制御されることが可能である。
なお、図2のタイミングチャートは、複数の期間(以下、期間のことをフレーム期間ともいう)を有し、各期間は、複数のサブ期間(以下、サブ期間のことを1ゲート選択期間ともいう)を有する。例えば、図2のタイミングチャートは、期間T1、及び期間T2という複数の期間を有する。期間T1は、期間A1、期間B1、期間C1、期間D1、及び期間E1という複数のサブ期間を有し、期間T2は、期間A2、期間B2、期間C2、期間D2、及び期間E2という複数のサブ期間を有する。ただし、これに限定されない。例えば、図2のタイミングチャートは、期間T1、及び期間T2とは別の期間を有することが可能であるし、期間T1と期間T2との一方を省略することが可能である。又は、期間T1は、期間A1〜E1の他にも様々な期間を有することが可能であるし、期間A1〜E1のいずれかを省略することが可能である。又は、期間T2は、期間A2〜E2の他にも様々な期間を有することが可能であるし、期間A2〜E2のいずれかを省略することが可能である。
なお、一例として、期間T1と期間T2とは、交互に配置されるものとする。ただし、これに限定されず、期間T1と期間T2とは様々な順番に配置されることが可能である。
なお、一例として、期間T1において、期間A1、期間B1、及び期間C1が順に配置される後、期間T1の終わりまで(又は期間T2の始まりまで)、期間D1と期間E1とが交互に配置されるものとする。ただし、これに限定されず、期間A1〜E1を様々な順番に配置することが可能である。例えば、期間T1の始まりから、期間A1の始まりまでの期間に、期間D1、及び/又は、期間E1を配置することが可能である。
なお、一例として、期間T2において、期間A2、期間B2、及び期間C2が順に配置される後、期間T2の終わりまで(又は期間T1の始まりまで)、期間D2と期間E2とが交互に配置されるものとする。ただし、これに限定されず、期間A2〜E2を様々な順に配置することが可能である。例えば、期間T2の始まりから、期間A2の始まりまでの期間に、期間D2、及び/又は、期間E2を配置することが可能である。
まず、期間T1の動作について説明する。期間T1では、信号SP1は、期間A1においてハイレベルになり、期間B1〜E1においてロウレベルになる。信号SP2は、期間A1〜期間E1においてロウレベルになる。信号SEL1は、ハイレベルになり、信号SEL2は、ロウレベルになる。
期間A1において、図3(A)に示すように、信号SP1はハイレベルになるので、回路200は、電圧V2、又はハイレベルの信号をノード11に供給する。よって、ノード11の電圧は上昇し始める。このとき、信号SP2はロウレベルになるので、回路200は、電圧V1又はロウレベルの信号をノード12に供給する。よって、ノード12の電圧は、V1になる。又は、回路200は、ノード12に電圧又は信号などを供給せず、回路200とノード12とは非導通状態になる。よって、ノード12の電圧の初期値がV1だとすると、ノード12の電圧はV1に維持される。この結果、トランジスタ101_2はオフ(オフ状態ともいう)になる。その後、ノード11の電圧は、上昇し続ける。やがて、ノード11の電圧がV1+Vth101_1(Vth101_1:トランジスタ101_1の閾値電圧)+Vxになったところで、トランジスタ101_1がオンになる。このときVxは0より大きい値である。よって、配線112と配線111とは、トランジスタ101_1を介して導通状態になるので、ロウレベルの信号CK1は、配線112からトランジスタ101_1を介して配線111に供給される。この結果、信号OUTは、ロウレベルになる。その後、ノード11の電圧はさらに上昇する。やがて、回路200は、ノード11への電圧又は信号の供給を止めるので、回路200とノード11とは非導通状態になる。この結果、ノード11は、浮遊状態になり、ノード11の電圧は、V1+Vth101_1+Vxに維持される。ただし、これに限定されない。例えば、回路200は、V1+Vth101_1+Vxの電圧をノード11に供給し続けることが可能である。
なお、期間A1において、回路200は、電圧V1又はロウレベルの信号を配線111に供給することが可能である。又は、回路200は、電圧又は信号などを配線111に供給しないことが可能である。
次に、期間B1において、図3(B)に示すように、信号SP1はロウレベルになるので、回路200は、電圧又は信号などをノード11に供給しないままである。よって、ノード11は、浮遊状態のままであり、ノード11の電圧は、V1+Vth101_1+Vxのままになる。つまり、トランジスタ101_1はオンのままになるので、配線112と配線111とはトランジスタ101_1を介して導通状態のままになる。一方で、信号SP2はロウレベルのままなので、回路200は、電圧V1又はロウレベルの信号をノード12に供給する。又は、回路200は、ノード12に電圧又は信号などを供給せずに、回路200とノード12とは非導通状態になる。よって、ノード12の電圧は、V1になるように維持される。この結果、トランジスタ101_2はオフのままになる。このとき、信号CK1はロウレベルからハイレベルに上昇するので、配線111の電圧が上昇し始める。すると、ノード11は浮遊状態のままなので、ノード11の電圧は、トランジスタ101_1のゲートと第2端子との間の寄生容量によって上昇する。いわゆる、ブートストラップ動作である。こうして、ノード11の電圧は、V2+Vth101_1+Vxまで上昇することによって、配線111の電圧がV2より大きい値まで上昇することが可能になる。このようにして、信号OUTは、ハイレベルになる。
なお、期間B1において、回路200は、電圧又は信号などを配線111に供給していない場合が多い。ただし、これに限定されず、回路200は、電圧V2又はハイレベルの信号などを配線111に供給することが可能である。
次に、期間C1において、図3(C)に示すように、信号REがハイレベルになるので、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給する。すると、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧は、V1になる。よって、トランジスタ101_1、及びトランジスタ101_2はオフになるので、配線112と配線111とは非導通状態になる。そして、信号OUTは、ロウレベルになる。
なお、期間C1において、ノード11の電圧が減少するタイミングよりも、信号CK1がロウレベルになるタイミングの方が早い場合がある。つまり、トランジスタ101_1がオフになる前に、信号CK1がロウレベルになる場合がある。よって、ロウレベルの信号CK1は、配線112からトランジスタ101_1を介して配線111に供給される場合がある。このような場合、トランジスタ101_1のチャネル幅は、例えば他のトランジスタを有する場合に他のトランジスタのチャネル幅より大きい場合が多いので、信号OUTの立ち下がり時間を短くすることができる。よって、期間C1においては、回路200がロウレベルの信号又は電圧V1を配線111に供給する場合と、配線112からトランジスタ101_1を介してロウレベルの信号が配線111に供給される場合と、回路200からロウレベルの信号又は電圧V1が配線111に供給され、且つ配線112からトランジスタ101_1を介してロウレベルの信号が配線111に供給される場合とがある。
次に、期間D1、及び期間E1において、図3(D)に示すように、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給する。すると、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧は、V1のままになる。よって、トランジスタ101_1、及びトランジスタ101_2はオフのままになるので、配線112と配線111とは非導通状態のままになる。そして、信号OUTは、ロウレベルのままになる。
なお、期間D1と期間E1との一方の期間において、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給し、他方の期間において、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給しないことが可能である。
次に、期間T2の動作について説明する。期間T2では、信号SP1は、期間A2〜E2においてロウレベルになる。信号SP2は、期間A2においてハイレベルになり、期間B2〜E2においてロウレベルになる。信号SEL1はロウレベルになり、信号SEL2はハイレベルになる。
期間A2において、図4(A)に示すように、信号SP2はハイレベルになるので、回路200は、電圧V2、又はハイレベルの信号をノード12に供給する。よって、ノード12の電圧は上昇し始める。このとき、信号SP1はロウレベルになるので、回路200は、電圧V1又はロウレベルの信号をノード11に供給する。よって、ノード11の電圧は、V1になる。又は、回路200は、ノード11に電圧又は信号などを供給せずに、回路200とノード11とは非導通状態になる。よって、ノード11の初期値がV1だとすると、ノード11の電圧はV1に維持される。この結果、トランジスタ101_1はオフになる。その後、ノード12の電圧は、上昇し続ける。やがて、ノード12の電圧がV1+Vth101_2(Vth101_2:トランジスタ101_2の閾値電圧)+Vxとなったところで、トランジスタ101_2がオンになる。このときVxは0より大きい値である。よって、配線112と配線111とは、トランジスタ101_2を介して導通状態になるので、ロウレベルの信号CK1は、配線112からトランジスタ101_2を介して配線111に供給される。この結果、信号OUTは、ロウレベルになる。その後、ノード12の電圧はさらに上昇する。やがて、回路200は、ノード12への電圧又は信号の供給を止めるので、回路200とノード12とは非導通状態になる。この結果、ノード12は、浮遊状態になり、ノード12の電圧は、V1+Vth101_2+Vxに維持される。ただし、これに限定されない。例えば、回路200は、V1+Vth101_2+Vxの電圧をノード12に供給し続けることが可能である。
なお、期間A2において、回路200は、電圧V1又はロウレベルの信号を配線111に供給することが可能である。又は、回路200は、電圧又は信号などを配線111に供給しないことが可能である。
次に、期間B2において、図4(B)に示すように、信号SP2はロウレベルになるので、回路200は、電圧又は信号などをノード12に供給しないままである。よって、ノード12は、浮遊状態のままであり、ノード12の電圧は、V1+Vth101_2+Vxのままになる。つまり、トランジスタ101_2はオンのままになるので、配線112と配線111とはトランジスタ101_2を介して導通状態のままになる。一方で、信号SP1はロウレベルのままなので、回路200は、電圧V1又はロウレベルの信号をノード11に供給する。又は、回路200は、ノード11に電圧又は信号などを供給せずに、回路200とノード11とは非導通状態になる。よって、ノード11の電圧は、V1になるように維持される。この結果、トランジスタ101_1はオフのままになる。このとき、信号CK1はロウレベルからハイレベルに上昇するので、配線111の電圧が上昇し始める。すると、ノード12は浮遊状態のままなので、ノード12の電圧は、トランジスタ101_2のゲートと第2端子との間の寄生容量によって上昇する。いわゆる、ブートストラップ動作である。こうして、ノード12の電圧は、V2+Vth101_2+Vxになるまで上昇することによって、配線111の電圧がV2より大きい値まで上昇することが可能になる。このようにして、信号OUTは、ハイレベルになる。
なお、期間B2において、回路200は、電圧又は信号などを配線111に供給していない場合が多い。ただし、これに限定されず、回路200は、電圧V2又はハイレベルの信号を配線111に供給することが可能である。
次に、期間C2において、図4(C)に示すように、信号REがハイレベルになるので、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給する。すると、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧は、V1になる。よって、トランジスタ101_1、及びトランジスタ101_2はオフになるので、配線112と配線111とは非導通状態になる。そして、信号OUTは、ロウレベルになる。
なお、期間C2において、ノード12が減少するタイミングよりも、信号CK1がロウレベルになるタイミングの方が早い場合がある。つまり、トランジスタ101_2がオフになる前に、信号CK1がロウレベルになる場合がある。よって、ロウレベルの信号CK1は、配線112からトランジスタ101_2を介して配線111に供給される場合がある。このような場合、トランジスタ101_2のチャネル幅は、例えば他のトランジスタを有する場合に他のトランジスタのチャネル幅より大きい場合が多いので、信号OUTの立ち下がり時間を短くすることができる。よって、期間C2においては、回路200からロウレベルの信号又は電圧V1が配線111に供給される場合と、配線112からトランジスタ101_2を介してロウレベルの信号が配線111に供給される場合と、回路200からロウレベルの信号又は電圧V1が配線111に供給され、且つ配線112からトランジスタ101_2を介してロウレベルの信号が配線111に供給される場合とがある。
次に、期間D2、及び期間E2において、図4(D)に示すように、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給する。すると、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧は、V1のままになる。よって、トランジスタ101_1、及びトランジスタ101_2はオフのままになるので、配線112と配線111とは非導通状態のままになる。そして、信号OUTは、ロウレベルのままになる。
なお、期間D2と期間E2との一方の期間においてのみ、回路200は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給することが可能である。
以上のように、期間T1において、トランジスタ101_2はオフになり、期間T2において、トランジスタ101_1はオフになることが可能である。よって、トランジスタ101_1、及びトランジスタ101_2がそれぞれオンになる回数、又はトランジスタ101_1、及びトランジスタ101_2がそれぞれオンになる時間を少なくすることができるので、トランジスタ101_1、及びトランジスタ101_2の特性劣化を抑制することができる。
又は、トランジスタの特性劣化を抑制できることによって、様々なメリットを得ることができる。例えば、配線111がゲート信号線又は走査線としての機能を有する場合、又は配線111が画素と接続される場合、画素が保持するビデオ信号は、信号OUTの波形に影響を受けることがある。例えば、信号OUTのハイレベルの電圧がV2まで上昇しない場合、画素が有するトランジスタ(例えば選択トランジスタ、又はスイッチングトランジスタ)がオンになる時間は短くなる。この結果、画素へのビデオ信号の書き込み不足を生じ、表示品位が低下してしまうことがある。又は、信号OUTの立ち下がり時間、及び立ち上がり時間が長くなる場合、選択された行に属する画素に、別の行に属する画素へのビデオ信号が書き込まれてしまうことがある。この結果、表示品位が低下してしまう。又は、信号OUTの立ち下がり時間がばらつく場合、画素が保持するビデオ信号へのフィードスルーの影響がばらついてしまうことがある。この結果、クロストーク等の表示ムラを生じてしまう。
しかしながら、本実施の形態の半導体装置は、トランジスタの特性劣化を抑制することができる。よって、信号OUTのハイレベルの電圧をV2まで上昇させることができるので、画素が有するトランジスタがオンになる時間を長くすることができる。この結果、画素に十分な時間の中でビデオ信号を書き込むことができるので、表示品位の向上を図ることができる。又は、信号OUTの立ち下がり時間、及び立ち上がり時間を短くすることができるので、選択された行に属する画素に、別の行に属する画素へのビデオ信号が書き込まれてしまうことを防止することができる。この結果、表示品位の向上を図ることができる。又は、信号OUTの立ち下がり時間のばらつきを抑制することができるので、画素が保持するビデオ信号へのフィードスルーの影響のばらつきを抑制することできる。よって、表示ムラを抑制することができる。
又は、本実施の形態の半導体装置では、全てのトランジスタの極性をNチャネル型又はPチャネル型とすることが可能である。全てのトランジスタの極性を同一とすることにより、CMOS回路と比較して、工程数の削減、歩留まりの向上、信頼性の向上、又はコストの削減を図ることができる。特に、画素部などを含めて、全てのトランジスタがNチャネル型の場合、トランジスタの半導体層として、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いることが可能になる。ただし、これらの半導体を用いたトランジスタは、劣化しやすい場合が多い。しかし本実施の形態の半導体装置は、トランジスタの劣化を抑制することができる。
又は、トランジスタの特性が劣化した場合でも、半導体装置が動作するように、トランジスタのチャネル幅を大きくする必要がない。よって、トランジスタのチャネル幅を小さくすることができる。なぜなら、本実施の形態の半導体装置では、トランジスタの劣化を抑制することができるからである。
なお、期間T1において、トランジスタ101_1がオンになる期間(期間A1、及び期間B1)を第1の期間又は第1のサブ期間と呼び、トランジスタ101_1がオフになる期間(期間C1、期間D1、及び期間E1)を第2の期間又は第2のサブ期間と呼ぶことが可能である。同様に、期間T2において、トランジスタ101_2がオンになる期間(期間A2、及び期間B2)を第3の期間又は第3のサブ期間と呼び、トランジスタ101_2がオフになる期間(期間C2、期間D2、及び期間E2)を第4の期間又は第4のサブ期間と呼ぶことが可能である。
なお、トランジスタ101_1がオンになる期間(期間A1、及び期間B1)は、トランジスタ101_1がオフになる期間(期間C1〜E1)よりも短い場合が多い。又は、トランジスタ101_2がオンになる期間(期間A2、及び期間B2)は、トランジスタ101_2がオフになる期間(期間C2〜E2)よりも短い場合が多い。又は、トランジスタ101_1がオンになる期間と、トランジスタ101_2がオンになる期間とは、おおむね等しい長さである場合が多い。ただし、これに限定されない。
なお、期間T1において、期間B1は、選択期間としての機能を有し、期間A1、期間C1、期間D1、及び期間E1は、非選択期間として機能を有することが可能である。同様に、期間T2において、期間B2は、選択期間としての機能を有し、期間A2、期間C2、期間D2、及び期間E2は、非選択期間として機能を有することが可能である。
なお、期間A1及び期間A2は、セット期間、又はスタート期間として機能を有することが可能である。期間B1及び期間B2は、選択期間としての機能を有することが可能である。又は、期間C1及び期間C2は、リセット期間としての機能を有することが可能である。
なお、期間T1、及び期間T2は、フレーム期間としての機能を有することが可能である。なお、フレーム周波数は、おおむね60Hz(又は50Hz)であることが好ましい。ただし、これに限定されない。例えば、フレーム周波数を60Hzよりも高くすることによって、動画のぼやけ、又は残像を改善することができる。ただし、フレーム周波数が高すぎると、駆動周波数が高くなるので、消費電力が増加してしまう。よって、消費電力の増加を抑制するためには、フレーム周波数は、60Hz以上360Hz以下であることが好ましい。より好ましくは、60Hz以上240Hz以下であることが好ましい。さらに好ましくは、60Hz以上120Hz以下であることが好ましい。一方で、フレーム周波数を60Hzよりも低くすることによって、外部回路を簡単な構成にすることができる。又は、消費電力を低減することができる。よって、携帯電話などのモバイル機器に搭載しやすくなる。ただし、フレーム周波数が遅すぎると、画素の保持容量が大きくなり、画素の開口率が下がってしまう。よって、開口率の低下を抑制するためには、フレーム周波数は、15Hz以上60Hz以下であることが好ましい。より好ましくは、30Hz以上60Hz以下であることが好ましい。
なお、期間A1〜E1、及び期間A2〜E2は、サブ期間、又は1ゲート選択期間としての機能を有することが可能である。
なお、期間又はサブ期間のことを、ステップ、処理、又は動作と言い換えることが可能である。例えば、第1の期間と記載する場合、第1のステップ、第1の処理、又は第1の動作と言い換えることが可能である。
なお、期間T1において、期間A1の前に、期間D1と期間E1とが交互に配置され、期間T2において、期間A2の前に、期間D2と期間E2とが交互に配置される場合、期間T1の開始時刻から、期間A1の開始時刻までの時間は、期間T2の開始時刻から、期間A2の開始時刻までの時間とおおむね等しいことが好ましい。ただし、これに限定されない。
なお、信号CK1、及び信号CK2は、非平衡であることが可能である。図5(A)には、一例として、1周期のうち、ハイレベルになる期間がロウレベルになる期間よりも短い場合のタイミングチャートを示す。こうすることによって、期間C1、又は期間C2において、ロウレベルの信号CK1を配線111に供給することが可能になるので、信号OUTの立ち下がり時間を短くすることができる。特に、配線111が画素部に延伸して形成される場合、画素への不正なビデオ信号の書き込みを防止することができる。ただし、これに限定されず、1周期のうち、ハイレベルになる期間がロウレベルになる期間よりも長いことが可能である。
なお、半導体装置には、多相のクロック信号を用いることが可能である。例えば、半導体装置には、n(nは2以上の自然数)相のクロック信号を用いることが可能である。n相のクロック信号とは、周期がそれぞれ1/n周期ずつずれたn個のクロック信号のことである。図5(B)には、一例として、半導体装置に3相のクロック信号を用いる場合のタイミングチャートを示す。ただし、これに限定されない。
なお、nが大きいほど、クロック周波数が小さくなるので、消費電力の低減を図ることができる。ただし、nが大きすぎると、信号の数が増えるので、レイアウト面積が大きくなったり、外部回路の規模が大きくなったりする場合がある。よって、n<8であることが好ましい。より好ましくは、n<6であることが好ましい。さらに好ましくは、n=4、又はn=3であることが好ましい。ただし、これに限定されない。
なお、トランジスタ101_1とトランジスタ101_2とは、同時にオンになることが可能である。この場合、例えば、回路200は、ノード11、及びノード12に、電圧V2又はハイレベルの信号を供給することが可能である。
なお、トランジスタ101_1のチャネル幅と、トランジスタ101_2のチャネル幅とは、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しくすることによって、電流供給能力をおおむね等しくすることができる。又は、トランジスタの劣化の程度をおおむね等しくすることができる。よって、選択されるトランジスタが切り替わっても、信号OUTの波形をおおむね等しくすることができる。なお、同様の理由で、トランジスタ101_1のチャネル長と、トランジスタ101_2のチャネル長とは、おおむね等しいことが好ましい。ただし、これに限定されず、トランジスタ101_1のチャネル幅と、トランジスタ101_2のチャネル幅とは、異なることが可能である。又は、トランジスタ101_1のチャネル長と、トランジスタ101_2のチャネル長とは、異なることが可能である。
なお、トランジスタのチャネル幅と記載する場合、トランジスタのW/L(Wはチャネル幅、Lはチャネル長)と言い換えることが可能である。
なお、トランジスタ101_1、及びトランジスタ101_2はゲート信号線などの大きな負荷を駆動するので、トランジスタ101_1のチャネル幅、及びトランジスタ101_2のチャネル幅は、他のトランジスタのチャネル幅より大きい方が好ましい。例えば、トランジスタ101_1のチャネル幅、及びトランジスタ101_2のチャネル幅は、1000μm〜30000μmであることが好ましい。より好ましくは2000μm〜20000μmであることが好ましい。さらに好ましくは、3000μm〜8000μm、又は10000μm〜18000μmであることが好ましい。ただし、これに限定されない。
なお、図1(B)に示すように、回路100は、トランジスタ101_1〜101_N(Nは2以上の自然数)という複数のトランジスタを有することが可能である。トランジスタ101_1〜101_Nの第1端子は、配線112と接続される。トランジスタ101_1〜101_Nの第2端子は、配線111と接続される。トランジスタ101_1〜101_Nのゲートは、回路200と接続される。なお、トランジスタ101_1〜101_Nのゲートと回路200との接続箇所を、各々、ノード11〜1Nと示す。
なお、Nが大きいことによって、それぞれのトランジスタがオンになる回数、又はそれぞれのトランジスタがオンになる時間を減らすことができる。ただし、Nが大きすぎると、トランジスタの数が増えすぎてしまい、回路規模が大きくなってしまう。よって、Nは、6以下であることが好ましい。より好ましくは4以下であることが好ましい。さらに好ましくは、N=2、又はN=3であることが好ましい。
なお、図1(B)と同様に、図1(A)で述べる構成においても、回路100は、トランジスタ101_1〜101_Nという複数のトランジスタを有することが可能である。
なお、図1(C)に示すように、トランジスタ101_1の第1端子とトランジスタ101_2の第1端子とは、別々の配線と接続されることが可能である。図1(C)の一例では、配線112は配線112A〜112Bという複数の配線に分割される。そして、トランジスタ101_1の第1端子は、配線112Aと接続され、トランジスタ101_2の第1端子は、配線112Bと接続される。ただし、これに限定されず、トランジスタ101_1の第1端子、及びトランジスタ101_2の第1端子は、様々な配線、又は様々なノードと接続されることが可能である。なお、配線112A〜112Bは、配線112と同様の機能を有することが可能である。よって、配線112A〜112Bには、信号CK1などの信号を入力することが可能である。ただし、これに限定されず、配線112A〜112Bには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。又は、配線112Aと配線112Bとに、別々の電圧、又は別々の信号を供給することが可能である。
なお、図1(C)と同様に、図1(A)〜(B)で述べる構成においても、回路100が有するトランジスタ(例えばトランジスタ101_1〜101_2、又はトランジスタ101_1〜101_N)の第1端子は、別々の配線と接続されることが可能である。
なお、図1(D)に示すように、トランジスタ101_1のゲートと第2端子との間に容量素子102_1を接続し、トランジスタ101_2のゲートと第2端子との間に容量素子102_2を接続することが可能である。こうすることによって、ブートストラップ動作時に、ノード11の電圧、又はノード12の電圧が上昇しやすくなる。よって、トランジスタ101_1、及びトランジスタ101_2のVgsを大きくすることができるので、これらのトランジスタのチャネル幅を小さくすることができる。又は、信号OUTの立ち下がり時間、又は立ち上がり時間を短くすることができる。ただし、これに限定されず、容量素子102_1と容量素子102_2との一方を省略することが可能である。又は、容量素子として、例えばMIS容量を用いることが可能である。
なお、容量素子102_1、及び容量素子102_2の一方の電極の材料は、トランジスタ101_1、及びトランジスタ101_2のゲートと同様な材料であることが好ましい。容量素子102_1、及び容量素子102_2の他方の電極の材料は、トランジスタ101_1、及びトランジスタ101_2のソース又はドレインと同様な材料であることが好ましい。こうすることによって、レイアウト面積を小さくすることができる。又は、容量値を大きくすることができる。ただし、これに限定されず、容量素子102_1、及び容量素子102_2の一方の電極の材料、及び他方の電極の材料としては、様々な材料を用いることが可能である。
なお、容量素子102_1の容量値と、容量素子102_2の容量値とはおおむね等しいことが好ましい。又は、容量素子102_1の一方の電極と他方の電極とが重なる面積と、容量素子102_2の一方の電極と他方の電極とが重なる面積とは、おおむね等しいことが好ましい。こうすることによって、トランジスタを切り替えて用いても、トランジスタ101_1のVgsとトランジスタ101_2のVgsとをおおむね等しくすることが可能なので、信号OUTの波形をおおむね等しくすることができる。ただし、これに限定されず、容量素子102_1の容量値と、容量素子102_2の容量値とは、異なることが可能である。又は、容量素子102_1の一方の電極と他方の電極とが重なる面積と、容量素子102_2の一方の電極と他方の電極とが重なる面積とは、異なることが可能である。
なお、図1(D)と同様に、図1(A)〜(C)で述べる構成においても、トランジスタ(例えばトランジスタ101_1〜101_2、又はトランジスタ101_1〜101_N)のゲートと第2端子との間に容量素子を接続することが可能である。
なお、図1(E)に示すように、トランジスタ101_1を、一方の端子(以下、正極ともいう)がノード11と接続され、他方の端子(以下、負極ともいう)が配線111と接続されるダイオード101a_1と置き換えることが可能である。同様に、トランジスタ101_2を、一方の端子(以下、正極ともいう)がノード12と接続され、他方の端子(以下、負極ともいう)が配線111と接続されるダイオード101a_2と置き換えることが可能である。ただし、これに限定されない。例えば、図1(F)に示すように、トランジスタ101_1の第1端子がノード11に接続されることによって、トランジスタ101_1はダイオード接続された構成とすることが可能である。同様に、トランジスタ101_2の第1端子がノード12に接続されることによって、トランジスタ101_2はダイオード接続された構成とすることが可能である。
なお、図1(E)〜(F)と同様に、図1(A)〜(D)で述べる構成においても、トランジスタ(例えばトランジスタ101_1〜101_2、又はトランジスタ101_1〜101_N)をダイオードに置き換えることが可能であるし、トランジスタ(例えばトランジスタ101_1〜101_2、又はトランジスタ101_1〜101_N)をダイオード接続することが可能である。
なお、図24(A)に示すように、信号OUTとは別に、転送用の信号を生成することが可能である。例えば、複数の半導体装置が従属接続されるとする。この場合、転送用の信号は、ゲート信号線に入力されずに、次の段の半導体装置にスタート信号として入力される場合が多いので、転送用の信号の遅延又はなまりは、信号OUTと比較して小さくなる場合が多い。したがって、遅延又はなまりが小さい信号を用いて、半導体装置を駆動することができるので、半導体装置の出力信号の遅延を低減することができる。又は、ノード11、又はノード12に信号を入力するタイミングを早くすることができるので、動作範囲を広くすることができる。また、図24(A)に示す半導体装置の動作において、各期間における各信号の波形は、図25に示すとおりである。
このために、半導体装置は、回路700を有することが可能である。回路700は、トランジスタ701_1〜701_2という複数のトランジスタを有する。トランジスタ701_1〜701_2は、トランジスタ101_1〜101_2と同じ極性であることが好ましく、Nチャネル型であるものとする。ただし、これに限定されず、トランジスタ701_1〜701_2は、Pチャネル型であることが可能である。
トランジスタ701_1の第1端子は、配線112と接続され、トランジスタ701_1の第2端子は、配線711_1と接続され、トランジスタ701_1のゲートは、ノード11と接続される。トランジスタ701_2の第1端子は、配線112と接続され、トランジスタ701_2の第2端子は、配線711_2と接続され、トランジスタ701_2のゲートは、ノード12と接続される。なお、複数の半導体装置が従属接続されるとすると、配線711_1は、一例として、次の段の半導体装置の配線115_1と接続されることが可能である。配線711_2は、一例として、次の段の半導体装置の配線115_2と接続されることが可能である。このような場合、配線111は、画素部に延伸して形成されることが可能である。又は、画素が有するトランジスタ(例えばスイッチングトランジスタ、選択トランジスタ)のゲートと接続されることが可能である。ただし、これに限定されない。
配線711_1からは、信号SOUT1が出力されるものとする。信号SOUT1は、ハイレベルとロウレベルとを有するデジタル信号である場合が多く、半導体装置の出力信号としての機能を有することが可能である。よって、配線711_1は、信号線としての機能を有することが可能である。配線711_2からは、信号SOUT2が出力されるものとする。信号SOUT2は、ハイレベルとロウレベルとを有するデジタル信号である場合が多く、半導体装置の出力信号としての機能を有することが可能である。よって、配線711_2は、信号線としての機能を有することが可能である。
回路700は、一例として、ノード11の電圧に応じて、配線112と配線711_1との導通状態を制御する機能、及び/又は、ノード12の電圧に応じて、配線112と配線711_2との導通状態を制御する機能を有する。又は、回路700は、配線112の電圧を配線711_1、及び/又は、配線711_2に供給するタイミングを制御する機能を有する。例えば、配線112に、電圧V2などの電圧、又は信号CK1などの信号が供給される場合、回路700は、配線112に供給される電圧又は信号などを、配線711_1、及び/又は、配線711_2に供給するタイミングを制御する機能を有する。又は、回路700は、ハイレベルの信号(例えば信号CK1)を配線711_1、及び/又は、配線711_2に供給するタイミングを制御する機能を有する。又は、回路700は、配線711_1、及び/又は、配線711_2の電圧を上昇させるタイミングを制御する機能を有する。又は、回路700は、ロウレベルの信号(例えば信号CK1)を配線711_1、及び/又は、配線711_2に供給するタイミングを制御する機能を有する。又は、回路700は、配線711_1、及び/又は、配線711_2の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、回路700は、配線711_1、及び/又は、配線711_2の電圧を維持する機能を有する。又は、回路700は、ノード11の電圧、及び/又は、ノード12の電圧をブートストラップ動作によって例えばV2以上に上昇させる機能を有する。以上のように、回路700は、制御回路、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定されず、回路700は、他にも様々な機能を有することが可能である。なお、回路700は、上記の機能のすべてを有する必要はない。
トランジスタ701_1は、一例として、ノード11の電圧に応じて、配線112と配線711_1、との導通状態を制御する機能を有する。又は、トランジスタ701_1は、配線112の電圧を配線711_1に供給するタイミングを制御する機能を有する。例えば、配線112に、電圧V2などの電圧、又は信号CK1などの信号が供給される場合、トランジスタ701_1は、配線112に供給される電圧又は信号などを配線711_1に供給するタイミングを制御する機能を有する。又は、トランジスタ701_1は、ハイレベルの信号(例えば信号CK1)を配線711_1に供給するタイミングを制御する機能を有する。又は、トランジスタ701_1は、配線711_1の電圧を上昇させるタイミングを制御する機能を有する。又は、トランジスタ701_1は、ロウレベルの信号(例えば信号CK1)を配線711_1に供給するタイミングを制御する機能を有する。又は、トランジスタ701_1は、配線711_1の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、トランジスタ701_1は、配線711_1の電圧を維持する機能を有する。又は、トランジスタ701_1は、ブートストラップ動作を行う機能を有する。又は、トランジスタ701_1は、ノード11の電圧をブートストラップ動作によって例えばV2以上に上昇させる機能を有する。以上のように、トランジスタ701_1は、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ701_1は、他にも様々な機能を有することが可能である。なお、トランジスタ701_1は、上記の機能のすべてを有する必要はない。
トランジスタ701_2は、一例として、ノード12の電圧に応じて、配線112と配線711_2との導通状態を制御する機能を有する。又は、トランジスタ701_2は、配線112の電圧を配線711_2に供給するタイミングを制御する機能を有する。例えば、配線112に、電圧V2などの電圧、又は信号CK1などの信号が供給される場合、トランジスタ701_2は、配線112に供給される電圧又は信号などを配線711_2に供給するタイミングを制御する機能を有する。又は、トランジスタ701_2は、ハイレベルの信号(例えば信号CK1)を配線711_2に供給するタイミングを制御する機能を有する。又は、トランジスタ701_2は、配線711_2の電圧を上昇させるタイミングを制御する機能を有する。又は、トランジスタ701_2は、ロウレベルの信号(例えば信号CK1)を配線711_2に供給するタイミングを制御する機能を有する。又は、トランジスタ701_2は、配線711_2の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、トランジスタ701_2は、配線711_2の電圧を維持する機能を有する。又は、トランジスタ701_2は、ブートストラップ動作を行う機能を有する。又は、トランジスタ701_2は、ノード12の電圧をブートストラップ動作によって例えばV2以上に上昇させる機能を有する。以上のように、トランジスタ701_2は、バッファ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ701_2は、他にも様々な機能を有することが可能である。なお、トランジスタ701_2は、上記の機能のすべてを有する必要はない。
なお、信号SOUT1、及び信号SOUT2が転送用の信号として用いられる場合、配線711_1の負荷、及び配線711_2の負荷は、配線111の負荷よりも小さい場合が多い。よって、トランジスタ701_1のチャネル幅は、トランジスタ101_1のチャネル幅よりも小さいことが好ましい。同様に、トランジスタ701_2のチャネル幅は、トランジスタ101_2のチャネル幅よりも小さいことが好ましい。ただし、これに限定されない。
なお、トランジスタ701_1のチャネル長は、トランジスタ101_1のチャネル長とおおむね等しくすることが可能である。又は、トランジスタ701_2のチャネル長は、トランジスタ101_2のチャネル長とおおむね等しいことが可能である。ただし、これに限定されず、トランジスタ701_1のチャネル長は、トランジスタ101_1のチャネル長と異なることが可能であり、トランジスタ701_2のチャネル長は、トランジスタ101_2のチャネル長と異なることが可能である。
なお、トランジスタ701_1のチャネル幅、及びトランジスタ701_2のチャネル幅は、100μm〜5000μmであることが好ましい。より好ましくは、300μm〜2000μmであることが好ましい。さらに好ましくは、500μm〜1000μmであることが好ましい。ただし、これに限定されない。
なお、トランジスタ701_1のチャネル幅と、トランジスタ701_2のチャネル幅とは、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しくすることによって、電流供給能力をおおむね等しくすることができる。又は、トランジスタの劣化の程度をおおむね等しくすることができる。よって、信号SOUT1の波形と信号SOUT2の波形とをおおむね等しくすることができる。なお、同様の理由で、トランジスタ701_1のチャネル長と、トランジスタ701_2のチャネル長とは、おおむね等しいことが好ましい。ただし、これに限定されず、トランジスタ701_1のチャネル幅と、トランジスタ701_2のチャネル幅とは、異なることが可能である。
なお、図24(B)に示すように、図1(B)と同様に、回路700は、トランジスタ701_1〜701_Nという複数のトランジスタを有することが可能である。トランジスタ701_1〜701_Nの第1端子は、配線112と接続される。トランジスタ701_1〜701_Nの第2端子は、各々、配線711_1〜711_Nと接続される。トランジスタ701_1〜701_Nのゲートは、各々、ノード11〜1Nと接続される。
なお、図24(B)と同様に、図24(A)で述べる構成においても、回路700は、トランジスタ701_1〜701_Nという複数のトランジスタを有することが可能である。
なお、図24(C)に示すように、図1(C)と同様に、トランジスタ701_1の第1端子とトランジスタ701_2の第1端子とは、別々の配線と接続されることが可能である。図1(C)の一例では、配線112は112C〜112Dという複数の配線に分割される。そして、トランジスタ701_1の第1端子は、配線112Cと接続され、トランジスタ701_2の第1端子は、配線112Dと接続される。ただし、これに限定されず、トランジスタ701_1の第1端子、及びトランジスタ701_2の第1端子は、様々な配線、又は様々なノードと接続されることが可能である。なお、配線112C〜112Dは、配線112と同様の機能を有することが可能である。よって、配線112C〜112Dには、信号CK1などの信号を入力することが可能である。ただし、これに限定されず、配線112C〜112Dには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。
なお、図24(C)と同様に、図24(A)〜(B)で述べる構成においても、回路700が有するトランジスタ(例えばトランジスタ701_1〜701_2、又はトランジスタ701_1〜701_N)の第1端子は、別々の配線と接続されることが可能である。
なお、図24(D)に示すように、図1(D)と同様に、トランジスタ701_1のゲートと第2端子との間に容量素子702_1を接続し、トランジスタ701_2のゲートと第2端子との間に容量素子702_2を接続することが可能である。
なお、図24(D)と同様に、図24(A)〜(C)で述べる構成においても、トランジスタ(例えばトランジスタ701_1〜701_2、又はトランジスタ701_1〜701_N)のゲートと第2端子との間に容量素子を接続することが可能である。
なお、図24(E)に示すように、図1(E)と同様に、トランジスタ701_1を、一方の端子(以下、正極ともいう)がノード11と接続され、他方の端子(以下、負極ともいう)が配線711_1と接続されるダイオード701a_1と置き換えることが可能である。同様に、トランジスタ701_2を、一方の端子(以下、正極ともいう)がノード12と接続され、他方の端子(以下、負極ともいう)が配線711_2と接続されるダイオード701a_2と置き換えることが可能である。ただし、これに限定されない。例えば、図24(F)に示すように、図1(F)と同様に、トランジスタ701_1の第1端子がノード11に接続されることによって、トランジスタ701_1はダイオード接続されることが可能である。同様に、トランジスタ701_2の第1端子がノード12に接続されることによって、トランジスタ701_2はダイオード接続されることが可能である。
なお、図24(E)〜(F)と同様に、図24(A)〜(D)で述べる構成においても、トランジスタ(例えばトランジスタ701_1〜701_2、又はトランジスタ701_1〜701_N)をダイオードに置き換えること、又はトランジスタ(例えばトランジスタ701_1〜701_2、又はトランジスタ701_1〜701_N)をダイオード接続する構成とすることが可能である。
(実施の形態2)
本実施の形態では、実施の形態1で述べる回路200の具体例について説明する。なお、回路200を半導体装置、又は駆動回路と示すことが可能である。なお、実施の形態1で述べる内容は、その説明を省略する。なお、本実施の形態で述べる内容は、実施の形態1で述べる内容と自由に組み合わせることができる。
まず、回路200の一例について、図6(A)を参照して説明する。図6(A)の一例では、回路200は、回路300を有する。回路300は、回路200の一部を示す。回路300は、一例として、一つ又は複数のトランジスタを有することが可能である。これらのトランジスタは、トランジスタ101_1〜101_2と同じ極性であることが好ましい。ただし、これに限定されない。
回路300は、一例として、配線115_1、配線115_2、ノード11、及びノード12と接続される。ただし、これに限定されず、回路300は、その構成に応じて、他にも、様々な配線、様々なノード、又は様々な端子と接続されることが可能である。例えば、回路300が電源電圧を必要とする構成である場合、回路300は、配線114、及び/又は、配線118と接続されることが可能である。又は、回路300が他にも信号を必要とする場合、回路300は、配線112、配線113、配線116_1、配線116_2、配線117、及び/又は、配線111と接続されることが可能である。
回路300は、一例として、入力される信号又は電圧(例えば信号SP1、及び信号SP2など)に応じて、ノード11の電圧、ノード12の電圧の設定を制御する機能を有する。又は、回路300は、ノード11、及び/又は、ノード12に、ハイレベルの信号又は電圧V2を供給するタイミングを制御する機能を有する。又は、回路300は、ノード11、及び/又は、ノード12に、ロウレベルの信号又は電圧V1を供給するタイミングを制御する機能を有する。又は、回路300は、ノード11、及び/又は、ノード12に、信号又は電圧などを選択的に供給しない機能を有する。又は、回路300は、ノード11、及び/又は、ノード12を浮遊状態にする機能を有する。ただし、これに限定されず、回路300は、他にも様々な機能を有することが可能である。なお、回路300は、上記の機能のすべてを有する必要はない。
次に、図6(A)の回路300の動作の一例について、図2のタイミングチャートを参照して説明する。
期間A1において、信号SP1はハイレベルになるので、回路300は、電圧V2、又はハイレベルの信号をノード11に供給する。その後、ノード11の電圧がV1+Vth101_1+Vxになるところで、回路300は、ノード11への電圧又は信号の供給を止める。一方で、信号SP2はロウレベルになるので、回路300は、電圧V1又はロウレベルの信号をノード12に供給することが可能である。又は、回路300は、ノード12に電圧又は信号などを供給しないことが可能である。
期間B1において、回路300は、電圧又は信号などをノード11に供給しないままとなる。一方で、回路300は、電圧V1又はロウレベルの信号をノード12に供給することが可能である。又は、回路300は、ノード12に電圧又は信号などを供給しないことが可能である。
期間C1〜期間E1において、回路300は、電圧V1又はロウレベルの信号をノード11に供給することが可能である。又は、回路300は、ノード11に電圧又は信号などを供給しないことが可能である。一方で、回路300は、電圧V1又はロウレベルの信号をノード12に供給することが可能である。又は、回路300は、ノード12に電圧又は信号などを供給しないことが可能である。
期間A2において、信号SP1はロウレベルになるので、回路300は、電圧V1又はロウレベルの信号をノード11に供給することが可能である。又は、回路300は、ノード11に電圧又は信号などを供給しないことが可能である。一方で、信号SP2がハイレベルになるので、回路300は、電圧V2、又はハイレベルの信号をノード12に供給する。その後、ノード12の電圧がV1+Vth101_2+Vxになるところで、回路300は、ノード12への電圧又は信号の供給を止める。
期間B2において、回路300は、電圧V1又はロウレベルの信号をノード11に供給することが可能である。又は、回路300は、ノード11に電圧又は信号などを供給しないことが可能である。一方で、回路300は、電圧又は信号などをノード12に供給しないままとなる。
期間C2〜期間E2において、回路300は、電圧V1又はロウレベルの信号をノード11に供給することが可能である。又は、回路300は、ノード11に電圧又は信号などを供給しないことが可能である。一方で、回路300は、電圧V1又はロウレベルの信号をノード12に供給することが可能である。又は、回路300は、ノード12に電圧又は信号などを供給しないことが可能である。
次に、回路300の具体例について、図6(B)を参照して説明する。回路300は、トランジスタ301_1〜301_2という複数のトランジスタを有する。トランジスタ301_1〜301_2は、トランジスタ101_1〜101_2と同じ極性であることが好ましく、Nチャネル型であるものとする。ただし、これに限定されず、トランジスタ301_1〜301_2は、Pチャネル型であることが可能である。
トランジスタ301_1の第1端子は、配線115_1と接続され、トランジスタ301_1の第2端子は、ノード11と接続され、トランジスタ301_1のゲートは、配線115_1と接続される。トランジスタ301_2の第1端子は、配線115_2と接続され、トランジスタ301_2の第2端子は、ノード12と接続され、トランジスタ301_2のゲートは、配線115_2と接続される。
トランジスタ301_1は、一例として、配線115_1とノード11との導通状態を制御する機能を有する。又は、トランジスタ301_1は、配線115_1の電圧をノード11に供給するタイミングを制御する機能を有する。例えば、配線115_1に、電圧V1若しくは電圧V2などの電圧、又は信号SP1などの信号が供給される場合、トランジスタ301_1は、配線115_1に供給される電圧又は信号などを、ノード11に供給するタイミングを制御する機能を有する。又は、トランジスタ301_1は、ハイレベルの信号(例えば信号SP1)又は電圧V2をノード11に供給するタイミングを制御する機能を有する。又は、トランジスタ301_1は、ノード11の電圧を上昇させるタイミングを制御する機能を有する。又は、トランジスタ301_1は、信号又は電圧などをノード11に供給しない機能を有する。又は、トランジスタ301_1は、ノード11を浮遊状態にする機能を有する。以上のように、トランジスタ301_1は、ダイオード、又はダイオード接続のトランジスタなどの整流素子としての機能を有する。ただし、これに限定されず、トランジスタ301_1は、他にも様々な機能を有することが可能である。なお、トランジスタ301_1は、上記の機能のすべてを有する必要はない。
トランジスタ301_2は、一例として、配線115_2とノード12との導通状態を制御する機能を有する。又は、トランジスタ301_2は、配線115_2の電圧をノード12に供給するタイミングを制御する機能を有する。例えば、配線115_2に、電圧V1若しくは電圧V2などの電圧、又は信号SP2などの信号が供給される場合、トランジスタ301_2は、配線115_2に供給される電圧又は信号などを、ノード12に供給するタイミングを制御する機能を有する。又は、トランジスタ301_2は、ハイレベルの信号(例えば信号SP2)又は電圧V2をノード12に供給するタイミングを制御する機能を有する。又は、トランジスタ301_2は、ノード12の電圧を上昇させるタイミングを制御する機能を有する。又は、トランジスタ301_2は、信号又は電圧などをノード12に供給しない機能を有する。又は、トランジスタ301_2は、ノード12を浮遊状態にする機能を有する。以上のように、トランジスタ301_2は、ダイオード、又はダイオード接続のトランジスタなどの整流素子としての機能を有する。ただし、これに限定されず、トランジスタ301_2は、他にも様々な機能を有することが可能である。なお、トランジスタ301_2は、上記の機能のすべてを有する必要はない。
次に、図6(B)の回路300の動作の一例について、図2のタイミングチャートを参照して説明する。なお、期間A1における半導体装置の動作の模式図を図7(A)に示し、期間B1における半導体装置の動作の模式図を図7(B)に示し、期間C1における半導体装置の動作の模式図を図7(C)に示し、期間D1及び期間E1における半導体装置の動作の模式図を図7(D)に示す。なお、期間A2における半導体装置の動作の模式図を図8(A)に示し、期間B2における半導体装置の動作の模式図を図8(B)に示し、期間C2における半導体装置の動作の模式図を図8(C)に示し、期間D2及び期間E2における半導体装置の動作の模式図を図8(D)に示す。
期間A1において、信号SP1はハイレベルになるので、トランジスタ301_1はオンになる。よって、配線115_1とノード11とは、トランジスタ301_1を介して導通状態になるので、ハイレベルの信号SP1は、配線115_1からトランジスタ301_1を介してノード11に供給される。この結果、ノード11の電圧は上昇する。その後、ノード11の電圧がトランジスタ301_1のゲートの電圧(信号SP1のハイレベルの電圧(V2))からトランジスタ301_1の閾値電圧(Vth301_1)を引いた値(V2−Vth301_1)より上昇したところで、トランジスタ301_1はオフになる。よって、配線115_1とノード11とは非導通状態になるので、ノード11は浮遊状態になる。一方で、信号SP2はロウレベルになるので、トランジスタ301_2はオフになる。よって、配線115_2とノード12とは非導通状態になる。
期間B1〜E1において、信号SP1はロウレベルになるので、トランジスタ301_1はオフになる。よって、配線115_1とノード11とは非導通状態になる。一方で、信号SP2はロウレベルになるので、トランジスタ301_2はオフになる。よって、配線115_2とノード12とは非導通状態になる。
期間A2において、信号SP1はロウレベルになるので、トランジスタ301_1はオフになる。よって、配線115_1とノード11とは非導通状態になる。一方で、信号SP2はハイレベルになるので、トランジスタ301_2はオンになる。よって、配線115_2とノード12とは、トランジスタ301_2を介して導通状態になるので、ハイレベルの信号SP2は、配線115_2からトランジスタ301_2を介してノード12に供給される。この結果、ノード12の電圧は上昇する。その後、ノード12の電圧がトランジスタ301_2のゲートの電圧(信号SP2のハイレベルの電圧(V2))からトランジスタ301_2の閾値電圧(Vth301_2)を引いた値(V2−Vth301_2)より上昇したところで、トランジスタ301_2はオフになる。よって、配線115_2とノード12とは非導通状態になるので、ノード12は浮遊状態になる。
期間B2〜E2において、信号SP1はロウレベルになるので、トランジスタ301_1はオフになる。よって、配線115_1とノード11とは非導通状態になる。一方で、信号SP2はロウレベルになるので、トランジスタ301_2はオフになる。よって、配線115_2とノード12とは非導通状態になる。
以上のように、配線115_1に供給する信号(例えばSP1)と、配線115_2に供給する信号(SP2)一方をハイレベルにする。こうして、トランジスタ101_1とトランジスタ101_2とのどちらをオンにするかを選択する。ただし、これに限定されない。例えば、配線115_1に供給する信号と、配線115_2に供給する信号との両方をハイレベルにすることが可能である。この場合、トランジスタ101_1とトランジスタ101_2との両方がオンになるので、配線112と配線111とは、トランジスタ101_1とトランジスタ101_2とを並列に介して導通状態になる。よって、信号OUTの立ち下がり時間又は立ち上がり時間を短くすることができる。
なお、トランジスタ301_1とトランジスタ301_2とは同様の機能を有するので、トランジスタ301_1のチャネル幅と、トランジスタ301_2のチャネル幅とは、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しくすることによって、電流供給能力をおおむね等しくすることができる。又は、トランジスタの劣化の程度をおおむね等しくすることができる。よって、ノード11の電圧とノード12の電圧とをおおむね等しくすることができるので、信号OUTの波形をおおむね等しくすることができる。なお、同様の理由で、トランジスタ301_1のチャネル長と、トランジスタ301_2のチャネル長とは、おおむね等しいことが好ましい。ただし、これに限定されず、トランジスタ301_1のチャネル幅と、トランジスタ301_2のチャネル幅とは、異なることが可能である。又は、トランジスタ301_1のチャネル長と、トランジスタ301_2のチャネル長とは、異なることが可能である。
なお、トランジスタ301_1の負荷(例えばノード11)は、トランジスタ101_1の負荷(例えば配線111)よりも小さい場合が多いので、トランジスタ301_1のチャネル幅は、トランジスタ101_1のチャネル幅よりも小さいことが好ましい。同様に、トランジスタ301_2の負荷(例えばノード12)は、トランジスタ101_2の負荷(例えば配線112)よりも小さい場合が多いので、トランジスタ301_2のチャネル幅は、トランジスタ101_2のチャネル幅よりも小さいことが好ましい。ただし、これに限定されず、トランジスタ301_1のチャネル幅は、トランジスタ101_1のチャネル幅よりも大きいことが可能である。又は、トランジスタ301_2のチャネル幅は、トランジスタ101_2のチャネル幅よりも大きいことが可能である。
なお、トランジスタ301_1のチャネル幅、及びトランジスタ301_2のチャネル幅は、500μm〜3000μmであることが好ましい。より好ましくは、800μm〜2500μmであることが好ましい。さらに好ましくは、1000μm〜2000μmであることが好ましい。ただし、これに限定されない。
なお、図9(A)に示すように、トランジスタ301_1のゲート、及びトランジスタ301_2のゲートは、配線113と接続されることが可能である。このような場合、配線113に信号CK2が入力されているとすると、期間A1及び期間A2において、信号CK2がハイレベルになるので、トランジスタ301_1、及びトランジスタ301_2はオンになる。よって、期間A1において、ハイレベルの信号SP1は、配線115_1からトランジスタ301_1を介してノード11に供給され、ロウレベルの信号SP2は、配線115_2からトランジスタ301_2を介してノード12に供給される。一方で、期間A2において、ロウレベルの信号SP1は、配線115_1からトランジスタ301_1を介してノード11に供給され、ハイレベルの信号SP2は、配線115_2からトランジスタ301_2を介してノード12に供給される。このように、所定の期間において、ノード11の電圧、又はノード12の電圧を固定することができるので、ノイズに強い半導体装置を得ることができる。ただし、これに限定されない。
例えば、トランジスタ301_1のゲート、及びトランジスタ301_2のゲートは、配線113の他にも様々な配線と接続されることが可能である。例えば、トランジスタ301_1のゲート、及びトランジスタ301_2のゲートは、期間A1、及び/又は、期間A2において、ハイレベルの信号又は電圧V2が供給される配線(例えば、配線114、配線116_1、又は配線116_2など)と接続されることが可能である。
別の例として、図9(B)に示すように、配線113を配線113A〜113Bという複数の配線に分割することが可能である。トランジスタ301_1のゲートは配線113Aと接続され、トランジスタ301_2のゲートは配線113Bと接続される。
別の例として、図9(C)に示すように、トランジスタ301_1のゲートは、配線116_1と接続され、トランジスタ301_2のゲートは、配線116_2と接続されることが可能である。ただし、これに限定されない。例えば、トランジスタ301_1のゲートは、期間A1においてハイレベルの信号又は電圧V2が供給される配線(例えば、配線113、配線114、配線115_1、又は配線116_1など)と接続されることが可能である。同様に、トランジスタ301_2のゲートは、期間A2においてハイレベルの信号又は電圧V2が供給される配線(例えば、配線113、配線114、配線115_2、又は配線116_2など)と接続されることが可能である。
なお、図9(D)に示すように、トランジスタ301_1の第1端子は、配線114と接続され、トランジスタ301_1の第2端子は、ノード11と接続され、トランジスタ301_1のゲートは、配線115_1と接続されることが可能である。同様に、トランジスタ301_2の第1端子は、配線114と接続され、トランジスタ301_2の第2端子は、ノード12と接続され、トランジスタ301_2のゲートは、配線115_2と接続されることが可能である。このような場合、期間A1において、信号SP1がハイレベルになると、トランジスタ301_1がオンになる。よって、配線114に電圧V2が供給されるとすると、電圧V2は、配線114からトランジスタ301_1を介してノード11に供給される。一方で、期間A2において、信号SP2がハイレベルになると、トランジスタ301_2がオンになる。よって、電圧V2は、配線114からトランジスタ301_2を介してノード12に供給される。ただし、これに限定されない。
例えば、トランジスタ301_1の第1端子、及びトランジスタ301_2の第1端子は、配線114の他にも様々な配線と接続されることが可能である。例えば、トランジスタ301_1の第1端子、及びトランジスタ301_2は、期間A1、及び/又は、期間A2において、ハイレベルの信号又は電圧V2が供給される配線(例えば、配線113、配線116_1、又は配線116_2)と接続されることが可能である。このような場合、トランジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を抑制することができる。
別の例として、図9(E)に示すように、配線114を配線114A〜114Bという複数の配線に分割することが可能である。トランジスタ301_1の第1端子は、配線114Aと接続され、トランジスタ301_2の第1端子は、配線114Bと接続される。
別の例として、図9(F)に示すように、トランジスタ301_1の第1端子が配線116_1と接続され、トランジスタ301_2の第1端子が配線116_2と接続されることが可能である。このような場合、トランジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を抑制することができる。ただし、これに限定されない。例えば、トランジスタ301_1の第1端子は、期間A1において、ハイレベルの信号又は電圧V2が供給される配線(例えば、配線113、配線114、配線115_1、又は配線116_1など)と接続されることが可能である。同様に、トランジスタ301_2の第1端子は、期間A2において、ハイレベルの信号又は電圧V2が供給される配線(例えば、配線113、配線114、配線115_2、又は配線116_2など)と接続されることが可能である。
なお、図1(B)に示すように、回路100がトランジスタ101_1〜101_Nという複数のトランジスタを有する場合、回路300は、図10(B)に示すようにトランジスタ301_1〜301_Nという複数のトランジスタを有することが可能である。トランジスタ301_1〜301_Nの第1端子は、各々、配線115_1〜115_Nと接続される。トランジスタ301_1〜301_Nの第2端子は、各々、ノード11〜1Nと接続される。トランジスタ301_1〜301_Nのゲートは、各々、配線115_1〜115_Nと接続される。
なお、図10(A)と同様に、図9(A)〜(F)で述べる構成においても、回路300は、トランジスタ301_1〜301_Nという複数のトランジスタを有することが可能である。図10(B)には、一例として、図9(A)において、回路300がトランジスタ301_1〜301_Nという複数のトランジスタを有する場合の構成を示す。
なお、図10(C)に示すように、配線115_1と配線115_2とを共有することが可能である。トランジスタ301_2の第2端子及びゲートは、配線115_1と接続される。ただし、これに限定されない。例えば、トランジスタ301_1の第2端子及びゲート、並びにトランジスタ301_2の第2端子及びゲートは、配線115_1とは異なる配線と接続されることが可能である。なお、複数の配線を共有するとは、各配線と接続される素子を、同じ配線と接続することをいう。又は、一方の配線を省略し、一方の配線と接続される素子を、他方の配線と接続することをいう。
なお、図10(C)と同様に、図9(A)〜(F)、及び図10(A)〜(B)で述べる構成においても、配線115_1と配線115_2とを共有することが可能である。特に、図10(A)〜(B)においては、配線115_1〜115_Nを共有することが可能である。図10(D)には、一例として、図9(D)において、配線115_1と配線115_2とを共有する場合の構成を示す。
なお、図11(A)に示すように、回路300は、トランジスタ302_1〜302_2という複数のトランジスタを有することが可能である。トランジスタ302_1〜302_2は、トランジスタ301_1〜301_2と同じ極性であることが好ましく、Nチャネル型である場合が多い。ただし、これに限定されず、トランジスタ302_1〜302_2は、Pチャネル型であることが可能である。
なお、トランジスタ302_1は、一例として、ノード11を浮遊状態にする機能を有する。又は、トランジスタ302_1は、ノード11からの電荷の漏れを防止する機能を有する。又は、トランジスタ302_1は、ノード11の電圧の減少を防止する機能を有する。このように、トランジスタ302_1は、例えばダイオード、又はダイオード接続のトランジスタなどの整流素子としての機能を有する。ただし、これに限定されず、トランジスタ302_1は、他にも様々な機能を有することが可能である。なお、トランジスタ302_1は、上記の機能のすべてを有する必要はない。
なお、トランジスタ302_2は、一例として、ノード12を浮遊状態にする機能を有する。又は、トランジスタ302_2は、ノード12からの電荷の漏れを防止する機能を有する。又は、トランジスタ302_2は、ノード12の電圧の減少を防止する機能を有する。このように、トランジスタ302_2は、ダイオード、又はダイオード接続のトランジスタなどの整流素子としての機能を有する。ただし、これに限定されず、トランジスタ302_2は、他にも様々な機能を有することが可能である。なお、トランジスタ302_2は、上記の機能のすべてを有する必要はない。
なお、トランジスタ302_1は、トランジスタ301_1の第2端子とノード11との間に接続され、トランジスタ302_2は、トランジスタ301_2の第2端子とノード12との間に接続される。トランジスタ302_1の第1端子は、トランジスタ301_1の第2端子と接続され、トランジスタ302_1の第2端子は、ノード11と接続され、トランジスタ302_1のゲートは、トランジスタ301_1の第2端子と接続される。トランジスタ302_2の第1端子は、トランジスタ301_2の第2端子と接続され、トランジスタ302_2の第2端子は、ノード12と接続され、トランジスタ302_2のゲートは、トランジスタ301_2の第2端子と接続される。ただし、これに限定されない。
なお、図11(A)と同様に、図9(A)〜(F)、及び図10(A)〜(D)で述べる構成においても、回路300は、トランジスタ302_1〜302_2という複数のトランジスタを有することが可能である。図11(B)には、一例として、図9(A)において、回路300がトランジスタ302_1〜302_2という複数のトランジスタを有する場合の構成を示す。図11(C)には、一例として、図9(D)において、回路300がトランジスタ302_1〜302_2という複数のトランジスタを有する場合の構成を示す。
なお、図11(D)に示すように、トランジスタ302_1のゲートが配線115_1と接続されることが可能である。又は、トランジスタ302_2のゲートが配線115_2と接続されることが可能である。ただし、これに限定されず、トランジスタ302_1のゲート、及びトランジスタ302_2のゲートは、様々な配線、又は様々な端子と接続されることが可能である。例えば、トランジスタ302_1のゲートは、トランジスタ301_1の第1端子又はゲートと接続されることが可能である。又は、トランジスタ302_2のゲートは、トランジスタ301_2の第1端子又はゲートと接続されることが可能である。
なお、図11(D)と同様に、図9(A)〜(F)、図10(A)〜(D)、及び図11(A)〜(C)で述べる構成においても、トランジスタ302_1のゲートは、トランジスタ301_1の第1端子及びゲートと接続され、トランジスタ302_2のゲートは、トランジスタ301_1の第1端子及びゲートと接続されることが可能である。図11(E)には、一例として、図11(C)で述べる構成において、トランジスタ302_1のゲートが配線114と接続され、トランジスタ302_2のゲートが配線114と接続される場合の構成を示す。
なお、図11(F)に示すように、トランジスタ302_1は、トランジスタ301_1の第2端子側に限定されず、トランジスタ301_1の第1端子側に接続されることが可能である。又は、トランジスタ302_2は、トランジスタ301_2の第2端子側に限定されず、トランジスタ301_2の第1端子側に接続されることが可能である。例えば、トランジスタ302_1がトランジスタ301_1の第1端子と配線115_1との間に接続されることが可能である。又は、トランジスタ302_2がトランジスタ301_2の第1端子と配線115_2との間に接続されることが可能である。トランジスタ302_1の第1端子は、配線115_1と接続され、トランジスタ302_1の第2端子は、トランジスタ301_1の第1端子と接続され、トランジスタ302_1のゲートは、配線115_1と接続される。トランジスタ302_2の第1端子は、配線115_2と接続され、トランジスタ302_2の第2端子は、トランジスタ301_2の第1端子と接続され、トランジスタ302_2のゲートは、配線115_2と接続される。ただし、これに限定されない。
なお、図11(F)と同様に、図9(A)〜(F)、図10(A)〜(D)、及び図11(A)〜(E)で述べる構成においても、トランジスタ302_1は、トランジスタ301_1の第2端子側に限定されず、トランジスタ301_1の第1端子側に接続されることが可能である。又は、トランジスタ302_2は、トランジスタ301_2の第2端子側に限定されず、トランジスタ301_2の第1端子側に接続されることが可能である。図11(G)には、一例として、図11(C)で述べる構成において、トランジスタ302_1がトランジスタ301_1の第1端子と配線114との間に接続され、トランジスタ302_2がトランジスタ301_2の第1端子と配線114との間に接続される場合の構成を示す。トランジスタ302_1の第1端子は、配線114と接続され、トランジスタ302_1の第2端子は、トランジスタ301_1の第1端子と接続され、トランジスタ302_1のゲートは、配線114と接続される。トランジスタ302_2の第1端子は、配線114と接続され、トランジスタ302_2の第2端子は、トランジスタ301_2の第1端子と接続され、トランジスタ302_2のゲートは、配線114と接続される。
なお、図12(A)に示すように、回路300は、トランジスタ303_1〜303_2という複数のトランジスタを有することが可能である。トランジスタ303_1〜303_2は、トランジスタ301_1〜301_2と同じ極性であることが好ましく、Nチャネル型である場合が多い。ただし、これに限定されず、トランジスタ303_1〜303_2は、Pチャネル型であることが可能である。
トランジスタ303_1は、一例として、信号SEL1に応じて、配線118とノード12との導通状態を制御する機能を有する。又は、トランジスタ303_1は、配線118の電圧をノード12に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの信号、又は信号が供給される場合、トランジスタ303_1は、配線118に供給される電圧又は信号などを、ノード12に供給するタイミングを制御する機能を有する。又は、トランジスタ303_1は、電圧V1をノード12に供給するタイミングを制御する機能を有する。又は、トランジスタ303_1は、ロウレベルの信号(例えば、信号SP1、信号SP2、信号SEL1、又は信号SEL2など)をノード12に供給するタイミングを制御する機能を有する。又は、トランジスタ303_1は、ノード12の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、トランジスタ303_1は、ノード12の電圧を維持する機能を有する。以上のように、トランジスタ303_1は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ303_1は、他にも様々な機能を有することが可能である。なお、トランジスタ303_1は、上記の機能のすべてを有する必要はない。
トランジスタ303_2は、一例として、信号SEL2に応じて、配線118とノード11との導通状態を制御する機能を有する。又は、トランジスタ303_2は、配線118の電圧をノード11に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの信号、又は信号が供給される場合、トランジスタ303_2は、配線118に供給される電圧又は信号などを、ノード11に供給するタイミングを制御する機能を有する。又は、トランジスタ303_2は、電圧V1をノード11に供給するタイミングを制御する機能を有する。又は、トランジスタ303_2は、ロウレベルの信号(例えば、信号SP1、信号SP2、信号SEL1、又は信号SEL2など)をノード11に供給するタイミングを制御する機能を有する。又は、トランジスタ303_2は、ノード11の電圧を例えばV1に減少させるタイミングを制御する機能を有する。又は、トランジスタ303_2は、ノード11の電圧を維持する機能を有する。以上のように、トランジスタ303_2は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ303_2は、他にも様々な機能を有することが可能である。なお、トランジスタ303_2は、上記の機能のすべてを有する必要はない。
トランジスタ303_1の第1端子は、配線118と接続され、トランジスタ303_1の第2端子は、ノード12と接続され、トランジスタ303_1のゲートは、配線116_1と接続される。トランジスタ303_2の第1端子は、配線118と接続され、トランジスタ303_2の第2端子は、ノード11と接続され、トランジスタ303_2のゲートは、配線116_2と接続される。ただし、これに限定されない。
図12(A)の半導体装置の動作について、図2のタイミングチャートを参照して説明する。なお、期間A1における半導体装置の動作の模式図を図38(A)に示し、期間B1における半導体装置の動作の模式図を図38(B)に示し、期間C1における半導体装置の動作の模式図を図38(C)に示し、期間D1及び期間E1における半導体装置の動作の模式図を図38(D)に示す。なお、期間A2における半導体装置の動作の模式図を図39(A)に示し、期間B2における半導体装置の動作の模式図を図39(B)に示し、期間C2における半導体装置の動作の模式図を図39(C)に示し、期間D2及び期間E2における半導体装置の動作の模式図を図39(D)に示す。なお、図38〜図39には、図6(B)の半導体装置と、図12(A)の半導体装置とを組み合わせた場合の動作の模式図を示す。
期間A1〜E1において、信号SEL1がハイレベルになるので、トランジスタ303_1はオンになる。よって、配線118とノード12とは、トランジスタ303_1を介して導通状態になるので、電圧V1は、配線118からトランジスタ303_1を介してノード12に供給される。この結果、ノード12の電圧は、V1になるように維持される。一方で、信号SEL2がロウレベルになるので、トランジスタ303_2はオフになる。よって、配線118とノード11とは非導通状態になる。
期間A2〜E2において、信号SEL1がロウレベルになるので、トランジスタ303_1はオフになる。よって、配線118とノード12とは非導通状態になる。一方で、信号SEL2がハイレベルになるので、トランジスタ303_2はオンになる。よって、配線118とノード11とは、トランジスタ303_2を介して導通状態になるので、電圧V1は、配線118からトランジスタ303_2を介してノード11に供給される。この結果、ノード11の電圧は、V1になるように維持される。
このように、トランジスタ301_1がオフである場合でも、トランジスタ303_2がオンになることによって、ノード11の電圧を固定することができる。又は、トランジスタ301_2がオフである場合でも、トランジスタ303_1がオンになることによって、ノード12の電圧を固定することができる。こうして、ノード11の電圧、又はノード12の電圧を固定することができるので、ノイズに強い半導体装置を得ることができる。
なお、図12(A)と同様に、図9(A)〜(F)、図10(A)〜(D)、及び図11(A)〜(G)で述べる構成においても、回路300は、トランジスタ303_1〜303_2という複数のトランジスタを有することが可能である。図12(B)には、一例として、図9(A)で述べる構成において、回路300がトランジスタ303_1〜303_2という複数のトランジスタを有する場合の構成を示す。図12(C)には、一例として、図9(D)で述べる構成において、回路300がトランジスタ303_1〜303_2という複数のトランジスタを有する場合の構成を示す。図12(D)には、一例として、図11(B)で述べる構成において、回路300がトランジスタ303_1〜303_2という複数のトランジスタを有する場合の構成を示す。図12(E)には、一例として、図11(C)で述べる構成において、回路300がトランジスタ303_1〜303_2という複数のトランジスタを有する場合の構成を示す。図13(A)には、一例として、図11(F)で述べる構成において、回路300がトランジスタ303_1〜303_2という複数のトランジスタを有する場合の構成を示す。
なお、図13(B)に示すように、トランジスタ303_1の第2端子がトランジスタ301_2の第2端子とトランジスタ302_2の第1端子との接続箇所と接続されることが可能である。又は、トランジスタ303_2の第2端子がトランジスタ301_1の第2端子とトランジスタ302_1の第1端子との接続箇所と接続されることが可能である。ただし、これに限定されず、トランジスタ303_1の第2端子は、様々な配線又は様々なノードと接続されることが可能である。又は、トランジスタ303_2の第2端子は、様々な配線又は様々なノードと接続されることが可能である。例えば、トランジスタ303_1の第2端子は、トランジスタ301_2の第2端子とトランジスタ302_2の第1端子との接続箇所、又はトランジスタ301_2の第1端子とトランジスタ302_2の第2端子との接続箇所など、と接続されることが可能である。又は、トランジスタ303_2の第2端子は、トランジスタ301_1の第2端子とトランジスタ302_1の第1端子との接続箇所、又はトランジスタ301_2の第1端子とトランジスタ302_1の第2端子との接続箇所など、と接続されることが可能である。
なお、図13(B)と同様に、図9(A)〜(F)、図10(A)〜(D)、図11(A)〜(G)、図12(A)〜(E)、及び図13(A)で述べる構成においても、トランジスタ303_1の第2端子は、トランジスタ301_2の第2端子とトランジスタ302_2の第1端子との接続箇所、又はトランジスタ301_2の第1端子とトランジスタ302_2の第2端子との接続箇所など、と接続されることが可能である。又は、トランジスタ303_2の第2端子は、トランジスタ301_1の第2端子とトランジスタ302_1の第1端子との接続箇所、又はトランジスタ301_1の第1端子とトランジスタ302_1の第2端子との接続箇所など、と接続されることが可能である。
なお、図13(C)に示すように、トランジスタ303_1の第1端子とトランジスタ303_2の第1端子とは、別々の配線と接続されることが可能である。図13(C)の一例では、配線118は、配線118A〜118Bという複数の配線に分割される。そして、トランジスタ303_1の第1端子は、配線118Aと接続され、トランジスタ303_2の第1端子は、配線118Bと接続される。ただし、これに限定されず、トランジスタ303_1の第1端子、及びトランジスタ303_2の第1端子は、様々な配線、又は様々なノードと接続されることが可能である。なお、配線118A〜118Bは、配線118と同様の機能を有することが可能である。よって、配線118A〜118Bには、信号CK1などの信号を入力することが可能である。ただし、これに限定されず、配線118A〜Bには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。
なお、図13(C)と同様に、図9(A)〜(F)、図10(A)〜(D)、図11(A)〜(G)、図12(A)〜(E)、及び図13(A)〜(B)で述べる構成においても、トランジスタ303_1の第1端子と、トランジスタ303_2の第1端子とは、別々の配線と接続されることが可能である。
なお、図13(D)に示すように、トランジスタ303_1の第1端子は、配線116_2と接続されることが可能である。又は、トランジスタ303_2の第1端子は、配線116_1と接続されることが可能である。こうすることによって、トランジスタ303_1がオフになる期間においては、第1端子にハイレベルの信号が供給されることが可能になる。同様に、トランジスタ303_2がオフになる期間においては、第1端子にハイレベルの信号が供給されることが可能になる。よって、トランジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を緩和することができる。
なお、図13(D)と同様に、図9(A)〜(F)、図10(A)〜(D)、図11(A)〜(G)、図12(A)〜(E)、及び図13(A)〜(C)で述べる構成においても、トランジスタ303_1の第1端子は、配線116_2と接続されることが可能である。又は、トランジスタ303_2の第1端子は、配線116_1と接続されることが可能である。
なお、図13(E)に示すように、トランジスタ301_1を、一方の端子(以下、正極ともいう)がノード12と接続され、他方の端子(以下、負極ともいう)が配線116_1と接続されるダイオード303a_1と置き換えることが可能である。又は、トランジスタ301_2を、一方の端子(以下、正極ともいう)がノード11と接続され、他方の端子(以下、負極ともいう)が配線116_2と接続されるダイオード303a_2と置き換えることが可能である。ただし、これに限定されない。例えば、図13(F)に示すように、トランジスタ303_1の第1端子がノード12に接続されることによって、トランジスタ303_1はダイオード接続される構成とすることが可能である。同様に、トランジスタ303_2の第1端子がノード11に接続されることによって、トランジスタ303_2はダイオード接続される構成とすることが可能である。
なお、図13(E)〜(F)と同様に、図9(A)〜(F)、図10(A)〜(D)、図11(A)〜(G)、図12(A)〜(E)、及び図13(A)〜(D)で述べる構成においても、トランジスタ(例えばトランジスタ303_1〜303_2)をダイオードに置き換えること、又はトランジスタ(例えばトランジスタ303_1〜303_2)をダイオード接続された構成とすることが可能である。
なお、図11(H)に示すように、トランジスタ302_1〜302_2を、抵抗素子304_1〜304_2に置き換えることが可能である。又は、図12(F)に示すように、トランジスタ302_1〜302_2を、ダイオード305_1〜305_2に置き換えることが可能である。ただし、これに限定されない。
なお、図11(H)又は図12(F)と同様に、図9(A)〜(F)、図10(A)〜(D)、図11(A)〜(G)、図12(A)〜(E)、及び図13(A)〜(F)で述べる構成においても、トランジスタを抵抗素子又はダイオードに置き換えることが可能である。
なお、図14(A)に示すように、トランジスタとして、Pチャネル型トランジスタを用いることが可能である。トランジスタ101p_1〜101p_2は、トランジスタ101_1〜101_2に対応し、Pチャネル型である。トランジスタ301p_1〜301p_2は、トランジスタ301_1〜301_2に対応し、Pチャネル型である。そして、図14(B)に示すように、トランジスタの極性がPチャネル型の場合、配線113には電圧V1が供給され、配線118には電圧V2が供給され、信号CK1、信号CK2、信号SP1、信号SP2、信号SEL1、信号SEL2、信号RE、ノード11の電圧、ノード12の電圧、及び信号OUTは、図2のタイミングチャートと比較して反転していることを付記する。
なお、図14(A)と同様に、図9(A)〜(F)、図10(A)〜(D)、図11(A)〜(H)、図12(A)〜(F)、及び図13(A)〜(F)で述べる構成においても、トランジスタとして、Pチャネル型トランジスタを用いることが可能である。
(実施の形態3)
本実施の形態では、実施の形態2とは異なる回路200の具体例について説明する。なお、実施の形態1〜実施の形態2で述べる内容は、その説明を省略する。なお、本実施の形態で述べる内容は、実施の形態1〜実施の形態2で述べる内容と適宜組み合わせることができる。
まず、回路200の一例について、図15(A)を参照して説明する。図15(A)の一例では、回路200は、回路400を有する。回路400は、回路200の一部を示す。回路400は、一例として、一つ又は複数のトランジスタを有することが可能である。これらのトランジスタは、トランジスタ101_1〜101_2と同じ極性であることが好ましい。ただし、これに限定されない。
なお、図15(B)に示すように、回路200は、回路400に加え、実施の形態2で述べる回路300を有することが可能である。なお、回路300と回路400とは、回路の一部又は全部が共有されることが可能である。
回路400は、一例として、配線114、配線118、ノード11、ノード12、及び配線111と接続される。ただし、これに限定されず、回路400は、その構成に応じて、他にも、様々な配線、様々なノード、又は様々な端子と接続されることが可能である。例えば、回路400が信号を必要とする場合、回路400は、配線112、配線113、配線115_1、配線115_2、配線116_1、配線116_2、及び/又は、配線117と接続されることが可能である。
回路400は、一例として、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧に応じて、ノード11の電圧、ノード12の電圧、及び/又は、配線111の電圧を制御する機能を有する。又は、回路400は、ノード11、ノード12、及び/又は、配線111に、ロウレベルの信号又は電圧V1を供給するタイミングを制御する機能を有する。又は、回路400は、ノード11、ノード12、及び/又は、配線111を浮遊状態にする機能を有する。又は、回路400は、配線111とノード11との導通状態を制御する機能を有する。又は、回路400は、配線111とノード12との導通状態を制御する機能を有する。ただし、これに限定されず、回路400は、他にも様々な機能を有することが可能である。なお、回路400は、上記の機能のすべてを有する必要はない。
次に、図15(A)の回路400の動作の一例について、図2のタイミングチャートを参照して説明する。
期間A1において、回路400は、信号又は電圧などをノード11に供給しない場合が多い。一方で、回路400は、電圧V1又はロウレベルの信号をノード12、及び/又は、配線111に供給することが可能である。又は、回路400は、電圧又は信号などをノード12、及び/又は、配線111に供給しないことが可能である。
期間B1において、回路400は、信号又は電圧などをノード11、及び/又は、配線111に供給しない場合が多い。一方で、回路400は、電圧V1又はロウレベルの信号をノード12に供給することが可能である。又は、回路400は、電圧又は信号などをノード12に供給しないことが可能である。
期間C1〜E1において、回路400は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給することが可能である。又は、回路400は、電圧又は信号などをノード11、ノード12、及び/又は、配線111に供給しないことが可能である。
期間A2において、回路400は、信号又は電圧などをノード12に供給しない場合が多い。一方で、回路400は、電圧V1又はロウレベルの信号をノード11、及び/又は、配線111に供給することが可能である。又は、回路400は、電圧又は信号などをノード11、及び/又は、配線111に供給しないことが可能である。
期間B2において、回路400は、信号又は電圧などをノード12、及び/又は、配線111に供給しない場合が多い。一方で、回路400は、電圧V1又はロウレベルの信号をノード11に供給することが可能である。又は、回路400は、電圧又は信号などをノード11に供給しないことが可能である。
期間C2〜E2において、回路400は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給することが可能である。又は、回路400は、電圧又は信号などをノード11、ノード12、及び/又は、配線111に供給しないことが可能である。
次に、回路400の具体例について、図16(A)を参照して説明する。回路400は、回路500、トランジスタ401_1〜401_2という複数のトランジスタ、及びトランジスタ402を有する。トランジスタ401_1〜401_2という複数のトランジスタ、及びトランジスタ402は、トランジスタ101_1〜101_2と同じ極性であることが好ましく、Nチャネル型であるものとする。ただし、これに限定されない。例えば、トランジスタ401_1〜401_2、及びトランジスタ402のいずれかを省略することが可能である。又は、トランジスタ401_1〜401_2という複数のトランジスタ、及びトランジスタ402は、Pチャネル型であることが可能である。
トランジスタ401_1の第1端子は、配線118と接続され、トランジスタ401_1の第2端子は、ノード11と接続される。トランジスタ401_2の第1端子は、配線118と接続され、トランジスタ401_2の第2端子は、ノード12と接続される。トランジスタ402の第1端子は、配線118と接続され、トランジスタ402の第2端子は、配線111と接続される。回路500は、配線118、配線114、ノード11、ノード12、配線111、トランジスタ401_1のゲート、トランジスタ401_2のゲート、及び/又は、トランジスタ402のゲートと接続される。ただし、これに限定されず、回路500は、その構成に応じて、様々な配線、又は様々なノードと接続されることが可能である。
なお、トランジスタ401_1のゲートと回路500との接続箇所をノード21と示し、トランジスタ401_2のゲートと回路500との接続箇所をノード22と示し、トランジスタ402のゲートと回路500との接続箇所をノード31と示す。
トランジスタ401_1は、一例として、配線118とノード11との導通状態を制御する機能を有する。又は、トランジスタ401_1は、配線118の電圧をノード11に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの電圧、又は信号CK2などの信号が供給される場合、トランジスタ401_1は、配線118に供給される電圧又は信号などを、ノード11に供給するタイミングを制御する機能を有する。以上のように、トランジスタ401_1は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ401_1は、他にも様々な機能を有することが可能である。なお、トランジスタ401_1は、上記の機能のすべてを有する必要はない。
トランジスタ401_2は、一例として、配線118とノード12との導通状態を制御する機能を有する。又は、トランジスタ401_2は、配線118の電圧をノード12に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの電圧、又は信号CK2などの信号が供給される場合、トランジスタ401_2は、配線118に供給される電圧又は信号などを、ノード12に供給するタイミングを制御する機能を有する。以上のように、トランジスタ401_2は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ401_2は、他にも様々な機能を有することが可能である。なお、トランジスタ401_2は、上記の機能のすべてを有する必要はない。
トランジスタ402は、一例として、配線118と配線111との導通状態を制御する機能を有する。又は、トランジスタ402は、配線118の電圧を配線111に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの電圧、又は信号CK2などの信号が供給される場合、トランジスタ402は、配線118に供給される電圧又は信号などを、配線111に供給するタイミングを制御する機能を有する。以上のように、トランジスタ402は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ402は、他にも様々な機能を有することが可能である。なお、トランジスタ402は、上記の機能のすべてを有する必要はない。
回路500は、一例として、ノード11の電圧、ノード12の電圧、及び/又は、配線111に応じて、ノード21の電圧、ノード22の電圧、及び/又は、ノード31の電圧を制御するタイミングを制御する機能を有する。又は、回路500は、ノード21、ノード22、及び/又は、ノード31に、ハイレベルの信号、ロウレベルの信号、電圧V1、又は電圧V2などの電圧を供給するタイミングを制御する機能を有する。以上のように、回路500は、制御回路としての機能を有する。ただし、これに限定されず、回路500は、他にも様々な機能を有することが可能である。なお、回路500は、上記の機能のすべてを有する必要はない。
次に、図16(A)の回路400の動作の一例について、16(B)のタイミングチャートを参照して説明する。なお、期間A1における半導体装置の動作の模式図を図40(A)に示し、期間B1における半導体装置の動作の模式図を図40(B)に示し、期間C1における半導体装置の動作の模式図を図41(A)に示し、期間D1及び期間E1における半導体装置の動作の模式図を図41(B)に示す。なお、期間A2における半導体装置の動作の模式図を図42(A)に示し、期間B2における半導体装置の動作の模式図を図42(B)に示し、期間C2における半導体装置の動作の模式図を図43(A)に示し、期間D2及び期間E2における半導体装置の動作の模式図を図43(B)に示す。なお、図40〜図43には、回路300として図6(B)の半導体装置を用い、回路400として図16(A)の半導体装置を用いる場合の構成を示す。
期間A1において、信号SP1はハイレベルになるので、ノード11の電圧が上昇する。よって、回路500は、ロウレベルの信号又は電圧V1をノード21に供給する。すると、トランジスタ401_1はオフになるので、配線118とノード11とは非導通状態になる。信号SP2はロウレベルになるので、ノード12はおおむねV1になるように維持される。よって、回路500は、ハイレベルの信号又は電圧V2をノード22に供給する。すると、トランジスタ401_2はオンになるので、配線118とノード12とはトランジスタ401_2を介して導通状態になる。よって、電圧V1がトランジスタ401_2を介してノード12に供給される。配線111には、ロウレベルの信号CK1が供給されるので、配線111の電圧はV1になる。よって、回路500は、ハイレベルの信号又は電圧V2をノード31に供給する。すると、トランジスタ402はオンになるので、配線118と配線111とはトランジスタ402を介して導通状態になる。よって、電圧V1がトランジスタ402を介して配線111に供給される。ただし、これに限定されない。例えば、期間A1において、回路500は、ロウレベルの信号又は電圧V1をノード22に供給することが可能である。この場合、トランジスタ401_2はオフになるので、配線118とノード12とは非導通状態になることが可能である。別の例として、期間A1において、回路500は、ロウレベルの信号又は電圧V1をノード31に供給することが可能である。この場合、トランジスタ402はオフになるので、配線118と配線111とは非導通状態になることが可能である。
期間B1において、ノード11の電圧は、ブートストラップ動作によって上昇するので、回路500は、ロウレベルの信号又は電圧V1をノード21に供給する。すると、トランジスタ401_1はオフになるので、配線118とノード11とは非導通状態になる。ノード12の電圧はおおむねV1になるように維持されるので、回路500は、ハイレベルの信号又は電圧V2をノード22に供給する。すると、トランジスタ401_2はオンになるので、配線118とノード12とはトランジスタ401_2を介して導通状態になる。よって、電圧V1がトランジスタ401_2を介してノード12に供給される。配線111には、ハイレベルの信号CK1が供給されるので、配線111の電圧はV2になる。よって、回路500は、ロウレベルの信号又は電圧V1をノード31に供給する。すると、トランジスタ402はオフになるので、配線118と配線111とは非導通状態になる。ただし、これに限定されない。例えば、期間B1において、回路500は、ロウレベルの信号又は電圧V1をノード22に供給することが可能である。この場合、トランジスタ401_2はオフになるので、配線118とノード12とは非導通状態になることが可能である。
期間C1〜期間E1において、ノード11の電圧がおおむねV1になるので、回路500は、ハイレベルの信号又は電圧V2をノード21に供給する。よって、トランジスタ401_1はオンになるので、配線118とノード11とはトランジスタ401_1介して導通状態になる。すると、電圧V1は、配線118からトランジスタ401_1を介してノード11に供給される。ノード12の電圧がおおむねV1になるので、回路500は、ハイレベルの信号又は電圧V2をノード22に供給する。よって、トランジスタ401_2はオンになるので、配線118とノード12とはトランジスタ401_2介して導通状態になる。すると、電圧V1は、配線118からトランジスタ401_2を介してノード12に供給される。配線111の電圧がおおむねV1になるので、回路500は、ハイレベルの信号又は電圧V2をノード31に供給する。よって、トランジスタ402はオンになるので、配線118と配線111とはトランジスタ402介して導通状態になる。すると、電圧V1は、配線118からトランジスタ402を介して配線111に供給される。ただし、これに限定されない。例えば、期間D1と期間E1との一方において、回路500は、ロウレベルの信号又は電圧V1をノード21、ノード22、及び/又は、ノード31に供給することが可能である。よって、トランジスタ401_1、トランジスタ401_2、及び/又は、トランジスタ402はオフになることが可能である。そして、配線118とノード11、配線118とノード12、及び/又は、配線118と配線111とは非導通状態になることが可能である。
期間A2において、信号SP1はロウレベルになるので、ノード11はおおむねV1に維持される。よって、回路500は、ハイレベルの信号又は電圧V2をノード21に供給する。すると、トランジスタ401_1はオンになるので、配線118とノード11とはトランジスタ401_1を介して導通状態になる。よって、電圧V1がトランジスタ401_1を介してノード11に供給される。また、信号SP2はハイレベルになるので、ノード12の電圧が上昇する。よって、回路500は、ロウレベルの信号又は電圧V1をノード22に供給する。すると、トランジスタ401_2はオフになるので、配線118とノード12とは非導通状態になる。配線111には、ロウレベルの信号CK1が供給されるので、配線111の電圧はV1になる。よって、回路500は、ハイレベルの信号又は電圧V2をノード31に供給する。すると、トランジスタ402はオンになるので、配線118と配線111とはトランジスタ402を介して導通状態になる。よって、電圧V1がトランジスタ402を介して配線111に供給される。ただし、これに限定されない。例えば、期間A2において、回路500は、ロウレベルの信号又は電圧V1をノード21に供給することが可能である。この場合、トランジスタ401_1はオフになるので、配線118とノード11とは非導通状態になることが可能である。別の例として、期間A2において、回路500は、ロウレベルの信号又は電圧V1をノード31に供給することが可能である。この場合、トランジスタ402はオフになるので、配線118と配線111とは非導通状態になることが可能である。
期間B2において、ノード11の電圧はおおむねV1に維持されるので、回路500は、ハイレベルの信号又は電圧V2をノード21に供給する。すると、トランジスタ401_1はオンになるので、配線118とノード11とはトランジスタ401_1を介して導通状態になる。よって、電圧V1がトランジスタ401_1を介してノード11に供給される。ノード12の電圧は、ブートストラップ動作によって上昇するので、回路500は、ロウレベルの信号又は電圧V1をノード22に供給する。すると、トランジスタ401_2はオフになるので、配線118とノード12とは非導通状態になる。配線111には、ハイレベルの信号CK1が供給されるので、配線111の電圧はV2になる。よって、回路500は、ロウレベルの信号又は電圧V1をノード31に供給する。すると、トランジスタ402はオフになるので、配線118と配線111とは非導通状態になる。ただし、これに限定されない。例えば、期間B2において、回路500は、ロウレベルの信号又は電圧V1をノード21に供給することが可能である。この場合、トランジスタ401_1はオフになるので、配線118とノード11とは非導通状態になることが可能である。
期間C2〜期間E2において、ノード11の電圧がおおむねV1になるので、回路500は、ハイレベルの信号又は電圧V2をノード21に供給する。よって、トランジスタ401_1はオンになるので、配線118とノード11とはトランジスタ401_1介して導通状態になる。すると、電圧V1は、配線118からトランジスタ401_1を介してノード11に供給される。ノード12の電圧がおおむねV1になるので、回路500は、ハイレベルの信号又は電圧V2をノード22に供給する。よって、トランジスタ401_2はオンになるので、配線118とノード12とはトランジスタ401_2介して導通状態になる。すると、電圧V1は、配線118からトランジスタ401_2を介してノード12に供給される。配線111の電圧がおおむねV1になるので、回路500は、ハイレベルの信号又は電圧V2をノード31に供給する。よって、トランジスタ402はオンになるので、配線118と配線111とはトランジスタ402介して導通状態になる。すると、電圧V1は、配線118からトランジスタ402を介して配線111に供給される。ただし、これに限定されない。例えば、期間D2と期間E2との一方において、回路500は、ロウレベルの信号又は電圧V1をノード21、ノード22、及び/又は、ノード31に供給することが可能である。よって、トランジスタ401_1、トランジスタ401_2、及び/又は、トランジスタ402はオフになることが可能である。そして、配線118とノード11、配線118とノード12、及び/又は、配線118と配線111とは非導通状態になることが可能である。
なお、トランジスタ401_1のチャネル幅とトランジスタ401_2のチャネル幅とはおおむね等しいことが好ましい。こうすることによって、期間T1におけるノード11の電圧の変化と、期間T2におけるノード12の電圧の変化とをおおむね等しくすることができる。よって、信号OUTの波形をおおむね等しくすることができる。ただし、これに限定されず、トランジスタ401_1のチャネル幅とトランジスタ401_2のチャネル幅とは、異なることが可能である。
なお、トランジスタ401_1のチャネル幅、及びトランジスタ401_2のチャネル幅は、100μm〜4000μmであることが好ましい。より好ましくは500μm〜3000μmであることが好ましい。さらに好ましくは、1000μm〜2000μmであることが好ましい。ただし、これに限定されない。
なお、トランジスタ402のチャネル幅は、500μm〜5000μmであることが好ましい。より好ましくは、1000μm〜3000μmであることが好ましい。さらに好ましくは、2000μm〜3000μmであることが好ましい。ただし、これに限定されない。
なお、図17(A)に示すように、複数のトランジスタを並列になるように接続することが可能である。そして、当該複数のトランジスタは順番又はランダムにオンになることが可能である。図17(A)には、一例として、二つのトランジスタが並列に接続される場合の構成を示す。この場合、二つのトランジスタは、1ゲート選択期間毎に、又はクロック信号の半周期毎に、オンとオフとを繰り返すことが可能である。トランジスタ401_1〜401_2、及びトランジスタ402において、それぞれのトランジスタと並列になるように、トランジスタが接続される。例えば、トランジスタ401_1と並列に接続されるように、トランジスタ411_1が新たに追加される。トランジスタ411_1の第1端子は配線118と接続され、トランジスタ411_1の第2端子はノード11と接続され、トランジスタ411_1のゲートは回路500と接続される。又は、トランジスタ401_2と並列に接続されるように、トランジスタ411_2が新たに追加される。トランジスタ411_2の第1端子は配線118と接続され、トランジスタ411_2の第2端子はノード11と接続され、トランジスタ411_2のゲートは回路500と接続される。トランジスタ402と並列に接続されるように、トランジスタ412が新たに追加される。トランジスタ412の第1端子は配線118と接続され、トランジスタ412の第2端子はノード11と接続され、トランジスタ412のゲートは回路500と接続される。ただし、これに限定されず、トランジスタ411_1〜411_2、及びトランジスタ412のいずれかのみを追加することが可能である。
なお、図17(B)に示すように、トランジスタ411_1の第1端子は、配線115_1と接続され、トランジスタ411_1のゲートは、配線113と接続されることが可能である。又は、トランジスタ411_2の第1端子は、配線115_2と接続され、トランジスタ411_2のゲートは、配線113と接続されることが可能である。又は、トランジスタ412のゲートは、配線113と接続されることが可能である。こうすることによって、トランジスタ411_1〜411_2、及びトランジスタ412の導通状態を制御するための回路を省略することができる。ただし、これに限定されず、トランジスタは、様々な構成になるように接続されることが可能である。例えば、トランジスタ401_1の第2端子、トランジスタ401_2の第2端子、及び/又は、トランジスタ402の第2端子は、配線113と接続されることが可能である。こうすることによって、トランジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を抑制することが可能である。
なお、図18(A)及び図18(B)に示すように、トランジスタ401_1〜401_2のゲート、及びトランジスタ402のゲートは、お互いに接続されることが可能である。図18(A)に示す半導体装置では、トランジスタ401_1〜401_2がトランジスタ402のゲートに接続された構成であり、図18(B)は、トランジスタ401_1又は401_2がトランジスタ402のゲートに接続された構成である。この場合、回路500は、期間A1〜B1、及び期間A2〜B2において、ロウレベルの信号又は電圧V1をトランジスタ401_1、トランジスタ401_2、及びトランジスタ402のゲートに供給する。一方で、回路500は、期間C1〜E1、及び期間C2〜E2において、ハイレベルの信号又は電圧V2をこれらのトランジスタのゲートに供給する。よって、トランジスタ401_1〜401_2、及びトランジスタ402は、期間A1〜B1、及び期間A2〜B2においてオフになり、期間C1〜E1、及び期間C2〜E2においてオンになることが可能である。こうして、トランジスタ401_1〜401_2、及びトランジスタ402の導通状態を制御するための回路を共通にすることができるので、回路規模の簡略化を図ることができる。ただし、これに限定されない。例えば、回路500は、期間D1と期間E1との一方、及び期間D2と期間E2との一方において、ロウレベルの信号又は電圧V1をトランジスタ401_1〜401_2、及びトランジスタ402のゲートに供給することが可能である。又は、回路500は、期間C1〜E1と、期間C2〜E2との一方において、ロウレベルの信号又は電圧V1をトランジスタ401_1〜401_2、及びトランジスタ402のゲートに供給することが可能である。こうすることによって、トランジスタが1ゲート選択期間毎、又は1フレーム毎に、オンとオフとを繰り返すことが可能になるので、トランジスタの特性劣化を抑制することができる。別の例として、トランジスタ402のゲートは、トランジスタ401_1のゲートとトランジスタ401_2のゲートとの一方のみと接続されることが可能である。
なお、図18(C)に示すように、トランジスタ401_1の第1端子、トランジスタ401_2の第1端子、及びトランジスタ402の第1端子は、別々の配線と接続されることが可能である。図18(C)では、一例として、配線118は、配線118C〜118Fという複数の配線に分割される。そして、回路500は、配線118Cと接続され、トランジスタ401_1の第1端子は、配線118Dと接続され、トランジスタ401_2の第1端子は、配線118Eと接続され、トランジスタ402の第1端子は、配線118Fと接続される。ただし、これに限定されない。例えば、トランジスタ401_1の第1端子、トランジスタ401_2の第1端子、及びトランジスタ402の第1端子は、様々な配線、又は様々なノードと接続されることが可能である。なお、配線118C〜118Fは、配線118と同様の機能を有することが可能である。よって、配線118C〜118Fには、電圧V1などの電圧を入力することが可能である。ただし、これに限定されず、配線118C〜118Fには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。
なお、図18(A)と同様に、図16(A)、図17(A)〜(B)、及び図18(B)〜(C)で述べる構成においても、トランジスタ401_1〜401_2の第2端子、及びトランジスタ402の第2端子は、別々の配線と接続されることが可能である。特に、図17(A)〜(B)で述べる構成においては、トランジスタ411_1〜411_2の第2端子、及びトランジスタ412の第2端子は、別々の配線と接続されることが可能である。
なお、図19(A)に示すように、トランジスタ401_1を、一方の端子(以下、正極ともいう)がノード11と接続され、他方の端子(以下、負極ともいう)がノード21と接続されるダイオード401a_1と置き換えることが可能である。又は、トランジスタ401_2を、一方の端子(以下、正極ともいう)がノード12と接続され、他方の端子(以下、負極ともいう)がノード22と接続されるダイオード401a_2と置き換えることが可能である。又は、トランジスタ402を、一方の端子(以下、正極ともいう)が配線111と接続され、他方の端子(以下、負極ともいう)がノード31と接続されるダイオード402aと置き換えることが可能である。ただし、これに限定されない。例えば、図19(A)に示すように、トランジスタ401_1の第1端子がノード21と接続され、トランジスタ401_1の第2端子がノード11と接続されることによって、トランジスタ401_1は、ダイオード接続されることが可能である。又は、トランジスタ401_2の第1端子がノード22と接続され、トランジスタ401_2の第2端子がノード12と接続されることによって、トランジスタ401_2は、ダイオード接続されることが可能である。トランジスタ402の第1端子がノード31と接続され、トランジスタ402の第2端子が配線111と接続されることによって、トランジスタ402は、ダイオード接続されることが可能である。
なお、図19(A)〜(B)と同様に、図16(A)、図17(A)〜(B)、及び図18(A)〜(C)で述べる構成においても、トランジスタをダイオードに置き換えることが可能であるし、これらのトランジスタをダイオード接続することが可能である。
次に、回路500の具体例について、図20(A)を参照して説明する。回路500は、回路501_1〜501_2、及び回路502を有する。回路501_1〜501_2、及び回路502は、一例として、NOT回路、又はインバータとしての機能を有することが可能である。回路501_1の入力端子は、ノード11と接続され、回路501_1の出力端子は、ノード21と接続される。回路501_2の入力端子は、ノード12と接続され、回路501_2の出力端子は、ノード22と接続される。回路502の入力端子は、配線111と接続され、回路502の出力端子は、ノード31と接続される。
回路500の別の例について、図20(B)を参照して説明する。回路500は、回路503を有する。回路503は、一例として、2入力のNOR回路として機能を有することが可能である。回路503の一方の入力端子は、ノード11と接続され、回路503の他方の入力端子は、ノード12と接続され、回路503の出力端子は、トランジスタ401_1のゲート、トランジスタ401_2のゲート、及び/又は、トランジスタ402のゲートと接続される。
回路500の別の例について、図20(C)を参照して説明する。回路500は、回路511_1〜511_2、及び回路512を有する。回路511_1〜511_2、及び回路512は、一例として、2入力のAND回路とNOT回路とを組み合わせた論理回路としての機能を有することが可能である。回路511_1の一方の入力端子は、配線113と接続され、回路511_1の他方の入力端子は、ノード11と接続され、回路511_1の出力端子は、ノード21と接続される。回路511_2の一方の入力端子は、配線113と接続され、回路511_2の他方の入力端子は、ノード12と接続され、回路511_2の出力端子は、ノード22と接続される。回路512の一方の入力端子は、配線113と接続され、回路512の他方の入力端子は、配線111と接続され、回路512の出力端子は、ノード31と接続される。
回路500の別の例について、図20(D)を参照して説明する。回路500は、回路513を有する。回路513は、3入力のAND回路とNOT回路とを組み合わせた論理回路としての機能を有することが可能である。回路513の第1の入力端子は、配線113と接続され、回路513の第2の入力端子は、ノード11と接続され、回路513の第3の入力端子は、ノード12と接続され、回路513の出力端子は、トランジスタ401_1のゲート、トランジスタ401_2のゲート、及び/又は、トランジスタ402のゲートと接続される。
回路500の別の例について、図20(E)を参照して説明する。回路500は、回路521_1〜521_2、及び回路522を有する。回路521_1〜521_2、及び回路522は、一例として、2入力のNOR回路としての機能を有することが可能である。回路521_1の一方の入力端子は、配線113と接続され、回路521_1の他方の入力端子は、ノード11と接続され、回路521_1の出力端子は、ノード21と接続される。回路521_2の一方の入力端子は、配線113と接続され、回路521_2の他方の入力端子は、ノード12と接続され、回路521_2の出力端子は、ノード22と接続される。回路522の一方の入力端子は、配線113と接続され、回路522の他方の入力端子は、配線111と接続され、回路522の出力端子は、ノード31と接続される。
回路500の別の例について、図20(F)を参照して説明する。回路500は、回路523を有する。回路523は、3入力のNOR回路としての機能を有することが可能である。回路523の第1の入力端子は、配線113と接続され、回路523の第2の入力端子は、ノード11と接続され、回路523の第3の入力端子は、ノード12と接続され、回路523の出力端子は、トランジスタ401_1のゲート、トランジスタ401_2のゲート、及び/又は、トランジスタ402のゲートと接続される。
回路500の別の例について、図20(G)を参照して説明する。回路500は、回路514を有する。回路514は、2入力のAND回路とNOT回路とを組み合わせた論理回路としての機能を有することが可能である。回路514の第1の入力端子は、配線113と接続され、回路514の第2の入力端子は配線111と接続され、回路514の出力端子は、トランジスタ401_1のゲート、トランジスタ401_2のゲート、及び/又は、トランジスタ402のゲートと接続される。
回路500の別の例について、図20(H)を参照して説明する。回路500は、回路524を有する。回路524は、2入力のNOR回路としての機能を有することが可能である。回路524の第1の入力端子は、配線113と接続され、回路524の第2の入力端子は、配線111と接続され、回路524の出力端子は、トランジスタ401_1のゲート、トランジスタ401_2のゲート、及び/又は、トランジスタ402のゲートと接続される。
次に、図20(A)〜(H)に示す回路501_1〜501_2、回路502、回路503、回路511_1〜511_2、回路512、回路513、回路514、回路521_1〜521_2、回路522、及び回路523、回路524の一例について、図21(A)〜(F)、及び図22(A)〜(D)を参照して説明する。ただし、回路501_1〜501_2、回路502、回路503、回路511_1〜511_2、回路512、回路513、回路514、回路521_1〜521_2、回路522、回路523、回路524としては、他にも様々な構成を用いることが可能である。
図21(A)の回路は、第1端子が配線114と接続され、第2端子が出力端子591と接続され、ゲートが配線114と接続されるトランジスタ531と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子592と接続されるトランジスタ532を有する。図21(A)の回路は、回路501_1、501_2、及び/又は、回路502などに適用することが可能である。よって、出力端子591は、ノード21、ノード22、又はノード31などと接続されることが可能である。又は、入力端子592は、ノード11、ノード12、又は配線111などと接続されることが可能である。
図21(B)の回路は、第1端子が配線114と接続され、第2端子がトランジスタ533のゲートと接続され、ゲートが配線114と接続されるトランジスタ531と、第1端子が配線118と接続され、第2端子がトランジスタ533のゲートと接続され、ゲートが入力端子592と接続されるトランジスタ532と、第1端子が配線114と接続され、第2端子が出力端子591と接続されるトランジスタ533と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子592と接続されるトランジスタ534とを有する。図21(B)の回路は、回路501_1、501_2、及び/又は、回路502などに適用することが可能である。よって、出力端子591は、ノード21、ノード22、又はノード31などと接続されることが可能である。又は、入力端子592は、ノード11、ノード12、又は配線111などと接続されることが可能である。
図21(C)の回路は、第1端子が配線114と接続され、第2端子が出力端子591と接続され、ゲートが配線114と接続されるトランジスタ541と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子592と接続されるトランジスタ542と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ543とを有する。図21(C)の回路は、回路503、回路521_1、回路521_2、回路522、又は回路524などに適用することが可能である。よって、出力端子591は、トランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所、ノード21、ノード22、又はノード31などと接続されることが可能である。又は、入力端子592〜593は、ノード11、ノード12、配線111、又は配線113などと接続されることが可能である。
図21(D)の回路は、第1端子が配線114と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが配線114と接続されるトランジスタ541と、第1端子が配線118と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが入力端子592と接続されるトランジスタ542と、第1端子が配線118と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが入力端子593と接続されるトランジスタ543と、第1端子が配線114と接続され、第2端子が出力端子591と接続されるトランジスタ544と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子592と接続されるトランジスタ545と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ546とを有する。図21(D)の回路は、回路503、回路521_1、回路521_2、回路522、又は回路524などに適用することが可能である。よって、出力端子591は、トランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所、ノード21、ノード22、又はノード31などと接続されることが可能である。又は、入力端子592〜593は、ノード11、ノード12、配線111、又は配線113などと接続されることが可能である。
図21(E)の回路は、第1端子が配線114と接続され、第2端子が出力端子591と接続され、ゲートが配線114と接続されるトランジスタ541と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子592と接続されるトランジスタ542と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ543と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子595と接続されるトランジスタ547とを有する。図21(E)の回路は、回路523などに適用することが可能である。よって、出力端子591は、トランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所などと接続されることが可能である。又は、入力端子592〜594は、ノード11、ノード12、又は配線113などと接続されることが可能である。
図21(F)の回路は、第1端子が配線114と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが配線114と接続されるトランジスタ541と、第1端子が配線118と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが入力端子592と接続されるトランジスタ542と、第1端子が配線118と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが入力端子593と接続されるトランジスタ543と、第1端子が配線118と接続され、第2端子がトランジスタ544のゲートと接続され、ゲートが入力端子594と接続されるトランジスタ547と、第1端子が配線114と接続され、第2端子が出力端子595と接続されるトランジスタ544と、第1端子が配線118と接続され、第2端子が出力端子595と接続され、ゲートが入力端子592と接続されるトランジスタ545と、第1端子が配線118と接続され、第2端子が出力端子595と接続され、ゲートが入力端子593と接続されるトランジスタ546と、第1端子が配線118と接続され、第2端子が出力端子595と接続され、ゲートが入力端子594と接続されるトランジスタ548とを有する。図21(F)の回路は、回路523などに適用することが可能である。よって、出力端子595は、トランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所などと接続されることが可能である。又は、入力端子592〜594は、ノード11、ノード12、又は配線113などと接続されることが可能である。
図22(A)の回路は、第1端子が入力端子592と接続され、第2端子がトランジスタ553のゲートと接続され、ゲートが入力端子592と接続されるトランジスタ551と、第1端子が配線118と接続され、第2端子がトランジスタ553のゲートと接続され、ゲートが入力端子593と接続されるトランジスタ552と、第1端子が入力端子592と接続され、第2端子が出力端子591と接続されるトランジスタ553と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ554とを有する。図22(A)の回路は、回路511_1、回路511_2、回路512、及び/又は、回路514などに適用することが可能である。よって、出力端子591は、ノード21、ノード22、又はノード31などと接続されることが可能である。又は、入力端子592は、配線113などと接続されることが可能である。又は、入力端子593は、ノード11、ノード12、又は配線111などと接続されることが可能である。
図22(B)の回路は、第1端子が入力端子592と接続され、第2端子がトランジスタ553のゲートと接続され、ゲートが入力端子592と接続されるトランジスタ551と、第1端子が配線118と接続され、第2端子がトランジスタ553のゲートと接続され、ゲートが入力端子593と接続されるトランジスタ552と、第1端子が入力端子592と接続され、第2端子が出力端子591と接続されるトランジスタ553と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ554と、第1端子が配線118と接続され、第2端子がトランジスタ553のゲートと接続され、ゲートが入力端子594と接続されるトランジスタ555と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子594と接続されるトランジスタ556とを有する。図22(B)の回路は、回路513などに適用することが可能である。よって、出力端子591は、トランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所などと接続されることが可能である。又は、入力端子592は、配線113などと接続されることが可能である。又は、入力端子593〜594は、ノード11、又はノード12などと接続されることが可能である。
図22(C)の回路は、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ561と、一方の電極が入力端子592と接続され、他方の電極が出力端子591と接続される容量素子562とを有する。図22(C)の回路は、回路511_1、回路511_2、回路512、及び/又は、回路514などに適用することが可能である。よって、出力端子591は、ノード21、ノード22、ノード31、又はトランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所などと接続されることが可能である。又は、入力端子592は、配線113などと接続されることが可能である。又は、入力端子593は、ノード11、ノード12、又は配線111などと接続されることが可能である。
図22(D)の回路は、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子593と接続されるトランジスタ561と、一方の電極が入力端子592と接続され、他方の電極が出力端子591と接続される容量素子562と、第1端子が配線118と接続され、第2端子が出力端子591と接続され、ゲートが入力端子594と接続されるトランジスタ563とを有する。図22(D)の回路は、図20Dに示す回路513などに適用することが可能である。よって、出力端子591は、トランジスタ401_1〜401_2のゲートとトランジスタ402のゲートとの接続箇所などと接続されることが可能である。又は、入力端子592は、配線113などと接続されることが可能である。又は、入力端子593〜594は、ノード11、又はノード12などと接続されることが可能である。
なお、回路構成は、図21(A)〜(F)、及び図22(A)〜(D)に限定されない。例えば、図22(E)に示すように、トランジスタの各端子は、別々の配線又は別々の端子と接続されることが可能である。又は、図22(E)の一例では、トランジスタ551の第1端子は、配線581と接続され、トランジスタ553の第1端子は、配線582と接続され、トランジスタ552の第1端子は、配線583と接続され、トランジスタ554の第1端子は、配線584と接続される。これらのトランジスタの各端子と接続される配線(例えば配線581〜584)は、様々な配線、又は様々なノードと接続されることが可能である。又は、これらのトランジスタの各端子と接続される配線は、電圧又は信号などが入力されることが可能であり、電源線又は信号線として機能することが可能である。別の例として、図22(F)に示すように、ダイオード接続されるトランジスタの代わりに抵抗素子、又はダイオードなどの別の素子を用いることが可能である。トランジスタ531の代わりとして、素子535が用いられる。素子535の一方の端子は配線114と接続され、素子535の他方の端子は出力端子591と接続される。素子535は、抵抗成分を有する素子(例えばトランジスタ、抵抗素子、又はダイオードなど)としての機能を有する。別の例として、図22(G)に示すように、容量素子としては、トランジスタ、又はMIS容量を用いることが可能である。容量素子562としては、トランジスタ562Aが用いられる。トランジスタ562Aの第1端子及び第2端子は、出力端子591と接続され、トランジスタ562Aのゲートは入力端子592と接続される。
次に、回路200の別の一例について、図23(A)を参照して説明する。回路200は、回路600を有することが可能である。回路600は、回路200の一部を示す。なお、図23(A)には、一例として回路200が回路300、回路400、及び回路600を有する場合の構成を示す。回路300と回路400と回路600とは、回路の一部又は全部が共有されることが可能である。回路600は、一例として、一つ又は複数のトランジスタを有することが可能である。これらのトランジスタは、トランジスタ101_1〜101_2と同じ極性であることが好ましい。ただし、これに限定されない。
回路600は、一例として、配線117、配線118、ノード11、ノード12、及び配線111と接続される。ただし、これに限定されず、回路600は、その構成に応じて、他にも、様々な配線、様々なノード、又は様々な端子と接続されることが可能である。
回路600は、一例として、信号REに応じて、配線118とノード11との導通状態、配線118とノード12との導通状態、及び/又は、配線118と配線111との導通状態を制御する機能を有する。例えば、配線118に、電圧V1などの信号、又は信号CK2などの電圧が供給される場合、回路600は、配線118に供給される電圧又は信号などを、ノード11、ノード12、及び/又は、配線111に供給するタイミングを制御する機能を有する。又は、回路600は、配線111の電圧を例えばV1に減少させるタイミングを制御する機能を有する。以上のように、回路600は、制御回路、リセット動作を行う回路、又はスイッチなどとしての機能を有する。ただし、これに限定されず、回路600は他にも様々な機能を有することが可能である。なお、回路600は、上記の機能のすべてを有する必要はない。
次に、図23(A)の回路600の動作の一例について、図2のタイミングチャートを参照して説明する。
期間A1〜B1、期間D1〜E1、期間A2〜B2、及び期間D2〜E2において、信号REがロウレベルなので、回路600は、信号又は電圧などをノード11、ノード12、及び配線111に供給しない場合が多い。ただし、これに限定されない。例えば、期間A1、期間D1〜E1、期間A2、及び/又は、期間D2〜E2においては、回路600は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給することが可能である。
期間C1、及び期間C2において、信号REがハイレベルになるので、回路600は、電圧V1又はロウレベルの信号をノード11、ノード12、及び/又は、配線111に供給することが可能である。ただし、これに限定されず、回路600は、電圧又は信号などをノード11、ノード12、及び/又は、配線111に供給しないことが可能である。
次に、回路600の具体例について、図23(B)を参照して説明する。回路600は、トランジスタ601_1〜601_2という複数のトランジスタ、及びトランジスタ602を有する。ただし、これに限定されず、回路600は、トランジスタ601_1〜601_2、及びトランジスタ602のいずれか一、又は二つ以上のトランジスタのみを有することが可能である。トランジスタ601_1〜601_2という複数のトランジスタ、及びトランジスタ602は、トランジスタ101_1〜101_2と同じ極性であることが好ましく、Nチャネル型であるものとする。ただし、これに限定されず、トランジスタ601_1〜601_2という複数のトランジスタ、及びトランジスタ602は、Pチャネル型であることが可能である。
トランジスタ601_1の第1端子は、配線118と接続され、トランジスタ601_1の第2端子は、ノード11と接続され、トランジスタ601_1のゲートは、配線117と接続される。トランジスタ601_2の第1端子は、配線118と接続され、トランジスタ601_2の第2端子は、ノード12と接続され、トランジスタ601_1のゲートは、配線117と接続される。トランジスタ602の第1端子は、配線118と接続され、トランジスタ602の第2端子は、配線111と接続され、トランジスタ602のゲートは、配線117と接続される。
トランジスタ601_1は、一例として、配線118とノード11との導通状態を制御する機能を有する。又は、トランジスタ601_1は、配線118の電圧をノード11に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの電圧、又は信号CK2などの信号が供給される場合、トランジスタ601_1は、配線118に供給される電圧又は信号などを、ノード11に供給するタイミングを制御する機能を有する。以上のように、トランジスタ601_1は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ601_1は、他にも様々な機能を有することが可能である。なお、トランジスタ601_1は、上記の機能のすべてを有する必要はない。
トランジスタ601_2は、一例として、配線118とノード12との導通状態を制御する機能を有する。又は、トランジスタ601_2は、配線118の電圧をノード12に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの電圧、又は信号CK2などの信号が供給される場合、トランジスタ601_2は、配線118に供給される電圧又は信号などを、ノード12に供給するタイミングを制御する機能を有する。以上のように、トランジスタ601_2は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ601_2は、他にも様々な機能を有することが可能である。なお、トランジスタ601_2は、上記の機能のすべてを有する必要はない。
トランジスタ602は、一例として、配線118と配線111との導通状態を制御する機能を有する。又は、トランジスタ602は、配線118の電圧を配線111に供給するタイミングを制御する機能を有する。例えば、配線118に、電圧V1などの電圧、又は信号CK2などの信号が供給される場合、トランジスタ602は、配線118に供給される電圧又は信号などを、配線111に供給するタイミングを制御する機能を有する。以上のように、トランジスタ602は、スイッチとしての機能を有することが可能である。ただし、これに限定されず、トランジスタ602は、他にも様々な機能を有することが可能である。なお、トランジスタ602は、上記の機能のすべてを有する必要はない。
次に、図23(A)の半導体装置の動作の一例について説明する。なお図23(A)の半導体装置の動作は、図16(A)の半導体装置の動作と同じ部分があるため、図16(B)のタイミングチャートを適宜参照して説明する。なお、期間A1における半導体装置の動作の模式図を図44(A)に示し、期間B1における半導体装置の動作の模式図を図44(B)に示し、期間C1における半導体装置の動作の模式図を図45(A)に示し、期間D1及び期間E1における半導体装置の動作の模式図を図45(B)に示す。なお、期間A2における半導体装置の動作の模式図を図46(A)に示し、期間B2における半導体装置の動作の模式図を図46(B)に示し、期間C2における半導体装置の動作の模式図を図47(A)に示し、期間D2及び期間E2における半導体装置の動作の模式図を図47(B)に示す。なお、図45〜図47には、回路300として図6(B)の構成を用い、回路400として図16(A)の半導体装置を用い、回路600として図23(B)の構成を用いた場合について示す。
期間A1〜B1、期間D1〜E1、期間A2〜B2、及び期間D2〜E2において、信号REはロウレベルになるので、トランジスタ601_1〜601_2、及びトランジスタ602はオフになる。よって、配線118とノード11、配線118とノード12、及び配線118と配線111とは、非導通状態になる。
期間C1、及び期間C2において、信号REはハイレベルになるので、トランジスタ601_1〜601_2、及びトランジスタ602はオンになる。よって、配線118とノード11、配線118とノード12、及び配線118と配線111とは、導通状態になる。
なお、トランジスタ601_1のチャネル幅とトランジスタ601_2のチャネル幅とはおおむね等しいことが好ましい。こうすることによって、期間T1におけるノード11の電圧の変化と、期間T2におけるノード12の電圧の変化とをおおむね等しくすることができる。よって、信号OUTの波形をおおむね等しくすることができる。ただし、これに限定されず、トランジスタ601_1のチャネル幅とトランジスタ601_2のチャネル幅とは、異なることが可能である。
なお、トランジスタ601_1のチャネル幅、及びトランジスタ601_2のチャネル幅は、100μm〜3000μmであることが好ましい。より好ましくは、300μm〜2000μmであることが好ましい。さらに好ましくは、300μm〜1000μmであることが好ましい。ただし、これに限定されない。
なお、トランジスタ602のチャネル幅は、500μm〜5000μmであることが好ましい。より好ましくは、1000μm〜3000μmであることが好ましい。さらに好ましくは、2000μm〜3000μmであることが好ましい。ただし、これに限定されない。
なお、回路600は、トランジスタ601_1〜601_2、及びトランジスタ602のすべてを有する必要はない。これらのトランジスタのうち、一つ又は二つのトランジスタを有することが可能である。
なお、図23(C)に示すように、トランジスタ601_1の第1端子、トランジスタ601_2の第1端子、及びトランジスタ602の第1端子は、別々の配線と接続されることが可能である。図23(C)の一例では、配線118は、配線118G〜118Iという複数の配線に分割される。そして、トランジスタ601_1の第1端子は配線118Gと接続され、トランジスタ601_2の第1端子は配線118Hと接続され、トランジスタ602の第1端子は配線118Iと接続される。ただし、これに限定されず、トランジスタ601_1の第1端子、トランジスタ601_2の第1端子、及びトランジスタ602の第1端子は、様々な配線、又は様々なノードと接続されることが可能である。なお、配線118G〜118Iは、配線118と同様の機能を有することが可能である。よって、配線118G〜118Iには電圧V1などの電圧を入力することが可能であり、電源線として機能することが可能である。ただし、これに限定されず、配線118G〜118Iには、様々な信号、様々な電圧、又は様々な電流を入力することが可能である。
なお、図23(D)に示すように、トランジスタ601_1を、一方の端子(以下、正極ともいう)がノード11と接続され、他方の端子(以下、負極ともいう)が配線118と接続されるダイオード601a_1と置き換えることが可能である。同様に、トランジスタ601_2を、一方の端子(以下、正極ともいう)がノード12と接続され、他方の端子(以下、負極ともいう)が配線118と接続されるダイオード601a_2と置き換えることが可能である。同様に、トランジスタ602を、一方の端子(以下、正極ともいう)が配線111と接続され、他方の端子(以下、負極ともいう)が配線118と接続されるダイオード602aと置き換えることが可能である。ただし、これに限定されない。例えば、図23(E)に示すように、トランジスタ601_1の第1端子がノード11に接続されることによって、トランジスタ601_1はダイオード接続される構成とすることが可能である。同様に、トランジスタ601_2の第1端子がノード12に接続されることによって、トランジスタ601_2はダイオード接続される構成とすることが可能である。同様に、トランジスタ602の第1端子が配線111に接続されることによって、トランジスタ602はダイオード接続される構成とすることが可能である。
なお、図23(D)〜(E)と同様に、図23(B)〜(C)で述べる構成においても、トランジスタ(例えばトランジスタ601_1〜601_2、又はトランジスタ602)をダイオードに置き換えることが可能であり、ダイオード接続することが可能である。
ここで、実施の形態1〜実施の形態3で述べる内容を組み合わせる場合の半導体装置の一例を図48〜図49に示す。ただし、これに限定されず、他にも実施の形態1〜実施の形態4で述べる内容を組み合わせて、半導体装置を様々な構成とすることが可能である。
図48の半導体装置は、回路100及び回路200を有し、回路200は、回路300、回路400、及び回路600を有し、回路400は、回路500を有する。図48の半導体装置では、回路100として、図1(A)に示す構成が用いられる。回路200が有する回路300として、図6(B)に示す構成が用いられる。回路200が有する回路400として、図16(A)に示す構成が用いられる。回路200が有する回路600として、図23(B)に示す構成が用いられる。回路400が有する回路500として、図20(A)に示す構成が用いられる。回路500が有する回路501_1〜501_2及び回路502としては、図21(A)の構成が用いられる。
図49の半導体装置では、回路100として、図1(A)に示す構成が用いられる。回路200が有する回路300として、図12(A)に示す構成が用いられる。回路200が有する回路400として、図18(A)に示す構成が用いられる。回路200が有する回路600として、図23(B)に示す構成が用いられる。回路400が有する回路500として、図21(D)に示す構成が用いられる。
図50の半導体装置では、回路100として、図1(A)に示す構成が用いられる。回路200が有する回路300として、図12(A)に示す構成が用いられる。回路200が有する回路400として、図17(B)に示す構成が用いられる。回路200が有する回路600として、図23(B)に示す構成が用いられる。回路400が有する回路500として、図22(A)に示す構成が用いられる。
なお、一例として、図48に示す半導体装置の動作について説明する。期間A1において、信号SP1がハイレベルになる。すると、トランジスタ301_1がオンになるので、配線115_1とノード11とが導通状態になる。よって、ハイレベルの信号SP1がノード11に供給されるので、ノード11の電圧が上昇する。このとき、トランジスタ101_1がオンになるので、配線118と配線111とが導通状態になる。ロウレベルの信号CK1が配線111に供給されるので、配線111の電圧が減少する。一方で、信号SP2がロウレベルになる。すると、トランジスタ301_2がオフになる。ここでは、ノード12の電圧の初期値がV1とすると、ノード12の電圧がV1のままになる。このとき、回路501_1において、トランジスタ532Aがオンになるので、配線118とトランジスタ401_1のゲートとは導通状態になる。よって、電圧V1がトランジスタ401_1のゲートに供給されるので、トランジスタ401_1のゲートの電圧が減少する。すると、トランジスタ401_1はオフになるので、配線118とノード11とは非導通状態になる。回路501_2において、トランジスタ532Bがオフになるので、配線118とトランジスタ401_2のゲートとは非導通状態になる。よって、電圧V2がトランジスタ531Bを介してトランジスタ401_2のゲートに供給されるので、トランジスタ401_2のゲートの電圧が上昇する。すると、トランジスタ401_2はオンになるので、配線118とノード12とは導通状態になる。よって、電圧V1がノード12に供給される。回路502において、トランジスタ532Cがオフになるので、配線118とトランジスタ402のゲートとは非導通状態になる。よって、電圧V2がトランジスタ531Cを介してトランジスタ402のゲートに供給されるので、トランジスタ402のゲートの電圧が上昇する。すると、トランジスタ402はオンになるので、配線118と配線111とは導通状態になる。よって、電圧V1が配線111に供給される。
期間B1において、ノード11はV2+Vth101_1+Vxのままとなり、ノード12はおおむねV1のままになる。よって、トランジスタ101_1はオンのままになるので、配線112と配線111とは導通状態のままになる。すると、ハイレベルの信号CK1が配線111に供給されるので、配線111の電圧が上昇する。このとき、回路501_1では、期間A1と同様に、トランジスタ532Aがオンのままになる。よって、トランジスタ401_1はオフのままになる。回路501_1では、期間A1と同様に、トランジスタ532Bがオフのままになる。よって、トランジスタ401_2はオンのままになる。回路502では、トランジスタ532Cがオンになるので、配線118とトランジスタ402のゲートとが導通状態になる。よって、電圧V1がトランジスタ402のゲートに供給されるので、トランジスタ402のゲートの電圧が減少する。すると、トランジスタ402がオフになるので、配線118と配線111とは非導通状態になる。
期間C1、及び期間C2では、信号REがハイレベルになる。すると、トランジスタ601_1、トランジスタ601_2、及びトランジスタ602はオンになるので、配線118とノード11とが導通状態になり、配線118とノード12とは導通状態になり、配線118と配線111とは導通状態になる。よって、電圧V1は、ノード11、ノード12、及び配線111に供給されるので、ノード11の電圧、ノード12の電圧、及び配線111の電圧は減少する。このとき、回路501_1では、トランジスタ532Aがオフになるので、配線118とトランジスタ401_1のゲートとが非導通状態になる。よって、電圧V2がトランジスタ531Aを介してトランジスタ401_1のゲートに供給されるので、トランジスタ401_1のゲートの電圧が上昇する。すると、トランジスタ401_1がオンになるので、配線118とノード11とが導通状態になる。回路501_2において、期間A1と同様に、トランジスタ532Bがオフのままになる。よって、トランジスタ401_2はオンのままになる。回路502では、期間A1と同様に、トランジスタ532Cがオフのままになる。よって、トランジスタ402はオンのままになる。
期間D1〜E1、及び期間D2〜E2では、トランジスタ401_1、トランジスタ401_2、及びトランジスタ402はオンになるので、配線118とノード11とは導通状態になり、配線118とノード12とは導通状態になり、配線118と配線111とは導通状態になる。よって、電圧V1は、ノード11、ノード12、及び配線111に供給されるので、ノード11の電圧、ノード12の電圧、及び配線111の電圧はおおむねV1に維持される。このとき、回路501_1では、期間C1と同様に、トランジスタ532Aがオフになる。よって、トランジスタ401_1がオンになる。回路501_2において、期間A1と同様に、トランジスタ532Bがオフのままになる。よって、トランジスタ401_2はオンのままになる。回路502では、期間A1と同様に、トランジスタ532Cがオフのままになる。よって、トランジスタ402はオンのままになる。
期間A2において、信号SP1がロウレベルになる。すると、トランジスタ301_2がオフになる。ここでは、ノード11の電圧の初期値がV1とすると、ノード11の電圧がV1のままになる。一方で、信号SP2がハイレベルになる。すると、トランジスタ301_2がオンになるので、配線115_2とノード12とが導通状態になる。よって、ハイレベルの信号SP2がノード12に供給されるので、ノード12の電圧が上昇する。このとき、トランジスタ101_2がオンになるので、配線118と配線111とが導通状態になる。よって、ロウレベルの信号CK1が配線111に供給されるので、配線111の電圧が減少する。このとき、回路501_1において、期間C1と同様に、トランジスタ532Aがオフになる。よって、トランジスタ401_1がオンになる。回路501_2において、トランジスタ532Bがオンになるので、配線118とトランジスタ401_2のゲートとが導通状態になる。よって、電圧V1がトランジスタ531Bを介してトランジスタ401_2のゲートに供給されるので、トランジスタ401_2のゲートの電圧が減少する。すると、トランジスタ401_2がオフになるので、配線118とノード12とは非導通状態になる。回路502において、期間A1と同様に、トランジスタ532Cがオフになる。よって、トランジスタ402がオフになる。
期間B2において、ノード11はおおむねV1のままとなり、ノード12はV2+Vth101_2+Vxのままになる。よって、トランジスタ101_2はオンのままになるので、配線112と配線111とは導通状態のままになる。すると、ハイレベルの信号CK1が配線111に供給されるので、配線111の電圧が上昇する。このとき、回路501_1では、期間A2と同様に、トランジスタ532Aがオフのままになる。よって、トランジスタ401_1はオンのままになる。回路501_2では、期間A2と同様に、トランジスタ532Bがオンのままになる。よって、トランジスタ401_2はオフのままになる。回路502では、期間B1と同様に、トランジスタ532Cがオンになる。よって、トランジスタ402がオフになる。
さらに、図49に示す半導体装置の動作検証を行った。検証結果について図51に示す。図51は、本実施の形態の半導体装置の計算結果を示す図である。なお検証は、SPICEシミュレータを用いて行った。また、比較例として図49に示す半導体装置のトランジスタ101_2、トランジスタ301_2、トランジスタ303_1、トランジスタ303_2、トランジスタ401_2、トランジスタ555、トランジスタ556、及びトランジスタ601_2を設けない回路構成の半導体装置についても動作検証を行った。また、検証は、Vdd=30V、Vss=0V、クロック周波数=25kHz(1周期=20μsec)、各トランジスタの移動度=1cm2/Vs、各トランジスタの閾値電圧=5V、出力容量=50pFとして行った。
図51(A)は、比較例の半導体装置における検証結果のタイミングチャートである。図51(A)に示すように、比較例の半導体装置では、期間T1及び期間T2ともノードn1の電圧に従ってトランジスタ101_1がオンになり、配線112と配線111とは、トランジスタ101_1を介して導通状態になり、信号CK1が配線112からトランジスタ101_1を介して配線111に供給される。
図51(B)は、図48に示す半導体装置における検証結果のタイミングチャートである。図51(B)に示すように、図48に示す半導体装置は、期間T1では、信号SEL1に従ってノード11の電圧が変化し、ノード11の電圧に従ってトランジスタ101_1がオンになり、配線112と配線111とは、トランジスタ101_1を介して導通状態になり、信号CK1が配線112からトランジスタ101_1を介して配線111に供給され、期間T2では、信号SEL2に従ってノード12の電圧が変化し、ノード12の電圧に従ってトランジスタ101_2がオンになり、配線112と配線111とは、トランジスタ101_1を介して導通状態になり、信号CK1が配線112からトランジスタ101_1を介して配線111に供給される。よって図49に示すように、本実施の形態の半導体装置では、各期間で異なるトランジスタをオンにして動作することにより、各トランジスタがオンになる回数及びオンになる時間を低減することができることがわかる。
(実施の形態4)
本実施の形態では、表示装置、及び表示装置が有するシフトレジスタの一例について説明する。当該シフトレジスタは、実施の形態1〜実施の形態3の半導体装置を有することが可能である。なお、シフトレジスタを、半導体装置、又はゲートドライバを示すことが可能である。なお、実施の形態1〜実施の形態3で述べる内容は、その説明を省略する。なお、実施の形態1〜実施の形態3で述べる内容は、本実施の形態で述べる内容と自由に組み合わせることができる。
まず、図26(A)〜(D)を参照して、表示装置の一例について説明する。図26(A)の表示装置は、回路1001、回路1002、回路1003_1、画素部1004、及び端子1005を有する。画素部1004には、回路1003_1から複数の配線が延伸して配置されることが可能である。当該複数の配線は、ゲート信号線又は走査線としての機能を有することが可能である。又は、画素部1004には、回路1002又は端子1005から複数の配線が延伸して配置されることが可能である。当該複数の配線は、ビデオ信号線又はデータ線としての機能を有する。又は、画素部1004には、端子1005から複数の配線が延伸して配置されることが可能である。当該複数の配線は、電源線又はアノード線としての機能を有することが可能である。ただし、これに限定されない。画素部1004に配置される配線は、画素部1004が有する画素の構成に応じて、様々な配線を配置することが可能である。
回路1001は、回路1002、及び回路1003に、信号、電圧、又は電流などを供給するタイミングを制御する機能を有する。又は、回路1001は、回路1002、及び回路1003を制御する機能を有する。このように、回路1001は、コントローラ、制御回路、タイミングジェネレータ、電源回路、又はレギュレータなどとしての機能を有することが可能である。
回路1002は、ビデオ信号を画素部1004に供給するタイミングを制御する機能を有する。又は、回路1002は、画素を有する画素部1004と、画素部1004が有する画素の輝度又は透過率などを制御する機能を有する。このように、回路1002は、駆動回路、ソースドライバ、又は信号線駆動回路などとしての機能を有する。
回路1003_1は、走査信号、又はゲート信号を画素部1004に供給するタイミングを制御する機能を有する。又は、回路1003_1は、画素部1004が有する画素を選択する機能を有する。このように、回路1003_1は、駆動回路、ゲートドライバ、又は走査線駆動回路としての機能を有する。なお、回路1003_1は、画素部1004と同じ基板1006に形成される。ただし、これに限定されず、回路1003_1は、画素部1004とは別の基板に形成されることが可能である。
なお、図26(B)に示すように、表示装置は、回路1003_2を有することが可能である。回路1003_2は、回路1003_1と同様の機能を有する。例えば、回路1003_1と回路1003_2とは、同じタイミングで信号を画素部1004に供給することが可能である。こうすることによって、負荷を低減することができるので、表示装置を大きくすることができる。又は、回路1003_1は奇数段の画素を選択し、回路1003_2は偶数段の画素を選択することが可能である。こうすることによって、駆動周波数が小さくなるので、消費電力の低減を図ることができる。又は、1段当たりのレイアウトすることが可能な面積を広くすることができるので、表示装置を高精細にすることができる。
なお、図26(C)に示すように、回路1002を画素部1004と同じ基板1006に形成することが可能である。又は、図26(D)に示すように、回路1002の一部の回路1002aを画素部1004と同じ基板1006に形成することが可能である。そして、別の回路1002bは、基板1006とは別の基板に形成することが可能である。
次に、シフトレジスタの一例について、図27を参照して説明する。当該シフトレジスタは、回路1002、回路1003_1、及び/又は、回路1003_2に含まれることが可能である。又は、当該シフトレジスタを半導体装置、駆動回路、又はゲートドライバと示すことが可能である。
シフトレジスタ1100は、フリップフロップ1101_1〜1101_N(Nは2以上の自然数)という複数のフリップフロップを有する。フリップフロップ1101_1〜1101_Nは、実施の形態1〜実施の形態3で述べる半導体装置に対応する。図27の一例には、フリップフロップ1101_1〜1101_Nとして、各々、図24(A)の半導体装置が用いられる場合の構成を示す。ただし、これに限定されず、フリップフロップ1101_1〜1101_Nとしては、他にも例えば実施の形態1〜実施の形態3で述べる半導体装置若しくは回路を用いることが可能である。
シフトレジスタ1100は、配線1111_1〜1111_N、配線1112、配線1113、配線1114、配線1115_1〜1115_2、配線1116_1〜1116_2、配線1117、配線1118、配線1200_1〜1200_N、及び配線1201_1〜1201_Nと接続される。そして、フリップフロップ1101_i(iは、1〜Nのいずれか一)において、配線111、配線112、配線113、配線114、配線115_1、配線115_2、配線116_1、配線116_2、配線117、配線118、配線711_1、及び配線711_2は、各々、配線1111_i、配線1112、配線1113、配線1114、配線1200_i−1、配線1201_i−1、配線1116_1、配線1116_2、配線1111_i+1、配線1118、配線1200_i、配線1201_iと接続される。ただし、奇数段のフリップフロップと、偶数段のフリップフロップとでは、配線112及び配線113の接続先が異なる場合が多い。例えば、i段目のフリップフロップにおいて、配線112が配線1112と接続され、配線113が配線1113と接続される場合、i+1段目のフリップフロップ又はi−1段目のフリップフロップでは、配線112は配線1113と接続され、配線113は配線1112と接続される場合が多い。なお、フリップフロップ1101_1において、配線115_1は、配線1115_1と接続され、配線115_2は、配線1115_2と接続される場合が多い。なお、フリップフロップ1101_Nにおいて、配線117は、配線1117と接続される場合が多い。ただし、これに限定されない。
配線1111_1〜1111_Nからは、一例として、各々、信号GOUT_1〜GOUT_Nが出力されるものとする。信号GOUT_1〜GOUT_Nは、各々、フリップフロップ1101_1〜1101_Nの出力信号である。そして、信号GOUT_1〜GOUT_Nは、信号OUTと同様の機能を有する。配線1112には、一例として、信号GCK1が入力され、配線1113には、一例として、信号GCK2が入力されるものとする。信号GCK1、及び信号GCK2は、信号CK1又は信号CK2と同様の機能を有する。配線1114には、一例として、電圧V2が供給されるものとする。配線1115_1には、一例として、信号GSP1が入力され、配線1115_2には、一例として、信号SSP2が入力されるものとする。信号GSP1は、信号SP1と同様の機能を有し、信号GSP2は、信号SP2と同様の機能を有する。配線1116_1には、一例として、信号SEL1が入力され、配線1116_2には、一例として、信号SEL2が入力されるものとする。配線1117には、一例として、信号GREが入力されるものとする。信号GREは、信号REと同様の機能を有する。配線1118には、一例として、電圧V1が供給されるものとする。配線1200_1〜1200_Nからは、一例として、信号SOUT1_1〜SOUT1_Nが出力され、配線1201_1〜1201_Nからは、一例として、信号SOUT2_1〜SOUT2_Nが出力されるものとする。信号SOUT1_1〜SOUT1_Nは、信号SOUT1と同様の機能を有し、信号SOUT2_1〜SOUT2_Nは、信号SOUT2と同様の機能を有する。ただし、これに限定されず、これらの配線には、他にも様々な信号、様々な電圧、又は様々な電流を入力することが可能である。
次に、図27のシフトレジスタの動作について、図28のタイミングチャートを参照して説明する。図28は、シフトレジスタの動作を説明するためのタイミングチャートの一例である。図28には、信号GCK1、信号GCK2、信号GSP1、信号GSP2、信号GRE、信号SEL1、信号SEL2、信号GOUT_1〜GOUT_N、信号SOUT1_1〜SOUT1_N、信号SOUT2_1〜SOUT2_Nの一例を示す。
k(kは2以上の自然数)フレーム目におけるフリップフロップ1101_iの動作について説明する。まず、信号SOUT1_i−1がハイレベルになる。すると、フリップフロップ1101_iは、期間A1における動作を開始する。その後、信号GCK1、及び信号GCK2が反転する。すると、フリップフロップ1101_iは、期間B1における動作を開始し、信号GOUT_i、及び信号SOUT1_iがハイレベルになる。信号SOUT1_iは、フリップフロップ1101_i+1に入力されるので、フリップフロップ1101_i+1は、期間A1における動作を開始する。その後、信号GCK1、及び信号GCK2が再び反転すると、フリップフロップ1101_i+1は、期間B1における動作を開始し、信号GOUT_i+1、及び信号SOUT1_i+1がハイレベルになる。信号GOUT_i+1は、フリップフロップ1101_iに入力されるので、フリップフロップ1101_iは、期間C1における動作を開始する。よって、信号GOUT_iは、ロウレベルになる。その後、再び信号SOUT1_i−1がハイレベルになるまでは、フリップフロップ1101_iは、期間D1における動作と期間E1における動作とを繰り返す。
k+1フレーム目におけるフリップフロップ1101_iの動作について説明する。まず、信号SOUT2_i−1がハイレベルになる。すると、フリップフロップ1101_iは、期間A2における動作を開始する。その後、信号GCK1、及び信号GCK2が反転する。すると、フリップフロップ1101_iは、期間B2における動作を開始し、信号GOUT_i、及び信号SOUT2_iがハイレベルになる。信号SOUT2_iは、フリップフロップ1101_i+1に入力されるので、フリップフロップ1101_i+1は、期間A2における動作を開始する。その後、信号GCK1、及び信号GCK2が再び反転すると、フリップフロップ1101_i+1は、期間B2における動作を開始し、信号GOUT_i+1、及び信号SOUT2_i+1がハイレベルになる。信号GOUT_i+1は、フリップフロップ1101_iに入力されるので、フリップフロップ1101_iは、期間C2における動作を開始する。よって、信号GOUT_iは、ロウレベルになる。その後、再び信号SOUT2_i−1がハイレベルになるまでは、フリップフロップ1101_iは、期間D2における動作と期間E2における動作とを繰り返す。
なお、フリップフロップ1101_1では、前の段のフリップフロップの出力信号の代わりに、信号GSP1が配線1115_1を介して入力され、信号GSP2が配線1115_2を介して入力される。よって、フリップフロップ1101_1は、信号GSP1がハイレベルになると期間A1における動作を開始し、信号GSP2がハイレベルになると期間A2における動作を開始する。
なお、フリップフロップ1101_Nでは、次の段のフリップフロップの出力信号の代わりに、信号GREが配線1117を介して入力される。よって、信号GREがハイレベルになると、フリップフロップ1101_Nは、期間C1又は期間C2における動作を開始する。
(実施の形態5)
本実施の形態では、信号線駆動回路の一例について説明する。なお、信号線駆動回路を半導体装置、又は信号生成回路と示すことが可能である。
信号線駆動回路の一例について、図29(A)を参照して説明する。信号線駆動回路は、回路2002_1〜2002_N(Nは2以上の自然数)という複数の回路と、回路2000と、回路2001とを有する。そして、回路2002_1〜2002_Nは、各々、トランジスタ2003_1〜2003_k(kは2以上の自然数)という複数のトランジスタを有する。トランジスタ2003_1〜2003_kは、Nチャネル型であるものとする。ただし、これに限定されず、トランジスタ2003_1〜2003_kは、Pチャネル型とすることが可能であるし、CMOS型のスイッチとすることが可能である。
信号線駆動回路の接続関係について、回路2002_1を例にして説明する。トランジスタ2003_1〜2003_kの第1端子は、配線2005_1と接続される。トランジスタ2003_1〜2003_kの第2端子は、各々、配線S1〜Skと接続される。トランジスタ2003_1〜2003_kのゲートは、各々、配線2004_1〜2004_kと接続される。例えば、トランジスタ2003_1の第1端子は、配線2005_1と接続され、トランジスタ2003_1の第2端子は、配線S1と接続され、トランジスタ2003_1のゲートは、配線2004_1と接続される。
回路2000は、配線2004_1〜2004_kを介して、信号を回路2002_1〜2002_Nに供給する機能を有し、シフトレジスタ、又はデコーダなどとして機能することが可能である。当該信号は、デジタル信号である場合が多く、選択信号として機能することが可能である。そして、配線2004_1〜2004_kは、信号線として機能することが可能である。
回路2001は、信号を回路2002_1〜2002_Nに出力する機能を有し、ビデオ信号生成回路などとして機能することが可能である。例えば、回路2001は、配線2005_1を介して信号を回路2002_1に供給する。同時に、配線2005_2を介して信号を回路2002_2に供給する。当該信号は、アナログ信号である場合が多く、ビデオ信号として機能することが可能である。そして、配線2005_1〜2005_Nは、信号線として機能することが可能である。
回路2002_1〜2002_Nは、回路2001の出力信号を、どの配線に出力するのかを選択する機能を有し、セレクタ回路として機能することが可能である。例えば、回路2002_1は、回路2001が配線2005_1に出力する信号を、配線S1〜Skのうちどの配線に出力するのかを選択する機能を有する。
トランジスタ2003_1〜2003_Nは、各々、回路2000の出力信号に応じて、配線2005_1と、配線S1〜Skとの導通状態を制御する機能を有し、スイッチとして機能する。
次に、図29(A)の信号線駆動回路の動作について、図29(B)のタイミングチャートを参照して説明する。図29(B)には、配線2004_1に入力される信号614_1、配線2004_2に入力される信号614_2、配線2004_kに入力される信号614_k、配線2005_1に入力される信号615_1、及び配線2005_2に入力される信号615_2の一例を示す。
なお、信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲート選択期間とは、ある行に属する画素が選択され、当該画素にビデオ信号を書き込むことが可能な期間のことをいう。
なお、1ゲート選択期間は、期間T0、及び期間T1〜期間Tkに分割される。期間T0は、選択された行に属する画素にプリチャージ用の電圧を同時に印加するための期間であり、プリチャージ期間として機能することが可能である。期間T1〜Tkは、各々、選択された行に属する画素にビデオ信号を書き込むための期間であり、書き込み期間として機能することが可能である。
なお、便宜上、回路2002_1の動作を例にして、信号線駆動回路の動作を説明する。
まず、期間T0において、回路2000は、配線2004_1〜2004_kにハイレベルの信号を出力する。すると、トランジスタ2003_1〜2003_kがオンになるので、配線2005_1と、配線S1〜Skとが導通状態となる。このとき、回路2001は、配線2005_1にプリチャージ電圧Vpを供給しているので、プリチャージ電圧Vpは、トランジスタ2003_1〜2003_kを介して、配線S1〜Skにそれぞれ出力される。そして、プリチャージ電圧Vpは、選択された行に属する画素に書き込まれるので、選択された行に属する画素がプリチャージされる。
次に、期間T1において、回路2000は、ハイレベルの信号を配線2004_1に出力する。すると、トランジスタ2003_1がオンになるので、配線2005_1と配線S1とが導通状態となる。そして、配線2005_1と配線S2〜Skとが非導通状態となる。このとき、回路2001は、信号Data(S1)を配線2005_1に出力しているとすると、信号Data(S1)は、トランジスタ2003_1を介して、配線S1に出力される。こうして、信号Data(S1)は、配線S1と接続される画素のうち、選択された行に属する画素に書き込まれる。
次に、期間T2において、回路2000は、ハイレベルの信号を配線2004_2に出力する。すると、トランジスタ2003_2がオンになるので、配線2005_2と配線S2とが導通状態となる。そして、配線2005_1と配線S1とが非導通状態となり、配線2005_1と配線S3〜Skとが非導通状態のままとなる。このとき、回路2001は、信号Data(S2)を配線2005_1に出力しているとすると、信号Data(S2)は、トランジスタ2003_2を介して、配線S2に出力される。こうして、信号Data(S1)は、配線S1と接続される画素のうち、選択された行に属する画素に書き込まれる。
その後、期間Tkまで、回路2000は、配線2004_1〜2004_kにハイレベルの信号を順に出力するので、期間T1及び期間T2と同様に、期間T3から期間Tkまで、回路2000は、配線2004_3〜2004_kにハイレベルの信号を順に出力する。よって、トランジスタ2003_3〜2003_kが順にオンになるので、トランジスタ2003_1〜2003_Nが順にオンになる。したがって、回路2001から出力される信号は、配線S1〜Skに順に出力される。こうして、選択された行に属する画素に、信号を順に書き込むことが可能になる。
以上、信号線駆動回路の一例について説明した。本実施の形態の信号線駆動回路は、セレクタとして機能する回路を有するので、信号の数、又は配線の数を減らすことができる。又は、画素にビデオ信号を書き込む前(期間T0)に、プリチャージを行うための電圧を画素に書き込むので、ビデオ信号の書き込み時間を短くすることができる。したがって、表示装置の大型化、表示装置の高精細化を図ることができる。ただし、これに限定されず、期間T0を省略し、画素にプリチャージしないことが可能である。
なお、kが大きすぎると、画素への書き込み時間が短くなるので、ビデオ信号の画素への書き込みが時間内に終了しない場合がある。したがって、k≦6であることが好ましい。より好ましくはk≦3であることが好ましい。さらに好ましくはk=2であることが好ましい。
特に、画素の色要素がn(nは2以上の自然数)個に分割される場合、k=nとすることが可能である。例えば、画素の色要素が赤(R)と緑(G)と青(B)との三つに分割される場合、k=3であることが可能である。この場合、1ゲート選択期間は、期間T0、期間T1、期間T2、期間T3に分割される。そして、期間T1、期間T2、期間T3では、各々、赤(R)の画素、緑(G)の画素、青(B)の画素にビデオ信号を書き込むことが可能である。ただし、これに限定されず、期間T1、期間T2、期間T3の順番は任意に設定することが可能である。
特に、画素がn(nは2以上の自然数)個のサブ画素(以下サブピクセル、又は副画素ともいう)に分割される場合、k=nとすることが可能である。例えば、画素が2個のサブ画素に分割される場合、k=2であることが可能である。この場合、1ゲート選択期間は、期間T0、期間T1、期間T2に分割される。そして、期間T1では、2個のサブ画素の一方にビデオ信号を書き込み、期間T2では、2個のサブ画素の他方にビデオ信号を書き込むことが可能である。
なお、回路2000、及び回路2002_1〜2002_Nの駆動周波数は、回路2001よりも低い場合が多く、画素部に形成されるトランジスタと同じ工程で形成されるトランジスタを回路2000、及び回路2002_1〜2002_Nに用いることができるので、回路2000、及び回路2002_1〜2002_Nは、画素部と同じ基板に形成することが可能である。こうして、画素部が形成される基板と、外部回路との接続数を減らすことができるので、歩留まりの向上、又は信頼性の向上などを図ることができる。さらに、図24(C)のように、走査線駆動回路も画素部と同じ基板に形成されることによって、さらに外部回路との接続数を減らすことができる。
なお、回路2000として、実施の形態1〜実施の形態4の半導体装置又はシフトレジスタを用いることが可能である。この場合、回路2000が有する全てのトランジスタの極性をNチャネル型、又はPチャネル型とすることが可能である。したがって、工程数の削減、歩留まりの向上、又はコストの削減を図ることができる。
なお、回路2000だけでなく、回路2002_1〜2002_Nが有する全てのトランジスタの極性もNチャネル型、又はPチャネル型とすることが可能である。したがって、回路2000、及び回路2002_1〜2002_Nが、画素部と同じ基板に形成される場合、工程数の削減、歩留まりの向上、又はコストの削減を図ることができる。特に、全てのトランジスタの極性をNチャネル型とすることによって、トランジスタの半導体層として、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いることができる。なぜなら、回路2000、及び回路2002_1〜2002_Nの駆動周波数は、回路2001よりも低い場合が多く、画素部に形成されるトランジスタと同じ工程で形成されるトランジスタを回路2002_1〜2002_Nに用いることができるからである。
(実施の形態6)
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について説明する。
図30(A)は、画素の一例を示す。画素3020は、トランジスタ3021、液晶素子3022、及び容量素子3023を有する。そして、トランジスタ3021の第1端子は、配線3031と接続され、トランジスタ3021の第2端子は、液晶素子3022の一方の電極及び容量素子3023の一方の電極と接続され、トランジスタ3021のゲートは、配線3032と接続される。液晶素子3022の他方の電極は、電極3034と接続され、容量素子3023の他方の電極は、配線3033と接続される。
配線3031には、一例として、ビデオ信号が入力されることが可能である。配線3032には、一例として、走査信号、選択信号、又はゲート信号が入力されることが可能である。配線3033には、一例として、一定の電圧が供給されることが可能である。電極3034には、一例として、一定の電圧が供給されることが可能である。ただし、これに限定されず、配線3031にはプリチャージ電圧が供給されることによって、ビデオ信号の書き込み時間を短くすることが可能である。又は、配線3033には信号が入力されることによって、液晶素子3022に印加される電圧を制御することが可能である。又は、配線3033又は電極3034に信号が入力されることによって、フレーム反転駆動を実現することが可能である。
なお、配線3031は、信号線、ビデオ信号線、又はソース線として機能することが可能である。配線3032は、信号線、走査線、又はゲート信号線として機能することが可能である。配線3033は、電源線、又は容量線として機能することが可能である。電極3034は、共通電極、又は対向電極として機能することが可能である。ただし、これに限定されず、配線3031、配線3032に、電圧が供給される場合、これらの配線は、電源線として機能することが可能である。又は、配線3033に信号が入力される場合、配線3033は信号線として機能することが可能である。
トランジスタ3021は、配線3031と液晶素子3022の一方の電極との導通状態を制御することによって、画素にビデオ信号を書き込むタイミングを制御する機能を有し、スイッチとして機能することが可能である。容量素子3023は、液晶素子3022の一方の電極と、配線3033との間の電圧差を保持し、液晶素子3022に印加される電圧を一定に保持する機能を有し、保持容量として機能する。ただし、これに限定されない。
図30(B)には、図30(A)の画素の動作を説明するためのタイミングチャートの一例を示す。図30(B)には、信号3042_j(jは自然数)、信号3042_j+1、信号3041_i(iは自然数)、信号3041_i+1、及び電圧3043を示す。そして、図30(B)には、第k(kは2以上の自然数)フレームと、第k+1フレームを示す。なお、信号3042_j、信号3042_j+1、信号3041_i、信号3041_i+1、及び電圧3043は、各々、j行目の配線3032に入力される信号、j+1行目の配線3032に入力される信号、i列目の配線3031に入力される信号、i+1列目の配線3031に入力される信号、配線3033に供給される電圧の一例である。
j行i列目に属する画素3020の動作について説明する。信号3042_jがハイレベルになると、トランジスタ3021がオンになる。よって、i列目の配線3031と液晶素子3022の一方の電極とが導通状態となるので、信号3041_jがトランジスタ3021を介して液晶素子3022の一方の電極に入力される。そして、容量素子3023は、このときの液晶素子3022の一方の電極の電位と、配線3033の電位との電位差を保持する。よって、その後、再び信号3042_jがハイレベルになるまで、液晶素子3022に印加される電圧は一定となる。そして、液晶素子3022は、印加される電圧に応じた階調を表現する。
なお、図30(B)には、正極性の信号と負極性の信号とが、1行選択期間毎に交互に配線3031に入力される場合の一例を示す。正極性の信号とは、電圧が基準の値(例えば電極3034の電位)よりも高い信号のことであり、負極性の信号とは、電圧が基準の値(例えば電極3034の電位)よりも低い信号のことである。ただし、これに限定されず、配線3031に入力される信号は、1フレーム期間中、同じ極性であることが可能である。
なお、図30(B)には、信号3041_iの極性と信号3041_i+1の極性とがお互いに異なる場合の一例を示す。ただし、これに限定されず、信号3041_iの極性と信号3041_i+1の極性とは同じであることが可能である。
なお、図30(B)には、信号3042_jがハイレベルとなる期間と、信号3042_j+1がハイレベルになる期間とは、重ならない場合の一例を示した。ただし、これに限定されず、図30(C)に示すように、信号3042_jがハイレベルとなる期間と、信号3042_j+1がハイレベルになる期間とは重なることが可能である。この場合、配線3031には、1フレーム期間中、同じ極性の信号が供給されることが好ましい。こうすることによって、j行目の画素へ書き込まれる信号3041_jを用いて、j+1行目の画素をプリチャージすることができる。こうして、画素へのビデオ信号の書き込み時間を短くすることができる。よって、表示装置を高精細にすることができる。又は、表示装置の表示部を大きくすることができる。又は、1フレーム期間において、配線3031に同じ極性の信号が入力されるので、消費電力を削減することができる。
なお、図31(A)の画素構成と、図30(C)のタイミングチャートとを組み合わせることによって、ドット反転駆動を実現することができる。図31(A)の画素構成では、画素3020(i、j)は、配線3031_iと接続される。一方、画素3020(i、j+1)は、配線3031_i+1と接続される。つまり、i列目に属する画素は、1行ずつ交互に、配線3031_iと、配線3031_i+1と接続される。こうして、i列目に属する画素は、1行ずつ交互に、正極性の信号と負極性の信号とが書き込まれるので、ドット反転駆動を実現することができる。ただし、これに限定されず、i列目に属する画素は、複数行(例えば2行又は3行)ずつ交互に、配線3031_iと、配線3031_i+1と接続されることが可能である。
なお、画素構成としては、サブピクセル構造を用いることが可能である。図31(B)、及び(C)には、画素を二つのサブ画素に分割する場合の構成を示す。そして、図31(B)には、1S+2G(例えば1つの信号線と、2つの走査線を用いるもの)と呼ばれるサブピクセル構造を示し、図31(C)には、2S+1G(例えば2つの信号線と、1つの走査線を用いるもの)と呼ばれるサブピクセル構造を示す。サブ画素3020A及びサブ画素3020Bは、画素3020に対応する。トランジスタ3021A及びトランジスタ3021Bは、トランジスタ3021に対応する。液晶素子3022A及び液晶素子3022Bは、液晶素子3022に対応する。容量素子3023A及び容量素子3023Bは、容量素子3023に対応する。配線3031A及び配線3031Bは、配線3031に対応する。配線3032A及び配線3032Bは、配線3032に対応する。
ここで、本実施の形態の画素と、実施の形態1〜実施の形態5の半導体装置、シフトレジスタ、表示装置、又は信号線駆動回路とを組み合わせることによって、様々なメリットを得ることができる。例えば、画素として、サブピクセル構造を用いる場合、表示装置を駆動するために必要な信号の数が増えてしまう。このため、ゲート信号線の数、又はソース線の数が増えてしまう。この結果、画素部が形成される基板と、外部回路との接続数が大幅に増えてしまう場合がある。しかし、ゲート信号線の数が増えても、実施の形態5に示すように、走査線駆動回路を画素部と同じ基板に形成することが可能である。したがって、画素部が形成される基板と、外部回路との接続数を大幅に増やすことなく、サブピクセル構造の画素を用いることができる。又は、ソース線の数が増えても、実施の形態5の信号線駆動回路を用いることによって、ソース線の数を減らすことができる。したがって、画素部が形成される基板と、外部回路との接続数を大幅に増やすことなく、サブピクセル構造の画素を用いることができる。
又は、容量線に信号を入力する場合、画素部が形成される基板と、外部回路との接続数が大幅に増えてしまう場合がある。そこで、容量線に、実施の形態1〜実施の形態5の半導体装置又はシフトレジスタを用いて信号を供給することが可能である。そして、実施の形態1〜実施の形態5の半導体装置又はシフトレジスタは、画素部と同じ基板に形成することが可能である。したがって、画素部が形成される基板と、外部回路との接続数を大幅に増やすことなく、容量線に信号を入力することができる。
又は、交流駆動を用いる場合、画素へのビデオ信号の書き込み時間が長くなってしまう。この結果、画素へのビデオ信号の書き込み時間が足りなくなってしまう場合がある。同様に、サブピクセル構造の画素を用いる場合、画素へのビデオ信号の書き込み時間が短くなる。この結果、画素へのビデオ信号の書き込み時間が足りなくなってしまう場合がある。そこで、実施の形態5の信号線駆動回路を用いて、画素にビデオ信号を書き込むことが可能である。この場合、画素にビデオ信号を書き込む前に、画素にプリチャージ用の電圧を書き込むので、短い時間で画素にビデオ信号を書き込むことができる。又は、図21に示すように、ある行が選択される期間と、別の行が選択される期間とを重ねることによって、別の行のビデオ信号をプリチャージ用の電圧として用いることが可能である。
(実施の形態7)
本実施の形態では、トランジスタの構造の一例について図32(A)、(B)、及び(C)を参照して説明する。
図32(A)は、表示装置の構造の一例を示す図であり、また、トップゲート型のトランジスタの構造の一例を示す図である。図32(B)は、表示装置の構造の一例を示す図であり、また、ボトムゲート型のトランジスタの構造の一例を示す図である。図32(C)は、半導体基板を用いて作製されるトランジスタの構造の一例を示す図である。
図32(A)のトランジスタの一例は、基板5260の上に形成される絶縁層5261と、絶縁層5261の上に形成され、領域5262a、領域5262b、領域5262c、領域5262d、及び5262eを有する半導体層5262と、半導体層5262を覆うように形成される絶縁層5263と、半導体層5262及び絶縁層5263の上に形成される導電層5264と、絶縁層5263及び導電層5264の上に形成され、開口部を有する絶縁層5265と、絶縁層5265の上及び絶縁層5265の開口部に形成される導電層5266と、を有する。
図32(B)のトランジスタの一例は、基板5300と、基板5300の上に形成される導電層5301と、導電層5301を覆うように形成される絶縁層5302と、導電層5301及び絶縁層5302の上に形成される半導体層5303aと、半導体層5303aの上に形成される半導体層5303bと、半導体層5303bの上及び絶縁層5302の上に形成される導電層5304と、絶縁層5302の上及び導電層5304の上に形成され、開口部を有する絶縁層5305と、絶縁層5305の上及び絶縁層5305の開口部に形成される導電層5306と、を有する。
図32(C)のトランジスタの一例は、領域5353及び領域5355を有する半導体基板5352と、半導体基板5352の上に形成される絶縁層5356と、半導体基板5352の上に形成される絶縁層5354と、絶縁層5356の上に形成される導電層5357と、絶縁層5354、絶縁層5356、及び導電層5357の上に形成され、開口部を有する絶縁層5358と、絶縁層5358の上及び絶縁層5358の開口部に形成される導電層5359とを有する。こうして、領域5350と領域5351とに、各々、トランジスタが作製される。
なお、本実施の形態におけるトランジスタを用いて表示装置を構成する場合、例えば、図32(A)に示すように、導電層5266の上及び絶縁層5265の上に形成され、開口部を有する絶縁層5267と、絶縁層5267の上及び絶縁層5267の開口部に形成される導電層5268と、絶縁層5267の上及び導電層5268の上に形成され、開口部を有する絶縁層5269と、絶縁層5269の上及び絶縁層5269の開口部に形成される発光層5270と、絶縁層5269の上及び発光層5270の上に形成される導電層5271とを形成することが可能である。
また、図32(B)に示すように、絶縁層5305の上及び導電層5306の上に配置される液晶層5307と、液晶層5307の上に形成される導電層5308とを形成することが可能である。
絶縁層5261は、下地膜として機能することが可能である。絶縁層5354は、素子間分離層(例えばフィールド酸化膜)として機能する。絶縁層5263、絶縁層5302、絶縁層5356は、ゲート絶縁膜として機能することが可能である。導電層5264、導電層5301、導電層5357は、ゲート電極として機能することが可能である。絶縁層5265、絶縁層5267、絶縁層5305、及び絶縁層5358は、層間膜、又は平坦化膜として機能することが可能である。導電層5266、導電層5304、及び導電層5359は、配線、トランジスタの電極、又は容量素子の電極などとして機能することが可能である。導電層5268、及び導電層5306は、画素電極、又は反射電極などとして機能することが可能である。絶縁層5269は、隔壁として機能することが可能である。導電層5271、及び導電層5308は、対向電極、又は共通電極などとして機能することが可能である。
基板5260、及び基板5300の一例としては、ガラス基板、石英基板、半導体基板(例えばシリコン基板)、SOI基板、プラスチック基板、金属基板、ステンレス基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板又は可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなど)、繊維状な材料を含む紙、基材フィルム(ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等)などがある。
半導体基板5352としては、一例として、n型又はp型の導電型を有する単結晶Si基板を用いることが可能である。領域5353は、一例として、半導体基板5352に不純物が添加された領域であり、ウェルとして機能する。例えば、半導体基板5352がp型の導電型を有する場合、領域5353は、n型の導電型を有し、nウェルとして機能する。一方で、半導体基板5352がn型の導電型を有する場合、領域5353は、p型の導電型を有し、pウェルとして機能する。領域5355は、一例として、不純物が半導体基板5352に添加された領域であり、ソース領域又はドレイン領域として機能する。なお、半導体基板5352に、LDD領域を形成することが可能である。
絶縁層5261の一例としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y>0)、窒化酸化珪素(SiNxOy)(x>y>0)などの酸素若しくは窒素を有する膜、又はこれらの積層構造などがある。絶縁層5261が2層構造で設けられる場合の一例としては、1層目の絶縁層として窒化珪素膜を設け、2層目の絶縁層として酸化珪素膜を設けることが可能である。絶縁層5261が3層構造で設けられる場合の一例としては、1層目の絶縁層として酸化珪素膜を設け、2層目の絶縁層として窒化珪素膜を設け、3層目の絶縁層として酸化珪素膜を設けることが可能である。
半導体層5262、半導体層5303a、及び半導体層5303bの一例としては、非単結晶半導体(例えば非晶質(アモルファス)シリコン、多結晶シリコン、微結晶シリコンなど)、単結晶半導体、酸化物半導体(例えばZnO、InGaZnO、IZO、ITO、SnO、TiO、AZTO)、化合物半導体(例えば、SiGe、GaAs)、有機半導体、又はカーボンナノチューブなどがある。
なお、例えば、領域5262aは、不純物が半導体層5262に添加されていない真性の状態であり、チャネル領域として機能する。ただし、領域5262aに不純物を添加することが可能であり、領域5262aに添加される不純物は、領域5262b、領域5262c、領域5262d、又は領域5262eに添加される不純物の濃度よりも低いことが好ましい。領域5262b、及び領域5262dは、領域5262c又は領域5262eよりも低濃度の不純物が添加された領域であり、LDD(Lightly Doped Drain:LDD)領域として機能する。ただし、領域5262b、及び領域5262dを省略することが可能である。領域5262c、及び領域5262eは、高濃度に不純物が半導体層5262に添加された領域であり、ソース領域又はドレイン領域として機能する。
なお、半導体層5303bは、不純物元素としてリンなどが添加された半導体層であり、n型の導電型を有する。
なお、半導体層5303aとして、酸化物半導体、又は化合物半導体が用いられる場合、半導体層5303bを省略することが可能である。
絶縁層5263、絶縁層5273、及び絶縁層5356の一例としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y>0)、窒化酸化珪素(SiNxOy)(x>y>0)などの酸素若しくは窒素を有する膜、又はこれらの積層構造などがある。
導電層5264、導電層5266、導電層5268、導電層5271、導電層5301、導電層5304、導電層5306、導電層5308、導電層5357、及び導電層5359は、単層構造又は積層構造とすることができ、導電膜を用いて形成される。導電膜の一例としては、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ネオジム(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金(Au)、銀(Ag)、銅(Cu)、マンガン(Mn)、コバルト(Co)、ニオブ(Nb)、シリコン(Si)、鉄(Fe)、パラジウム(Pd)、炭素(C)、スカンジウム(Sc)、亜鉛(Zn)、ガリウム(Ga)、インジウム(In)、錫(Sn)、ジルコニウム(Zr)、セシウム(Ce)によって構成される群から選ばれた一つの元素の単体膜、又は、群から選ばれた一つ又は複数の元素を含む化合物などがある。なお、単体膜又は化合物は、リン(P)、ボロン(B)、ヒ素(As)、及び/又は、酸素(O)などを含むことが可能である。なお、化合物の一例としては、前述した複数の元素から選ばれた一つ若しくは複数の元素を含む合金(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化錫(SnO)、酸化錫カドミウム(CTO)、アルミニウムネオジム(Al−Nd)、アルミニウムタングステン(Al−Ta)、アルミニウムジルコニウム(Al−Zr)、アルミニウムチタン(Al−Ti)、アルミニウムセシウム(Al−Ce)、マグネシウム銀(Mg−Ag)、モリブデンニオブ(Mo−Nb)、モリブデンタングステン(Mo−W)、モリブデンタンタル(Mo−Ta)などの合金材料)、前述した複数の元素から選ばれた一つ若しくは複数の元素と窒素との化合物(例えば、窒化チタン、窒化タンタル、窒化モリブデンなどの窒化膜)、又は、前述した複数の元素から選ばれた一つ若しくは複数の元素とシリコンとの化合物(例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリサイド、アルミニウムシリコン、モリブデンシリコンなどのシリサイド膜)などがある。他にも、例えば、カーボンナノチューブ、有機ナノチューブ、無機ナノチューブ、又は金属ナノチューブなどのナノチューブ材料がある。
絶縁層5265、絶縁層5267、絶縁層5269、絶縁層5305、及び絶縁層5358の一例としては、単層構造の絶縁層、又はこれらの積層構造などがある。絶縁層の一例としては、酸化珪素(SiOx)、窒化珪素(SiNx)、若しくは酸化窒化珪素(SiOxNy)(x>y>0) 、窒化酸化珪素(SiNxOy)(x>y>0) 等の酸素若しくは窒素を含む膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、又は、シロキサン樹脂、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、若しくはアクリル等の有機材料などがある。
発光層5270の一例としては、有機EL素子、又は無機EL素子などがある。有機EL素子の一例としては、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層など、若しくはこれらの材料のうち複数の材料を混合した層の単層構造、若しくはこれらの積層構造などがある。
液晶層5307の一例、液晶層5307に適用可能な液晶材料の一例、又は液晶層5307を含む液晶素子に適用可能な液晶モードの一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピックライオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶(PALC)、バナナ型液晶、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi−domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)、ASV(Advanced Super View)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、ECB(Electrically Controlled Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、ゲストホストモード、ブルー相(Blue Phase)モードなどがある。
なお、絶縁層5305の上及び導電層5306の上には、配向膜として機能する絶縁層、突起部として機能する絶縁層などを形成することが可能である。
なお、導電層5308の上には、カラーフィルタ、ブラックマトリクス、又は突起部として機能する絶縁層などを形成することが可能である。導電層5308の下には、配向膜として機能する絶縁層を形成することが可能である。
本実施の形態のトランジスタは、実施の形態1〜実施の形態6に適用することが可能である。特に、図32(B)において、半導体層として、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いる場合、トランジスタが劣化してしまう場合がある。よって、本実施の形態のトランジスタを半導体装置、シフトレジスタ、又は表示装置に用いると、これらの寿命が短くなってしまう。しかし、実施の形態1〜実施の形態6の半導体装置、シフトレジスタ、又は表示装置では、トランジスタの劣化を抑制することができる。したがって、本実施の形態のトランジスタを実施の形態1〜実施の形態6の半導体装置、シフトレジスタ、又は表示装置に適用することによって、これらの寿命を長くすることができる。
(実施の形態8)
本実施の形態では、表示装置の断面構造の一例について、図33(A)、(B)、及び(C)を参照して説明する。なお、ここでは、一例として液晶表示装置について説明する。
図33(A)は、表示装置の上面図の一例である。基板5391に、駆動回路5392と画素部5393とが形成されている。駆動回路5392の一例としては、走査線駆動回路、又は信号線駆動回路などがある。画素部5393は画素を有し、画素は、駆動回路5392により動作が制御される。例えば液晶表示装置の場合には、駆動回路5392の出力信号により液晶素子に印加される電圧が設定される。
図33(B)には、図33(A)のA−B断面の一例を示す。そして、図33(B)には、基板5400と、基板5400の上に形成される導電層5401と、導電層5401を覆うように形成される絶縁層5402と、導電層5401及び絶縁層5402の上に形成される半導体層5403aと、半導体層5403aの上に形成される半導体層5403bと、半導体層5403bの上及び絶縁層5402の上に形成される導電層5404と、絶縁層5402の上及び導電層5404の上に形成され、開口部を有する絶縁層5405と、絶縁層5405の上及び絶縁層5405の開口部に形成される導電層5406と、絶縁層5405の上及び導電層5406の上に配置される絶縁層5408と、絶縁層5405の上に形成される液晶層5407と、液晶層5407の上及び絶縁層5405の上に形成される導電層5409と、導電層5409の上に形成される基板5410とを示す。
導電層5401は、ゲート電極として機能することが可能である。絶縁層5402は、ゲート絶縁膜として機能することが可能である。導電層5404は、配線、トランジスタの電極、又は容量素子の電極などとして機能することが可能である。絶縁層5405は、層間膜、又は平坦化膜として機能することが可能である。導電層5406は、配線、画素電極、又は反射電極として機能することが可能である。絶縁層5408は、シール材として機能することが可能である。導電層5409は、対向電極、又は共通電極として機能することが可能である。
ここで、駆動回路5392と、導電層5409との間には、寄生容量が生じることがある。この結果、駆動回路5392の出力信号又は各ノードの電圧に、なまり又は遅延などが生じてしまう。又は、消費電力が大きくなってしまう。しかし、図33(B)に示すように、駆動回路5392の上に、シール材として機能することが可能な絶縁層5408を形成することによって、駆動回路5392と、導電層5409との間に生じる寄生容量を低減することができる。なぜなら、シール材の誘電率は、液晶層の誘電率よりも低い場合が多いからである。したがって、駆動回路5392の出力信号又は各ノードの電圧のなまり又は遅延を低減することができる。又は、駆動回路5392の消費電力を低減することができる。
なお、図33(C)に示すように、駆動回路5392の一部の上に、シール材として機能することが可能な絶縁層5408が形成されることが可能である。このような場合でも、駆動回路5392と、導電層5409との間に生じる寄生容量を低減することができるので、駆動回路5392の出力信号又は各ノードの電圧のなまり又は遅延を低減することができる。ただし、これに限定されず、駆動回路5392の上に、シール材として機能することが可能な絶縁層5408が形成されていないことが可能である。
なお、表示素子は、液晶素子に限定されず、EL素子、又は電気泳動素子などの様々な表示素子を用いることが可能である。
以上、本実施の形態では、表示装置の断面構造の一例について説明した。このような構造と、実施の形態1〜実施の形態5の半導体装置又はシフトレジスタとを組み合わせることが可能である。例えば、トランジスタの半導体層として、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いる場合、トランジスタのチャネル幅が大きくなる場合が多い。しかし、本実施の形態のように、駆動回路の寄生容量を小さくできると、トランジスタのチャネル幅を小さくすることができる。よって、レイアウト面積の縮小を図ることができるので、表示装置の額縁を狭くすることができる。又は、表示装置を高精細にすることができる。
(実施の形態9)
本実施の形態では、トランジスタ、及び容量素子の作製工程の一例を示す。特に、半導体層として、酸化物半導体を用いる場合の作製工程について説明する。
図34(A)〜(C)を参照して、トランジスタ5441、及び容量素子5442の作製工程の一例について説明する。図34(A)〜(C)には、トランジスタ、及び容量素子の作製工程の一例である。トランジスタ5441は、逆スタガ型薄膜トランジスタの一例であり、酸化物半導体層上にソース電極又はドレイン電極を介して配線が設けられているトランジスタの例である。
まず、基板5420上に、スパッタリング法により第1導電層を全面に形成する。次に、第1フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、選択的に第1導電層のエッチングを行い、導電層5421、及び導電層5422を形成する。導電層5421は、ゲート電極として機能することが可能であり、導電層5422は、容量素子の一方の電極として機能することが可能である。ただし、これに限定されず、導電層5421、及び導電層5422は、配線、ゲート電極、又は容量素子の電極として機能する部分を有することが可能である。この後、レジストマスクを除去する。
次に、絶縁層5423をプラズマCVD法又はスパッタリング法を用いて導電層5421及び導電層5422を介して基板5420の全面に形成する。絶縁層5423は、ゲート絶縁層として機能することが可能であり、導電層5421、及び導電層5422を覆うように形成される。なお、絶縁層5423の膜厚は、50nm〜250nmである場合が多い。
次に、第2フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、絶縁層5423を選択的にエッチングして導電層5421に達するコンタクトホール5424を形成する。この後、レジストマスクを除去する。ただし、これに限定されず、コンタクトホール5424を省略することが可能である。又は、酸化物半導体層の形成後に、コンタクトホール5424を形成することが可能である。ここまでの段階での断面図が図34(A)に相当する。
次に、酸化物半導体層をスパッタリング法により全面に形成する。ただし、これに限定されず、酸化物半導体層をスパッタリング法により形成し、さらにその上にバッファ層(例えばn+層)を形成することが可能である。なお、酸化物半導体層の膜厚は、5nm〜200nmである場合が多い。
次に、第3フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、選択的に酸化物半導体層のエッチングを行う。この後、レジストマスクを除去する。
次に、スパッタリング法により第2導電層を全面に形成する。次に、第4フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第2導電層のエッチングを行い、導電層5429、導電層5430、及び導電層5431を形成する。導電層5429は、コンタクトホール5424を介して導電層5421と接続される。導電層5429、及び導電層5430は、ソース電極又はドレイン電極として機能することが可能であり、導電層5431は、容量素子の他方の電極として機能することが可能である。ただし、これに限定されず、導電層5429、導電層5430、及び導電層5431は、配線、ソース若しくはドレイン電極、又は容量素子の電極として機能する部分を含むことが可能である。
なお、この後、熱処理(例えば200℃〜600℃の)を行う場合、この熱処理に耐えられる耐熱性を第2導電層に持たせることが好ましい。よって、第2導電層は、Alと、耐熱性の高い導電性材料(例えば、Ti、Ta、W、Mo、Cr、Nd、Sc、Zr、Ceなどの元素、これらの元素を組み合わせた合金、又は、これらの元素を成分とする窒化物など)とを組み合わせた材料であることが好ましい。ただし、これに限定されず、第2導電膜を積層構造にすることによって、第2導電膜に高い耐熱性を持たせることができる。例えば、Alの上下に、Ti、又はMoなどの耐熱性の高い導電性材料を設けることが可能である。
なお、第2導電層のエッチングの際に、さらに、酸化物半導体層の一部をエッチングして、酸化物半導体層5425を形成する。このエッチングによって、導電層5421と重なる部分の酸化物半導体層5425、又は、上方に第2の導電層が形成されていない部分の酸化物半導体層5425は、削れられるので、薄くなる場合が多い。ただし、これに限定されず、酸化物半導体層5425は、エッチングされないことが可能である。ただし、酸化物半導体層5425の上にn+層が形成される場合は、酸化物半導体層5425はエッチングされる場合が多い。この後、レジストマスクを除去する。このエッチングが終了した段階でトランジスタ5441と容量素子5442とが完成する。ここまでの段階での断面図が図34(B)に相当する。
次に、大気雰囲気下又は窒素雰囲気下で200℃〜600℃の加熱処理を行う。この熱処理により酸化物半導体層5425の原子レベルの再配列が行われる。このように、熱処理(光アニールも含む)によりキャリアの移動を阻害する歪が解放される。なお、この加熱処理を行うタイミングは限定されず、酸化物半導体膜の形成後であれば、様々なタイミングで行うことが可能である。
次に、絶縁層5432を全面に形成する。絶縁層5432は、単層構造であることが可能であるし、積層構造であることが可能である。例えば、絶縁層5432として有機絶縁層を用いる場合、有機絶縁層の材料である組成物を塗布し、大気雰囲気下又は窒素雰囲気下で200℃〜600℃の加熱処理を行って、有機絶縁層を形成する。このように、酸化物半導体層5425に接する有機絶縁層を形成することにより、信頼性の高い薄膜トランジスタを作製することができる。なお、絶縁層5432として有機絶縁層を用いる場合、有機絶縁層の下に、窒化珪素膜、又は酸化珪素膜を設けることが可能である。
なお、図34(C)においては、非感光性樹脂を用いて絶縁層5432を形成した形態を示すため、コンタクトホールが形成される領域の断面において、絶縁層5432の端部が角張っている。しかしながら、感光性樹脂を用いて絶縁層5432を形成すると、コンタクトホールが形成される領域の断面において、絶縁層5432の端部を湾曲させることが可能になる。この結果、後に形成される第3導電層又は画素電極の被覆率が向上する。
なお、組成物を塗布する代わりに、その材料に応じて、ディップ法、スプレー塗布法、インクジェット法、印刷法、ドクターナイフ、ロールコーター、カーテンコーター、又はナイフコーター等を用いることが可能である。
なお、酸化物半導体層を形成した後の加熱処理をせず、有機絶縁層の材料である組成物の加熱処理時に、酸化物半導体層5425の加熱処理を兼ねることが可能である。
なお、絶縁層5432の膜厚は、200nm〜5μm、好ましくは300nm〜1μmとすることが可能である。
次に、第3導電層を全面に形成する。次に、第5フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて第3導電層を選択的にエッチングして、導電層5433、及び導電層5434を形成する。ここまでの段階での断面図が図34(C)に相当する。導電層5433、及び導電層5434は、配線、画素電極、反射電極、透光性電極、又は容量素子の電極として機能することが可能である。特に、導電層5434は、導電層5422と接続されるので、容量素子5442の電極として機能することが可能である。ただし、これに限定されず、第1導電層を用いて形成された導電層と第2導電層を用いて形成された導電層とを接続する機能を有することが可能である。例えば、導電層5433と導電層5434とを接続することによって、導電層5422と導電層5430とを第3導電層(導電層5433及び導電層5434)を介して接続されることが可能になる。
なお、容量素子5442は、導電層5422と導電層5434とによって、導電層5431が挟まれる構造になるので、容量素子5442の容量値を大きくすることができる。ただし、これに限定されず、導電層5422と導電層5434との一方を省略することが可能である。
なお、レジストマスクをウェットエッチングで除去した後、大気雰囲気下又は窒素雰囲気下で200℃〜600℃の加熱処理を行うことが可能である。
以上の工程により、トランジスタ5441と容量素子5442とを作製することができる。
なお、図34(D)に示すように、酸化物半導体層5425の上に絶縁層5435を形成することが可能である。絶縁層5435は、第2導電層がパターニングされる場合に、酸化物半導体層5425が削られることを防止する機能を有し、ストップ膜として機能する。よって、酸化物半導体層5425の膜厚を薄くすることができるので、トランジスタの駆動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はS値の改善などを図ることができる。なお、絶縁層5435は、酸化物半導体層と絶縁層とを連続して全面に形成し、その後、フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に当該絶縁層をパターニングすることによって、形成されることができる。その後、第2導電層を全面に形成し、第2導電層と同時に酸化物半導体層をパターニングする。つまり、同じマスク(レチクル)を用いて、酸化物半導体層と第2導電層とをパターニングすることが可能になる。この場合、第2導電層の下には、必ず酸化物半導体が形成されることになる。こうして、工程数を増やすことなく、絶縁層5435を形成することができる。このような製造プロセスでは、第2導電層の下に酸化物半導体層が形成される場合が多い。ただし、これに限定されず、酸化物半導体層をパターニングした後に、絶縁層を全面に形成し、当該絶縁層をパターニングすることによって、絶縁層5435を形成することが可能である。
なお、図34(D)において、容量素子5442は、導電層5422と導電層5431とによって、絶縁層5423と酸化物半導体層5436とが挟まれる構造である。ただし、酸化物半導体層5436を省略することが可能である。そして、導電層5430と導電層5431とは、第3導電層をパターニングして形成される導電層5437を介して接続されている。このような構造は、一例として、液晶表示装置の画素に用いられることが可能である。例えば、トランジスタ5441はスイッチングトランジスタとして機能し、容量素子5442は保持容量として機能することが可能である。そして、導電層5421、導電層5422、導電層5429、導電層5437は、各々、ゲート信号線、容量線、ソース線、画素電極として機能することが可能である。ただし、これに限定されない。なお、図34(D)と同様に、図34(C)においても、導電層5430と導電層5431とを第3導電層を介して接続することが可能である。
なお、図34(E)に示すように、第2導電層をパターニングした後に、酸化物半導体層5425を形成することが可能である。こうすることによって、第2導電層がパターニングされる場合、酸化物半導体は形成されていないので、酸化物半導体層が削られることがない。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はS値の改善などを図ることができる。なお、酸化物半導体層5425は、第2導電層がパターニングされる後に、酸化物半導体層が全面に形成され、その後フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に酸化物半導体層パターニングすることによって形成されることができる。
なお、図34(E)において、容量素子5442は、導電層5422と、第3導電層をパターニングして形成される導電層5439とによって、絶縁層5423と絶縁層5432とが挟まれる構造である。そして、導電層5422と導電層5430とは、第3導電層をパターニングして形成される導電層5438を介して接続される。さらに、導電層5439は、第2導電層をパターニングして形成される導電層5440と接続される。なお、図34(E)と同様に、図34(C)及び(D)においても、導電層5430と導電層5422とは、導電層5438を介して接続されることが可能である。
なお、酸化物半導体層(又はチャネル層)の膜厚を、トランジスタがオフの場合の空乏層の厚さ以下にすることによって、完全空乏化状態を作り出すことが可能になる。こうして、オフ電流を低減することができる。これを実現するために、酸化物半導体層5425の膜厚は、20nm以下であることが好ましい。より好ましくは10nm以下である。さらに好ましくは6nm以下であることが好ましい。
なお、トランジスタの動作電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、S値の改善などを図るために、酸化物半導体層の膜厚は、トランジスタを構成する層の中で、一番薄いことが好ましい。例えば、酸化物半導体層の膜厚は、絶縁層5423の膜厚よりも薄いことが好ましい。より好ましくは、酸化物半導体層の膜厚は、絶縁層5423の膜厚の1/2以下であることが好ましい。より好ましくは、1/5以下であることが好ましい。さらに好ましくは、1/10以下であることが好ましい。ただし、これに限定されず、信頼性を向上させるために、酸化物半導体層の膜厚は、絶縁層5423よりも厚いことが可能である。特に、図34(C)のように、酸化物半導体層が削られる場合には、酸化物半導体層の膜厚は厚いほうが好ましいので、酸化物半導体層の膜厚は、絶縁層5423よりも厚いことが可能である。
なお、トランジスタの絶縁耐圧を高くするために、絶縁層5423の膜厚は、第1導電層の膜厚よりも厚いことが好ましい。より好ましくは、絶縁層5423の膜厚は、第1導電層の膜厚の5/4以上であることが好ましい。さらに好ましくは、4/3以上であることが好ましい。ただし、これに限定されず、トランジスタの移動度を高くするために、絶縁層5423の膜厚は、第1導電層よりも薄いことが可能である。
なお、本実施の形態の基板、絶縁層、導電層、及び半導体層としては、他の実施の形態(例えば実施の形態7)に述べる材料、又は本明細書において述べる材料と同様なものを用いることが可能である。
本実施の形態のトランジスタを実施の形態1〜実施の形態5の半導体装置、シフトレジスタ、又は表示装置に用いることによって、表示部を大きくすることができる。又は、表示部を高精細にすることができる。
(実施の形態10)
本実施の形態では、シフトレジスタのレイアウト図(以下、上面図ともいう)について説明する。本実施の形態では、一例として、実施の形態4に述べるシフトレジスタのレイアウト図について説明する。なお、本実施の形態において説明する内容は、実施の形態4に述べるシフトレジスタの他にも、実施の形態1〜実施の形態6の半導体装置、シフトレジスタ、又は表示装置に適用することが可能である。なお、本実施の形態のレイアウト図は一例であって、これに限定されるものではないことを付記する。
本実施の形態のレイアウト図について、図35を参照して説明する。図35には、一例として、図9(A)に示すシフトレジスタのレイアウト図を示す。なお、図35の右部に示すハッチングパターンは、それぞれのハッチングパターンに付されている符号の構成要素のハッチングパターンを示すものである。
図35に示すトランジスタ、又は配線などは、導電層901、半導体層902、導電層903、導電層904、及びコンタクトホール905によって構成される。ただし、これに限定されず、別の導電層、絶縁膜、又は別のコンタクトホールを形成することが可能である。例えば、導電層901と導電層903とを接続するためのコンタクトホールを追加することが可能である。
導電層901は、ゲート電極、又は配線として機能する部分を含むことが可能である。半導体層902は、トランジスタの半導体層として機能する部分を含むことが可能である。導電層903は、配線、ソース電極、又はドレイン電極として機能する部分を含むことが可能である。導電層904は、透光性電極、画素電極、又は配線として機能する部分を含むことが可能である。コンタクトホール905は、導電層901と導電層904とを接続する機能、又は導電層903と導電層904とを接続する機能を有する。
本実施の形態では、トランジスタ101_1、トランジスタ101_2、トランジスタ201_1、及び/又は、トランジスタ202_2において、第2端子としての機能を有する導電層901と、導電層903とが重なる面積は、第1端子としての機能を有する導電層901と、導電層903とが重なる面積よりも小さいことが好ましい。こうすることによって、第2端子への電界の集中を抑制することができるので、トランジスタの劣化、又はトランジスタの破壊を抑制することができる。ただし、これに限定されず第2端子としての機能を有する導電層901と、導電層903とが重なる面積は、第1端子としての機能を有する導電層901と、導電層903とが重なる面積よりも大きいことが可能である。
なお、導電層901と導電層903とが重なる部分には、半導体層902を形成することが可能である。こうすることによって、導電層901と導電層903との間の寄生容量を小さくすることができるので、ノイズの低減を図ることができる。同様の理由で、導電層903と導電層904とが重なる部分には、半導体層902を形成することが可能である。
なお、導電層901の一部の上に導電層904を形成し、当該導電層901は、コンタクトホール905を介して導電層904と接続されることが可能である。こうすることによって、配線抵抗を下げることができる。又は、導電層901の一部の上に導電層903、及び導電層904を形成し、当該導電層901は、コンタクトホール905を介して当該導電層904と接続され、当該導電層903は、別のコンタクトホール905を介して当該導電層904と接続されることが可能である。こうすることによって、配線抵抗を下げることができる。
なお、導電層903の一部の上に導電層904を形成し、当該導電層903は、コンタクトホール905を介して導電層904と接続されることが可能である。こうすることによって、配線抵抗を下げることができる。
なお、導電層904の一部の下に導電層901、又は導電層903を形成し、当該導電層904は、コンタクトホール905を介して、当該導電層901、又は当該導電層903と接続されることが可能である。こうすることによって、配線抵抗を下げることができる。
なお、すでに述べたように、トランジスタ101_1のゲートと第1端子との間の寄生容量よりも、トランジスタ101_1のゲートと第2端子との間の寄生容量を大きくすることが可能である。図35に示すように、トランジスタ101_1の第1端子として機能することが可能な導電層903の幅を幅931と示し、トランジスタ101_1の第2端子として機能することが可能な導電層903の幅を幅932と示す。そして、幅931は、幅932よりも大きいことが可能である。こうすることによって、トランジスタ101_1のゲートと第1端子との間の寄生容量よりも、トランジスタ101_1のゲートと第2端子との間の寄生容量を大きくすることが可能である。ただし、これに限定されない。
なお、すでに述べたように、トランジスタ101_2のゲートと第1端子との間の寄生容量よりも、トランジスタ101_2のゲートと第2端子との間の寄生容量を大きくすることが可能である。図35に示すように、トランジスタ101_2の第1の電極として機能することが可能な導電層903の幅を幅941と示し、トランジスタ101_2の第2の電極として機能することが可能な導電層903の幅を幅942と示す。そして、幅941は、幅942よりも大きいことが可能である。こうすることによって、トランジスタ101_2のゲートと第1端子との間の寄生容量よりも、トランジスタ101_2のゲートと第2端子との間の寄生容量を大きくすることが可能である。ただし、これに限定されない。
(実施の形態11)
本実施の形態においては、電子機器の例について説明する。
図36(A)乃至図36(H)、図37(A)乃至図37(D)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は表示装置の動作を制御する操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図36(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図36(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図36(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図36(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図36(E)はプロジェクタであり、上述したものの他に、光源5033、投射レンズ5034、等を有することができる。図36(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図36(G)はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図36(H)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。図37(A)はディスプレイであり、上述したものの他に、支持台5018、等を有することができる。図37(B)はカメラであり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像部5016、等を有することができる。図37(C)はコンピュータであり、上述したものの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ5021、等を有することができる。図37(D)は携帯電話機であり、上述したものの他に、アンテナ5014、携帯電話・移動端末向けの1セグメント部分受信サービス用チューナ、等を有することができる。
図36(A)乃至図36(H)、図37(A)乃至図37(D)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図36(A)乃至図36(H)、図37(A)乃至図37(D)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。本実施の形態の電子機器と、実施の形態1〜実施の形態5の半導体装置、シフトレジスタ、又は表示装置とを組み合わせることによって、信頼性の向上、歩留まりの向上、コストの削減、表示部の大型化、表示部の高精細化などを図ることができる。
次に、半導体装置の応用例を説明する。
図37(E)に、半導体装置を、建造物と一体にして設けた例について示す。図37(E)は、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ5025等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
図37(F)に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴者は表示パネル5026の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
次に、半導体装置を、移動体と一体にして設けた例について示す。
図37(G)は、半導体装置を、自動車に設けた例について示した図である。表示パネル5028は、自動車の車体5029に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
図37(H)は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。図37(H)は、旅客用飛行機の座席上部の天井5030に表示パネル5031を設けたときの、使用時の形状について示した図である。表示パネル5031は、天井5030とヒンジ部5032を介して一体に取り付けられており、ヒンジ部5032の伸縮により乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作することで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、電車(モノレール、鉄道等を含む)、船舶等、様々なものに設置することができる。