JP6773358B1 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP6773358B1 JP6773358B1 JP2020107358A JP2020107358A JP6773358B1 JP 6773358 B1 JP6773358 B1 JP 6773358B1 JP 2020107358 A JP2020107358 A JP 2020107358A JP 2020107358 A JP2020107358 A JP 2020107358A JP 6773358 B1 JP6773358 B1 JP 6773358B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- switching element
- circuit
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第2のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第3のスイッチング素子と、出力端子と前記他方の端子との間に接続された第4のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定のランプ電圧に基づき前記コイル電流が最小となるバレーを検出するバレー検出回路、または前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記バレーを表わすバレー検出信号または前記ピークを表わすピーク検出信号と、あらかじめ設定しておいたタイミング信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の前記各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をPWM制御する際の前記第1のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とする。
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第2のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第3のスイッチング素子と、出力端子と前記他方の端子との間に接続された第4のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定の第1のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第1のピーク検出回路と、
前記第1のピーク検出回路でオン・デューティの最大値が検出された後に動作して前記第1のランプ電圧のピーク電圧と等しいか、または前記ピーク電圧を超える電圧をボトム電圧として前記第1のランプ電圧に重畳して得る第2のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第2のピーク検出回路と、
前記ピークを表わす第1および第2のピーク検出信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をPWM制御する際の前記第1のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とする。
第1または第2の態様に記載するスイッチング電源回路において、
前記コイルの前記他方の端子と前記接地電位との間に第5のスイッチング素子を接続し、前記スイッチ制御部が、前記第1〜第4のスイッチング素子の全部、または前記第1および第4のスイッチング素子をオフ状態にした場合には、前記第5のスイッチング素子がオン状態になるように制御することを特徴とする。
第1〜第3の態様のいずれか一つに記載するスイッチング電源回路において、
前記スイッチ制御部は、入力ピーク電流センス回路として第6のスイッチング素子、LX1センス回路、コンデンサおよび計時部を有し、
前記第6のスイッチング素子は、前記入力端子と前記LX1センス回路との間に接続されて前記第1のスイッチング素子に同期してオン・オフ制御され、
前記LX1センス回路は、その一端側が前記コイルの一方の端子に接続されるとともに、他端側が前記第5のスイッチング素子と前記コンデンサの一端側に接続されて前記コイルの一方の端子と等価の電位を生成し、
前記コンデンサは、他端側が接地されて一端側に前記コイルに流れるピーク電流を電圧変換したピーク電圧を生成して該ピーク電圧の情報を表すピーク電圧信号を生成し、
前記計時部は、あらかじめ定めた基準時点から前記ピーク電圧信号が生成されるまでの間の時間を計測するとともに、前記ピーク電圧の生成に伴い前記コンデンサに蓄積した電荷を接地に放電してリセットするように構成したものであることを特徴とする。
第1〜第4のいずれか一つに記載するスイッチング電源回路において、
前記コイル電流検出回路で検出する前記コイル電流の逆流を検出した後、PFM制御を開始し、前記フィードバック電圧が所定値を下回った場合に前記スイッチ制御部による前記スイッチング回路のPFM制御を解除するPFM比較器を有することを特徴とする。
図1は本発明の実施の形態に係るスイッチング電源回路を示すブロック図である。本形態ではコイル電流が最小となるバレーに基づきスイッチ制御部6により第1〜第4のスイッチング素子SW1〜SW4のオン・オフ制御を行う。
第1のスイッチング素子SW1および第4のスイッチング素子SW4をオン状態とすることにより、あらかじめ設定してあるオン・デューティ期間、入力端子INから第1のスイッチング素子SW1、コイルL、第4のスイッチング素子SW4を介してコイル電流ILが流れ、出力端子OUTに所定の出力電圧VOを得る。
一方、オン・デューティ期間の終了に同期して、第1のスイッチング素子SW1をオフ状態とし、第2のスイッチング素子SW2をオン状態とすることでコイルLに蓄積されたエネルギを接地に放出する。
ここで、第4のスイッチング素子SW4をオン状態のままにしておけば、コイルLに蓄積されたエネルギを放出した後、出力端子OUT、第4のスイッチング素子SW4、コイルLおよび第2のスイッチング素子SW2を介して電流が逆流する。
第1のスイッチング素子SW1および第3のスイッチング素子SW3をオン状態とすることにより、あらかじめ設定してある所定期間、入力端子INから第1のスイッチング素子SW1、コイルL、第3のスイッチング素子SW3を介してコイル電流ILを流す。この結果、コイルLに所定の電圧の電荷が蓄積される。
その後、第1のスイッチング素子SW1はオン状態のままで、第3のスイッチンング素子SW3をオフ状態とするとともに、第4のスイッチング素子SW4をオン状態とする。この結果、入力電圧VINにコイルLに蓄積された電圧が重畳されて昇圧された出力電圧VOを出力端子OUTに得る。
そして、コイルLに蓄積されたエネルギを放出し終わった後、出力端子OUT、第4のスイッチング素子SW4、コイルLおよび第1のスイッチング素子SW1を介して電流が逆流する。
入力電圧VINよりも出力電圧VOが小さい場合には、上記降圧時と同態様のスイッチング制御が行われる。一方、入力電圧VINよりも出力電圧VOが大きい場合には、上記昇圧時と同態様のスイッチング制御が行われる。
図9は本発明の第2の実施の形態に係るスイッチング電源回路を示すブロック図である。本形態ではコイル電流ILが最大となるピークに基づきスイッチ制御部6で第1〜第4のスイッチング素子SW1〜SW4のオン・オフ制御を行う。そこで、本形態では第1の実施の形態におけるバレー検出回路Iに代えてピーク検出回路IIを設けている。
従来のピーク検出回路を用いた降圧のスイッチング電源を駆動させる場合において、入力電圧VINと出力電圧VOとが近接してくるとオン・デューティが広くなってくる。そして、遂には入力電圧VINと出力電圧VOとがほぼ同一の電圧となる。この場合、オン・デューティは最大オン・デューティ状態となる。かかる最大オン・デューティ状態では加算出力電圧Vaddとランプ電圧VRAMは交叉することがなくなる。
II,III ピーク検出回路
1 誤差増幅回路 
2 基準電圧発生回路
3 加算回路
4 コイル電流検出回路
5 比較回路
6 スイッチ制御部
7 発振回路
8 スイッチング回路
9 RAMP波形生成回路
L コイル
IL コイル電流
VL 電圧
Comp_out バレー検出信号
V0 出力電圧
FR1,FR2 帰還抵抗
Vref 基準電圧
Verr 誤差電圧
Vadd 加算出力電圧
VRAM ランプ電圧
CLK クロック信号
Comp_out バレー検出信号
SW1,SW2,SW3,SW4 スイッチング素子
Claims (5)
- 入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第2のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第3のスイッチング素子と、出力端子と前記他方の端子との間に接続された第4のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定のランプ電圧に基づき前記コイル電流が最小となるバレーを検出するバレー検出回路、または前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記バレーを表わすバレー検出信号または前記ピークを表わすピーク検出信号と、あらかじめ設定しておいたタイミング信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の前記各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をPWM制御する際の前記第1のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とするスイッチング電源回路。 - 入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第2のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第3のスイッチング素子と、出力端子と前記他方の端子との間に接続された第4のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定の第1のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第1のピーク検出回路と、
前記第1のピーク検出回路でオン・デューティの最大値が検出された後に動作して前記第1のランプ電圧のピーク電圧と等しいか、または前記ピーク電圧を超える電圧をボトム電圧として前記第1のランプ電圧に重畳して得る第2のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第2のピーク検出回路と、
前記ピークを表わす第1および第2のピーク検出信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をPWM制御する際の前記第1のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とするスイッチング電源回路。 - 請求項1または請求項2に記載するスイッチング電源回路において、
前記コイルの前記他方の端子と前記接地電位との間に第5のスイッチング素子を接続し、前記スイッチ制御部が、前記第1〜第4のスイッチング素子の全部、または前記第1および第4のスイッチング素子をオフ状態にした場合には、前記第5のスイッチング素子がオン状態になるように制御することを特徴とするスイッチング電源回路。 - 請求項1〜請求項3のいずれか一つに記載するスイッチング電源回路において、
前記スイッチ制御部は、入力ピーク電流センス回路として第6のスイッチング素子、LX1センス回路、コンデンサおよび計時部を有し、
前記第6のスイッチング素子は、前記入力端子と前記LX1センス回路との間に接続されて前記第1のスイッチング素子に同期してオン・オフ制御され、
前記LX1センス回路は、その一端側が前記コイルの一方の端子に接続されるとともに、他端側が前記第6のスイッチング素子と前記コンデンサの一端側に接続されて前記コイルの一方の端子と等価の電位を生成し、
前記コンデンサは、他端側が接地されて一端側に前記コイルに流れるピーク電流を電圧変換したピーク電圧を生成して該ピーク電圧の情報を表すピーク電圧信号を生成し、
前記計時部は、あらかじめ定めた基準時点から前記ピーク電圧信号が生成されるまでの間の時間を計測するとともに、前記ピーク電圧の生成に伴い前記コンデンサに蓄積した電荷を接地に放電してリセットするように構成したものであることを特徴とするスイッチング電源回路。 - 請求項1〜請求項4のいずれか一つに記載するスイッチング電源回路において、
前記コイル電流検出回路で検出する前記コイル電流の逆流を検出した後、PFM制御を開始し、前記フィードバック電圧が所定値を下回った場合に前記スイッチ制御部による前記スイッチング回路のPFM制御を解除するPFM比較器を有することを特徴とするスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020107358A JP6773358B1 (ja) | 2020-06-22 | 2020-06-22 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020107358A JP6773358B1 (ja) | 2020-06-22 | 2020-06-22 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6773358B1 true JP6773358B1 (ja) | 2020-10-21 |
JP2022002461A JP2022002461A (ja) | 2022-01-06 |
Family
ID=72829273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020107358A Active JP6773358B1 (ja) | 2020-06-22 | 2020-06-22 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6773358B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115833582B (zh) * | 2021-09-17 | 2024-05-10 | 圣邦微电子(北京)股份有限公司 | 升降压变换器及其控制器和控制方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382114B2 (en) * | 2005-06-07 | 2008-06-03 | Intersil Americas Inc. | PFM-PWM DC-DC converter providing DC offset correction to PWM error amplifier and equalizing regulated voltage conditions when transitioning between PFM and PWM modes |
JP4910575B2 (ja) * | 2006-08-31 | 2012-04-04 | 日本テキサス・インスツルメンツ株式会社 | スイッチング電源装置 |
JP4618339B2 (ja) * | 2008-06-20 | 2011-01-26 | ミツミ電機株式会社 | Dc−dcコンバータ |
JP2014207820A (ja) * | 2013-04-15 | 2014-10-30 | ローム株式会社 | スイッチングレギュレータおよびその制御回路、それを用いた電子機器 |
JP6253344B2 (ja) * | 2013-10-28 | 2017-12-27 | ローム株式会社 | 昇降圧dc/dcコンバータおよびその制御回路、制御方法、それを用いた電子機器 |
JP2016116336A (ja) * | 2014-12-15 | 2016-06-23 | 株式会社東芝 | 電源回路とその制御方法 |
JP6211726B1 (ja) * | 2017-02-18 | 2017-10-11 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
JP6295397B1 (ja) * | 2017-09-12 | 2018-03-20 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
US10756627B2 (en) * | 2017-09-14 | 2020-08-25 | Microchip Technology Incorporated | Enhanced switching regulator topology with adaptive duty control and seamless transition of operating modes |
-
2020
- 2020-06-22 JP JP2020107358A patent/JP6773358B1/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115833582B (zh) * | 2021-09-17 | 2024-05-10 | 圣邦微电子(北京)股份有限公司 | 升降压变换器及其控制器和控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022002461A (ja) | 2022-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11303212B2 (en) | Peak-buck peak-boost current-mode control for switched step-up step-down regulators | |
EP1519473B1 (en) | Synchronization of multiphase synthetic ripple voltage regulator | |
US8154267B2 (en) | Current mode control type switching regulator | |
TWI596874B (zh) | 用於功率轉換器的系統控制器和方法 | |
KR101243595B1 (ko) | 다출력 전원 장치 | |
TWI457740B (zh) | 電流感測裝置與電壓轉換裝置 | |
US7872458B2 (en) | DC-to-DC converter | |
JP4440869B2 (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
JP2006288156A (ja) | Dc−dcコンバータ | |
JP2005528875A (ja) | Dc−dcコンバータ | |
JP2010110070A (ja) | Dc−dcコンバータ | |
US20190393783A1 (en) | Constant-frequency control method with fast transient | |
JP5439870B2 (ja) | 電源装置 | |
JP2008131747A (ja) | 昇降圧型スイッチングレギュレータ及びその動作制御方法 | |
TWI390832B (zh) | 定電流供應型切換調整器 | |
US20120306466A1 (en) | Step-up dc-dc converter | |
US11750078B2 (en) | Adaptive off-time or on-time DC-DC converter | |
EP3002860B1 (en) | Peak-buck peak-boost current-mode control for switched step-up step-down regulators | |
JPH11289764A (ja) | パワ―コンバ―タの二次側ポストレギュレ―タ | |
US10447162B2 (en) | Switching power supply circuit having a switching circuit and a coil current emulation circuit | |
JP6773358B1 (ja) | スイッチング電源回路 | |
JP2006149107A (ja) | 多出力電源回路 | |
JP5493916B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP6211726B1 (ja) | スイッチング電源回路 | |
JP2006230167A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200720 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200720 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6773358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |