JP2022002461A

JP2022002461A - スイッチング電源回路

Info

Publication number: JP2022002461A
Application number: JP2020107358A
Authority: JP
Inventors: 要介勝島; Yosuke Katsushima
Original assignee: Torex Semiconductor Ltd
Current assignee: Torex Semiconductor Ltd
Priority date: 2020-06-22
Filing date: 2020-06-22
Publication date: 2022-01-06
Anticipated expiration: 2040-06-22
Also published as: JP6773358B1

Abstract

【課題】微小負荷においても高効率のスイッチングによる昇降圧動作が可能になるスイッチング電源回路を提供する。【解決手段】スイッチング素子ＳＷ１〜ＳＷ４およびコイルＬからなるスイッチング回路８と、基準電圧Ｖｒｅｆ１とフィードバック電圧Ｖｆｂとの差である誤差に基づき誤差電圧Ｖｅｒｒを生成する誤差増幅回路１と、コイル電流ＩＬを検出するコイル電流検出回路４と、コイル電流ＩＬが最小となるバレーを検出するバレー検出回路Ｉと、各スイッチング素子ＳＷ１〜ＳＷ４のオン・オフ制御によりスイッチング回路８に所定の昇降圧動作を行わせるスイッチ制御部６と、を有する。さらにスイッチ制御部６は、入力電流ＩＬＸ１のピークが零から漸増し、設定値到達時間Ｔ１がＰＷＭ制御時の第１のスイッチング素子ＳＷ１のオン期間Ｔ２を超えた場合にはＰＷＭ制御から設定値到達時間Ｔ１に基づくＰＦＭ制御に制御モードを変更する。【選択図】図１

Description

本発明はスイッチング電源回路に関し、特に昇降圧のＤＣ／ＤＣコンバータ回路に適用して有用なものである。

昇降圧のスイッチング電源回路として特許文献１や特許文献２に開示するスイッチング電源回路が公知となっている。かかる特許文献１および特許文献２に開示するスイッチング電源回路は、入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第２のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第３のスイッチング素子と、出力端子と前記他方の端子との間に接続された第４のスイッチング素子とを有するＨ型構造のスイッチング回路を有しており、このスイッチング回路の前記第1〜第4のスイッチング素子を、スイッチ制御部で適宜オン・オフ動作させることにより出力端子に所定の一定電圧を得るように構成したものである。

ここで、特許文献１に開示するスイッチング電源回路では、コイル電流が最小となるバレーに基づきスイッチ制御部による第1〜第４のスイッチング素子のオン・オフ制御を行っている。一方、特許文献２に開示するスイッチング電源回路では、コイル電流が最大となるピークに基づきスイッチ制御部による第１〜第４のスイッチング素子のオン・オフ制御を行って、直流入力電圧を昇圧または降圧して所定の直流出力電圧を得ている。

かかる特許文献１および特許文献２に開示するスイッチング電源回路は、重負荷または軽負荷のいずれの場合でもＰＷＭ制御で動作させている。このため、負荷電流が一定値以下の軽負荷時にはスイッチングによる損失が大きくなり効率が低下するという課題がある。

特開２０１８−１３３９８０（特許６２１１７２６）号公報

特開２０１９−０５４５６６（特許６２９５３９７）号公報

本発明は、上記従来技術に鑑み、低ＥＳＲのコンデンサを負荷容量に利用でき、しかも数ＭＨｚ以上の発振周波数においても安定動作が可能で、かつ高い負荷安定度が得られ、昇降圧動作により出力電圧を高精度に一定に保持することができるばかりでなく、ＰＷＭ制御からＰＦＭ制御への自動切替モードを追加することで微小負荷においても高効率のスイッチングによる昇降圧動作が可能になるようにしたスイッチング電源回路を提供することを目的とする。

上記目的を達成する本発明の第１の態様は、
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第２のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第３のスイッチング素子と、出力端子と前記他方の端子との間に接続された第４のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定のランプ電圧に基づき前記コイル電流が最小となるバレーを検出するバレー検出回路、または前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記バレーを表わすバレー検出信号または前記ピークを表わすピーク検出信号と、あらかじめ設定しておいたタイミング信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の前記各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をＰＷＭ制御する際の前記第１のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とする。

本発明の第２の態様は、
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第２のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第３のスイッチング素子と、出力端子と前記他方の端子との間に接続された第４のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定の第１のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第１のピーク検出回路と、

前記第１のピーク検出回路でオン・デューティの最大値が検出された後に動作して前記第１のランプ電圧のピーク電圧と等しいか、または前記ピーク電圧を超える電圧をボトム電圧として前記第１のランプ電圧に重畳して得る第２のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第２のピーク検出回路と、
前記ピークを表わす第１および第２のピーク検出信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をＰＷＭ制御する際の前記第１のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とする。

本発明の第３の態様は、
第１または第２の態様に記載するスイッチング電源回路において、
前記コイルの前記他方の端子と前記接地電位との間に第５のスイッチング素子を接続し、前記スイッチ制御部が、前記第１〜第４のスイッチング素子の全部、または前記第１および第４のスイッチング素子をオフ状態にした場合には、前記第５のスイッチング素子がオン状態になるように制御することを特徴とする。

本発明の第４の態様は、
第１〜第３の態様のいずれか一つに記載するスイッチング電源回路において、
前記スイッチ制御部は、入力ピーク電流センス回路として第６のスイッチング素子、ＬＸ１センス回路、コンデンサおよび計時部を有し、
前記第６のスイッチング素子は、前記入力端子と前記ＬＸ１センス回路との間に接続されて前記第１のスイッチング素子に同期してオン・オフ制御され、
前記ＬＸ１センス回路は、その一端側が前記コイルの一方の端子に接続されるとともに、他端側が前記第５のスイッチング素子と前記コンデンサの一端側に接続されて前記コイルの一方の端子と等価の電位を生成し、
前記コンデンサは、他端側が接地されて一端側に前記コイルに流れるピーク電流を電圧変換したピーク電圧を生成して該ピーク電圧の情報を表すピーク電圧信号を生成し、
前記計時部は、あらかじめ定めた基準時点から前記ピーク電圧信号が生成されるまでの間の時間を計測するとともに、前記ピーク電圧の生成に伴い前記コンデンサに蓄積した電荷を接地に放電してリセットするように構成したものであることを特徴とする。

本発明の第５の態様は、
第１〜第４のいずれか一つに記載するスイッチング電源回路において、
前記コイル電流検出回路で検出する前記コイル電流の逆流を検出した後、ＰＦＭ制御を開始し、前記フィードバック電圧が所定値を下回った場合に前記スイッチ制御部による前記スイッチング回路のＰＦＭ制御を解除するＰＦＭ比較器を有することを特徴とする。

本発明によれば第1のスイッチング素子を介してコイルの一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、第１のスイッチング素子のオン期間を決定するようにしたので、一定条件以下での負荷電流の場合には、自動的にＰＦＭ制御モードでスイッチング素子のオン・オフ制御を行わせることができる。

この結果、微小負荷においても高効率のスイッチングによる昇降圧動作が可能になる。

本発明の第１の実施の形態に係るスイッチング電源回路（バレー検出方式）を示すブロック図である。図１に示すスイッチング電源回路が内蔵する入力ピーク電流センス回路部分を抽出して詳細に示すブロック図である。図２に示す入力ピーク電流センス回路の機能を説明するための各部の波形図である。第1の形態に係るスイッチング電源回路における降圧（Buck）動作時のPFM比較器の動作概略を示す波形図である。第1の形態に係るスイッチング電源回路における昇圧（Boost）動作時のPFM比較器１１の動作概略を示す波形図である。第１の形態に係るスイッチング電源回路における昇降圧動作時のタイミング信号との関係における動作概略を示す波形図である。第１の形態に係るスイッチング電源回路における昇降圧動作時のバレー検出信号Comp_outおよびタイミング信号TでPWM制御のDutyを抽出する際の動作概略を示す波形図である。第１の形態に係るスイッチング電源回路における昇降圧動作時におけるDutyの時間調整時の動作概略を示す波形図である。本発明の第２の実施の形態に係るスイッチング電源回路（ピーク検出方式）を示すブロック図である。第２の形態における入力ピーク電流センス回路の機能を説明するための各部の波形図である。本発明の第３の実施の形態に係るスイッチング電源回路（ピーク検出方式）を示すブロック図である。第３の形態における機能を説明するための各部の波形を示す波形図である。

以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、各図において同一部分には同一番号を付し、重複する説明は省略する。

＜第１の実施の形態＞
図１は本発明の実施の形態に係るスイッチング電源回路を示すブロック図である。本形態ではコイル電流が最小となるバレーに基づきスイッチ制御部６により第1〜第４のスイッチング素子SW1〜SW4のオン・オフ制御を行う。

図１に示すように、出力電圧VOは帰還抵抗FR1，FR2で分圧して誤差増幅回路１の非反転入力端子に入力される。誤差増幅回路１の反転入力端子には、基準電圧発生回路２で生成され、あらかじめ設定した基準電圧Vref1が入力される。かくして誤差増幅回路１では基準電圧Vref1と、帰還抵抗FR1，FR2で分圧した出力電圧VOとを比較して両者の差である誤差を増幅し、誤差電圧Verrとして出力する。

バレー検出回路Ｉには、コイルＬを流れるコイル電流ILに基づく電圧VLおよび誤差電圧Verrが供給される。そして、これら電圧VLおよび誤差電圧Verrに基づきコイル電流ILが最小となるバレーを検出してバレー検出信号Comp_outを生成する。

ここで、本形態における電圧VLは、コイル電流検出回路４で実測するコイル電流ILに基づき生成される。また、本形態におけるバレー検出回路Ｉは、加算回路３、比較回路５およびＲＡＭＰ波形生成回路９からなる。加算回路３では、コイル電流ILを表わす電圧VLを誤差増幅回路１の出力である誤差電圧Verrに加算して加算出力電圧Vaddを生成する。

比較回路５の非反転入力端子には、鋸歯状のランプ電圧が入力されるとともに、その反転入力端子には加算回路３の出力である加算出力電圧Vaddが入力される。ランプ電圧V_RAMは、発振回路７が生成する一定周波数のクロック信号CLKをトリガとしてＲＡＭＰ波形形成回路９が生成する電圧で、時間の経過とともに漸増する。この結果、比較回路５では、ランプ電圧VRAMが加算回路３の加算出力電圧Vaddを下回った時点、すなわちコイル電流ILが最も小さな値となる時点を表すバレー検出信号Comp_outを生成し、このバレー検出信号Comp_outをスイッチ制御部６に出力する。バレー検出信号Comp_outは、HiおよびLoの二つの状態を表す２値の状態信号である。

スイッチ制御部６は、クロック信号CLKに基づきあらかじめ設定された経過時間（後に詳述する）の経過を表すタイミング信号およびバレー検出信号Comp_outの状態変化によりスイッチング回路８のスイッチング素子SW1，SW2，SW3，SW4のオン・オフを制御する。

ここで、「あらかじめ設定された経過時間の経過を表すタイミング信号」は、次のようにして設定する。

一般的なPWM動作の場合、降圧のスイッチング電源回路では、入力電圧VIN／出力電圧VOの情報から算出されるオン・デューティ（OnDuty）は、出力電圧VO＝入力電圧VIN×Ｄ（＝ｔ_ｏｎ／（ｔ_ｏｎ＋ｔ_ｏｆｆ））の関係がある。

また、一般的なPWM動作の場合、昇圧のスイッチング電源回路では、出力電圧VO＝入力電圧VIN×（１／（１−D））の関係がある。

つまり、入出力の条件で降圧時、昇圧時のオン・デューティは計算できるため、入出力条件の任意の値で昇降圧動作をさせるための「タイミング信号」を設定することができる。

上述の如きスイッチ制御部６によるスイッチング回路８のオン・オフ制御により、適宜降圧モード、昇降圧モードおよび昇圧モードが切替わり、出力電圧VOが一定（基準電圧Vref）になるように制御される。なお、比較回路５の出力であるバレー検出信号Comp_outは、通常Loであり、バレーポイントの検出によりHiとなる。

さらに、本形態おけるスイッチ制御部６は、入力ピーク電流センス回路１０を内蔵している。この入力ピーク電流センス回路１０は、図２に当該部分を抽出して詳細に示すように、スイッチング素子SW1を介してコイルLの一方の端子LX1に流れる入力電流ILX1が零から漸増し、予め設定した設定値に達するまでの時間である設定値到達時間T1（図3参照；以下同じ）を検出するとともに、前記設定値到達時間T1と、PWM制御時のスイッチング素子SW1のオン時間（OnDuty）とを比較し、長い方に合わせてスイッチング素子SW1のオン期間（OnDuty）を決定する。かくして、本形態に係るスイッチング電源では、設定値到達時間T1がPWM制御時のスイッチング素子SW1のオン期間を超えた場合には設定値到達時間T1に基づきPWM制御からPFM制御に制御モードが変更される。

さらに詳言すると、本形態における入力ピーク電流センス回路１０は、第６のスイッチング素子SW6、LX1センス回路１２、コンデンサC_IPKおよび計時部１３を有する。ここで、第６のスイッチング素子SW6は、入力端子VINとLX1センス回路１２との間に接続され、第１のスイッチング素子SW1と同一のスイッチング信号で同期してオン・オフ制御される。かくして、第６のスイッチング素子SW6の出力側に端子LX1の電位を表す電圧信号V_LX1を得る。この電圧信号V_LX1はコイルＬの一方の端子LX1と等価または比例する電位とする。

LX1センス回路１２は、その一端側がコイルLの一方の端子LX1に接続されるとともに、他端側が第６のスイッチング素子SW6とコンデンサC_IPKとの間に接続されている。一方、入力側がLX1センス回路１２に接続されているコンデンサC_IPKの出力側は接地されている。かくして、コンデンサC_IPKの入力側に流入する入力電流ILX1を電圧変換したピーク電圧を表すピーク電圧信号V_IPKを生成する。計時部１３は、あらかじめ定めた基準時点（ピーク電圧信号V_IPK＝０v）からピーク電圧信号V_IPKの電圧が設定値SV(図３参照；以下同じ)に達するまでの設定値到達時間T1を計測する。その後、設定値到達時間T1の情報をスイッチ制御部６の論理処理部に供給し、所定のスイッチング制御を行わせる。ここで、計時部１３およびスイッチ制御部６の論理処理部における所定の計時処理の終了後に、第7のスイッチング素子SW7をオンする。このことによりコンデンサC_IPKに蓄積した電荷を第7のスイッチング素子ＳＷ７を介して放電することによりリセットすることができる。

かかる入力ピーク電流センス回路６により、通常時にはＰＷＭ制御でオン・オフ制御されるスイッチング回路８が、軽負荷の場合にはＰＦＭ制御でオン・オフ制御される。さらに詳言すると、図３に示すように、クロック信号CLK（（ａ）参照。以下同じ）の立上りをトリガとしてＲＡＭＰ波形形成回路９によりランプ電圧V_RAMが生成される（（ｂ）参照）。このランプ電圧V_RAMと加算出力信号Vaddとを比較回路５で比較し、ランプ電圧V_RAM＝加算出力信号Vaddとなった時点、すなわちコイル電流ILのバレー（最小値）が検出された時点で比較回路５からバレー検出信号Comp_outが送出され((ｂ)参照)、これに伴い、ランプ電圧Ｖ_RAMの立下りでＰＷＭ制御時のスイッチング素子SW1のオン・デューティ（OnDuty）を決定する（（ｃ）参照）。

ここで、ＰＷＭ制御時のオン・デューティ（OnDuty）の期間であるオン時間T2における入力電流ILX1に基づくピーク電圧V_IPKが設定値SVよりも小さい場合（（ｄ）参照）には、入力ピーク電流センス回路１０で検出する設定値到達時間T1がオン時間T2よりも長くなる（（ｅ）参照）。すなわち、クロック信号CLKが（設定値到達時間T1−オン時間T2＝調整時間δ）だけズレる（（ｆ）参照）。

この結果、オン時間調整後のオン・デューティ（OnDuty）は（ＰＷＭ制御時のオン・デューティ（OnDuty）＋調整時間δ）を新たなオン・デューティ（OnDuty）としてＰＦＭ制御によりスイッチング素子SW1のオン時間が規定される（（ｇ）参照）。この結果、ＰＷＭ制御に代わりＰＦＭ制御によりスイッチング素子SW1〜SW4の制御が行われる。かくして軽負荷であっても高効率のスイッチング制御を行うことができる。

図１に示すスイッチング回路８は、４個のスイッチング素子SW1〜SW4とコイルLとをH型に組み合わせて形成してある。さらに詳言すると、スイッチング素子SW1は電源電圧である入力電圧VINが印加される入力端子INとコイルLの一方の端子LX1との間に接続され、スイッチング素子SW2は接地電位と一方の端子との間に接続され、スイッチング素子SW3は接地電位とコイルLの他方の端子LX２との間に接続され、スイッチング素子SW4は出力端子OUTと他方の端子LX2との間に接続されている。かくして各スイッチング素子SW1〜SW4はスイッチ制御部６が送出するスイッチング信号でオン・オフ制御される。

本形態に係るスイッチングスイッチング電源回路において降圧、昇降圧および昇圧の各モードにおけるスイッチング素子SW1〜SW4のオン・オフ状態は次のようになる。

１）降圧時
第１のスイッチング素子SW1および第４のスイッチング素子SW4をオン状態とすることにより、あらかじめ設定してあるオン・デューティ期間、入力端子INから第１のスイッチング素子SW1、コイルL、第４のスイッチング素子SW4を介してコイル電流ILが流れ、出力端子OUTに所定の出力電圧VOを得る。
一方、オン・デューティ期間の終了に同期して、第１のスイッチング素子SW1をオフ状態とし、第２のスイッチング素子SW2をオン状態とすることでコイルLに蓄積されたエネルギを接地に放出する。
ここで、第４のスイッチング素子SW4をオン状態のままにしておけば、コイルLに蓄積されたエネルギを放出した後、出力端子OUT、第４のスイッチング素子SW4、コイルLおよび第２のスイッチング素子SW2を介して電流が逆流する。

２）昇圧時
第１のスイッチング素子SW1および第３のスイッチング素子SW3をオン状態とすることにより、あらかじめ設定してある所定期間、入力端子INから第１のスイッチング素子SW1、コイルL、第３のスイッチング素子SW3を介してコイル電流ILを流す。この結果、コイルLに所定の電圧の電荷が蓄積される。
その後、第１のスイッチング素子SW1はオン状態のままで、第３のスイッチンング素子SW3をオフ状態とするとともに、第４のスイッチング素子SW4をオン状態とする。この結果、入力電圧VINにコイルLに蓄積された電圧が重畳されて昇圧された出力電圧VOを出力端子OUTに得る。
そして、コイルLに蓄積されたエネルギを放出し終わった後、出力端子OUT、第４のスイッチング素子SW4、コイルLおよび第１のスイッチング素子SW１を介して電流が逆流する。

３）昇降圧時
入力電圧VINよりも出力電圧VOが小さい場合には、上記降圧時と同態様のスイッチング制御が行われる。一方、入力電圧VINよりも出力電圧VOが大きい場合には、上記昇圧時と同態様のスイッチング制御が行われる。

上述の如くスイッチング回路８を構成するスイッチング素子SW1〜SW4は基本的には４個あれば本発明で予定している所望の機能を発揮し得るが、本形態のように、コイルLの他方の端子LX2と接地電位との間に第５のスイッチング素子SW5を接続しても良い。そして、第５のスイッチング素子SW5は、スイッチ制御部６で第１〜第４のスイッチング素子SW1〜SW4の全部、または第１および第４のスイッチング素子SW1,SW4をオフ状態にした場合に、オン状態になるように制御する。この結果、コイルLに蓄積されたエネルギを第５のスイッチング素子SW5を介して接地に放電することができる。かくして、前記エネルギに起因する高電圧の発生等、有害な現象の発生を良好に抑止し得る。

出力端子OUTには平滑用のコンデンサCが接続されている。本形態ではコンデンサCとしてセラミックコンデンサ等の低ＥＳＲのコンデンサを利用できる。

PFM比較器１１は、コイル電流検出回路４が検出するコイル電流ILにより動作するとともに、その非反転入力端子にPFM制御用の基準電圧Vref2が、反転入力端子にフィードバック電圧Vfbがそれぞれ供給されている。かくして、コイル電流検出回路４で検出するコイル電流ILの逆流を検出した後、ＰＦＭ制御を開始する一方、フィードバック電圧Vfbが所定値(基準電圧Vref2)を下回った場合に、図４（ｇ）に示すような反転信号が生成され、スイッチ制御部６によるスイッチング回路８のＰＦＭ制御を解除するように構成してある。この結果、ＰＷＭ制御時のオン時間T2よりも設定値到達時間T1が長くなっても、コイル電流検出回路４が再度逆流を検出するまで、通常のＰＷＭ制御を行う。

図４は降圧（Buck）動作時のPFM比較器１１の動作概略を示す波形図、図５は昇圧（Boost）動作時のPFM比較器１１の動作概略を示す波形図である。両図において、（ａ）はクロック信号CLK、（ｂ）はコイル電流IL、（ｃ）は端子LX1の電圧VLX1、（ｄ）は端子LX2の電圧VLX2、（ｅ）は逆流動作が検出され、すべてのスイッチング素子ＳＷ１〜ＳＷ４をオフにするスイッチング信号、（ｆ）はフィードバック電圧Vfb、（ｇ）はフィードバック電圧Vfbが所定の基準電圧Vref2を下回ったときに出力されるPFM比較器１１の出力信号である反転信号である。

図６〜図８は本発明に係るスイッチング電源回路における降圧動作時（Ａ）および昇圧動作時（Ｂ）の動作態様の概略を示す波形図である。

ここで、図６は、「予め設定したタイミング（t_１,t_２）」の一例を示している。同図（c）に示すように、本例のタイミングt_１,t_２は、降圧モードの場合、バレー検出信号Comp_outのオフ期間に存在するとともに、昇圧モードの場合はバレー検出信号Comp_outのオン期間に存在するパルス信号であるタイミング信号Ｔの前縁であるHエッジをt_１、後縁であるLエッジをt_２とするものである。本例では降圧時にタイミングt_１を利用し、昇圧時にタイミングt_２を利用して所定の切替を行っている。なお、本形態に示すタイミングt_１,t_２はこれに限るものではない。例えば、各々ワンショットパルスで生成することもできる。

図６中（ａ）はクロック信号CLK、（ｂ）はバレー検出信号Comp_out、（ｃ）はタイミング信号T、（ｄ）は一方の端子電圧VLX1、（ｅ）は端子電圧VLX2、（f）はコイル電流ILの波形をそれぞれ示す。

図７は本形態に係るスイッチング電源回路における昇降圧動作時のバレー検出信号Comp_outとタイミング信号Tに基づき生成するPWM制御のデューティを示すものである。図7（ｄ）に当該デューティを規定するスイッチング信号の波形を示す。同図に示すように、図７に示す波形図は、端子電圧VLX1と同一波形である。

図７中（ａ）はクロック信号CLK、（ｂ）はバレー検出信号Comp_out、（ｃ）はタイミング信号T、（ｄ）は第1のスイッチング信号SW1、（ｅ）はコイル電流ILの波形をそれぞれ示す。

図８はＰＷＭ制御とともにオン時間調整機能を有する本形態におけるDutyの時間調整、すなわち入力ピーク電流センス回路１０の機能を加味した場合の各部の動作概略を示す波形図である。当該Dutyの時間調整機能は、図３に基づいて先に詳細に説明したが、PWM制御時に図６（ｄ）に示すようなデューティを有するスイッチング信号は、図８（ｅ）に示すように入力信号ILX1が設定値SVに達するまでの時間を計測し、この時間を加味してスイッチング素子ＳＷ１のオン時間を調整することで図８（ｆ）に示すようなデューティとすることで実質的なPFM制御に移行するようになっている。すなわち、負荷がある程度軽くなると、PFM制御に移行して効率的な運転を行い得る。

＜第２の実施の形態＞
図９は本発明の第２の実施の形態に係るスイッチング電源回路を示すブロック図である。本形態ではコイル電流ILが最大となるピークに基づきスイッチ制御部６で第1〜第４のスイッチング素子SW1〜SW4のオン・オフ制御を行う。そこで、本形態では第1の実施の形態におけるバレー検出回路Iに代えてピーク検出回路IIを設けている。

ピーク検出回路IIには、コイルＬを流れるコイル電流ILに基づく電圧VLおよび誤差電圧Verrが供給される。そして、これら電圧VLおよび誤差電圧Verrに基づきコイル電流ILが最大となるピークを検出してピーク検出信号Comp_outを生成する。

本形態におけるピーク検出回路IIは、加算回路３、比較回路１５およびＲＡＭＰ波形生成回路９からなる。加算回路３では、コイル電流ILを表わす電圧VLを誤差増幅回路１の出力である誤差電圧Verrに加算して加算出力電圧Vaddを生成する。ここで、比較回路１５では、第1の実施の形態における比較回路５とは逆に、その非反転入力端子に加算出力電圧Vaddが入力されるとともに、反転入力端子にランプ電圧V_RAMが入力される。また、誤差増幅回路14の入力も第1の実施の形態における誤差増幅回路１とは逆に非反転入力端子に基準電圧Vref１が、反転入力端子にフィードバック電圧Vfbが供給されている。その他の構成は図1に示す第1の実施の形態に係るスイッチング電源回路と同じである。すなわち、本形態におけるスイッチ制御部６にも第１の実施の形態と同様の入力ピーク電流センス回路１０が内蔵されている。このため、設定値到達時間T1とPWM制御時のオン・デューティに基づくオン時間T2とを比較し、両者の差に応じてオン・デューティを調整する機能も第1の実施の形態と同様に有している。

この結果、本形態においても入力ピーク電流センス回路６により、通常時にはＰＷＭ制御でオン・オフ制御されるスイッチング回路８が、軽負荷の場合にはＰＦＭ制御でオン・オフ制御される。すなわち、図１０に示すように、クロック信号CLK（（ａ）参照。以下同じ）の立上りをトリガとしてＲＡＭＰ波形形成回路９によりランプ電圧V_RAMが生成される（（ｂ）参照）。このランプ電圧V_RAMと加算出力信号Vaddとを比較回路１５で比較し、ランプ電圧V_RAM＝加算出力信号Vaddとなった時点、すなわちコイル電流ILのピーク（最大値）が検出された時点で比較回路５からバレー検出信号Comp_outが送出され((ｂ)参照)、これに伴いオン・デューティ（OnDuty）を決定する（（ｃ）参照）。

この結果、オン時間調整後のオン・デューティ（OnDuty）は（ＰＷＭ制御時のオン・デューティ（OnDuty）＋調整時間δ）を新たなオン・デューティ（OnDuty）としてＰＦＭ制御によりスイッチング素子SW1のオン時間が規定される（（ｇ）参照）。この結果、ＰＷＭ制御に代わりＰＦＭ制御によりスイッチング素子SW1〜SW4の制御が行われる。かくして本形態においても、軽負荷の高効率のスイッチング制御を行うことができる。

＜第３の実施の形態＞
従来のピーク検出回路を用いた降圧のスイッチング電源を駆動させる場合において、入力電圧VINと出力電圧VOとが近接してくるとオン・デューティが広くなってくる。そして、遂には入力電圧VINと出力電圧VOとがほぼ同一の電圧となる。この場合、オン・デューティは最大オン・デューティ状態となる。かかる最大オン・デューティ状態では加算出力電圧Vaddとランプ電圧V_RAMは交叉することがなくなる。

このため、比較回路１５は反転信号を出力することがなくなる。したがって、かかる最大オン・デューティ状態において入力電圧VINが出力電圧VOを下回ると、出力電圧VOは入力電圧VINに追従し電圧降下が起こり、設定された所定の出力電圧VOを維持できなくなるという問題を生起する。

かかる問題を解消する実施の形態として第３の実施の形態を提案する。上記の問題を解決するため、昇降圧機能を有するスイッチング電源回路では昇圧モードに移行する必要があるが、本形態では次に示すような態様で昇圧モードに移行する。具体的には、最大オン・デューティとなった比較回路の出力信号を利用して昇圧モードへ移行する。

すなわち、第２の実施の形態ではスイッチ制御部６で、あらかじめ設定した信号により昇降圧動作をしていたが、本形態では最大オン・デューティを表す比較回路の信号をトリガーとして昇圧動作を行う。具体的には、本形態におけるピーク検出回路IIIは、第１および第２の２個のピーク検出回路１５Ａ,１５Ｂを有しており、最大オン・デューティが検出された後は、ピーク検出回路１５Ｂの一方に供給される第２のランプ電圧V_RAM２は第1のランプ電圧V_RAM１に重畳したものとなっている。

ここで、本形態におけるスイッチ制御部6はDuty判定部１６を内蔵しており、このDyty判定部１６が、第１のピーク検出信号Comp_out１に基づき第１のピーク検出回路１５Ａがオン・デューティが最大値に達したことを検出するようになっている。最大オン・デューティーが検出されたのちには、第２のピーク検出回路１５Ｂを動作させ、第1のランプ電圧V_RAM１に第２のランプ電圧V_RAM２が重畳されるようにしている。

かくして第1および第2のピーク検出回路15A,15Bは、それぞれコイル電流ILに基づく電圧VL、誤差電圧Verrおよび所定の第１および第2のランプ電圧V_RAM１,V_RAM２に基づきそれぞれコイル電流ILが最大となるピークを検出し、これをそれぞれ表す第１のピーク検出信号Comp_out１,Comp_out2としてスイッチ制御部６に出力する。

ここで、本形態におけるスイッチ制御部6はDuty判定部１６を内蔵しており、このDyty判定部１６が、第１のピーク検出信号Comp_out１に基づき第１のピーク検出回路１５Ａがオン・デューティの最大値を検出した後に第２のピーク検出回路１５Ｂを動作させ、第1のランプ電圧V_RAM１に第２のランプ電圧V_RAM２が重畳されるようにしている。この結果、第２のピーク検出回路１５Ｂは、第１のピーク検出回路１５Ａでオン・デューティの最大値が検出された後に動作して第１のランプ電圧のピーク電圧と等しい電圧をボトム電圧として、その上に第２のランプ電圧V_RAM２が重畳された比較信号となる。

なお、上述の如く第1のランプ電圧V_RAM１に第２のランプ電圧V_RAM２を重畳する場合、第１のランプ電圧V_RAM１のピーク電圧に第２のランプ電圧V_RAM２のボトム電圧が等しくなるようにすることは必須ではない。第２のランプ電圧V_RAM２のボトム電圧が第１のランプ電圧V_RAM１のピーク電圧を超えるように設定してあれば良い。

かかる本形態における作用を各部の波形を示す図１２を追加してさらに詳細に説明する。図１２中、（ａ）中の実線は入力信号VIN、点線は出力信号を示す。同図は、点Pで実線と点線が交差しており、この点Pが最大オン・デューティーを示している。（ｂ）はクロック信号CLK、（ｃ）は重畳された第1のランプ電圧V_RAM１と第２のランプ電圧V_RAM２とを示しており、図１２（ｃ）に点線で示すレベルが第２のランプ電圧V_RAM２のボトムである。さらに、（ｄ）が降圧Dutyを、（e）が昇圧Dutyをそれぞれ示している。

図１２を参照すれば明らかな通り、最大オン・デューティーを示す点Pに至るまでは、（ｃ）に示す通り、第1のランプ電圧V_RAM１のみを用いて所定のピーク検出を行っているが、最大オン・デューティーである点Pを過ぎてからは、第1のランプ電圧V_RAM１の最大値をボトムとして重畳された値が第２のランプ電圧V_RAM２となる。

この結果、最大オン・デューティーを過ぎても良好に必要な昇圧が行われる。

I バレー検出回路
II,III ピーク検出回路
１誤差増幅回路 
２基準電圧発生回路
３加算回路
４コイル電流検出回路
５比較回路
６スイッチ制御部
７発振回路
８スイッチング回路
９ＲＡＭＰ波形生成回路
L コイル
IL コイル電流
VL 電圧
Comp_out バレー検出信号
V0 出力電圧
FR1，FR2 帰還抵抗
Vref 基準電圧
Verr 誤差電圧
Vadd 加算出力電圧
V_RAMランプ電圧
CLK クロック信号
Comp_out バレー検出信号
SW1，SW2，SW3，SW4 スイッチング素子

Claims

入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第２のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第３のスイッチング素子と、出力端子と前記他方の端子との間に接続された第４のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定のランプ電圧に基づき前記コイル電流が最小となるバレーを検出するバレー検出回路、または前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記バレーを表わすバレー検出信号または前記ピークを表わすピーク検出信号と、あらかじめ設定しておいたタイミング信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の前記各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をＰＷＭ制御する際の前記第１のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とするスイッチング電源回路。
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第２のスイッチング素子と、前記接地電位と前記コイルの他方の端子との間に接続された第３のスイッチング素子と、出力端子と前記他方の端子との間に接続された第４のスイッチング素子とを有するスイッチング回路と、
所定の基準電圧と、前記出力端子の電圧である出力電圧を表わすフィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイルに流れるコイル電流を検出するコイル電流検出回路と、
前記コイル電流に基づく電圧、前記誤差電圧および所定の第１のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第１のピーク検出回路と、
前記第１のピーク検出回路でオン・デューティの最大値が検出された後に動作して前記第１のランプ電圧のピーク電圧と等しいか、または前記ピーク電圧を超える電圧をボトム電圧として前記第１のランプ電圧に重畳して得る第２のランプ電圧に基づき前記コイル電流が最大となるピークを検出する第２のピーク検出回路と、
前記ピークを表わす第１および第２のピーク検出信号に基づき前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路の各スイッチング素子をオン・オフ制御することにより前記スイッチング回路に所定の昇降圧動作を行わせるスイッチ制御部とを有するとともに、
さらに前記スイッチ制御部は、
前記第1のスイッチング素子を介して前記一方の端子に流れる入力電流のピークが零から漸増し、予め設定した設定値に達するまでの時間であるピーク電流の設定値到達時間を検出するとともに、前記設定値到達時間と、前記スイッチング回路の各スイッチング素子をＰＷＭ制御する際の前記第１のスイッチング素子のオン時間とを比較し、前記設定値到達時間がPWM制御時の第1のスイッチング素子のオン期間を超えた場合には前記PWM制御から前記設定値到達時間に基づくPFM制御に制御モードを変更して前記第1のスイッチング素子を制御するように構成したものであることを特徴とするスイッチング電源回路。
請求項１または請求項２に記載するスイッチング電源回路において、
前記コイルの前記他方の端子と前記接地電位との間に第５のスイッチング素子を接続し、前記スイッチ制御部が、前記第１〜第４のスイッチング素子の全部、または前記第１および第４のスイッチング素子をオフ状態にした場合には、前記第５のスイッチング素子がオン状態になるように制御することを特徴とするスイッチング電源回路。
請求項１〜請求項３のいずれか一つに記載するスイッチング電源回路において、
前記スイッチ制御部は、入力ピーク電流センス回路として第６のスイッチング素子、ＬＸ１センス回路、コンデンサおよび計時部を有し、
前記第６のスイッチング素子は、前記入力端子と前記ＬＸ１センス回路との間に接続されて前記第１のスイッチング素子に同期してオン・オフ制御され、
前記ＬＸ１センス回路は、その一端側が前記コイルの一方の端子に接続されるとともに、他端側が前記第６のスイッチング素子と前記コンデンサの一端側に接続されて前記コイルの一方の端子と等価の電位を生成し、
前記コンデンサは、他端側が接地されて一端側に前記コイルに流れるピーク電流を電圧変換したピーク電圧を生成して該ピーク電圧の情報を表すピーク電圧信号を生成し、
前記計時部は、あらかじめ定めた基準時点から前記ピーク電圧信号が生成されるまでの間の時間を計測するとともに、前記ピーク電圧の生成に伴い前記コンデンサに蓄積した電荷を接地に放電してリセットするように構成したものであることを特徴とするスイッチング電源回路。
請求項１〜請求項４のいずれか一つに記載するスイッチング電源回路において、
前記コイル電流検出回路で検出する前記コイル電流の逆流を検出した後、ＰＦＭ制御を開始し、前記フィードバック電圧が所定値を下回った場合に前記スイッチ制御部による前記スイッチング回路のＰＦＭ制御を解除するＰＦＭ比較器を有することを特徴とするスイッチング電源回路。