JP2015089167A - 昇降圧ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、それを用いた電子機器 - Google Patents

Abstract

【課題】昇降圧ＤＣ／ＤＣコンバータの出力電圧のリップルを低減する。【解決手段】ＰＦＭコントローラ２１０は、軽負荷状態において、第１スイッチＭ１から第４スイッチＭ４の状態を指示する。ＰＦＭコントローラ２１０は、（ａ）降圧モード、（ｂ）昇圧モード、（ｃ）昇降圧モードが切りかえ可能であり、かつ昇降圧モードにおいて、（ｃ−１）第１スイッチＭ１がオン、第２スイッチＭ２がオフ、第３スイッチＭ３がオン、第４スイッチＭ４がオフとなる第１状態、（ｃ−２）第１スイッチＭ１がオフ、第２スイッチＭ２がオン、第３スイッチＭ３がオフ、第４スイッチＭ４がオンとなる第２状態、（ｃ−３）第１スイッチＭ１がオフ、第２スイッチＭ２がオフ、第３スイッチＭ３がオフ、第４スイッチＭ４がオフとなる第３状態、を順に繰り返すよう構成される。【選択図】図６

Description

本発明は、昇降圧ＤＣ／ＤＣコンバータに関する。

直流電圧を昇圧あるいは降圧するために、昇降圧ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が利用される。図１は、昇降圧型ＤＣ／ＤＣコンバータの回路図である。ＤＣ／ＤＣコンバータ１００ｒは、入力電圧Ｖ_ＩＮを昇圧または降圧することにより、その出力電圧Ｖ_ＯＵＴを所定の目標レベル（以下、目標電圧という）Ｖ_{ＯＵＴ＿ＲＥＦ}に安定化させる。

ＤＣ／ＤＣコンバータ１００ｒは、出力回路１０２およびその制御回路２００ｒを備える。出力回路１０２は、スイッチＭ１〜Ｍ４、インダクタＬ１および出力キャパシタＣ１を備える。制御回路２００ｒは、出力電圧Ｖ_ＯＵＴが目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}に近づくようにスイッチＭ１〜Ｍ４をスイッチングする。

ＤＣ／ＤＣコンバータ１００ｒは、降圧（Buck）モードと昇圧（Boost）モードが切りかえ可能に構成される。具体的にはＤＣ／ＤＣコンバータ１００ｒは、Ｖ_ＩＮ＞Ｖ_{ＯＵＴ＿ＲＥＦ}のとき降圧モード、Ｖ_ＩＮ＜Ｖ_{ＯＵＴ＿ＲＥＦ}のとき昇圧モードで動作する。また、ＤＣ／ＤＣコンバータ１００ｒは、出力ライン１０６に接続される負荷（不図示）に供給される負荷電流Ｉ_ＯＵＴの量に応じて、重負荷モード（ＰＷＭモードともいう）と軽負荷モード（ＰＦＭモード）が切りかえ可能となっている。つまりＤＣ／ＤＣコンバータ１００ｒは、重負荷降圧モード、重負荷昇圧モード、軽負荷降圧モード、軽負荷昇圧モード、の４つのモードで動作する。

制御回路２００ｒは、抵抗Ｒ１、Ｒ２、ＰＦＭコントローラ２１０、ＰＷＭコントローラ２２０、プリドライバ２３０、モードセレクタ２５０を備える。
抵抗Ｒ１、Ｒ２は、出力電圧Ｖ_ＯＵＴを分圧し、フィードバック電圧Ｖ_ＦＢを生成する。モードセレクタ２５０は、負荷電流Ｉ_ＯＵＴの量に応じて、軽負荷モードと重負荷モードを切りかえる。またモードセレクタ２５０は、入力電圧Ｖ_ＩＮと目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}の大小関係に応じて、昇圧モードと降圧モードを切りかえる。

始めに重負荷モードについて説明する。
ＰＷＭコントローラ２２０は、重負荷モードにおいてアクティブとなり、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦに近づくようにデューティ比が調節されるパルス信号Ｓ_ＰＷＭを生成する。

［重負荷降圧モード］
プリドライバ２３０は、重負荷降圧モードにおいて、スイッチＭ４をオン、スイッチＭ３をオフに固定した状態で、パルス信号Ｓ_ＰＷＭにもとづいてスイッチＭ１およびＭ２を相補的にスイッチングする。

図２（ａ）は、図１のＤＣ／ＤＣコンバータ１００ｒの重負荷降圧モードの動作波形図である。重負荷降圧モードでは、インダクタＬ１の一端ＬＸ１には、パルス信号Ｓ_ＰＷＭに応じたスイッチング電圧Ｖ_ＬＸ１が印加される。具体的にはパルス信号Ｓ_ＰＷＭがハイレベルのとき、スイッチＭ１がオン、スイッチＭ２がオフし、Ｖ_ＬＸ１＝Ｖ_ＩＮとなり、パルス信号Ｓ_ＰＷＭがローレベルのとき、スイッチＭ１がオフ、スイッチＭ２がオンし、Ｖ_ＬＸ１＝Ｖ_ＧＮＤとなる。重負荷降圧モードではスイッチＭ４が固定的にオンしているため、Ｖ_ＬＸ２≒Ｖ_ＯＵＴとなる。

［重負荷昇圧モード］
プリドライバ２３０は重負荷昇圧モードにおいて、スイッチＭ１をオン、スイッチＭ２をオフに固定した状態で、パルス信号Ｓ_ＰＷＭにもとづいてスイッチＭ３およびＭ４を相補的にスイッチングする。
図２（ｂ）は、図１のＤＣ／ＤＣコンバータ１００ｒの重負荷昇圧モードの動作波形図である。重負荷昇圧モードでは、スイッチＭ１が固定的にオンするため、インダクタＬ１の一端ＬＸ１には、入力電圧Ｖ_ＩＮが印加される。またインダクタＬ１の他端ＬＸ２には、パルス信号Ｓ_ＰＷＭに応じたスイッチング電圧Ｖ_ＬＸ２が印加される。具体的にはパルス信号Ｓ_ＰＷＭがハイレベルのとき、スイッチＭ３がオン、スイッチＭ４がオフし、Ｖ_ＬＸ２＝Ｖ_ＧＮＤとなり、パルス信号Ｓ_ＰＷＭがローレベルのとき、スイッチＭ３がオフ、スイッチＭ４がオンし、Ｖ_ＬＸ２＝Ｖ_ＯＵＴとなる。

続いて軽負荷モードについて説明する。

［軽負荷降圧モード］
ＰＦＭコントローラ２１０は、軽負荷モードにおいてアクティブとなる。
軽負荷降圧モードでは、スイッチＭ３がオフ、スイッチＭ４がオンに固定された状態にて、（i）スイッチＭ１がオン、スイッチＭ２がオフの第１状態φ１、（ii）スイッチＭ１がオフ、スイッチＭ２がオンの第２状態φ２、（iii）スイッチＭ１、Ｍ２がともにオフする第３状態（ハイインピーダンス状態）φ３、を順に繰り返す。

［軽負荷昇圧モード］
また軽負荷昇圧モードでは、スイッチＭ１がオン、スイッチＭ２がオフに固定された状態にて、（i）スイッチＭ３がオン、スイッチＭ４がオフの第１状態φ１、（ii）スイッチＭ３がオフ、スイッチＭ４がオンの第２状態φ２、（iii）スイッチＭ３、Ｍ４がともにオフする第３状態φ３、を順に繰り返す。

ＰＦＭコントローラ２１０は、コンパレータ２１２およびロジック部２１４を含む。ロジック部２１４は、コンパレータ２１２の出力および図示しない電流検出回路からの信号にもとづき、第１状態φ１、第２状態φ２、第３状態φ３を切りかえる。

コンパレータ２１２は、第３状態φ３においてフィードバック電圧Ｖ_ＦＢを基準電圧Ｖ_ＲＥＦと比較し、Ｖ_ＦＢ＜Ｖ_ＲＥＦとなると、オン信号Ｓ１をアサートする。オン信号Ｓ１がアサートされると、ロジック部２１４は、プリドライバ２３０を第１状態φ１に遷移させる。

第１状態φ１においてインダクタＬ１に流れるコイル電流Ｉ_Ｌが時間とともに増大する。ＰＦＭコントローラ２１０は、コイル電流Ｉ_Ｌが所定のピーク値Ｉ_ＰＥＡＫに達すると、プリドライバ２３０を第２状態φ２に遷移させる。第２状態φ２では、コイル電流Ｉ_Ｌが時間ともに減少する。そしてＰＦＭコントローラ２１０は、コイル電流Ｉ_Ｌが実質的にゼロとなると、プリドライバ２３０を第３状態φ３に遷移させる。第３状態φ３において、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦまで低下すると、ＰＦＭコントローラ２１０はプリドライバ２３０を第１状態φ１に遷移させる。

図３（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータ１００ｒの軽負荷降圧モードおよび軽負荷昇圧モードの動作波形図である。

特開２０１２−１０５７９号公報 特開２０１２−１２５１０７号公報

本発明者は、図１のＤＣ／ＤＣコンバータ１００ｒについて検討した結果、以下の課題を認識するに至った。

軽負荷モードでは、図３（ａ）、（ｂ）に示すように、出力キャパシタＣ１が充電され出力電圧Ｖ_ＯＵＴが上昇する状態と、出力キャパシタＣ１が負荷電流Ｉ_ＯＵＴにより放電され、出力電圧Ｖ_ＯＵＴが低下する状態と、を繰り返す間欠動作を行う。これによりスイッチング周波数が低下し、スイッチング損失を低減することができるが、出力電圧Ｖ_ＯＵＴにはリップル電圧Ｖ_ＲＩＰが重畳される。

図４は、図１のＤＣ／ＤＣコンバータ１００ｒの軽負荷モードにおける、目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}と入力電圧Ｖ_ＩＮの差分と、出力電圧Ｖ_ＯＵＴのリップルＶ_ＲＩＰとの関係を示す図である。Ｖ_ＩＮ＞Ｖ_{ＯＵＴ＿ＲＥＦ}のとき降圧モード、Ｖ_ＩＮ＜Ｖ_{ＯＵＴ＿ＲＥＦ}のとき昇圧モードとなる。

図４に示すように、降圧モード、昇圧モードいずれの場合においても、Ｖ_{ＯＵＴ＿ＲＥＦ}とＶ_ＩＮの差分がゼロに近づくにしたがい、リップル電圧Ｖ_ＲＩＰが増大する。

なおこの問題を、当業者の一般的な認識と捕らえてはならず、本発明者が独自に認識したものである。また、この問題は、第１状態φ１の長さを固定時間とするＰＦＭコントローラ２１０においても同様に生じうる。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、昇降圧ＤＣ／ＤＣコンバータにおける出力電圧のリップルの低減にある。

本発明のある態様は、昇降圧ＤＣ／ＤＣコンバータの制御回路に関する。昇降圧ＤＣ／ＤＣコンバータは、インダクタと、入力電圧が供給される入力ラインと、負荷が接続され、出力電圧が発生する出力ラインと、インダクタの一端と入力ラインの間に設けられた第１スイッチと、インダクタの一端と接地ラインの間に設けられた第２スイッチと、インダクタの他端と接地ラインの間に設けられた第３スイッチと、インダクタの他端と出力ラインの間に設けられた第４スイッチと、出力ラインと接続される出力キャパシタと、を含む。制御回路は、軽負荷状態において、第１スイッチから第４スイッチの状態を指示する第１コントローラと、軽負荷状態において、第１コントローラからの指示にもとづいて第１スイッチから第４スイッチの状態を制御するプリドライバと、を備える。第１コントローラは、（ａ）降圧モード、（ｂ）昇圧モード、（ｃ）昇降圧モードが切りかえ可能であり、かつ昇降圧モードにおいて、（ｃ−１）第１スイッチがオン、第２スイッチがオフ、第３スイッチがオン、第４スイッチがオフとなる第１状態、（ｃ−２）第１スイッチがオフ、第２スイッチがオン、第３スイッチがオフ、第４スイッチがオンとなる第２状態、（ｃ−３）第１スイッチがオフ、第２スイッチがオフ、第３スイッチがオフ、第４スイッチがオフとなる第３状態、を順に繰り返すよう構成される。

この態様によると、入力電圧と出力電圧の目標レベルが近い状態において、昇降圧モードで動作させることにより、出力電圧に重畳されるリップルを低減することができる。

第１コントローラは、入力電圧が出力電圧の目標レベルより高く設定された第１しきい値より高いとき降圧モードに、入力電圧が出力電圧の目標レベルより低く設定された第２しきい値より低いとき、昇圧モードで、入力電圧が第２しきい値より高く第１しきい値より低いとき、昇降圧モードとなってもよい。

第１コントローラは、第３状態において出力電圧に応じたフィードバック電圧を所定の基準電圧と比較し、フィードバック電圧が基準電圧より低くなるとアサートされるオン信号を生成するコンパレータと、第１状態において、インダクタに流れるコイル電流がピーク電流に達するとアサートされるピーク電流検出信号を生成するピーク電流検出回路と、第２状態においてコイル電流が実質的にゼロとなるとアサートされるゼロ電流検出信号を生成するゼロ電流検出回路と、第１状態においてピーク電流検出信号がアサートされると第２状態に遷移し、第２状態においてゼロ電流検出信号がアサートされると第３状態に遷移し、第３状態においてオン信号がアサートされると第１状態に遷移するロジック部と、を含んでもよい。

ロジック部は、オン信号がアサートされると第１レベルとなり、ピーク電流検出信号がアサートされると第２レベルとなる第１制御信号を生成する第１フリップフロップと、ゼロ電流検出信号がアサートされると第１レベルとなり、第１制御信号がアサートされると第２レベルとなる第２制御信号を生成する第２フリップフロップと、を含んでもよい。

ピーク電流検出回路は、コイル電流をピーク電流と比較し、比較結果にもとづいてピーク電流検出信号をアサートするよう構成されてもよい。
ピーク電流検出回路は、第１状態が所定時間経過すると、ピーク電流検出信号をアサートするよう構成されてもよい。

第１コントローラは、昇降圧モードにおいて、（ｃ−４）第１状態と第２状態の間に、インダクタの一端と他端に実質的に同電位を印加する第４状態を挿入してもよい。
これにより、昇降圧モードの効率を改善することができる。

第４状態において、第１スイッチはオン、第２スイッチはオフ、第３スイッチはオフ、第４スイッチはオンとなってもよい。

第１コントローラは、第３状態において出力電圧に応じたフィードバック電圧を所定の基準電圧と比較し、フィードバック電圧が基準電圧より低くなるとアサートされるオン信号を生成するコンパレータと、第１状態において、インダクタに流れるコイル電流がピーク電流に達するとアサートされるピーク電流検出信号を生成するピーク電流検出回路と、第２状態においてコイル電流が実質的にゼロとなるとアサートされるゼロ電流検出信号を生成するゼロ電流検出回路と、第１状態においてピーク電流検出信号がアサートされると第４状態に遷移し、第４状態においてオン信号がネゲートされると第２状態に遷移し、第２状態においてゼロ電流検出信号がアサートされると第３状態に遷移し、第３状態においてオン信号がアサートされると第１状態に遷移するロジック部と、を含んでもよい。

ロジック部は、オン信号がアサートされると第１レベルとなり、ピーク電流検出信号がアサートされると第２レベルとなる第１制御信号を生成する第１フリップフロップと、ゼロ電流検出信号がアサートされると第１レベルとなり、第１制御信号がアサートされると第２レベルとなる第２制御信号を生成する第２フリップフロップと、第１制御信号が第１レベルであり、またはオン信号がアサートされるとき第１レベルとなり、それ以外のときに第２レベルとなる第３制御信号を生成する論理ゲートと、を含んでもよい。

ピーク電流検出回路は、コイル電流をピーク電流と比較し、比較結果にもとづいてピーク電流検出信号をアサートするよう構成されてもよい。
ピーク電流検出回路は、第１状態が所定時間経過すると、ピーク電流検出信号をアサートするよう構成されてもよい。

重負荷状態において、第１スイッチから第４スイッチの状態を指示する第２コントローラをさらに備えてもよい。プリドライバは、重負荷状態において、第２コントローラからの指示にもとづいて第１スイッチから第４スイッチの状態を制御するよう構成されてもよい。

第２コントローラは、（ｄ）降圧モード、（ｅ）昇圧モード、（ｆ）昇降圧モードが切りかえ可能であり、かつ昇降圧モードにおいて、（ｆ−１）第１スイッチがオン、第２スイッチがオフ、第３スイッチがオフ、第４スイッチがオンとなる第５状態、（ｆ−２）第１スイッチがオン、第２スイッチがオフ、第３スイッチがオン、第４スイッチがオフとなる第６状態、（ｆ−３）第１スイッチがオン、第２スイッチがオフ、第３スイッチがオフ、第４スイッチがオンとなる第７状態、（ｆ−４）第１スイッチがオフ、第２スイッチがオン、第３スイッチがオフ、第４スイッチがオンとなる第８状態、を順に繰り返すよう構成されてもよい。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、昇降圧ＤＣ／ＤＣコンバータに関する。昇降圧ＤＣ／ＤＣコンバータは、インダクタと、入力電圧が供給される入力ラインと、負荷が接続され、出力電圧が発生する出力ラインと、インダクタの一端と入力ラインの間に設けられた第１スイッチと、インダクタの一端と接地ラインの間に設けられた第２スイッチと、インダクタの他端と接地ラインの間に設けられた第３スイッチと、インダクタの他端と出力ラインの間に設けられた第４スイッチと、出力ラインと接続される出力キャパシタと、第１スイッチから第４スイッチを制御する上述のいずれかの制御回路と、を備える。

本発明の別の態様は電子機器に関する。電子機器は、電池と、その入力ラインに電池の電圧を受ける上述の昇降圧ＤＣ／ＤＣコンバータと、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、昇降圧ＤＣ／ＤＣコンバータの出力電圧のリップルを低減できる。

昇降圧型ＤＣ／ＤＣコンバータの回路図である。 図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータの重負荷降圧モードおよび重負荷昇圧モードの動作波形図である。 図３（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータの軽負荷降圧モードおよび軽負荷昇圧モードの動作波形図である。 図１のＤＣ／ＤＣコンバータの軽負荷モードにおける、目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}と入力電圧Ｖ_ＩＮの差分と、出力電圧Ｖ_ＯＵＴのリップルＶ_ＲＩＰとの関係を示す図である。 第１の実施の形態に係る昇降圧ＤＣ／ＤＣコンバータの構成を示す回路図である。 図６（ａ）、（ｂ）は、図５のＤＣ／ＤＣコンバータの軽負荷昇降圧モードおよび重負荷昇降圧モードの動作波形図である。 図５のＤＣ／ＤＣコンバータの軽負荷モードにおける、目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}と入力電圧Ｖ_ＩＮの差分と、出力電圧Ｖ_ＯＵＴのリップルＶ_ＲＩＰとの関係を示す図である。 図５のＤＣ／ＤＣコンバータの具体的な構成例を示す回路図である。 図８のＤＣ／ＤＣコンバータの動作波形図である。 第２の実施の形態における軽負荷昇降圧モードの動作波形図である。 第１の実施の形態と第２実施の形態それぞれにおける効率を示す図である。 第２の実施の形態に係るＤＣ／ＤＣコンバータの具体的な構成例を示す回路図である。 図１２のＤＣ／ＤＣコンバータの動作波形図である。 ＤＣ／ＤＣコンバータを用いた電子機器の一例を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図５は、第１の実施の形態に係る昇降圧ＤＣ／ＤＣコンバータ（以下、単にＤＣ／ＤＣコンバータともいう）１００の構成を示す回路図である。ＤＣ／ＤＣコンバータ１００は、入力ライン１０４に入力された入力電圧Ｖ_ＩＮを降圧または昇圧し、所定の目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}に安定化された出力電圧Ｖ_ＯＵＴを、出力ライン１０６に接続される負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ１００は、出力回路１０２および制御回路２００を備える。出力回路１０２は、第１スイッチＭ１、第２スイッチＭ２、第３スイッチＭ３、第４スイッチＭ４、インダクタＬ１、出力キャパシタＣ１を含む。出力回路１０２の回路トポロジーは、一般的な昇降圧スイッチングレギュレータのそれと同様である。

制御回路２００は、フィードバック（ＦＢ）端子、２つのスイッチング端子ＬＸ１、ＬＸ２、接地（ＧＮＤ）端子、入力（ＩＮ）端子、出力（ＯＵＴ）端子を有する。

本実施の形態において、第１スイッチＭ１〜第４スイッチＭ４は、制御回路２００に一体集積化されている。
ＩＮ端子は入力ライン１０４と接続され、入力電圧Ｖ_ＩＮが供給される。ＬＸ１端子は、インダクタＬ１の一端と接続され、ＬＸ２端子は、インダクタＬ１の他端と接続される。ＯＵＴ端子は出力ライン１０６と接続される。出力ライン１０６には、出力キャパシタＣ１が接続される。ＧＮＤ端子は接地ライン１０８を介して接地される。

第１スイッチＭ１は、ＩＮ端子とＬＸ１端子の間に設けられる。第２スイッチＭ２は、ＬＸ２端子とＧＮＤ端子の間に設けられる。第３スイッチＭ３は、ＬＸ２端子とＧＮＤ端子の間に設けられる。第４スイッチＭ４は、ＬＸ２端子とＯＵＴ端子の間に設けられる。

制御回路２００は、第１スイッチＭ１〜第４スイッチＭ４に加えて、第１コントローラ（ＰＦＭコントローラともいう）２１０、第２コントローラ（ＰＷＭコントローラ）２２０、プリドライバ２３０、モードセレクタ２５０、軽負荷検出部２５２、昇降圧セレクタ２５４を備える。

制御回路２００は、軽負荷モードと重負荷モードが切りかえ可能となっている。軽負荷検出部２５２は、負荷電流Ｉ_ＯＵＴが小さな軽負荷状態を検出する。軽負荷検出部２５２の構成は特に限定されず、公知技術を用いればよい。たとえば軽負荷検出部２５２は、負荷電流Ｉ_ＯＵＴを所定のしきい値と比較することにより軽負荷状態を検出してもよい。あるいは軽負荷検出部２５２は、出力ライン１０６に接続される負荷から、軽負荷状態を示す通知信号を受け、当該通知信号にもとづいて軽負荷状態を検出してもよい。

また制御回路２００は、（ａ）降圧モード、（ｂ）昇圧モードに加えて、（ｃ）昇降圧モードが切りかえ可能に構成される。（ａ）降圧モード、（ｂ）昇圧モードについては、図１〜図３を参照して説明した通りである。

昇降圧セレクタ２５４は、入力電圧Ｖ_ＩＮと目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}の関係にもとづいて、（ａ）降圧モード、（ｂ）昇圧モード、（ｃ）昇降圧モードのうちひとつを選択する。

たとえば昇降圧セレクタ２５４には、目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}より高い第１しきい値Ｖ_ＴＨ１＝Ｖ_{ＯＵＴ＿ＲＥＦ}＋ΔＶ１、目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}より低い第２しきい値Ｖ_ＴＨ２＝Ｖ_{ＯＵＴ＿ＲＥＦ}−ΔＶ２が設定されている。昇降圧セレクタ２５４は、Ｖ_ＩＮ＞Ｖ_ＴＨ１のとき、降圧モードを選択し、Ｖ_ＩＮ＜Ｖ_ＴＨ２のとき昇圧モードを選択し、Ｖ_ＴＨ２＜Ｖ_ＩＮ＜Ｖ_ＴＨ１のとき昇降圧モードを選択する。

モードセレクタ２５０は、軽負荷検出部２５２および昇降圧セレクタ２５４により設定されたモードにもとづいて、ＰＦＭコントローラ２１０、ＰＷＭコントローラ２２０、プリドライバ２３０を制御する。

はじめに、軽負荷モードについて説明する。
本実施の形態に係るＤＣ／ＤＣコンバータ１００は、軽負荷状態において、以下の３つのモードのいずれかで動作する。
・軽負荷降圧モード
・軽負荷昇圧モード
・軽負荷昇降圧モード

ＰＦＭコントローラ２１０は軽負荷モードにおいてアクティブとなり、第１スイッチＭ１から第４スイッチＭ４の状態を指示する。プリドライバ２３０は、軽負荷モードにおいて、ＰＦＭコントローラ２１０からの指示にもとづいて第１スイッチＭ１から第４スイッチＭ４の状態を制御する。

ＰＦＭコントローラ２１０は、（ａ）軽負荷降圧モード、（ｂ）軽負荷昇圧モードに加えて、（ｃ）軽負荷昇降圧モードが切りかえ可能に構成される。（ａ）軽負荷降圧モード、（ｂ）軽負荷昇圧モードについては、図１〜図３を参照して説明した通りである。

ＰＦＭコントローラ２１０は、（ｃ）軽負荷昇降圧モードにおいて、以下の状態φ１〜φ３を順に繰り返すよう構成される。なお、各状態の間には、いわゆるデッドタイムを挿入してもよい。
（ｃ−１）第１状態φ
第１スイッチＭ１＝オン
第２スイッチＭ２＝オフ
第３スイッチＭ３＝オン
第４スイッチＭ４＝オフ
（ｃ−２）第２状態φ２
第１スイッチＭ１＝オフ
第２スイッチＭ２＝オン
第３スイッチＭ３＝オフ
第４スイッチＭ４＝オン
（ｃ−３）第３状態φ３
第１スイッチＭ１＝オフ
第２スイッチＭ２＝オフ
第３スイッチＭ３＝オフ
第４スイッチＭ４＝オフ

続いて重負荷モードについて説明する。
本実施の形態に係るＤＣ／ＤＣコンバータ１００は、重負荷状態において、以下の３つのモードのいずれかで動作する。
・重負荷降圧モード
・重負荷昇圧モード
・重負荷昇降圧モード

ＰＷＭコントローラ２２０は重負荷モードにおいてアクティブとなり、第１スイッチＭ１から第４スイッチＭ４の状態を指示する。プリドライバ２３０は、重負荷モードにおいて、ＰＷＭコントローラ２２０からの指示にもとづいて第１スイッチＭ１から第４スイッチＭ４の状態を制御する。

ＰＷＭコントローラ２２０は、（ｄ）重負荷降圧モード、（ｅ）重負荷昇圧モードに加えて、（ｆ）重負荷昇降圧モードが切りかえ可能に構成される。（ｄ）重負荷降圧モード、（ｅ）重負荷昇圧モードについては、図１〜図３を参照して説明した通りである。

ＰＷＭコントローラ２２０は、（ｆ）重負荷昇降圧モードにおいて、以下の状態φ５〜φ８を順に繰り返すよう構成される。
（ｆ−１） 第５状態φ５
第１スイッチＭ１＝オン
第２スイッチＭ２＝オフ
第３スイッチＭ３＝オフ
第４スイッチＭ４＝オン
（ｆ−２） 第６状態φ６
第１スイッチＭ１＝オン
第２スイッチＭ２＝オフ
第３スイッチＭ３＝オン
第４スイッチＭ４＝オフ
（ｆ−３） 第７状態φ７
第１スイッチＭ１＝オン
第２スイッチＭ２＝オフ
第３スイッチＭ３＝オフ
第４スイッチＭ４＝オン
（ｆ−４） 第８状態φ８
第１スイッチＭ１＝オフ
第２スイッチＭ２＝オン
第３スイッチＭ３＝オフ
第４スイッチＭ４＝オン

以上が図５のＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。
図６（ａ）、（ｂ）は、図５のＤＣ／ＤＣコンバータ１００の軽負荷昇降圧モードおよび重負荷昇降圧モードの動作波形図である。

軽負荷昇降圧モードにおける端子電圧Ｖ_ＬＸ１は、図３（ａ）に示す降圧モードの端子電圧Ｖ_ＬＸ１と同じであり、昇降圧モードにおける端子電圧Ｖ_ＬＸ２は、図３（ｂ）に示す昇圧モードの端子電圧Ｖ_ＬＸ１と同じである。

図７は、図５のＤＣ／ＤＣコンバータ１００の軽負荷モードにおける、目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}と入力電圧Ｖ_ＩＮの差分と、出力電圧Ｖ_ＯＵＴのリップルＶ_ＲＩＰとの関係を示す図である。図７には比較のために、図４のリップル電圧Ｖ_ＲＩＰが破線で示される。ＤＣ／ＤＣコンバータ１００は、入力電圧Ｖ_ＩＮと目標電圧Ｖ_{ＯＵＴ＿ＲＥＦ}が等しい状況において、軽負荷昇降圧モードで動作する。以上がＤＣ／ＤＣコンバータ１００の動作である。

実施の形態に係るＤＣ／ＤＣコンバータ１００によれば、Ｖ_{ＯＵＴ＿ＲＥＦ}≒Ｖ_ＩＮの状態において昇降圧モードで動作させることにより、リップルＶ_ＲＩＰを低減することができる。

続いて、ＤＣ／ＤＣコンバータ１００の具体的な構成例を説明する。

図８は、図５のＤＣ／ＤＣコンバータ１００の具体的な構成例を示す回路図である。図８にはＰＷＭコントローラ２２０は省略されている。

ＰＦＭコントローラ２１０は、コンパレータ２１２、ロジック部２１４、ピーク電流検出回路２４０、ゼロ電流検出回路２４２を備える。コンパレータ２１２は、第３状態φ３において出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを所定の基準電圧Ｖ_ＲＥＦと比較し、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦより低くなるとアサート（たとえばハイレベル）されるオン信号Ｓ１を生成する。

ピーク電流検出回路２４０は、第１状態φ１において、インダクタＬ１に流れるコイル電流Ｉ_Ｌがピーク電流Ｉ_ＰＥＡＫに達するとアサート（たとえばハイレベル）されるピーク電流検出信号Ｓ２を生成する。たとえばピーク電流検出回路２４０は、第１スイッチＭ１のドレインソース間電圧（電圧降下）を所定のしきい値電圧と比較することにより、Ｉ_ＬとＩ_ＰＥＡＫを比較してもよい。

ゼロ電流検出回路２４２は、第２状態φ２においてコイル電流Ｉ_Ｌが実質的にゼロとなるとアサート（たとえばハイレベル）されるゼロ電流検出信号Ｓ３を生成する。ゼロ電流検出回路２４２は、第２スイッチＭ２の電圧降下にもとづいてコイル電流Ｉ_Ｌが実質的にゼロとなったことを検出する降圧用のゼロ電流検出回路２４２ａと、第３スイッチＭ３の電圧降下にもとづいてコイル電流Ｉ_Ｌが実質的にゼロとなったことを検出する昇圧用のゼロ電流検出回路２４２ｂと、を含む。

なお、ピーク電流検出回路２４０およびゼロ電流検出回路２４２の構成は特に限定されない。たとえばコイル電流Ｉ_Ｌの経路上に既知の検出抵抗を挿入し、検出抵抗の電圧降下を利用してもよい。

ロジック部２１４は、第１状態φ１においてピーク電流検出信号Ｓ２がアサートされると第２状態φ２に遷移し、第２状態φ２においてゼロ電流検出信号Ｓ３がアサートされると第３状態φ３に遷移し、第３状態φ３においてオン信号Ｓ１がアサートされると第１状態φ１に遷移する。

ロジック部２１４は、第１フリップフロップ２１６、インバータ２１７、第２フリップフロップ２１８、ＯＲゲート２１９を含む。

第１フリップフロップ２１６は、オン信号Ｓ１がアサートされると第１レベル（ハイレベル）となり、ピーク電流検出信号Ｓ２がアサートされると第２レベル（ローレベル）となる第１制御信号Ｓ_ＣＮＴ１を生成する。たとえば第１フリップフロップ２１６は、Ｄフリップフロップであり、その入力Ｄにはハイレベル電圧Ｖ_Ｈが、そのクロック端子ＣＫにはオン信号Ｓ１が、そのリセット端子（反転論理）には、インバータ２１７により反転されたピーク電流検出信号Ｓ２が入力される。

ＯＲゲート２１９は、ゼロ電流検出信号Ｓ３ａ、Ｓ３ｂの論理和Ｓ３を生成する。第２フリップフロップ２１８は、ゼロ電流検出信号Ｓ３がアサートされると第１レベル（ハイレベル）となり、第１制御信号Ｓ_ＣＮＴ１がアサートされると第２レベル（ローレベル）となる第２制御信号Ｓ_ＣＮＴ２を生成する。たとえば第２フリップフロップ２１８は、Ｄフリップフロップであり、その入力Ｄにはハイレベル電圧Ｖ_Ｈが、そのクロック端子ＣＫにはゼロ電流検出信号Ｓ３が、そのリセット端子（反転論理）には、第１制御信号Ｓ_ＣＮＴ１が入力される。

ロジック部２１４は、２つの制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２の組み合わせにより、プリドライバ２３０の状態を指示する。なお各状態φ１〜φ３と、制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２の割り当ては限定されないが、一例を示す。
φ１： Ｓ_ＣＮＴ１＝Ｈ，Ｓ_ＣＮＴ２＝Ｌ
φ２： Ｓ_ＣＮＴ１＝Ｌ，Ｓ_ＣＮＴ２＝Ｌ
φ３： Ｓ_ＣＮＴ１＝Ｌ，Ｓ_ＣＮＴ２＝Ｈ

プリドライバ２３０は、制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２にもとづいて、第１スイッチＭ１〜第４スイッチＭ４を制御する。第４スイッチＭ４は、並列に接続されたＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴを含む。

たとえばプリドライバ２３０は、降圧用プリドライバ２３２、昇圧用プリドライバ２３４、昇圧用プリドライバ２３６を含む。降圧用プリドライバ２３２は、第１スイッチＭ１および第２スイッチＭ２を制御する。昇圧用プリドライバ２３４は、第３スイッチＭ３および第４スイッチＭ４ａを制御する。ＰＦＭコントローラ２１０は、降圧モードにおいてハイレベル、昇圧モードにおいてローレベルとなる制御信号Ｓ_ＣＮＴ４を生成する。昇圧用プリドライバ２３６は、制御信号Ｓ_ＣＮＴ４を受け、降圧モードにおいて第４スイッチＭ４ｂを固定的にオンし、昇圧モードにおいて第４スイッチＭ４ｂを固定的にオフする。

以上がＤＣ／ＤＣコンバータ１００の具体的な構成例である。続いてその動作を説明する。図９は、図８のＤＣ／ＤＣコンバータ１００の動作波形図である。

図８のＤＣ／ＤＣコンバータ１００によれば、軽負荷昇降圧モードにおいて、コイル電流Ｉ_Ｌのピークを維持しながら、各状態φ１〜φ３を制御することが可能となる。

（第２の実施の形態）
第１の実施の形態に係るＤＣ／ＤＣコンバータ１００によれば、Ｖ_ＩＮ≒Ｖ_ＯＵＴの状態で、軽負荷昇降圧モードで動作させることにより、出力電圧Ｖ_ＯＵＴのリップルを低減することができるが、その反面、効率が低下するという問題が生ずる。第２の実施の形態では、リップルを低減しつつ、効率を改善可能なＤＣ／ＤＣコンバータ１００について説明する。

第２の実施の形態に係るＤＣ／ＤＣコンバータ１００は、図５と同様に構成される。第２の実施の形態では、第１の実施の形態と比べて、軽負荷昇降圧モードの動作が異なっている。具体的には第２の実施の形態では、ＰＦＭコントローラ２１０は、軽負荷昇降圧モードにおいて、（ｃ−４）第１状態φ１と第２状態φ２の間に、インダクタＬ１の一端ＬＸ１と他端ＬＸ２に実質的に同電位を印加する第４状態φ４を挿入し、４つの状態φ１〜φ４を遷移する。

第４状態φ４において、各スイッチは以下の状態としてもよい。
（ｃ−４）第４状態φ４
第１スイッチＭ１＝オン
第２スイッチＭ２＝オフ
第３スイッチＭ３＝オフ
第４スイッチＭ４＝オン

図１０は、第２の実施の形態における軽負荷昇降圧モードの動作波形図である。第４状態φ４では、Ｖ_ＬＸ１≒Ｖ_ＩＮ、Ｖ_ＬＸ２≒Ｖ_ＯＵＴとなり、Ｖ_ＩＮ≒Ｖ_ＯＵＴのとき、インダクタＬ１の両端の電圧Ｖ_ＬＸ１、Ｖ_ＬＸ２が実質的に等しくなる。

図１１は、第１の実施の形態と第２実施の形態それぞれにおける効率を示す図である。（i）は第１の実施の形態の、（ii）は第２の実施の形態の効率を示す。図１１に示すように、軽負荷昇降圧モードにおいて、第４状態φ４を追加することにより、効率を改善することができる。

図１２は、第２の実施の形態に係るＤＣ／ＤＣコンバータ１００ａの具体的な構成例を示す回路図である。図１２の制御回路２００ａにはＰＷＭコントローラ２２０は省略されている。

ロジック部２１４ａは、第１状態φ１においてピーク電流検出信号Ｓ２がアサートされると第４状態φ４に遷移し、第４状態φ４においてオン信号Ｓ１がネゲートされると第２状態φ２に遷移し、第２状態φ２においてゼロ電流検出信号Ｓ３がアサートされると第３状態φ３に遷移し、第３状態φ３においてオン信号Ｓ１がアサートされると第１状態φ１に遷移する。

ロジック部２１４ａは、図８のロジック部２１４に加えて論理ゲート２１５を備える。論理ゲート２１５は、第１制御信号Ｓ_ＣＮＴ１が第１レベル（ハイレベル）であり、またはオン信号Ｓ１がアサート（ハイレベル）されるとき第１レベル（ハイレベル）となり、それ以外のときに第２レベル（ローレベル）となる第３制御信号Ｓ_ＣＮＴ３を生成する。たとえば論理ゲート２１５は、Ｓ_ＣＮＴ１とＳ１の論理和を生成するＯＲゲートであってもよい。

ロジック部２１４ａは、３つの制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２、Ｓ_ＣＮＴ３の組み合わせにより、プリドライバ２３０の状態を指示する。なお各状態φ１〜φ４と、制御信号Ｓ_ＣＮＴ１〜Ｓ_ＣＮＴ３の割り当ては限定されないが、一例を示す。
φ１： Ｓ_ＣＮＴ１＝Ｈ，Ｓ_ＣＮＴ２＝Ｌ，Ｓ_ＣＮＴ３＝Ｈ
φ４： Ｓ_ＣＮＴ１＝Ｌ，Ｓ_ＣＮＴ２＝Ｌ，Ｓ_ＣＮＴ３＝Ｈ
φ２： Ｓ_ＣＮＴ１＝Ｌ，Ｓ_ＣＮＴ２＝Ｌ，Ｓ_ＣＮＴ３＝Ｌ
φ３： Ｓ_ＣＮＴ１＝Ｌ，Ｓ_ＣＮＴ２＝Ｈ，Ｓ_ＣＮＴ３＝Ｌ

降圧用プリドライバ２３２は、Ｓ_ＣＮＴ２およびＳ_ＣＮＴ３にもとづいて第１スイッチＭ１、第２スイッチＭ２を制御し、昇圧用プリドライバ２３４は、Ｓ_ＣＮＴ１およびＳ_ＣＮＴ２にもとづいて第３スイッチＭ３、第４スイッチＭ４を制御する。

以上が第２の実施の形態に係るＤＣ／ＤＣコンバータ１００ａの具体的な構成例である。続いてその動作を説明する。図１３は、図１２のＤＣ／ＤＣコンバータ１００ａの動作波形図である。

図１３に示すように、第４状態φ４において、インダクタＬ１の両端が実質的に同電位となることにより、第４状態φ４の間、コイル電流Ｉ_Ｌが一定に維持される。第２の実施の形態では、第４状態φ４を挿入することにより、第１の実施の形態と比べてピーク電流Ｉ_ＰＥＡＫを維持しつつ、１回のスイッチング動作により出力キャパシタＣ１に供給される電荷量を増やすことができる。これにより、第１の実施の形態に比べて第３状態φ３を長くとることができ、スイッチング周波数を低下させ、効率を高めることができる。

続いて、ＤＣ／ＤＣコンバータ１００の用途を説明する。図１４は、ＤＣ／ＤＣコンバータ１００を用いた電子機器７００の一例を示す図である。電子機器７００は、たとえば、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、ＰＤＡ（Personal Digital Assistant）、ポータブルオーディオプレイヤなどの電池駆動型デバイスである。電子機器７００は、筐体７０２、電池７０４、マイクロプロセッサ７０６およびＤＣ／ＤＣコンバータ１００を備える。ＤＣ／ＤＣコンバータ１００は、その入力ライン１０４に電池７０４からの電池電圧Ｖ_ＢＡＴを受け、出力ライン１０６に接続されるマイクロプロセッサ７０６に、出力電圧Ｖ_ＯＵＴを供給する

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
実施の形態では、ピーク電流検出回路２４０は、第１スイッチＭ１に流れる電流Ｉ_Ｌが所定のピーク電流Ｉ_ＰＥＡＫに達すると、ピーク電流検出信号Ｓ２をアサートする場合を説明したが、ピーク電流検出回路２４０の機能はこれには限定されない。たとえばピーク電流検出回路２４０は、第１状態φ１が所定時間経過すると、ピーク電流検出信号Ｓ２をアサートするよう構成されてもよい。この場合のピーク電流検出回路２４０は、アナログあるいはデジタルのタイマー回路あるいは遅延回路で構成でき、公知の技術を用いればよい。

（第２の変形例）
第２の実施の形態において、オン信号Ｓ１がネゲートされたことを契機として、第４状態φ４から第２状態φ２に遷移する場合を説明したが本発明はそれには限定されない。たとえば第４状態φ４の長さを、所定の時間に固定してもよい。

（第３の変形例）
ＤＣ／ＤＣコンバータ１００の負荷は、マイクロプロセッサの他、液晶ドライバ、別の電源回路、その他アナログ回路、デジタル回路であってもよい。またＤＣ／ＤＣコンバータ１００は、電池を充電する充電回路に利用することもできる。

（第４の変形例）
第１スイッチＭ１〜第４スイッチＭ４は、ディスクリート素子であってもよく、制御回路２００に外付けされてもよい。

（第５の変形例）
実施の形態で説明した、各信号のアサート、ネゲートと、ハイレベル、ローレベルの対応関係は一例であり、当業者であれば任意の組み合わせで設計することができる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…ＤＣ／ＤＣコンバータ、１０２…出力回路、１０４…入力ライン、１０６…出力ライン、Ｍ１…第１スイッチ、Ｍ２…第２スイッチ、Ｍ３…第３スイッチ、Ｍ４…第４スイッチ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、２００…制御回路、２１０…ＰＦＭコントローラ、２１２…コンパレータ、２１４…ロジック部、２１６…第１フリップフロップ、２１７…インバータ、２１８…第２フリップフロップ、２１９…ＯＲゲート、２２０…ＰＷＭコントローラ、２１５…論理ゲート、２３０…プリドライバ、２３２…降圧用プリドライバ、２３４，２３６…昇圧用プリドライバ、２４０…ピーク電流検出回路、２４２…ゼロ電流検出回路、２５０…モードセレクタ、２５２…軽負荷検出部、２５４…昇降圧セレクタ、Ｓ１…オン信号、Ｓ２…ピーク電流検出信号、Ｓ３…ゼロ電流検出信号、７００…電子機器、７０２…筐体、７０４…電池、７０６…マイクロプロセッサ。

Claims (21)

1. 昇降圧ＤＣ／ＤＣコンバータの制御回路であって、
   前記昇降圧ＤＣ／ＤＣコンバータは、
   インダクタと、
   入力電圧が供給される入力ラインと、
   負荷が接続され、出力電圧が発生する出力ラインと、
   前記インダクタの一端と前記入力ラインの間に設けられた第１スイッチと、
   前記インダクタの一端と接地ラインの間に設けられた第２スイッチと、
   前記インダクタの他端と接地ラインの間に設けられた第３スイッチと、
   前記インダクタの他端と出力ラインの間に設けられた第４スイッチと、
   前記出力ラインと接続される出力キャパシタと、を含み、
   前記制御回路は、
   軽負荷状態において、前記第１スイッチから前記第４スイッチの状態を指示する第１コントローラと、
   前記軽負荷状態において、前記第１コントローラからの指示にもとづいて前記第１スイッチから前記第４スイッチの状態を制御するプリドライバと、
   を備え、
   前記第１コントローラは、（ａ）降圧モード、（ｂ）昇圧モード、（ｃ）昇降圧モードが切りかえ可能であり、かつ前記昇降圧モードにおいて、
   （ｃ−１）前記第１スイッチがオン、前記第２スイッチがオフ、前記第３スイッチがオン、前記第４スイッチがオフとなる第１状態、
   （ｃ−２）前記第１スイッチがオフ、前記第２スイッチがオン、前記第３スイッチがオフ、前記第４スイッチがオンとなる第２状態、
   （ｃ−３）前記第１スイッチがオフ、前記第２スイッチがオフ、前記第３スイッチがオフ、前記第４スイッチがオフとなる第３状態、
   を順に繰り返すよう構成されることを特徴とする制御回路。
2. 前記第１コントローラは、前記入力電圧が前記出力電圧の目標レベルより高く設定された第１しきい値より高いとき前記降圧モードに、前記入力電圧が前記出力電圧の目標レベルより低く設定された第２しきい値より低いとき、前記昇圧モードで、前記入力電圧が前記第２しきい値より高く前記第１しきい値より低いとき、前記昇降圧モードとなることを特徴とする請求項１に記載の制御回路。
3. 前記第１コントローラは、
   前記第３状態において前記出力電圧に応じたフィードバック電圧を所定の基準電圧と比較し、前記フィードバック電圧が前記基準電圧より低くなるとアサートされるオン信号を生成するコンパレータと、
   前記第１状態において、前記インダクタに流れるコイル電流がピーク電流に達するとアサートされるピーク電流検出信号を生成するピーク電流検出回路と、
   前記第２状態において前記コイル電流が実質的にゼロとなるとアサートされるゼロ電流検出信号を生成するゼロ電流検出回路と、
   前記第１状態において前記ピーク電流検出信号がアサートされると前記第２状態に遷移し、前記第２状態において前記ゼロ電流検出信号がアサートされると前記第３状態に遷移し、前記第３状態において前記オン信号がアサートされると前記第１状態に遷移するロジック部と、
   を含むことを特徴とする請求項１または２に記載の制御回路。
4. 前記ロジック部は、
   前記オン信号がアサートされると第１レベルとなり、前記ピーク電流検出信号がアサートされると第２レベルとなる第１制御信号を生成する第１フリップフロップと、
   前記ゼロ電流検出信号がアサートされると第１レベルとなり、前記第１制御信号がアサートされると第２レベルとなる第２制御信号を生成する第２フリップフロップと、
   を含むことを特徴とする請求項３に記載の制御回路。
5. 前記ピーク電流検出回路は、前記コイル電流を前記ピーク電流と比較し、比較結果にもとづいて前記ピーク電流検出信号をアサートするよう構成されることを特徴とする請求項３または４に記載の制御回路。
6. 前記ピーク電流検出回路は、前記第１状態が所定時間経過すると、前記ピーク電流検出信号をアサートするよう構成されることを特徴とする請求項３または４に記載の制御回路。
7. 前記第１コントローラは、前記昇降圧モードにおいて、（ｃ−４）前記第１状態と前記第２状態の間に、前記インダクタの前記一端と前記他端に実質的に同電位を印加する第４状態を挿入することを特徴とする請求項１から６のいずれかに記載の制御回路。
8. 前記第１コントローラは、前記昇降圧モードにおいて、（ｃ−４）前記第１状態と前記第２状態の間に、前記第１スイッチはオン、前記第２スイッチはオフ、前記第３スイッチはオフ、前記第４スイッチはオンとなる第４状態を挿入することを特徴とする請求項１から６のいずれかに記載の制御回路。
9. 前記第１コントローラは、
   前記第３状態において前記出力電圧に応じたフィードバック電圧を所定の基準電圧と比較し、前記フィードバック電圧が前記基準電圧より低くなるとアサートされるオン信号を生成するコンパレータと、
   前記第１状態において、前記インダクタに流れるコイル電流がピーク電流に達するとアサートされるピーク電流検出信号を生成するピーク電流検出回路と、
   前記第２状態において前記コイル電流が実質的にゼロとなるとアサートされるゼロ電流検出信号を生成するゼロ電流検出回路と、
   前記第１状態において前記ピーク電流検出信号がアサートされると前記第４状態に遷移し、前記第４状態において前記オン信号がネゲートされると前記第２状態に遷移し、前記第２状態において前記ゼロ電流検出信号がアサートされると前記第３状態に遷移し、前記第３状態において前記オン信号がアサートされると前記第１状態に遷移するロジック部と、
   を含むことを特徴とする請求項７または８に記載の制御回路。
10. 前記ロジック部は、
    前記オン信号がアサートされると第１レベルとなり、前記ピーク電流検出信号がアサートされると第２レベルとなる第１制御信号を生成する第１フリップフロップと、
    前記ゼロ電流検出信号がアサートされると第１レベルとなり、前記第１制御信号がアサートされると第２レベルとなる第２制御信号を生成する第２フリップフロップと、
    前記第１制御信号が前記第１レベルであり、または前記オン信号がアサートされるとき第１レベルとなり、それ以外のときに第２レベルとなる第３制御信号を生成する論理ゲートと、
    を含むことを特徴とする請求項９に記載の制御回路。
11. 前記ピーク電流検出回路は、前記コイル電流を前記ピーク電流と比較し、比較結果にもとづいて前記ピーク電流検出信号をアサートするよう構成されることを特徴とする請求項９または１０に記載の制御回路。
12. 前記ピーク電流検出回路は、前記第１状態が所定時間経過すると、前記ピーク電流検出信号をアサートするよう構成されることを特徴とする請求項９または１０に記載の制御回路。
13. 重負荷状態において、前記第１スイッチから前記第４スイッチの状態を指示する第２コントローラをさらに備え、
    前記プリドライバは、前記重負荷状態において、前記第２コントローラからの指示にもとづいて前記第１スイッチから前記第４スイッチの状態を制御するよう構成されることを特徴とする請求項１から１２のいずれかに記載の制御回路。
14. 前記第２コントローラは、（ｄ）降圧モード、（ｅ）昇圧モード、（ｆ）昇降圧モードが切りかえ可能であり、かつ前記昇降圧モードにおいて、
    （ｆ−１）前記第１スイッチがオン、前記第２スイッチがオフ、前記第３スイッチがオフ、前記第４スイッチがオンとなる第５状態、
    （ｆ−２）前記第１スイッチがオン、前記第２スイッチがオフ、前記第３スイッチがオン、前記第４スイッチがオフとなる第６状態、
    （ｆ−３）前記第１スイッチがオン、前記第２スイッチがオフ、前記第３スイッチがオフ、前記第４スイッチがオンとなる第７状態、
    （ｆ−４）前記第１スイッチがオフ、前記第２スイッチがオン、前記第３スイッチがオフ、前記第４スイッチがオンとなる第８状態、
    を順に繰り返すよう構成されることを特徴とする請求項１３に記載の制御回路。
15. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１４のいずれかに記載の制御回路。
16. 昇降圧ＤＣ／ＤＣコンバータであって、
    インダクタと、
    入力電圧が供給される入力ラインと、
    負荷が接続され、出力電圧が発生する出力ラインと、
    前記インダクタの一端と前記入力ラインの間に設けられた第１スイッチと、
    前記インダクタの一端と接地ラインの間に設けられた第２スイッチと、
    前記インダクタの他端と接地ラインの間に設けられた第３スイッチと、
    前記インダクタの他端と出力ラインの間に設けられた第４スイッチと、
    前記出力ラインと接続される出力キャパシタと、
    前記第１スイッチから前記第４スイッチを制御する請求項１から１５のいずれかに記載の制御回路と、
    を備えることを特徴とする昇降圧ＤＣ／ＤＣコンバータ。
17. 電池と、
    その入力ラインに前記電池の電圧を受ける請求項１６に記載の昇降圧ＤＣ／ＤＣコンバータと、
    を備えることを特徴とする電子機器。
18. 昇降圧ＤＣ／ＤＣコンバータの制御方法であって、
    前記昇降圧ＤＣ／ＤＣコンバータは、
    インダクタと、
    入力電圧が供給される入力ラインと、
    負荷が接続され、出力電圧が発生する出力ラインと、
    前記インダクタの一端と前記入力ラインの間に設けられた第１スイッチと、
    前記インダクタの一端と接地ラインの間に設けられた第２スイッチと、
    前記インダクタの他端と接地ラインの間に設けられた第３スイッチと、
    前記インダクタの他端と出力ラインの間に設けられた第４スイッチと、
    前記出力ラインと接続される出力キャパシタと、を含み、
    前記制御方法は、順に繰り返し実行される、
    （ｃ−１）前記第１スイッチがオン、前記第２スイッチがオフ、前記第３スイッチがオン、前記第４スイッチがオフとなる第１ステップと、
    （ｃ−２）前記第１スイッチがオフ、前記第２スイッチがオン、前記第３スイッチがオフ、前記第４スイッチがオンとなる第２ステップと、
    （ｃ−３）前記第１スイッチがオフ、前記第２スイッチがオフ、前記第３スイッチがオフ、前記第４スイッチがオフとなる第３ステップと、
    を備えることを特徴とする制御方法。
19. 前記制御方法は、
    前記第３ステップにおいて前記出力電圧に応じたフィードバック電圧を所定の基準電圧と比較し、前記フィードバック電圧が前記基準電圧より低くなるとアサートされるオン信号を生成するステップと、
    前記第１ステップにおいて、前記インダクタに流れるコイル電流がピーク電流に達するとアサートされるピーク電流検出信号を生成するステップと、
    前記第２ステップにおいて前記コイル電流が実質的にゼロとなるとアサートされるゼロ電流検出信号を生成するステップと、
    をさらに備え、
    前記第１ステップにおいて前記ピーク電流検出信号がアサートされると前記第２ステップに遷移するステップと、
    前記第２ステップにおいて前記ゼロ電流検出信号がアサートされると前記第３ステップに遷移するステップと、
    前記第３ステップにおいて前記オン信号がアサートされると前記第１ステップに遷移するステップと、
    をさらに備えることを特徴とする請求項１８に記載の制御方法。
20. 前記制御方法は、
    前記第１ステップと前記第２ステップの間に挿入される、前記インダクタの前記一端と前記他端に実質的に同電位を印加する第４ステップをさらに備えることを特徴とする請求項１８に記載の制御方法。
21. 前記制御方法は、
    前記第３ステップにおいて前記出力電圧に応じたフィードバック電圧を所定の基準電圧と比較し、前記フィードバック電圧が前記基準電圧より低くなるとアサートされるオン信号を生成するステップと、
    前記第１ステップにおいて、前記インダクタに流れるコイル電流がピーク電流に達するとアサートされるピーク電流検出信号を生成するステップと、
    前記第２ステップにおいて前記コイル電流が実質的にゼロとなるとアサートされるゼロ電流検出信号を生成するステップと、
    前記第１ステップにおいて前記ピーク電流検出信号がアサートされると前記第４ステップに遷移するステップと、
    前記第４ステップにおいて前記オン信号がネゲートされると前記第２ステップに遷移するステップと、
    前記第２ステップにおいて前記ゼロ電流検出信号がアサートされると前記第３ステップに遷移するステップと、
    前記第３ステップにおいて前記オン信号がアサートされると前記第１ステップに遷移するステップと、
    をさらに備えることを特徴とする請求項２０に記載の制御方法。

Images